【０００１】
【発明の属する技術分野】
本発明は、絶縁性基板（例えば、絶縁性を有するガラス基板、絶縁性を有するセラミック基板など）や半導体基板などの基板を加熱する基板加熱方法を利用した電界放射型電子源の製造方法に関するものである。
【０００２】
【従来の技術】
従来より、電子デバイスを製造する途中において基板を加熱する処理が行われることが多いが、加熱源としては主に、抵抗加熱ヒータによるものと、ランプヒータを用いたものの２種類に大別できる。ここにおいて、基板を加熱する処理は、薄膜形成時やアニール時などに行われることが多い。
【０００３】
また、近年では基板を加熱する処理として、急速加熱法による急速熱酸化、急速熱窒化、急速熱酸窒化などの技術が知られており、これらの技術を利用して製造される電子デバイスとして、図１０や図１１に示す構成の電界放射型電子源１０が提案されている。
【０００４】
図１０に示す構成の電界放射型電子源１０は、導電性基板としてのｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されており、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。なお、図１０に示す例では、ｎ形シリコン基板１と強電界ドリフト層６との間にノンドープの多結晶シリコン層３を介在させてあり、多結晶シリコン層３と強電界ドリフト層６とで電子が通過する電子通過部を構成しているが、多結晶シリコン層３を介在させずに強電界ドリフト層６のみで電子通過部を構成したものも提案されている。
【０００５】
図１０に示す構成の電界放射型電子源１０から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図１０中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、表面電極７の厚さは１０〜１５ｎｍ程度に設定されている。
【０００６】
ところで、図１０に示した構成の電界放射型電子源１０では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、図１１に示すように、例えば絶縁性を有するガラス基板よりなる絶縁性基板１１の一表面上に金属薄膜よりなる下部電極１２を形成した電界放射型電子源１０も提案されている。ここに、上述の図１０に示した電界放射型電子源１０と同様の構成要素には同一の符号を付して説明を省略する。
【０００７】
図１１に示す構成の電界放射型電子源１０から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図１１中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【０００８】
上述の各電界放射型電子源１０，１０では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図１０および図１１参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率（＝（Ｉe／Ｉps）×１００〔％〕）が高くなる。なお、上述の電界放射型電子源１０，１０では、表面電極７と下部電極１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖpsが大きいほどエミッション電流Ｉeが大きくなる。
【０００９】
とことで、図１１に示す構成の電界放射型電子源１０を製造する場合には、絶縁性基板１１の一表面上に下部電極１２をスパッタ法などにより形成した後、絶縁性基板１１の一表面側の全面にプラズマＣＶＤ法などによって４００℃以上の基板温度でノンドープの多結晶シリコン層３を形成し、その後、多結晶シリコン層３を所定深さまで陽極酸化することにより多結晶シリコンのグレインおよび多数のナノメータオーダのシリコン微結晶を含む多孔質多結晶シリコン層を形成し、多孔質多結晶シリコン層を急速加熱法によって急速熱酸化することで強電界ドリフト層６を形成し、続いて、強電界ドリフト層６上に表面電極７を蒸着法などによって形成している。このようにして製造された電界放射型電子源１０における強電界ドリフト層６は、多結晶シリコンのグレインと、多数のナノメータオーダのシリコン微結晶と、各グレインそれぞれの表面に形成されたシリコン酸化膜と、各シリコン微結晶それぞれの表面に形成されたシリコン酸化膜とを有している。
【００１０】
また、図１１に示した電界放射型電子源１０をディスプレイの電子源とし応用する場合には、例えば図１２に示す構成を採用すればよい。
【００１１】
図１２に示すディスプレイは、電界放射型電子源１０に対向して平板状のガラス基板よりなるフェースプレート３０が配置され、フェースプレート３０における電界放射型電子源１０との対向面には透明な導電膜（例えば、ＩＴＯ膜）よりなるコレクタ電極（以下、アノード電極と称す）２１が形成されている。また、アノード電極２１における電界放射型電子源１０との対向面には、画素ごとに形成された蛍光物質と蛍光物質間に形成された黒色材料からなるブラックストライプとが設けられている。ここに、蛍光物質はアノード電極２１における電界放射型電子源１０との対向面に塗布されており、電界放射型電子源１０から放射される電子線によって可視光を発光する。なお、蛍光物質には電界放射型電子源１０から放射されアノード電極２１に印加された電圧によって加速された高エネルギの電子が衝突するようになっており、蛍光物質としてはＲ（赤色），Ｇ（緑色），Ｂ（青色）の各発光色のものを用いている。また、フェースプレート３０は図示しない矩形枠状のフレームによって電界放射型電子源１０と離間させてあり、フェースプレート３０と電界放射型電子源１０との間に形成される気密空間を真空にしてある。
【００１２】
図１２に示した電界放射型電子源１０は、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２にそれぞれ重なる形で形成された複数の多結晶シリコン層３と、多結晶シリコン層３にそれぞれ重なる形で形成された酸化した多孔質多結晶シリコン層よりなる複数の強電界ドリフト層６と、隣り合う強電界ドリフト層６間および隣り合う多結晶シリコン層３間を埋める多結晶シリコン層よりなる分離層１６と、強電界ドリフト層６および分離層１６の上で強電界ドリフト層６および分離層１６に跨って下部電極１２に交差する方向に列設された複数の表面電極７とを備えている。ここにおいて、図１２に示す電界放射型電子源１０では、強電界ドリフト層６と多結晶シリコン層３と分離層１６とで電子通過部５を構成している（ただし、電子は多結晶シリコン層３および強電界ドリフト層６を通過する）が、強電界ドリフト層６と下部電極１２との間に多結晶シリコン層３を介在させずに強電界ドリフト層６と分離層１６とで電子通過部５を構成したものも提案されている。
【００１３】
この電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２に交差する方向に列設された複数の表面電極７との交点に相当する部位に強電界ドリフト層６の一部が挟まれているから、表面電極７と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、強電界ドリフト層６において選択された表面電極７と下部電極１２との交点に相当する部位に強電界が作用して電子が放出される。つまり、複数の表面電極７の群と複数の下部電極１２の群とからなるマトリクス（格子）の格子点に、下部電極１２と、下部電極１２上の多結晶シリコン層３と、多結晶シリコン層３上の強電界ドリフト層６と、強電界ドリフト層６上の表面電極７とからなる電子源素子１０ａを配置したことに相当し、電圧を印加する表面電極７と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。なお、上述の記載から分かるように、電子源素子１０ａは画素ごとに設けられることになる。
【００１４】
図１２に示す構成の電界放射型電子源１０は、絶縁性基板１１の一表面上に複数の下部電極１２を形成した後、絶縁性基板１１の一表面側の全面にプラズマＣＶＤ法などによって４００℃以上の基板温度でノンドープの多結晶シリコン層３を形成し、その後、多結晶シリコン層３のうち下部電極１２に重なる部分を陽極酸化することにより多結晶シリコンのグレインおよび多数のナノメータオーダのシリコン微結晶を含む多孔質多結晶シリコン層を形成し、多孔質多結晶シリコン層を急速加熱法によって急速熱酸化することで強電界ドリフト層６を形成している。ここに、強電界ドリフト層６は、多結晶シリコンのグレイン、多数のナノメータオーダのシリコン微結晶、各グレインの表面に形成された薄いシリコン酸化膜、各シリコン微結晶の表面に形成されたシリコン酸化膜とを有している。
【００１５】
上述の説明から分かるように図１２の電界放射型電子源１０の製造工程は、絶縁性基板１１の一表面上に金属薄膜よりなる下部電極１２を形成する工程、絶縁性基板１１の上記一表面側にノンドープの多結晶シリコン層３を形成する工程と、多結晶シリコン層３を陽極酸化することにより多結晶シリコンのグレインおよびシリコン微結晶を含む多孔質多結晶シリコン層を形成する工程と、多孔質多結晶シリコン層を急速加熱法によって急速熱酸化してグレインおよびシリコン微結晶の表面にそれぞれ薄いシリコン酸化膜を形成する工程と、電子通過部５上に表面電極７を形成する工程とを備えている。
【００１６】
上述のシリコン微結晶を形成する工程では、陽極酸化に用いる電解液としてフッ化水素水溶液とエタノールとを略１：１で混合した混合液を用いている。また、上述のシリコン酸化膜を形成する工程では、ランプアニール装置を用い、基板温度を乾燥酸素中で室温から９００℃まで短時間で上昇させた後、基板温度を９００℃で１時間維持することで酸化し、その後、基板温度を室温まで下降させている。
【００１７】
また、上述のシリコン酸化膜を形成する工程では、急速加熱法による急速熱酸化を行っているが、全てのシリコン微結晶およびグレインの表面に良好な膜質のシリコン酸化膜を形成することを目的として、硫酸、硝酸などの水溶液からなる電解液（電解質溶液）中にて多孔質多結晶シリコン層を電気化学的に酸化する方法を採用することも提案されている。
【００１８】
上述のように、多孔質多結晶シリコン層を電気化学的に酸化する方法を採用することにより、多孔質多結晶シリコン層を急速熱酸化して強電界ドリフト層を形成する場合に比べてプロセス温度を低温化することができ、基板の材料の制約が少なくなり、電界放射型電子源の大面積化および低コスト化を図れるという利点もある。また、多孔質多結晶シリコン層を電気化学的に酸化する方法を採用する場合には、酸化後にアニール工程を行うことによって、シリコン酸化膜の膜質や、シリコン酸化膜とシリコン微結晶との界面を改善したり、強電界ドリフト層６中に含まれる水分を除去することで電界放射型電子源１０の特性を向上させることが提案されている。
【００１９】
【発明が解決しようとする課題】
ところで、図１２に示した構成の電界放射型電子源１０では、その製造工程における急速加熱法による絶縁膜（シリコン酸化膜）の形成工程や、アニール工程などにおいて絶縁性基板１１を加熱する必要がある。また、これの形成工程に限らず、下部電極１２の形成工程の後、表面電極７の形成工程の後など各形成工程の後に熱処理を行うことによって、各形成工程のプロセス温度の低温化を図ったり、電界放射型電子源１０の特性の面内ばらつきや、電子放出特性、信頼性などを向上させることが考えられる。
【００２０】
しかしながら、絶縁性基板１１上に金属薄膜よりなる下部電極１２などがパターニングされているので、ランプヒータや抵抗加熱ヒータなどの加熱源により絶縁性基板１１を加熱した場合に、加熱源から輻射された赤外線が絶縁性基板１１に直接照射されると、絶縁性基板１１上に形成されたパターンの材料や形状の違いにより赤外線の吸収度合いが異なり、絶縁性基板１１の面内で温度が不均一となって絶縁性基板１１の割れが起こったり、絶縁性基板１１の反りが大きくなって、歩留まりの低下および製造コストの増加を招くという問題があった。また、絶縁性基板１１の面内での温度分布が不均一になると、電界放射型電子源１０の特性の面内ばらつきや膜間の密着性低下の原因となり、結果的に歩留まりの低下および製造コストの増加を招くという問題があった。なお、これらの問題は、図１２に示す構成の電界放射型電子源１０に限らず、図１０および図１１に示す構成の電界放射型電子源１０や、絶縁性基板の一表面側に下部電極と絶縁層と上部電極とからなるＭＩＭ（Metal−Insulator−Metal）型の電子源素子を備えた電界放射型電子源や、その他の電子デバイスにおいても起こる問題である。
【００２１】
本発明は上記事由に鑑みて為されたものであり、その目的は、従来に比べて特性などの面内ばらつきを小さくできる電界放射型電子源の製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
請求項１の発明は、基板と、基板に形成される電子源素子とを備え、電子源素子が、基板上に形成された下部電極と、下部電極上に設けられナノメータオーダの多数のシリコン微結晶および各シリコン微結晶それぞれの表面に形成されシリコン微結晶の結晶粒径よりも小さな膜厚のシリコン酸化膜からなる多数の絶縁膜を有する電子通過部と、電子通過部上に形成された表面電極とを具備し、下部電極と表面電極との間に表面電極を高電位側として電圧を印加することにより下部電極から注入された電子が電子通過部を通過し表面電極を通して放出される電界放射型電子源の製造方法であって、前記下部電極の形成工程と、前記シリコン微結晶の形成工程と、前記絶縁膜の形成工程と、前記表面電極の形成工程とを備え、前記シリコン微結晶の形成工程は、フッ化水素水溶液とエタノールとの混合液からなる第１の電解液中にて多結晶シリコン層を電気化学的に酸化することにより前記シリコン微結晶を含む複合ナノ結晶層を形成するナノ結晶化プロセスであり、各形成工程のうちの少なくとも前記絶縁膜の形成工程は、複合ナノ結晶層を第２の電解液中にて電気化学的に酸化する工程を含み当該工程の後において、加熱源と被処理基板との間に加熱源から輻射された赤外線が被処理基板に直接照射されないようにする赤外線遮蔽物を設けて赤外線遮蔽物の再輻射により被処理基板を加熱する基板加熱方法による熱処理を行うことを特徴とし、各形成工程のうち少なくとも前記絶縁膜の形成工程において、被処理基板に形成されているパターンによって被処理基板の温度が不均一となるのを抑制することができ、被処理基板の面内の温度の均一化を図ることが可能となるから、前記絶縁膜の形成工程では、電子通過部中の水分や水分に起因した不純物を取り除くことができて、前記絶縁膜と半導体微結晶との界面および前記絶縁膜の膜質を改善することができ、従来に比べて特性の面内ばらつきが小さな電界放射型電子源を提供することができる。
【００２３】
【発明の実施の形態】
（実施形態１）
本実施形態の電界放射型電子源１０は、図４に示すように、絶縁性を有するガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、絶縁性基板１１の上記一表面に平行な面内で下部電極１２に直交する方向に列設された複数の表面電極７と、絶縁性基板１１の上記一表面側に設けられた電子通過部５とを備えている。ここにおいて、電子通過部５は、各下部電極１２にそれぞれ重なる形で形成された複数の強電界ドリフト層６と、隣り合う強電界ドリフト層６間を埋める多結晶シリコン層よりなる分離層１６とで構成されている。なお、本実施形態では、絶縁性基板１１が基板を構成している。
【００２４】
ところで、下部電極１２は金属材料からなる単層（例えば、Ｍｏ，Ｃｒ，Ｗ，Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる単層）の金属薄膜により構成されているが、多層（例えば、Ｍｏ，Ｃｒ，Ｗ，Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる多層）の薄膜により構成してもよい。なお、下部電極１２の厚さは３００ｎｍ程度に設定されている。
【００２５】
また、表面電極７の材料には仕事関数の小さな材料（例えば、金）が採用されているが、表面電極７の材料は金に限定されるものではなく、また、単層構造に限らず、多層構造としてもよい。表面電極７の厚さは強電界ドリフト層６を通ってきた電子がトンネルできる厚さであればよく、１０〜１５ｎｍ程度に設定すればよい。
【００２６】
本実施形態の電界放射型電子源１０は、図１２に示した従来構成と同様に、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２に交差する方向に列設された複数の表面電極７との交点に相当する部位に強電界ドリフト層６の一部が挟まれているから、表面電極７と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、強電界ドリフト層６において選択された表面電極７と下部電極１２との交点に相当する部位に強電界が作用して電子が放出される。つまり、複数の表面電極７の群と複数の下部電極１２の群とからなるマトリクス（格子）の格子点に、下部電極１２と、下部電極１２上の多結晶シリコン層３と、多結晶シリコン層３上の強電界ドリフト層６と、強電界ドリフト層６上の表面電極７とからなる電子源素子１０ａを配置したことに相当し、電圧を印加する表面電極７と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。なお、各下部電極１２は、短冊状に形成され長手方向の両端部上にそれぞれパッド２８が形成されている。また、各表面電極７も、短冊状に形成され、長手方向の両端部から延長された部位上にそれぞれパッド２７が形成されている。
【００２７】
強電界ドリフト層６は、後述のナノ結晶化プロセスおよび酸化プロセスを行うことにより形成されており、図５に示すように、少なくとも、下部電極１２の上記一表面側に列設された柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶（半導体微結晶）６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の酸化膜である多数のシリコン酸化膜（絶縁膜）６４とから構成されると考えられる。なお、各グレイン５１は、下部電極１２の厚み方向に延びている。
【００２８】
本実施形態の電界放射型電子源１０では、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖpsを印加するとともに、アノード電極２１（図１２参照）と表面電極７との間にアノード電極２１を高電位側として直流電圧Ｖｃを印加することにより、直流電圧Ｖpsが所定値（臨界値）に達すると、下部電極１２から強電界ドリフト層６へ熱的励起された電子ｅ−が注入される。一方、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ−はシリコン酸化膜６４にかかっている強電界により加速され、強電界ドリフト層６におけるグレイン５１の間の領域を表面に向かって図５中の矢印の向き（図５における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。しかして、強電界ドリフト層６では下部電極１２から注入された電子がシリコン微結晶６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放出され、強電界ドリフト層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００２９】
以下、本実施形態の電界放射型電子源１０の基本となる製造方法について図６を参照しながら説明する。ただし、図６には１つの電子源素子１０ａに対応する部分の断面のみ示してある。
【００３０】
まず、下部電極１２を形成するために絶縁性を有するガラス基板からなる絶縁性基板１１の上記一表面上に所定膜厚（例えば、３００ｎｍ程度）の金属薄膜（例えば、タングステン膜）をスパッタ法によって形成した後、金属薄膜上にフォトレジスト層を塗布形成し、金属薄膜のうち下部電極１２となる部分を残すためにフォトレジスト層をフォトリソグラフィ技術を利用してパターニングしてから、フォトレジスト層をマスクとして金属薄膜を反応性イオンエッチング法によってパターニングすることでそれぞれ金属薄膜の一部からなる複数の下部電極１２を形成し、フォトレジスト層を除去することにより、図６（ａ）に示す構造が得られる。
【００３１】
次に、絶縁性基板１１の上記一表面側の全面に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３を所定の基板温度（例えば、４００℃）でプラズマＣＶＤ法によって成膜することにより、図６（ｂ）に示す構造が得られる。なお、多結晶シリコン層３の成膜方法は、プラズマＣＶＤ法に限らず、ＬＰＣＶＤ法、触媒ＣＶＤ法、スパッタ法、ＣＧＳ（Continuous Grain Silicon）法などを採用すればよい。
【００３２】
ノンドープの多結晶シリコン層３を形成した後、上述のナノ結晶化プロセスを行うことによって、多結晶シリコンの多数のグレイン５１（図５参照）と多数のシリコン微結晶６３（図５参照）とが混在する複合ナノ結晶層４を強電界ドリフト層６の形成予定部位に形成することにより、図６（ｃ）に示す構造が得られる。ここにおいて、ナノ結晶化プロセスでは、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液（第１の電解液）を用い、下部電極１２を陽極とし、電解液中において多結晶シリコン層３に白金電極よりなる陰極を対向配置して、５００Ｗのタングステンランプからなる光源により多結晶シリコン層３の主表面に光照射を行いながら、電源から陽極と陰極との間に定電流（例えば、電流密度が１２ｍＡ／ｃｍ２の電流）を所定時間だけ流すことによって、多結晶シリコンのグレイン５１およびシリコン微結晶６３を含む複合ナノ結晶層４を多結晶シリコン層３において下部電極１２に重なる部位に形成する。
【００３３】
ナノ結晶化プロセスが終了した後に、上述の酸化プロセスにて複合ナノ結晶層４を電気化学的に酸化することによって、図５のような構成の複合ナノ結晶層からなる強電界ドリフト層６を形成することにより、図６（ｄ）に示す構造が得られる。酸化プロセスでは、エチレングリコールからなる有機溶媒中に０．０４ｍｏｌ／ｌの硝酸カリウムからなる溶質を溶かした溶液よりなる電解液（第２の電解液）を用い、下部電極１２を陽極とし、電解液中において複合ナノ結晶層４に白金電極よりなる陰極を対向配置して、下部電極１２を陽極とし、電源から陽極と陰極との間に定電流（例えば、電流密度が０．１ｍＡ／ｃｍ２の電流）を流し陽極と陰極との間の電圧が２０Ｖだけ上昇するまで複合ナノ結晶層４を電気化学的に酸化することによって、上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含む強電界ドリフト層６を形成するようになっている。ここにおいて、上記多結晶シリコン層３のうち隣り合う強電界ドリフト層６の間を埋める部分が上述の分離層１６（図４参照）となる。なお、本実施形態では、上述のナノ結晶化プロセスを行うことによって形成される複合ナノ結晶層４においてグレイン５１、シリコン微結晶６３以外の領域はアモルファスシリコンからなるアモルファス領域となっており、強電界ドリフト層６においてグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４以外の領域がアモルファスシリコン若しくは一部が酸化したアモルファスシリコンからなるアモルファス領域６５となっているが、ナノ結晶化プロセスの条件によってはアモルファス領域６５が孔となり、このような場合の複合ナノ結晶層は上記従来構成と同様に多孔質多結晶シリコン層とみなすことができる。
【００３４】
強電界ドリフト層６および分離層１６を形成した後は、例えば蒸着法などによって金薄膜からなる表面電極７を形成することにより、図６（ｅ）に示す構造の電界放射型電子源１０が得られる。
【００３５】
ところで、上述の説明から分かるように、図４に示す構成の電界放射型電子源１０の製造工程は、大別して、下部電極１２の形成工程、半導体層たる多結晶シリコン層３の形成工程、半導体微結晶たるシリコン微結晶６３の形成工程、絶縁膜たるシリコン酸化膜６４の形成工程、表面電極７の形成工程に分けることができ、本実施形態では、これらの形成工程それぞれにおいて以下に説明する基板加熱方法による熱処理を行うようにしている。なお、以下に説明する基板加熱方法による熱処理は、これらの形成工程のうちの少なくとも１つの形成工程において行うようにすればよい。
【００３６】
本実施形態における基板加熱方法では、図１に示すように、ランプヒータよりなる加熱源Ｂにより被処理基板Ｃを加熱する場合、加熱源Ｂと被処理基板Ｃとの間に加熱源Ｂから輻射された赤外線（なお、図１中の下向きの矢印は加熱源Ｂから輻射された赤外線を模式的に示している）が被処理基板Ｃに直接照射されないようにする赤外線遮蔽物４０を設けて赤外線遮蔽物４０の再輻射により被処理基板Ｃを加熱するようにしている。ここにおいて、赤外線遮蔽物４０としては、図２に示すように、赤外線を遮断する物体たる赤外線遮蔽板４１の表面が被覆材（例えば、シリコンカーバイド）からなる被覆層４２によりコートされたものを用いている。
【００３７】
ところで、被処理基板Ｃの形態は製造工程の途中において変化し、上述の下部電極１２の形成工程においては絶縁性基板１１の上記一表面上に下部電極１２を形成した状態の基板となり、半導体層たる多結晶シリコン層３の形成工程においては絶縁性基板１１の上記一表面上に下部電極１２が形成され下部電極１２上に多結晶シリコン層３が形成された状態の基板となり、半導体微結晶たるシリコン微結晶６３の形成工程においては絶縁性基板１１の上記一表面上に下部電極１２が形成され下部電極１２上に複合ナノ結晶層４が形成された状態の基板となり、絶縁膜たるシリコン酸化膜６４の形成工程においては絶縁性基板１１の上記一表面上に下部電極１２が形成され下部電極１２上に強電界ドリフト層６が形成された状態の基板となり、表面電極７の形成工程においては絶縁性基板１１の上記一表面上に下部電極１２が形成され下部電極１２上に強電界ドリフト層６が形成され更に強電界ドリフト層６上に表面電極７が形成された状態の基板となる。
【００３８】
しかしながら、本実施形態における基板加熱方法では、加熱源Ｂにより被処理基板Ｃを加熱する場合、加熱源Ｂと被処理基板Ｃとの間に加熱源Ｂから輻射された赤外線が被処理基板Ｃに直接照射されないようにする赤外線遮蔽物４０を設けて赤外線遮蔽物４０の再輻射により被処理基板Ｃを加熱するので、被処理基板Ｃにおける絶縁性基板１１上のパターンによって絶縁性基板１１の温度が不均一となるのを抑制することができ、絶縁性基板１１面内の温度の均一化を図ることが可能となる。
【００３９】
しかして、本実施形態における基板加熱方法を各形成工程に採用すれば、上述の下部電極１２の形成工程では、下部電極１２と絶縁性基板１１との密着性を向上させることができる。また、上述の多結晶シリコン層３の形成工程では、比較的低温で成膜した多結晶シリコン層３の膜質を向上させることができるとともに、多結晶シリコン層３と下部電極１２との界面特性を改善することができる。また、上述のシリコン微結晶６３の形成工程では、複合ナノ結晶層４に混入している水分を取り除くことができる。また、上述のシリコン酸化膜６４の形成工程では、強電界ドリフト層６中の水分や水分に起因した不純物を取り除くことができ、シリコン酸化膜６４とシリコン微結晶６３との界面およびシリコン酸化膜６４の膜質を改善することができる。また、表面電極７の形成工程では、表面電極７と電子通過部５との密着性を向上させることができる。
【００４０】
したがって、本実施形態の電界放射型電子源１０では、従来に比べて特性（電子放出特性、絶縁耐圧など）が向上するとともに、特性の面内ばらつきが小さくなる。
【００４１】
ところで、赤外線遮蔽板４１の材料としては、熱伝導率が良く且つ赤外線を吸収する材料が好ましく、カーボン、シリコンカーバイド、シリコンから選択することが好ましい。赤外線遮蔽板４１としてこの種の物体（つまり、熱伝導性が良く且つ赤外線を吸収する材料よりなる物体）を用いれば、赤外線遮蔽物４０の温度を均一にでき、赤外線遮蔽物４０からの再輻射により被処理基板Ｃを均一に加熱することができる。ここに、被覆層４２の材料としては、例えばシリコンカーバイドのように化学的安定性に優れた被覆材を用いることが好ましく、化学的安定性に優れた被覆材を用いることにより、赤外線遮蔽物４０からごみが発生するのを防止することができるとともに、赤外線遮蔽物４０の酸化を防止することができ、しかも、赤外線遮蔽物４０からのガスの放出を防止することができる（赤外線遮蔽板４１をカーボンにより形成している場合には、赤外線遮蔽板４１からのガスの放出を防止する必要がある）。また、被覆層４２の材料としては、例えばシリコンカーバイドのように耐熱性および緻密性それぞれが赤外線遮蔽板４１よりも高く且つ赤外線遮蔽板４１よりもパーティクルを発生しにくい材料を用いることが好ましく、この種の材料を用いることにより、被処理基板Ｃへごみが付着するのを抑制することができる。
【００４２】
また、赤外線遮蔽物４０として、図３に示すように、赤外線遮蔽板４１の表面に形成された被覆層４２の表面をＳｉＯ２よりなる保護層４３によりコートしたものを用いるようにすれば、赤外線遮蔽物４０を石英製の冶具により配置する際に、赤外線遮蔽物４０と石英製の冶具との相性が良いので、被処理基板Ｃ上にごみなどが付着するのを防止することができる。また、表面をＳｉＯ２によりコートしたシリコンカーバイド若しくはシリコンからなる赤外線遮蔽板４１の表面をＳｉＯ２によりコートした赤外線遮蔽物４０を用いてもよく、この場合にも赤外線遮蔽物４０を石英製の冶具により配置する際に、赤外線遮蔽物４０と石英製の冶具との相性が良いので、被処理基板Ｃ上にごみなどが付着するのを防止することができる。なお、赤外線遮蔽板４１の表面にコートするシリコンカーバイドよりなる被覆層４２やＳｉＯ２よりなる保護層４３は、スパッタ法、蒸着法、ＣＶＤ法などによって形成すればよい。
【００４３】
ところで、被処理基板Ｃを加熱源Ｂによって加熱する際に、図７に示すように、被処理基板Ｃをサセプタ５０上に載置するようにすれば、加熱源Ｂによりサセプタ５０も加熱されるので、被処理基板Ｃの表裏での温度差を低減できる。また、図８に示すように、被処理基板Ｃの厚み方向の両側それぞれに加熱源Ｂを設けて被処理基板Ｃを厚み方向の両側から加熱する場合には、各加熱源Ｂと被処理基板Ｃとの間にそれぞれ赤外線遮蔽物４０を配置すればよい。
【００４４】
なお、本実施形態では、加熱源Ｂをランプヒータにより構成しているが、加熱源Ｂはランプヒータに限らず、抵抗加熱ヒータにより構成してもよい。
【００４５】
（参考例１）
ところで、実施形態１では、電界放射型電子源１０の製造工程中の絶縁膜の形成工程において複合ナノ結晶層４を電気化学的に酸化する方法を採用していたが、本参考例では、実施形態１にて説明した絶縁膜の形成工程において、急速加熱法による急速熱酸化を行っている点が相違する。電界放射型電子源１０の構成および他の製造工程は実施形態１と同じなので、図示および説明を省略する。
【００４６】
ここにおいて、急速加熱法による急速熱酸化を行うにあたっては、雰囲気ガスとしてＯ２ガスを用い実施形態１にて説明した基板加熱方法を採用している。しかして、絶縁膜たるシリコン酸化膜６４の膜厚の面内ばらつきを小さくすることができ、結果的に電界放射型電子源１０の特性の面内ばらつきを小さくすることができる。
【００４７】
（参考例２）
ところで、実施形態１では、電界放射型電子源１０の製造工程中の絶縁膜の形成工程において複合ナノ結晶層４を電気化学的に酸化する方法を採用していたが、本参考例では、実施形態１にて説明した絶縁膜の形成工程において、急速加熱法による急速熱窒化を行っている点が相違する。すなわち、本参考例の電界放射型電子源１０では、実施形態１にて説明したシリコン酸化膜５２，６４がいずれもシリコン窒化膜となる。電界放射型電子源１０の他の構成および他の製造工程は実施形態１と同じなので、図示および説明を省略する。
【００４８】
ここにおいて、急速加熱法による急速熱窒化を行うにあたっては、雰囲気ガスとして窒化種を含むガスを用い実施形態１にて説明した基板加熱方法を採用している。しかして、絶縁膜たるシリコン窒化膜の膜厚の面内ばらつきを小さくすることができ、結果的に電界放射型電子源１０の特性の面内ばらつきを小さくすることができる。
【００４９】
（参考例３）
ところで、実施形態１では、電界放射型電子源１０の製造工程中の絶縁膜の形成工程において複合ナノ結晶層４を電気化学的に酸化する方法を採用していたが、本参考例では、実施形態１にて説明した絶縁膜の形成工程において、急速加熱法による急速熱酸窒化を行っている点が相違する。すなわち、本参考例の電界放射型電子源１０では、実施形態１にて説明したシリコン酸化膜５２，６４がいずれもシリコン酸窒化膜となる。電界放射型電子源１０の他の構成および他の製造工程は実施形態１と同じなので、図示および説明を省略する。
【００５０】
ここにおいて、急速加熱法による急速熱酸窒化を行うにあたっては、雰囲気ガスとして酸化種を含むガスと窒化種を含むガスとを用い実施形態１にて説明した基板加熱方法を採用している。しかして、絶縁膜たるシリコン酸窒化膜の膜厚の面内ばらつきを小さくすることができ、結果的に電界放射型電子源１０の特性の面内ばらつきを小さくすることができる。なお、参考例１〜３では、半導体微結晶がシリコン微結晶６３により構成されているので、比較的高い温度で熱処理を行うことができる。
【００５１】
（参考例４）
本参考例では、電子デバイスの一例として、図９に示すように、基板たる絶縁性基板１１と、絶縁性基板１１上に形成された下部電極１２と、下部電極１２上に形成された絶縁層よりなる電子通過部５と電子通過部５上に形成された表面電極７とを備えた電界放射型電子源を例示する。図９に示す電界放射型電子源では、アルミニウム合金（例えば、Ａｉ−Ｎｉ合金）からなる下部電極１２と、アルミニウム膜を陽極酸化することにより形成した絶縁層からなる電子通過部５と、金属薄膜（Ｉｒ／Ｐｔ／Ａｕ）からなる表面電極７とでＭＩＭ型の電子源素子を構成しており、下部電極１２と表面電極７との間に表面電極７を高電位側として電圧を印加することにより表面電極７を通して電子が放出される。
【００５２】
本参考例の電界放射型電子源の製造にあたっては、下部電極１２の形成工程、絶縁層の形成工程、表面電極７の形成工程のうちの少なくとも１つの形成工程において実施形態１にて説明した基板加熱方法による熱処理が行うようにしてあるので、従来に比べて特性などの面内ばらつきを小さくすることができる。
【００５３】
ところで、上記実施形態および上記各参考例では、被処理基板Ｃが絶縁性基板１１（実際には絶縁性基板１１上にパターンが形成されたもの）である例について説明したが、被処理基板Ｃは絶縁性基板に限らず、例えばシリコン基板などの半導体基板（実際には半導体基板上にパターンが形成されたもの）であってもよい。
【００５４】
【発明の効果】
請求項１の発明は、基板と、基板に形成される電子源素子とを備え、電子源素子が、基板上に形成された下部電極と、下部電極上に設けられナノメータオーダの多数の半導体微結晶および各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜を有する電子通過部と、電子通過部上に形成された表面電極とを具備し、下部電極と表面電極との間に表面電極を高電位側として電圧を印加することにより下部電極から注入された電子が電子通過部を通過し表面電極を通して放出される電界放射型電子源の製造方法であって、前記下部電極の形成工程と、前記半導体微結晶の形成工程と、前記絶縁膜の形成工程と、前記表面電極の形成工程とを備え、各形成工程のうちの少なくとも前記絶縁膜の形成工程において、加熱源と被処理基板との間に加熱源から輻射された赤外線が被処理基板に直接照射されないようにする赤外線遮蔽物を設けて赤外線遮蔽物の再輻射により被処理基板を加熱する基板加熱方法による熱処理を行うので、各形成工程のうち少なくとも前記絶縁膜の形成工程において、被処理基板に形成されているパターンによって被処理基板の温度が不均一となるのを抑制することができ、被処理基板の面内の温度の均一化を図ることが可能となるから、前記絶縁膜の形成工程では、電子通過部中の水分や水分に起因した不純物を取り除くことができて、前記絶縁膜と半導体微結晶との界面および前記絶縁膜の膜質を改善することができ、従来に比べて特性の面内ばらつきが小さな電界放射型電子源を提供することができる。
【図面の簡単な説明】
【図１】 実施形態１における基板加熱方法の説明図である。
【図２】 同上における赤外線遮蔽物の概略断面図である。
【図３】 同上における赤外線遮蔽物の他の構成例の概略断面図である。
【図４】 同上における電界放射型電子源の一部破断した概略斜視図である。
【図５】 同上における電界放射型電子源の動作説明図である。
【図６】 同上における電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図７】 同上における他の基板加熱方法の説明図である。
【図８】 同上における別の基板加熱方法の説明図である。
【図９】 参考例４における電界放射型電子源の概略断面図である。
【図１０】 従来例を示す電界放射型電子源の動作説明図である。
【図１１】 他の従来例を示す電界放射型電子源の動作説明図である。
【図１２】 同上を応用したディスプレイの概略構成図である。
【符号の説明】
４０ 赤外線遮蔽物
Ｂ 加熱源
Ｃ 被処理基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a field emission electron source using a substrate heating method for heating a substrate such as an insulating substrate (for example, an insulating glass substrate, an insulating ceramic substrate) or a semiconductor substrate. It is.
[0002]
[Prior art]
Conventionally, a process of heating a substrate is often performed in the course of manufacturing an electronic device, but the heating source can be roughly divided into two types, one using a resistance heater and one using a lamp heater. Here, the process of heating the substrate is often performed at the time of thin film formation or annealing.
[0003]
Further, in recent years, as a process for heating the substrate, techniques such as rapid thermal oxidation by rapid heating method, rapid thermal nitridation, rapid thermal oxynitridation are known, and as an electronic device manufactured using these techniques, A field emission electron source 10 having the configuration shown in FIGS. 10 and 11 has been proposed.
[0004]
In the field emission electron source 10 having the configuration shown in FIG. 10, a strong electric field drift layer 6 made of an oxidized porous polycrystalline silicon layer is formed on the main surface (one surface) side of an n-type silicon substrate 1 as a conductive substrate. A surface electrode 7 made of a metal thin film (for example, a gold thin film) is formed on the strong electric field drift layer 6. An ohmic electrode 2 is formed on the back surface of the n-type silicon substrate 1, and the n-type silicon substrate 1 and the ohmic electrode 2 constitute a lower electrode 12. In the example shown in FIG. 10, a non-doped polycrystalline silicon layer 3 is interposed between the n-type silicon substrate 1 and the strong electric field drift layer 6. Although the electron passage part which an electron passes is comprised, what comprised the electron passage part only by the strong electric field drift layer 6 without interposing the polycrystalline silicon layer 3 is proposed.
[0005]
In order to emit electrons from the field emission electron source 10 having the configuration shown in FIG. 10, a collector electrode 21 disposed to face the surface electrode 7 is provided, and a vacuum is applied between the surface electrode 7 and the collector electrode 21. A DC voltage Vps is applied between the surface electrode 7 and the lower electrode 12 so that the surface electrode 7 is on the high potential side with respect to the lower electrode 12, and the collector electrode 21 is on the high potential side with respect to the surface electrode 7. A DC voltage Vc is applied between the collector electrode 21 and the surface electrode 7 so that If each DC voltage Vps, Vc is appropriately set, electrons injected from the lower electrode 12 drift through the strong electric field drift layer 6 and are emitted through the surface electrode 7 (the one-dot chain line in FIG. 10 is emitted through the surface electrode 7). E−Shows the flow). The thickness of the surface electrode 7 is set to about 10 to 15 nm.
[0006]
By the way, in the field emission electron source 10 having the configuration shown in FIG. 10, the n-type silicon substrate 1 and the ohmic electrode 2 constitute the lower electrode 12. However, as shown in FIG. A field emission electron source 10 is also proposed in which a lower electrode 12 made of a metal thin film is formed on one surface of an insulating substrate 11 made of a glass substrate. Here, the same components as those in the field emission electron source 10 shown in FIG.
[0007]
In order to emit electrons from the field emission electron source 10 having the configuration shown in FIG. 11, a collector electrode 21 disposed to face the surface electrode 7 is provided, and a vacuum is applied between the surface electrode 7 and the collector electrode 21. A DC voltage Vps is applied between the surface electrode 7 and the lower electrode 12 so that the surface electrode 7 is on the high potential side with respect to the lower electrode 12, and the collector electrode 21 is on the high potential side with respect to the surface electrode 7. A DC voltage Vc is applied between the collector electrode 21 and the surface electrode 7 so that If each DC voltage Vps, Vc is appropriately set, electrons injected from the lower electrode 12 drift through the strong electric field drift layer 6 and are emitted through the surface electrode 7 (the one-dot chain line in FIG. 11 is emitted through the surface electrode 7). E−Shows the flow). The electrons reaching the surface of the strong electric field drift layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum.
[0008]
In each of the field emission electron sources 10 and 10 described above, a current flowing between the surface electrode 7 and the lower electrode 12 is called a diode current Ips, and a current flowing between the collector electrode 21 and the surface electrode 7 is an emission current ( If it is called emission electron current (Ie) (see FIGS. 10 and 11), the electron emission efficiency (= (Ie / Ips) × 100 becomes larger as the ratio of the emission current Ie to the diode current Ips (= Ie / Ips) increases. [%]) Increases. In the field emission electron sources 10 and 10 described above, electrons can be emitted even when the DC voltage Vps applied between the surface electrode 7 and the lower electrode 12 is a low voltage of about 10 to 20 V. The emission current Ie increases as Vps increases.
[0009]
Thus, when the field emission electron source 10 having the configuration shown in FIG. 11 is manufactured, the lower electrode 12 is formed on one surface of the insulating substrate 11 by sputtering or the like, A non-doped polycrystalline silicon layer 3 is formed on the entire surface side by a plasma CVD method or the like at a substrate temperature of 400 ° C. or higher, and then the polycrystalline silicon layer 3 is anodized to a predetermined depth to thereby obtain polycrystalline silicon grains and A porous polycrystalline silicon layer containing a large number of nanometer-order silicon microcrystals is formed, and the porous polycrystalline silicon layer is rapidly thermally oxidized by a rapid heating method to form a strong electric field drift layer 6. A surface electrode 7 is formed on the electric field drift layer 6 by vapor deposition or the like. The strong electric field drift layer 6 in the field emission electron source 10 manufactured in this way includes a polycrystalline silicon grain, a number of nanometer-order silicon microcrystals, and a silicon oxide film formed on the surface of each grain. And a silicon oxide film formed on the surface of each silicon microcrystal.
[0010]
Further, when the field emission electron source 10 shown in FIG. 11 is applied as an electron source of a display, for example, the configuration shown in FIG. 12 may be adopted.
[0011]
In the display shown in FIG. 12, a face plate 30 made of a flat glass substrate is disposed facing the field emission electron source 10, and a transparent conductive material is provided on the face plate 30 facing the field emission electron source 10. A collector electrode (hereinafter referred to as an anode electrode) 21 made of a film (for example, an ITO film) is formed. In addition, on the surface of the anode electrode 21 facing the field emission electron source 10, a fluorescent material formed for each pixel and a black stripe made of a black material formed between the fluorescent materials are provided. Here, the fluorescent material is applied to the surface of the anode electrode 21 facing the field emission electron source 10 and emits visible light by the electron beam emitted from the field emission electron source 10. Note that high-energy electrons emitted from the field emission electron source 10 and accelerated by the voltage applied to the anode electrode 21 collide with the fluorescent material, and the fluorescent materials include R (red), G (Green) and B (Blue) emission colors are used. Further, the face plate 30 is separated from the field emission electron source 10 by a rectangular frame-like frame (not shown), and the airtight space formed between the face plate 30 and the field emission electron source 10 is evacuated. .
[0012]
The field emission electron source 10 shown in FIG. 12 has an insulating substrate 11 made of a glass substrate, a plurality of lower electrodes 12 arranged on one surface of the insulating substrate 11, and a shape overlapping each of the lower electrodes 12. And a plurality of strong electric field drift layers 6 made of an oxidized porous polycrystalline silicon layer formed so as to overlap with the polycrystalline silicon layer 3, respectively, and an adjacent strong electric field drift A separation layer 16 made of a polycrystalline silicon layer filling between the layers 6 and between the adjacent polycrystalline silicon layers 3, and a lower portion straddling the strong electric field drift layer 6 and the separation layer 16 on the strong electric field drift layer 6 and the separation layer 16. And a plurality of surface electrodes 7 arranged in a direction crossing the electrode 12. Here, in the field emission electron source 10 shown in FIG. 12, the strong electric field drift layer 6, the polycrystalline silicon layer 3, and the separation layer 16 constitute the electron passage portion 5 (however, the electrons are in the polycrystalline silicon layer). 3 and the strong electric field drift layer 6), but the electron passage portion between the strong electric field drift layer 6 and the separation layer 16 without interposing the polycrystalline silicon layer 3 between the strong electric field drift layer 6 and the lower electrode 12. 5 is also proposed.
[0013]
In the field emission electron source 10, at a cross point between a plurality of lower electrodes 12 arranged on one surface of the insulating substrate 11 and a plurality of surface electrodes 7 arranged in a direction intersecting the lower electrode 12. Since a part of the strong electric field drift layer 6 is sandwiched between the corresponding portions, the strong electric field drift layer can be obtained by appropriately selecting a pair of the surface electrode 7 and the lower electrode 12 and applying a voltage between the selected pair. A strong electric field acts on a portion corresponding to the intersection of the surface electrode 7 and the lower electrode 12 selected in 6 to emit electrons. That is, the lower electrode 12, the polycrystalline silicon layer 3 on the lower electrode 12, and the polycrystalline silicon layer are arranged at lattice points of a matrix (lattice) composed of a group of a plurality of surface electrodes 7 and a group of a plurality of lower electrodes 12. 3 corresponds to the arrangement of the electron source element 10a composed of the strong electric field drift layer 6 on the surface 3 and the surface electrode 7 on the strong electric field drift layer 6, and a set of the surface electrode 7 and the lower electrode 12 to which a voltage is applied. By selecting, it becomes possible to emit electrons from the desired electron source element 10a. As can be seen from the above description, the electron source element 10a is provided for each pixel.
[0014]
The field emission electron source 10 having the configuration shown in FIG. 12 is formed by forming a plurality of lower electrodes 12 on one surface of an insulating substrate 11, and then forming 400 on the entire surface of one surface side of the insulating substrate 11 by plasma CVD or the like. A non-doped polycrystalline silicon layer 3 is formed at a substrate temperature of ℃ or higher, and then a portion of the polycrystalline silicon layer 3 that overlaps the lower electrode 12 is anodized to thereby provide polycrystalline silicon grains and a large number of nanometer order silicon. A porous polycrystalline silicon layer containing microcrystals is formed, and the strong polycrystalline silicon layer is rapidly thermally oxidized by a rapid heating method to form the strong electric field drift layer 6. Here, the strong electric field drift layer 6 includes polycrystalline silicon grains, a number of nanometer-order silicon microcrystals, a thin silicon oxide film formed on the surface of each grain, and a silicon oxide formed on the surface of each silicon microcrystal. And a membrane.
[0015]
As can be seen from the above description, the manufacturing process of the field emission electron source 10 of FIG. 12 includes the step of forming the lower electrode 12 made of a metal thin film on one surface of the insulating substrate 11, and the one surface of the insulating substrate 11. Forming a non-doped polycrystalline silicon layer 3 on the side, forming a porous polycrystalline silicon layer containing polycrystalline silicon grains and silicon microcrystals by anodizing the polycrystalline silicon layer 3, and porous A step of forming a thin silicon oxide film on the surfaces of the grains and silicon microcrystals by rapid thermal oxidation of the polycrystalline silicon layer by a rapid heating method, and a step of forming the surface electrode 7 on the electron passage portion 5. ing.
[0016]
In the above-described step of forming silicon microcrystals, a mixed solution in which an aqueous hydrogen fluoride solution and ethanol are mixed at approximately 1: 1 is used as an electrolytic solution used for anodic oxidation. In the above-described step of forming the silicon oxide film, the substrate temperature is raised from room temperature to 900 ° C. in dry oxygen in a short time using a lamp annealing apparatus, and then the substrate temperature is maintained at 900 ° C. for 1 hour. Then, the substrate temperature is lowered to room temperature.
[0017]
In the above-described step of forming the silicon oxide film, rapid thermal oxidation is performed by a rapid heating method. For the purpose of forming a silicon oxide film having a good film quality on the surface of all silicon microcrystals and grains. It has also been proposed to employ a method of electrochemically oxidizing a porous polycrystalline silicon layer in an electrolytic solution (electrolyte solution) made of an aqueous solution of sulfuric acid, nitric acid or the like.
[0018]
As described above, by adopting the method of electrochemically oxidizing the porous polycrystalline silicon layer, the process temperature is compared with the case of forming the strong electric field drift layer by rapid thermal oxidation of the porous polycrystalline silicon layer. There are also advantages that the temperature of the substrate can be lowered, restrictions on the material of the substrate are reduced, and the area and cost of the field emission electron source can be increased. In addition, when a method of electrochemically oxidizing the porous polycrystalline silicon layer is adopted, an annealing process is performed after the oxidation so that the film quality of the silicon oxide film and the interface between the silicon oxide film and the silicon microcrystal are changed. It has been proposed to improve the characteristics of the field emission electron source 10 by improving or removing moisture contained in the strong electric field drift layer 6.
[0019]
[Problems to be solved by the invention]
Incidentally, in the field emission electron source 10 having the configuration shown in FIG. 12, it is necessary to heat the insulating substrate 11 in the process of forming an insulating film (silicon oxide film) by the rapid heating method in the manufacturing process, the annealing process, or the like. is there. In addition, the heat treatment is performed after each forming step, such as after the forming step of the lower electrode 12 and after the forming step of the surface electrode 7, thereby reducing the process temperature of each forming step. It is conceivable to improve the in-plane variation of the characteristics of the field emission electron source 10, the electron emission characteristics, the reliability, and the like.
[0020]
However, since the lower electrode 12 made of a metal thin film is patterned on the insulating substrate 11, when the insulating substrate 11 is heated by a heating source such as a lamp heater or a resistance heater, radiation is radiated from the heating source. When infrared rays are directly irradiated onto the insulating substrate 11, the degree of absorption of infrared rays differs depending on the material and shape of the pattern formed on the insulating substrate 11, and the temperature is not uniform within the surface of the insulating substrate 11. As a result, the insulating substrate 11 is cracked or the warping of the insulating substrate 11 is increased, resulting in a decrease in yield and an increase in manufacturing cost. Moreover, if the temperature distribution in the surface of the insulating substrate 11 becomes non-uniform, it may cause in-plane variations in the characteristics of the field emission electron source 10 and decrease in adhesion between films, resulting in a decrease in yield and manufacturing. There was a problem of increasing the cost. These problems are not limited to the field emission electron source 10 having the configuration shown in FIG. 12, but the field emission electron source 10 having the configuration shown in FIGS. 10 and 11 and the lower electrode on one surface side of the insulating substrate. This also occurs in a field emission type electron source including an MIM (Metal-Insulator-Metal) type electron source element including an insulating layer and an upper electrode, and other electronic devices.
[0021]
The present invention has been made in view of the above reasons, and an object of the present invention is to provide a method of manufacturing a field emission type electron source capable of reducing in-plane variations in characteristics and the like as compared with the conventional case.
[0022]
[Means for Solving the Problems]
The invention of claim 1 is provided with a substrate and an electron source element formed on the substrate, the electron source element being provided on the substrate, a lower electrode provided on the lower electrode, and a number of nanometer orderSilicon microcrystalAnd eachSilicon microcrystalFormed on each surfaceSilicon microcrystalSmaller than the crystal grain size ofA large number of silicon oxide filmsAn electron passage portion having an insulating film and a surface electrode formed on the electron passage portion, and applying a voltage between the lower electrode and the surface electrode with the surface electrode as a high potential side, A method of manufacturing a field emission electron source in which injected electrons pass through an electron passage and are emitted through a surface electrode, wherein the lower electrode is formed, andSilicon microcrystalForming the insulating film, forming the insulating film, and forming the surface electrode.The step of forming the silicon microcrystal is a composite containing the silicon microcrystal by electrochemically oxidizing the polycrystalline silicon layer in a first electrolytic solution composed of a mixed solution of hydrogen fluoride aqueous solution and ethanol. A nanocrystallization process to form a nanocrystal layer,At least the insulating film forming step of each forming stepComprises the step of electrochemically oxidizing the composite nanocrystal layer in the second electrolyte solution, after the stepIn this case, an infrared shielding object is provided between the heating source and the substrate to be processed so that infrared rays radiated from the heating source are not directly irradiated to the substrate to be processed, and the substrate to be processed is heated by re-radiation of the infrared shielding object. Heat treatment is performed by a substrate heating method, and at least in the formation step of the insulating film among the formation steps, the temperature of the substrate to be processed is prevented from being uneven due to the pattern formed on the substrate to be processed. Since the temperature in the surface of the substrate to be processed can be made uniform, the insulating film forming step can remove moisture and impurities due to moisture in the electron passage portion. Thus, the interface between the insulating film and the semiconductor microcrystal and the film quality of the insulating film can be improved, and a field emission electron source with less in-plane variation in characteristics than that of the prior art can be provided.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
As shown in FIG. 4, the field emission electron source 10 of the present embodiment includes an insulating substrate 11 made of a glass substrate having insulating properties, and a plurality of lower electrodes arranged on one surface of the insulating substrate 11. 12, a plurality of surface electrodes 7 arranged in a direction orthogonal to the lower electrode 12 in a plane parallel to the one surface of the insulating substrate 11, and electrons provided on the one surface side of the insulating substrate 11. And a passage portion 5. Here, the electron passage portion 5 includes a plurality of strong electric field drift layers 6 formed so as to overlap each lower electrode 12, and a separation layer 16 made of a polycrystalline silicon layer filling between adjacent strong electric field drift layers 6. It consists of In the present embodiment, the insulating substrate 11 constitutes the substrate.
[0024]
By the way, the lower electrode 12 is a single layer made of a metal material (for example, a single layer made of a metal such as Mo, Cr, W, Ti, Ta, Ni, Al, Cu, Au, Pt, or an intermetallic compound such as silicide). A thin film of a multilayer (for example, a multilayer made of a metal such as Mo, Cr, W, Ti, Ta, Ni, Al, Cu, Au, Pt, or an alloy or an intermetallic compound such as silicide). You may comprise by. The thickness of the lower electrode 12 is set to about 300 nm.
[0025]
The material of the surface electrode 7 is a material having a small work function (for example, gold), but the material of the surface electrode 7 is not limited to gold, and is not limited to a single layer structure. A multilayer structure may be used. The thickness of the surface electrode 7 should just be the thickness which can tunnel the electron which passed the strong electric field drift layer 6, and should just be set to about 10-15 nm.
[0026]
The field emission electron source 10 of the present embodiment has a plurality of lower electrodes 12 arranged on one surface of the insulating substrate 11 and a direction intersecting the lower electrodes 12, as in the conventional configuration shown in FIG. 12. Since a part of the strong electric field drift layer 6 is sandwiched at a portion corresponding to the intersection with the plurality of surface electrodes 7 arranged in a row, a set of the surface electrode 7 and the lower electrode 12 is appropriately selected and selected. By applying a voltage between the pairs, a strong electric field acts on a portion corresponding to the intersection of the surface electrode 7 and the lower electrode 12 selected in the strong electric field drift layer 6 to emit electrons. That is, the lower electrode 12, the polycrystalline silicon layer 3 on the lower electrode 12, and the polycrystalline silicon layer are arranged at lattice points of a matrix (lattice) composed of a group of a plurality of surface electrodes 7 and a group of a plurality of lower electrodes 12. 3 corresponds to the arrangement of the electron source element 10a composed of the strong electric field drift layer 6 on the surface 3 and the surface electrode 7 on the strong electric field drift layer 6, and a set of the surface electrode 7 and the lower electrode 12 to which a voltage is applied. By selecting, it becomes possible to emit electrons from the desired electron source element 10a. Each lower electrode 12 is formed in a strip shape, and pads 28 are formed on both ends in the longitudinal direction. Each surface electrode 7 is also formed in a strip shape, and a pad 27 is formed on a portion extended from both ends in the longitudinal direction.
[0027]
The strong electric field drift layer 6 is formed by performing a nanocrystallization process and an oxidation process, which will be described later. As shown in FIG. 5, at least the columnar multi-layers arranged on the one surface side of the lower electrode 12 are arranged. Grain (semiconductor crystal) 51 of crystalline silicon, a thin silicon oxide film 52 formed on the surface of the grain 51, a number of nanometer-order silicon microcrystals (semiconductor microcrystals) 63 interposed between the grains 51, and each silicon It is considered that it is composed of a large number of silicon oxide films (insulating films) 64 that are formed on the surface of the microcrystal 63 and have an oxide film thickness smaller than the crystal grain size of the silicon microcrystal 63. Each grain 51 extends in the thickness direction of the lower electrode 12.
[0028]
In the field emission electron source 10 of the present embodiment, it is considered that electron emission occurs in the following model. That is, the DC voltage Vps is applied between the surface electrode 7 and the lower electrode 12 with the surface electrode 7 set to the high potential side, and the anode electrode 21 is set high between the anode electrode 21 (see FIG. 12) and the surface electrode 7. By applying the DC voltage Vc as the potential side, when the DC voltage Vps reaches a predetermined value (critical value), the electrons e thermally excited from the lower electrode 12 to the strong electric field drift layer 6−Is injected. On the other hand, since most of the electric field applied to the strong electric field drift layer 6 is applied to the silicon oxide film 64, the injected electrons e−Is accelerated by a strong electric field applied to the silicon oxide film 64 and drifts in the region between the grains 51 in the strong electric field drift layer 6 toward the surface in the direction of the arrow in FIG. 5 (upward in FIG. 5). The electrode 7 is tunneled and emitted into a vacuum. Thus, in the strong electric field drift layer 6, electrons injected from the lower electrode 12 are almost scattered by the silicon microcrystal 63, are accelerated by the electric field applied to the silicon oxide film 64, and drift through the surface electrode 7. Since the heat generated in the strong electric field drift layer 6 is dissipated through the grains 51, no popping phenomenon occurs when electrons are emitted, and electrons can be stably emitted. The electrons reaching the surface of the strong electric field drift layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum.
[0029]
Hereinafter, a basic manufacturing method of the field emission electron source 10 of the present embodiment will be described with reference to FIG. However, FIG. 6 shows only a cross section of a portion corresponding to one electron source element 10a.
[0030]
First, in order to form the lower electrode 12, a metal thin film (for example, tungsten film) having a predetermined film thickness (for example, about 300 nm) is formed on the one surface of the insulating substrate 11 made of an insulating glass substrate by sputtering. After the formation, a photoresist layer is applied and formed on the metal thin film, and the photoresist layer is patterned using a photolithography technique in order to leave a portion to be the lower electrode 12 in the metal thin film, and then the photoresist layer is formed. The metal thin film is patterned by reactive ion etching as a mask to form a plurality of lower electrodes 12 each consisting of a part of the metal thin film, and the photoresist layer is removed to obtain the structure shown in FIG. can get.
[0031]
Next, a non-doped polycrystalline silicon layer 3 having a predetermined film thickness (for example, 1.5 μm) is formed on the entire surface of the insulating substrate 11 on the one surface side by a plasma CVD method at a predetermined substrate temperature (for example, 400 ° C.). By forming the film, the structure shown in FIG. 6B is obtained. Note that the method for forming the polycrystalline silicon layer 3 is not limited to the plasma CVD method, and an LPCVD method, a catalytic CVD method, a sputtering method, a CGS (Continuous Grain Silicon) method, or the like may be employed.
[0032]
After the non-doped polycrystalline silicon layer 3 is formed, the above-described nanocrystallization process is performed, whereby a large number of polycrystalline silicon grains 51 (see FIG. 5) and a large number of silicon microcrystals 63 (see FIG. 5) are formed. By forming the mixed composite nanocrystal layer 4 at the site where the strong electric field drift layer 6 is to be formed, the structure shown in FIG. 6C is obtained. Here, in the nanocrystallization process, an electrolysis composed of a mixed solution in which a 55 wt% hydrogen fluoride aqueous solution and ethanol are mixed at approximately 1: 1.Liquid (first electrolyte)The lower electrode 12 is used as an anode, a cathode made of a platinum electrode is placed opposite to the polycrystalline silicon layer 3 in the electrolytic solution, and the main surface of the polycrystalline silicon layer 3 is irradiated with light from a 500 W tungsten lamp. While performing, a constant current between the anode and the cathode from the power source (for example, a current density of 12 mA / cm2The composite nanocrystal layer 4 including the polycrystalline silicon grains 51 and the silicon microcrystals 63 is formed in a portion of the polycrystalline silicon layer 3 that overlaps the lower electrode 12.
[0033]
After the nanocrystallization process is completed, the composite nanocrystal layer 4 is electrochemically oxidized by the above-described oxidation process, thereby forming a strong electric field drift layer 6 composed of the composite nanocrystal layer having the structure shown in FIG. As a result, the structure shown in FIG. 6D is obtained. In the oxidation process, an electrolytic solution comprising a solution in which a solute composed of 0.04 mol / l potassium nitrate is dissolved in an organic solvent composed of ethylene glycol.Liquid (second electrolyte)The lower electrode 12 is used as an anode, a cathode made of a platinum electrode is disposed opposite to the composite nanocrystal layer 4 in the electrolyte, the lower electrode 12 is used as an anode, and a constant current (for example, between the anode and the cathode from the power source) The current density is 0.1 mA / cm2And the composite nanocrystal layer 4 is electrochemically oxidized until the voltage between the anode and the cathode increases by 20 V, whereby the above-described grain 51, silicon microcrystal 63, each silicon oxide film 52, A strong electric field drift layer 6 including 64 is formed. Here, a portion of the polycrystalline silicon layer 3 that fills the space between the adjacent strong electric field drift layers 6 is the above-described separation layer 16 (see FIG. 4). In the present embodiment, in the composite nanocrystal layer 4 formed by performing the above-described nanocrystallization process, the regions other than the grains 51 and the silicon microcrystals 63 are amorphous regions made of amorphous silicon, and a strong electric field is obtained. In the drift layer 6, the regions other than the grains 51, the silicon microcrystals 63, and the silicon oxide films 52 and 64 are amorphous regions 65 made of amorphous silicon or partially oxidized amorphous silicon. Depending on the case, the amorphous region 65 becomes a pore, and the composite nanocrystal layer in such a case can be regarded as a porous polycrystalline silicon layer as in the conventional configuration.
[0034]
After the formation of the strong electric field drift layer 6 and the separation layer 16, the field emission electron source 10 having the structure shown in FIG. 6E is obtained by forming the surface electrode 7 made of a gold thin film, for example, by vapor deposition. It is done.
[0035]
As can be seen from the above description, the manufacturing process of the field emission electron source 10 having the configuration shown in FIG. 4 is roughly divided into a forming process of the lower electrode 12, a forming process of the polycrystalline silicon layer 3 as a semiconductor layer, and a semiconductor. The process can be divided into a process for forming silicon microcrystals 63 as microcrystals, a process for forming silicon oxide film 64 as an insulating film, and a process for forming surface electrodes 7. In this embodiment, the substrate described below in each of these formation processes. Heat treatment is performed by a heating method. Note that heat treatment by the substrate heating method described below may be performed in at least one of these forming steps.
[0036]
In the substrate heating method in the present embodiment, as shown in FIG. 1, when the substrate C is heated by a heating source B made of a lamp heater, the radiation from the heating source B is between the heating source B and the substrate C to be processed. 1 is provided with an infrared shielding object 40 that prevents the processed substrate C from being directly irradiated with the infrared ray (the downward arrow in FIG. 1 schematically shows the infrared ray radiated from the heating source B). The substrate C to be processed is heated by re-radiation of the shield 40. Here, as the infrared shielding object 40, as shown in FIG. 2, the surface of an infrared shielding plate 41, which is an object that blocks infrared rays, is coated with a coating layer 42 made of a coating material (for example, silicon carbide). ing.
[0037]
By the way, the form of the substrate C to be processed changes in the course of the manufacturing process, and in the formation process of the lower electrode 12 described above, the substrate is in a state in which the lower electrode 12 is formed on the one surface of the insulating substrate 11. In the forming process of the polycrystalline silicon layer 3, the lower electrode 12 is formed on the one surface of the insulating substrate 11 and the polycrystalline silicon layer 3 is formed on the lower electrode 12. In the formation process of the silicon microcrystal 63, the lower electrode 12 is formed on the one surface of the insulating substrate 11 and the composite nanocrystal layer 4 is formed on the lower electrode 12, and the silicon oxide film as an insulating film is formed. 64 is a substrate in which the lower electrode 12 is formed on the one surface of the insulating substrate 11 and the strong electric field drift layer 6 is formed on the lower electrode 12, In the step of forming the surface electrode 7, the lower electrode 12 is formed on the one surface of the insulating substrate 11, the strong electric field drift layer 6 is formed on the lower electrode 12, and the surface electrode 7 is formed on the strong electric field drift layer 6. The substrate is in a state of being made.
[0038]
However, in the substrate heating method according to the present embodiment, when the substrate to be processed C is heated by the heating source B, infrared rays radiated from the heating source B between the heating source B and the substrate to be processed C are applied to the substrate to be processed C. Since the infrared shielding object 40 that prevents direct irradiation is provided and the substrate to be processed C is heated by re-radiation of the infrared shielding object 40, the temperature of the insulating substrate 11 depends on the pattern on the insulating substrate 11 in the substrate to be processed C. The non-uniformity can be suppressed, and the temperature in the surface of the insulating substrate 11 can be made uniform.
[0039]
Therefore, if the substrate heating method in the present embodiment is employed in each forming process, the adhesion between the lower electrode 12 and the insulating substrate 11 can be improved in the above-described forming process of the lower electrode 12. Further, in the above-described formation process of the polycrystalline silicon layer 3, the film quality of the polycrystalline silicon layer 3 formed at a relatively low temperature can be improved, and the interface characteristics between the polycrystalline silicon layer 3 and the lower electrode 12 can be improved. Can be improved. Further, in the above-described process of forming the silicon microcrystal 63, moisture mixed in the composite nanocrystal layer 4 can be removed. Further, in the above-described step of forming the silicon oxide film 64, moisture in the strong electric field drift layer 6 and impurities due to the moisture can be removed, and the interface between the silicon oxide film 64 and the silicon microcrystal 63 and the silicon oxide film 64 can be removed. The film quality can be improved. Moreover, in the formation process of the surface electrode 7, the adhesiveness of the surface electrode 7 and the electron passage part 5 can be improved.
[0040]
Therefore, in the field emission type electron source 10 of the present embodiment, characteristics (electron emission characteristics, dielectric strength voltage, etc.) are improved and in-plane variation in characteristics is reduced as compared with the conventional case.
[0041]
By the way, the material of the infrared shielding plate 41 is preferably a material having good thermal conductivity and absorbing infrared rays, and is preferably selected from carbon, silicon carbide, and silicon. If this kind of object (that is, an object made of a material having good thermal conductivity and absorbing infrared rays) is used as the infrared shielding plate 41, the temperature of the infrared shielding object 40 can be made uniform, and re-radiation from the infrared shielding object 40 is possible. Thus, the substrate C to be processed can be heated uniformly. Here, as the material of the coating layer 42, for example, a coating material having excellent chemical stability such as silicon carbide is preferably used. By using a coating material having excellent chemical stability, the infrared shielding material 40 is used. It is possible to prevent the generation of dust from the waste, to prevent the infrared shielding object 40 from being oxidized, and to prevent the release of gas from the infrared shielding object 40 (the infrared shielding plate 41 is provided). When it is made of carbon, it is necessary to prevent the release of gas from the infrared shielding plate 41). Further, as the material of the covering layer 42, it is preferable to use a material that is higher in heat resistance and denseness than the infrared shielding plate 41 and less likely to generate particles than the infrared shielding plate 41, for example, silicon carbide. By using the seed material, it is possible to prevent dust from adhering to the substrate C to be processed.
[0042]
Further, as shown in FIG. 3, the surface of the coating layer 42 formed on the surface of the infrared shielding plate 41 is made of SiO as the infrared shielding object 40.2If the infrared shield 40 is arranged with a quartz jig, the infrared shield 40 and the quartz jig are compatible with each other, so that the substrate to be processed can be obtained. It is possible to prevent dust and the like from adhering to C. Also, the surface is made of SiO2The surface of the infrared shielding plate 41 made of silicon carbide or silicon coated with SiO is coated with SiO.2In this case, when the infrared shielding object 40 is arranged with a quartz jig, the compatibility between the infrared shielding object 40 and the quartz jig is good. It is possible to prevent dust and the like from adhering to the substrate C. In addition, the coating layer 42 made of silicon carbide or the SiO 2 coating on the surface of the infrared shielding plate 412The protective layer 43 may be formed by sputtering, vapor deposition, CVD, or the like.
[0043]
By the way, when the substrate to be processed C is heated by the heating source B, the susceptor 50 is also heated by the heating source B if the substrate to be processed C is placed on the susceptor 50 as shown in FIG. Therefore, the temperature difference between the front and back of the substrate C to be processed can be reduced. Further, as shown in FIG. 8, when the heating source B is provided on both sides in the thickness direction of the substrate C to be processed and the substrate C is heated from both sides in the thickness direction, each heating source B and the substrate to be processed are provided. What is necessary is just to arrange | position the infrared shielding object 40 between C, respectively.
[0044]
In the present embodiment, the heating source B is configured by a lamp heater, but the heating source B is not limited to a lamp heater, and may be configured by a resistance heater.
[0045]
(Reference Example 1)
By the way, in Embodiment 1, the method of electrochemically oxidizing the composite nanocrystal layer 4 in the process of forming the insulating film in the process of manufacturing the field emission electron source 10 was adopted.In this reference exampleThe difference is that in the insulating film forming step described in the first embodiment, rapid thermal oxidation is performed by a rapid heating method. Since the configuration of the field emission electron source 10 and other manufacturing processes are the same as those in the first embodiment, illustration and description thereof are omitted.
[0046]
Here, in performing rapid thermal oxidation by a rapid heating method, O2 is used as an atmospheric gas.2The substrate heating method described in Embodiment 1 is employed using gas. Therefore, the in-plane variation of the film thickness of the silicon oxide film 64 as the insulating film can be reduced, and as a result, the in-plane variation of the characteristics of the field emission electron source 10 can be reduced.
[0047]
(Reference Example 2)
By the way, in Embodiment 1, the method of electrochemically oxidizing the composite nanocrystal layer 4 in the process of forming the insulating film in the process of manufacturing the field emission electron source 10 was adopted.In this reference exampleThe difference is that rapid thermal nitridation is performed by a rapid heating method in the insulating film forming step described in the first embodiment. That is,Of this reference exampleIn the field emission electron source 10, the silicon oxide films 52 and 64 described in the first embodiment are both silicon nitride films. Since other configurations and other manufacturing processes of the field emission electron source 10 are the same as those in the first embodiment, illustration and description thereof are omitted.
[0048]
Here, in performing the rapid thermal nitridation by the rapid heating method, the substrate heating method described in Embodiment 1 is employed using a gas containing a nitriding species as the atmospheric gas. Accordingly, the in-plane variation in the thickness of the silicon nitride film as the insulating film can be reduced, and as a result, the in-plane variation in the characteristics of the field emission electron source 10 can be reduced.
[0049]
(Reference Example 3)
By the way, in Embodiment 1, the method of electrochemically oxidizing the composite nanocrystal layer 4 in the process of forming the insulating film in the process of manufacturing the field emission electron source 10 was adopted.In this reference exampleThe difference is that rapid thermal oxynitridation is performed by a rapid heating method in the insulating film forming step described in the first embodiment. That is,Of this reference exampleIn the field emission electron source 10, the silicon oxide films 52 and 64 described in the first embodiment are both silicon oxynitride films. Since other configurations and other manufacturing processes of the field emission electron source 10 are the same as those in the first embodiment, illustration and description thereof are omitted.
[0050]
Here, in performing the rapid thermal oxynitridation by the rapid heating method, the substrate heating method described in Embodiment 1 is employed using a gas including an oxidizing species and a gas including a nitriding species as an atmospheric gas. Thus, the in-plane variation in the thickness of the silicon oxynitride film as the insulating film can be reduced, and as a result, the in-plane variation in the characteristics of the field emission electron source 10 can be reduced. In additionIn Reference Examples 1-3Since the semiconductor microcrystal is composed of the silicon microcrystal 63, the heat treatment can be performed at a relatively high temperature.
[0051]
(referenceExample 4)
In this reference example, as an example of an electronic device, as shown in FIG. 9, an insulating substrate 11 as a substrate, a lower electrode 12 formed on the insulating substrate 11, and an insulating layer formed on the lower electrode 12. A field emission type electron source including an electron passage portion 5 and a surface electrode 7 formed on the electron passage portion 5 is illustrated. In the field emission electron source shown in FIG. 9, a lower electrode 12 made of an aluminum alloy (for example, an Ai-Ni alloy), an electron passage portion 5 made of an insulating layer formed by anodizing an aluminum film, and a metal thin film A surface electrode 7 made of (Ir / Pt / Au) constitutes an MIM type electron source element, and a voltage is applied between the lower electrode 12 and the surface electrode 7 with the surface electrode 7 as a high potential side. As a result, electrons are emitted through the surface electrode 7.
[0052]
In manufacturing the field emission electron source of this reference example, the substrate described in the first embodiment in at least one of the formation process of the lower electrode 12, the formation process of the insulating layer, and the formation process of the surface electrode 7 is performed. Since heat treatment is performed by a heating method, in-plane variations such as characteristics can be reduced as compared with the conventional case.
[0053]
by the way,AboveForm andAnd each of the aboveIn the consideration example, the example in which the substrate C to be processed is the insulating substrate 11 (actually, a pattern formed on the insulating substrate 11) has been described, but the substrate C to be processed is not limited to the insulating substrate, For example, it may be a semiconductor substrate such as a silicon substrate (actually, a pattern formed on the semiconductor substrate).
[0054]
【The invention's effect】
The invention of claim 1 includes a substrate and an electron source element formed on the substrate, the electron source element being provided on the lower electrode, and a number of semiconductor micrometers on the order of nanometers provided on the lower electrode. An electron passage portion formed on the surface of each crystal and each semiconductor microcrystal and having a large number of insulating films having a film thickness smaller than the crystal grain size of the semiconductor microcrystal; and a surface electrode formed on the electron passage portion. Production of a field emission electron source in which electrons injected from the lower electrode pass through the electron passage and are emitted through the surface electrode by applying a voltage between the lower electrode and the surface electrode with the surface electrode at the high potential side A method comprising: a step of forming the lower electrode; a step of forming the semiconductor microcrystal; a step of forming the insulating film; and a step of forming the surface electrode.The shape of the insulating filmIn the formation process, an infrared shielding object is provided between the heating source and the substrate to be processed so that infrared rays radiated from the heating source are not directly irradiated to the substrate to be processed, and the substrate to be processed is heated by re-radiation of the infrared shielding object. Because heat treatment is performed by the substrate heating methodIn at least the formation step of the insulating film among the formation steps,Since the temperature of the substrate to be processed can be suppressed from being uneven due to the pattern formed on the substrate to be processed, the temperature in the surface of the substrate to be processed can be made uniform.In the insulating film forming step, moisture in the electron passage part and impurities due to moisture can be removed, and the interface between the insulating film and the semiconductor microcrystal and the film quality of the insulating film can be improved. , ObedienceIt is possible to provide a field emission electron source with less in-plane variation in characteristics than before.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a substrate heating method in Embodiment 1. FIG.
FIG. 2 is a schematic cross-sectional view of the infrared shielding object of the above.
FIG. 3 is a schematic cross-sectional view of another configuration example of the infrared shielding object in the same as above.
FIG. 4 is a schematic perspective view in which the field emission electron source is partially broken.
FIG. 5 is a diagram for explaining the operation of the field emission electron source of the above.
FIG. 6 is a cross-sectional view of main steps for explaining the manufacturing method of the field emission electron source in the same as above.
FIG. 7 is an explanatory diagram of another substrate heating method in the above.
FIG. 8 is an explanatory view of another substrate heating method in the same as above.
[Figure 9] ReferenceExample 4It is a schematic sectional drawing of the field emission type electron source in it.
FIG. 10 is an operation explanatory diagram of a field emission electron source showing a conventional example.
FIG. 11 is an operation explanatory diagram of a field emission electron source showing another conventional example.
FIG. 12 is a schematic configuration diagram of a display to which the above is applied.
[Explanation of symbols]
40 Infrared shield
B Heating source
C Substrate to be processed