Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4618458B2 - Thin substrate detector - Google Patents
[go: Go Back, main page]

JP4618458B2 - Thin substrate detector - Google Patents

Thin substrate detector Download PDF

Info

Publication number
JP4618458B2
JP4618458B2 JP2008210128A JP2008210128A JP4618458B2 JP 4618458 B2 JP4618458 B2 JP 4618458B2 JP 2008210128 A JP2008210128 A JP 2008210128A JP 2008210128 A JP2008210128 A JP 2008210128A JP 4618458 B2 JP4618458 B2 JP 4618458B2
Authority
JP
Japan
Prior art keywords
determination area
thin substrate
slot
wafer
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008210128A
Other languages
Japanese (ja)
Other versions
JP2008277866A (en
Inventor
俊充 入江
幸人 嵯峨崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP2008210128A priority Critical patent/JP4618458B2/en
Publication of JP2008277866A publication Critical patent/JP2008277866A/en
Application granted granted Critical
Publication of JP4618458B2 publication Critical patent/JP4618458B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、ウェハ等の薄型基板をスロットに格納しているキャリア内において、薄型基板の格納状態を検出する薄型基板検出装置に関する。   The present invention relates to a thin substrate detection apparatus for detecting a storage state of a thin substrate in a carrier storing a thin substrate such as a wafer in a slot.

ウェハ等の薄型基板をスロットに格納しているキャリア内を、CCDカメラ等の撮像手段で撮像してキャリア内の画像を取得し、その画像を画像処理装置で処理してキャリア内のウェハの格納状態を検出する方法が従来から開示されている。
例えば、特許文献1では、キャリアの斜め上方にカメラを配置して、カメラで取得した画像を処理してウェハの格納状態を検出している。また、特許文献2では、ロードポートと呼ばれるキャリアの蓋を開閉する装置のドアにカメラを装着して各スロットに対して画像を取得、処理してウェハの格納状態を検出している。
特開2000−174103号公報 特開平11−354609号公報
The inside of the carrier in which a thin substrate such as a wafer is stored in the slot is imaged by an imaging means such as a CCD camera to acquire an image in the carrier, and the image is processed by an image processing apparatus to store the wafer in the carrier. A method for detecting a state has been conventionally disclosed.
For example, in Patent Document 1, a camera is disposed obliquely above a carrier, and an image acquired by the camera is processed to detect a wafer storage state. Further, in Patent Document 2, a camera is attached to a door of a device called a load port that opens and closes a carrier lid, and an image is acquired and processed for each slot to detect the stored state of the wafer.
JP 2000-174103 A JP 11-354609 A

まず、第1の従来技術として特許文献1を例に、ウェハ検出技術の概要を説明する。
図28は、特許文献1に示されている薄型基板検出方法の原理を説明する図である。図28の(a)において、1はキャリア、2はウェハで、ウェハ2(2−1〜2−n)がキャリア1内の各スロットに格納されている。4はカメラでキャリア1内部の画像を取得するようにキャリア1の斜め上方に配置されている。カメラ4がキャリア1内部を撮像すると、取得される画像は(b)に示すようになる。
First, an outline of the wafer detection technique will be described using Patent Document 1 as an example of the first conventional technique.
FIG. 28 is a diagram for explaining the principle of the thin substrate detection method disclosed in Patent Document 1. In FIG. In FIG. 28A, 1 is a carrier, 2 is a wafer, and wafer 2 (2-1 to 2-n) is stored in each slot in the carrier 1. 4 is arranged obliquely above the carrier 1 so as to acquire an image inside the carrier 1 with a camera. When the camera 4 images the inside of the carrier 1, the acquired image is as shown in (b).

カメラ4はキャリア1との位置関係を予めキャリブレーションして配置されているため、カメラ4に設置されたu―v座標系で表されている(b)の画像を、(a)に示したθ―z座標系に幾何補正することができる。(c)は幾何補正後の画像で、ウェハ2のエッジが平行な直線群となって表されるようになる。特許文献1では、この(c)の幾何補正後の画像、すなわちθ―z画像を用いてウェハの格納状態を検出する。   Since the camera 4 is arranged by calibrating the positional relationship with the carrier 1 in advance, the image of (b) represented by the uv coordinate system installed in the camera 4 is shown in (a). Geometric correction can be made to the θ-z coordinate system. (C) is an image after geometric correction, and the edge of the wafer 2 is represented as a parallel straight line group. In Patent Document 1, the stored state of the wafer is detected using the geometrically corrected image of (c), that is, the θ-z image.

図29は、ウェハの有無を判断する際に求められる処理結果例を表す図である。図29の(a)は、図28(c)のθ―z画像の各画素の輝度をz方向に積分した輝度分布である。Zi(i=1〜n)はi番目のウェハ2のz座標位置を示しており、この例では3番目のスロットにウェハ2−3が挿入されていないため、その位置に対応する輝度分布にピークが現われていない。図29(b)は、図29(a)の輝度分布を適当な閾値thによって2値化した結果である。ウェハ2が存在するz座標位置の2値化結果は「1」、存在しない2値化結果は「0」となる。この例の場合、(a)の輝度分布にピークのない3番目のスロットに対応する2値化結果が「0」となるため、3番目のスロットにウェハ2がないと判断される。それ以外のスロットについては2値化結果が「1」であるため、ウェハ2が挿入されていると判断される。   FIG. 29 is a diagram illustrating an example of processing results obtained when determining the presence or absence of a wafer. FIG. 29A shows a luminance distribution obtained by integrating the luminance of each pixel of the θ-z image of FIG. 28C in the z direction. Zi (i = 1 to n) indicates the z-coordinate position of the i-th wafer 2. In this example, since the wafer 2-3 is not inserted in the third slot, the luminance distribution corresponding to that position is There is no peak. FIG. 29B shows the result of binarizing the luminance distribution of FIG. 29A with an appropriate threshold th. The binarization result of the z coordinate position where the wafer 2 exists is “1”, and the binarization result which does not exist is “0”. In this example, since the binarization result corresponding to the third slot having no peak in the luminance distribution of (a) is “0”, it is determined that there is no wafer 2 in the third slot. Since the binarization result is “1” for the other slots, it is determined that the wafer 2 is inserted.

図30は、ウェハの飛び出しを判断する際に求められる処理結果例を表す図である。上述の図29を用いて説明したのと同様、図30(a)はθ―z画像の各画素の輝度をz方向に積分した輝度分布、(b)はこの輝度分布を適当な閾値thによって2値化した結果である。この例では、3番目のスロットにウェハ2−3が飛び出して挿入されているため、その位置に対応する輝度分布のピークが座標位置Z3に対してずれて現われる。この場合、2値化結果の「1」のz座標位置がずれているため、3番目のスロットにはウェハ2が飛び出して挿入されていると判断され、それ以外のスロットについては本来あるべきz座標位置が「1」となるため、正常に挿入されていると判断される。   FIG. 30 is a diagram illustrating an example of a processing result obtained when determining the jumping out of the wafer. As described above with reference to FIG. 29, FIG. 30A shows a luminance distribution obtained by integrating the luminance of each pixel of the θ-z image in the z direction, and FIG. 30B shows this luminance distribution by an appropriate threshold th. This is the result of binarization. In this example, since the wafer 2-3 protrudes and is inserted into the third slot, the peak of the luminance distribution corresponding to that position appears with a deviation from the coordinate position Z3. In this case, since the z coordinate position of the binarization result “1” is deviated, it is determined that the wafer 2 has been popped out and inserted into the third slot. Since the coordinate position is “1”, it is determined that it has been inserted normally.

図31は、ウェハの複数枚を判断する際に求められる処理結果例を表す図である。上述の図29を用いて説明したのと同様、図31(a)はθ―z画像の各画素の輝度をz方向に積分した輝度分布、(b)はこの輝度分布を適当な閾値thによって2値化した結果である。この例では、3番目のスロットにウェハ2−3が複数枚挿入されているため、その位置に対応する輝度分布のピークの幅が広く現われる。この場合、2値化結果の「1」の幅が2枚分以上に相当するため、3番目のスロットにはウェハ2が複数枚挿入されていると判断され、それ以外のスロットについては「1」の幅が1枚分に相当するため、1枚が挿入されていると判断される。   FIG. 31 is a diagram illustrating an example of processing results obtained when determining a plurality of wafers. As described with reference to FIG. 29 above, FIG. 31A shows a luminance distribution obtained by integrating the luminance of each pixel of the θ-z image in the z direction, and FIG. 31B shows this luminance distribution by an appropriate threshold th. This is the result of binarization. In this example, since a plurality of wafers 2-3 are inserted in the third slot, the peak width of the luminance distribution corresponding to that position appears widely. In this case, since the width of the binarization result “1” corresponds to two or more, it is determined that a plurality of wafers 2 are inserted in the third slot, and “1” for the other slots. Is equivalent to one sheet, it is determined that one sheet is inserted.

ところで、これまで述べてきた特許文献1の薄型基板検出方法では、ウェハ2の斜め挿入を判断することができない。従って、特許文献1では、斜め挿入の判断が行える方法としてハフ変換による直線抽出方法を用いたウェハ検出技術も加えて開示している。
図32は、特許文献1に示されているハフ変換を用いた薄型基板検出方法の処理結果例を表す図である。図32の(a)、(b)は、上述の図28を用いて説明したのと同様、それぞれ、キャリア1内部を撮像した画像、幾何補正後のθ―z画像である。図32の(c)、(d)、(e)、(f)、(g)は、(b)のθ―z画像をハフ変換したものである。ハフ変換は、(b)のθ―z画像上の直線をこの直線と直交するθ―z画像の原点からの垂線の長さρとその垂線とθ軸との成す角ψで表されるψ―ρ空間の点に変換するものである。すなわち、ハフ変換によって、θ―z空間の直線がψ―ρ空間の輝点として表現される。
ハフ変換結果が、図32の(c)のように、ψ=90°、ρ座標位置のZi位置に全て輝点が存在する場合は、キャリア1内の全てのスロットにウェハ2が正常に挿入されていることを表している。(d)のように、ρ座標位置のZ3位置に輝点が存在しない場合は、3番目のスロットにウェハ2がないことを表している。(e)のように、ρ座標位置のZ3位置の輝点がψ方向にずれて存在する場合は、3番目のスロットにウェハ2―3が斜めに挿入されていることを表している。(f)のように、ρ座標位置のZ3位置の輝点がρ方向にずれて存在する場合は、3番目のスロットにウェハ2−3が飛び出して挿入されていることを表している。(g)のように、ρ座標位置のZ3位置の輝点がρ方向にウェハ2の枚数分長く存在する場合は、3番目のスロットにウェハ2−3が複数枚挿入されていることを表している。
以上のようにハフ変換を用いた薄型基板検出方法では、ハフ変換結果からウェハの有無、飛び出し挿入、複数枚挿入、斜め挿入を判断する。
By the way, in the thin substrate detection method of Patent Document 1 described so far, it is not possible to determine whether the wafer 2 is inserted obliquely. Therefore, Patent Document 1 also discloses a wafer detection technique using a straight line extraction method based on Hough transform as a method for determining oblique insertion.
FIG. 32 is a diagram illustrating an example of a processing result of the thin substrate detection method using the Hough transform disclosed in Patent Document 1. 32 (a) and 32 (b) are an image of the inside of the carrier 1 and a geometrically corrected θ-z image, respectively, as described with reference to FIG. (C), (d), (e), (f), and (g) in FIG. 32 are Hough transforms of the θ-z image of (b). In the Hough transform, the straight line on the θ-z image in (b) is represented by the length ρ of the perpendicular from the origin of the θ-z image orthogonal to the straight line and the angle ψ formed by the perpendicular and the θ axis. -Converts to a point in ρ space. That is, a line in the θ-z space is expressed as a bright spot in the ψ-ρ space by the Hough transform.
As shown in FIG. 32C, when the Hough transform results in ψ = 90 ° and all bright spots exist at the Zi position of the ρ coordinate position, the wafer 2 is normally inserted into all slots in the carrier 1 It is expressed that. As shown in (d), when there is no bright spot at the Z3 position of the ρ coordinate position, this indicates that there is no wafer 2 in the third slot. As shown in (e), when the bright spot at the Z3 position of the ρ coordinate position is shifted in the ψ direction, this indicates that the wafer 2-3 is inserted obliquely into the third slot. As shown in (f), when the bright spot at the Z3 position of the ρ coordinate position is shifted in the ρ direction, it indicates that the wafer 2-3 is popped out and inserted into the third slot. As shown in (g), when the bright spot at the Z3 position of the ρ coordinate position is longer by the number of wafers 2 in the ρ direction, it indicates that a plurality of wafers 2-3 are inserted in the third slot. ing.
As described above, in the thin substrate detection method using the Hough transform, the presence / absence of a wafer, the pop-out insertion, the plurality of inserts, and the oblique insertion are determined from the Hough transform result.

次に、第2の従来技術として特許文献2を例に、ウェハ検出技術の概要を説明する。図33は、特許文献2に示されている薄型基板を検出する装置の構成図である。図33に示した装置は、キャリア1の蓋を開閉する装置であり広くロードポートと呼ばれるものである。尚、以降では、前出の図を用いて説明した各構成要素には同一の符号を付してその説明を省略する。
12はテーブルで、ウェハ2(2−1〜2−n)が格納されているキャリア1がテーブル12に載せられる。72はキャリア1の蓋、13はロードポートのドアで、ドア13が蓋72を保持し、a方向右に移動、b方向下に下降してキャリア1の開口部を開く。29は照明で、この下降時、照明29を点灯し、カメラ4がキャリア1内の各スロットを撮像する。カメラ4と照明29はドア13上部に装着されている。23は画像処理装置で、カメラ4で撮像された各スロットの画像を処理してウェハ2(2−1〜2−n)の格納状態を検出する。
画像処理装置23では、2値化処理等必要な前処理を行った後、各スロット毎の画像と格納状態の正常、異常を判断するための基準となる基準データとを比較し、各スロット毎のウェハ2(2−1〜2−n)の格納状態の正常、異常を判断する。
Next, the outline of the wafer detection technique will be described using Patent Document 2 as an example of the second conventional technique. FIG. 33 is a configuration diagram of an apparatus for detecting a thin substrate disclosed in Patent Document 2. The device shown in FIG. 33 is a device that opens and closes the lid of the carrier 1 and is widely called a load port. In the following description, the same reference numerals are given to the components described with reference to the previous drawings, and the description thereof is omitted.
Reference numeral 12 denotes a table. The carrier 1 in which the wafers 2 (2-1 to 2-n) are stored is placed on the table 12. Reference numeral 72 denotes a cover of the carrier 1, and reference numeral 13 denotes a load port door. The door 13 holds the cover 72, moves to the right in the a direction, and descends downward in the b direction to open the opening of the carrier 1. Reference numeral 29 denotes an illumination. When the light is lowered, the illumination 29 is turned on, and the camera 4 images each slot in the carrier 1. The camera 4 and the illumination 29 are mounted on the upper portion of the door 13. Reference numeral 23 denotes an image processing apparatus that processes the image of each slot picked up by the camera 4 and detects the stored state of the wafer 2 (2-1 to 2-n).
In the image processing device 23, after performing necessary preprocessing such as binarization processing, the image for each slot is compared with reference data serving as a reference for determining whether the storage state is normal or abnormal. The normal or abnormal storage state of the wafer 2 (2-1 to 2-n) is determined.

しかしながら、第1の従来技術(特許文献1)の薄型基板検出方法では、カメラ4をキャリア1の斜め上方に配置する際、ウェハ2のエッジが平行な直線群となるような幾何補正が実現できるように精度良くキャリブレーションをする必要があり、手間を要し、難しいという問題がある。精度が悪ければ、幾何補正をしてもウェハ2のエッジが直線とならず、その後の積分処理等に支障をきたし、ウェハ2の格納状態を正しく検出することができなくなる。また、図29から図31までの積分した輝度分布を2値化して判断する方法では、斜め挿入を判断することができないという問題がある。ハフ変換を用いる方法では、斜め挿入の判断を可能としているが、ハフ変換を安定的に少ない演算量で行うのは難しいという問題がある。膨大な演算量でも高速に処理するためには、システムのコストが大きくなり過ぎるという問題もある。また、積分した輝度分布を2値化して判断する方法を用いて斜め挿入の判断も行う場合には、ハフ変換を用いる方法を併用する必要があり、調整等に要するパラメータが増え、ユーザが扱うには煩雑になるという問題がある。   However, in the thin substrate detection method of the first prior art (Patent Document 1), when the camera 4 is disposed obliquely above the carrier 1, geometric correction can be realized so that the edges of the wafer 2 become parallel straight lines. Thus, there is a problem that it is necessary to perform calibration with high accuracy, which is troublesome and difficult. If the accuracy is poor, even if geometric correction is performed, the edge of the wafer 2 does not become a straight line, which hinders subsequent integration processing and the like, and the stored state of the wafer 2 cannot be detected correctly. In addition, the method of binarizing and determining the integrated luminance distribution from FIG. 29 to FIG. 31 has a problem that it is not possible to determine oblique insertion. Although the method using the Hough transform makes it possible to determine the diagonal insertion, there is a problem that it is difficult to stably perform the Hough transform with a small amount of calculation. There is also a problem that the cost of the system becomes too large for high-speed processing even with an enormous amount of computation. In addition, in the case where the determination of oblique insertion is also performed using the method of determining the integrated luminance distribution by binarizing, it is necessary to use the method using the Hough transform, which increases the parameters required for adjustment and the like, and is handled by the user. Has the problem of becoming cumbersome.

また、第2の従来技術(特許文献2)の薄型基板検出方法では、ウェハ2の照明29が反射する部分にノッチやオリフラが位置する場合があり、その状態に応じて基準データを準備する必要があるため、基準データが多数必要となる。また、キャリア1には、ウェハ2を両側のガイドから支持する2点支持タイプもあるが、開口部とは反対側の内側2つのガイドでも支持する4点支持タイプもあり、どのガイドにウェハ2が載るかで、斜め挿入の状態は、多岐に渡る。そのため、それら斜め挿入の状態に応じて基準データを準備する必要があり、基準データが多数必要となる。また、ウェハ2の表面は、低反射率のものから高反射率のものまで様々な種類があり、表面状態に応じて基準データを準備する必要があり、基準データが多数必要となる。このように、多数の基準データを準備する必要があるため、メモリ資源を多く費やしてしまうという問題がある。また、多くの基準データを用いて比較処理を行うので、演算量が膨大となるという問題がある。メモリ容量を増加する、または、膨大な演算量でも高速に処理するためには、システムのコストが大きくなり過ぎるという問題もある。   Further, in the thin substrate detection method of the second prior art (Patent Document 2), a notch or orientation flat may be located in a portion where the illumination 29 of the wafer 2 reflects, and it is necessary to prepare reference data according to the state. Therefore, a lot of reference data is required. The carrier 1 also has a two-point support type that supports the wafer 2 from the guides on both sides, but also has a four-point support type that supports the two inner guides on the opposite side of the opening. The state of oblique insertion varies widely. Therefore, it is necessary to prepare reference data according to the state of the oblique insertion, and a lot of reference data is required. The surface of the wafer 2 has various types from low reflectance to high reflectance, and it is necessary to prepare reference data according to the surface state, and a large amount of reference data is required. As described above, since it is necessary to prepare a large number of reference data, there is a problem that a large amount of memory resources are consumed. In addition, since the comparison process is performed using a lot of reference data, there is a problem that the amount of calculation becomes enormous. In order to increase the memory capacity or to perform high-speed processing even with a large amount of calculation, there is a problem that the cost of the system becomes too high.

本発明はこのような様々な問題点に鑑みてなされたものであり、(1)幾何補正を必要とせず手間が掛からない、(2)斜め挿入も含めたウェハの格納状態の検出が統一した方法で実現でき、ユーザが扱い易い、(3)ハフ変換や基準データを必要とせず高速に処理でき、メモリ資源も少なくて済み、システムのコストを抑えることができる、薄型基板検出方法を提供することを目的とする。   The present invention has been made in view of such various problems. (1) No geometric correction is required and labor is required, and (2) the detection of a wafer storage state including oblique insertion is unified. Provided is a thin substrate detection method that can be realized by the method and is easy for the user to handle, (3) can perform high-speed processing without requiring Hough transform or reference data, requires less memory resources, and can reduce system cost. For the purpose.

上記問題を解決するため、請求項1に記載の発明は、薄型基板を水平に格納するスロットが垂直方向に複数並設されたキャリアにおいて前記薄型基板の格納状態を検出する薄型基板検出装置であって、前記スロットに関する画像を取得する撮像手段と、前記撮像手段により取得した前記画像の2次元座標上に、複数の前記スロットと長手方向が直交する長方形の処理ウィンドウを水平方向に複数並設し、前記各処理ウィンドウに検出対象とする特定の対象スロットの前記薄型基板の位置を判定する正常挿入判定エリアと斜め挿入判定エリアを設定し、前記各処理ウィンドウ内の画像の輝度の前記垂直方向の積分分布を求め、前記正常挿入判定エリアと前記斜め挿入判定エリア内で、前記積分分布のピークを検出し、前記正常挿入判定エリア内にある前記ピーク、及び、前記斜め挿入判定エリア内の前記ピークの有無に基づいて前記各処理ウィンドウの挿入状態を判定する格納状態検出手段と、を有し、前記格納状態検出手段は、前記正常挿入判定エリアと前記斜め挿入判定エリアの全てに前記ピークが存在しない場合には前記対象スロットには前記薄型基板はないと判定し、前記正常挿入判定エリアに存在する複数の前記ピーク位置を直線に近似して前記直線から角度を演算し、前記角度と予め設定した角度閾値とを比較して前記角度が前記角度閾値より大きい場合には前記対象スロットには前記薄型基板が斜めに挿入されていると判定し、前記正常挿入判定エリアに前記ピークが複数存在する前記処理ウィンドウが1つでもある場合には前記対象スロットには前記薄型基板が複数挿入されていると判定することを特徴としている。 In order to solve the above problem, the invention according to claim 1 is a thin substrate detection device for detecting a storage state of the thin substrate in a carrier in which a plurality of slots for horizontally storing the thin substrate are arranged in parallel in the vertical direction. In addition, an imaging unit that acquires an image related to the slot, and a plurality of rectangular processing windows whose longitudinal directions are orthogonal to the slot are arranged side by side on the two-dimensional coordinates of the image acquired by the imaging unit. The normal insertion determination area and the diagonal insertion determination area for determining the position of the thin substrate of the specific target slot to be detected are set in each processing window, and the vertical luminance of the image in each processing window is set in the vertical direction. An integral distribution is obtained, and a peak of the integral distribution is detected in the normal insertion determination area and the oblique insertion determination area, and the integral insertion determination area is detected. A storage state detecting unit that determines an insertion state of each processing window based on a certain peak and the presence or absence of the peak in the oblique insertion determination area, and the storage state detection unit includes the normal insertion When the peak does not exist in all of the determination area and the oblique insertion determination area, it is determined that the thin board is not present in the target slot, and the plurality of peak positions existing in the normal insertion determination area are approximated to a straight line. Then, an angle is calculated from the straight line, and when the angle is larger than the angle threshold by comparing the angle with a preset angle threshold, the thin substrate is inserted obliquely into the target slot. determined, wherein the thin substrate to the target slot if the processing window the peak normal insertion determining area there are a plurality there is at least 1 more It is characterized in that determined to be ON.

また、請求項3に記載の発明は、薄型基板を水平に格納するスロットが垂直方向に複数並設されたキャリアにおいて前記薄型基板の格納状態を検出する薄型基板検出装置であって、前記スロットに関する画像を取得する撮像手段と、前記撮像手段により取得した前記画像の2次元座標上に、複数の前記スロットと長手方向が直交する長方形の処理ウィンドウを水平方向に複数並設し、前記各処理ウィンドウに検出対象とする特定の対象スロットの前記薄型基板の位置を判定する正常挿入判定エリアと斜め挿入判定エリアを設定し、前記各処理ウィンドウ内の画像の輝度の前記垂直方向の積分分布を求め、前記積分分布を前記垂直方向に2次微分して2次微分分布を求め、前記正常挿入判定エリアと前記斜め挿入判定エリア内で、前記2次微分分布が予め設定した閾値と比較して前記閾値より大きい部分を薄型基板部として検出し、前記正常挿入判定エリア内にある前記薄型基板部、及び、薄型基板部の幅、並びに、前記斜め挿入判定エリア内の前記薄型基板部の有無に基づいて前記各処理ウィンドウの挿入状態を判定する格納状態検出手段と、を有し、前記格納状態検出手段は、前記正常挿入判定エリアと前記斜め挿入判定エリアの全てに前記薄型基板部が存在しない場合には前記対象スロットには前記薄型基板はないと判定し、前記斜め挿入判定エリアに前記薄型基板部が存在する前記処理ウィンドウが1つでもある場合には前記対象スロットには前記薄型基板が斜めに挿入されていると判定し、前記正常挿入判定エリア内で、前記薄型基板部の幅と予め設定した薄型基板部幅閾値とを比較して前記薄型基板部の幅が前記薄型基板部幅閾値より大きい場合には前記対象スロットには前記薄型基板が複数挿入されていると判定することを特徴としている。   The invention according to claim 3 is a thin substrate detection apparatus for detecting a storage state of the thin substrate in a carrier in which a plurality of slots for horizontally storing the thin substrate are arranged in parallel in the vertical direction, and relates to the slot. An imaging unit that acquires an image, and a plurality of rectangular processing windows whose longitudinal directions are orthogonal to the slots on the two-dimensional coordinates of the image acquired by the imaging unit. Setting a normal insertion determination area and a diagonal insertion determination area for determining the position of the thin substrate in a specific target slot to be detected, and obtaining the vertical integral distribution of the luminance of the image in each processing window, The integral distribution is secondarily differentiated in the vertical direction to obtain a second derivative distribution, and the second derivative is determined in the normal insertion determination area and the oblique insertion determination area. A portion where the cloth is larger than the threshold value compared with a preset threshold value is detected as a thin substrate portion, and the thin substrate portion in the normal insertion determination area, the width of the thin substrate portion, and the oblique insertion determination Storage state detection means for determining the insertion state of each processing window based on the presence or absence of the thin substrate portion in the area, wherein the storage state detection means includes the normal insertion determination area and the oblique insertion determination area. When the thin substrate portion does not exist in all of the target slots, it is determined that the thin substrate does not exist in the target slot, and when there is even one processing window in which the thin substrate portion exists in the oblique insertion determination area Determines that the thin substrate is inserted obliquely into the target slot, and the width of the thin substrate portion and a preset thin substrate portion width threshold within the normal insertion determination area are determined. DOO if the width is greater than the thin substrate portion width threshold value of the thin substrate portion compared is characterized in that the said target slot determines that the thin substrate has a plurality inserted.

以上述べたように、本発明によれば、検出対象とするスロットに関して取得した画像に対して幾何補正等の画像の幾何学的変換を必要としないため、高精度なキャリブレーションを必要とせず、手間が掛からない。また、処理ウィンドウ内の積分分布のピークを検出して薄型基板の挿入状態を判断するだけなので、ハフ変換のような膨大な演算量を必要とせず、システムのコストを抑えることができる。また、処理ウィンドウ内の積分分布のピークを検出して薄型基板の挿入状態を判断するという統一した方法で薄型基板が検出できるため、挿入状態に応じて処理を切り替える必要がなく、ユーザが扱い易い。また、ノッチやオリフラが処理ウィンドウ内に入っても、処理ウィンドウを密着させた状態で複数配置しているため、必ずどこかの処理ウィンドウでピークが検出でき、ノッチやオリフラへの対応のために特別な処理を必要としない。また、積分分布を正規化してからピークの検出を行うので、ピークの検出等を行うためのパラメータが周囲の明るさ変動に強い。また、薄型基板の挿入状態や表面状態に応じて比較のための基準データを必要としないため、高速に処理でき、メモリ資源も少なくて済み、システムのコストを抑えることができる。
また、正常挿入判定エリアにピークが現われる場合でも斜め挿入の判断ができるので、多様な斜め挿入に対応でき、キャリアの種類を限定することなく、多数のキャリアに対して薄型基板の格納状態を検出することができる。
また、検出対象とするスロットに関して取得した画像に対して幾何補正等の画像の幾何学的変換を必要としないため、高精度なキャリブレーションを必要とせず、手間が掛からない。また、処理ウィンドウ内の2次微分分布の薄型基板部を検出して薄型基板の挿入状態を判断するだけなので、ハフ変換のような膨大な演算量を必要とせず、システムのコストを抑えることができる。また、処理ウィンドウ内の2次微分分布の薄型基板部を検出して薄型基板の挿入状態を判断するという統一した方法で薄型基板が検出できるため、挿入状態に応じて処理を切り替える必要がなく、ユーザが扱い易い。また、ノッチやオリフラが処理ウィンドウ内に入っても、処理ウィンドウを密着させた状態で複数配置しているため、必ずどこかの処理ウィンドウで薄型基板部が検出でき、ノッチやオリフラへの対応のために特別な処理を必要としない。また、薄型基板の挿入状態や表面状態に応じて比較のための基準データを必要としないため、高速に処理でき、メモリ資源も少なくて済み、システムのコストを抑えることができる。
As described above, according to the present invention, it is not necessary to perform geometric transformation of the image such as geometric correction on the image acquired with respect to the slot to be detected, and therefore, high-precision calibration is not required. It does not take time. Further, since only the peak of the integral distribution within the processing window is detected to determine the insertion state of the thin substrate, a huge amount of calculation like the Hough transform is not required, and the system cost can be suppressed. In addition, since the thin substrate can be detected by a unified method of detecting the integration distribution peak in the processing window and determining the insertion state of the thin substrate, it is not necessary to switch the processing according to the insertion state, and the user can easily handle it. . In addition, even if notches and orientation flats enter the processing window, multiple processing windows are placed in close contact with each other, so that peaks can always be detected in some processing window. No special treatment is required. In addition, since the peak is detected after the integral distribution is normalized, the parameters for detecting the peak are strong against ambient brightness fluctuations. Further, since reference data for comparison is not required in accordance with the insertion state and surface state of the thin substrate, processing can be performed at high speed, memory resources can be reduced, and system cost can be reduced.
In addition, even when a peak appears in the normal insertion determination area, it is possible to determine diagonal insertion, so it can be used for various diagonal insertions, and the storage status of thin substrates can be detected for many carriers without limiting the type of carrier. can do.
Further, since the image acquired for the slot to be detected does not require geometric transformation such as geometric correction, high-precision calibration is not required and labor is not required. Moreover, since the thin substrate portion of the second-order differential distribution in the processing window is only detected to determine the insertion state of the thin substrate, an enormous amount of computation like Hough transform is not required, and the system cost can be reduced. it can. In addition, since the thin substrate can be detected by a unified method of detecting the thin substrate portion of the second-order differential distribution in the processing window and determining the insertion state of the thin substrate, there is no need to switch processing according to the insertion state, Easy for users to handle. Even if notches or orientation flats enter the processing window, multiple processing windows are placed in close contact with each other. Therefore, no special processing is required. Further, since reference data for comparison is not required in accordance with the insertion state and surface state of the thin substrate, processing can be performed at high speed, memory resources can be reduced, and system cost can be reduced.

以下、本発明の方法の具体的実施例について、図に基づいて説明する。尚、従来技術の例と共通する構成要素には同一の符号を付したので、その説明は省略する。
本発明の実施に用いる装置は、基本的には第2の従来技術の装置(図33)と同じである。本発明の実施に用いる装置は、図33の装置と同様に、ウェハ2の端面を見る方向からカメラ4と照明29を配置してウェハ2に対する画像を取得、処理してウェハの格納状態を検出する。カメラ4と照明29は、図33に示したように、ロードポートのドア13上部に装着しても良いし、キャリア1の開口部からウェハ2を取り出し、挿入を行うロボットに装着しても良い。必要なのは、カメラ4と照明29をウェハ2の端面を見る方向に配置することであるが、第1の従来技術のような厳密なキャリブレーションは必要なく、カメラ4と照明29をウェハ2の端面が見える位置に配置しさえすれば良い。
カメラ4と照明29をロードポートのドア13上部に装着する場合、ウェハ2に対する画像が取得できれば良いので、ドア13の下降時、上昇時に関係なく、ウェハ2を検出することができる。
また、照明29は、ウェハ2に対する画像が明瞭に取得できない場合に必要であるが、照明29がなくても画像が明瞭である場合には、必ずしも照明29を必要としない。
Hereinafter, specific examples of the method of the present invention will be described with reference to the drawings. In addition, since the same code | symbol was attached | subjected to the component which is common in the example of a prior art, the description is abbreviate | omitted.
The apparatus used for carrying out the present invention is basically the same as the second prior art apparatus (FIG. 33). As in the apparatus of FIG. 33, the apparatus used to implement the present invention is arranged to arrange the camera 4 and the illumination 29 from the direction of viewing the end face of the wafer 2 to acquire and process an image on the wafer 2 and detect the stored state of the wafer. To do. As shown in FIG. 33, the camera 4 and the illumination 29 may be attached to the upper portion of the door 13 of the load port, or may be attached to a robot that takes out the wafer 2 from the opening of the carrier 1 and inserts it. . What is necessary is that the camera 4 and the illumination 29 are arranged in the direction of viewing the end face of the wafer 2, but strict calibration as in the first prior art is not necessary, and the camera 4 and the illumination 29 are placed on the end face of the wafer 2. All you have to do is place it where you can see.
When the camera 4 and the illumination 29 are mounted on the upper portion of the door 13 of the load port, it is sufficient that an image for the wafer 2 can be acquired. Therefore, the wafer 2 can be detected regardless of whether the door 13 is lowered or raised.
The illumination 29 is necessary when an image on the wafer 2 cannot be clearly obtained. However, if the image is clear even without the illumination 29, the illumination 29 is not necessarily required.

(1)第1の実施の形態(請求項1記載の内容に相当)
図1は、第1の実施の形態に係る薄型基板検出方法のフローチャートであり、101から109まではこのフローチャートの各ステップである。
図1において、ステップ101では、検出対象とするスロットに関して取得した画像に、複数の処理ウィンドウを設定する。図14は、その処理ウィンドウの設定例である。E01は取得画像で、i番目のスロットのウェハ2(i)に対して取得した画像である。E02は照明反射部で、ウェハ2に対して照射した照明29がウェハ2端面で反射する部分であり、図中斜線で表している。E03は処理ウィンドウで、照明反射部E02付近に、密着させた状態で配置する。図14では、左右それぞれに6つの処理ウィンドウE03を設定している。
ステップ102では、処理ウィンドウE03で囲まれた取得画像E01をウェハ2と直交する方向に積分して積分分布を求める。ステップ103では、その積分分布を正規化する。図15は、積分分布の例である。(a)は、積分の様子を分かり易くするために図14の処理ウィンドウの設定例を90°左に回転して表示したものである。(b)は、処理ウィンドウE03の内、1つの処理ウィンドウ(図15では最も内側で下側の処理ウィンドウE03)について、ウェハ2の垂直方向(V方向)に積分した積分分布である。F01はピークで、積分の結果、ウェハ2の照明反射部E02の輝度がピークとなって現われる。(c)は、その積分分布を0から255までの256段階で正規化したものである。F02は正規化ピークで、0から255までのピーク値を持つ。
ステップ104では、ウェハ2の位置を判定する正常挿入判定エリアと斜め挿入判定エリアを設定する。図16は、判定エリアの設定例である。G01は正常挿入判定エリア、G02は斜め挿入判定エリアで、検出対象とするi番目のスロットに対して設定する、正規化ピークF02の位置を判定するためのエリアである。これら判定エリアは、後述するステップ106において、処理ウィンドウE03の挿入状態を判定するのに利用する。
ステップ105では、正常挿入判定エリアG01と斜め挿入判定エリアG02で囲まれたエリア内で、積分分布(正規化)において、正規化ピークF02を抽出し、ピークの位置と幅を検出する。図16の判定エリアの設定例では、正常挿入判定エリアG01内に、正規化ピーク(i)F02が1つ検出される。
ステップ106では、正常挿入判定エリアG01内で正規化ピークF02の個数をカウントし、斜め挿入判定エリアG02内で正規化ピークF02の有無をチェックして処理ウィンドウE03の挿入状態を判定する。図17は、処理ウィンドウの挿入状態の判定例である。(a)は、正常挿入判定エリアG01に正規化ピーク(i)F02が1つある場合、(b)は、正常挿入判定エリアG01と斜め挿入判定エリアG02に正規化ピーク(i)F02がない場合、(c)は、正常挿入判定エリアG01に正規化ピーク(i)F02が2つある場合、(d)は、斜め挿入判定エリアG02に正規化ピーク(i)F02がある場合を表している。このステップ106では、全ての処理ウィンドウE03について、正常挿入判定エリアG01内で正規化ピークF02の個数をカウントし、斜め挿入判定エリアG02内で正規化ピークF02の有無をチェックする処理を行い、それぞれの処理ウィンドウE03に対して図17に示すような分類を行う。
ステップ107では、ステップ106の全処理ウィンドウE03の挿入状態判定結果を用いて、全ての処理ウィンドウE03の正常挿入判定エリアG01と斜め挿入判定エリアG02に正規化ピークF02が存在しない場合(図17(b)のような状態)には検出対象とするi番目のスロットにはウェハ2はないと判断してそのスロットに対する処理を終了する。そうでない場合には次のステップに進む。
ステップ108では、ステップ106の全処理ウィンドウE03の挿入状態判定結果を用いて、斜め挿入判定エリアG02に正規化ピークF02が存在する処理ウィンドウE03が1つでもある場合(図17(d)のような状態)には検出対象とするi番目のスロットにはウェハ2が斜めに挿入されていると判断してそのスロットに対する処理を終了する。そうでない場合には次のステップに進む。
ステップ109では、ステップ106の全処理ウィンドウE03の挿入状態判定結果を用いて、正常挿入判定エリアG01に正規化ピークF02が複数存在する処理ウィンドウE03が1つでもある場合(図17(c)のような状態)には検出対象とするi番目のスロットにはウェハ2が2枚以上挿入されていると判断してそのスロットに対する処理を終了する。そうでない場合には対象スロットにはウェハ2が1枚正常挿入されていると判断してそのスロットに対する処理を終了する。
以上のステップをキャリア1内の全てのスロットに対して行えば、キャリア1内のウェハ2の格納状態を検出することができる。
(1) 1st Embodiment (equivalent to the content of Claim 1)
FIG. 1 is a flowchart of a thin substrate detection method according to the first embodiment, and steps 101 to 109 are steps of this flowchart.
In FIG. 1, in step 101, a plurality of processing windows are set in an image acquired for a slot to be detected. FIG. 14 shows a setting example of the processing window. E01 is an acquired image, which is an image acquired for the wafer 2 (i) in the i-th slot. Reference numeral E02 denotes an illumination reflection portion, which is a portion where the illumination 29 irradiated to the wafer 2 is reflected by the end face of the wafer 2, and is indicated by hatching in the drawing. Reference numeral E03 denotes a processing window, which is disposed in close contact with the vicinity of the illumination reflecting portion E02. In FIG. 14, six processing windows E03 are set on the left and right.
In step 102, the acquired image E01 surrounded by the processing window E03 is integrated in a direction orthogonal to the wafer 2 to obtain an integrated distribution. In step 103, the integral distribution is normalized. FIG. 15 is an example of the integral distribution. FIG. 14A shows the setting example of the processing window of FIG. 14 rotated 90 degrees to the left in order to make the state of integration easy to understand. (B) is an integral distribution obtained by integrating one processing window (the innermost lower processing window E03 in FIG. 15) in the vertical direction (V direction) of the wafer 2 in the processing window E03. F01 is a peak, and as a result of integration, the luminance of the illumination reflecting portion E02 of the wafer 2 appears as a peak. (C) is obtained by normalizing the integral distribution in 256 steps from 0 to 255. F02 is a normalized peak and has a peak value from 0 to 255.
In step 104, a normal insertion determination area and an oblique insertion determination area for determining the position of the wafer 2 are set. FIG. 16 shows a setting example of the determination area. G01 is a normal insertion determination area, and G02 is an oblique insertion determination area, which is an area for determining the position of the normalized peak F02 set for the i-th slot to be detected. These determination areas are used to determine the insertion state of the processing window E03 in step 106 described later.
In step 105, in the area surrounded by the normal insertion determination area G01 and the oblique insertion determination area G02, the normalized peak F02 is extracted in the integral distribution (normalization), and the peak position and width are detected. In the setting example of the determination area in FIG. 16, one normalized peak (i) F02 is detected in the normal insertion determination area G01.
In step 106, the number of normalized peaks F02 is counted in the normal insertion determination area G01, and the presence / absence of the normalized peak F02 is checked in the oblique insertion determination area G02 to determine the insertion state of the processing window E03. FIG. 17 shows an example of determining the insertion state of the processing window. (A) shows that there is one normalized peak (i) F02 in the normal insertion determination area G01, and (b) shows that there is no normalized peak (i) F02 in the normal insertion determination area G01 and the diagonal insertion determination area G02. (C) shows a case where there are two normalized peaks (i) F02 in the normal insertion determination area G01, and (d) shows a case where there is a normalized peak (i) F02 in the diagonal insertion determination area G02. Yes. In this step 106, for all the processing windows E03, the number of normalized peaks F02 is counted in the normal insertion determination area G01, and the presence / absence of the normalized peak F02 is checked in the oblique insertion determination area G02. The processing window E03 is classified as shown in FIG.
In step 107, the normalization peak F02 does not exist in the normal insertion determination area G01 and the diagonal insertion determination area G02 of all the processing windows E03 using the insertion state determination result of all the processing windows E03 in step 106 (FIG. 17 ( In the state (b), it is determined that there is no wafer 2 in the i-th slot to be detected, and the processing for that slot is terminated. If not, go to the next step.
In Step 108, when there is at least one processing window E03 in which the normalized peak F02 exists in the oblique insertion determination area G02 using the insertion state determination result of all the processing windows E03 in Step 106 (as shown in FIG. 17D). In this state, it is determined that the wafer 2 is inserted obliquely into the i-th slot to be detected, and the processing for that slot is terminated. If not, go to the next step.
In Step 109, when there is at least one processing window E03 in which a plurality of normalized peaks F02 exist in the normal insertion determination area G01 using the insertion state determination result of all processing windows E03 in Step 106 (FIG. 17C). In such a state, it is determined that two or more wafers 2 are inserted in the i-th slot to be detected, and the processing for the slot is terminated. Otherwise, it is determined that one wafer 2 is normally inserted in the target slot, and the processing for that slot is terminated.
If the above steps are performed for all slots in the carrier 1, the stored state of the wafer 2 in the carrier 1 can be detected.

以上説明したように、本発明の第1の実施形態は、検出対象とするスロットに関して取得した画像E01に対して幾何補正等の画像の幾何学的変換を必要としないため、高精度なキャリブレーションを必要とせず、手間が掛からない。また、処理ウィンドウE03内の積分分布のピークを検出してウェハ2の挿入状態を判断するだけなので、ハフ変換のような膨大な演算量を必要とせず、システムのコストを抑えることができる。また、処理ウィンドウE03内の積分分布のピークを検出してウェハ2の挿入状態を判断するという統一した方法でウェハ2が検出できるため、挿入状態に応じて処理を切り替える必要がなく、ユーザが扱い易い。また、ノッチやオリフラが処理ウィンドウE03内に入っても、ステップ101で処理ウィンドウE03を密着させた状態で複数配置しているため、必ずどこかの処理ウィンドウE03でピークが検出でき、ノッチやオリフラへの対応のために特別な処理を必要としない。また、ステップ103で積分分布を正規化してからステップ105でピークの検出を行うので、ピークの検出等を行うためのパラメータが周囲の明るさ変動に強い。また、ウェハ2の挿入状態や表面状態に応じて比較のための基準データを必要としないため、高速に処理でき、メモリ資源も少なくて済み、システムのコストを抑えることができる。   As described above, the first embodiment of the present invention does not require geometric transformation of an image such as geometric correction with respect to the image E01 acquired with respect to the slot to be detected. Is not necessary and takes time. Further, since only the peak of the integral distribution in the processing window E03 is detected and the insertion state of the wafer 2 is determined, a huge amount of calculation such as the Hough transform is not required, and the cost of the system can be suppressed. Further, since the wafer 2 can be detected by a unified method of detecting the integration distribution peak in the processing window E03 and determining the insertion state of the wafer 2, there is no need to switch the processing according to the insertion state, and the user handles it. easy. Even if notches and orientation flats enter the processing window E03, since a plurality of processing windows E03 are arranged in close contact with each other in step 101, peaks can always be detected in some processing window E03. No special processing is required to deal with In addition, since the integral distribution is normalized in step 103 and then the peak is detected in step 105, the parameters for performing peak detection and the like are strong against ambient brightness fluctuations. Further, since reference data for comparison is not required according to the insertion state and surface state of the wafer 2, processing can be performed at high speed, memory resources can be reduced, and system cost can be reduced.

(2)第2の実施の形態(請求項2記載の内容に相当)
図2は、第2の実施の形態に係る薄型基板検出方法のフローチャートであり、201、202はこのフローチャートの各ステップである。図1を用いて説明した第1の実施形態との違いは、ステップ201とステップ202が加わっている点である。
ステップ201では、正常挿入判定エリアG01に存在する正規化ピーク(i)F02の位置を直線に近似し、その直線から角度を求める。図18は、ピークの角度演算を説明する図である。この図は、検出対象とするi番目のスロットにウェハ2が斜めに挿入されていて、その取得画像E01に設定した処理ウィンドウE03全てについて正規化した積分分布を表しており、縦軸が処理ウィンドウE03の番号を表している。ところで、発明が解決しようとする課題の項でも述べたように、キャリア1には、ウェハ2をキャリア1内部の両側のガイドから支持する2点支持タイプと、キャリア1の開口部とは反対側の内側2つのガイドでも支持する4点支持タイプとがある。2点支持タイプのキャリア1の場合、ウェハ2が斜めに挿入されている場合には、図17(d)で示したように、斜め挿入判定エリアG02に正規化ピーク(i)F02が現われる場合がほとんどであるが、4点支持タイプの場合は、ウェハ2の載るガイドの位置によっては、図18に示したように、斜めに挿入されていても正常挿入判定エリアG01に正規化ピーク(i)F02が現われる場合がある。この場合は、正常挿入判定エリアG01に現われた正規化ピーク(i)F02から斜め挿入を判断する必要があり、本実施の形態ではステップ201とステップ202を加えて、それを実現する方法を示している。まず、それぞれの処理ウィンドウE03の正常挿入判定エリアG01内で正規化ピーク(i)F02の位置を求める。この位置は、ステップ105で求めるV座標の位置と共に、U座標の位置も求める。U座標は、例えば、処理ウィンドウE03の中央位置とすれば良い。次に、求められた正規化ピーク(i)F02の位置を用いて、これらを直線に近似する。直線への近似は、例えば、広く用いられている1次回帰直線を求める方法を利用すれば良い。そして、求められた直線の傾きからその直線の角度を演算する。図18においては、右上から左下に向かう直線が求められ、その直線の角度が演算される。
ステップ202では、ウェハ2が斜めに挿入されていると判断するための角度に関する予め設定された閾値(角度閾値)を用いて、ステップ201で演算された角度とこの角度閾値とを比較して、ステップ201で演算された角度が角度閾値より大きい場合には検出対象とするi番目のスロットにはウェハ2が斜めに挿入されていると判断してそのスロットに対する処理を終了する。そうでない場合には対象スロットにはウェハ2が1枚正常挿入されていると判断してそのスロットに対する処理を終了する。
(2) Second embodiment (corresponding to the content of claim 2)
FIG. 2 is a flowchart of the thin substrate detection method according to the second embodiment, and 201 and 202 are the steps of this flowchart. The difference from the first embodiment described with reference to FIG. 1 is that step 201 and step 202 are added.
In step 201, the position of the normalized peak (i) F02 existing in the normal insertion determination area G01 is approximated to a straight line, and the angle is obtained from the straight line. FIG. 18 is a diagram illustrating peak angle calculation. This figure shows the integral distribution normalized for all the processing windows E03 set in the acquired image E01 when the wafer 2 is inserted obliquely into the i-th slot to be detected, and the vertical axis indicates the processing window. This represents the number E03. By the way, as described in the section of the problem to be solved by the invention, the carrier 1 has a two-point support type in which the wafer 2 is supported from the guides on both sides inside the carrier 1 and the side opposite to the opening of the carrier 1. There are four-point support types that support even two guides inside. In the case of the two-point support type carrier 1, when the wafer 2 is inserted obliquely, as shown in FIG. 17D, a normalized peak (i) F02 appears in the oblique insertion determination area G02. However, in the case of the four-point support type, depending on the position of the guide on which the wafer 2 is mounted, as shown in FIG. 18, the normalization peak (i ) F02 may appear. In this case, it is necessary to determine the diagonal insertion from the normalized peak (i) F02 appearing in the normal insertion determination area G01. In this embodiment, a method for realizing this is shown by adding Step 201 and Step 202. ing. First, the position of the normalized peak (i) F02 is obtained within the normal insertion determination area G01 of each processing window E03. As for this position, the position of the U coordinate is obtained together with the position of the V coordinate obtained in step 105. The U coordinate may be, for example, the center position of the processing window E03. Next, using the obtained normalized peak (i) F02 position, these are approximated to a straight line. For approximation to a straight line, for example, a widely used method for obtaining a linear regression line may be used. Then, the angle of the straight line is calculated from the obtained slope of the straight line. In FIG. 18, a straight line from the upper right to the lower left is obtained, and the angle of the straight line is calculated.
In step 202, the angle calculated in step 201 is compared with this angle threshold value using a preset threshold value (angle threshold value) related to the angle for determining that the wafer 2 is inserted obliquely. If the angle calculated in step 201 is larger than the angle threshold, it is determined that the wafer 2 is inserted obliquely into the i-th slot to be detected, and the processing for that slot is terminated. Otherwise, it is determined that one wafer 2 is normally inserted in the target slot, and the processing for that slot is terminated.

以上説明したように、本発明の第2の実施形態は、第1の実施形態での効果に合わせて、正常挿入判定エリアG01に正規化ピーク(i)F02が現われる場合でも斜め挿入の判断ができるので、多様な斜め挿入に対応でき、キャリア1の種類を限定することなく、多数のキャリア1に対してウェハ2の格納状態を検出することができる。   As described above, according to the second embodiment of the present invention, in accordance with the effect in the first embodiment, even when the normalized peak (i) F02 appears in the normal insertion determination area G01, the determination of the diagonal insertion is made. Therefore, it is possible to cope with various oblique insertions, and it is possible to detect the stored state of the wafer 2 with respect to a large number of carriers 1 without limiting the types of the carriers 1.

(3)第3の実施の形態
図3は、第3の実施の形態に係る薄型基板検出方法のフローチャートであり、301はこのフローチャートのステップである。図2を用いて説明した第2の実施形態との違いは、ステップ301が加わっている点である。
ステップ301では、正常挿入判定エリアG01に存在する正規化ピーク(i)F02の高さが、処理ウィンドウE03の外側に向かうほど大きくなる場合には検出対象とするi番目のスロットにはウェハ2が飛び出して挿入されていると判断してそのスロットに対する処理を終了する。そうでない場合には対象スロットにはウェハ2が1枚正常挿入されていると判断してそのスロットに対する処理を終了する。図19は、飛び出し挿入の例である。J01は飛び出しウェハで、検出対象とするi番目のスロットにウェハ2が飛び出して挿入されている場合を表している。ウェハ2が飛び出して挿入されている場合、図19に示すように、照明反射部E02は外側に移動する(図14を比較参照)。図20は、本実施の形態に係る飛び出し挿入の判断を説明する図である。この図は、ウェハ2が図19で示した挿入状態の時の、処理ウィンドウE03全てについて正規化した積分分布を表している。図20のように、照明反射部E02が外側に移動するのに伴い、正規化ピーク(i)F02の高さが処理ウィンドウE03の外側に向かうほど大きくなる。図20では、処理ウィンドウ#3→#2→#1、#10→#11→#12の順で正規化ピーク(i)F02の高さが大きくなっている。本実施の形態は、この性質を利用し、正規化ピーク(i)F02の高さが処理ウィンドウE03の外側に向かうほど大きくなっている場合には、検出対象とするスロットにはウェハ2が飛び出して挿入されていると判断する。
(3) Third Embodiment FIG. 3 is a flowchart of a thin substrate detection method according to the third embodiment, and 301 is a step in this flowchart. The difference from the second embodiment described with reference to FIG. 2 is that step 301 is added.
In step 301, when the height of the normalized peak (i) F02 existing in the normal insertion determination area G01 increases toward the outside of the processing window E03, the wafer 2 is placed in the i-th slot to be detected. It is determined that the card is popped out and inserted, and the processing for the slot is terminated. Otherwise, it is determined that one wafer 2 is normally inserted in the target slot, and the processing for that slot is terminated. FIG. 19 shows an example of pop-out insertion. J01 represents a pop-out wafer in which the wafer 2 is popped out and inserted into the i-th slot to be detected. When the wafer 2 protrudes and is inserted, as shown in FIG. 19, the illumination reflection part E02 moves outward (see FIG. 14 for comparison). FIG. 20 is a diagram for explaining determination of pop-out insertion according to the present embodiment. This figure shows the integral distribution normalized for all the processing windows E03 when the wafer 2 is in the insertion state shown in FIG. As shown in FIG. 20, as the illumination reflection part E02 moves outward, the height of the normalized peak (i) F02 increases toward the outside of the processing window E03. In FIG. 20, the height of the normalized peak (i) F02 increases in the order of processing window # 3 → # 2 → # 1, # 10 → # 11 → # 12. The present embodiment uses this property, and when the height of the normalized peak (i) F02 increases toward the outside of the processing window E03, the wafer 2 pops out to the slot to be detected. Is determined to be inserted.

以上説明したように、本発明の第3の実施形態は、第1と第2の実施形態での効果に合わせて、正常挿入判定エリアG01に存在する正規化ピーク(i)F02の高さによってウェハ2の飛び出し挿入の判断ができるので、ウェハなし、1枚正常挿入、斜め挿入、2枚以上挿入、飛び出し挿入といった全てのウェハ2の格納状態を検出することができる。   As described above, the third embodiment of the present invention is based on the height of the normalized peak (i) F02 existing in the normal insertion determination area G01 in accordance with the effects of the first and second embodiments. Since it is possible to determine whether the wafer 2 is popping out, it is possible to detect the storage state of all the wafers 2 such as no wafer, normal insertion, oblique insertion, two or more insertions, and popping insertion.

(4)第4の実施の形態
図4は、第4の実施の形態に係る薄型基板検出方法のフローチャートであり、401、402はこのフローチャートの各ステップである。図2を用いて説明した第2の実施形態との違いは、ステップ401とステップ402が加わっている点である。
ステップ401では、検出対象とするi番目のスロットに隣接するスロットに関する正規化ピークF02(i+1とi―1)を検出し、積分分布上で、対象スロットの中央位置から隣接スロットに関する正規化ピークF02(i+1とi―1)までの距離を計測する。ステップ402では、隣接スロットのウェハ2が飛び出して挿入されていると判断するための対象スロットの中央位置から正規化ピークF02(i+1とi―1)までの距離に関する予め設定された閾値(距離閾値)を用いて、ステップ401で演算された距離とこの距離閾値とを比較して、ステップ401で演算された距離が距離閾値より大きい場合には隣接するi+1またはi―1番目のスロットにはウェハ2が飛び出して挿入され、対象スロットにはウェハ2が1枚正常挿入されていると判断してそのスロットに対する処理を終了する。そうでない場合には対象スロットにはウェハ2が1枚正常挿入されていると判断してそのスロットに対する処理を終了する。
図21は、隣接スロットの飛び出し挿入の例である。この図は、隣接スロットであるi+1番目のスロットにウェハ2が飛び出して挿入されている場合を表している。ウェハ2が飛び出して挿入されている場合、図21に示すように、取得画像E01において、飛び出しウェハJ01に関する画像は外側に移動する(図14を比較参照)。図22は、本実施の形態に係る飛び出し挿入の判断を説明する図である。この図は、ウェハ2が図21で示した挿入状態の時の、処理ウィンドウE03全てについて正規化した積分分布を表している。図22のように、飛び出しウェハJ01に関する画像が外側に移動するのに伴い、正規化ピーク(i+1)F02の位置が処理ウィンドウE03の外側に移動する。図20と比較すると、正規化ピーク(i+1)F02の位置が左側に移動している。本実施の形態は、この性質を利用し、正規化ピーク(i+1)F02の位置が処理ウィンドウE03の外側に移動している場合には、対象スロットに隣接するスロットにはウェハ2が飛び出して挿入されていると判断する。M01はスロット中央位置で、取得画像E01において、検出対象とするi番目のスロットの位置である。スロット中央位置M01は、カメラ4の位置とキャリア1内のスロットの位置関係を予めキャリブレーションして求めておけば、容易に知ることができる。M02はピーク位置で、隣接スロットに関する正規化ピークF02の位置である。M03はピーク距離で、スロット中央位置M01とピーク位置M02との距離である。これら距離を、ウェハ2が飛び出して挿入されていると判断するための距離閾値と比較して、i番目のピーク距離(i)M03またはi―1番目のピーク距離(i―1)M03が距離閾値より大きい場合には隣接するi+1またはi―1番目のスロットにはウェハ2が飛び出して挿入されていると判断する。図22では、i番目のピーク距離(i)M03が距離閾値より大きいため、i+1番目のスロットにはウェハ2が飛び出して挿入されていると判断される。
(4) Fourth Embodiment FIG. 4 is a flowchart of a thin substrate detection method according to a fourth embodiment, and 401 and 402 are steps of this flowchart. The difference from the second embodiment described with reference to FIG. 2 is that step 401 and step 402 are added.
In step 401, a normalized peak F02 (i + 1 and i-1) related to the slot adjacent to the i-th slot to be detected is detected, and a normalized peak F02 related to the adjacent slot is detected from the center position of the target slot on the integral distribution. The distance to (i + 1 and i-1) is measured. In step 402, a preset threshold value (distance threshold value) relating to the distance from the center position of the target slot to the normalized peak F02 (i + 1 and i-1) for determining that the wafer 2 in the adjacent slot has been popped out and inserted. ) To compare the distance calculated in step 401 with this distance threshold, and if the distance calculated in step 401 is larger than the distance threshold, the wafer is placed in the adjacent i + 1 or i−1th slot. 2 is popped out and inserted, and it is determined that one wafer 2 is normally inserted into the target slot, and the processing for that slot is finished. Otherwise, it is determined that one wafer 2 is normally inserted in the target slot, and the processing for that slot is terminated.
FIG. 21 is an example of pop-out insertion of adjacent slots. This figure shows a case where the wafer 2 protrudes and is inserted into the (i + 1) th slot which is an adjacent slot. When the wafer 2 is popped out and inserted, as shown in FIG. 21, in the acquired image E01, the image relating to the popped wafer J01 moves outward (see FIG. 14 for comparison). FIG. 22 is a diagram for explaining determination of pop-out insertion according to the present embodiment. This figure shows the integral distribution normalized for all the processing windows E03 when the wafer 2 is in the insertion state shown in FIG. As shown in FIG. 22, the position of the normalized peak (i + 1) F02 moves to the outside of the processing window E03 as the image related to the pop-out wafer J01 moves to the outside. Compared to FIG. 20, the position of the normalized peak (i + 1) F02 has moved to the left. In this embodiment, this property is utilized, and when the position of the normalized peak (i + 1) F02 is moved to the outside of the processing window E03, the wafer 2 jumps out and is inserted into the slot adjacent to the target slot. Judge that it has been. M01 is the slot center position, and is the position of the i-th slot to be detected in the acquired image E01. The slot center position M01 can be easily known if the positional relationship between the position of the camera 4 and the slot in the carrier 1 is obtained in advance by calibration. M02 is the peak position, which is the position of the normalized peak F02 related to the adjacent slot. M03 is a peak distance, which is a distance between the slot center position M01 and the peak position M02. These distances are compared with a distance threshold value for determining that the wafer 2 is popped out and inserted, and the i-th peak distance (i) M03 or the i-1st peak distance (i-1) M03 is the distance. If it is larger than the threshold value, it is determined that the wafer 2 is popped out and inserted into the adjacent i + 1 or i-1 th slot. In FIG. 22, since the i-th peak distance (i) M03 is larger than the distance threshold, it is determined that the wafer 2 is popped out and inserted into the i + 1-th slot.

以上説明したように、本発明の第4の実施形態は、第1と第2の実施形態での効果に合わせて、スロット中央位置M01と隣接スロットに関する正規化ピークF02の位置M02との距離M03によってウェハ2の飛び出し挿入の判断ができるので、ウェハなし、1枚正常挿入、斜め挿入、2枚以上挿入、飛び出し挿入といった全てのウェハ2の格納状態を検出することができる。   As described above, according to the fourth embodiment of the present invention, the distance M03 between the slot center position M01 and the position M02 of the normalized peak F02 related to the adjacent slot is adjusted in accordance with the effects of the first and second embodiments. Therefore, it is possible to determine whether or not the wafer 2 is popping out, so that it is possible to detect the stored state of all the wafers 2 including no wafer, normal insertion, oblique insertion, two or more insertions, and popping insertion.

(5)第5の実施の形態
図5は、第5の実施の形態に係る薄型基板検出方法のフローチャートであり、501はこのフローチャートのステップである。図2を用いて説明した第2の実施形態との違いは、ステップ501が加わっている点である。
ステップ501では、斜め挿入判定エリアG02の正規化ピークF02の位置に応じて、検出対象とするi番目のスロットに隣接するスロットがペアの斜め挿入であるかをチェックし、隣接スロットがペアの斜め挿入である場合には対象スロットと隣接スロットにはウェハ2が斜めに挿入されていると判断してそのスロットに対する処理を終了する。そうでない場合には対象スロットにはウェハ2が斜めに挿入されていると判断してそのスロットに対する処理を終了する。図23は、斜め挿入の例である。N01はスロットで、i+1番目のスロット(i+1)N01にウェハ2が1枚正常に挿入されている。N02は斜めウェハで、i番目のスロット(i)N01とi―1番目のスロット(i―1)N01に渡って斜めに挿入されている。この図のように、斜めウェハN02は、2つのスロットN01に渡って挿入される。すなわち、斜め挿入は、2つのスロットでペアとなって現われる。例えば、図17(d)で示したように、斜め挿入判定エリアG02に正規化ピークF02が存在して斜め挿入と判断される場合は、どちらの斜め挿入判定エリアG02に正規化ピークF02が存在するかによって、その隣接するスロット(この場合、i―1番目のスロット)も斜め挿入と判断される必要がある。何らかの原因で隣接スロットが斜め挿入と判断されない場合を考慮して、本実施の形態は、対象スロットが斜め挿入と判断された場合に、隣接スロットがペアの斜め挿入であるかをチェックし、隣接スロットがペアの斜め挿入である場合には対象スロットと隣接スロットにはウェハ2が斜めに挿入されていると判断する。
(5) Fifth Embodiment FIG. 5 is a flowchart of a thin substrate detection method according to the fifth embodiment, and 501 is a step of this flowchart. The difference from the second embodiment described with reference to FIG. 2 is that step 501 is added.
In step 501, according to the position of the normalized peak F02 in the diagonal insertion determination area G02, it is checked whether the slot adjacent to the i-th slot to be detected is a diagonal insertion of a pair, and the adjacent slot is a diagonal of the pair. In the case of insertion, it is determined that the wafer 2 is inserted obliquely into the target slot and the adjacent slot, and the processing for the slot is finished. Otherwise, it is determined that the wafer 2 is inserted obliquely into the target slot, and the processing for that slot is terminated. FIG. 23 is an example of oblique insertion. N01 is a slot, and one wafer 2 is normally inserted into the (i + 1) th slot (i + 1) N01. N02 is an oblique wafer, which is inserted obliquely across the i-th slot (i) N01 and the i-1th slot (i-1) N01. As shown in this figure, the oblique wafer N02 is inserted across two slots N01. That is, diagonal insertion appears as a pair in two slots. For example, as shown in FIG. 17D, when the normalized peak F02 exists in the oblique insertion determination area G02 and it is determined that the insertion is oblique, the normalized peak F02 exists in which oblique insertion determination area G02. Depending on whether or not, the adjacent slot (in this case, the i-1th slot) also needs to be determined to be diagonally inserted. In consideration of the case where the adjacent slot is not determined to be diagonally inserted for some reason, this embodiment checks whether the adjacent slot is a diagonally inserted pair when the target slot is determined to be diagonally inserted. When the slot is a pair of diagonally inserted, it is determined that the wafer 2 is inserted diagonally into the target slot and the adjacent slot.

以上説明したように、本発明の第5の実施形態は、第1から第4までの実施形態での効果に合わせて、対象スロットが斜め挿入と判断された場合に、隣接スロットがペアの斜め挿入であるかをチェックし、隣接スロットがペアの斜め挿入である場合には対象スロットと隣接スロットにはウェハ2が斜めに挿入されていると判断するため、より確実に斜め挿入を判断することができる。
(6)第6の実施の形態
図6は、第6の実施の形態に係る薄型基板検出方法のフローチャートであり、601はこのフローチャートのステップである。図2を用いて説明した第2の実施形態との違いは、ステップ202がステップ601に置き換わっている点である。
ステップ601では、ステップ202の処理において、ステップ201で演算された角度が角度閾値より大きい場合には検出対象とするi番目のスロットにはウェハ2が斜めに挿入され、対象スロットに隣接するスロットは挿入状態が不定と判断してそのスロットに対する処理を終了する。そうでない場合には対象スロットにはウェハ2が1枚正常挿入されていると判断してそのスロットに対する処理を終了する。第5の実施の形態でも述べたように、ウェハ2の斜め挿入は、2つのスロットでペアとなって現われる。ところが、第2の実施の形態でも述べたように、キャリア1の構造によっては、斜めに挿入されていても正常挿入判定エリアG01に正規化ピーク(i)F02が現われる場合がある。この場合、隣接スロットのどちら側が斜め挿入のペアであるかを知ることはできない。そのため、本実施の形態では、ウェハ2を取り出すロボット等が誤ってウェハ2を取りに行ってウェハ2を破損すること等を防止するため、対象スロットが斜め挿入と判断された場合には、その隣接スロットの挿入状態を不定と判断する。
As described above, according to the fifth embodiment of the present invention, when the target slot is determined to be obliquely inserted in accordance with the effects of the first to fourth embodiments, the adjacent slot is a pair of diagonally. Check whether it is an insertion, and if the adjacent slot is a diagonal insertion of a pair, it is determined that the wafer 2 is inserted diagonally into the target slot and the adjacent slot, so the diagonal insertion is more reliably determined. Can do.
(6) Sixth Embodiment FIG. 6 is a flowchart of a thin substrate detection method according to the sixth embodiment, and 601 is a step of this flowchart. The difference from the second embodiment described with reference to FIG. 2 is that step 202 is replaced with step 601.
In step 601, in the process of step 202, when the angle calculated in step 201 is larger than the angle threshold, the wafer 2 is inserted obliquely into the i-th slot to be detected, and the slot adjacent to the target slot is The insertion state is determined to be indefinite, and the processing for the slot is terminated. Otherwise, it is determined that one wafer 2 is normally inserted in the target slot, and the processing for that slot is terminated. As described in the fifth embodiment, the oblique insertion of the wafer 2 appears as a pair in two slots. However, as described in the second embodiment, depending on the structure of the carrier 1, the normalization peak (i) F02 may appear in the normal insertion determination area G01 even if it is inserted obliquely. In this case, it is impossible to know which side of the adjacent slot is an oblique insertion pair. Therefore, in the present embodiment, in order to prevent the robot 2 taking out the wafer 2 from accidentally going to pick up the wafer 2 and damaging the wafer 2, etc. The insertion state of the adjacent slot is determined to be indefinite.

以上説明したように、本発明の第6の実施形態は、第1から第5までの実施形態での効果に合わせて、対象スロットが斜め挿入と判断された場合に、挿入状態の判断が困難な場合もある隣接スロットを不定と判断するため、ウェハ2の取り出し等を行う場合には、より安全にそれを行うことができる。   As described above, in the sixth embodiment of the present invention, it is difficult to determine the insertion state when the target slot is determined to be obliquely inserted in accordance with the effects of the first to fifth embodiments. In some cases, it is determined that the adjacent slot is indefinite, and therefore, when the wafer 2 is taken out, it can be performed more safely.

(7)第7の実施の形態
図7は、第7の実施の形態に係る薄型基板検出方法のフローチャートであり、701から704まではこのフローチャートの各ステップである。図1を用いて説明した第1の実施形態におけるステップ105がステップ701から704までで構成されている。
ステップ701は、正常挿入判定エリアG01と斜め挿入判定エリアG02内で、全ての正規化ピークF02の位置と幅を計測してピーク候補とする。図24は、ピーク検出の例である。このステップ701の処理の結果、(a)では1つ、(b)では1つ、(c)では2つの正規化ピークF02が、正常挿入判定エリアG01内で検出される。
ステップ702では、取得画像E01上でのウェハ2の幅より小さい値をピーク幅閾値(小)として予め設定し、検出された正規化ピークF02の幅と、このピーク幅閾値(小)とを比較して、検出された正規化ピークF02の幅がピーク幅閾値(小)より小さい場合には検出された正規化ピークF02はピークとしない。そうでない場合には次のステップ703に進む。図24においては、(a)の正規化ピーク(i)F02がピークではなくなる。
ステップ703では、取得画像E01上でのウェハ2の幅より大きい値をピーク幅閾値(大)として予め設定し、検出された正規化ピークF02の幅と、このピーク幅閾値(大)とを比較して、検出された正規化ピークF02の幅がピーク幅閾値(大)より大きい場合には検出された正規化ピークF02はピークとしない。そうでない場合には次のステップ704に進む。図24においては、(b)の正規化ピーク(i)F02がピークではなくなる。
ステップ704では、まず、正常挿入判定エリアG01内で検出された正規化ピークF02が複数存在する場合に、検出された正規化ピークF02の位置から正規化ピークF02間の距離を計測する。次に、ウェハ2が2枚挿入されている場合の正規化ピークF02間の距離に関する予め設定された閾値(ピーク間距離閾値)を用いて、計測された正規化ピークF02間の距離とこのピーク間距離閾値とを比較して、計測された正規化ピークF02間の距離がピーク間距離閾値より小さい場合には検出された正規化ピークF02の一方はピークとしない。そうでない場合には次のステップ106に進む。図24においては、(c)の正規化ピーク(i)F02の右側のピークがピークではなくなる。
(7) Seventh Embodiment FIG. 7 is a flowchart of a thin substrate detection method according to a seventh embodiment, and steps 701 to 704 are steps of this flowchart. Step 105 in the first embodiment described with reference to FIG. 1 includes steps 701 to 704.
Step 701 measures the positions and widths of all normalized peaks F02 within the normal insertion determination area G01 and the diagonal insertion determination area G02, and sets them as peak candidates. FIG. 24 is an example of peak detection. As a result of the processing in step 701, one normalized peak F02 is detected in the normal insertion determination area G01 in (a), one in (b), and two in (c).
In step 702, a value smaller than the width of the wafer 2 on the acquired image E01 is preset as a peak width threshold (small), and the detected width of the normalized peak F02 is compared with this peak width threshold (small). Then, when the width of the detected normalized peak F02 is smaller than the peak width threshold (small), the detected normalized peak F02 is not a peak. Otherwise, go to the next step 703. In FIG. 24, (a) normalized peak (i) F02 is not a peak.
In step 703, a value larger than the width of the wafer 2 on the acquired image E01 is preset as a peak width threshold (large), and the detected width of the normalized peak F02 is compared with this peak width threshold (large). Then, when the width of the detected normalized peak F02 is larger than the peak width threshold (large), the detected normalized peak F02 is not a peak. Otherwise, go to the next step 704. In FIG. 24, the normalized peak (i) F02 in (b) is not a peak.
In step 704, first, when there are a plurality of normalized peaks F02 detected in the normal insertion determination area G01, the distance between the normalized peaks F02 is measured from the position of the detected normalized peak F02. Next, the distance between the normalized peaks F02 measured using a preset threshold (distance between peaks) regarding the distance between the normalized peaks F02 when two wafers 2 are inserted, and this peak. When the distance between the measured normalization peaks F02 is smaller than the distance threshold between the peaks compared with the distance between thresholds, one of the detected normalization peaks F02 is not a peak. Otherwise, go to the next step 106. In FIG. 24, the normalized peak in (c) (i) the peak on the right side of F02 is not a peak.

以上説明したように、本発明の第7の実施形態は、第1から第6までの実施形態での効果に合わせて、正規化ピークF02の幅と正規化ピークF02間の距離で、正規化ピークF02の候補を絞ることができるので、より正確に正規化ピークF02が検出でき、その結果、ウェハ2の格納状態をより正しく検出することができる。   As described above, the seventh embodiment of the present invention is normalized by the width of the normalized peak F02 and the distance between the normalized peaks F02 in accordance with the effects of the first to sixth embodiments. Since the candidates for the peak F02 can be narrowed down, the normalized peak F02 can be detected more accurately, and as a result, the stored state of the wafer 2 can be detected more correctly.

(8)第8の実施の形態
図8は、第8の実施の形態に係る薄型基板検出方法のフローチャートであり、801から803まではこのフローチャートの各ステップである。図1を用いて説明した第1の実施形態との違いは、ステップ801からステップ803までが加わっている点である。
ステップ801では、全ての処理ウィンドウE03について、正常挿入判定エリアG01と斜め挿入判定エリアG02内で、積分分布の最大値を取得する。この最大値は、図15(b)に示した積分分布の最大値であって、図15(c)の積分分布(正規化)の最大値ではない。図15(b)の場合、ピーク(i)F01が取得される最大値となる。
ステップ803では、キャリア1内の全てのスロットに対してウェハ2の格納状態の検出が終了しているかどうかをチェックし、終了していなければ次のスロットに対する処理に進み、終了していれば次のステップ802に進む。従って、ステップ801で取得する積分分布の最大値は、全てのスロットに対する最大値となる。
ステップ802では、ウェハ2が1枚も挿入されていないと判断するための積分分布の最大値に関する閾値(最大値閾値)を用いて、ステップ801で取得された積分分布の最大値とを比較して、ステップ801で取得された積分分布の最大値が最大値閾値より小さい場合にはキャリア1の全てのスロットにはウェハ2が挿入されていないと判断して処理を終了する。そうでない場合には各スロットで判断した挿入状態のまま処理を終了する。
(8) Eighth Embodiment FIG. 8 is a flowchart of a thin substrate detection method according to the eighth embodiment, and steps 801 to 803 are steps of this flowchart. The difference from the first embodiment described with reference to FIG. 1 is that steps 801 to 803 are added.
In step 801, the maximum value of the integral distribution is acquired in the normal insertion determination area G01 and the diagonal insertion determination area G02 for all the processing windows E03. This maximum value is the maximum value of the integral distribution shown in FIG. 15B and is not the maximum value of the integral distribution (normalized) in FIG. In the case of FIG. 15B, the peak (i) F01 is the maximum value obtained.
In step 803, it is checked whether or not the detection of the storage state of the wafer 2 is completed for all slots in the carrier 1. If not completed, the process proceeds to the next slot. The process proceeds to step 802. Therefore, the maximum value of the integral distribution acquired in step 801 is the maximum value for all slots.
In step 802, a threshold value (maximum value threshold value) relating to the maximum value of the integral distribution for determining that no wafer 2 is inserted is compared with the maximum value of the integral distribution acquired in step 801. If the maximum value of the integral distribution acquired in step 801 is smaller than the maximum value threshold, it is determined that the wafers 2 are not inserted in all slots of the carrier 1, and the process ends. Otherwise, the process ends with the insertion state determined in each slot.

このように、全てのスロットに対する処理が終了した後、全てのスロットにウェハ2が挿入されていないことを確認する理由を次に述べる。全てのスロットにウェハ2が挿入されていない場合でも、ステップ103によって、積分分布が0から255までの値で正規化される。ところで、全てのスロットにウェハ2が挿入されていない場合でも、外乱光や、照明29がキャリア1の開口部とは反対側の内面で反射する影響等で、積分分布は0にはならない。その状態を正規化するとステップ105において、正規化ピークF02を検出してしまう可能性がある。正規化ピークF02が検出されるとウェハ2が挿入されていると誤判断してしまう可能性がある。本実施の形態は、この誤判断を防止するために、ウェハ2が1枚も挿入されていないと判断するための積分分布の最大値に関する閾値(最大値閾値)と取得された積分分布の最大値を用いて、全てのスロットに対する処理が終了した後、全てのスロットにウェハ2が挿入されていないかを判断する処理を加えている。   The reason for confirming that the wafers 2 are not inserted into all the slots after the processing for all the slots is completed will be described next. Even if the wafers 2 are not inserted in all slots, the integral distribution is normalized by a value from 0 to 255 in step 103. By the way, even when the wafers 2 are not inserted into all slots, the integral distribution does not become zero due to disturbance light, the influence of the illumination 29 reflected by the inner surface on the side opposite to the opening of the carrier 1, or the like. If the state is normalized, there is a possibility that the normalized peak F02 is detected in step 105. If the normalized peak F02 is detected, there is a possibility that it is erroneously determined that the wafer 2 is inserted. In the present embodiment, in order to prevent this erroneous determination, a threshold (maximum value threshold) regarding the maximum value of the integral distribution for determining that no wafer 2 is inserted and the maximum of the acquired integral distribution. After the processing for all slots is completed using the value, processing for determining whether or not the wafer 2 is inserted into all slots is added.

以上説明したように、本発明の第8の実施形態は、第1から第7までの実施形態での効果に合わせて、全てのスロットに対する処理が終了した後に最大値閾値と取得された積分分布の最大値とを比較して全てのスロットにウェハ2が挿入されていないかを判断するため、より確実にウェハ2が挿入されていない状態を判断することができ、その結果、ウェハ2の格納状態をより正しく検出することができる。   As described above, according to the eighth embodiment of the present invention, the maximum value threshold value and the integral distribution acquired after the processing for all slots is completed in accordance with the effects of the first to seventh embodiments. Is compared with the maximum value of each of the slots, and it is determined whether or not the wafer 2 is inserted in all the slots. Therefore, it is possible to determine the state in which the wafer 2 is not inserted more reliably. As a result, the wafer 2 is stored. The state can be detected more correctly.

(9)第9の実施の形態
図9は、第9の実施の形態に係る薄型基板検出方法のフローチャートであり、901はこのフローチャートのステップである。図1を用いて説明した第1の実施形態との違いは、ステップ901が加わっている点である。
ステップ901では、ステップ102で求めた積分分布のスパイク状のノイズやノコギリ状のノイズを除去または低減する。積分分布は、外乱光やウェハ2の端面の形状によって、図15(b)のように滑らかなピーク形状とならない場合がある。図25は、ノイズの例である。(a)はスパイク状ノイズ、(b)はノコギリ状ノイズを表している。このようなノイズがピークF01に載った場合、ステップ105において、正規化ピークF02を誤検出する可能性がある。誤検出すると、ウェハ2の挿入状態を正しく判断することができないため、本実施の形態では、ステップ102の積分の後、積分分布のノイズを除去または低減する。例えば、図25(a)のスパイク状ノイズの場合、積分分布において、注目点とその周辺の高さを比較し、注目点がその周辺よりある値より大きい場合には注目点を引き下げれば良い。また、(b)のノコギリ状ノイズの場合、積分分布において、注目点とその周辺との平均を演算し、その平均を注目点の値とすれば良い。
(9) Ninth Embodiment FIG. 9 is a flowchart of a thin substrate detection method according to a ninth embodiment, and 901 is a step in this flowchart. The difference from the first embodiment described with reference to FIG. 1 is that step 901 is added.
In step 901, spike-like noise or sawtooth noise in the integral distribution obtained in step 102 is removed or reduced. The integral distribution may not have a smooth peak shape as shown in FIG. 15B due to ambient light or the shape of the end face of the wafer 2. FIG. 25 is an example of noise. (A) represents spike noise and (b) represents sawtooth noise. When such noise appears on the peak F01, the normalized peak F02 may be erroneously detected in step 105. If it is erroneously detected, the insertion state of the wafer 2 cannot be correctly determined. Therefore, in this embodiment, after the integration in step 102, the noise in the integrated distribution is removed or reduced. For example, in the case of the spike-like noise in FIG. 25A, in the integral distribution, the attention point is compared with the surrounding height, and if the attention point is larger than a certain value from the periphery, the attention point may be lowered. . In the case of the sawtooth noise of (b), the average of the attention point and its periphery may be calculated in the integral distribution, and the average may be used as the value of the attention point.

以上説明したように、本発明の第9の実施形態は、第1から第8までの実施形態での効果に合わせて、積分分布のノイズを除去または低減するため、より正確に正規化ピークF02が検出でき、その結果、ウェハ2の格納状態をより正しく検出することができる。 As described above, the ninth embodiment of the present invention removes or reduces the noise of the integral distribution in accordance with the effects of the first to eighth embodiments, so that the normalized peak F02 is more accurately detected. As a result, the stored state of the wafer 2 can be detected more correctly.

(10)第10の実施の形態
図10は、第10の実施の形態に係る薄型基板検出方法のフローチャートであり、A01はこのフローチャートのステップである。図1を用いて説明した第1の実施形態との違いは、ステップA01が加わっている点である。
ステップA01では、キャリア1の最上端または最下端のスロットに対し、斜め判定エリアG02と斜め判定エリアG02の最上端または最下端側の積分分布の変化をゼロに処理する。例えば、キャリア1には、スロットが1番目から25番目まであり、1スロット目が最下端、25スロット目が最上端とする。1スロット目の場合について、図16を参照すると、検出対象のスロットを1スロット目とした時、正規化ピーク(i)F02が1スロット目に対応するピークとなるため、その右側、すなわち、正規化ピーク(i−1)F02は存在しない。右側の斜め挿入判定エリアG02、すなわち、スロット1の最下端側の斜め挿入判定エリアG02も、0スロット目と1スロット目との斜め挿入が存在しないため、正規化ピーク(i)F02が現われることはない。ところが、最下端であるスロット1の下にはキャリア1の縁が取得画像E01に現われる場合があり、この場合、ウェハ2に関するものではないが、ピーク状のものが現われる。本実施の形態では、このキャリア1の縁に対応するピークが現われないようにするために、キャリア1の最上端または最下端のスロットに対し、斜め判定エリアG02と斜め判定エリアG02の最上端または最下端側の積分分布の変化をゼロにする。
(10) Tenth Embodiment FIG. 10 is a flowchart of a thin substrate detection method according to the tenth embodiment, and A01 is a step in this flowchart. The difference from the first embodiment described with reference to FIG. 1 is that step A01 is added.
In step A01, the change in the integral distribution on the uppermost or lowermost side of the oblique determination area G02 and the oblique determination area G02 is processed to zero for the uppermost or lowermost slot of the carrier 1. For example, the carrier 1 has slots from the first to the 25th slot, the first slot is the bottom end, and the 25th slot is the top end. In the case of the first slot, referring to FIG. 16, when the detection target slot is the first slot, the normalized peak (i) F02 is the peak corresponding to the first slot, so There is no chemical peak (i-1) F02. The right diagonal insertion determination area G02, that is, the diagonal insertion determination area G02 on the lowermost side of the slot 1, also has a normalization peak (i) F02 because there is no diagonal insertion between the zeroth slot and the first slot. There is no. However, the edge of the carrier 1 may appear in the acquired image E01 under the slot 1 which is the lowermost end. In this case, although not related to the wafer 2, a peak shape appears. In the present embodiment, in order to prevent the peak corresponding to the edge of the carrier 1 from appearing, the uppermost end of the oblique determination area G02 and the uppermost end of the oblique determination area G02 or Change the change in the integral distribution at the bottom end to zero.

以上説明したように、本発明の第10の実施形態は、第1から第9までの実施形態での効果に合わせて、キャリア1の最上端または最下端のスロットに対し、それより上端側または下端側のピークが現われないようにするため、キャリア1の縁の影響を受けずにより正確に正規化ピークF02が検出でき、その結果、ウェハ2の格納状態をより正しく検出することができる。   As described above, according to the tenth embodiment of the present invention, the upper end side or the lowermost end slot of the carrier 1 is compared with the upper end side or the lower end slot according to the effects of the first to ninth embodiments. In order to prevent the bottom peak from appearing, the normalized peak F02 can be detected more accurately without being affected by the edge of the carrier 1, and as a result, the stored state of the wafer 2 can be detected more correctly.

(11)第11の実施の形態
図11は、第11の実施の形態に係る薄型基板検出方法のフローチャートであり、B01からB03まではこのフローチャートの各ステップである。図2を用いて説明した第2の実施形態との違いは、ステップB01からステップB03までが加わっている点である。
ステップB01では、ステップ102で求めた積分分布を、ウェハ2と直交する方向に2次微分して2次微分分布を求める。ステップB02では、その2次微分分布を正規化する。ステップB03では、その2次微分分布を用いて、ピーク位置を再演算する。
図26は、ピーク位置の再演算例である。(a)は、ステップ102で求められる積分分布を表している。この場合、検出対象とするi番目のスロットのピーク(i)F01にスパイク状ノイズが載っている。このスパイク状ノイズを除去または低減せずにピーク位置(i)M02を検出すると、スパイク状ノイズの影響を受け、図26(a)のように、ピーク位置(i)M02が本来のピークの中央位置にならない。ピーク位置(i)M02がずれると、ステップ201において、ピークの角度が大きくなり、ステップ202において、ウェハ2が斜めに挿入されていない場合でも、斜めに挿入されていると判断される可能性がある。本実施の形態では、積分分布の2次微分分布を用いて、このピーク位置を修正する。図26(b)は、(a)の積分分布を2次微分して正規化した分布である。(c)は、その2次微分分布(正規化)に適当な閾値thを用いて、検出対象とするi番目のスロットのピーク位置を再演算する様子を表している。Q01は再演算ピーク位置で、検出対象とするi番目のスロットに対する2次微分分布(正規化)が閾値thを切っている箇所の中央位置を表している。このように、積分分布を用いて検出してずれたピーク位置(i)M02が、2次微分分布を用いて再演算ピーク位置(i)Q01として修正される。
(11) Eleventh Embodiment FIG. 11 is a flowchart of a thin substrate detection method according to the eleventh embodiment, and B01 to B03 are steps of this flowchart. The difference from the second embodiment described with reference to FIG. 2 is that steps B01 to B03 are added.
In step B01, the integral distribution obtained in step 102 is second-order differentiated in a direction orthogonal to the wafer 2 to obtain a second-order derivative distribution. In step B02, the secondary differential distribution is normalized. In step B03, the peak position is recalculated using the secondary differential distribution.
FIG. 26 is an example of recalculation of peak positions. (A) represents the integral distribution obtained in step 102. In this case, spike noise is present at the peak (i) F01 of the i-th slot to be detected. If the peak position (i) M02 is detected without removing or reducing the spike noise, the peak position (i) M02 is influenced by the spike noise and the peak position (i) M02 is the center of the original peak as shown in FIG. It will not be in position. If the peak position (i) M02 is deviated, the peak angle is increased in step 201, and even if the wafer 2 is not inserted obliquely in step 202, it may be determined that the wafer 2 is inserted obliquely. is there. In the present embodiment, this peak position is corrected using the second-order differential distribution of the integral distribution. FIG. 26B shows a distribution obtained by normalizing the integral distribution of FIG. (C) represents a state in which the peak position of the i-th slot to be detected is recalculated using an appropriate threshold th for the second-order differential distribution (normalization). Q01 is a recalculation peak position, and represents the center position of the location where the secondary differential distribution (normalization) for the i-th slot to be detected is below the threshold th. Thus, the peak position (i) M02 detected and shifted using the integral distribution is corrected as the recalculated peak position (i) Q01 using the second-order differential distribution.

以上説明したように、本発明の第11の実施形態は、第1から第10までの実施形態での効果に合わせて、積分分布を2次微分した2次微分分布を用いてピーク位置を修正するので、より正確にピーク位置が求まり、ウェハ2の角度をより正しく演算することができる。その結果、ウェハ2の格納状態をより正しく検出することができる。   As described above, in the eleventh embodiment of the present invention, the peak position is corrected by using the second-order differential distribution obtained by second-ordering the integral distribution in accordance with the effects of the first to tenth embodiments. Therefore, the peak position can be obtained more accurately, and the angle of the wafer 2 can be calculated more correctly. As a result, the stored state of the wafer 2 can be detected more correctly.

(12)第12の実施の形態(請求項3記載の内容に相当)
図12は、第12の実施の形態に係る薄型基板検出方法のフローチャートであり、C01からC04まではこのフローチャートの各ステップである。図1を用いて説明した第1の実施形態との違いは、ステップ103がステップB01に、ステップ105がステップC01に、ステップ107がステップC02に、ステップ108がステップC03に、ステップ109がステップC04に、それぞれ置き換わっている点である。
ステップC01では、ウェハ2が存在していると判断するための2次微分分布に関する予め設定された閾値thを用いて、正常挿入判定エリアG01と斜め挿入判定エリアG02内で、ステップB01で演算された2次微分分布とこの閾値thとを比較して、ステップB01で演算された2次微分分布が閾値thより大きい部分をウェハ部として検出する。ステップ106では、正常挿入判定エリアG01内でウェハ部の有無をチェックすると共に、ウェハ部の幅を計測し、斜め挿入判定エリアG02内でウェハ部の有無をチェックして処理ウィンドウE03の挿入状態を判定する。図27は、2次微分を用いた処理ウィンドウの挿入状態の判定例である。R01はウェハ部で、正常挿入判定エリアG01と斜め挿入判定エリアG02内で、2次微分分布が閾値thより大きい部分を表している。ステップC01では、全ての処理ウィンドウE03について、このウェハ部R01を検出する。そして、ステップ106によって、図27(a)正常挿入判定エリアG01にウェハ部R01がある場合で、ウェハ部R01において閾値thを切っている幅がウェハ1枚分の場合、(b)正常挿入判定エリアG01と斜め挿入判定エリアG02にウェハ部R01がない場合、(c)正常挿入判定エリアG01にウェハ部R01がある場合で、ウェハ部R01において閾値thを切っている幅がウェハ2枚以上分の場合、(d)斜め挿入判定エリアG02にウェハ部R01がある場合、に分類される。
ステップC02では、ステップ106の全処理ウィンドウE03の挿入状態判定結果を用いて、全ての処理ウィンドウE03の正常挿入判定エリアG01と斜め挿入判定エリアG02にウェハ部R01が存在しない場合(図27(b)のような状態)には検出対象とするi番目のスロットにはウェハ2はないと判断してそのスロットに対する処理を終了する。そうでない場合には次のステップに進む。
ステップC03では、ステップ106の全処理ウィンドウE03の挿入状態判定結果を用いて、斜め挿入判定エリアG02にウェハ部R01が存在する処理ウィンドウE03が1つでもある場合(図27(d)のような状態)には検出対象とするi番目のスロットにはウェハ2が斜めに挿入されていると判断してそのスロットに対する処理を終了する。そうでない場合には次のステップに進む。
ステップC04では、ステップ106の全処理ウィンドウE03の挿入状態判定結果を用いて、正常挿入判定エリアG01にウェハ部R01の幅が複数枚に相当する処理ウィンドウE03が1つでもある場合(図27(c)のような状態)には検出対象とするi番目のスロットにはウェハ2が2枚以上挿入されていると判断してそのスロットに対する処理を終了する。そうでない場合には対象スロットにはウェハ2が1枚正常挿入されていると判断してそのスロットに対する処理を終了する。
以上のステップをキャリア1内の全てのスロットに対して行えば、キャリア1内のウェハ2の格納状態を検出することができる。
(12) Twelfth embodiment (corresponding to the content of claim 3)
FIG. 12 is a flowchart of the thin substrate detection method according to the twelfth embodiment, and C01 to C04 are steps of this flowchart. The difference from the first embodiment described with reference to FIG. 1 is that Step 103 is Step B01, Step 105 is Step C01, Step 107 is Step C02, Step 108 is Step C03, and Step 109 is Step C04. In addition, each is replaced.
In step C01, using the preset threshold th for the secondary differential distribution for determining that the wafer 2 exists, the calculation is performed in step B01 in the normal insertion determination area G01 and the diagonal insertion determination area G02. The second-order differential distribution is compared with the threshold value th, and a portion where the second-order differential distribution calculated in step B01 is larger than the threshold value th is detected as a wafer portion. In step 106, the presence / absence of the wafer portion is checked in the normal insertion determination area G01, the width of the wafer portion is measured, the presence / absence of the wafer portion is checked in the oblique insertion determination area G02, and the insertion state of the processing window E03 is determined. judge. FIG. 27 is a determination example of the insertion state of the processing window using the second order differentiation. R01 is a wafer portion, and represents a portion where the secondary differential distribution is larger than the threshold th in the normal insertion determination area G01 and the oblique insertion determination area G02. In step C01, this wafer portion R01 is detected for all processing windows E03. Then, in step 106, when there is a wafer portion R01 in FIG. 27 (a) normal insertion determination area G01, and the width that cuts the threshold th in the wafer portion R01 is one wafer, (b) normal insertion determination When there is no wafer portion R01 in the area G01 and the oblique insertion determination area G02, (c) when there is the wafer portion R01 in the normal insertion determination area G01, the width that cuts the threshold th in the wafer portion R01 is equal to or more than two wafers In the case of (d), the wafer portion R01 is classified in the oblique insertion determination area G02.
In Step C02, using the insertion state determination result of all processing windows E03 in Step 106, when there is no wafer portion R01 in the normal insertion determination area G01 and the diagonal insertion determination area G02 of all the processing windows E03 (FIG. 27 (b) )), It is determined that there is no wafer 2 in the i-th slot to be detected, and the processing for that slot is terminated. If not, go to the next step.
In step C03, using the insertion state determination result of all processing windows E03 in step 106, when there is at least one processing window E03 in which the wafer portion R01 exists in the oblique insertion determination area G02 (as shown in FIG. 27D). In the state), it is determined that the wafer 2 is inserted obliquely into the i-th slot to be detected, and the processing for that slot is terminated. If not, go to the next step.
In step C04, using the insertion state determination result of all processing windows E03 in step 106, when there is at least one processing window E03 in which the width of the wafer portion R01 corresponds to a plurality of wafers in the normal insertion determination area G01 (FIG. 27 ( In the state (c), it is determined that two or more wafers 2 are inserted in the i-th slot to be detected, and the processing for the slot is terminated. Otherwise, it is determined that one wafer 2 is normally inserted in the target slot, and the processing for that slot is terminated.
If the above steps are performed for all slots in the carrier 1, the stored state of the wafer 2 in the carrier 1 can be detected.

以上説明したように、本発明の第12の実施形態は、検出対象とするスロットに関して取得した画像E01に対して幾何補正等の画像の幾何学的変換を必要としないため、高精度なキャリブレーションを必要とせず、手間が掛からない。また、処理ウィンドウE03内の2次微分分布のウェハ部を検出してウェハ2の挿入状態を判断するだけなので、ハフ変換のような膨大な演算量を必要とせず、システムのコストを抑えることができる。また、処理ウィンドウE03内の2次微分分布のウェハ部を検出してウェハ2の挿入状態を判断するという統一した方法でウェハ2が検出できるため、挿入状態に応じて処理を切り替える必要がなく、ユーザが扱い易い。また、ノッチやオリフラが処理ウィンドウE03内に入っても、ステップ101で処理ウィンドウE03を密着させた状態で複数配置しているため、必ずどこかの処理ウィンドウE03でウェハ部が検出でき、ノッチやオリフラへの対応のために特別な処理を必要としない。また、ウェハ2の挿入状態や表面状態に応じて比較のための基準データを必要としないため、高速に処理でき、メモリ資源も少なくて済み、システムのコストを抑えることができる。   As described above, the twelfth embodiment of the present invention does not require geometric transformation of the image such as geometric correction for the image E01 acquired with respect to the slot to be detected. Is not necessary and takes time. Further, since only the wafer portion of the second-order differential distribution in the processing window E03 is detected and the insertion state of the wafer 2 is determined, an enormous amount of calculation like the Hough transform is not required, and the cost of the system can be suppressed. it can. In addition, since the wafer 2 can be detected by a unified method of detecting the wafer portion of the second order differential distribution in the processing window E03 and determining the insertion state of the wafer 2, there is no need to switch the processing according to the insertion state. Easy for users to handle. Even if notches and orientation flats enter the processing window E03, since a plurality of processing windows E03 are arranged in close contact with each other in step 101, the wafer portion can always be detected in some processing window E03. No special treatment is required to deal with orientation flats. Further, since reference data for comparison is not required according to the insertion state and surface state of the wafer 2, processing can be performed at high speed, memory resources can be reduced, and system cost can be reduced.

(13)第13の実施の形態
図13は、第13の実施の形態に係る薄型基板検出方法のフローチャートである。図12を用いて説明した第12の実施形態との違いは、ステップB02が加わっている点である。
ステップB02では、ステップB01で求めた2次微分分布を正規化する。この場合、ステップC01では、ウェハ2が存在していると判断するための正規化した2次微分分布に関する予め設定された閾値thを用いて、正常挿入判定エリアG01と斜め挿入判定エリアG02内で、ステップB02で演算された正規化した2次微分分布とこの閾値thとを比較して、ステップB02で演算された正規化した2次微分分布が閾値thより大きい部分をウェハ部として検出する。
(13) Thirteenth Embodiment FIG. 13 is a flowchart of a thin substrate detection method according to a thirteenth embodiment. The difference from the twelfth embodiment described with reference to FIG. 12 is that step B02 is added.
In step B02, the secondary differential distribution obtained in step B01 is normalized. In this case, in step C01, a predetermined threshold th relating to the normalized second-order differential distribution for determining that the wafer 2 exists is used in the normal insertion determination area G01 and the diagonal insertion determination area G02. Then, the normalized secondary differential distribution calculated in step B02 is compared with the threshold th, and a portion where the normalized secondary differential distribution calculated in step B02 is larger than the threshold th is detected as a wafer portion.

以上説明したように、本発明の第13の実施形態は、第12の実施形態での効果に合わせて、ステップB02で2次微分分布を正規化してからステップC01でウェハ部の検出を行うので、閾値th等のパラメータが周囲の明るさ変動に強く、その結果、ウェハ2の格納状態をよりロバストに検出することができる。
尚、以上説明した実施の形態では、ステップ101で処理ウィンドウE03を密着させた状態で配置させたが、本発明はこれに限ることなく、ノッチやオリフラがキャリア1の開口部に位置しない、すなわち、カメラ4の視野にノッチやオリフラが入らない状態が前提とできる場合や、処理ウィンドウE03が密着していなくてもノッチやオリフラの部分に対応するピークF01が検出できる場合には、処理ウィンドウE03を密着させずに配置しても良い。また、逆に、よりピークF01の検出性能を向上させるために、重複部分を持つように処理ウィンドウE03を配置しても良い。
また、検出対象であるi番目のスロットに対して画像を取得し、その挿入状態を判定していたが、本発明はこれに限ることなく、1つの画像に対して検出対象のスロットを複数としてそれら挿入状態を判断するようにしても良い。
また、ステップB01で積分分布を2次微分して2次微分分布を求め、その2次微分分布に基づき、ステップB03でピーク位置を再演算したり、ステップC01でウェハ部R01を検出したりしたが、本発明はこれに限ることなく、積分分布からウェハに相当する部分が検出できれば必ずしも2次微分である必要はなく、例えば、1次微分を用いて検出するようにしても良い。
また、例えば、第1の実施の形態では、ステップ101から109までの処理を順次実行していたが、本発明はこれに限ることなく、例えば、ステップ104の判定エリアの設定はステップ101の前段でも行えるように、処理の内容によってはステップの順序が変わっても良い。
As described above, according to the thirteenth embodiment of the present invention, the second-order differential distribution is normalized in step B02 and the wafer portion is detected in step C01 in accordance with the effect in the twelfth embodiment. Parameters such as the threshold th are strong against ambient brightness fluctuations, and as a result, the stored state of the wafer 2 can be detected more robustly.
In the embodiment described above, the processing window E03 is disposed in close contact in step 101. However, the present invention is not limited to this, and the notch or orientation flat is not located at the opening of the carrier 1, that is, When it is possible to assume that the notch or orientation flat does not enter the field of view of the camera 4 or when the peak F01 corresponding to the notch or orientation flat portion can be detected even if the processing window E03 is not in close contact, the processing window E03. You may arrange | position, without sticking. Conversely, in order to further improve the detection performance of the peak F01, the processing window E03 may be arranged so as to have overlapping portions.
In addition, an image is acquired for the i-th slot that is a detection target and the insertion state is determined. However, the present invention is not limited to this, and a plurality of detection target slots are provided for one image. You may make it judge those insertion states.
In step B01, the integral distribution is second-order differentiated to obtain a second-order derivative distribution. Based on the second-order derivative distribution, the peak position is recalculated in step B03, or the wafer portion R01 is detected in step C01. However, the present invention is not limited to this, and as long as the portion corresponding to the wafer can be detected from the integral distribution, it is not always necessary to use the second derivative. For example, the first derivative may be used for detection.
Further, for example, in the first embodiment, the processing from step 101 to step 109 is sequentially executed. However, the present invention is not limited to this. For example, the determination area setting in step 104 is performed before step 101. However, as can be done, the order of steps may be changed depending on the contents of processing.

本発明の第1の実施形態に係る薄型基板検出方法のフローチャートThe flowchart of the thin substrate detection method which concerns on the 1st Embodiment of this invention. 本発明の第2の実施形態に係る薄型基板検出方法のフローチャートFlowchart of thin substrate detection method according to second embodiment of the present invention 本発明の第3の実施形態に係る薄型基板検出方法のフローチャートFlowchart of thin substrate detection method according to third embodiment of the present invention 本発明の第4の実施形態に係る薄型基板検出方法のフローチャートFlowchart of a thin substrate detection method according to the fourth embodiment of the present invention. 本発明の第5の実施形態に係る薄型基板検出方法のフローチャートFlowchart of thin substrate detection method according to fifth embodiment of the present invention 本発明の第6の実施形態に係る薄型基板検出方法のフローチャートFlowchart of thin substrate detection method according to sixth embodiment of the present invention 本発明の第7の実施形態に係る薄型基板検出方法のフローチャートFlowchart of thin substrate detection method according to seventh embodiment of the present invention 本発明の第8の実施形態に係る薄型基板検出方法のフローチャートFlowchart of thin substrate detection method according to eighth embodiment of present invention 本発明の第9の実施形態に係る薄型基板検出方法のフローチャートFlowchart of thin substrate detection method according to ninth embodiment of the present invention 本発明の第10の実施形態に係る薄型基板検出方法のフローチャートFlowchart of a thin substrate detection method according to the tenth embodiment of the present invention. 本発明の第11の実施形態に係る薄型基板検出方法のフローチャートFlowchart of thin substrate detection method according to eleventh embodiment of the present invention 本発明の第12の実施形態に係る薄型基板検出方法のフローチャートFlowchart of thin substrate detection method according to twelfth embodiment of the present invention 本発明の第13の実施形態に係る薄型基板検出方法のフローチャートFlowchart of thin substrate detection method according to thirteenth embodiment of the present invention 本発明の実施形態に係る処理ウィンドウの設定例を表す図The figure showing the example of a setting of the processing window concerning the embodiment of the present invention 本発明の実施形態に係る積分分布の例を表す図The figure showing the example of the integral distribution which concerns on embodiment of this invention 本発明の実施形態に係る判定エリアの設定例を表す図The figure showing the example of a setting of the determination area which concerns on embodiment of this invention 本発明の実施形態に係る処理ウィンドウの挿入状態の判定例を表す図The figure showing the example of determination of the insertion state of the processing window concerning the embodiment of the present invention 本発明の実施形態に係るピークの角度演算を説明する図The figure explaining the angle calculation of the peak which concerns on embodiment of this invention 本発明の実施形態に係る飛び出し挿入例を表す図The figure showing the pop-out insertion example which concerns on embodiment of this invention 本発明の実施形態に係るピーク高さで飛び出し挿入の判断を説明する図The figure explaining the judgment of popping out insertion with the peak height concerning an embodiment of the present invention 本発明の実施形態に係る隣接スロットの飛び出し挿入例を表す図The figure showing the example of pop-out insertion of the adjacent slot which concerns on embodiment of this invention 本発明の実施形態に係るピーク距離で飛び出し挿入の判断を説明する図The figure explaining the judgment of pop-out insertion with the peak distance concerning an embodiment of the present invention 本発明の実施形態に係る斜め挿入例を表す図The figure showing the example of the diagonal insertion which concerns on embodiment of this invention 本発明の実施形態に係るピーク検出例を表す図The figure showing the example of peak detection which concerns on embodiment of this invention 本発明の実施形態に係るノイズ例を表す図The figure showing the noise example which concerns on embodiment of this invention 本発明の実施形態に係るピーク位置の再演算例を表す図The figure showing the recalculation example of the peak position which concerns on embodiment of this invention 本発明の実施形態に係る2次微分を用いた処理ウィンドウの挿入状態の判定例を表す図The figure showing the example of determination of the insertion state of the processing window using the secondary differentiation which concerns on embodiment of this invention 第1の従来技術に係る薄型基板検出方法の原理を説明する図The figure explaining the principle of the thin board | substrate detection method based on 1st prior art 第1の従来技術に係るウェハの有無を判断する際に求められる処理結果例を表す図The figure showing the example of a processing result calculated | required when judging the presence or absence of the wafer which concerns on 1st prior art 第1の従来技術に係るウェハの飛び出しを判断する際に求められる処理結果例を表す図The figure showing the example of a processing result calculated | required when judging the pop-out of the wafer which concerns on 1st prior art 第1の従来技術に係るウェハの複数枚を判断する際に求められる処理結果例を表す図The figure showing the example of a processing result calculated | required when judging the several wafer of the 1st prior art 第1の従来技術に係るハフ変換を用いた薄型基板検出方法の処理結果例を表す図The figure showing the example of a processing result of the thin board | substrate detection method using the Hough transformation based on 1st prior art 第2の従来技術に係る薄型基板を検出する装置の構成図Configuration diagram of apparatus for detecting thin substrate according to second prior art

符号の説明Explanation of symbols

1 キャリア
2(2−1〜2−n) ウェハ
4 カメラ
12 テーブル
13 ドア
23 画像処理装置
29 照明
72 蓋
E01 取得画像
E02 照明反射部
E03 処理ウィンドウ
F01 ピーク
F02 正規化ピーク
G01 正常挿入判定エリア
G02 斜め挿入判定エリア
J01 飛び出しウェハ
M01 スロット中央位置
M02 ピーク位置
M03 ピーク距離
N01 スロット
N02 斜めウェハ
Q01 再演算ピーク位置
R01 ウェハ部
1 Carrier 2 (2-1 to 2-n) Wafer 4 Camera 12 Table 13 Door 23 Image processing device 29 Illumination 72 Lid E01 Acquired image E02 Illumination reflector E03 Processing window F01 Peak F02 Normalization peak G01 Normal insertion determination area G02 Oblique Insertion determination area J01 Pop-out wafer M01 Slot center position M02 Peak position M03 Peak distance N01 Slot N02 Oblique wafer Q01 Recalculation peak position R01 Wafer part

Claims (2)

薄型基板を水平に格納するスロットが垂直方向に複数並設されたキャリアにおいて前記薄型基板の格納状態を検出する薄型基板検出装置であって、
前記スロットに関する画像を取得する撮像手段と、
前記撮像手段により取得した前記画像の2次元座標上に、複数の前記スロットと長手方向が直交する長方形の処理ウィンドウを水平方向に複数並設し、前記各処理ウィンドウに検出対象とする特定の対象スロットの前記薄型基板の位置を判定する正常挿入判定エリアと斜め挿入判定エリアを設定し、前記各処理ウィンドウ内の画像の輝度の前記垂直方向の積分分布を求め、前記正常挿入判定エリアと前記斜め挿入判定エリア内で、前記積分分布のピークを検出し、前記正常挿入判定エリア内にある前記ピーク、及び、前記斜め挿入判定エリア内の前記ピークの有無に基づいて前記各処理ウィンドウの挿入状態を判定する格納状態検出手段と、を有し、
前記格納状態検出手段は、
前記正常挿入判定エリアと前記斜め挿入判定エリアの全てに前記ピークが存在しない場合には前記対象スロットには前記薄型基板はないと判定し、
前記正常挿入判定エリアに存在する複数の前記ピーク位置を直線に近似して前記直線から角度を演算し、前記角度と予め設定した角度閾値とを比較して前記角度が前記角度閾値より大きい場合には前記対象スロットには前記薄型基板が斜めに挿入されていると判定し、
前記正常挿入判定エリアに前記ピークが複数存在する前記処理ウィンドウが1つでもある場合には前記対象スロットには前記薄型基板が複数挿入されていると判定する
ことを特徴とする、薄型基板検出装置。
A thin substrate detection device for detecting a storage state of the thin substrate in a carrier in which a plurality of slots for horizontally storing the thin substrate are arranged in a vertical direction,
Imaging means for acquiring an image relating to the slot;
A plurality of rectangular processing windows whose longitudinal directions are orthogonal to the plurality of slots on the two-dimensional coordinates of the image acquired by the imaging means are arranged side by side in a horizontal direction, and specific targets to be detected in the processing windows A normal insertion determination area and a diagonal insertion determination area for determining the position of the thin substrate in the slot are set, and the integral distribution in the vertical direction of the luminance of the image in each processing window is obtained, and the normal insertion determination area and the diagonal insertion determination area are obtained. In the insertion determination area, the peak of the integral distribution is detected, and the insertion state of each processing window is determined based on the presence of the peak in the normal insertion determination area and the peak in the oblique insertion determination area. Storage state detection means for determining,
The storage state detecting means includes
When the peak does not exist in all of the normal insertion determination area and the oblique insertion determination area, it is determined that the thin board is not in the target slot,
When a plurality of the peak positions existing in the normal insertion determination area are approximated to a straight line, an angle is calculated from the straight line, and the angle is compared with a preset angle threshold, and the angle is larger than the angle threshold Determines that the thin substrate is inserted obliquely into the target slot,
A thin substrate detection apparatus, wherein when there is even one processing window having a plurality of peaks in the normal insertion determination area, it is determined that a plurality of the thin substrates are inserted into the target slot. .
薄型基板を水平に格納するスロットが垂直方向に複数並設されたキャリアにおいて前記薄型基板の格納状態を検出する薄型基板検出装置であって、
前記スロットに関する画像を取得する撮像手段と、
前記撮像手段により取得した前記画像の2次元座標上に、複数の前記スロットと長手方向が直交する長方形の処理ウィンドウを水平方向に複数並設し、前記各処理ウィンドウに検出対象とする特定の対象スロットの前記薄型基板の位置を判定する正常挿入判定エリアと斜め挿入判定エリアを設定し、前記各処理ウィンドウ内の画像の輝度の前記垂直方向の積分分布を求め、前記積分分布を前記垂直方向に2次微分して2次微分分布を求め、前記正常挿入判定エリアと前記斜め挿入判定エリア内で、前記2次微分分布が予め設定した閾値と比較して前記閾値より大きい部分を薄型基板部として検出し、前記正常挿入判定エリア内にある前記薄型基板部、及び、薄型基板部の幅、並びに、前記斜め挿入判定エリア内の前記薄型基板部の有無に基づいて前記各処理ウィンドウの挿入状態を判定する格納状態検出手段と、を有し、
前記格納状態検出手段は、
前記正常挿入判定エリアと前記斜め挿入判定エリアの全てに前記薄型基板部が存在しない場合には前記対象スロットには前記薄型基板はないと判定し、
前記斜め挿入判定エリアに前記薄型基板部が存在する前記処理ウィンドウが1つでもある場合には前記対象スロットには前記薄型基板が斜めに挿入されていると判定し、
前記正常挿入判定エリア内で、前記薄型基板部の幅と予め設定した薄型基板部幅閾値とを比較して前記薄型基板部の幅が前記薄型基板部幅閾値より大きい場合には前記対象スロットには前記薄型基板が複数挿入されていると判定する
ことを特徴とする薄型基板検出装置。
A thin substrate detection device for detecting a storage state of the thin substrate in a carrier in which a plurality of slots for horizontally storing the thin substrate are arranged in a vertical direction,
Imaging means for acquiring an image relating to the slot;
A plurality of rectangular processing windows whose longitudinal directions are orthogonal to the plurality of slots on the two-dimensional coordinates of the image acquired by the imaging means are arranged side by side in a horizontal direction, and specific targets to be detected in the processing windows A normal insertion determination area and an oblique insertion determination area for determining the position of the thin substrate in the slot are set, the vertical integral distribution of the luminance of the image in each processing window is obtained, and the integral distribution is set in the vertical direction. A second-order differential distribution is obtained by second-order differentiation, and a portion in which the second-order differential distribution is larger than the preset threshold in the normal insertion determination area and the oblique insertion determination area is defined as a thin substrate portion. Detected based on the thin substrate portion in the normal insertion determination area, the width of the thin substrate portion, and the presence or absence of the thin substrate portion in the oblique insertion determination area. Anda storage state detecting means for determining the insertion state of the respective processing windows Te,
The storage state detecting means includes
If the thin substrate portion does not exist in all of the normal insertion determination area and the oblique insertion determination area, it is determined that the target substrate does not have the thin substrate,
When there is even one processing window where the thin substrate portion exists in the oblique insertion determination area, it is determined that the thin substrate is inserted obliquely into the target slot;
If the width of the thin substrate portion is larger than the thin substrate portion width threshold by comparing the width of the thin substrate portion with a preset thin substrate portion width threshold within the normal insertion determination area, Determines that a plurality of the thin substrates are inserted.
JP2008210128A 2008-08-18 2008-08-18 Thin substrate detector Expired - Fee Related JP4618458B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008210128A JP4618458B2 (en) 2008-08-18 2008-08-18 Thin substrate detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008210128A JP4618458B2 (en) 2008-08-18 2008-08-18 Thin substrate detector

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003164660A Division JP4196335B2 (en) 2003-06-10 2003-06-10 Thin substrate detection method

Publications (2)

Publication Number Publication Date
JP2008277866A JP2008277866A (en) 2008-11-13
JP4618458B2 true JP4618458B2 (en) 2011-01-26

Family

ID=40055357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008210128A Expired - Fee Related JP4618458B2 (en) 2008-08-18 2008-08-18 Thin substrate detector

Country Status (1)

Country Link
JP (1) JP4618458B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243130A (en) * 1998-02-26 1999-09-07 Omron Corp Thin-plate material state detecting device and state detecting method for thin-plate material
JP3963572B2 (en) * 1998-04-30 2007-08-22 大日本スクリーン製造株式会社 Substrate loading / unloading device
JP2002141394A (en) * 2000-11-01 2002-05-17 Hirata Corp Inspection equipment

Also Published As

Publication number Publication date
JP2008277866A (en) 2008-11-13

Similar Documents

Publication Publication Date Title
US8504191B2 (en) Method for picking up work pieces
US11842481B2 (en) Defect offset correction
US9100608B2 (en) Tilt angle correction function on an image forming apparatus
JP5243335B2 (en) Defect inspection method, defect inspection apparatus, defect inspection program, and recording medium recording the program
CN113808131B (en) Method, system, device and medium for identifying connector defects
CN115272199B (en) PCB (printed circuit board) defect detection method, system, electronic equipment and medium
JP5123244B2 (en) Shape defect inspection device, shape modeling device, and shape defect inspection program
JP7705488B2 (en) Method for detecting template mark and correcting template position using a single camera
CN114332012B (en) Defect detection method, device, equipment and computer-readable storage medium
JP4196335B2 (en) Thin substrate detection method
CN114166171B (en) Method and device for detecting crystal defects
CN119693358A (en) Connector surface defect detection method and system based on image processing
JP4618458B2 (en) Thin substrate detector
KR101397905B1 (en) Apparatus and method for media image detection, and system with the same
CN119693359B (en) Vacuum printed circuit board defect detection system based on machine vision
US20150042761A1 (en) Method, apparatus, and stereo camera for controlling image lightness
CN113039148A (en) Reliable identification of container cranes and rigging
JP5132403B2 (en) Apparatus, method, and program for measuring shape of spiral spring
US7382450B2 (en) Method of detecting an edge bead removal line on a wafer
CN116993669B (en) Method and device for determining image defects of scanning electron microscope
WO2021143700A1 (en) Data processing method and apparatus for biochip, terminal and readable medium
CN114332031B (en) A method, device, electronic device and readable storage medium for identifying metal ion distribution in a wafer
CN118941537B (en) Intelligent detection method of sodium acetate impurities based on machine vision
CN115619761B (en) A method, system, device and storage medium for detecting gap coverage anomaly
CN120199697A (en) Wafer position identification method and device in ion implanter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141105

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees