JP4621177B2

JP4621177B2 - Arc discharge suppression apparatus and method

Info

Publication number: JP4621177B2
Application number: JP2006218545A
Authority: JP
Inventors: 好男柳谷; 健夫戸田
Original assignee: 日本リライアンス株式会社
Priority date: 2006-08-10
Filing date: 2006-08-10
Publication date: 2011-01-26
Anticipated expiration: 2026-08-10
Also published as: JP2008047292A

Description

本発明は、グロー放電処理装置に用いるアーク放電抑止装置および方法に関し、特に、スパッタリング装置における連続的なアーク放電を検出し、電源を遮断かつ再起動するためのアーク放電抑止装置および方法に関するものである。 The present invention relates to an arc discharge suppression apparatus and method used in a glow discharge treatment apparatus, and more particularly to an arc discharge suppression apparatus and method for detecting continuous arc discharge in a sputtering apparatus, and shutting off and restarting a power supply. is there.

従来、グロー放電を利用した処理装置に用いるアーク放電抑制装置として、例えば特許文献１に記載のものが知られている。このアーク放電抑制装置は、図９に示すように、放電電流検出器（図示せず）からの検出電流値ａと、常時、検出レベル設定器１１の検出レベルｂとが、比較器１４において比較される。この場合の検出レベルｂは異常放電電流検出値に相当する。アーク放電が発生すると、検出電流値ａが検出レベルｂを越えるため、比較器１４において出力信号ｃが出力され、メモリ回路１５に送られてアーク放電発生状態が書き込まれる。これに対応してメモリ回路１５から積分器１６に信号ｄが送られて所要の積分動作が加えられ、該積分信号ｅが休止時間幅パルス発生器２０に入力される。この休止時間幅パルス発生器２０には休止時間設定器１２から一定値の電流信号ｆが入力されており、上記積分信号ｅの立上り幅に応じたパルス幅の休止時間幅パルスｇが出力される。このアーク放電抑制装置は、比較器１４による異常放電電流検出時に放電休止回路によって所要時間通電を停止させると共に、放電休止時間経過時に放電電流を積分波形的に漸増させる電流制御回路によって再通電させることを特徴とする。 2. Description of the Related Art Conventionally, as an arc discharge suppression device used in a processing apparatus using glow discharge, for example, the one described in Patent Document 1 is known. As shown in FIG. 9, the arc discharge suppressing device compares the detected current value a from the discharge current detector (not shown) with the detected level b of the detection level setting unit 11 in the comparator 14 at all times. Is done. The detection level b in this case corresponds to the abnormal discharge current detection value. When the arc discharge occurs, the detected current value a exceeds the detection level b, so the output signal c is output from the comparator 14 and sent to the memory circuit 15 to write the arc discharge occurrence state. Corresponding to this, a signal d is sent from the memory circuit 15 to the integrator 16 to perform a required integration operation, and the integration signal e is input to the pause time width pulse generator 20. The pause time width pulse generator 20 receives a constant current signal f from the pause time setter 12 and outputs a pause time width pulse g having a pulse width corresponding to the rising width of the integrated signal e. . This arc discharge suppression device stops energization for a required time by the discharge pause circuit when an abnormal discharge current is detected by the comparator 14 and re-energizes by a current control circuit that gradually increases the discharge current in an integral waveform when the discharge pause time elapses. It is characterized by.

また、グロー放電を利用した処理方法の一例であるスパッタリングの成膜プロセスを用いて、成膜用基板（以下、基板という。）に種々な被膜材料を成膜させて半導体や液晶基板などを製造するスパッタリング装置は、真空装置の中に、アルゴンなどの不活性ガスを導入しながら、被膜材料（ターゲットに相当する。）を取り付けた電極を陰極（またはカソードという。）としてグロー放電を発生させ、放電中に生成したイオンを放電電圧に相当する数百ｅＶのエネルギーで陰極に衝突させ、その際に反動で放出する粒子を、基板上に堆積させて成膜を行う。 In addition, by using a sputtering film forming process which is an example of a processing method using glow discharge, various film materials are formed on a film forming substrate (hereinafter referred to as a substrate) to manufacture a semiconductor, a liquid crystal substrate, and the like. A sputtering apparatus that performs glow discharge using an electrode attached with a coating material (corresponding to a target) as a cathode (or a cathode) while introducing an inert gas such as argon into a vacuum apparatus, Ions generated during discharge collide with the cathode with energy of several hundred eV corresponding to the discharge voltage, and particles released by reaction are deposited on the substrate to form a film.

このスパッタリング装置に電力を供給する電源装置は、直流電源や高周波の交流電源であって、かつ、電圧、電流および電力を一定に制御して電極に印加する。しかし、この成膜プロセスでは電力を供給するための電極に熱的変化が起こり、プロセス状態が一定せず、アーク放電やフラッシュバックなどの現象が発生する。従来、アーク放電を検出し、スパッタリング装置への供給電力を瞬時に停止し、アーク放電が消去した後再スタートする方法が用いられていた。このとき、アーク放電を検出すると、スパッタリング装置への電力を遮断するので、アークの検出信号も消滅する。 The power supply device for supplying power to the sputtering device is a direct current power source or a high frequency alternating current power source, and applies the voltage, current, and power to the electrodes with constant control. However, in this film forming process, a thermal change occurs in the electrode for supplying electric power, the process state is not constant, and phenomena such as arc discharge and flashback occur. Conventionally, a method has been used in which arc discharge is detected, the power supplied to the sputtering apparatus is instantaneously stopped, and the arc discharge is restarted after the arc discharge is erased. At this time, if arc discharge is detected, the power to the sputtering apparatus is cut off, so the arc detection signal also disappears.

図７は、従来のアーク放電抑止装置をスパッタリング装置に適用した場合の制御ブロック図である。スパッタリング装置１０１は、電源装置１３０、真空装置１０７、カレントトランス１０６およびアーク放電抑止装置１３３を備える。電源装置１３０は、ＡＣ−ＤＣ電力変換器１０２、平滑コンデンサ１０３、ＤＣ−ＡＣ電力変換器１０４および絶縁トランス１０５を備える。 FIG. 7 is a control block diagram when a conventional arc discharge suppressing device is applied to a sputtering device. The sputtering apparatus 101 includes a power supply device 130, a vacuum device 107, a current transformer 106, and an arc discharge suppression device 133. The power supply device 130 includes an AC-DC power converter 102, a smoothing capacitor 103, a DC-AC power converter 104, and an insulating transformer 105.

ＡＣ−ＤＣ電力変換器１０２は、整流素子例えば、ダイオードを用いた３相全波整流回路であり、３相交流電力を入力し、３相交流電力を整流し、直流電力を平滑用コンデンサ１０３に出力する。ＡＣ−ＤＣ電力変換器１０２の出力正極端子は、平滑用コンデンサ１０３の一端に、出力負極端子は、平滑用コンデンサ１０３の他端にそれぞれ接続される。 The AC-DC power converter 102 is a three-phase full-wave rectifier circuit using a rectifier element, for example, a diode. The AC-DC power converter 102 inputs three-phase AC power, rectifies the three-phase AC power, and directs DC power to the smoothing capacitor 103. Output. The output positive terminal of the AC-DC power converter 102 is connected to one end of the smoothing capacitor 103, and the output negative terminal is connected to the other end of the smoothing capacitor 103.

平滑用コンデンサ１０３は、ＡＣ−ＤＣ電力変換器１０２による直流電力を入力し、直流電力を平滑にし、その結果得られる平滑された直流電力をＤＣ―ＡＣ電力変換器１０４に出力する。平滑用コンデンサ１０３は、その一端がＤＣ―ＡＣ電力変換器１０４の入力正極端子に接続され、他端がＤＣ―ＡＣ電力変換器１０４の入力負極端子に接続される。 The smoothing capacitor 103 receives the DC power from the AC-DC power converter 102, smoothes the DC power, and outputs the resulting smoothed DC power to the DC-AC power converter 104. The smoothing capacitor 103 has one end connected to the input positive terminal of the DC-AC power converter 104 and the other end connected to the input negative terminal of the DC-AC power converter 104.

ＤＣ−ＡＣ電力変換器１０４は、インバータであり、相対向する２対の半導体スイッチング素子、例えばＩＧＢＴ（Ｑ１およびＱ４スイッチ）およびＩＧＢＴ（Ｑ２およびＱ３スイッチ）の対が、ＩＧＢＴのゲートに入力される制御信号により、コレクターエミッタ間の導通／遮断制御を行う。すなわち、ＤＣ−ＡＣ電力変換器１０４は、ＩＧＢＴの対が交互にオン／オフ動作を繰り返して、例えば、半導体スイッチング素子のスイッチング周波数を数KHzから数１０KHzまでとして、平滑用コンデンサ１０３による平滑された直流波形を略矩形波交流波形である高周波の交流電力に変換する回路である。すなわち、ＤＣ−ＡＣ電力変換器１０４は、平滑された直流電力を入力し、内在する半導体スイッチング素子のゲートをオン／オフ動作させて、平滑された直流電力を高周波の交流電力に変換する。 The DC-AC power converter 104 is an inverter, and two pairs of semiconductor switching elements facing each other, for example, a pair of IGBT (Q1 and Q4 switch) and IGBT (Q2 and Q3 switch) are input to the gate of the IGBT. Conductor / cutoff control between collector and emitter is performed by a control signal. In other words, the DC-AC power converter 104 is repeatedly smoothed by the smoothing capacitor 103 by, for example, setting the switching frequency of the semiconductor switching element from several KHz to several tens KHz by alternately turning on / off the IGBT pairs. It is a circuit that converts a DC waveform into high-frequency AC power that is a substantially rectangular AC waveform. That is, the DC-AC power converter 104 receives the smoothed DC power, turns on / off the gate of the underlying semiconductor switching element, and converts the smoothed DC power into high-frequency AC power.

絶縁トランス１０５は、相互に電磁結合された１次巻線および２次巻線からなる変圧器であり、１次巻線に交流電圧を入力し、相互電磁誘導作用により、１次巻線と２次巻線の巻数比に比例した交流電圧が２次巻線に発生する。絶縁トランス１０５の２次巻線は、真空装置１０７に接続される。すなわち、絶縁トランス１０５は、交流電力を入力し、交流電力を電気的に絶縁させた交流電力に変換する。 The insulation transformer 105 is a transformer composed of a primary winding and a secondary winding that are electromagnetically coupled to each other. An AC voltage is input to the primary winding, and the primary winding and the secondary winding 2 are connected to each other by mutual electromagnetic induction. An AC voltage proportional to the turn ratio of the secondary winding is generated in the secondary winding. The secondary winding of the insulating transformer 105 is connected to the vacuum device 107. That is, the insulating transformer 105 receives AC power and converts the AC power into AC power that is electrically insulated.

カレントトランス１０６は、例えば、磁電変換素子であるホール素子を利用して、被測定電流を非接触で検出するセンサであり、カソード１０８，１０９に供給される交流の放電電流信号Ａの電流値を検出することができる。 The current transformer 106 is a sensor that detects a current to be measured in a non-contact manner using, for example, a Hall element that is a magnetoelectric conversion element, and the current value of an AC discharge current signal A supplied to the cathodes 108 and 109 is obtained. Can be detected.

従来のアーク放電抑止装置１３３は、アーク検出器１３４および第１のアーク制御器１３１を備える。アーク検出器１３４は、抵抗体１１０、ＡＣ／ＤＣ変換器１１１および比較器１１２を備える。抵抗体１１０は、交流の放電電流信号Ａを入力し、交流の放電電流信号Ａを交流の放電電圧信号ＡＡに変換し、交流の放電電圧信号ＡＡをＡＣ／ＤＣ変換器１１１に出力する。ここで、放電電流信号Ａを放電電圧信号ＡＡに変換するのは、比較器１１２が、機能上、入力信号として電圧信号を使用しなければならないからである。尚、実質上、放電電圧信号ＡＡのレベルと放電電流信号Ａのレベルとが一致するように、抵抗体１１０の抵抗値が選択されている。 The conventional arc discharge suppressing device 133 includes an arc detector 134 and a first arc controller 131. The arc detector 134 includes a resistor 110, an AC / DC converter 111, and a comparator 112. The resistor 110 receives an AC discharge current signal A, converts the AC discharge current signal A into an AC discharge voltage signal AA, and outputs the AC discharge voltage signal AA to the AC / DC converter 111. Here, the reason why the discharge current signal A is converted into the discharge voltage signal AA is because the comparator 112 must use the voltage signal as an input signal in terms of function. Note that the resistance value of the resistor 110 is selected so that the level of the discharge voltage signal AA and the level of the discharge current signal A substantially coincide with each other.

ＡＣ／ＤＣ変換器１１１は、交流の放電電圧信号ＡＡを入力し、交流の放電電圧信号ＡＡの絶対値を演算し、演算の結果により、得られる直流電圧信号Ｂ（この信号のレベルと直流の電流信号のレベルとが一致するので、以下、直流電流信号Ｂと表示する。）を比較器１１２に出力する。 The AC / DC converter 111 receives the AC discharge voltage signal AA, calculates the absolute value of the AC discharge voltage signal AA, and obtains a DC voltage signal B (the level of this signal and the DC Since the level of the current signal matches, it is hereinafter referred to as DC current signal B.) is output to the comparator 112.

比較器１１２は、ＡＣ／ＤＣ変換器１１１による直流電流値〔Ｂ〕（以下、〔〕は、〔〕内の信号の信号レベルを示す。例えば、〔Ｂ〕は、直流電流信号Ｂの信号レベルを示す。）と、アーク放電を判定する基準電流値であるアーク電流検出レベルＬとを入力し、直流電流値〔Ｂ〕とアーク電流検出レベルＬとを比較演算し、演算の結果により、直流電流値〔Ｂ〕がアーク電流検出レベルＬに等しいとき、または直流電流値〔Ｂ〕がアーク電流検出レベルＬより大きいとき、オン信号であるアーク検出信号をフリップフロップ回路１１４およびオンディレイタイマー１１３に出力する。また、直流電流値〔Ｂ〕がアーク電流検出レベルＬより小さいとき、アーク検出信号Ｃを出力しない。 The comparator 112 is a DC current value [B] (hereinafter, [] indicates the signal level of the signal in []. For example, [B] is the signal level of the DC current signal B. ) And an arc current detection level L that is a reference current value for determining arc discharge, and a direct current value [B] is compared with the arc current detection level L. When the current value [B] is equal to the arc current detection level L, or when the direct current value [B] is greater than the arc current detection level L, an arc detection signal as an on signal is sent to the flip-flop circuit 114 and the on-delay timer 113. Output. When the direct current value [B] is smaller than the arc current detection level L, the arc detection signal C is not output.

また、第１のアーク制御器１３１は、オンディレイタイマー１１３およびＲ−Ｓフリップフロップ回路１１４を備える。オンディレイタイマー１１３は、例えばソフトタイマーであり、オンディレイタイマー１１３の入力信号がオンした後、オンディレイタイマー１１３に設定した第１の所定時間ｔ１が経過したとき、出力信号がオンとなる。つまり、オンディレイタイマー１１３は、比較器１１２によるアーク検出信号Ｃを入力し、アーク検出信号Ｃがオンになってから第１の所定時間ｔ１が経過したとき、出力信号がオンとなる第１のオンディレイ信号ＤをＲ−Ｓフリップフロップ回路１１４に出力する。ここで、第１の所定時間ｔ１は、アーク放電（後述するマイクロアーク）が発生した後、電源を一定時間だけ停止する時間を示す。 The first arc controller 131 includes an on-delay timer 113 and an RS flip-flop circuit 114. The on-delay timer 113 is a soft timer, for example, and the output signal is turned on when a first predetermined time t1 set in the on-delay timer 113 elapses after the input signal of the on-delay timer 113 is turned on. That is, the on-delay timer 113 receives the arc detection signal C from the comparator 112, and when the first predetermined time t1 elapses after the arc detection signal C is turned on, the output signal is turned on. The on-delay signal D is output to the RS flip-flop circuit 114. Here, the first predetermined time t1 indicates a time during which the power supply is stopped for a predetermined time after arc discharge (a micro arc described later) occurs.

図８は、従来のアーク放電抑止装置をスパッタリング装置に適用した場合における各信号のタイミングを示す図である。図８（Ａ）は、図７に示した交流放電電流信号Ａまたは交流放電電圧信号ＡＡの波形に相当し、アーク放電が発生しないときの交流放電電流信号Ａまたは交流放電電圧信号ＡＡのレベルと経過時間との関係を示す。横軸tは経過時間、縦軸は交流放電電流レベル（交流放電電流レベルと交流放電電圧レベルとは同等とみなす。）をそれぞれ示す。 FIG. 8 is a diagram illustrating the timing of each signal when a conventional arc discharge suppression device is applied to a sputtering device. FIG. 8A corresponds to the waveform of the AC discharge current signal A or the AC discharge voltage signal AA shown in FIG. 7, and shows the level of the AC discharge current signal A or the AC discharge voltage signal AA when no arc discharge occurs. The relationship with elapsed time is shown. The horizontal axis t represents the elapsed time, and the vertical axis represents the AC discharge current level (the AC discharge current level and the AC discharge voltage level are considered to be equivalent).

図８（Ａ１）は、アーク放電が発生するときの交流放電電流レベルと経過時間との関係を示す。横軸ｔは経過時間、縦軸は交流放電電流レベルをそれぞれ示す。図８（Ｂ）は、図７に示したＡＣ／ＤＣ変換器１１１による直流電流信号Ｂに相当し、横軸ｔは経過時間、縦軸は直流電流レベルをそれぞれ示す。記号Ｌは、アーク放電を判定するための基準電流値であり、アーク電流検出レベルを示す。 FIG. 8A1 shows the relationship between the AC discharge current level and the elapsed time when arc discharge occurs. The horizontal axis t represents the elapsed time, and the vertical axis represents the AC discharge current level. FIG. 8B corresponds to the direct current signal B by the AC / DC converter 111 shown in FIG. 7, where the horizontal axis t represents the elapsed time and the vertical axis represents the direct current level. Symbol L is a reference current value for determining arc discharge and indicates an arc current detection level.

図８（Ｃ）は、図７に示した比較器１１２によるアーク検出信号Ｃの波形を示し、横軸ｔは経過時間、縦軸はアーク検出信号Ｃのレベルをそれぞれ示す。例えば、アーク検出信号ＣがＬＯＷである場合は、アーク放電を検出している状態、つまりオン状態であるものする。またアーク検出信号ＣがＨＩＧＨである場合は、アーク放電を検出していない状態、つまりオフ状態であるものとする。記号ａは、アーク放電を検出する時刻を示す。 FIG. 8C shows the waveform of the arc detection signal C by the comparator 112 shown in FIG. 7, where the horizontal axis t represents the elapsed time and the vertical axis represents the level of the arc detection signal C. For example, when the arc detection signal C is LOW, it is assumed that an arc discharge is detected, that is, an ON state. When the arc detection signal C is HIGH, it is assumed that no arc discharge is detected, that is, an OFF state. The symbol a indicates the time when arc discharge is detected.

図８（Ｄ）は、第１のオンディレイ信号Ｄの波形を示し、横軸ｔは経過時間、縦軸は第１のオンディレイ信号Ｄのレベルをそれぞれ示す。第１のオンディレイ信号Ｄは、図７に示したオンディレイタイマー１１３により、アーク検出信号Ｃを入力した後、オンのタイミングを第１の所定時間ｔ１だけ遅延させた信号である。 FIG. 8D shows the waveform of the first on-delay signal D, the horizontal axis t indicates the elapsed time, and the vertical axis indicates the level of the first on-delay signal D. The first on-delay signal D is a signal obtained by delaying the on timing by a first predetermined time t1 after the arc detection signal C is input by the on-delay timer 113 shown in FIG.

図８（Ｅ）は、第１の電源遮断／再起動信号Ｅの波形を示し、横軸ｔは経過時間、縦軸は第１の電源遮断／再起動信号Ｅのレベルをそれぞれ示す。図８（Ｂ’）は、図７に示したＡＣ／ＤＣ変換器１１１による直流電流信号Ｂに相当し、アーク検出信号Ｃを検出した後電源を遮断し、さらに第１の所定時間ｔ１が経過した後、電源を再起動させる場合の経過時間と直流電流レベルとの関係を示し、横軸ｔは経過時間、縦軸はアーク放電が存在する場合の直流電流レベルをそれぞれ示す。ここで、δ1は、アーク放電を検出してから電源を遮断するまでの信号処理の遅れ時間を示す。この遅れは、アーク検出回路１３４およびＡＣ−ＤＣ電力変換器１０４のスイッチング素子による信号処理に時間がかかるからである。 FIG. 8E shows the waveform of the first power shutdown / restart signal E, where the horizontal axis t represents the elapsed time, and the vertical axis represents the level of the first power shutdown / restart signal E. FIG. 8 (B ′) corresponds to the direct current signal B by the AC / DC converter 111 shown in FIG. 7, and after the arc detection signal C is detected, the power supply is shut off, and the first predetermined time t1 has elapsed. After that, the relationship between the elapsed time and the DC current level when the power supply is restarted is shown, the horizontal axis t shows the elapsed time, and the vertical axis shows the DC current level when arc discharge exists. Here, Δ1 represents a delay time of signal processing from the detection of arc discharge until the power is shut off. This delay is because the signal processing by the arc detection circuit 134 and the switching elements of the AC-DC power converter 104 takes time.

次に、Ｒ−Ｓフリップフロップ回路１１４は、図７に示したように、セット側に比較器１１２によるアーク検出信号Ｃを入力し、かつリセット側にオンディレイタイマー１１３による第１のオンディレイ信号Ｄを入力し、第１の電源遮断／再起動信号ＥをＤＣ−ＡＣ電力変換器１０４におけるスイッチング素子のゲートをオンオフするためのゲート回路（図示せず）に出力する。Ｒ−Ｓフリップフロップ回路１１４は、図８（Ｅ）に示すように、セット側の入力がオンになると、出力がオンになり、リセット側がオンになるまでオンを保持する。つまり、Ｒ−Ｓフリップフロップ回路１１４は、アーク検出信号Ｃが、時刻ａにおいてオフからオンに変化してから、第１の所定時間ｔ１が経過するまで、オンを出力し、保持する。次に、第１の所定時間ｔ１が経過したとき、すなわち時刻ｇであるとき、リセット側にオンが入力すると、オンからオフに変化する第１の電源遮断／再起動信号ＥをＤＣ−ＡＣ電力変換器１０４におけるスイッチング素子のゲートをオンオフするためのゲート回路（図示せず）に出力する。ここで、ゲート回路（図示せず）は、フリップフロップ回路１１４による第１の電源遮断／再起動信号Ｅがオンであるとき、スイッチング素子のゲートをオフにし、すなわち前記電源を遮断する。また、第１の電源遮断／再起動信号Ｅがオフであるとき、スイッチング素子のゲートをオンにし、すなわち電源を起動する。 Next, as shown in FIG. 7, the RS flip-flop circuit 114 receives the arc detection signal C from the comparator 112 on the set side and the first on-delay signal from the on-delay timer 113 on the reset side. D is input, and the first power shutdown / restart signal E is output to a gate circuit (not shown) for turning on and off the gate of the switching element in the DC-AC power converter 104. As shown in FIG. 8E, the RS flip-flop circuit 114 is turned on when the input on the set side is turned on, and kept on until the reset side is turned on. That is, the RS flip-flop circuit 114 outputs ON and holds it until the first predetermined time t1 elapses after the arc detection signal C changes from OFF to ON at time a. Next, when the first predetermined time t1 has elapsed, that is, at time g, when ON is input to the reset side, the first power cut-off / restart signal E that changes from ON to OFF is supplied to the DC-AC power. The signal is output to a gate circuit (not shown) for turning on and off the gate of the switching element in the converter 104. Here, when the first power shutoff / restart signal E by the flip-flop circuit 114 is on, the gate circuit (not shown) turns off the gate of the switching element, that is, shuts off the power. When the first power shutoff / restart signal E is off, the gate of the switching element is turned on, that is, the power supply is started.

これにより、第１のアーク制御器１３１は、アーク放電が発生すると、直流電流値〔Ｂ〕がアーク電流検出レベルＬに等しい、または直流電流値〔Ｂ〕がアーク電流検出レベルＬより大きくなり、アーク検出信号Ｃを出力し、直ちに電源装置１３０から真空装置１０７へ供給している電源を遮断し、第１の所定時間ｔ１が経過した後、電源を再起動して電源の供給を再開することができる。つまり、図８（Ｃ）および（Ｄ）に示した時刻ａから時刻ｇまでの区間において、真空装置１０７に供給する電源を遮断するので、単発のアーク放電であるマイクロアークを消滅させることができる。 Thus, when arc discharge occurs, the first arc controller 131 causes the direct current value [B] to be equal to the arc current detection level L or the direct current value [B] is greater than the arc current detection level L. Output the arc detection signal C, immediately shut off the power supplied from the power supply device 130 to the vacuum device 107, and restart the power supply after the first predetermined time t1 has elapsed to resume the supply of power. Can do. That is, since the power supplied to the vacuum device 107 is shut off in the section from time a to time g shown in FIGS. 8C and 8D, the micro arc, which is a single arc discharge, can be extinguished. .

特開昭５３−６０３３７号公報JP-A-53-60337

しかしながら、従来のアーク放電抑止装置では、電源を再起動したとき、すぐにマイクロアークが発生することがある。この場合、この状態が長時間続くと、スパッタリング装置のカソードなどを損傷させてしまうという問題が生じる虞がある。また、カソードが新しい場合には、異物がカソードの表面に付着して、マイクロアークが発生し易くなり、マイクロアークが連続して発生する可能性がある。つまり、ハードアークの発生の可能性が高くなるため、カソードを一層損傷させてしまうという問題が生じる虞がある。このような場合、アーク放電が発生した直後に電源を遮断するとアーク放電が止まるため、その後は当然のことながら、アーク放電を検出することができない。電源を遮断してアーク放電が止まったとしても、その後電源を再起動するとアーク放電が発生する状態、すなわち、アーク放電が連続して発生する状態になる可能性がある。この場合、アーク放電が連続して発生するか否かを検出し、その発生を防ぐことが望ましい。 However, in the conventional arc discharge suppression device, when the power supply is restarted, a micro arc may be generated immediately. In this case, if this state continues for a long time, there is a possibility that the problem of damaging the cathode or the like of the sputtering apparatus may occur. In addition, when the cathode is new, foreign matter adheres to the surface of the cathode and micro arcs are likely to be generated, and micro arcs may be generated continuously. That is, since the possibility of occurrence of a hard arc is increased, there is a possibility that a problem that the cathode is further damaged occurs. In such a case, since the arc discharge stops when the power supply is cut off immediately after the arc discharge occurs, naturally the arc discharge cannot be detected thereafter. Even if the power supply is shut off and the arc discharge stops, there is a possibility that arc discharge will occur when the power supply is restarted thereafter, that is, a state in which arc discharge occurs continuously. In this case, it is desirable to detect whether arc discharge is continuously generated and to prevent the occurrence.

そこで、本発明は、アーク放電を検出して電源を遮断した後の任意の時刻において、アーク放電が連続的に発生するか否かを検出することができるように、かつハードアークを抑制することができるように、アーク放電を検出してから所定の時定数だけアーク検出信号を保持し、さらにアーク放電を検出してから所定時間が経過した際に、アーク検出信号を保持しているときには、そのアーク放電をハードアークと判定し、さらに所定時間だけ経過したとき、電源を再起動することができるアーク放電抑止装置およびその方法を提供することを目的とする。 Therefore, the present invention suppresses hard arc so that it can be detected whether or not arc discharge is continuously generated at an arbitrary time after arc discharge is detected and the power supply is shut off. So that the arc detection signal is held for a predetermined time constant after the arc discharge is detected, and when the arc detection signal is held when a predetermined time has elapsed since the arc discharge was detected, It is an object of the present invention to provide an arc discharge suppressing device and a method thereof capable of determining the arc discharge as a hard arc and restarting the power supply when a predetermined time has passed.

上記目的を達成するために、本発明は、真空装置と前記真空装置内の電極へ電力を供給する電源装置とを備えるグロー放電処理装置において、前記真空装置内のアーク放電を検出した後、前記電源装置のスイッチング素子のゲートをオン／オフ制御してアーク放電を抑止するアーク放電抑止装置であって、前記電極に供給する放電電流に基づく直流電流値と、前記アーク放電を判定するための基準電流値であるアーク電流検出レベルとを入力し、前記直流電流値がアーク電流検出レベルに等しいとき、または前記直流電流値がアーク電流検出レベルより大きいときに、アーク検出信号を出力する比較器と、前記アーク検出信号を入力し、前記アーク検出信号に基づいて電源を遮断し、かつ電源を停止する時間を示す第１の所定時間が経過した後に、電源を再起動するための第１の電源遮断／再起動信号を出力する第１のアーク制御器と、前記アーク検出信号を入力し、前記アーク検出信号を所定の時定数により定まる時間の間保持し、前記アーク検出信号を保持している間オンとなるアーク検出保持信号を生成し、ハードアークを判定する時間を示す第２の所定時間が経過した際に、前記アーク検出保持信号がオンであるとき、アーク放電をハードアークと判定して電源を遮断し、さらに、前記ハードアークを停止する時間を示す第３の所定時間が経過した後に、電源を再起動するための第２の電源遮断／再起動信号を出力する第２のアーク制御器と、前記第１の電源遮断／再起動信号と、前記第２の電源遮断／再起動信号とを入力し、前記第１の電源遮断／再起動信号と、前記第２の電源遮断／再起動信号との論理和の演算結果により、前記スイッチング素子のゲートをオフまたはオンするための電源遮断／再起動信号を出力するＯＲ回路と、を備えることを特徴とする。 In order to achieve the above object, the present invention provides a glow discharge treatment apparatus comprising a vacuum apparatus and a power supply apparatus that supplies power to an electrode in the vacuum apparatus, after detecting arc discharge in the vacuum apparatus, An arc discharge suppression device that suppresses arc discharge by controlling on / off of a gate of a switching element of a power supply device, the DC current value based on a discharge current supplied to the electrode, and a reference for determining the arc discharge An arc current detection level that is a current value, and a comparator that outputs an arc detection signal when the DC current value is equal to the arc current detection level or when the DC current value is greater than the arc current detection level; The arc detection signal is input, the power supply is shut off based on the arc detection signal, and a first predetermined time indicating a time to stop the power supply has elapsed. In a first arc controller for outputting a first power supply shutdown / restart signal for restarting the power supply, inputting the arc detection signal, the arc detection signal determined by a predetermined time constant time An arc detection holding signal that is turned on while holding the arc detection signal is generated, and when a second predetermined time indicating a time for determining a hard arc has elapsed, the arc detection holding signal is When it is ON, the arc discharge is determined as a hard arc, the power supply is shut off, and a second predetermined time for restarting the power supply after a third predetermined time indicating the time for stopping the hard arc has elapsed. A second arc controller that outputs a power shutdown / restart signal, the first power shutdown / restart signal, and the second power shutdown / restart signal are input, and the first power shutdown / Restart signal and the first The calculation result of the logical sum of the power-off / restart signal, characterized in that it comprises an OR circuit for outputting a power shutdown / restart signal to turn off or turn on the gate of the switching element.

さらに、好適には、前記第２のアーク制御器は、前記アーク検出信号を入力し、前記アーク検出信号を所定の時定数だけ保持して、得られるアーク検出保持信号を出力する保持器と、前記アーク検出保持信号を入力し、前記アーク検出保持信号をトリガパルス信号としてオンし、前記第２の所定時間が経過した後にオフに戻るモノステーブル信号を出力するモノステーブル回路と、前記アーク検出保持信号をセット側に入力し、かつ前記モノステーブル信号をリセット側に入力し、前記第２の所定時間が経過した後の前記モノステーブル信号がオンからオフに変化した際に、前記アーク検出保持信号がオンであるとき、前記アーク放電をハードアークと判定し、電源を遮断するための第２の電源遮断／再起動信号を出力するＲ−Ｓフリップフロップ回路と、前記ハードアークと判定した後、前記ハードアークを停止する時間を示す第３の所定時間を設定するオンディレイタイマーと、を備えることを特徴とする。 Furthermore, preferably, the second arc controller receives the arc detection signal, holds the arc detection signal for a predetermined time constant, and outputs an obtained arc detection holding signal; A monostable circuit that inputs the arc detection hold signal, turns on the arc detection hold signal as a trigger pulse signal, and outputs a monostable signal that returns to OFF after the second predetermined time has elapsed; and the arc detection hold When the signal is input to the set side and the monostable signal is input to the reset side, and the monostable signal changes from on to off after the second predetermined time has elapsed, the arc detection hold signal Is turned on, it determines that the arc discharge is a hard arc and outputs a second power shutoff / restart signal for shutting down the power supply. And-up circuit, after determining that the hard arc, characterized in that it comprises, and on-delay timer that sets the third predetermined time indicating the time to stop the hard arc.

さらに、好適には、グロー放電処理装置が、スパッタリング装置であることを特徴とする。 Further preferably, the glow discharge treatment apparatus is a sputtering apparatus.

また、本発明は、真空装置と前記真空装置内の電極へ電力を供給する電源装置とを備えるグロー放電処理装置において、前記真空装置内のアーク放電を検出した後、前記電源装置のスイッチング素子のゲートをオン／オフ制御してアーク放電を抑止するアーク放電抑止方法であって、前記電極に供給する放電電流に基づく直流電流値と、前記アーク放電を判定するための基準電流値であるアーク電流検出レベルとを比較し、前記直流電流値が前記アーク電流検出レベルに等しいとき、または前記直流電流値が前記アーク電流検出レベルより大きいときに、アーク検出信号を生成するステップと、前記アーク検出信号に基づいて電源を遮断し、かつ電源を停止する時間を示す第１の所定時間が経過した後に、電源を再起動するための第１の電源遮断／再起動信号を生成するステップと、前記アーク検出信号を所定の時定数により定まる時間の間保持し、前記アーク検出信号を保持している間オンとなるアーク検出保持信号を生成し、ハードアークを判定する時間を示す第２の所定時間が経過した際に、前記アーク検出保持信号がオンであるとき、アーク放電をハードアークと判定して電源を遮断し、さらに、前記ハードアークを停止する時間を示す第３の所定時間が経過した後に、電源を再起動するための第２の電源遮断／再起動信号を生成するステップと、前記第１の電源遮断／再起動信号と、前記第２の電源遮断／再起動信号との論理和の演算結果により、前記スイッチング素子のゲートをオフまたはオンするための電源遮断／再起動信号を生成するステップと、を備えることを特徴とする。 Further, the present invention provides a glow discharge treatment apparatus and a power supply for supplying power to the electrodes in the vacuum device vacuum device, after detecting the arcing within the vacuum device, the switching elements of the power unit An arc discharge suppressing method for suppressing arc discharge by controlling on / off of a gate, wherein a direct current value based on a discharge current supplied to the electrode and an arc current which is a reference current value for determining the arc discharge It compares the detection level, when the DC current value is equal to said arc current detection level, or when the DC current value is greater than the arc current detection level, and generating an arc detection signal, the arc detection signal The first power supply for restarting the power supply after the first predetermined time indicating the time for stopping the power supply and stopping the power supply based on Generating a cross-sectional / restart signal, and held for a time determined by the time constant of the arc detection signal with a predetermined, to generate an arc detection holding signal is between on holding the arc detection signal, hard When the second predetermined time indicating the arc determination time has elapsed and the arc detection hold signal is on, the arc discharge is determined as a hard arc, the power is shut off, and the hard arc is stopped. Generating a second power-off / restart signal for restarting the power after a third predetermined time indicating a time to perform, the first power-off / restart signal, the calculation result of the logical sum of the second power shutdown / restart signal, further comprising the steps of: generating a power cutoff / restart signal to turn off or turn on the gate of the switching element And butterflies.

以上説明したように、本発明によれば、アーク放電を検出して電源を遮断した後に、アーク放電が連続的に発生するときにはアーク検出保持信号がオン状態になる。これにより、アーク検出保持信号の状態によりアークが連続的に発生するか否かを検出することができ、かつ、その発生を検出することにより、ハードアークを抑制することができる。 As described above, according to the present invention, after the arc discharge is detected and the power supply is shut off, the arc detection holding signal is turned on when the arc discharge is continuously generated. Thereby, it is possible to detect whether or not arcs are continuously generated according to the state of the arc detection holding signal, and it is possible to suppress hard arcs by detecting the occurrence thereof.

以下、本発明を実施するための最良の形態について、図面を参照して説明する。
〔構成〕
図１は、本発明に係るアーク放電抑止装置をスパッタリング装置に適用した一例を示す制御ブロック図である。スパッタリング装置１２１は、電源装置１３０、真空装置１０７およびアーク放電抑止装置１３２を備える。電源装置１３０および真空装置１０７は、図７に示した従来の装置と同様であるので、説明を省略する。アーク放電抑止装置１３２は、アーク放電抑止装置１３３、第２のアーク制御器１２２およびＯＲ回路１２７を備える。アーク放電抑止装置１３３は、図７に示した従来の装置と同様であるので、説明を省略する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
〔Constitution〕
FIG. 1 is a control block diagram showing an example in which the arc discharge suppressing device according to the present invention is applied to a sputtering device. The sputtering apparatus 121 includes a power supply device 130, a vacuum device 107, and an arc discharge suppression device 132. The power supply device 130 and the vacuum device 107 are the same as the conventional device shown in FIG. The arc discharge suppression device 132 includes an arc discharge suppression device 133, a second arc controller 122, and an OR circuit 127. The arc discharge suppression device 133 is the same as the conventional device shown in FIG.

第２のアーク制御器１２２は、図１に示すように、保持器１２３、モノステーブル回路１２４、Ｒ−Ｓフリップフロップ回路１２５およびオンディレイタイマー１２６を備える。 As shown in FIG. 1, the second arc controller 122 includes a holder 123, a monostable circuit 124, an RS flip-flop circuit 125, and an on-delay timer 126.

保持器１２３は、例えば時定数Ｔｃとする微分回路から成るフィルタ回路であり、比較器１１２によるアーク検出信号Ｃを入力し、アーク検出信号Ｃを時定数Ｔｃの微分回路によって演算処理して、アーク検出信号Ｃを時定数Ｔｃだけ保持して、得られるアーク検出保持信号Ｆをモノステーブル回路１２４およびＲ−Ｓフリップフロップ回路１２５に出力する。ここで、保持器１２３は、フィルタ回路の代わりに、モノステーブル回路を使用しても同様な機能を持たせることができる。 The cage 123 is a filter circuit composed of a differentiation circuit having a time constant Tc, for example. The cage 123 receives the arc detection signal C from the comparator 112 and performs an arithmetic process on the arc detection signal C by the differentiation circuit of the time constant Tc. The detection signal C is held for the time constant Tc, and the obtained arc detection holding signal F is output to the monostable circuit 124 and the RS flip-flop circuit 125. Here, the retainer 123 can have the same function even if a monostable circuit is used instead of the filter circuit.

モノステーブル回路１２４は、保持器１２３によるアーク検出保持信号Ｆを入力し、モノステーブル信号Ｇ’またはＧをＲ−Ｓフリップフロップ回路１２５に出力する。モノステーブル信号Ｇ’またはＧは、アーク検出保持信号Ｆをトリガパルスとしてオンし、第２の所定時間ｔ２’またはｔ２に見合うモノステーブル回路１２４の時定数で決まる時間が経つと、安定点であるオフに戻る。ここで、第２の所定時間ｔ２’，ｔ２は、アーク放電の継続時間を判定するための設定時間、すなわちハードアークであることを判定するための設定時間であり、第１の所定時間ｔ１を超える時間とし、スパッタリング装置１２１の仕様、真空装置１０７に投入する被加工物上に成膜する膜質およびカソード１０８，１０９の表面上の清浄度等によって、予め設定される。つまり、モノステーブル回路１２４は、後述する図３（Ｇ’）または（Ｇ）に示すように、アーク検出保持信号Ｆの時刻ａと同一のタイミングでオフからオンに変化し、さらに第２の所定時間ｔ２’，ｔ２が経過した後、オフに戻るモノステーブル信号Ｇ’またはＧをＲ−Ｓフリップフロップ回路１２５に出力する。 The monostable circuit 124 receives the arc detection holding signal F from the cage 123 and outputs the monostable signal G ′ or G to the RS flip-flop circuit 125. The monostable signal G ′ or G is a stable point after a time determined by the time constant of the monostable circuit 124 corresponding to the second predetermined time t2 ′ or t2 after the arc detection holding signal F is turned on as a trigger pulse. Go back off. Here, the second predetermined times t2 ′ and t2 are set times for determining the duration of arc discharge, that is, set times for determining a hard arc, and the first predetermined times t1 are This time is set in advance depending on the specifications of the sputtering apparatus 121, the film quality formed on the workpiece to be put in the vacuum apparatus 107, the cleanliness on the surfaces of the cathodes 108 and 109, and the like. That is, the monostable circuit 124 changes from off to on at the same timing as the time a of the arc detection holding signal F as shown in FIG. After the time t 2 ′ and t 2 have elapsed, the monostable signal G ′ or G returning to OFF is output to the RS flip-flop circuit 125.

Ｒ−Ｓフリップフロップ回路１２５は、保持器１２３によるアーク検出保持信号Ｆをセット側に入力し、かつモノステーブル回路１２４によるモノステーブル信号Ｇ’またはＧをリセット側に入力し、ハードアークを判定した場合に、電源を遮断または再起動するための中間段に位置するアーク検出信号である第２の電源遮断／再起動信号Ｈ’またはＨをオンディレイタイマー１２６およびＯＲ回路１２７に出力する。 The RS flip-flop circuit 125 inputs the arc detection holding signal F from the cage 123 to the set side, and inputs the monostable signal G ′ or G from the monostable circuit 124 to the reset side to determine a hard arc. In this case, a second power shutoff / restart signal H ′ or H, which is an arc detection signal positioned at an intermediate stage for shutting down or restarting the power supply, is output to the on-delay timer 126 and the OR circuit 127.

オンディレイタイマー１２６は、Ｒ−Ｓフリップフロップ回路１２５による第２の電源遮断／再起動信号Ｈ’またはＨを入力し、第２の電源遮断／再起動信号Ｈ’またはＨがオンした後、第３の所定時間ｔ３が経過したとき、オフからオンとなる第２のオンディレイ信号ＩをＲ−Ｓフリップフロップ回路１２５のリセット側に出力する。ここで、第３の所定時間ｔ３は、ハードアークを停止する時間を決めるための設定時間であり、マイクロアークが発生したときの第１の所定時間ｔ１よりも長い時間、例えば数ミリ秒とする。 The on-delay timer 126 receives the second power-off / restart signal H ′ or H from the RS flip-flop circuit 125, and after the second power-off / restart signal H ′ or H is turned on, When a predetermined time t3 of 3 has elapsed, a second on-delay signal I that is turned on from off is output to the reset side of the RS flip-flop circuit 125. Here, the third predetermined time t3 is a set time for determining the time to stop the hard arc, and is set to a time longer than the first predetermined time t1 when the micro arc is generated, for example, several milliseconds. .

ＯＲ回路１２７は、論理和であり、アーク放電抑止装置１３３のＲ−Ｓフリップフロップ回路１１４による第１の電源遮断／再起動信号ＥとＲ−Ｓフリップフロップ回路１２５による第２の電源遮断／再起動信号Ｈ’またはＨとを入力し、第１の電源遮断／再起動信号Ｅと第２の電源遮断／再起動信号Ｈ’またはＨとの論理和を演算し、演算の結果により、得られる電源を遮断または再起動するための最終段に位置するアーク検出信号である電源遮断／再起動信号Ｊ’またはＪをＤＣ−ＡＣ電力変換器１０４のスイッチング素子のゲートをオンオフするためのゲート回路（図示せず）に出力する。つまり、ゲート回路（図示せず）は、ＯＲ回路１２７による論理和の演算結果により、電源遮断／再起動信号Ｊ’またはＪがオンであるとき、電源を遮断する。また、電源遮断／再起動信号Ｊ’またはＪがオフであるとき、電源を再起動するための制御信号をスイッチング素子のゲートに出力することにより、電源を再起動する。 The OR circuit 127 is a logical sum, and the first power cut-off / restart signal E by the R-S flip-flop circuit 114 of the arc discharge suppression device 133 and the second power cut-off / re-run by the R-S flip-flop circuit 125 are displayed. The start signal H ′ or H is input, the logical sum of the first power shutoff / restart signal E and the second power shutoff / restart signal H ′ or H is calculated, and obtained from the result of the calculation. A gate circuit for turning on and off the gate of the switching element of the DC-AC power converter 104 using the power shutoff / restart signal J ′ or J, which is an arc detection signal located at the final stage for shutting down or restarting the power supply ( (Not shown). That is, the gate circuit (not shown) shuts off the power when the power shut-off / restart signal J ′ or J is on based on the logical sum operation result by the OR circuit 127. Further, when the power shutdown / restart signal J ′ or J is off, the power supply is restarted by outputting a control signal for restarting the power supply to the gate of the switching element.

〔動作〕
次に、本発明に係るアーク放電抑止装置１３２の動作について説明する。アーク放電抑止装置１３２は、図１および図７に示すように、アーク放電装置１３３、第２のアーク制御器１２２およびＯＲ回路１２７を備える。アーク放電装置１３３は、アーク検出器１３４および第１のアーク制御器１３１を備える。アーク放電抑止装置１３２を概略的に説明すると、アーク検出器１３４は、カレントトランス１０６による交流放電電流Ａを入力してアーク放電を検出すると、アーク検出信号Ｃを前述した第１のアーク制御器１３１および第２のアーク制御器１２２に出力する。 [Operation]
Next, the operation of the arc discharge suppressing device 132 according to the present invention will be described. As shown in FIGS. 1 and 7, the arc discharge suppression device 132 includes an arc discharge device 133, a second arc controller 122, and an OR circuit 127. The arc discharge device 133 includes an arc detector 134 and a first arc controller 131. The arc discharge suppressing device 132 will be schematically described. When the arc detector 134 receives the AC discharge current A from the current transformer 106 and detects the arc discharge, the arc detection signal C is supplied to the first arc controller 131 described above. And output to the second arc controller 122.

第１のアーク制御器１３１は、アーク検出信号Ｃを入力すると、先ず電源を遮断し、電源を遮断してから第１の所定時間ｔ１が経過した後、電源を再起動するための第１の電源遮断／再起動信号ＥをＯＲ回路１２７に出力する。また、第２のアーク制御器１２２は、アーク検出信号Ｃを入力すると、比較器１１２によるアーク検出信号Ｃを所定の時定数で決まる時間だけ保持し、アーク検出信号Ｃを検出し始めてから第２の所定時間ｔ２’またはｔ２が経過したときに、アーク検出信号Ｃを保持している場合に、そのアーク放電をハードアークであると判定し、かつ電源を遮断し、さらに、電源を遮断してから後述する第３の所定時間ｔ３が経過した後、電源を再起動する第２の電源遮断／再起動信号Ｈ’またはＨをＯＲ回路１２７に出力する。 When the arc detection signal C is input, the first arc controller 131 first shuts off the power, and after the first predetermined time t1 has elapsed since the power is shut off, the first arc controller 131 restarts the power. A power shutdown / restart signal E is output to the OR circuit 127. Further, when the arc detection signal C is input, the second arc controller 122 holds the arc detection signal C from the comparator 112 for a time determined by a predetermined time constant, and the second arc controller 122 starts detecting the arc detection signal C after the second time. If the arc detection signal C is held when the predetermined time t2 'or t2 elapses, it is determined that the arc discharge is a hard arc, the power is shut off, and the power is shut off. After a third predetermined time t3, which will be described later, elapses, a second power cut-off / restart signal H ′ or H for restarting the power is output to the OR circuit 127.

また、ＯＲ回路１２７は、第１の電源遮断／再起動信号Ｅおよび第２の電源遮断／再起動信号Ｈ’またはＨを入力すると、論理和による演算処理によって、得られる電源遮断／再起動信号Ｊ’またはＪをＤＣ−ＡＣ電力変換器１０４のスイッチング素子のゲートをオンオフするためのゲート回路（図示せず）に出力する。これにより、アーク放電が発生して電源を遮断した後であっても、アーク放電が連続的に発生するか否かを検出することができ、かつハードアークを抑制することができる。 Further, the OR circuit 127 receives the first power-off / restart signal E and the second power-off / restart signal H ′ or H, and obtains the power-off / restart signal obtained by the arithmetic processing by the logical sum. J ′ or J is output to a gate circuit (not shown) for turning on and off the gate of the switching element of the DC-AC power converter 104. Thereby, even after arc discharge occurs and the power supply is shut off, it is possible to detect whether or not arc discharge is continuously generated and to suppress hard arc.

次に、第２のアーク制御器１２２の動作について説明する。
その前に、アーク放電が連続的に発生する場合の第１の電源遮断／再起動信号Ｅについて説明する。図２は、本発明に係るアーク放電抑止装置におけるアーク放電が連続的に発生する場合の各信号のタイミングを示す図である。この例は、アーク放電が３回だけ発生する場合を示す。図２（Ａ）は、前述した図８（Ａ）に示すアーク放電が発生しない場合の交流放電電流信号に対し、アーク放電が連続的に発生する場合の交流放電電流信号Ａを示す。つまり、図２（Ａ）は、アーク放電が発生すると、アーク検出信号Ｃを出力し、直ちに電源を遮断し、それから第１の所定時間ｔ１が経過した後、電源を再起動するステップが繰り返し発生する場合の交流放電電流信号Ａを示し、横軸は経過時間ｔ、縦軸は交流放電電流信号Ａのレベルをそれぞれ示す。記号Ｌは、図８（Ｂ）と同様に、時刻ａにおいてアーク放電を判定する基準電流値であるアーク電流検出レベルを示す。 Next, the operation of the second arc controller 122 will be described.
Before that, the first power-off / restart signal E when arc discharge is continuously generated will be described. FIG. 2 is a diagram showing the timing of each signal when arc discharge continuously occurs in the arc discharge suppression device according to the present invention. This example shows a case where arc discharge occurs only three times. FIG. 2A shows an AC discharge current signal A when arc discharge is continuously generated as compared to the AC discharge current signal when arc discharge is not generated as shown in FIG. That is, in FIG. 2A, when an arc discharge occurs, the arc detection signal C is output, the power supply is immediately shut off, and the power supply is restarted after the first predetermined time t1 has elapsed. The horizontal axis represents the elapsed time t, and the vertical axis represents the level of the AC discharge current signal A. Symbol L indicates an arc current detection level that is a reference current value for determining arc discharge at time a, as in FIG. 8B.

図２（Ｂ）は、ＡＣ／ＤＣ変換器１１２による交流放電電流信号Ａ（交流放電電流信号は、交流放電電圧信号と同等とする。）の絶対値信号である直流電流信号Ｂを示し、横軸は経過時間ｔ、縦軸は直流電流信号Ｂをそれぞれ示す。 FIG. 2B shows a DC current signal B that is an absolute value signal of the AC discharge current signal A (the AC discharge current signal is equivalent to the AC discharge voltage signal) by the AC / DC converter 112. The axis represents the elapsed time t, and the vertical axis represents the direct current signal B.

図２（Ｃ）は、比較器１１２によるアーク検出信号Ｃを示し、横軸は経過時間ｔ、縦軸はアーク検出信号Ｃのオンおよびオフをそれぞれ示す。時刻ａ，ｃ，ｅは、アーク検出信号Ｃの前縁のタイミングを示し、時刻ｂ，ｄ，ｆは、アーク検出信号Ｃの後縁のタイミングを示す。図２（Ｃ）によれば、アーク検出信号Ｃは、アーク放電が発生すると、直流電流値〔Ｂ〕がアーク電流検出レベルＬに等しい、または直流電流値〔Ｂ〕がアーク電流検出レベルＬより大きくなり、パルス状波形の信号となる。 2C shows the arc detection signal C by the comparator 112, the horizontal axis indicates the elapsed time t, and the vertical axis indicates ON and OFF of the arc detection signal C, respectively. Times a, c, and e indicate the timing of the leading edge of the arc detection signal C, and times b, d, and f indicate the timing of the trailing edge of the arc detection signal C. According to FIG. 2C, the arc detection signal C indicates that when an arc discharge occurs, the DC current value [B] is equal to the arc current detection level L, or the DC current value [B] is greater than the arc current detection level L. The signal becomes larger and becomes a pulse waveform signal.

図２（Ｄ）は、オンディレイタイマー１１３による第１のオンディレイ信号Ｄを示し、横軸は経過時間ｔ、縦軸は第１のオンディレイ信号Ｄのオンおよびオフをそれぞれ示す。時刻ｇは、アーク検出信号Ｃが出力されてから第１の所定時間ｔ１だけ経過した時点を示す。 FIG. 2D shows the first on-delay signal D by the on-delay timer 113, the horizontal axis shows the elapsed time t, and the vertical axis shows the first on-delay signal D on and off. Time g indicates a point in time when the first predetermined time t1 has elapsed since the arc detection signal C was output.

図２（Ｅ）は、フリップフロップ回路１１４による第１の電源遮断／再起動信号Ｅを示し、横軸は経過時間ｔ、縦軸は第１の電源遮断／再起動信号Ｅのオンおよびオフをそれぞれ示す。 2E shows the first power shutdown / restart signal E by the flip-flop circuit 114, the horizontal axis indicates the elapsed time t, and the vertical axis indicates whether the first power shutdown / restart signal E is on or off. Each is shown.

このように、アーク放電が連続的に発生する場合、アーク放電が発生すると、アーク検出信号Ｃを出力して、直ちに電源を遮断し、第１の所定時間ｔ１が経過した後、電源を再起動するステップを繰り返し動作させることができる。 Thus, when arc discharge occurs continuously, when arc discharge occurs, the arc detection signal C is output, the power supply is shut off immediately, and the power supply is restarted after the first predetermined time t1 has elapsed. The step to perform can be operated repeatedly.

以上のようなアーク放電が連続的に発生する場合における第２のアーク制御器１２２の動作について説明する。図３および図４は、図２における各信号のタイミングを示す図の続きを示す図である。図３（Ｆ）は、保持器１２３によるアーク検出信号Ｃを保持したアーク検出保持信号Ｆを示し、横軸は経過時間ｔ、縦軸はアーク検出保持信号Ｆのレベルをそれぞれ示す。記号ｐ，ｑ，ｒはそれぞれ時刻を示す。ここで、時刻ｐ，ｑ，ｒは、第２の所定時間ｔ２’に対応する時刻、後述する閾値に対応する時刻、第２の所定時間ｔ２に対応する時刻をそれぞれ示す。記号Ｍは、時刻ｑにおいてアーク検出保持信号Ｆのオンオフ状態を判断するための閾値とする。つまり、アーク検出保持信号Ｆのレベルが閾値Ｍに等しいとき、またはアーク検出保持信号Ｆのレベルが閾値Ｍより大きいときに、アーク検出保持信号Ｆはオフ状態であるとし、また、アーク検出保持信号Ｆのレベルが閾値Ｍより小さいときに、アーク検出保持信号Ｆはオン状態であるとする。 The operation of the second arc controller 122 when the arc discharge as described above occurs continuously will be described. 3 and 4 are diagrams showing a continuation of the diagram illustrating the timing of each signal in FIG. FIG. 3F shows the arc detection holding signal F holding the arc detection signal C by the cage 123, the horizontal axis shows the elapsed time t, and the vertical axis shows the level of the arc detection holding signal F. Symbols p, q, and r indicate time, respectively. Here, the times p, q, r indicate a time corresponding to the second predetermined time t2 ', a time corresponding to a threshold value described later, and a time corresponding to the second predetermined time t2. The symbol M is a threshold for determining the on / off state of the arc detection holding signal F at time q. That is, when the level of the arc detection holding signal F is equal to the threshold value M, or when the level of the arc detection holding signal F is greater than the threshold value M, the arc detection holding signal F is assumed to be in the OFF state, and the arc detection holding signal When the level of F is smaller than the threshold value M, it is assumed that the arc detection holding signal F is on.

図３（Ｆ）によれば、アーク検出保持信号Ｆは、時刻ａにおいて保持器１２３がアーク検出信号Ｃを入力すると、アーク検出信号Ｃが時刻ａからｂまでの間でオンであるからその信号を受けてオンとなり、その後、時刻ｂから保持器１２３の時定数にしたがって漸増する。同様に、時刻ｃにおいてアーク検出信号Ｃを再度入力すると、アーク検出信号Ｃが時刻ｃからｄまでの間でオンであるからその信号を受けてオンとなり、その後、時刻ｄから漸増し、さらに時刻ｅおいて、アーク検出信号Ｃを再々度入力すると、アーク検出信号Ｃが時刻ｅからｆまでの間でオンであるからその信号を受けてオンとなり、その後、時刻ｆから漸増していることがわかる。 According to FIG. 3 (F), the arc detection holding signal F is the signal since the arc detection signal C is on from time a to b when the cage 123 inputs the arc detection signal C at time a. Is turned on, and then gradually increases according to the time constant of the cage 123 from time b. Similarly, when the arc detection signal C is input again at the time c, the arc detection signal C is turned on in response to the signal from the time c to d, and then gradually increases from the time d. At e, when the arc detection signal C is input again, the arc detection signal C is turned on since the arc detection signal C is on from time e to f, and then gradually increases from time f. Recognize.

図３（Ｋ）は、アーク検出保持信号Ｆに基づく遅延信号を示す。横軸ｔは経過時間、縦軸は遅延信号のオンおよびオフをそれぞれ示す。記号δ２（２箇所）は、遅延信号における遅延時間を示す。 FIG. 3K shows a delay signal based on the arc detection holding signal F. The horizontal axis t indicates elapsed time, and the vertical axis indicates ON and OFF of the delay signal. Symbol δ2 (two locations) indicates a delay time in the delay signal.

図３（Ｇ）は、モノステーブル回路１２４によるモノステーブル信号Ｇを示し、横軸が経過時間ｔ、縦軸がモノステーブル信号Ｇのオンおよびオフをそれぞれ示す。つまり、モノステーブル信号Ｇは、アーク検出保持信号Ｆをトリガー信号としてオンし、そこから第２の所定時間ｔ２が経過した後、オフに戻る信号を示す。図３（Ｆ）および図３（Ｇ）によれば、最初、アーク検出信号Ｃを入力してから（アーク検出保持信号Ｆがオンしてから）第２の所定時間ｔ２が経過したとき、アーク検出保持信号Ｆがオフ状態であること、すなわちアーク放電を検出していない状態であることを示す。 FIG. 3G shows the monostable signal G by the monostable circuit 124, where the horizontal axis shows the elapsed time t and the vertical axis shows on and off of the monostable signal G, respectively. That is, the monostable signal G indicates a signal that turns on using the arc detection holding signal F as a trigger signal and returns to the off state after the second predetermined time t2 has elapsed therefrom. 3 (F) and 3 (G), when the second predetermined time t2 elapses after the arc detection signal C is first input (after the arc detection hold signal F is turned on), the arc This indicates that the detection holding signal F is in an off state, that is, a state in which no arc discharge is detected.

図３（Ｇ’）は、モノステーブル信号Ｇ’を示す。つまり、モノステーブル信号Ｇ’は、アーク検出保持信号Ｆをトリガー信号としてオンし、そこから第２の所定時間ｔ２’が経過した後、オフに戻る信号を示す。図３（Ｆ）および図３（Ｇ’）によれば、最初、アーク検出信号Ｃを入力してから（アーク検出保持信号Ｆがオンしてから）第２の所定時間ｔ２’が経過したとき、アーク検出保持信号Ｆがオン状態であること、すなわちアーク放電を検出している状態であることを示す。 FIG. 3 (G ′) shows the monostable signal G ′. That is, the monostable signal G ′ indicates a signal that is turned on using the arc detection holding signal F as a trigger signal and returns to the off state after a second predetermined time t2 ′ has elapsed therefrom. According to FIG. 3 (F) and FIG. 3 (G ′), when the second predetermined time t2 ′ elapses after the arc detection signal C is first input (after the arc detection hold signal F is turned on). This indicates that the arc detection holding signal F is in an on state, that is, an arc discharge is being detected.

図３（Ｈ）は、フリップフロップ回路１２５による第２の電源遮断／再起動信号Ｈを示し、横軸は経過時間ｔ、縦軸は第２の電源遮断／再起動信号Ｈをそれぞれ示す。図３（Ｆ）および図３（Ｇ）によれば、第２の電源遮断／再起動信号Ｈは、経過時間に拘わらずオフ状態となる。 3H shows the second power-off / restart signal H by the flip-flop circuit 125, the horizontal axis shows the elapsed time t, and the vertical axis shows the second power-off / restart signal H. According to FIG. 3 (F) and FIG. 3 (G), the second power shutdown / restart signal H is turned off regardless of the elapsed time.

一方、図３（Ｈ’）は、フリップフロップ回路１２５による第２の電源遮断／再起動信号Ｈ’を示し、横軸は経過時間ｔ、縦軸は第２の電源遮断／再起動信号Ｈ’をそれぞれ示す。図３（Ｆ）および図３（Ｇ’）によれば、第２の電源遮断／再起動信号Ｈ’は、時刻ａにおいて最初にアーク放電を検出してから第２の所定時間ｔ２’だけ経過した後、オフからオンとなり、さらに第３の所定時間ｔ３だけ経過した後、リセットされてオフ状態となる。 On the other hand, FIG. 3 (H ′) shows the second power cut-off / restart signal H ′ by the flip-flop circuit 125, the horizontal axis is the elapsed time t, and the vertical axis is the second power cut / restart signal H ′. Respectively. According to FIG. 3 (F) and FIG. 3 (G ′), the second power cut-off / restart signal H ′ has elapsed for the second predetermined time t2 ′ since the first arc discharge was detected at time a. After that, it is turned on from off, and after a third predetermined time t3 has passed, it is reset and turned off.

図３（Ｉ）は、第２のオンディレイ信号Ｉ、すなわちハードアークを停止する期間を表す信号を示し、横軸が経過時間t、縦軸がハードアークを停止する期間のタイミングをそれぞれ示す。記号ｔ３は、第２の電源遮断／再起動信号Ｈ’のオフからオンへの切替え時点からハードアークを停止する時間である第３の所定時間を示す。 FIG. 3I shows the second on-delay signal I, that is, a signal representing a period during which the hard arc is stopped, and the horizontal axis indicates the elapsed time t and the vertical axis indicates the timing during which the hard arc is stopped. Symbol t3 indicates a third predetermined time, which is a time for stopping the hard arc from the time point when the second power cut-off / restart signal H ′ is switched from OFF to ON.

図４（Ｊ）は、第２の所定時間ｔ２の場合、ＯＲ回路１２７による電源の遮断または再起動を行うための最終段に位置するアーク検出信号である電源遮断／再起動信号Ｊを示し、横軸が経過時間ｔ、縦軸が電源遮断／再起動信号Ｊをそれぞれ示す。 FIG. 4 (J) shows a power cutoff / restart signal J that is an arc detection signal located at the final stage for shutting down or restarting the power by the OR circuit 127 at the second predetermined time t2. The horizontal axis represents the elapsed time t, and the vertical axis represents the power shutdown / restart signal J.

図４（Ｊ’）は、図４（Ｊ）と同様に、第２の所定時間ｔ２’の場合、ＯＲ回路１２７による電源の遮断または再起動を行うための最終段に位置するアーク検出信号である電源遮断／再起動信号Ｊ’を示し、横軸が経過時間ｔ、縦軸が電源遮断／再起動信号Ｊ’をそれぞれ示す。 FIG. 4 (J ′) shows an arc detection signal located at the final stage for shutting down or restarting the power supply by the OR circuit 127 in the case of the second predetermined time t2 ′, as in FIG. 4 (J). A certain power shutdown / restart signal J ′ is shown, the horizontal axis represents the elapsed time t, and the vertical axis represents the power shutdown / restart signal J ′.

保持器１２３は、アーク検出信号Ｃを入力すると、アーク検出信号Ｃを当該保持器１２３の時定数によって、時間が経過すると共に漸増するように保持するアーク検出保持信号Ｆを生成し、そのアーク検出保持信号Ｆをフリップフロップ回路１２５およびモノステーブル回路１２４に出力する。つまり、保持器１２３によるアーク検出保持信号Ｆは、保持器１２３がない場合、図２（Ｃ）に示すように、時刻ａのアーク検出信号Ｃによりオンとなる。そして、図２（Ｅ）に示すように、電源が遮断され、時刻ｂにおいて瞬時にオフとなる。一方、保持器１２３が有る場合、アーク検出保持信号Ｆは、図３（Ｆ）に示すように、時刻ａにおいて比較器１１２によるアーク検出信号Ｃが保持器１２３に入力されてオンとなる。そして、電源が遮断された後、時刻ｂから実線および２点鎖線で示す応答曲線に沿ってレベルが変化し、時刻ｑ以後オフ状態に至る。応答曲線は、保持器１２３によるフィルタ回路の時定数に基づくものである。これにより、アーク検出器１３４によるアーク検出信号Ｃを出力した後、電源を遮断してもアーク検出保持信号Ｆを保持することができる。したがって、アーク放電を検出して電源を遮断した場合であっても、アーク放電を検出している状態であるか否かを判定することができる。つまり、アーク放電が連続的に発生するか否かを検出することができる。 Receiving the arc detection signal C, the cage 123 generates an arc detection holding signal F that holds the arc detection signal C so as to gradually increase with time according to the time constant of the cage 123, and detects the arc. The holding signal F is output to the flip-flop circuit 125 and the monostable circuit 124. That is, the arc detection holding signal F by the cage 123 is turned on by the arc detection signal C at time a as shown in FIG. Then, as shown in FIG. 2 (E), the power supply is shut off, and the power is instantaneously turned off at time b. On the other hand, when the cage 123 is present, the arc detection holding signal F is turned on when the arc detection signal C from the comparator 112 is input to the cage 123 at time a as shown in FIG. Then, after the power is shut off, the level changes along the response curve indicated by the solid line and the two-dot chain line from time b, and the state is turned off after time q. The response curve is based on the time constant of the filter circuit by the cage 123. Thus, after the arc detection signal C is output by the arc detector 134, the arc detection holding signal F can be held even if the power is turned off. Therefore, even when arc discharge is detected and the power supply is shut off, it can be determined whether or not arc discharge is being detected. That is, it is possible to detect whether or not arc discharge occurs continuously.

モノステーブル回路１２４は、アーク検出保持信号Ｆを入力すると、図３（Ｇ）または（Ｇ’）に示すように、アーク検出保持信号Ｆをトリガパルス信号としてオンし、第２の所定時間ｔ２，ｔ２’が経過した後オフに戻るモノステーブル信号ＧまたはＧ'をそれぞれフリップフロップ回路１２５に出力する。 When the arc detection holding signal F is input, the monostable circuit 124 turns on the arc detection holding signal F as a trigger pulse signal as shown in FIG. 3G or (G ′), and the second predetermined time t2, A monostable signal G or G ′ that returns to OFF after t2 ′ has elapsed is output to the flip-flop circuit 125, respectively.

フリップフロップ回路１２５は、アーク検出保持信号Ｆをセット側に入力し、かつモノステーブル回路１２４によるモノステーブル信号ＧまたはＧ’をリセット側に入力すると、図３（Ｈ）または（Ｈ’）に示すように、アーク検出信号Ｃが出力してから第２の所定時間ｔ２またはｔ２’だけ経過した際に、アーク検出保持信号Ｆがオンしているか否かを判断し、その結果により、第２の所定時間ｔ２’が経過した際に、アーク検出保持信号Ｆがオンしているとき、つまりアーク検出保持信号Ｆがアーク検出信号Ｃの影響を受けているとき、そのアーク放電をハードアークと判定し、電源を遮断する。そして、さらに第３の所定時間ｔ３が経過した後、電源を再起動するための中間段に位置するアーク検出信号である第２の電源遮断／再起動信号Ｈ’をＯＲ回路１２７に出力する。また第２の所定時間ｔ２が経過した際に、アーク検出保持信号Ｆがオフしているとき、つまりアーク検出保持信号がアーク検出信号Ｃの影響を受けていないとき、電源を再起動するための中間段に位置するアーク検出信号である第２の電源遮断／再起動信号ＨをＯＲ回路１２７に出力する。 When the arc detection holding signal F is input to the set side and the monostable signal G or G ′ from the monostable circuit 124 is input to the reset side, the flip-flop circuit 125 is shown in FIG. 3 (H) or (H ′). As described above, when the second predetermined time t2 or t2 ′ has elapsed since the output of the arc detection signal C, it is determined whether or not the arc detection holding signal F is turned on, and the second When the arc detection holding signal F is on when the predetermined time t2 ′ has elapsed, that is, when the arc detection holding signal F is affected by the arc detection signal C, the arc discharge is determined as a hard arc. Shut off the power. Then, after the third predetermined time t3 has passed, a second power cut-off / restart signal H ′ that is an arc detection signal positioned at an intermediate stage for restarting the power is output to the OR circuit 127. Further, when the arc detection holding signal F is turned off when the second predetermined time t2 has elapsed, that is, when the arc detection holding signal is not affected by the arc detection signal C, the power supply is restarted. A second power shutoff / restart signal H, which is an arc detection signal located at the intermediate stage, is output to the OR circuit 127.

フリッププロップ回路１２５は、アーク検出保持信号Ｆをセット側に入力して信号処理する場合、実際上、図３（Ｋ）に示すように、アーク検出保持信号Ｆを入力する代わりに、保持器１２３によるアーク検出保持信号Ｆのオフからオンへのタイミングを遅延時間δ２だけ遅延させた遅延信号Ｋを入力するようにしてもよい。遅延信号Ｋは、論理回路、例えばＮＯＴ回路２個を保持器１２３とフリップフロップ回路１２５との間に直列に接続することにより、論理回路の出力信号として得ることができる。この遅延信号Ｋは、元の信号をそのままにし、時間のみを遅延させた信号である。これにより、フリップフロップ回路１２５による出力信号を安定な信号とすることができる。何故ならば、フリップフロップ回路１２５の入力信号が、セット側がオフであり、リセット側がオンであるとき、フリップフロップ回路１２５の出力信号がオフとなる。次に、フリップフロップ回路１２５の入力信号が、セット側がオンであり、リセット側がオンであるとき、フリップフロップ回路１２５の出力信号が直前のオフを保持するからである。 When the signal processing is performed by inputting the arc detection holding signal F to the set side, the flip-flop circuit 125 is actually a holder 123 instead of inputting the arc detection holding signal F as shown in FIG. Alternatively, a delay signal K obtained by delaying the timing from the OFF to the ON of the arc detection holding signal F by the delay time δ2 may be input. The delay signal K can be obtained as an output signal of the logic circuit by connecting two logic circuits, for example, two NOT circuits in series between the holder 123 and the flip-flop circuit 125. The delayed signal K is a signal obtained by delaying only the time while keeping the original signal as it is. Thus, the output signal from the flip-flop circuit 125 can be a stable signal. This is because when the input signal of the flip-flop circuit 125 is off on the set side and the reset side is on, the output signal of the flip-flop circuit 125 is off. Next, when the input signal of the flip-flop circuit 125 is on on the set side and the reset side is on, the output signal of the flip-flop circuit 125 holds the previous off.

次に、ＯＲ回路１２７は、第１の電源遮断／再起動信号Ｅおよび第２の電源遮断／再起動信号ＨまたはＨ’を入力すると、出力信号である電源遮断／再起動信号Ｊは、最初のアーク放電が発生してから第２の所定時間ｔ２が経過した際に、アーク検出保持信号Ｆがオフ状態であるからアーク放電を検出していない状態であると判断したとき、図４（Ｊ）に示すように、オフとなり、電源は切断されず接続され続ける。また、電源遮断／再起動信号Ｊは、最初のアーク放電が発生してから第２の所定時間ｔ２’が経過した際に、アーク検出保持信号Ｆがオン状態であるからアーク放電を検出している状態であると判断したとき、図４（Ｊ’）に示すように、オンとなり、そのアーク放電はハードアークであると判定し、直ちに電源は遮断され、さらに第３の所定時間ｔ３が経過した後、電源は再起動する。ここで、ＯＲ回路１２７は論理和の演算を行う。これにより、アーク検出信号Ｃを出力した後、電源を遮断してもその後に発生するアーク放電を検出することができ、かつアーク放電が最初に発生した時刻から第２の所定時間ｔ２’が経過した際に、アーク放電を検出している状態であると判断したとき、そのアーク放電はハードアークであると判定し、電源が遮断され、さらに電源遮断から第３の所定時間t3が経過した後、電源を再起動することができる。 Next, when the OR circuit 127 receives the first power shutdown / restart signal E and the second power shutdown / restart signal H or H ′, the output signal power cutoff / restart signal J is When the second predetermined time t2 has elapsed since the occurrence of the arc discharge of Fig. 4 (J), when it is determined that the arc discharge is not detected because the arc detection hold signal F is in the OFF state, ), The power is turned off and the connection is continued without being cut off. Further, the power shutoff / restart signal J detects the arc discharge because the arc detection holding signal F is on when the second predetermined time t2 ′ has elapsed since the first arc discharge occurred. 4 (J ′), the arc discharge is determined to be a hard arc, the power supply is immediately shut off, and the third predetermined time t3 has elapsed. After that, the power supply restarts. Here, the OR circuit 127 performs a logical sum operation. As a result, after the arc detection signal C is output, even if the power is turned off, it is possible to detect the arc discharge that occurs thereafter, and the second predetermined time t2 ′ has elapsed from the time when the arc discharge first occurred. When it is determined that the arc discharge is being detected, the arc discharge is determined to be a hard arc, the power is shut off, and after a third predetermined time t3 has elapsed since the power was shut off. The power can be restarted.

したがって、アーク放電を検出して電源を遮断した場合であっても、アーク放電が連続的に発生するときにはアーク検出保持信号Ｆがオン状態になっているから、アーク検出保持信号Ｆの状態によりアークが連続的に発生するか否かを検出することができ、かつ、その発生を検出することにより、ハードアークを抑制することができる。 Therefore, even when the arc discharge is detected and the power supply is shut off, the arc detection holding signal F is on when the arc discharge is continuously generated. It is possible to detect whether or not is continuously generated and to detect a hard arc by detecting the occurrence.

図５は、本発明に係るアーク放電抑止装置におけるハードアークを検出する手順を示す図である。以下、アーク放電抑止装置におけるハードアークを検出する手順を説明する。 FIG. 5 is a diagram showing a procedure for detecting a hard arc in the arc discharge suppressing device according to the present invention. Hereinafter, a procedure for detecting a hard arc in the arc discharge suppressing device will be described.

まず、電源装置１３０は、真空装置１０７の電極に供給する電源の交流放電電流に基づく直流電流値〔Ｂ〕と、アーク放電を判定するための基準電流であるアーク電流検出レベルＬとを比較し、直流電流値〔Ｂ〕がアーク電流検出レベルＬに等しいとき、または直流電流値〔Ｂ〕がアーク電流検出レベルＬより大きいとき、アーク放電が発生しているものと判定し、アーク検出信号Ｃを出力する（ステップＳ１）。 First, the power supply device 130 compares the DC current value [B] based on the AC discharge current of the power supplied to the electrode of the vacuum device 107 with the arc current detection level L that is a reference current for determining arc discharge. When the DC current value [B] is equal to the arc current detection level L, or when the DC current value [B] is greater than the arc current detection level L, it is determined that arc discharge has occurred, and the arc detection signal C Is output (step S1).

そして、第２のアーク制御器１２２の保持器１２３は、アーク検出信号Ｃを入力し、アーク検出信号Ｃを所定の時定数で保持し、得られるアーク検出保持信号Ｆを出力する。つまり、アーク放電が発生した後、アーク検出信号Ｃを一定時間だけ保持する（ステップＳ２）。 The holder 123 of the second arc controller 122 receives the arc detection signal C, holds the arc detection signal C with a predetermined time constant, and outputs the obtained arc detection holding signal F. That is, after the arc discharge occurs, the arc detection signal C is held for a certain time (step S2).

そして、モノステーブル回路１２４は、アーク検出保持信号Ｆを入力し、アーク検出保持信号Ｆをトリガパルス信号としてオンし、第２の所定時間ｔ２’またはｔ２経過後にオフに戻るモノステーブル信号Ｇ’またはＧを出力する。つまり、保持したアーク検出信号Ｃの保持時間ｔ２’またはｔ２の間モノステーブル回路１２４を起動させる（ステップＳ３）。 The monostable circuit 124 receives the arc detection holding signal F, turns on the arc detection holding signal F as a trigger pulse signal, and returns to the off state after the second predetermined time t2 ′ or t2 has elapsed. G is output. That is, the monostable circuit 124 is activated during the holding time t2 'or t2 of the held arc detection signal C (step S3).

そして、Ｒ−Ｓフリップフロップ回路１２５は、アーク検出保持信号Ｆをセット側に入力し、かつモノステーブル信号Ｇ’またはＧ’をリセット側に入力し、第２の所定時間ｔ２’またはｔ２が経過した後、アーク検出保持信号Ｆがオン状態であるかオフ状態であるか、すなわちアーク検出信号Ｃが保持されているか（アーク検出信号Ｃの影響を受けているか）否かを判断する。つまり、第２の所定時間（保持時間）ｔ２’またはｔ２が経過した後、アーク放電を検出している状態であるか否かを判断する（ステップＳ４）。前記ステップ４により、アーク放電を検出している状態であると判断した場合、そのアーク放電をハードアークであると判定する（ステップＳ５）。 Then, the RS flip-flop circuit 125 inputs the arc detection holding signal F to the set side, and inputs the monostable signal G ′ or G ′ to the reset side, and the second predetermined time t2 ′ or t2 has elapsed. After that, it is determined whether the arc detection holding signal F is on or off, that is, whether the arc detection signal C is held (is affected by the arc detection signal C). That is, after the second predetermined time (holding time) t2 'or t2 has elapsed, it is determined whether or not arc discharge is being detected (step S4). If it is determined in step 4 that arc discharge is being detected, it is determined that the arc discharge is a hard arc (step S5).

ハードアークであると判定した後電源は遮断され、さらに、オンディレイタイマー１２６は、ハードアークを停止する時間である第３の所定時間（保持時間）ｔ３だけ保持するタイマーを起動させる。つまり、ハードアーク検出信号の第３の所定時間ｔ３のタイマーを起動させる（ステップＳ６）。第３の所定時間ｔ３が経過した後、ハードアーク検出信号の保持を解除し、電源を再起動する（ステップＳ７）。また、前記ステップ４の結果として、アーク放電を検出している状態でないと判断した場合、運転を継続し終了する。 After determining that the arc is a hard arc, the power supply is shut off, and the on-delay timer 126 starts a timer that holds the hard arc for a third predetermined time (holding time) t3. That is, the timer for the third predetermined time t3 of the hard arc detection signal is started (step S6). After the third predetermined time t3 has elapsed, the holding of the hard arc detection signal is canceled and the power supply is restarted (step S7). If it is determined as a result of step 4 that the arc discharge is not detected, the operation is continued and terminated.

次に、アーク放電抑止装置１３２におけるマイクロアークを検出する手順について説明する。ハードアークと同様に、アーク検出信号Ｃを出力する（ステップＳ１）。そして、電源を遮断し、かつアーク検出信号Ｃの第１の所定時間ｔ１のオンディレイタイマー１１３を起動させる（ステップＳ８）。第１の所定時間ｔ１が経過した後、保持された第１の所定時間ｔ１を解除し、電源を再起動する（ステップＳ９）。 Next, a procedure for detecting a micro arc in the arc discharge suppressing device 132 will be described. Similarly to the hard arc, an arc detection signal C is output (step S1). Then, the power is turned off, and the on-delay timer 113 for the first predetermined time t1 of the arc detection signal C is started (step S8). After the first predetermined time t1 has elapsed, the held first predetermined time t1 is canceled, and the power supply is restarted (step S9).

以上により、アーク放電が発生して直ちに電源を遮断し、電源を遮断してから第１の所定時間ｔ１だけ経過したとき、電源を再起動する。この場合、そのアーク放電をマイクロアークであると判定する。また、アーク放電が発生した後、第２の所定時間ｔ２’が経過した際に、アーク放電を検出している状態であるとき、つまり連続的にアーク放電が発生するものと判断したとき、そのアーク放電をハードアークである判定し、電源を遮断し、さらに、電源を遮断してから第３の所定時間ｔ３が経過したとき、電源を再起動することができる。したがって、アーク放電を検出して電源を遮断した場合であっても、アーク放電が連続的に発生するか否かを検出することができ、かつハードアークを抑制することができる。 As described above, the power supply is shut off immediately after the occurrence of the arc discharge, and the power supply is restarted when the first predetermined time t1 has elapsed since the power supply was shut off. In this case, it is determined that the arc discharge is a micro arc. In addition, when the second predetermined time t2 ′ has elapsed after the occurrence of the arc discharge, when the arc discharge is being detected, that is, when it is determined that the arc discharge is continuously generated, It is determined that the arc discharge is a hard arc, the power source is shut off, and when the third predetermined time t3 has elapsed since the power source was shut off, the power source can be restarted. Therefore, even when arc discharge is detected and the power supply is shut off, it is possible to detect whether or not arc discharge is continuously generated and to suppress hard arc.

以上の説明では、電源装置１３０が、交流型スパッタリング装置に適用する交流電源の場合を示したが、図６に示すように、直流型スパッタリング装置を制御するために、絶縁トランス１０５と直流型のカソード１０８を使用する真空装置１０７との間にＡＣ−ＤＣ電力変換器１３５を配設し、ＡＣ−ＤＣ電力変換器１３５による直流放電電流信号Ａ３をカソード１０８に供給する直流電源の場合にも適用することができる。この場合、例えば図１における直流電流信号Ｂの代わりに直流放電電流信号Ａ３の絶対値を用いる。具体的には、絶対値変換器（図示せず）は、直流放電電流信号Ａ３を入力し、直流放電電流信号Ａ３の絶対値を演算し、演算の結果により、得られる直流放電電流信号Ａ３の絶対値を比較器１１２に出力する。以下の信号処理は、図１と同様である。 In the above description, the power source device 130 is an AC power source applied to an AC type sputtering device. However, as shown in FIG. 6, in order to control the DC type sputtering device, the insulation transformer 105 and the DC type power source device are controlled. The present invention is also applicable to a DC power source in which an AC-DC power converter 135 is disposed between the vacuum device 107 using the cathode 108 and a DC discharge current signal A3 from the AC-DC power converter 135 is supplied to the cathode 108. can do. In this case, for example, the absolute value of the DC discharge current signal A3 is used instead of the DC current signal B in FIG. Specifically, an absolute value converter (not shown) inputs the DC discharge current signal A3, calculates the absolute value of the DC discharge current signal A3, and determines the DC discharge current signal A3 obtained as a result of the calculation. The absolute value is output to the comparator 112. The following signal processing is the same as in FIG.

本発明に係るアーク放電抑止装置をスパッタリング装置に適用した一例を示す制御ブロック図である。It is a control block diagram which shows an example which applied the arc discharge suppression apparatus which concerns on this invention to sputtering apparatus. 本発明に係るアーク放電抑止装置におけるアーク放電が連続的に発生する場合の各信号のタイミングを示す図である。It is a figure which shows the timing of each signal when the arc discharge in the arc discharge suppression apparatus which concerns on this invention generate | occur | produces continuously. 図２の続きを示す図である。FIG. 3 is a diagram showing a continuation of FIG. 2. 図３の続きを示す図である。It is a figure which shows the continuation of FIG. 本発明に係るアーク放電抑止装置におけるハードアークを検出する手順を示す図である。It is a figure which shows the procedure which detects the hard arc in the arc discharge suppression apparatus which concerns on this invention. 本発明に係るアーク放電抑止装置の周辺装置の他の例を示す図である。It is a figure which shows the other example of the peripheral device of the arc discharge suppression apparatus which concerns on this invention. 従来のアーク放電抑止装置をスパッタリング装置に適用した場合の制御ブロック図である。It is a control block diagram at the time of applying the conventional arc discharge suppression apparatus to a sputtering device. 従来のアーク放電抑止装置をスパタリング装置に適用した場合における各信号のタイミングを示す図である。It is a figure which shows the timing of each signal at the time of applying the conventional arc discharge suppression apparatus to a sputtering device. 従来のグロー放電処理装置における制御信号発生器の回路図である。It is a circuit diagram of the control signal generator in the conventional glow discharge processing apparatus.

Explanation of symbols

８制御信号発生器
１１検出レベル設定器
１２休止時間設定器
１３立上り時間時間設定器
１４比較器
１５メモリ回路
１６，１７積分器
１８，１９演算器
２０休止時間幅パルス発生器
１０１従来のスパッタリング装置
１０２ＡＣ―ＤＣ電力変換器
１０３平滑用コンデンサ
１０４ＤＣ−ＡＣ電力変換器
１０５高周波トランス
１０６カレントトランス
１０７真空装置
１０８，１０９カソード
１１０抵抗体
１１１ＡＣ−ＤＣ変換器
１１２比較器
１１３オンディレイタイマー
１１４フリップフロップ回路
１２１スパッタリング装置
１２２第２のアーク制御器
１２３保持器
１２４モノステーブル回路
１２５フリップフロップ回路
１２６オンディレイタイマー
１２７ＯＲ回路
１３０電源装置
１３１第１のアーク制御器
１３２，１３３アーク放電抑止装置
１３４アーク検出器
１３５ＡＣ−ＤＣ電力変換器
ａ検出電流値
ｂ検出レベル
ｃ比較器出力信号
ｄメモリ出力信号
ｅ積分信号
ｆ電流信号
ｇ休止時間幅パルス信号
ｋ制御信号
Ａ交流放電電流信号
ＡＡ交流放電電圧信号
Ａ１アーク放電がある交流放電電流信号
Ａ３直流放電電流信号
Ｂ直流電圧信号または直流電流信号
Ｃアーク検出信号
Ｄ第１のオンディレイ信号
Ｅ第１の電源遮断／再起動信号
Ｆアーク検出保持信号
Ｇ，Ｇ’ モノステーブル信号
Ｈ，Ｈ’ 第２の電源遮断／再起動信号
Ｉ第２のオンディレイ信号
Ｊ，Ｊ’ 電源遮断／再起動信号
Ｌアーク電流検出レベル 8 Control signal generator 11 Detection level setter 12 Pause time setter 13 Rise time setter 14 Comparator 15 Memory circuit 16, 17 Integrator 18, 19 Calculator 20 Pause time width pulse generator 101 Conventional sputtering apparatus 102 AC-DC power converter 103 Smoothing capacitor 104 DC-AC power converter 105 High-frequency transformer 106 Current transformer 107 Vacuum device 108, 109 Cathode 110 Resistor 111 AC-DC converter 112 Comparator 113 On-delay timer 114 Flip-flop circuit 121 Sputtering device 122 Second arc controller 123 Holder 124 Monostable circuit 125 Flip-flop circuit 126 On-delay timer 127 OR circuit 130 Power supply device 131 First arc control 132, 133 Arc discharge suppression device 134 Arc detector 135 AC-DC power converter a Detected current value
b detection level c comparator output signal d memory output signal e integration signal f current signal g pause time width pulse signal k control signal A AC discharge current signal AA AC discharge voltage signal A1 AC discharge current signal with arc discharge A3 DC discharge current Signal B DC voltage signal or DC current signal C Arc detection signal D First on-delay signal E First power shutoff / restart signal F Arc detection hold signal G, G ′ Monostable signal H, H ′ Second power source Shut-down / restart signal I Second on-delay signal J, J 'Power-off / restart signal L Arc current detection level

Claims

In a glow discharge processing apparatus comprising a vacuum apparatus and a power supply apparatus that supplies power to an electrode in the vacuum apparatus, on / off control of a gate of a switching element of the power supply apparatus after detecting arc discharge in the vacuum apparatus An arc discharge suppression device that suppresses arc discharge,
When a direct current value based on a discharge current supplied to the electrode and an arc current detection level that is a reference current value for determining the arc discharge are input, and the direct current value is equal to the arc current detection level, or A comparator that outputs an arc detection signal when the DC current value is greater than an arc current detection level;
A first power shut-off for restarting the power after a first predetermined time has elapsed after inputting the arc detection signal, turning off the power based on the arc detection signal, and indicating a time to stop the power A first arc controller for outputting a restart signal;
The arc detection signal is input, the arc detection signal is held for a time determined by a predetermined time constant , an arc detection holding signal that is turned on while the arc detection signal is held is generated, and a hard arc is determined. When the arc detection holding signal is on when the second predetermined time indicating the time to turn on, the arc discharge is determined to be a hard arc, the power is shut off, and the time to stop the hard arc is further determined. A second arc controller for outputting a second power cut-off / restart signal for restarting the power after a third predetermined time shown;
The first power-off / restart signal and the second power-off / restart signal are input, the first power-off / restart signal, the second power-off / restart signal, An OR circuit that outputs a power shutdown / restart signal for turning off or on the gate of the switching element according to the result of the logical sum of
An arc discharge suppressing device comprising:

The second arc controller is
A holder for inputting the arc detection signal, holding the arc detection signal for a predetermined time constant, and outputting an arc detection holding signal obtained;
A monostable circuit that inputs the arc detection hold signal, turns on the arc detection hold signal as a trigger pulse signal, and outputs a monostable signal that returns to OFF after the second predetermined time has elapsed;
When the arc detection holding signal is input to the set side and the monostable signal is input to the reset side, and the monostable signal changes from on to off after the second predetermined time has elapsed, An R-S flip-flop circuit that determines that the arc discharge is a hard arc when the arc detection hold signal is on, and outputs a second power cut-off / restart signal to cut off the power;
An on-delay timer for setting a third predetermined time indicating a time to stop the hard arc after determining the hard arc;
The arc discharge suppressing device according to claim 1, comprising:

The glow discharge treatment apparatus is
The arc discharge suppressing device according to claim 1, wherein the arc discharge suppressing device is a sputtering device.

In the glow discharge treatment apparatus and a power supply for supplying power to the electrodes of the vacuum device in the vacuum device, after detecting the arcing within the vacuum device, the gate on / off control of the switching elements of the power unit An arc discharge suppression method for suppressing arc discharge,
When a direct current value based on a discharge current supplied to the electrode is compared with an arc current detection level that is a reference current value for determining the arc discharge, and when the direct current value is equal to the arc current detection level, Or generating an arc detection signal when the DC current value is greater than the arc current detection level;
A step of generating a first power cut-off / restart signal for restarting the power supply after a first predetermined time indicating a time for stopping the power supply and shutting off the power supply based on the arc detection signal has elapsed. When,
The arc detection signal is held for a time determined by a predetermined time constant , an arc detection holding signal that is turned on while the arc detection signal is held is generated, and a second predetermined time indicating a time for determining a hard arc When the arc detection hold signal is on when the time has elapsed, the arc discharge is determined to be a hard arc, the power is shut off, and a third predetermined time indicating the time to stop the hard arc has elapsed. Generating a second power shutdown / restart signal for restarting the power after
A power cutoff / restart signal for turning off or on the gate of the switching element is calculated based on the result of a logical sum of the first power cutoff / restart signal and the second power cutoff / restart signal. Generating step;
An arc discharge inhibiting method comprising: