Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4622181B2 - Manufacturing method of electronic component mounting board - Google Patents
[go: Go Back, main page]

JP4622181B2 - Manufacturing method of electronic component mounting board - Google Patents

Manufacturing method of electronic component mounting board Download PDF

Info

Publication number
JP4622181B2
JP4622181B2 JP2001223377A JP2001223377A JP4622181B2 JP 4622181 B2 JP4622181 B2 JP 4622181B2 JP 2001223377 A JP2001223377 A JP 2001223377A JP 2001223377 A JP2001223377 A JP 2001223377A JP 4622181 B2 JP4622181 B2 JP 4622181B2
Authority
JP
Japan
Prior art keywords
plating
electrode layer
substrate
electronic component
base electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001223377A
Other languages
Japanese (ja)
Other versions
JP2003037206A (en
Inventor
斌 岩下
晴彦 牧野
英俊 草野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001223377A priority Critical patent/JP4622181B2/en
Publication of JP2003037206A publication Critical patent/JP2003037206A/en
Application granted granted Critical
Publication of JP4622181B2 publication Critical patent/JP4622181B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、GHz帯等の超高周波用のMMIC(Microwave Monolithic IC)に適用して好適な電子部品実装基板及びその製造方法に関するものである。詳しくは、電子部品実装用の基板に複合電極を備え、メッキ下地電極層とメッキ中間電極層を芯材とし、これら電極層を他の導電部材から成るメッキ被覆電極層で被覆し全体を包み込んで複合電極を構成して、GHz帯等の高周波対応の電子部品のワイヤボンディングに最適な配線電極等を構成できるようにしたものである。
【0002】
【従来の技術】
近年、半導体装置の製造技術の発展に伴い、GHz帯等の超高周波用の半導体集積回路装置を製造するに至っている。この種の半導体集積回路装置は携帯電話機等に組み込む場合を想定している。高周波対応の半導体装置では、動作周波数の低い半導体装置に比べて、半導体素子と配線電極とを接続する場合を一つに例を取っても、高周波信号による高周波抵抗を考慮する必要がある。これは高周波抵抗が増加すると高周波増幅利得が低下してしまい、受信感度等に悪影響を与える。この原因を除くために高周波抵抗を低くする。
【0003】
図7は従来例に係る電子部品実装基板10の配線電極2の構造例を示す断面図である。図7に示す電子部品実装基板10は動作周波数が低い電子部品を実装するための基板1を有している。この基板1には少なくとも片面金属箔を有した有機基板等が使用され、電子部品をワイヤボンディング法により接続するための配線電極2が設けられている。
【0004】
この配線電極2は銅箔をパターニングして形成された銅層2Aを芯材にして、順次、ニッケルメッキ及び金メッキを施して形成されるものである。つまり、配線電極2は芯材の銅層2Aをニッケル層3及び金層4が包括する形状になっている。ニッケル層3はワイヤボンディング時にキャピラリの衝撃を受け止めるために設けられる。キャピラリとは金線等によりワイヤボンディングする際に使用される治具をいい、金属又はセラミックスで構成された治具先端で金線を強力に配線電極2等に加圧するようになされる。
【0005】
【発明が解決しようとする課題】
ところで、GHz帯等の超高周波用の半導体集積回路装置の製造に、通常の配線電極2の構造をそのまま適用すると、以下のような問題がある。
▲1▼ この構造によれば、ニッケル層3及び金層4が芯材の銅層2Aを包括する形状になっているので、GHz帯等の高周波信号を配線電極2に通電したとき、配線電極2の表面に高周波電流が流れ、高周波抵抗が一段と大きくなる。ニッケルの欠点は電気抵抗が銅や金に比べて3倍以上大きいことである。
▲2▼ この高周波抵抗が増加すると高周波増幅利得等が低下して受信感度や送信出力等を低下させる原因となる。金層4は価格的にも厚くできないので、通常数μm以下になされ、高周波使用時にニッケル層3の影響が出る。特に、1GHz以上で使用される高周波パッケージでこのニッケル層3の影響が著しい。
▲3▼ 因みにワイヤボンディング法において、配線電極2からニッケル層3を省略すると、金層4の下部の銅層2Aが軟弱なことから、キャピラリの熱圧着力が金層4及び銅層2Aに吸収されて接続不良の原因となる。
【0006】
そこで、この発明はこのような従来の課題を解決したものであって、電子部品実装用の基板に設ける電極構造を工夫して、GHz帯等の高周波対応電子部品のワイヤボンディングに最適な配線電極等を構成できるようにした電子部品実装基板及びその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
上述した課題は、電子部品を実装するための金属箔を有した基板と、この基板に設けられた電極とを備え、この電極は基板の金属箔をパターニングして形成されたメッキ下地電極層と、このメッキ下地電極層上に導電部材をメッキ積層されたメッキ中間電極層と、これらのメッキ下地電極層及びメッキ中間電極層を他の導電部材で被覆し全体を包み込んだメッキ被覆電極層とを有することを特徴とする電子部品実装基板によって解決される。
【0008】
本発明に係る電子部品実装基板によれば、当該メッキ下地電極層とメッキ中間電極層を芯材とし、これら電極層を他の導電部材から成るメッキ被覆電極層で被覆し全体を包み込んだ構造の複合電極を形成することができる。しかも、メッキ下地電極層及びメッキ被覆電極層に抵抗の小さい銅や金等の導電部材を使用し、メッキ中間電極層に比較的硬いニッケル等の導電部材を使用することにより、GHz帯等の高周波対応の電子部品のワイヤボンディングに最適な電極構造を提供することができる。
【0009】
本発明に係る電子部品実装基板の製造方法は少なくとも一方の面に金属箔を有した絶縁性の基板に電極を製造する方法であって、基板の金属箔をパターニングしてメッキ下地電極層を形成する工程と、メッキ下地電極を取り囲むように、かつ、該メッキ下地電極層の厚さよりも高くなるようにマスク部材を形成する工程と、このマスク部材を型枠にしてメッキ下地電極層に所望の導電部材をメッキする工程とを含むことを特徴とするものである。
【0010】
本発明に係る電子部品実装基板の製造方法によれば、少なくとも一方の面に金属箔を有した絶縁性の基板に電極を形成する場合、マスク部材の高さをhとし、メッキ下地電極の厚みをtとすると、メッキ下地電極上に、サイドエッジが垂直に切り立った所望の導電部材から成る(h−t)の厚みのメッキ中間電極を積み上げることができる。しかも、メッキ下地電極層上のみに導電部材が積層され、メッキ下地電極層の側面にはメッキされない。
【0011】
従って、マスク部材を除去した後に、このメッキ下地電極の側面、メッキ中間電極の側面及び該メッキ中間電極の上面を覆うように更に、他の導電部材をメッキすることにより、当該メッキ下地電極とメッキ中間電極を芯材とし、これら電極を他の導電部材で被覆した複合電極構造を実現することができる。
【0012】
本来、電気抵抗の低い銅層等を有効に使用した複合電極構造の配線電極や端子電極を形成すること、及び、その複合電極形状を制御することにより、インピーダンス制御を配慮した高周波用の電子部品実装基板を提供することができるようになる。
【0013】
【発明の実施の形態】
続いて、この発明に係る電子部品実装基板及びその製造方法の一実施の形態について、図面を参照しながら説明をする。
(1)実施形態
図1は本発明に係る実施形態としての電子部品実装基板100の電極構造例を示す断面図である。
この実施形態では電子部品実装用の基板に複合電極構造の電極を備え、メッキ下地電極層とメッキ中間電極層を芯材とし、これら電極層を他の導電部材から成るメッキ被覆電極層で被覆し全体を包み込んで、GHz帯等の高周波対応の電子部品のワイヤボンディングに最適な電極構造を提供できるようにしたものである。
【0014】
図1に示す電子部品実装基板100は電子部品を実装するための基板11を有している。この基板11には少なくとも片面金属箔を有した有機基板等が使用され、電子部品を接続するための電極12が設けられている。この電極12は金属箔の一例となる銅箔をパターニングして形成されたメッキ下地電極層12Aを有している。このメッキ下地電極層12A上にはメッキ中間電極層12Bが設けられ、導電部材の一例となるニッケルをメッキして積層されたものである。
【0015】
これらのメッキ下地電極層12A及びメッキ中間電極層12Bはメッキ被覆電極層12Cによって被覆され全体を包み込むようになされる。メッキ被覆電極層12Cは他の導電部材の一例となる金メッキによって構成される。
【0016】
次に、電子部品実装基板100の形成方法について説明をする。図2A〜Dは電子部品実装基板100の形成例を示す断面図である。
この実施形態では少なくとも一方の面に絶縁性の基板の一例となる銅箔11Aを有した有機基板11に電極12を製造する場合を前提とする。これを製造条件にして、図2Aに示す片面銅箔付き有機基板11上にレジスト膜18を選択的に形成する。レジスト膜18は例えば以下のように形成する。有機基板11の銅箔11Aの全面に図示しないレジストを塗布する。その後、電極パターンを焼き付けたレチクルをマスクにしてレジストを露光する。その後、レジストを現像する。これにより、レジスト膜18が形成される。
【0017】
そして、図2Aに示したレジスト膜18をマスクにして余分な銅箔11Aを選択的にエッチングして除去する。これにより、図2Bに示す有機基板11の一方の面にメッキ下地電極層12Aを形成することができる。その後、図2Cに示すメッキ下地電極層12Aを取り囲むように、かつ、このメッキ下地電極層12Aの厚さよりも高くなるようにマスク部材19を形成する。このマスク部材19は例えば以下のように形成する。
【0018】
まず、メッキ下地電極層12Aを有した有機基板11の全面にフォトレジストを形成する。フォトレジストにはメッキ下地電極層12Aの厚さよりも厚いドライフィルムが使用される。その後、電極パターンを焼き付けたレチクルをマスクにしてドライフィルムを露光する。その後、ドライフィルムを現像する。これにより、メッキ下地電極層12Aを取り囲み、このメッキ下地電極層12Aの厚さよりも高くなったマスク部材19を形成することができる。
【0019】
その後、図2Cに示したマスク部材19を型枠にしてメッキ下地電極上に所望の導電部材を無電解メッキする。このとき、無電解メッキ液にはニッケルメッキ液が使用される。厚いフォトレジストを使用してメッキを行うので、断面形状が安定したメッキ中間電極層12Bが得られる。
【0020】
これにより、図2Dに示すメッキ下地電極層12A上にメッキ中間電極層12Bを形成することができる。その後、ドライフィルムを除去し、これらのメッキ下地電極層12A及びメッキ中間電極層12Bを無電解メッキする。このとき、無電解メッキ液には無電解金メッキ液が使用される。このメッキによってメッキ下地電極層12A及びメッキ中間電極層12Bがメッキ被覆電極層12Cによって被覆され全体を包み込むようになされる。
【0021】
この結果、電極断面の外周面の金層がニッケル層を介さずに直接銅箔面に接続された構造となり、図1に示したメッキ被覆電極層12Cにより覆われた電極12が完成する。この電極12を形成した基板11には電子部品が実装される。例えば、電子部品にはワイヤーボンディング可能な半導体チップである。
【0022】
このように、本発明に係る実施形態としての電子部品実装基板100によれば、当該メッキ下地電極層12Aとメッキ中間電極層12Bを芯材とし、これら電極層を他の導電部材から成るメッキ被覆電極層12Cで被覆し全体を包み込んだ複合電極構造の配線電極や端子電極を形成することができる。
【0023】
しかも、メッキ下地電極層12A及びメッキ被覆電極層12Cに抵抗の小さい銅や金等の導電部材を使用し、メッキ中間電極層12Bに比較的硬いニッケル等の導電部材を使用することにより、GHz帯等の高周波対応の電子部品のワイヤボンディングに最適な電子部品実装基板100を提供することができる。
【0024】
(2)実施例
図3は本発明に係る実施例としての半導体素子実装基板200の構成例を示す断面図である。
この実施例では電子部品実装基板の一例となる半導体素子実装基板200を構成し、この基板200に複合電極構造の配線電極を備え、ワイヤボンディング時の衝撃をメッキ中間電極層12Bで阻止できるようにすると共に、従来方式の配線電極よりも高周波抵抗を低減できるようにしたものである。
【0025】
図3に示す半導体素子実装基板200は絶縁性の基板の一例となる有機基板21を使用したワイヤボンディング方法によるPBGA(プラスティック・ボール・グリッドアレイ)である。有機基板21にはプリプレグや、両面銅箔基板等を加工したものが使用される。有機基板21の一方の面には配線電極22A,22C、ダイパッド22B等が設けられ、その裏面には複数の端子電極23が設けられる。配線電極22A,22Cと端子電極23とは基板21中のコンタクトホール24を介在して電気的に接続されている。
【0026】
配線電極22A,22C及びダイパッド22Bは、銅箔及び銅メッキから成るメッキ下地電極層12Aとニッケルメッキから成るメッキ中間電極層12Bを芯材とし、これら電極層を金メッキから成るメッキ被覆電極層12Cで被覆し全体を包み込んだ複合電極構造を有している。
【0027】
配線電極22A等の総膜厚は銅箔を含む銅層が20〜30μm、ニッケル層が5〜7μm、金層が0.1〜5μm程度である。表皮効果を受けやすい配線電極表面、例えば、5μmは金や銅といった電気抵抗の低い金属層で構成する必要があるためである。ニッケル層は厚く(5μm以上)メッキしないと応力受容効果が少ないためである。
【0028】
端子電極23は銅箔及び銅メッキから成るメッキ下地電極層12Aを、金メッキから成るメッキ被覆電極層12Cで被覆し全体を包み込んだ複合電極構造を有している。端子電極23の総膜厚は銅箔を含む銅層が20〜30μm、金層が0.1〜0.5μm程度である。
【0029】
このダイパッド22Bには半導体素子25が接着剤17等により接合(ダイボンド)されている。半導体素子25には例えば、GHz帯の高周波信号を取り扱う高周波トランジスタ回路等が内蔵されている。このダイパッド22Bの表面の周囲又は一辺に沿って配線電極22A,22Cが設けられ、このダイパッド22Bの裏面には複数の端子電極23が設けられる。
【0030】
この有機基板21の表面に端子電極23を設け、裏面に一部の配線電極22A,22Cを設ける場合もある。端子電極23の各々には半田ボール(バンプ電極)27が形成されている。この半田ボール27はプリント配線基板等に対して当該半導体素子実装基板200をフェイス・ツウ・フェイス接合するために設けられる。
【0031】
このダイパッド22Bに接合され支持された半導体素子25と、ダイパッド22Bの周囲又は一辺に沿って設けられた配線電極22A,22Cと端子電極23等との間がボンディングワイヤ20及びコンタクトホール24を介在して電気的に接続される。この例ではダイパッド22B上の半導体素子25とその周囲の配線電極22A,22Cとの間がボンディングワイヤ20によって接続される。
【0032】
このワイヤボンディング時に、複合電極構造におけるニッケル組成のメッキ中間電極層12Bが衝撃を受け止めるようになされる。ボンディング後の半導体素子25や、ボンディングワイヤ20及び配線電極22A,22C,半導体素子実装基板200はモールド樹脂26によって封止される。ボンディングワイヤ20の材質は金であり、合金線の場合は金にSi、Ca又はPdの金属を微量添加したものである。
【0033】
続いて、半導体素子実装基板200の製造方法について説明をする。図4〜図6は半導体素子実装基板200の形成例(その1〜3)を示す断面図である。
この実施例では両面に銅箔11A,11Bを有した有機基板21の一方の面に配線電極22A,22Cを形成し、他方の面に端子電極23を形成し、その後、半導体素子25を実装する場合を想定する。
その際の配線電極22A,22Cは銅箔及び銅メッキから成るメッキ下地電極層12Aとニッケルメッキから成るメッキ中間電極層12Bを芯材とし、これら電極層を金メッキから成るメッキ被覆電極層12Cで被覆し全体を包み込んだ複合電極構造とする。
【0034】
端子電極23は銅箔及び銅メッキから成るメッキ下地電極層12Aを、金メッキから成るメッキ被覆電極層12Cで被覆し全体を包み込んだ複合電極構造とすることを前提とする。
これを製造条件にして、まず、図4Aに示す両面銅箔を有した有機基板(銅貼り積層基板)21を準備する。この有機基板21には中間配線層を有したプリプレグを含む場合もある。この有機基板21は0.1mm〜2mmのエポキシやBTレジンのような樹脂に3μm〜12μmの銅箔が両面に接着されているものである。
【0035】
図4Bで有機基板21にコンタクトホール24を形成する。コンタクトホール24は有機基板21の一方の面に形成される配線電極22A,22Cとその裏面に形成される端子電極23とを電気的に接続するためである。このとき、ドリル又はレーザー光を使用して有機基板21にスルーホールを開孔し、スルーホールメッキと呼ばれている銅メッキ(無電解メッキ+電解)によりスルーホールを銅で満たす。
【0036】
このとき、両面銅箔にも厚み20μm〜30μm程度の銅メッキが積層される。銅メッキは硫酸銅系無電解銅メッキ液をメッキ浴漕で70℃に加温し、その中に有機基板21を30分間程度浸漬するようになされる。このメッキ条件により、1μm程度の銅メッキを形成することができる。この方法で両面の銅箔を接続導通可能な銅充填スルーホールによりコンタクトホール24を形成することができる。なお、メッキ液中への浸漬時間が短いと薄く、長いと厚くメッキされる。
【0037】
図4Cにおいて、有機基板21の表裏の銅箔11A,11Bをパターニングしてメッキ下地電極層12Aを形成する。このとき、有機基板21の表裏に図示しないレジスト膜を選択的に形成する。レジスト膜は例えば次のように形成する。有機基板21の銅箔11A,11Bの全面にレジストを塗布する。その後、配線電極パターンや端子電極パターンを焼き付けたレチクルをマスクにしてレジストを露光する。その後、レジストを現像する。これにより、有機基板21の表裏にレジスト膜を形成することができる。
【0038】
そして、レジスト膜をマスクにして余分な銅箔11A,11Bを選択的にエッチングして除去する。これにより、図4Cに示す有機基板21の一方の面には配線電極22A,22Cの一部となるメッキ下地電極層12Aを形成すること、及び、他方の面には端子電極23の一部となるメッキ下地電極層12Aを形成することができる。このとき、ダイパッド22も同様に下地層が形成される。
【0039】
その後、図5Aにおいて、有機基板21で配線電極22A,22Cを形成する側のメッキ下地電極層12Aを取り囲むように、かつ、該メッキ下地電極層12Aの厚さよりも高くなるようにマスク部材29を形成する。このマスク部材29は例えば以下のように形成する。このとき、ダイパッド22も同様にマスク部材29が形成される。
【0040】
まず、有機基板21の裏面にはレジストを全面に塗布してニッケルメッキ阻止用のレジスト膜28を形成する。その後、ドライフィルムを現像する。メッキ下地電極層12Aを有した有機基板21の全面にフォトレジストの壁を形成する。フォトレジストにはメッキ下地電極層12Aの厚さよりも厚いドライフィルムを使用する。ドライフィルムの厚みは35μm〜40μm程度である。
【0041】
その後、配線電極パターンやダイパッドパターンを焼き付けたレチクルをマスクにしてドライフィルムを露光する。このときの配線電極パターンの幅はメッキ下地電極層12Aの幅よりも35μm程度広めに設計しておくとよい。メッキ下地電極層12Aの両脇に銅メッキが及ぶからである。これにより、メッキ下地電極層12Aを取り囲み、このメッキ下地電極層12Aの厚さよりも高くなったマスク部材29を形成することができる。マスク部材29の壁の高さは35μm〜40μmである。
【0042】
ここでマスク部材29の高さをhとし、メッキ下地電極層12Aの厚みをtとすると、メッキ下地電極層12A上に、サイドエッジが垂直に切り立ったニッケルメッキから成る、最大で(h−t)の厚みのメッキ中間電極層12Bを積み上げることができる。
【0043】
その後、図5Aに示したマスク部材29を型枠にしてメッキ下地電極層12Aに所望の導電部材をメッキする。ここでは、無電解メッキ液に関して導電部材の一例となる銅メッキ液及びニッケルメッキ液が使用される。銅メッキについては上述した通りである。
【0044】
ニッケルメッキは無電解ニッケルメッキ液(ワールドメタル社製:商品名トップケミカルアロイ66)等をメッキ浴漕で65℃に加温し、その中に有機基板21を30分間程度浸漬するようになされる。これにより、5μm程度のニッケルメッキを形成することができる。このとき、ダイパッド22も同様にニッケルメッキが施される。
【0045】
厚いフォトレジストを使用して順に銅メッキ及びニッケルメッキを行うので、断面形状が安定したメッキ中間電極層12Bが得られる。これにより、図5Bに示す銅箔及び銅メッキから成るメッキ下地電極層12A上にニッケルメッキから成るメッキ中間電極層12Bを形成することができる。その後、ドライフィルムをアルカリの水溶液を使用して除去する。有機基板21の裏面のレジスト膜28も全面除去する。この例ではメッキ側面がドライフィルム(レジスト膜)の効果により幅が規制されてシャープに切れているのが特徴である。
【0046】
そして、図5Cにおいて、これらのメッキ下地電極層12A及びメッキ中間電極層12Bを無電解メッキする。このとき、メッキ液には他の導電部材の一例となる無電解金メッキ液が使用される。金メッキは無電解金メッキ液(日立化成製:商品名HGS−2000)等をメッキ浴漕で65℃に加温し、その中に有機基板21を20分間程度浸漬するようになされる。
【0047】
これにより、0.3μm程度の金メッキを形成することができる。この金メッキによってメッキ下地電極層12A及びメッキ中間電極層12Bが、厚み0.1μm〜0.5μm程度のメッキ被覆電極層12Cによって被覆され、全体を包み込むようになされる。これにより、メッキ被覆電極層12Cにより覆われた複合電極構造の配線電極22A,22Cや端子電極23が形成される。この複合電極構造では金と銅箔とが電極側面でニッケルを介さずに直接接続するようになる(図1参照)。
【0048】
その後、図6Aに示すダイパッド22B上に半導体素子25(LSIチップ)を接合する。半導体素子25は接着剤17等によりダイパッド22Bに接合(ダイボンド)される。そして、ダイパッド22Bに接合された半導体素子25と配線電極22A,22Cを図示しないキャピラリによって自動接合される。キャピラリは熱圧着式又は超音波熱圧着式の自動ボンダに取り付けられ、ボンディングワイヤ20を半導体素子25のパッド電極や、有機基板21上の配線電極22A,22Cに対して熱圧着又は超音波熱圧着するようになされる。
【0049】
そして、図6Bに示す有機基板21の表面のボンディングワイヤ20、配線電極22A,22Cの一部又は全部、ダイパッド22B及び半導体素子25をエポキシ樹脂などのモールド樹脂26によって封止する。このとき、モールド樹脂射出整形装置に半導体素子25を接合した有機基板21等をセットし、所定の形状の金型を使用して樹脂封止をする。そして、有機基板21の裏面の複数の端子電極23に半田ボール27を形成する。半田ボール27はプリント基板11に接続するためのものである。その後、電気的な測定検査をした後に、図3に示した半導体素子実装基板200が完成する。
【0050】
このように、本発明に係る電子部品実装基板及びその製造方法によれば、両面に銅箔を有した有機基板21に配線電極22A,22Cや端子電極23を形成する場合、メッキ下地電極層12A上にサイドエッジが垂直に切り立ったニッケルメッキから成るメッキ中間電極層12Bを積み上げることができる。しかも、メッキ下地電極層12A上のみにニッケルメッキが積層され、このメッキ下地電極層12Aの側面には銅メッキがなされるが、その側面にはニッケルメッキがなされない。
【0051】
従って、マスク部材29を除去した後に、このメッキ下地電極層12Aの側面、メッキ中間電極層12Bの側面及び該メッキ中間電極層12Bの上面を覆うように更に、無電解金メッキを施すことにより、当該メッキ下地電極層12Aとメッキ中間電極層12を芯材とする、これら積層電極を金メッキで被覆した複合電極構造の配線電極22A,22Cを再現性良く形成することができる。
【0052】
この複合電極構造の配線電極22A,22Cは銅箔を核にして単純にニッケルメッキ及び金メッキを施す場合に比べて、ニッケルメッキがメッキ下地電極層12A上のみに積層され、メッキ下地電極層12Aの側面には施されないので、高周波電流は電気抵抗の高いニッケルメッキ層には流れずに、銅箔であるメッキ下地電極層12A及び金メッキ層から成るメッキ被覆電極層12Cに流れるようになる(表皮効果)。
【0053】
また、ニッケルメッキによるメッキ中間電極層12Bはワイヤボンディング時に上面からの応力に対してメッキ下地電極層12A等の所定の形状を維持するようになされる。これにより、電気抵抗の高いニッケル層の影響を受け難く、GHz帯等の高周波特性を向上させた高周波対応の半導体素子実装基板200を提供することができる。特に、高周波回路形成において、配線電極22A,22Cのインピーダンス特性が優れているので、安定したインダクタ(コイル素子)を形成することができる。
【0054】
【発明の効果】
以上説明したように、本発明に係る電子部品実装基板によれば、電子部品実装用の基板に設けられた電極は、この基板の金属箔をパターニングして形成されたメッキ下地電極層と、このメッキ下地電極層上に導電部材をメッキ積層されたメッキ中間電極層と、このメッキ下地電極層及びメッキ中間電極層を他の導電部材で被覆し全体を包み込んだメッキ被覆電極層とを有するものである。
【0055】
この構成によって、当該メッキ下地電極層とメッキ中間電極層を芯材とし、これら電極層を他の導電部材から成るメッキ被覆電極層で被覆し全体を包み込んだ構造の複合電極を形成することができる。しかも、メッキ下地電極層及びメッキ被覆電極層に抵抗の小さい銅や金等の導電部材を使用し、メッキ中間電極層に比較的硬いニッケル等の導電部材を使用することにより、GHz帯等の高周波対応の電子部品のワイヤボンディングに最適な電極構造を提供することができる。
【0056】
本発明に係る電子部品実装基板の製造方法によれば、少なくとも一方の面に金属箔を有した絶縁性の基板に電極を形成する際に、この基板の金属箔をパターニングしてメッキ下地電極を形成し、その後、このメッキ下地電極層を取り囲むように、かつ、このメッキ下地電極の厚さよりも高くなるようにマスク部材を形成し、更に、このマスク部材を型枠にしてメッキ下地電極層に所望の導電部材をメッキするようになされる。
【0057】
この構成によって、メッキ下地電極層上のみに一方の導電部材が積層され、メッキ下地電極層の側面にはそれがメッキされないので、サイドエッジが垂直に切り立った所望の導電部材から成る所定の厚みのメッキ中間電極層をメッキ下地電極層上に積み上げることができる。従って、当該メッキ下地電極層とメッキ中間電極層を芯材とし、これら電極層を他の導電部材で被覆し全体を包み込んだ構造の電極を製造することができる。
この発明はGHz帯等の超高周波用のMMICに適用して極めて好適である。
【図面の簡単な説明】
【図1】本発明に係る実施形態としての電子部品実装基板100の電極構造例を示す断面図である。
【図2】A〜Dは電子部品実装基板100の形成例を示す断面図である。
【図3】本発明に係る実施例としての半導体素子実装基板200の構成例を示す断面図である。
【図4】A〜Cは半導体素子実装基板200の形成例(その1)を示す断面図である。
【図5】A〜Cは半導体素子実装基板200の形成例(その2)を示す断面図である。
【図6】A及びBは半導体素子実装基板200の形成例(その3)を示す断面図である。
【図7】従来例に係る電子部品実装基板10の配線電極2の構造例を示す断面図である。
【符号の説明】
11,21・・・有機基板(基板)、12・・・電極、12A・・・メッキ下地電極層、12B・・・メッキ中間電極層、12C・・・メッキ被覆電極層、22A,22C・・・配線電極、22B・・・ダイパッド、23・・・端子電極、24・・・コンタクトホール、25・・・半導体素子、26・・・モールド樹脂、27・・・半田ボール、100・・・電子部品実装基板、200・・・半導体素子実装基板
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic component mounting substrate suitable for application to an ultrahigh frequency MMIC (Microwave Monolithic IC) such as a GHz band and a method for manufacturing the same. Specifically, a substrate for mounting an electronic component is provided with a composite electrode, a plating base electrode layer and a plating intermediate electrode layer are used as core materials, and these electrode layers are covered with a plating-coated electrode layer made of another conductive member so as to wrap the whole. The composite electrode is configured so that a wiring electrode or the like optimal for wire bonding of a high frequency compatible electronic component such as a GHz band can be configured.
[0002]
[Prior art]
In recent years, with the development of semiconductor device manufacturing technology, ultra-high frequency semiconductor integrated circuit devices such as GHz bands have been manufactured. This type of semiconductor integrated circuit device is assumed to be incorporated in a mobile phone or the like. In a high-frequency compatible semiconductor device, it is necessary to consider a high-frequency resistance due to a high-frequency signal even if the semiconductor element and the wiring electrode are connected to each other as compared with a semiconductor device having a low operating frequency. As the high frequency resistance increases, the high frequency amplification gain decreases, which adversely affects reception sensitivity and the like. In order to eliminate this cause, the high frequency resistance is lowered.
[0003]
FIG. 7 is a cross-sectional view showing a structural example of the wiring electrode 2 of the electronic component mounting board 10 according to the conventional example. An electronic component mounting substrate 10 shown in FIG. 7 has a substrate 1 for mounting an electronic component having a low operating frequency. The substrate 1 is an organic substrate having at least a single-sided metal foil, and is provided with wiring electrodes 2 for connecting electronic components by wire bonding.
[0004]
The wiring electrode 2 is formed by sequentially performing nickel plating and gold plating using a copper layer 2A formed by patterning a copper foil as a core material. That is, the wiring electrode 2 has a shape in which the nickel layer 3 and the gold layer 4 cover the copper layer 2A of the core material. The nickel layer 3 is provided to receive the impact of the capillary during wire bonding. The capillary is a jig used when wire bonding is performed using a gold wire or the like, and the gold wire is strongly pressed against the wiring electrode 2 or the like by a jig tip made of metal or ceramics.
[0005]
[Problems to be solved by the invention]
By the way, if the structure of the normal wiring electrode 2 is applied as it is to the manufacture of a semiconductor integrated circuit device for ultra-high frequency such as GHz band, there are the following problems.
(1) According to this structure, since the nickel layer 3 and the gold layer 4 have a shape including the copper layer 2A as a core material, when a high frequency signal such as a GHz band is supplied to the wiring electrode 2, the wiring electrode 2 High-frequency current flows on the surface of 2 and the high-frequency resistance is further increased. The disadvantage of nickel is that its electrical resistance is more than three times that of copper or gold.
{Circle around (2)} When this high-frequency resistance increases, the high-frequency amplification gain or the like decreases, which causes a decrease in reception sensitivity, transmission output, or the like. Since the gold layer 4 cannot be made thick in terms of price, it is usually set to several μm or less, and the nickel layer 3 is affected when using a high frequency. In particular, the influence of the nickel layer 3 is significant in a high-frequency package used at 1 GHz or higher.
(3) Incidentally, in the wire bonding method, if the nickel layer 3 is omitted from the wiring electrode 2, the copper layer 2A below the gold layer 4 is soft, so that the thermocompression bonding force of the capillary is absorbed by the gold layer 4 and the copper layer 2A. Cause connection failure.
[0006]
Accordingly, the present invention solves such a conventional problem, and devise an electrode structure provided on a substrate for mounting an electronic component, which is optimal for wire bonding of a high-frequency compatible electronic component such as a GHz band. It is an object of the present invention to provide an electronic component mounting board and a method for manufacturing the same.
[0007]
[Means for Solving the Problems]
The above-described problem includes a substrate having a metal foil for mounting an electronic component, and an electrode provided on the substrate, and the electrode includes a plating base electrode layer formed by patterning the metal foil of the substrate, A plating intermediate electrode layer in which a conductive member is plated and laminated on the plating base electrode layer, and a plating coated electrode layer in which the plating base electrode layer and the plating intermediate electrode layer are covered with another conductive member and are entirely wrapped. It is solved by an electronic component mounting board characterized by having.
[0008]
The electronic component mounting substrate according to the present invention has a structure in which the plating base electrode layer and the plating intermediate electrode layer are used as cores, and these electrode layers are covered with a plating-coated electrode layer made of another conductive member so as to enclose the entire structure. A composite electrode can be formed. Moreover, by using a conductive member such as copper or gold having a low resistance for the plating base electrode layer and the plating coated electrode layer and using a relatively hard conductive member such as nickel for the plating intermediate electrode layer, a high frequency such as a GHz band is used. An electrode structure optimal for wire bonding of corresponding electronic components can be provided.
[0009]
A method of manufacturing an electronic component mounting substrate according to the present invention is a method of manufacturing an electrode on an insulating substrate having a metal foil on at least one surface, and the plating base electrode layer is formed by patterning the metal foil of the substrate. A step of forming a mask member so as to surround the plating base electrode and be higher than the thickness of the plating base electrode layer, and using the mask member as a mold to form a desired plating base electrode layer. And a step of plating the conductive member.
[0010]
According to the method of manufacturing an electronic component mounting substrate according to the present invention, when an electrode is formed on an insulating substrate having a metal foil on at least one surface, the height of the mask member is h, and the thickness of the plating base electrode If t is t, a plating intermediate electrode having a thickness (h−t) made of a desired conductive member whose side edges are vertically cut can be stacked on the plating base electrode. In addition, the conductive member is laminated only on the plating base electrode layer, and the side surface of the plating base electrode layer is not plated.
[0011]
Therefore, after removing the mask member, another conductive member is further plated so as to cover the side surface of the plating base electrode, the side surface of the plating intermediate electrode, and the top surface of the plating intermediate electrode. It is possible to realize a composite electrode structure in which the intermediate electrode is used as a core material and these electrodes are covered with another conductive member.
[0012]
Originally, high-frequency electronic components that take impedance control into consideration by forming wiring electrodes and terminal electrodes with a composite electrode structure that effectively uses a copper layer with low electrical resistance and controlling the shape of the composite electrode A mounting substrate can be provided.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Subsequently, an embodiment of an electronic component mounting board and a manufacturing method thereof according to the present invention will be described with reference to the drawings.
(1) Embodiment
FIG. 1 is a cross-sectional view showing an example of an electrode structure of an electronic component mounting board 100 as an embodiment according to the present invention.
In this embodiment, a substrate for mounting an electronic component is provided with an electrode having a composite electrode structure, a plating base electrode layer and a plating intermediate electrode layer are used as cores, and these electrode layers are covered with a plating coated electrode layer made of another conductive member. By enveloping the whole, it is possible to provide an electrode structure optimal for wire bonding of high frequency compatible electronic components such as the GHz band.
[0014]
An electronic component mounting substrate 100 shown in FIG. 1 has a substrate 11 for mounting electronic components. The substrate 11 is an organic substrate having at least a single-sided metal foil, and is provided with electrodes 12 for connecting electronic components. This electrode 12 has a plating base electrode layer 12A formed by patterning a copper foil as an example of a metal foil. A plating intermediate electrode layer 12B is provided on the plating base electrode layer 12A, and is formed by plating nickel as an example of a conductive member.
[0015]
The plating base electrode layer 12A and the plating intermediate electrode layer 12B are covered with the plating coating electrode layer 12C so as to wrap the whole. The plated electrode layer 12C is formed by gold plating as an example of another conductive member.
[0016]
Next, a method for forming the electronic component mounting substrate 100 will be described. 2A to 2D are cross-sectional views showing examples of forming the electronic component mounting substrate 100.
In this embodiment, it is assumed that the electrode 12 is manufactured on an organic substrate 11 having a copper foil 11A as an example of an insulating substrate on at least one surface. Using this as a manufacturing condition, a resist film 18 is selectively formed on the organic substrate 11 with a single-sided copper foil shown in FIG. 2A. For example, the resist film 18 is formed as follows. A resist (not shown) is applied to the entire surface of the copper foil 11 </ b> A of the organic substrate 11. Thereafter, the resist is exposed using the reticle onto which the electrode pattern is baked as a mask. Thereafter, the resist is developed. Thereby, a resist film 18 is formed.
[0017]
Then, the excess copper foil 11A is selectively etched and removed using the resist film 18 shown in FIG. 2A as a mask. Thereby, the plating base electrode layer 12A can be formed on one surface of the organic substrate 11 shown in FIG. 2B. Thereafter, the mask member 19 is formed so as to surround the plating base electrode layer 12A shown in FIG. 2C and to be higher than the thickness of the plating base electrode layer 12A. The mask member 19 is formed as follows, for example.
[0018]
First, a photoresist is formed on the entire surface of the organic substrate 11 having the plating base electrode layer 12A. For the photoresist, a dry film thicker than the thickness of the plating base electrode layer 12A is used. Thereafter, the dry film is exposed using the reticle onto which the electrode pattern is baked as a mask. Thereafter, the dry film is developed. Thereby, the mask member 19 which surrounds the plating base electrode layer 12A and is higher than the thickness of the plating base electrode layer 12A can be formed.
[0019]
Thereafter, a desired conductive member is electrolessly plated on the plating base electrode using the mask member 19 shown in FIG. 2C as a mold. At this time, a nickel plating solution is used as the electroless plating solution. Since plating is performed using a thick photoresist, a plating intermediate electrode layer 12B having a stable cross-sectional shape can be obtained.
[0020]
Thereby, the plating intermediate electrode layer 12B can be formed on the plating base electrode layer 12A shown in FIG. 2D. Thereafter, the dry film is removed, and the plating base electrode layer 12A and the plating intermediate electrode layer 12B are electrolessly plated. At this time, an electroless gold plating solution is used as the electroless plating solution. By this plating, the plating base electrode layer 12A and the plating intermediate electrode layer 12B are covered with the plating coating electrode layer 12C so as to wrap the whole.
[0021]
As a result, the gold layer on the outer peripheral surface of the electrode cross section is directly connected to the copper foil surface without the nickel layer, and the electrode 12 covered with the plated electrode layer 12C shown in FIG. 1 is completed. An electronic component is mounted on the substrate 11 on which the electrode 12 is formed. For example, the electronic component is a semiconductor chip that can be wire bonded.
[0022]
As described above, according to the electronic component mounting substrate 100 according to the embodiment of the present invention, the plating base electrode layer 12A and the plating intermediate electrode layer 12B are used as core materials, and these electrode layers are plated with other conductive members. It is possible to form a wiring electrode or a terminal electrode having a composite electrode structure that is covered with the electrode layer 12C and encases the entire electrode layer.
[0023]
In addition, by using a conductive member such as copper or gold having a low resistance for the plating base electrode layer 12A and the plating coating electrode layer 12C, and using a relatively hard conductive member such as nickel for the plating intermediate electrode layer 12B, the GHz band It is possible to provide an electronic component mounting substrate 100 that is optimal for wire bonding of electronic components that support high frequencies such as the above.
[0024]
(2) Examples
FIG. 3 is a sectional view showing a configuration example of a semiconductor element mounting substrate 200 as an embodiment according to the present invention.
In this embodiment, a semiconductor element mounting substrate 200 which is an example of an electronic component mounting substrate is configured, and the substrate 200 is provided with a wiring electrode having a composite electrode structure so that impact during wire bonding can be prevented by the plating intermediate electrode layer 12B. In addition, the high-frequency resistance can be reduced as compared with the conventional wiring electrode.
[0025]
A semiconductor element mounting substrate 200 shown in FIG. 3 is a PBGA (plastic ball grid array) by a wire bonding method using an organic substrate 21 which is an example of an insulating substrate. A processed prepreg, double-sided copper foil substrate or the like is used for the organic substrate 21. Wiring electrodes 22A and 22C, a die pad 22B, and the like are provided on one surface of the organic substrate 21, and a plurality of terminal electrodes 23 are provided on the back surface thereof. The wiring electrodes 22A, 22C and the terminal electrode 23 are electrically connected via a contact hole 24 in the substrate 21.
[0026]
The wiring electrodes 22A and 22C and the die pad 22B have a plating base electrode layer 12A made of copper foil and copper plating and a plating intermediate electrode layer 12B made of nickel plating as a core material, and these electrode layers are plated coating electrode layers 12C made of gold plating. It has a composite electrode structure that is covered and wrapped entirely.
[0027]
The total film thickness of the wiring electrodes 22A and the like is about 20 to 30 μm for the copper layer including the copper foil, 5 to 7 μm for the nickel layer, and about 0.1 to 5 μm for the gold layer. This is because the surface of the wiring electrode that is susceptible to the skin effect, for example, 5 μm, needs to be composed of a metal layer with low electrical resistance such as gold or copper. This is because the nickel layer is thick (5 μm or more) and has little stress-receiving effect unless it is plated.
[0028]
The terminal electrode 23 has a composite electrode structure in which a plating base electrode layer 12A made of copper foil and copper plating is covered with a plating coated electrode layer 12C made of gold plating and is entirely wrapped. The total film thickness of the terminal electrode 23 is about 20 to 30 μm for the copper layer including the copper foil and about 0.1 to 0.5 μm for the gold layer.
[0029]
A semiconductor element 25 is bonded (die-bonded) to the die pad 22B with an adhesive 17 or the like. The semiconductor element 25 includes, for example, a high-frequency transistor circuit that handles high-frequency signals in the GHz band. Wiring electrodes 22A and 22C are provided along the periphery or one side of the surface of the die pad 22B, and a plurality of terminal electrodes 23 are provided on the back surface of the die pad 22B.
[0030]
In some cases, the terminal electrode 23 is provided on the surface of the organic substrate 21 and some wiring electrodes 22A and 22C are provided on the back surface. A solder ball (bump electrode) 27 is formed on each terminal electrode 23. The solder balls 27 are provided for face-to-face bonding of the semiconductor element mounting board 200 to a printed wiring board or the like.
[0031]
A bonding element 20 and a contact hole 24 are interposed between the semiconductor element 25 bonded and supported by the die pad 22B, and between the wiring electrodes 22A and 22C and the terminal electrode 23 provided around the die pad 22B or along one side. Are electrically connected. In this example, the bonding wire 20 connects the semiconductor element 25 on the die pad 22B and the surrounding wiring electrodes 22A and 22C.
[0032]
At the time of wire bonding, the plating intermediate electrode layer 12B having a nickel composition in the composite electrode structure receives an impact. The semiconductor element 25 after bonding, the bonding wire 20, the wiring electrodes 22A and 22C, and the semiconductor element mounting substrate 200 are sealed with a mold resin 26. The material of the bonding wire 20 is gold. In the case of an alloy wire, a slight amount of Si, Ca or Pd metal is added to gold.
[0033]
Next, a method for manufacturing the semiconductor element mounting substrate 200 will be described. 4-6 is sectional drawing which shows the example of formation of the semiconductor element mounting board | substrate 200 (the 1-3).
In this embodiment, wiring electrodes 22A and 22C are formed on one surface of an organic substrate 21 having copper foils 11A and 11B on both sides, terminal electrodes 23 are formed on the other surface, and then a semiconductor element 25 is mounted. Assume a case.
In this case, the wiring electrodes 22A and 22C have a plating base electrode layer 12A made of copper foil and copper plating and a plating intermediate electrode layer 12B made of nickel plating as core materials, and these electrode layers are covered with a plating coated electrode layer 12C made of gold plating. Thus, a composite electrode structure that wraps the entire structure is obtained.
[0034]
The terminal electrode 23 is assumed to have a composite electrode structure in which a plating base electrode layer 12A made of copper foil and copper plating is covered with a plating coated electrode layer 12C made of gold plating and is entirely wrapped.
With this as a manufacturing condition, first, an organic substrate (copper-laminated laminated substrate) 21 having a double-sided copper foil shown in FIG. 4A is prepared. The organic substrate 21 may include a prepreg having an intermediate wiring layer. This organic substrate 21 is obtained by bonding a copper foil of 3 μm to 12 μm on both sides to a resin such as an epoxy of 0.1 mm to 2 mm or a BT resin.
[0035]
In FIG. 4B, contact holes 24 are formed in the organic substrate 21. The contact hole 24 is for electrically connecting the wiring electrodes 22A and 22C formed on one surface of the organic substrate 21 and the terminal electrode 23 formed on the back surface thereof. At this time, a through hole is formed in the organic substrate 21 using a drill or a laser beam, and the through hole is filled with copper by copper plating (electroless plating + electrolysis) called through-hole plating.
[0036]
At this time, copper plating having a thickness of about 20 μm to 30 μm is also laminated on the double-sided copper foil. In the copper plating, a copper sulfate electroless copper plating solution is heated to 70 ° C. in a plating bath, and the organic substrate 21 is immersed therein for about 30 minutes. With this plating condition, a copper plating of about 1 μm can be formed. By this method, the contact hole 24 can be formed by a copper-filled through hole capable of connecting and conducting the copper foils on both sides. In addition, when the immersion time in a plating solution is short, it is thin, and when it is long, it is thick.
[0037]
In FIG. 4C, the copper foils 11A and 11B on the front and back sides of the organic substrate 21 are patterned to form the plating base electrode layer 12A. At this time, a resist film (not shown) is selectively formed on the front and back of the organic substrate 21. For example, the resist film is formed as follows. A resist is applied to the entire surface of the copper foils 11 </ b> A and 11 </ b> B of the organic substrate 21. Thereafter, the resist is exposed using the reticle onto which the wiring electrode pattern and the terminal electrode pattern are baked as a mask. Thereafter, the resist is developed. Thereby, a resist film can be formed on the front and back of the organic substrate 21.
[0038]
Then, the excess copper foils 11A and 11B are selectively etched and removed using the resist film as a mask. Thereby, the plating base electrode layer 12A to be a part of the wiring electrodes 22A and 22C is formed on one surface of the organic substrate 21 shown in FIG. 4C, and a part of the terminal electrode 23 is formed on the other surface. A plating base electrode layer 12A can be formed. At this time, the base layer is similarly formed on the die pad 22.
[0039]
Thereafter, in FIG. 5A, the mask member 29 is formed so as to surround the plating base electrode layer 12A on the side on which the wiring electrodes 22A and 22C are formed with the organic substrate 21 and to be higher than the thickness of the plating base electrode layer 12A. Form. The mask member 29 is formed as follows, for example. At this time, the mask member 29 is similarly formed on the die pad 22.
[0040]
First, a resist is applied to the entire back surface of the organic substrate 21 to form a resist film 28 for preventing nickel plating. Thereafter, the dry film is developed. Photoresist walls are formed on the entire surface of the organic substrate 21 having the plating base electrode layer 12A. As the photoresist, a dry film thicker than the thickness of the plating base electrode layer 12A is used. The thickness of the dry film is about 35 μm to 40 μm.
[0041]
Thereafter, the dry film is exposed using a reticle onto which the wiring electrode pattern or die pad pattern is baked as a mask. The width of the wiring electrode pattern at this time is preferably designed to be about 35 μm wider than the width of the plating base electrode layer 12A. This is because copper plating reaches both sides of the plating base electrode layer 12A. Thereby, the mask member 29 surrounding the plating base electrode layer 12A and having a thickness higher than that of the plating base electrode layer 12A can be formed. The height of the wall of the mask member 29 is 35 μm to 40 μm.
[0042]
Here, assuming that the height of the mask member 29 is h and the thickness of the plating base electrode layer 12A is t, the maximum is (ht), which is made of nickel plating with the side edges vertically standing on the plating base electrode layer 12A. ) Thick plating intermediate electrode layer 12B can be stacked.
[0043]
Thereafter, a desired conductive member is plated on the plating base electrode layer 12A using the mask member 29 shown in FIG. 5A as a mold. Here, a copper plating solution and a nickel plating solution, which are examples of conductive members with respect to the electroless plating solution, are used. The copper plating is as described above.
[0044]
Nickel plating is performed by heating an electroless nickel plating solution (manufactured by World Metal Co., Ltd .: trade name Top Chemical Alloy 66) or the like to 65 ° C. in a plating bath and immersing the organic substrate 21 therein for about 30 minutes. . Thereby, nickel plating of about 5 μm can be formed. At this time, the die pad 22 is similarly nickel-plated.
[0045]
Since copper plating and nickel plating are sequentially performed using a thick photoresist, the plating intermediate electrode layer 12B having a stable cross-sectional shape is obtained. Thereby, the plating intermediate electrode layer 12B made of nickel plating can be formed on the plating base electrode layer 12A made of copper foil and copper plating shown in FIG. 5B. Thereafter, the dry film is removed using an aqueous alkali solution. The resist film 28 on the back surface of the organic substrate 21 is also removed. This example is characterized in that the plating side surface is sharply cut by the width being regulated by the effect of the dry film (resist film).
[0046]
In FIG. 5C, the plating base electrode layer 12A and the plating intermediate electrode layer 12B are electrolessly plated. At this time, an electroless gold plating solution as an example of another conductive member is used as the plating solution. Gold plating is performed by heating an electroless gold plating solution (trade name: HGS-2000, manufactured by Hitachi Chemical Co., Ltd.) or the like to 65 ° C. in a plating bath, and immersing the organic substrate 21 therein for about 20 minutes.
[0047]
Thereby, gold plating of about 0.3 μm can be formed. By this gold plating, the plating base electrode layer 12A and the plating intermediate electrode layer 12B are covered with a plating-coated electrode layer 12C having a thickness of about 0.1 μm to 0.5 μm so as to wrap the whole. Thereby, the wiring electrodes 22A and 22C and the terminal electrode 23 having a composite electrode structure covered with the plating coated electrode layer 12C are formed. In this composite electrode structure, gold and copper foil are directly connected on the side surface of the electrode without using nickel (see FIG. 1).
[0048]
Thereafter, the semiconductor element 25 (LSI chip) is bonded onto the die pad 22B shown in FIG. 6A. The semiconductor element 25 is bonded (die-bonded) to the die pad 22B with an adhesive 17 or the like. Then, the semiconductor element 25 bonded to the die pad 22B and the wiring electrodes 22A and 22C are automatically bonded by a capillary (not shown). The capillary is attached to a thermocompression bonding or ultrasonic thermocompression bonding automatic bonder, and the bonding wire 20 is thermocompression bonding or ultrasonic thermocompression bonding to the pad electrode of the semiconductor element 25 or the wiring electrodes 22A and 22C on the organic substrate 21. To be made.
[0049]
6B, a part or all of the bonding wires 20, the wiring electrodes 22A and 22C, the die pad 22B, and the semiconductor element 25 on the surface of the organic substrate 21 are sealed with a mold resin 26 such as an epoxy resin. At this time, the organic substrate 21 to which the semiconductor element 25 is bonded is set in the mold resin injection shaping apparatus, and resin sealing is performed using a mold having a predetermined shape. Then, solder balls 27 are formed on the plurality of terminal electrodes 23 on the back surface of the organic substrate 21. The solder balls 27 are for connecting to the printed circuit board 11. Then, after conducting an electrical measurement inspection, the semiconductor element mounting substrate 200 shown in FIG. 3 is completed.
[0050]
Thus, according to the electronic component mounting substrate and the manufacturing method thereof according to the present invention, when the wiring electrodes 22A, 22C and the terminal electrodes 23 are formed on the organic substrate 21 having the copper foil on both surfaces, the plating base electrode layer 12A is formed. A plated intermediate electrode layer 12B made of nickel plating with side edges vertically cut can be stacked thereon. In addition, nickel plating is laminated only on the plating base electrode layer 12A, and copper plating is performed on the side surface of the plating base electrode layer 12A, but nickel plating is not performed on the side surface.
[0051]
Accordingly, after removing the mask member 29, electroless gold plating is further performed so as to cover the side surface of the plating base electrode layer 12A, the side surface of the plating intermediate electrode layer 12B, and the upper surface of the plating intermediate electrode layer 12B. The wiring electrodes 22A and 22C having a composite electrode structure in which the plating base electrode layer 12A and the plating intermediate electrode layer 12 are used as core materials and these laminated electrodes are covered with gold plating can be formed with good reproducibility.
[0052]
The wiring electrodes 22A and 22C of this composite electrode structure have a nickel plating layered only on the plating base electrode layer 12A, compared with a case where nickel plating and gold plating are simply performed using copper foil as a core. Since it is not applied to the side surface, the high-frequency current does not flow through the nickel plating layer having high electrical resistance, but flows through the plating base electrode layer 12A, which is a copper foil, and the plating coating electrode layer 12C made of a gold plating layer (skin effect) ).
[0053]
The plating intermediate electrode layer 12B by nickel plating maintains a predetermined shape such as the plating base electrode layer 12A against stress from the upper surface during wire bonding. As a result, it is possible to provide a high-frequency compatible semiconductor element mounting substrate 200 that is hardly affected by the nickel layer having a high electrical resistance and has improved high-frequency characteristics such as a GHz band. In particular, since the impedance characteristics of the wiring electrodes 22A and 22C are excellent in the formation of a high-frequency circuit, a stable inductor (coil element) can be formed.
[0054]
【The invention's effect】
As described above, according to the electronic component mounting substrate according to the present invention, the electrode provided on the electronic component mounting substrate includes the plating base electrode layer formed by patterning the metal foil of the substrate, It has a plating intermediate electrode layer in which a conductive member is plated and laminated on a plating base electrode layer, and a plating coated electrode layer in which the plating base electrode layer and the plating intermediate electrode layer are covered with another conductive member and entirely wrapped. is there.
[0055]
With this configuration, it is possible to form a composite electrode having a structure in which the plating base electrode layer and the plating intermediate electrode layer are used as core materials, and these electrode layers are covered with a plating-coated electrode layer made of another conductive member so as to enclose the entire structure. . Moreover, by using a conductive member such as copper or gold having a low resistance for the plating base electrode layer and the plating coated electrode layer and using a relatively hard conductive member such as nickel for the plating intermediate electrode layer, a high frequency such as a GHz band is used. An electrode structure optimal for wire bonding of corresponding electronic components can be provided.
[0056]
According to the method for manufacturing an electronic component mounting substrate according to the present invention, when forming an electrode on an insulating substrate having a metal foil on at least one surface, the metal foil on the substrate is patterned to form a plating base electrode. Then, a mask member is formed so as to surround the plating base electrode layer and to be higher than the thickness of the plating base electrode layer. A desired conductive member is plated.
[0057]
With this configuration, one conductive member is laminated only on the plating base electrode layer, and it is not plated on the side surface of the plating base electrode layer. The plating intermediate electrode layer can be stacked on the plating base electrode layer. Therefore, it is possible to manufacture an electrode having a structure in which the plating base electrode layer and the plating intermediate electrode layer are used as cores, and these electrode layers are covered with other conductive members and are entirely wrapped.
The present invention is very suitable when applied to MMICs for ultra-high frequencies such as the GHz band.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an example of an electrode structure of an electronic component mounting substrate 100 as an embodiment according to the present invention.
2A to 2D are cross-sectional views showing examples of forming an electronic component mounting substrate 100. FIG.
FIG. 3 is a cross-sectional view showing a configuration example of a semiconductor element mounting substrate 200 as an embodiment according to the present invention.
FIGS. 4A to 4C are cross-sectional views illustrating a first example of forming a semiconductor element mounting substrate 200; FIGS.
FIGS. 5A to 5C are cross-sectional views showing a formation example (No. 2) of the semiconductor element mounting substrate 200; FIGS.
FIGS. 6A and 6B are cross-sectional views showing a formation example (part 3) of the semiconductor element mounting substrate 200; FIGS.
FIG. 7 is a cross-sectional view showing a structural example of a wiring electrode 2 of an electronic component mounting board 10 according to a conventional example.
[Explanation of symbols]
11, 21 ... Organic substrate (substrate), 12 ... Electrode, 12A ... Plated base electrode layer, 12B ... Plating intermediate electrode layer, 12C ... Plating coated electrode layer, 22A, 22C ... -Wiring electrode, 22B ... Die pad, 23 ... Terminal electrode, 24 ... Contact hole, 25 ... Semiconductor element, 26 ... Mold resin, 27 ... Solder ball, 100 ... Electron Component mounting board, 200... Semiconductor element mounting board

Claims (8)

基板の一方の面に、配線電極およびダイパッドを、第1メッキ下地電極層とメッキ中間電極層と第1メッキ被覆電極層とによって設けると共に、前記基板の他方の面に、端子電極を第2メッキ下地電極層と第2メッキ被覆電極層とによって設けることで、電子部品実装基板を製造する工程A wiring electrode and a die pad are provided on one surface of the substrate by a first plating base electrode layer, a plating intermediate electrode layer, and a first plating coating electrode layer, and a terminal electrode is second plated on the other surface of the substrate. A process of manufacturing an electronic component mounting board by providing the base electrode layer and the second plating-coated electrode layer.
を有し、  Have
前記電子部品実装基板を製造する工程は、  The step of manufacturing the electronic component mounting substrate includes:
前記基板の前記一方の面に形成された第1金属箔についてパターニングすることによって前記第1メッキ下地電極層を形成し、前記基板の前記他方の面に形成された第2金属箔についてパターニングすることによって前記第2メッキ下地電極層を形成する、金属箔パターニング工程と、Forming the first plating base electrode layer by patterning the first metal foil formed on the one surface of the substrate and patterning the second metal foil formed on the other surface of the substrate; Forming a second plating base electrode layer by a metal foil patterning step;
前記基板の前記一方の面において前記第1メッキ下地電極層を取り囲み、前記第1メッキ下地電極層の厚さよりも高くなるように、マスク部材を形成する、マスク部材形成工程と、A mask member forming step of forming a mask member so as to surround the first plating base electrode layer on the one surface of the substrate and to be higher than the thickness of the first plating base electrode layer;
前記マスク部材を型枠にして前記第1メッキ下地電極層に導電部材をメッキすることによって、前記第1メッキ下地電極層上に前記メッキ中間電極層を形成する、第1メッキ工程と、Forming a plating intermediate electrode layer on the first plating base electrode layer by plating a conductive member on the first plating base electrode layer using the mask member as a mold; a first plating step;
前記基板の前記一方の面から前記マスク部材を除去する、マスク除去工程と、Removing the mask member from the one surface of the substrate;
前記基板の前記一方の面において、前記第1メッキ下地電極層の側面と、前記メッキ中間電極層の側面および上面とを被覆するように、前記導電部材と異なる他の導電部材でメッキして前記第1メッキ被覆電極層を形成すると共に、前記基板の前記他方の面において、前記第2メッキ下地電極層の側面および上面を被覆するように前記他の導電部材でメッキして前記第2メッキ被覆電極層を形成する、第2メッキ工程とThe one surface of the substrate is plated with another conductive member different from the conductive member so as to cover the side surface of the first plating base electrode layer and the side surface and top surface of the plating intermediate electrode layer. The second plating coating is formed by forming a first plating coating electrode layer and plating the other surface of the substrate with the other conductive member so as to cover a side surface and an upper surface of the second plating base electrode layer. A second plating step for forming an electrode layer;
を含む、including,
電子部品実装基板の製造方法。Manufacturing method of electronic component mounting board.
前記金属箔パターニング工程の実施後であって前記第1メッキ工程の実施よりも前に、前記基板の前記他方の面において前記第2メッキ下地電極層を被覆するように、レジスト膜を形成する、レジスト膜形成工程と、A resist film is formed so as to cover the second plating base electrode layer on the other surface of the substrate after the metal foil patterning step and before the first plating step. A resist film forming step;
前記第1メッキ工程の実施後であって前記第2メッキ工程の実施よりも前に、前記基板の前記他方の面から前記レジスト膜を除去する、レジスト膜除去工程とA resist film removing step of removing the resist film from the other surface of the substrate after the first plating step and before the second plating step;
を含む、including,
請求項1に記載の電子部品実装基板の製造方法。The manufacturing method of the electronic component mounting board | substrate of Claim 1.
前記金属箔パターニング工程の実施前に、前記基板において前記第1金属箔と前記第2金属箔との間を電気的に接続するコンタクトホールを形成する、コンタクトホール形成工程Forming a contact hole for electrically connecting the first metal foil and the second metal foil in the substrate before the metal foil patterning step;
を含む、including,
請求項1または2に記載の電子部品実装基板の製造方法。The manufacturing method of the electronic component mounting substrate of Claim 1 or 2.
前記ダイパッド上に接着剤で半導体素子を接合した後に、前記半導体素子と前記配線電極との間を、ボンディングワイヤで接合する接合工程とA bonding step of bonding the semiconductor element and the wiring electrode with a bonding wire after bonding the semiconductor element on the die pad with an adhesive;
を含む、including,
請求項1から3のいずれかに記載の電子部品実装基板の製造方法。The manufacturing method of the electronic component mounting board in any one of Claim 1 to 3.
前記基板の前記一方の面において、前記ボンディングワイヤ、前記配線電極、前記ダイパッド、及び、前記半導体素子を、モールド樹脂によって封止する、封止工程と、A sealing step of sealing the bonding wire, the wiring electrode, the die pad, and the semiconductor element with a mold resin on the one surface of the substrate;
前記基板の前記他方の面において、前記端子電極に半田ボールを形成する、半田ボール形成工程とForming a solder ball on the terminal electrode on the other surface of the substrate;
を含む、including,
請求項4に記載の電子部品実装基板の製造方法。The manufacturing method of the electronic component mounting board | substrate of Claim 4.
金属箔パターニング工程では、前記第1金属箔および前記第2金属箔として形成された銅箔についてパターニングし、In the metal foil patterning step, the copper foil formed as the first metal foil and the second metal foil is patterned,
前記第1メッキ工程では、前記マスク部材を除去する前に、銅メッキを行った後に、ニッケルメッキを行い、In the first plating step, before removing the mask member, after performing copper plating, performing nickel plating,
前記第2メッキ工程では、金メッキを行う、In the second plating step, gold plating is performed.
請求項1から5のいずれかに記載の電子部品実装基板の製造方法。The manufacturing method of the electronic component mounting board in any one of Claim 1 to 5.
前記第1メッキ工程では、無電解メッキによって、前記銅メッキと前記ニッケルメッキとを行い、In the first plating step, the copper plating and the nickel plating are performed by electroless plating,
前記第2メッキ工程では、無電解メッキによって、前記金メッキを行う、In the second plating step, the gold plating is performed by electroless plating.
請求項6に記載の電子部品実装基板の製造方法。The manufacturing method of the electronic component mounting board | substrate of Claim 6.
前記配線電極および前記ダイパッドについては、About the wiring electrode and the die pad,
前記第1メッキ下地電極層の厚みが20〜30μmになるように形成し、The first plating base electrode layer is formed to have a thickness of 20 to 30 μm,
前記メッキ中間電極層の厚みが5〜7μmになるように形成し、The plating intermediate electrode layer is formed to have a thickness of 5 to 7 μm,
前記第1メッキ被覆電極層の厚みが0.1〜5μmになるように形成し、Forming the first plating-coated electrode layer to have a thickness of 0.1 to 5 μm;
前記端子電極については、For the terminal electrode,
前記第2メッキ下地電極層の厚みが20〜30μmになるように形成し、The second plating base electrode layer is formed to have a thickness of 20 to 30 μm,
前記第2メッキ被覆電極層の厚みが0.1〜5μmになるように形成する、The second plating-coated electrode layer is formed to have a thickness of 0.1 to 5 μm.
請求項7に記載の電子部品実装基板の製造方法。The manufacturing method of the electronic component mounting board of Claim 7.
JP2001223377A 2001-07-24 2001-07-24 Manufacturing method of electronic component mounting board Expired - Fee Related JP4622181B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001223377A JP4622181B2 (en) 2001-07-24 2001-07-24 Manufacturing method of electronic component mounting board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001223377A JP4622181B2 (en) 2001-07-24 2001-07-24 Manufacturing method of electronic component mounting board

Publications (2)

Publication Number Publication Date
JP2003037206A JP2003037206A (en) 2003-02-07
JP4622181B2 true JP4622181B2 (en) 2011-02-02

Family

ID=19056726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001223377A Expired - Fee Related JP4622181B2 (en) 2001-07-24 2001-07-24 Manufacturing method of electronic component mounting board

Country Status (1)

Country Link
JP (1) JP4622181B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5061805B2 (en) * 2007-09-13 2012-10-31 住友金属鉱山株式会社 COF wiring board manufacturing method
JP6128367B2 (en) * 2012-08-28 2017-05-17 東芝ライテック株式会社 LIGHT EMITTING DEVICE AND WIRING BOARD MANUFACTURING METHOD

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5427983A (en) * 1992-12-29 1995-06-27 International Business Machines Corporation Process for corrosion free multi-layer metal conductors
JP3728572B2 (en) * 1996-10-31 2005-12-21 株式会社日立製作所 Wiring board manufacturing method
JP2001068828A (en) * 1999-08-27 2001-03-16 Ngk Spark Plug Co Ltd Wiring board and method of manufacturing the same
JP2003023236A (en) * 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd Wiring board and method of manufacturing the same

Also Published As

Publication number Publication date
JP2003037206A (en) 2003-02-07

Similar Documents

Publication Publication Date Title
JP4400802B2 (en) Lead frame, manufacturing method thereof, and semiconductor device
US6025640A (en) Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
JP3895303B2 (en) Method for manufacturing package substrate without using plated lead
US6779783B2 (en) Method and structure for tape ball grid array package
JP2005500685A (en) Structure of leadless chip carrier with embedded inductor and method for its fabrication
JP2008172267A (en) Integrated circuit package manufacturing method and integrated circuit package
US20050200006A1 (en) Semiconductor package and fabrication method thereof
US6020626A (en) Semiconductor device
JPH09266267A (en) Transfer wiring supporting member and semiconductor package manufacturing method using the same
JPH11163024A (en) Semiconductor device, lead frame for assembling the same, and method of manufacturing semiconductor device
JP4622181B2 (en) Manufacturing method of electronic component mounting board
US20070170578A1 (en) Semiconductor device, electronic apparatus comprising the same, and method for fabrication of substrate for semiconductor device used therein
JP3513983B2 (en) Manufacturing method of chip carrier
JP3529915B2 (en) Lead frame member and method of manufacturing the same
CN101958292B (en) Printed circuit board, encapsulation piece and manufacture methods thereof
JP2803656B2 (en) Semiconductor device
JP2003224230A (en) Plastic package and manufacturing method thereof
JP3297959B2 (en) Semiconductor device
JP2004014568A (en) Semiconductor device
JP3576228B2 (en) Surface mount type semiconductor device
JPH0358455A (en) Semiconductor package
JP3932771B2 (en) Manufacturing method of semiconductor chip mounting substrate and manufacturing method of semiconductor device
JPH08330472A (en) Semiconductor device and manufacturing method thereof
KR100702938B1 (en) Semiconductor Package Substrate
CN117174691A (en) Radio frequency module chip and preparation method thereof

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080502

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090904

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101018

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees