Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4624207B2 - 成膜方法及び成膜装置 - Google Patents
[go: Go Back, main page]

JP4624207B2 - 成膜方法及び成膜装置 - Google Patents

成膜方法及び成膜装置 Download PDF

Info

Publication number
JP4624207B2
JP4624207B2 JP2005225709A JP2005225709A JP4624207B2 JP 4624207 B2 JP4624207 B2 JP 4624207B2 JP 2005225709 A JP2005225709 A JP 2005225709A JP 2005225709 A JP2005225709 A JP 2005225709A JP 4624207 B2 JP4624207 B2 JP 4624207B2
Authority
JP
Japan
Prior art keywords
gas
film
gate electrodes
film forming
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005225709A
Other languages
English (en)
Other versions
JP2007042884A5 (ja
JP2007042884A (ja
Inventor
一秀 長谷部
充弘 岡田
採虎 金
淳 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005225709A priority Critical patent/JP4624207B2/ja
Publication of JP2007042884A publication Critical patent/JP2007042884A/ja
Publication of JP2007042884A5 publication Critical patent/JP2007042884A5/ja
Application granted granted Critical
Publication of JP4624207B2 publication Critical patent/JP4624207B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、例えば層間絶縁膜として用いられるシリコン酸化膜の成膜方法及び成膜装置に関するものである。
MOSFETトランジスタでは、ソース領域とドレイン領域との間のゲート絶縁膜上にゲート電極が形成され、このゲート電極により、ソースードレイン領域間に流れる電流が制御される。前記ゲート電極としては、低抵抗化を図るために金属製のゲート電極が主流になりつつあり、本発明者らは、図6に示すように、ポリシリコン層10と、窒化タングステン(WN)層11と、タングステン(W)層12とを下側からこの順番で積層した金属製ゲート電極1A,1Bを用いることを検討している。なお図中18はゲート絶縁膜である。
ところでMOSFETトランジスタでは、ゲート電極1A,1Bを形成した後、これらゲート電極1A,1B間に層間絶縁膜13を形成しているが、近年のデバイスの微細化や高集積化に伴い、これらゲート電極1A,1B間の凹部14のアスペクト比が例えば4以上と大きくなっている。このようなアスペクト比の高いゲート電極1A,1B間の凹部14を埋め込むための層間絶縁膜13としては従来よりBPSG膜が広く用いられている。このBPSG膜は、ボロン(B)及びリン(P)がドープされたシリケートガラス膜である。
しかしながらこのBPSG膜13は、成膜温度は600℃程度であるが、前記ゲート電極1A,1B間の凹部14にメルティングさせて埋め込むために850℃程度の高温で処理を行うことが必要であり、この処理時に金属製のゲート電極1A,1Bが高温に晒されると、形成されたMOSFETトランジスタの全体の抵抗が大きくなるという問題がある。
この理由については、前記ゲート電極1A,1Bでは、WN層11は抵抗が大きいので、それ程厚くできず、このため前記WN層11は厚さ5nm程度と薄くせざるを得ないが、このように薄いとゲート電極1A,1Bが高温に晒されたときに、このWN層11のWとポリシリコン層10とが反応してしまい、これにより抵抗の高いWSiが生成されてしまうためと推察される。
そこで、前記層間絶縁膜13をより低温で形成するために、BPSG膜の代わりとして、原料ガスとして有機シラン系のガス例えばTEOS(テトラエチルオルソシリケート)ガスと、アミノシラン系のガス例えばビスターシャルブチルアミノシランガスとを用いて化学気相成長法(CVD法)によりSiO2膜を形成することも検討したが、このプロセスでの成膜温度は680℃であって、低温化が不十分である上、この手法により形成されたSiO2膜は、図7(a)に示すボイド15や、図7(b)に示すシーム16等の空隙が形成されやすいという問題がある。図7中17はシリコン基板である。
この理由については、このCVDプロセスは、TEOSガスを気相中で分解して、SiO2をゲート電極1A,1B間の凹部14に埋め込むものであるが、例えば図8(a)に示すように、気相中にて発生したTEOSガスの分解物18はゲート電極1A,1B上に降り積もるように付着するため、図8(b)に示すように、ゲート電極1A,1Bの上面や、これらの間の凹部14の底部には付着しやすいが、ゲート電極1A,1Bの側面には付着しにくい。このため図8(b),(c)に示すように、2つのゲート電極1A,1Bの上面の膜厚は大きく、側面の膜厚は小さくなってしまうので、上面からせり出したようにSiO2が付着しやすく、結果として図8(d)に示すように、2つのゲート電極間1A,1Bにボイド15が形成されてしまうためと推察される。
また仮にゲート電極間1A,1Bの凹部14にボイド15を形成せずにSiO2膜を埋め込んだ場合であっても、このSiO2膜の形成後に、SiO2膜が埋め込まれた凹部14のソース電極とドレイン電極の上部にコンタクトホールと呼ばれる貫通孔を形成し、フッ酸(HF)にて当該ホールの底面を洗浄する工程を行なう際に、この工程にて使用したフッ酸がコンタクトホールから染み出し、これによりこのフッ酸によって凹部14の中央部付近においてSiO2膜がエッチングされて、シーム16と呼ばれる空隙が形成されてしまう。
ここでTEOSガスを用いたCVDプロセスでは、SiO2生成とアルコール等の不純物の脱離が同時に起こってSiO2が成膜されていくが、SiO2膜は既述のようにゲート電極1A,1B間の凹部14に対して、この凹部14の両側(夫々のゲート電極1A,1Bの側壁側)から凹部14の中央に向かって順に埋め込まれていくので、最後の埋め込みの瞬間は、凹部14の両側から形成されたSiO2膜の壁が両側から閉じる状態となり、不純物が抜け出して行きにくい。このためこの部分については膜が不純物を含む状態であって脆いので、前記フッ酸がアタックしやすくなり、結果としてフッ酸によりエッチングされてシーム16が形成してしまうものと考えられる。
ここで層間絶縁膜の形成方法としては、原料ガスとしてTEOSガスとO3(オゾン)ガスとを用いて、2.66kPa(20Torr)未満の圧力、300℃以上500℃未満の温度でCVD処理を行う技術(特許文献1)や、TEOSガスと、オゾン含有酸素ガス(O3含有O2ガス)と、O2と組み合わせてH2Oを生成するガス例えばH2O2ガス等を用い、圧力1.33Pa(10Torr)、成膜温度200℃の処理条件でプラズマCVD処理を行う技術(特許文献2)等の種々の特許文献が存在する。
しかしながら特許文献1の技術は、当該文献1中にもTEOS含有ガスとO3含有ガスが気相中で反応しやすいと記載されるように、気相中にてTEOSを分解してCVD処理を行なうものであるので、結局図8に示すメカニズムにて成膜が進行し、アスペクト比が4以上の高アスペクト比のゲート電極1A,1B間を、ボイド15やシーム16を形成せずに埋め込むには不十分である。
また特許文献2の技術は、プラズマCVDであって、TEOSガスとO3含有O2ガスとH2O2ガスとはプラズマにより分解されるので、この場合においても結局気相中にてTEOSを分解して成膜を行なっており、このため図8に示すメカニズムにて成膜が進行し、高アスペクト比のゲート電極1A,1B間を、ボイド15やシーム16を形成せずに埋め込むには不十分である。
そこで、集積回路の多層配線構造のゲート電極1A,1Bが形成された層の層間絶縁膜13として、ゲート電極1A,1Bへの悪影響を抑制するために例えば500℃以下の低い温度で成膜することができ、ゲート電極1A,1B間の高アスペクト比の凹部14を隙間なく埋め込めるようにカバレッジが良好であり、さらにフッ酸等のフッ素(F)を含む薬液に対して耐性が十分にあるという要請を満足する層間絶縁膜の開発が求められている。
特許第3254294号 特開平6−168930号公報
本発明は、このような事情の下になされたものであり、その目的は、低い成膜温度で、カバレッジ性が良好なシリコン酸化膜を形成することができる技術を提供することにある。
このため本発明の成膜方法は被処理体が載置された処理容器内を減圧雰囲気及び加熱雰囲気にして、有機系シリコンソースの蒸気を用いて被処理体にシリコン酸化膜を形成する方法において、
前記処理容器内を前記有機系シリコンソースの蒸気の分解温度よりも低くかつ酸素ガス及び水素ガスにより水酸基活性種及び酸素活性種が発生する温度に加熱し、
前記処理容器内に供給された前記有機系シリコンソースを、前記処理容器内に供給された酸素ガス及び水素ガスにより発生した水酸基活性種及び酸素活性種により分解して、前記被処理体にシリコン酸化膜を形成することを特徴とする。
有機系シリコンソースは、例えばテトラエチルオルソシリケートガス及びビスターシャルアミノシランガスから選択されるものである
また前記被処理体は例えば複数のゲート電極が形成されたものであり、前記シリコン酸化膜は、例えばこれらゲート電極間を埋め込むように、ゲート電極の上に形成される層間絶縁膜として用いることができる。
また本発明の成膜装置は、内部に被処理体が載置される処理容器と、
前記処理容器内を減圧雰囲気に設定する圧力調整手段と、
前記処理容器内を加熱するための加熱手段と、
前記処理容器内に有機系シリコンソースの蒸気を供給するための成膜ガス供給路と、
前記処理容器内に酸素ガスを供給するための酸化性ガス供給路と、
前記処理容器内に水素ガスを供給するための還元性ガス供給路と、
前記成膜ガス供給路と、酸化性ガス供給路と、還元性ガス供給路とに夫々設けられ、夫々有機系シリコンソースの蒸気酸素ガス水素ガスとの流量を調整するための流量調整手段と、
前記圧力調整手段と加熱手段と流量調整手段とを制御するための制御部と、を備え、
前記制御部は、前記処理容器内を減圧雰囲気に設定すると共に、有機系シリコンソースの蒸気の分解温度よりも低い温度で加熱することにより、酸素ガス及び水素ガスにより発生した水酸基活性種及び酸素活性種を用いて、前記被処理体の上にシリコン酸化膜を形成するように、前記圧力調整手段と加熱手段と流量調整手段とを制御することを特徴とする。
本発明によれば、有機系シリコンソースの蒸気と、酸素ガスと、水素ガスとを用い、減圧雰囲気の下で有機系シリコンソースの蒸気の分解温度よりも低い温度で加熱することにより、酸素ガス及び水素ガスにより発生した水酸基活性種及び酸素活性種を用いて、シリコン酸化膜を形成しているので、前記有機系シリコンソースの蒸気の分解温度よりも低い成膜温度でシリコン酸化膜を形成することができる。
この際、シリコン酸化膜は、被処理体の上に有機系シリコンソースの蒸気を分解させずに吸着させ、次いで水酸基活性種及び酸素活性種により被処理体に吸着された有機系シリコンソースの蒸気を分解することにより形成されるものと推察され、このように形成されたシリコン酸化膜はカバレッジ性が良好である。またラジカル酸化にて形成されるので膜質が強固であり、こうして形成されたシリコン酸化膜はフッ素を含む薬液に対する耐性が大きい。

このため例えばこのようなシリコン酸化膜を複数のゲート電極が形成された層の層間絶縁膜として用いる場合には、隣接する2つのゲート電極間の埋め込み特性が良好である。また前記成膜ガスを分解させない程度の低温で処理が行われるため、ゲート電極が金属を含むものであっても、ゲート電極が高温に晒されることにより発生する悪影響の発生を抑えることができる。
本発明の手法により形成されるシリコン酸化膜である二酸化シリコン膜(SiO2膜)は、例えば集積回路の多層配線構造の金属製のゲート電極が形成された層の層間絶縁膜として用いられる。ここで金属製のゲート電極を備えたMOSFETトランジスタにおける、ゲート電極が形成された層の構造について図1を用いて簡単に説明する。このMOSFETトランジスタはP型Si基板20に、Nウェル21とPウェル22とが形成され、前記Nウェル21の表面近傍には、P型のソース/ドレイン領域21a,21bが形成され、その上にゲート電極3Aが設けられている。また前記Pウェル22の表面近傍には、N型のソース/ドレイン領域22a,22bが形成され、その上にゲート電極3Bが設けられている。
図中23はSiO2膜、24a、25aは夫々P型のソース領域21a,N型のソース領域22aに接続するソース電極であり、24b、25bは夫々P型のドレイン領域21b,N型のドレイン領域22bに接続するドレイン電極であって、これらソース電極24a,25a、ドレイン電極24b,25bは例えばアルミニウム(Al)により構成される。図中26はNウェル21とPウェル22との間に形成されるフィールドSiO2膜である。
前記ゲート電極3A,3Bは共に、ポリシリコン層31とWN層32とW層33とを下側からこの順序で積層して構成され、ゲート電極3A,3Bの側壁にはサイドスペーサ34が形成されている。前記ゲート電極3A,3Bのポリシリコン層31は厚さ60nm、WN層32は厚さ5nm、W層33は厚さ40nm程度に形成され、これらゲート電極3A、3B間に形成される凹部35の幅は例えば60nm程度、各ゲート電極3A、3Bの高さは例えば250nm程度に夫々設定され、これにより前記ゲート電極3A,3B間の凹部35のアスペクト比は4以上となる。
このようなゲート電極3A,3Bの間は例えば本発明の手法により形成されたSiO2膜よりなる層間絶縁膜4が埋め込まれており、この層間絶縁膜4は例えば厚さが65nm程度に設定される。図中37は、ゲート電極3A,3Bの上面に接触するように形成されたビアホールと呼ばれる貫通孔、38はP型のソース電極24a,N型のソース電極25a、P型のドレイン電極24b、N型のドレイン電極24bの上面に接触するように形成されたコンタクトホールと呼ばれる貫通孔である。
続いて本発明の成膜方法を実施するための成膜装置の一例について図2を用いて説明する。図2中5は、例えば石英により縦型の円筒状に形成された処理容器を成す反応容器であり、この反応容器5の下端は、炉口として開口され、その開口部51の周縁部にはフランジ52が一体に形成されている。前記反応容器5の下方には、フランジ52の下面に当接して開口部51を気密に閉塞する、例えば石英製の蓋体53が図示しないボートエレベータにより上下方向に開閉可能に設けられている。蓋体53の中央部には、回転軸54が貫通して設けられ、その上端部には、被処理体保持具であるウエハボート55が搭載されている。
このウエハボート55は、3本以上例えば4本の支柱56を備えており、複数枚例えば125枚の被処理体である半導体ウエハ(以下「ウエハ」という)Wを棚状に保持できるように、前記支柱56に溝(スロット)が形成されている。但し、125枚のウエハWの保持領域の内、上下両端部については複数枚のダミーウエハが保持され、その間の領域に製品ウエハが保持されることになる。前記回転軸54の下部には、当該回転軸54を回転させる駆動部をなすモータMが設けられており、従ってウエハボート55はモータMにより回転することになる。また蓋体53の上には前記回転軸54を囲むように保温ユニット57が設けられている。
前記反応容器5の下部のフランジ52には、反応容器5内のウエハWにガスを供給するためのL字型のインジェクタ61が挿入して設けられている。インジェクタ61の基端側には、ガス供給路であるガス供給管62が接続されており、ガス供給管62の他端側は、夫々流量調整手段をなす流量調整バルブV1,V2,V3を介して成膜ガス供給源63と、酸化性ガス例えば酸素(O2)ガスの供給源64と、還元性ガス例えば水素(H2)ガスの供給源65とに接続され、前記ガス供給管62、インジェクタ61を介して反応容器5の中に成膜に必要なガスを供給できるようになっている。ここでガス供給管62、成膜ガス供給源63、酸素ガスの供給源64、水素ガスの供給源65、流量調整バルブV1,V2,V3によりガス供給部6が構成されている。またガス供給部6の成膜ガス供給源63の下流側が成膜ガス供給路、ガス供給部6の酸素ガス供給源64の下流側が酸化性ガス供給路、ガス供給部6の水素ガス供給源65の下流側が還元性ガス供給路に夫々相当する。
前記成膜ガスとしては、有機系シリコンソースの蒸気、例えばTEOSガス、BTBAS(ビスターシャルアミノシラン)ガス等や、無機系シリコンソースの蒸気、例えばモノシランガス、クロロシランガス、ヘキサクロロジシラン(HCD)ガス等を用いることができる。さらに酸化性ガスとしては酸素ガスの他に、NOガス、NOガス、NOガスよりなる群から選択される1つ以上のガスを用いることができ、還元性ガスとしては水素ガスの他に、NHガス、CHガス、HClガスよりなる群から選択される1つ以上のガスを用いることができる。
さらに反応容器5の上方には、反応容器5内を排気するための排気口7が形成されている。この排気口7には、反応容器5内を所望の真空度に減圧排気可能な真空排気手段をなす真空ポンプ71及び圧力調整手段72を備えた排気管73が接続されている。反応容器5の周囲には、反応容器5内を加熱するための加熱手段であるヒータ74を備えた加熱炉75が設けられている。前記ヒータ74としては、コンタミネーションがなく昇降温特性が優れたカーボンワイヤー等を用いることが好ましい。
さらにこの成膜装置は、コンピュータからなる制御部100を備えている。この制御部100は、処理プログラムを起動し、図示しないメモリ内のプロセスレシピの記載事項を読み出して、そのレシピに基づいて処理条件を制御する機能を有し、ヒータ74、圧力調整手段72及びガス供給部6を夫々制御するための制御信号を出力する。
次に上述の成膜装置を用いて実施する成膜方法の一例について説明する。先ず被処理体である半導体ウエハW、例えば図1に示すようなP型Si基板20上にゲート電極3A,3Bやソース電極24a,25a、ドレイン電極24b,25bが形成されたウエハWを所定枚数ウエハボート55に保持させて、例えば温度が100℃程度に維持された反応容器5内に、図示しないボートエレベータを上昇させることにより搬入(ロード)する。
続いてウエハボート55が搬入されて反応容器5の下端開口部51が蓋体53により塞がれた後、反応容器5内の温度を例えば200℃/分の昇温速度で、TEOSガスの分解温度よりも低い温度例えば500℃程度まで昇温させると共に、反応容器5内を排気口7を通じて真空ポンプ71により例えば266Pa(2Torr)程度の真空度に真空排気する。
ここで前記TEOSガスの分解温度よりも低い温度とは、当該減圧雰囲気でTEOSガスが分解せず、かつ酸素ガス及び水素ガスにより活性種が生成される温度をいい、例えば266PaでのTEOSガスの分解温度が例えば550℃程度であり、酸素ガス及び水素ガスは例えば1.33kPa(10Torr)以下の減圧下で水酸基活性種や酸素活性種等の活性種を生成するので、当該減圧雰囲気では例えば350℃以上550℃未満の温度をいう。
またTEOSガスと酸素ガス、水素ガスの流量については、TEOSガスと酸素ガスと水素ガスの流量比が、0.1〜0.2:2:1程度とするのが好ましく、減圧雰囲気とは1.33kPa(10Torr)以下が好ましい。
そして反応容器5内の温度を例えば500℃に安定させた後、成膜ガス供給源63から例えばTEOSガスを所定の流量例えば150sccm、酸素ガス供給源64から酸素ガスを所定の流量例えば2000sccm、水素ガス供給源65から水素ガスを所定の流量例えば1000sccmで反応容器5内に供給し、更に圧力調整手段72により反応容器5内を例えば266Pa(2Torr)の減圧雰囲気に調整して成膜工程を10分程度行う。このようにすると反応容器5内では、後述するように、SiO2膜がウエハW上のゲート電極3A,3B間を埋め込むように成膜される。
これら一連の工程を行っている間、ウエハボート55はモータMにより回転している。こうしてゲート電極3A,3B上に所定の厚さ例えば50nmでSiO2膜を形成した後、反応容器5内への成膜ガスの供給を停止する。また、図示しない窒素ガス源からN2ガスの供給を開始してパージを行い、反応容器5内の圧力を大気圧に戻すと共に、反応容器5内の温度を例えば200℃の設定された温度まで下降させ、ウエハボート55を反応容器5から搬出(アンロード)する。ここでこの成膜装置において行なわれるSiO2膜の形成のための一連の工程は、制御部100に格納されたプロセスレシピに基づいて、ヒータ74、圧力調整手段72及びガス供給部6等を制御して行なわれる。
そして搬出されたウエハWは、その後、ビアホール37やコンタクトホール38が形成され、さらにこれらホール37,38の底面をフッ酸で洗浄し、しかる後これらビアホール37,コンタントホール38に導電体材料例えばTiNが埋め込まれて、半導体装置であるMOSFETトランジスタが製造される。
この手法は、成膜ガスであるTEOSガスを分解させずに成膜対象である固体表面に吸着させると共に、前記固体表面にてTEOSを分解する活性種を生成させ、この活性種により前記固体表面に吸着したTEOSを分解することが可能な条件を見出した結果なされたものである。
つまりTEOSガスと酸素ガスと水素ガスとを用い、減圧雰囲気下で、TEOSガスの分解温度よりも低い温度で加熱することによりSiO2膜を形成しているので、後述するように、ウエハWのゲート電極3A,3Bの上にTEOSガスを分解させずに吸着させ、次いで酸素ガス及び水素ガスにより生成される活性種である水酸基活性種(OH*)と酸素活性種(O*)により、前記ゲート電極3A,3Bに吸着されたTEOSが分解されてSiO2膜よりなる層間絶縁膜4が形成される。
このためTEOSガスの分解温度より低い温度である500℃以下の低温でSiO2膜を成膜することができ、カバレッジ性が良好であって、例えばアスペクト比が4以上と大きい凹部に対してもボイドを形成することなくSiO2膜を埋め込むことができる。また既述のように500℃以下の温度で成膜処理を行なっているので、例えばポリシリコン層31とWN層32とW層33とを積層して形成した金属製のゲート電極3A,3Bを備えるトランジスタであっても、例えばゲート電極を600℃以上の高温に晒すことによって生じる、例えば抵抗が大きくなること等の悪影響の発生を抑えてゲート電極3A,3B間に層間絶縁膜4を埋め込むことができる。
また本発明の成膜プロセスでは、TEOSを水酸基活性種と酸素活性種により前記固体表面にて分解するというラジカル酸化によりSiO2膜を形成していると推察されるので、TEOSガスを用いてCVDプロセスにて形成されたSiO2膜よりも膜質が強固である。このため後の工程でビアホール37やコンタクトホール38の底面をフッ酸で洗浄する際にも、フッ酸に対する対抗性が大きいので、フッ酸の凹部35への浸み込みが防止でき、シームの発生を抑えることができる。
次いで本発明の経緯について説明する。先ず本発明者らは、従来のTEOSガスとO2ガスとを用いたCVDプロセスにより、アスペクト比が4以上のゲート電極間の凹部にSiO2膜を埋め込む場合にボイドが形成されるメカニズムについて検討した。この結果、背景技術の欄に記載したように、気相中でTEOSガスが分解し、この分解物が前記ゲート電極や凹部に降り積もるように付着するため、前記分解物がゲート電極の上面には付着しやすいが、側壁には付着しにくく、このため凹部の中央部においてボイドが形成されやすいのではないかと推察した。
そこで本発明者は、TEOSガスを分解させない状態でウエハW上のゲート電極3A,3Bに付着させ、こうしてゲート電極3A,3Bに付着させた後にTEOSを分解するようにすれば、ゲート電極3A,3Bの上面や側壁、凹部35の底面に均一な厚さでTEOSが付着されるので、前記ゲート電極3A,3Bの上面や側壁、凹部35の底面に均一な厚さでSiO2膜が形成でき、ボイドの形成が抑えられるのではないかと考え、この手法の実現性について検討することとした。
このため先ずTEOSガスを分解させずにゲート電極3A,3B等に吸着させるために、成膜処理の温度を反応容器5の減圧雰囲気下でTEOSガスが分解しない温度とし、前記減圧雰囲気下にてこの温度でゲート電極3A,3Bの表面において、前記ゲート電極3A,3B表面に付着したTEOSを分解するラジカル種を生成するガスを、種々の実験を行なうことにより選択した。この結果、TEOSガスを成膜ガスとし、酸素ガスと水素ガスとを添加することにより、後述の実験例からも明らかなように、前記ゲート電極3A,3Bの上面や側壁、凹部35の底面に均一な厚さでSiO2膜が形成できることを見出した。
このようにTEOSと酸素ガスと水素ガスによってSiO2膜が形成されるメカニズムについては、TEOSガスは266Paの減圧下では500℃では分解しないので、この温度では図3(a)に示すようにゲート電極3A,3B等の固体表面に分解しない状態でそのまま供給される。このため気相中にてTEOSガスが分解し、この分解物が固体表面に供給される場合に比べて、供給種が大きく、重いので、分解していないTEOSガスは降り積もるようには供給されず、これにより前記ゲート電極3A,3Bの上面や側壁、凹部35の底面に均一な厚さでTEOS41が吸着される。
一方酸素ガスや水素ガスは、例えば図3(b)に示すように、500℃、266Paの減圧雰囲気下では、ゲート電極3A,3B等の固体表面にて酸素と水素とが燃焼して、種々の活性種を生成する。そしてこの活性種のうち、特に水酸基活性種(OH*)や酸素活性種(O*)により、前記固体表面に吸着されているTEOSが分解され、SiO2に変わるものと考えられる。このように前記ゲート電極3A,3Bの上面や側壁、凹部35の底面に均一な厚さでSiO2膜42が形成されると、図3(c)に示すように、ゲート電極3A,3Bの上面と側面とに同じ厚さでSiO2膜42が形成される。このため2つのゲート電極3A,3Bの間の凹部35には、ゲート電極3A,3Bの上面から迫り出すようにSiO2膜が形成されることがなく、前記凹部35の両側面から徐々に内側に向かってSiO2膜が形成されるので、図3(d)に示すようにボイドを形成することなく、SiO2膜42を凹部35に埋め込むことができるものと推察される。
また本発明のSiO2膜は、既述のように、ウエハW等の固体上で発生したラジカル種とTEOSとの反応によるラジカル酸化により形成されるため、形成されるSiO2膜の膜質が強固であり、フッ素を含む薬液に対して耐性が大きいと考えられる。
これに対してTEOSガスとO2ガスを用いてCVDによりSiO2膜を形成するプロセスや、あるいはTEOSガスとOラジカルとを用いてCVDによりSiO2を形成するプロセスでは、既述のようにTEOSガスが気相中にて分解して降り積もるように成膜されるのでボイドができる。またTEOSガスとO3含有O2ガスとH2O2ガスとを用いてプラズマCVDによりSiO2を形成するプロセスにおいても、プラズマによりTEOSやO3、O2、H2O2が分解されるので、結果として既述のようにTEOSガスが気相中にて分解して降り積もるように成膜されると推察される。またプラズマを用いてH2O2ガスを分解しているので、OHラジカルを生成せずに、Oラジカル、Hラジカルが生成されると考えられる。
上述の例では、層間絶縁膜を例に挙げているが、層間絶縁膜以外の絶縁膜であってもよい。
続いて本発明の効果を確認するために行なった実験例について説明する。
<実験例1>
(実施例1)
上述の装置を用いて、上述の条件、つまり反応容器5にTEOSガスと水素ガスと酸素ガスとを夫々150sccm、1000sccm、2000sccmの流量で供給し、成膜温度500℃、圧力266Pa(2.0Torr)の下で、アスペクト比が2.5の凹部を埋め込むように、厚さ30nmのSiO2膜を形成した後、このSiO2膜に対して50重量%HFとH2Oよりなるエッチング液により、1分間ウェットエッチングを行い、そのときのエッチングレートを測定した。ここで前記エッチング液の組成は、50重量%HF/H2O=1/399とした。
(比較例1)
実施例1と同様の装置を用いて、従来のCVDプロセスにより前記アスペクト比が2.5の凹部を埋め込むように、厚さ50nmのSiO2膜を形成し、このSiO2膜に対して、実施例1と同様の条件でウェットエッチングを行い、そのときのエッチングレートを測定した。ここで成膜条件は、TEOSガス流量190sccm、成膜温度680℃、圧力53Paとした。
この結果を図4に示す。この結果、HFを含むエッチング液によるエッチングレートは、本発明のプロセスにて形成されたSiO2膜(実施例1)の方が、従来のCVD法にて形成されたSiO2膜(比較例1)よりも小さくなり、実施例1のSiO2膜のエッチングレートは比較例1のSiO2膜のエッチングレートのほぼ半分であることが認められた。ここでエッチングレートが小さいということは、膜質が強固であり、フッ素を含むエッチング液に対して耐性が大きいことを示している。
これにより本発明のプロセスは、従来のCVDプロセス(比較例1)の成膜温度よりも低い500℃という成膜温度で処理を行ないながらも、従来のCVDプロセスにて得られたSiO2膜よりも、膜質を強固なものとし、フッ酸に対する耐性が大きいことが認められる。またフッ酸に対する耐性が大きいので、フッ酸がSiO2膜に浸み込むことにより形成されるシームの発生が抑えられることが理解される。
<実験例2>
(実施例2)
上述の装置を用いて、上述の条件、つまり反応容器にTEOSガスと水素ガスと酸素ガスとを夫々150sccm、1000sccm、2000sccmの流量で供給し、成膜温度500℃、圧力266Pa(2.0Torr)の下で、アスペクト比が2.4の凹部を埋め込むようにSiO2膜を形成した後、このSiO2膜の上に厚さ100nmのポリシリコン膜を形成し、このSiO2膜とポリシリコン膜との断層写真をSEM(電子顕微鏡)により撮影した。ここでSiO2膜の上にポリシリコン膜を形成したのは、SiO2膜の断層写真を撮影するためである。
このSiO2膜の断層写真をトレースしたものを図5に示す。図5中81はシリコン基板、82,83はシリコン基板上に形成されたゲート電極、84はゲート電極の間に形成された凹部であり、この凹部84のアスペクト比は2.4である。また図中85はSiO2膜、86はポリシリコン膜を夫々示している。
そして形成されたSiO2膜85の厚さを、ゲート電極82の上部aと、側壁部bと、凹部84の底部cとについて測定したところ、SiO2膜の厚さは、上部a:34nm、側壁部b:35nm、底部c:34nm、つまりb/a=1.029、c/a=1.0であり、本発明の方法によりゲート電極82の上部と側壁部と凹部84の底部とにSiO2膜をほぼ均一な厚さで形成できることが認められる。
(比較例3)
実施例1と同様の装置を用いて、TEOSガスとO3ガスとを用いて、図5に示す前記アスペクト比が2.4の凹部84を埋め込むようにSiO2膜を形成し、実施例2と同様に、このSiO2膜の断層写真を撮影した。この例の成膜条件は、TEOSガス流量190sccm、O3ガス流量200sccm、成膜温度500℃、圧力266Paとした。
前記断層写真に基づいて、ゲート電極82の上部a、側壁部b、凹部84の底部cについて、形成されたSiO2膜の厚さを測定したところ、b/a=1.05、c/a=0.95であった。
(比較例4)
実施例1と同様の装置を用いて、TEOSガスとO3ガスとを用いて、図5に示す前記アスペクト比が2.4の凹部84を埋め込むようにSiO2膜を形成し、実施例2と同様に、このSiO2膜の断層写真を撮影した。この例の成膜条件は、TEOSガス流量190sccm、O3ガス流量 200sccm、成膜温度550℃、圧力133Paとした。
前記断層写真に基づいて、ゲート電極82の上部a、側壁部b、凹部84の底部cについて、形成されたSiO2膜の厚さを測定したところ、b/a=1.0、c/a=0.93であった。
(比較例5)
実施例1と同様の装置を用いて、TEOSガスとO2ガスとを用いて、図5に示す前記アスペクト比が2.4の凹部84を埋め込むようにSiO2膜を形成し、実施例2と同様に、このSiO2膜の断層写真を撮影した。この例の成膜条件は、TEOSガス流量130sccm、O2ガス流量100sccm、成膜温度600℃、圧力266Paとした。
前記断層写真に基づいて、ゲート電極の上部a、側壁部b、凹部84の底部cについて、形成されたSiO2膜の厚さを測定したところ、b/a=1.0、c/a=0.97であった。
ここでこの実験例2は、アスペクト比が高い凹部84へのSiO2膜の埋め込み特性を間接的に評価したものである。この実験の結果、本発明のプロセスにて形成されたSiO2膜(実施例2)は、比較例3,4よりも成膜温度が低いながらも、SiO2膜をゲート電極82の上部、側壁部、凹部84の底部に均一に形成できることが理解される。
このようにゲート電極82,83の上面のSiO2膜の厚さと、ゲート電極82,83の側面のSiO2膜の厚さと、凹部84の底面のSiO2膜の厚さがほぼ同じであるということは、既述のようにゲート電極82の上面と側面とに同じように徐々に膜が形成されていくので、ゲート電極82の上面から迫り出すようにSiO2膜が形成されないため、ボイドが形成されにくいことを示唆している。
またこのことにより、本発明のプロセスにて形成されるSiO2膜の形成メカニズムについては、気相中にてTEOSガスが分解し、この分解物がゲート電極上に降り積もることによって、膜が形成されるタイプとは異なるものであることを示している。
さらにこの実験により、比較例5については、実施例2とほぼ同じ程度に、SiO2膜をゲート電極の上部、側壁部、凹部の底部に均一に形成できることが認められ、このことから成膜温度が高くなると、SiO2膜をゲート電極の上部、側壁部、凹部の底部に均一に形成しやすくなる傾向にあることが理解される。
以上の実験から、本発明の成膜方法のように、TEOSガスと酸素ガスと水素ガスとを用い、減圧雰囲気下で、TEOSガスの分解温度よりも低い温度で加熱することにより、例えば500℃以下の低温であっても、高アスペクト比の凹部に対するカバレッジ性が良好であり、かつフッ素を含むガスに対して耐性が良好なSiO2膜を形成することができることが認められる。
本発明のシリコン酸化膜が用いられるMOSFETトランジスタの構造を示す断面図である。 本発明の成膜方法を実施する成膜装置を示す縦断断面図である。 本発明の成膜方法の作用を説明するための工程図である。 本発明の成膜方法の効果を確認するために行った実験結果であるエッチングレートを示す特性図である。 本発明の成膜方法により形成されたSiO2膜の断層写真のトレース図である。 金属製のゲート電極を説明するための断面図である。 従来のTEOSガスを用いたCVDプロセスにより成膜されるSiO2膜に形成されるボイドとシームとを説明するための断面図である。 従来のTEOSガスを用いたCVDプロセスの作用を説明するための工程図である。
符号の説明
W 半導体ウエハ
20 P型Si基板
21a P型ソース領域
21b P型ドレイン領域
22a N型ソース領域
21b N型ドレイン領域
24a P型ソース電極
24b P型ドレイン電極
25a N型ソース電極
25b N型ドレイン電極
3A,3B ゲート電極
31 ポリシリコン層
32 WN層
33 W層
37 ビアホール
38 コンタクトホール
5 反応容器
55 ウエハボート
6 ガス供給部
62 ガス供給管
63 成膜ガス供給源
64 酸素ガス供給源
65 水素ガス供給源
71 真空ポンプ
74 ヒータ
75 加熱炉

Claims (4)

  1. 被処理体が載置された処理容器内を減圧雰囲気及び加熱雰囲気にして、有機系シリコンソースの蒸気を用いて被処理体にシリコン酸化膜を形成する方法において、
    前記処理容器内を前記有機系シリコンソースの蒸気の分解温度よりも低くかつ酸素ガス及び水素ガスにより水酸基活性種及び酸素活性種が発生する温度に加熱し、
    前記処理容器内に供給された前記有機系シリコンソースを、前記処理容器内に供給された酸素ガス及び水素ガスにより発生した水酸基活性種及び酸素活性種により分解して、前記被処理体にシリコン酸化膜を形成することを特徴とする成膜方法。
  2. 有機系シリコンソースは、テトラエチルオルソシリケート及びビスターシャルアミノシランから選択されるものであることを特徴とする請求項記載の成膜方法。
  3. 前記被処理体は、複数のゲート電極が形成されたものであり、請求項1のシリコン酸化膜は、これらゲート電極間を埋め込むように、ゲート電極の上に形成される層間絶縁膜であることを特徴とする請求項1または2に記載の成膜方法。
  4. 内部に被処理体が載置される処理容器と、
    前記処理容器内を減圧雰囲気に設定する圧力調整手段と、
    前記処理容器内を加熱するための加熱手段と、
    前記処理容器内に有機系シリコンソースの蒸気を供給するための成膜ガス供給路と、
    前記処理容器内に酸素ガスを供給するための酸化性ガス供給路と、
    前記処理容器内に水素ガスを供給するための還元性ガス供給路と、
    前記成膜ガス供給路と、酸化性ガス供給路と、還元性ガス供給路とに夫々設けられ、夫々有機系シリコンソースの蒸気酸素ガス水素ガスとの流量を調整するための流量調整手段と、
    前記圧力調整手段と加熱手段と流量調整手段とを制御するための制御部と、を備え、
    前記制御部は、前記処理容器内を減圧雰囲気に設定すると共に、有機系シリコンソースの蒸気の分解温度よりも低い温度で加熱することにより、酸素ガス及び水素ガスにより発生した水酸基活性種及び酸素活性種を用いて、前記被処理体の上にシリコン酸化膜を形成するように、前記圧力調整手段と加熱手段と流量調整手段とを制御することを特徴とする成膜装置。
JP2005225709A 2005-08-03 2005-08-03 成膜方法及び成膜装置 Expired - Fee Related JP4624207B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005225709A JP4624207B2 (ja) 2005-08-03 2005-08-03 成膜方法及び成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005225709A JP4624207B2 (ja) 2005-08-03 2005-08-03 成膜方法及び成膜装置

Publications (3)

Publication Number Publication Date
JP2007042884A JP2007042884A (ja) 2007-02-15
JP2007042884A5 JP2007042884A5 (ja) 2008-08-14
JP4624207B2 true JP4624207B2 (ja) 2011-02-02

Family

ID=37800586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005225709A Expired - Fee Related JP4624207B2 (ja) 2005-08-03 2005-08-03 成膜方法及び成膜装置

Country Status (1)

Country Link
JP (1) JP4624207B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5559988B2 (ja) 2009-06-03 2014-07-23 東京エレクトロン株式会社 シリコン酸化膜用成膜原料およびそれを用いたシリコン酸化膜の成膜方法
DE102010015149A1 (de) * 2010-04-16 2011-10-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zum Beschichten eines Substrates innerhalb einer Vakuumkammer mittels plasmaunterstützter chemischer Dampfabscheidung
JP5679581B2 (ja) 2011-12-27 2015-03-04 東京エレクトロン株式会社 成膜方法
JP2015056632A (ja) 2013-09-13 2015-03-23 東京エレクトロン株式会社 シリコン酸化膜の製造方法
JP6196106B2 (ja) 2013-09-13 2017-09-13 東京エレクトロン株式会社 シリコン酸化膜の製造方法
JP2014064039A (ja) * 2013-12-25 2014-04-10 Tokyo Electron Ltd 成膜方法および成膜装置
US10458016B2 (en) 2015-12-25 2019-10-29 Tokyo Electron Limited Method for forming a protective film
JP6523185B2 (ja) 2016-01-29 2019-05-29 東京エレクトロン株式会社 成膜方法
JP6602261B2 (ja) 2016-05-23 2019-11-06 東京エレクトロン株式会社 成膜方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115911A (ja) * 1994-08-25 1996-05-07 Sony Corp 半導体装置の製造方法
JPH08227888A (ja) * 1995-02-21 1996-09-03 Sony Corp 誘電体膜の形成方法
US5710079A (en) * 1996-05-24 1998-01-20 Lsi Logic Corporation Method and apparatus for forming dielectric films
JP4285184B2 (ja) * 2003-10-14 2009-06-24 東京エレクトロン株式会社 成膜方法及び成膜装置
JP4595702B2 (ja) * 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4694209B2 (ja) * 2005-01-05 2011-06-08 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007042884A (ja) 2007-02-15

Similar Documents

Publication Publication Date Title
KR102627584B1 (ko) 기판 표면 내에 형성된 오목부를 충진하기 위한 주기적 증착 방법 및 장치
CN100377317C (zh) 硅氧化膜的去除方法及处理装置
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
US7220461B2 (en) Method and apparatus for forming silicon oxide film
US9349587B2 (en) Method of manufacturing semiconductor device and method of processing substrate and substrate processing apparatus
KR101498960B1 (ko) 박막의 형성 방법 및 성막 장치
JP7598992B2 (ja) 処理方法、半導体装置の製造方法、処理装置、およびプログラム
KR102415040B1 (ko) 실리콘 산화막을 형성하는 방법 및 장치
KR102295441B1 (ko) 텅스텐막 상에 실리콘 산화막을 형성하는 방법 및 장치
CN1387248A (zh) 半导体器件的隔离方法
KR102396170B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
JP2010251654A (ja) 成膜方法および半導体装置の製造方法
KR102360687B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7462065B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
JP4039385B2 (ja) ケミカル酸化膜の除去方法
KR20190030169A (ko) 실리콘 산화막을 형성하는 방법 및 장치, 및 기억 매체
KR100860683B1 (ko) 성막 방법 및 열처리 장치
JP6583064B2 (ja) マスク構造体の形成方法及び成膜装置
JP4624207B2 (ja) 成膜方法及び成膜装置
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
JP2018207075A (ja) 基板処理方法及び基板処理装置
US11728165B2 (en) Method of processing substrate, substrate processing apparatus, recording medium, and method of manufacturing semiconductor device
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US20250226206A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees