JP4628853B2

JP4628853B2 - Carrier leakage power reduction circuit

Info

Publication number: JP4628853B2
Application number: JP2005128321A
Authority: JP
Inventors: 圭介大村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2005-04-26
Filing date: 2005-04-26
Publication date: 2011-02-09
Anticipated expiration: 2025-04-26
Also published as: JP2006310972A

Description

この発明は、送信機等に用いられ、直交変調器において直交変調を行いながら自動的に搬送波漏洩電力（キャリアリーク）を低減する搬送波漏洩電力低減回路に関するものである。 The present invention relates to a carrier leakage power reduction circuit that is used in a transmitter or the like and automatically reduces carrier leakage power (carrier leakage) while performing orthogonal modulation in an orthogonal modulator.

一般に、直交変調器は、その直交変調器に規定された中心電圧を中心に、入力されるベースバンド信号の振幅に応じて搬送波を変調するが、直交変調器に規定された中心電圧からその直交変調器に入力されるベースバンド信号の直流成分がずれることにより、搬送波漏洩電力が発生する。
そのため、発生する搬送波漏洩電力を低減する回路が必要となるが、送信機等に用いられる直交変調器は、一旦、変調動作が開始されるとシステムが運用停止するまで変調動作を停止することができず、その間に回路に生じる温度変化や経年変化に対応して直交変調を行った状態のまま、自動的に搬送波漏洩電力を低減する必要がある。 In general, a quadrature modulator modulates a carrier wave according to the amplitude of an input baseband signal around a center voltage specified for the quadrature modulator. Carrier current leakage power is generated when the DC component of the baseband signal input to the modulator is shifted.
For this reason, a circuit for reducing generated carrier leakage power is required. However, once a modulation operation is started, a quadrature modulator used in a transmitter or the like may stop the modulation operation until the system stops operating. In the meantime, it is necessary to automatically reduce the carrier leakage power while the quadrature modulation is performed in response to the temperature change and aging change occurring in the circuit.

従来では、これら直交変調器の搬送波漏洩電力低減回路の要求を満たすものとして、一つの直交変調器および一つの直交復調器からなり、アナログ回路やアナログ部品を多用して構成され、直交変調器に入力される変調前のアナログベースバンド信号と、直交復調器により復調されたアナログベースバンドとを比較することにより、自動的に搬送波漏洩電力を低減するものがある。
また、この搬送波漏洩電力低減回路では、温度補正回路や経年補正回路を設けることにより、回路に生じる温度変化や経年変化に対応するものである（例えば、特許文献１参照）。 Conventionally, it is composed of one quadrature modulator and one quadrature demodulator to satisfy the requirements of the carrier leakage power reduction circuit of these quadrature modulators. Some of them automatically reduce carrier leakage power by comparing an input analog baseband signal before modulation with an analog baseband demodulated by a quadrature demodulator.
Further, in this carrier leakage power reduction circuit, a temperature correction circuit and an aging correction circuit are provided to cope with temperature changes and aging changes that occur in the circuit (for example, see Patent Document 1).

特表平１０−５１２１３３号公報Japanese National Patent Publication No. 10-512133

従来の搬送波漏洩電力低減回路は以上のように構成されているので、直交変調器に入力される変調前のアナログベースバンド信号と、直交復調器により復調されたアナログベースバンドとを比較することにより、直交変調を行った状態のまま、自動的に搬送波漏洩電力を低減するものであり、アナログ回路やアナログ部品を多用して構成されたものであるから、その搬送波漏洩電力の低減性能が温度変化や経年変化に影響を受けやすい。このことから、温度補正回路や経年補正回路を設けなくてはならず、回路構成が複雑になり、且つ高価になるなどの課題があった。 Since the conventional carrier leakage power reduction circuit is configured as described above, the analog baseband signal before modulation input to the quadrature modulator is compared with the analog baseband demodulated by the quadrature demodulator. Since the carrier leakage power is automatically reduced in the state where quadrature modulation is performed, and it is configured using a lot of analog circuits and analog parts, the performance of reducing the carrier leakage power changes with temperature. And susceptible to aging. Therefore, it is necessary to provide a temperature correction circuit and an aging correction circuit, and there are problems such as a complicated circuit configuration and an increase in cost.

この発明は上記のような課題を解決するためになされたもので、直交変調を行いながら自動的に搬送波漏洩電力を低減し、また、アナログ回路やアナログ部品を極力低減し、温度変化や経年変化に強く、そのための補正回路を不要とし、回路構成を簡単且つ安価にする搬送波漏洩電力低減回路を得ることを目的とする。 The present invention has been made to solve the above-mentioned problems, and automatically reduces carrier leakage power while performing quadrature modulation, and also reduces analog circuits and analog parts as much as possible, thereby changing temperature and aging. It is an object of the present invention to obtain a carrier leakage power reduction circuit that is strong against noise, eliminates the need for a correction circuit therefor, and makes the circuit configuration simple and inexpensive.

この発明に係る搬送波漏洩電力低減回路は、補正されたベースバンド信号を直交変調する主系統直交変調器と、ビット反転されたベースバンド信号を直交変調する副系統直交変調器と、主系統直交変調器による変調波を直交復調する主系統直交復調器と、副系統直交変調器による変調波を直交復調する副系統直交復調器と、副系統直交復調器により復調されたベースバンド信号の直流成分を阻止する直流成分阻止回路と、主系統直交復調器により復調されたベースバンド信号と直流成分阻止回路により直流成分が阻止されたベースバンド信号との加算値が最小になるような補正情報を生成し、主系統直交変調器に入力されるベースバンド信号をその補正情報に応じて補正する補正回路とを備え、少なくとも直流成分阻止回路および補正回路をデジタル回路により構成したものである。 A carrier leakage power reduction circuit according to the present invention includes a main system quadrature modulator that performs quadrature modulation on a corrected baseband signal, a sub-system quadrature modulator that performs quadrature modulation on a bit-inverted baseband signal, and main system quadrature modulation. The main system quadrature demodulator that orthogonally demodulates the modulated wave by the sub-system, the sub-system quadrature demodulator that orthogonally demodulates the modulated wave by the sub-system quadrature modulator, and the DC component of the baseband signal demodulated by the sub-system quadrature demodulator Generates correction information that minimizes the sum of the DC component blocking circuit to block and the baseband signal demodulated by the main system quadrature demodulator and the baseband signal blocked by the DC component blocking circuit. A correction circuit that corrects the baseband signal input to the main system quadrature modulator according to the correction information, and includes at least a DC component blocking circuit and a correction circuit. Those constructed by digital circuits.

この発明によれば、主系統直交復調器により復調されたベースバンド信号と直流成分阻止回路により直流成分が阻止されたベースバンド信号との加算値が最小になるような補正情報を生成し、主系統直交変調器に入力されるベースバンド信号を補正情報に応じて補正するように構成したので、主系統直交変調器の中心電圧とその主系統直交変調器に入力されるベースバンド信号の直流成分とのずれを直交変調を行いながら自動的に最小にすることができ、主系統直交変調器における搬送波漏洩電力を低減することができる。
また、少なくとも直流成分阻止回路および補正回路をデジタル回路により構成したので、アナログ回路やアナログ部品を極力低減することで、温度変化や経年変化に強く、そのための補正回路を不要とし、回路構成を簡単且つ安価にすることができる効果がある。 According to the present invention, the correction information is generated so that the sum of the baseband signal demodulated by the main system quadrature demodulator and the baseband signal whose DC component is blocked by the DC component blocking circuit is minimized. Since the baseband signal input to the system quadrature modulator is corrected according to the correction information, the center voltage of the main system quadrature modulator and the DC component of the baseband signal input to the main system quadrature modulator Can be automatically minimized while performing quadrature modulation, and the carrier leakage power in the main system quadrature modulator can be reduced.
In addition, since at least the DC component blocking circuit and the correction circuit are composed of digital circuits, the analog circuit and analog components are reduced as much as possible, making it resistant to temperature changes and aging, eliminating the need for a correction circuit and simplifying the circuit configuration. In addition, there is an effect that can be made inexpensive.

実施の形態１．
図１はこの発明の実施の形態１による送信機の搬送波漏洩電力低減回路を示す構成図であり、図において、コントロールユニット１は、ワンチップ上により集積回路化され、同相成分Ｉｏｕｔおよび直交成分Ｑｏｕｔのデジタルベースバンド信号を生成すると共に、後述する主直交変調器１７の搬送波漏洩電力（キャリアリーク）を最小に制御する同相成分補正情報Ｉａｄｊｏｕｔおよび直交成分補正情報Ｑａｄｊｏｕｔを生成するものである。
遅延回路２，３は、コントロールユニット１により生成される同相成分Ｉｏｕｔおよび直交成分Ｑｏｕｔのデジタルベースバンド信号を、それぞれ後述するビット反転器６，７による遅延時間と等時間だけ遅延させるものである。
ビット加算器（補正回路：同相成分ビット加算器）４は、遅延回路２により遅延された同相成分のデジタルベースバンド信号に、コントロールユニット１により生成される同相成分補正情報Ｉａｄｊｏｕｔを加算し、ビット加算器（補正回路：直交成分ビット加算器）５は、遅延回路３により遅延された直交成分のデジタルベースバンド信号に、コントロールユニット１により生成される直交成分補正情報Ｑａｄｊｏｕｔを加算するものである。 Embodiment 1 FIG.
FIG. 1 is a configuration diagram showing a carrier leakage power reduction circuit of a transmitter according to Embodiment 1 of the present invention. In the figure, a control unit 1 is integrated on one chip, and an in-phase component Iout and a quadrature component Qout. In-phase component correction information Iadj for generating a digital baseband signal and controlling the carrier leakage power (carrier leakage) of the main quadrature modulator 17 to be described later to a minimum out and orthogonal component correction information Qadj out is generated.
The delay circuits 2 and 3 delay the digital baseband signals of the in-phase component Iout and the quadrature component Qout generated by the control unit 1 by the same time as the delay time by the bit inverters 6 and 7 described later, respectively.
A bit adder (correction circuit: in-phase component bit adder) 4 converts the in-phase component digital baseband signal delayed by the delay circuit 2 into the in-phase component correction information Iadj generated by the control unit 1. out is added, and a bit adder (correction circuit: orthogonal component bit adder) 5 adds orthogonal component correction information Qadj generated by the control unit 1 to the digital baseband signal of the orthogonal component delayed by the delay circuit 3. out is added.

ビット反転器（同相成分ビット反転器）６は、コントロールユニット１により生成される同相成分Ｉｏｕｔのデジタルベースバンド信号をビット反転し、ビット反転器（直交成分ビット反転器）７は、コントロールユニット１により生成される直交成分Ｑｏｕｔのデジタルベースバンド信号をビット反転するものである。
遅延回路８，９は、ビット反転器６，７により反転された同相成分ＩｎｖＩｏｕｔおよび直交成分ＩｎｖＱｏｕｔのデジタルベースバンド信号を、それぞれビット加算器４，５による遅延時間と等時間だけ遅延させるものである。
ＤＡ変換器（主系統同相成分ＤＡ変換器）１０は、ビット加算器４により加算された同相成分のデジタルベースバンド信号をデジタルアナログ変換し、ＤＡ変換器（主系統直交成分ＤＡ変換器）１１は、ビット加算器５により加算された直交成分のデジタルベースバンド信号をデジタルアナログ変換し、ＤＡ変換器（副系統同相成分ＤＡ変換器）１２は、遅延回路８により遅延された同相成分のデジタルベースバンド信号をデジタルアナログ変換し、ＤＡ変換器（副系統直交成分ＤＡ変換器）１３は、遅延回路９により遅延された直交成分のデジタルベースバンド信号をデジタルアナログ変換するものである。 The bit inverter (in-phase component bit inverter) 6 inverts the digital baseband signal of the in-phase component Iout generated by the control unit 1, and the bit inverter (quadrature component bit inverter) 7 is controlled by the control unit 1. The digital baseband signal of the generated orthogonal component Qout is bit-inverted.
The delay circuits 8 and 9 have the in-phase component Inv inverted by the bit inverters 6 and 7. Iout and orthogonal component Inv The Qout digital baseband signal is delayed by the same time as the delay time by the bit adders 4 and 5, respectively.
A DA converter (main system in-phase component DA converter) 10 converts the digital baseband signal of the in-phase component added by the bit adder 4 from digital to analog, and a DA converter (main system quadrature component DA converter) 11 The digital baseband signal of the quadrature component added by the bit adder 5 is converted from digital to analog, and the DA converter (sub-system in-phase component DA converter) 12 is a digital baseband of the in-phase component delayed by the delay circuit 8. The signal is converted from digital to analog, and a DA converter (sub-system orthogonal component DA converter) 13 converts the orthogonal component digital baseband signal delayed by the delay circuit 9 from digital to analog.

局部発振器１４は、搬送波を発生し、分波器１５，１６は、その搬送波をそれぞれ分波するものである。
主直交変調器（主系統直交変調器）１７は、分波器１６により分波された搬送波を、ＤＡ変換器１０，１１から出力される同相成分および直交成分のアナログベースバンド信号により直交変調し、副直交変調器（副系統直交変調器）１８は、分波器１６により分波された搬送波を、ＤＡ変換器１２，１３から出力される同相成分および直交成分のアナログベースバンド信号により直交変調するものである。
分波器１９は、主直交変調器１７による変調波を分波し、高周波増幅器２０，２１は、分波器１９を通過した変調波を２段階にそれぞれ高周波増幅し、アンテナ２２は、高周波増幅器２０，２１により高周波増幅された変調波を送信するものである。
また、分波器２３は、副直交変調器１８による変調波を分波し、終端器２４は、分波器２３を通過した変調波を、反射することなく消去するものである。 The local oscillator 14 generates a carrier wave, and the demultiplexers 15 and 16 demultiplex the carrier wave.
The main quadrature modulator (main system quadrature modulator) 17 performs quadrature modulation on the carrier wave demultiplexed by the demultiplexer 16 with analog baseband signals of in-phase and quadrature components output from the DA converters 10 and 11. The sub-orthogonal modulator (sub-system quadrature modulator) 18 quadrature-modulates the carrier wave demultiplexed by the demultiplexer 16 with the analog baseband signals of the in-phase component and the quadrature component output from the DA converters 12 and 13. To do.
The demultiplexer 19 demultiplexes the modulated wave from the main quadrature modulator 17, the high frequency amplifiers 20 and 21 amplify the modulated wave that has passed through the demultiplexer 19 in two stages, and the antenna 22 is a high frequency amplifier. 20 and 21 are used to transmit a modulated wave that has been amplified at a high frequency.
The demultiplexer 23 demultiplexes the modulated wave by the sub-orthogonal modulator 18, and the terminator 24 erases the modulated wave that has passed through the demultiplexer 23 without reflection.

分波器２５は、分波器１５による搬送波を分波し、主直交復調器（主系統直交復調器）２６は、主直交変調器１７により変調され、分波器１９により分波された変調波を、分波器２５により分波された搬送波により直交復調し、副直交復調器（副系統直交復調器）２７は、副直交変調器１８により変調され、分波器２３により分波された変調波を、分波器２５により分波された搬送波により直交復調するものである。
ＡＤ変換器（主系統同相成分ＡＤ変換器）２８は、主直交復調器２６により復調された同相成分のアナログベースバンド信号をアナログデジタル変換し、ＡＤ変換器（主系統直交成分ＡＤ変換器）２９は、主直交復調器２６により復調された直交成分のアナログベースバンド信号をアナログデジタル変換し、ＡＤ変換器（副系統同相成分ＡＤ変換器）３０は、副直交復調器２７により復調された同相成分のアナログベースバンド信号をアナログデジタル変換し、ＡＤ変換器（副系統直交成分ＡＤ変換器）３１は、副直交復調器２７により復調された直交成分のアナログベースバンド信号をアナログデジタル変換するものである。 The demultiplexer 25 demultiplexes the carrier wave from the demultiplexer 15, and the main quadrature demodulator (main system quadrature demodulator) 26 is modulated by the main quadrature modulator 17 and modulated by the demultiplexer 19. The wave is quadrature demodulated by the carrier wave demultiplexed by the demultiplexer 25, and the sub-orthogonal demodulator (sub-system quadrature demodulator) 27 is modulated by the sub-orthogonal modulator 18 and demultiplexed by the demultiplexer 23. The modulated wave is orthogonally demodulated by the carrier wave demultiplexed by the demultiplexer 25.
An AD converter (main system in-phase component AD converter) 28 performs analog-to-digital conversion on the analog baseband signal of the in-phase component demodulated by the main quadrature demodulator 26, and an AD converter (main system quadrature component AD converter) 29. The analog baseband signal of the quadrature component demodulated by the main quadrature demodulator 26 is converted from analog to digital, and an AD converter (sub-system in-phase component AD converter) 30 is in-phase component demodulated by the sub-quadrature demodulator 27. The analog baseband signal is converted from analog to digital, and an AD converter (sub-system quadrature component AD converter) 31 performs analog-to-digital conversion on the quadrature component analog baseband signal demodulated by the sub-orthogonal demodulator 27. .

図２はコントロールユニットの詳細を示す構成図であり、図において、直流成分低減回路３２は、ＡＤ変換器２８からの同相成分Ｉｉｎのデジタルベースバンド信号の直流成分を低減し、直流成分低減回路３３は、ＡＤ変換器２９からの同相成分Ｑｉｎのデジタルベースバンド信号の直流成分を低減するものである。
直流成分阻止回路（同相直流成分阻止回路）３４は、ＡＤ変換器３０からの同相成分ＩｎｖＩｉｎのデジタルベースバンド信号の直流成分を阻止し、直流成分阻止回路（直交直流成分阻止回路）３５は、ＡＤ変換器３１からの直交成分ＩｎｖＱｉｎのデジタルベースバンド信号の直流成分を阻止するものである。
加算器（補正回路：同相成分加算器）３６は、直流成分低減回路３２により直流成分が低減された同相成分のデジタルベースバンド信号と直流成分阻止回路３４により直流成分が阻止された同相成分のデジタルベースバンド信号とを加算し、加算器（補正回路：直交成分加算器）３７は、直流成分低減回路３３により直流成分が低減された直交成分のデジタルベースバンド信号と直流成分阻止回路３５により直流成分が阻止された直交成分のデジタルベースバンド信号とを加算するものである。 FIG. 2 is a block diagram showing the details of the control unit. In the figure, the DC component reduction circuit 32 reduces the DC component of the digital baseband signal of the in-phase component Iin from the AD converter 28, and the DC component reduction circuit 33. Is for reducing the DC component of the digital baseband signal of the in-phase component Qin from the AD converter 29.
The direct current component blocking circuit (in-phase direct current component blocking circuit) 34 is connected to the common-mode component Inv from the AD converter 30. A DC component blocking circuit (orthogonal DC component blocking circuit) 35 blocks the DC component of the Iin digital baseband signal. This block prevents the DC component of the Qin digital baseband signal.
The adder (correction circuit: in-phase component adder) 36 is a digital baseband signal of the in-phase component whose DC component is reduced by the DC component reducing circuit 32 and a digital of the in-phase component whose DC component is blocked by the DC component blocking circuit 34. The adder (correction circuit: quadrature component adder) 37 adds the baseband signal, and the digital component band signal of the quadrature component whose direct current component is reduced by the direct current component reduction circuit 33 and the direct current component block circuit 35. Is added to the orthogonal base component digital baseband signal.

差分検出回路（補正回路：同相成分補正情報生成回路）３８は、加算器３６による加算値から搬送波漏洩電力の発生原因となる、主直交変調器１７の中心電圧からのその主直交変調器１７に入力される同相成分のベースバンド信号の直流成分のずれ量を検知し、その直流成分のずれ量を次段のシフト量算出回路４０の入力情報として適した数値に変換し、差分検出回路（補正回路：直交成分補正情報生成回路）３９は、同様に加算器３７による加算値から、主直交変調器１７の中心電圧からのその主直交変調器１７に入力される直交成分のベースバンド信号の直流成分のずれ量を検知し、その直流成分のずれ量を次段のシフト量算出回路４１の入力情報として適した数値に変換するものである。
シフト量算出回路（補正回路：同相成分補正情報生成回路）４０は、加算器３６による加算値が最小になるような同相成分補正情報Ｉａｄｊｏｕｔを算出し、ビット加算器４に供給し、シフト量算出回路（補正回路：直交成分補正情報生成回路）４１は、加算器３７による加算値が最小になるような直交成分補正情報Ｑａｄｊｏｕｔを算出し、ビット加算器５に供給するものである。
デジタルベースバンド信号生成回路４２は、同相成分Ｉｏｕｔおよび直交成分Ｑｏｕｔのデジタルベースバンド信号を生成するものである。
なお、図１において、ＤＡ変換器１０〜１３、ＡＤ変換器２８〜３１を中心に左側はデジタル回路により構成され、右側はアナログ回路により構成されるものである。 The difference detection circuit (correction circuit: in-phase component correction information generation circuit) 38 applies the main quadrature modulator 17 from the center voltage of the main quadrature modulator 17 that causes generation of carrier leakage power from the addition value by the adder 36. A deviation amount of the DC component of the input baseband signal of the in-phase component is detected, and the deviation amount of the DC component is converted into a numerical value suitable as input information for the shift amount calculation circuit 40 of the next stage, and a difference detection circuit (correction) Circuit: quadrature component correction information generation circuit) 39 is similarly applied to the direct current of the baseband signal of the quadrature component input to the main quadrature modulator 17 from the center voltage of the main quadrature modulator 17 from the addition value by the adder 37. The deviation amount of the component is detected, and the deviation amount of the DC component is converted into a numerical value suitable as input information for the shift amount calculation circuit 41 in the next stage.
The shift amount calculation circuit (correction circuit: in-phase component correction information generation circuit) 40 has in-phase component correction information Iadj that minimizes the addition value by the adder 36. out is calculated and supplied to the bit adder 4, and a shift amount calculation circuit (correction circuit: orthogonal component correction information generation circuit) 41 generates orthogonal component correction information Qadj that minimizes the value added by the adder 37. out is calculated and supplied to the bit adder 5.
The digital baseband signal generation circuit 42 generates a digital baseband signal having an in-phase component Iout and a quadrature component Qout.
In FIG. 1, with the DA converters 10 to 13 and AD converters 28 to 31 as the center, the left side is constituted by a digital circuit, and the right side is constituted by an analog circuit.

次に動作について説明する。
主直交変調器１７は、その主直交変調器１７に規定された中心電圧を中心に、入力されるベースバンド信号の振幅に応じて搬送波を変調するものであるが、主直交変調器１７に規定された中心電圧から主直交変調器１７に入力されるベースバンド信号の直流成分がずれることにより、搬送波漏洩電力が発生する。なお、その主直交変調器１７の温度特性によっても主直交変調器１７の中心電圧は変化し、入力されるベースバンド信号の直流成分を予め調整して一定にしても、温度変化により主直交変調器１７の中心電圧と入力されるベースバンド信号の直流成分とにずれが生じ、その結果、搬送波漏洩電力が発生する。
この実施の形態１では、温度変化により主直交変調器１７の中心電圧がずれても、直交変調を行いながら自動的に中心電圧と入力されるベースバンド信号の直流成分とのずれを最小にすることができ、主直交変調器１７における搬送波漏洩電力を低減するものである。
また、アナログ回路やアナログ部品を極力低減することで、温度変化や経年変化に強く、そのための補正回路を不要とし、回路構成を簡単且つ安価にするものである。以下、その動作について説明する。 Next, the operation will be described.
The main quadrature modulator 17 modulates a carrier wave according to the amplitude of the input baseband signal around the center voltage defined in the main quadrature modulator 17. When the DC component of the baseband signal input to the main quadrature modulator 17 is shifted from the center voltage thus generated, carrier leakage power is generated. Note that the center voltage of the main quadrature modulator 17 also changes depending on the temperature characteristics of the main quadrature modulator 17, and the main quadrature modulation is caused by the temperature change even if the DC component of the input baseband signal is adjusted in advance and made constant. Deviation occurs between the center voltage of the unit 17 and the DC component of the input baseband signal, and as a result, carrier leakage power is generated.
In the first embodiment, even if the center voltage of the main quadrature modulator 17 is shifted due to a temperature change, the shift between the center voltage and the DC component of the input baseband signal is automatically minimized while performing the quadrature modulation. The carrier leakage power in the main quadrature modulator 17 can be reduced.
Further, by reducing analog circuits and analog parts as much as possible, it is resistant to temperature changes and aging changes, and a correction circuit therefor is not required, and the circuit configuration is simple and inexpensive. The operation will be described below.

図１および図２において、コントロールユニット１のデジタルベースバンド信号生成回路４２は、同相成分Ｉｏｕｔおよび直交成分Ｑｏｕｔのデジタルベースバンド信号を生成する。
遅延回路２，３は、同相成分Ｉｏｕｔおよび直交成分Ｑｏｕｔのデジタルベースバンド信号を、それぞれビット反転器６，７による遅延時間と等時間だけ遅延させる。ビット加算器４，５については後述する。
また、ビット反転器６，７は、同相成分Ｉｏｕｔおよび直交成分Ｑｏｕｔのデジタルベースバンド信号をそれぞれビット反転し、遅延回路８，９は、ビット反転器６，７により反転された同相成分ＩｎｖＩｏｕｔおよび直交成分ＩｎｖＱｏｕｔのデジタルベースバンド信号を、それぞれビット加算器４，５による遅延時間と等時間だけ遅延させる。
このようにして、副系統のデジタルベースバンド信号を反転すると共に、主系統および副系統のデジタルベースバンド信号の遅延時間を一致させ、ＤＡ変換器１０〜１３によりデジタルアナログ変換する。 1 and 2, the digital baseband signal generation circuit 42 of the control unit 1 generates a digital baseband signal having an in-phase component Iout and a quadrature component Qout.
The delay circuits 2 and 3 delay the digital baseband signals of the in-phase component Iout and the quadrature component Qout by the same time as the delay time by the bit inverters 6 and 7, respectively. The bit adders 4 and 5 will be described later.
The bit inverters 6 and 7 bit-invert the digital baseband signals of the in-phase component Iout and the quadrature component Qout, respectively, and the delay circuits 8 and 9 have the in-phase component Inv inverted by the bit inverters 6 and 7, respectively. Iout and orthogonal component Inv The digital baseband signal of Qout is delayed by the same time as the delay time by the bit adders 4 and 5, respectively.
In this way, the digital baseband signal of the sub system is inverted, the delay times of the digital baseband signals of the main system and the sub system are made to coincide, and digital / analog conversion is performed by the DA converters 10-13.

局部発振器１４から発生される搬送波は、分波器１５，１６，２５によりそれぞれ分波され、主直交変調器１７、副直交変調器１８、主直交復調器２６および副直交復調器２７に供給される。
主直交変調器１７は、搬送波をＤＡ変換器１０，１１から出力される同相成分および直交成分のアナログベースバンド信号により直交変調する。この時、主直交変調器１７は、その主直交変調器１７の周囲温度に応じた中心電圧を中心に、入力されるベースバンド信号の振幅に応じて搬送波を変調するが、主直交変調器１７の中心電圧から主直交変調器１７に入力されるベースバンド信号の直流成分がずれることにより、搬送波漏洩電力が発生する。また、その直流成分のずれに応じて主直交変調器１７による変調波にも直流成分が含まれる。
同様に、副直交変調器１８は、搬送波をＤＡ変換器１２，１３から出力される同相成分および直交成分のアナログベースバンド信号により直交変調する。ここでの変調波は、主直交変調器１７による変調波の位相を反転したものとなる。なお、副直交変調器１８においても、副直交変調器１８の中心電圧から副直交変調器１８に入力されるベースバンド信号の直流成分がずれることにより、搬送波漏洩電力が発生する。また、その直流成分のずれに応じて副直交変調器１８による変調波にも直流成分が含まれる。 The carrier waves generated from the local oscillator 14 are demultiplexed by the demultiplexers 15, 16, and 25, and are supplied to the main quadrature modulator 17, the sub quadrature modulator 18, the main quadrature demodulator 26, and the sub quadrature demodulator 27. The
The main quadrature modulator 17 quadrature-modulates the carrier wave with analog baseband signals of in-phase components and quadrature components output from the DA converters 10 and 11. At this time, the main quadrature modulator 17 modulates the carrier wave according to the amplitude of the input baseband signal around the center voltage corresponding to the ambient temperature of the main quadrature modulator 17. The baseband signal input to the main quadrature modulator 17 is shifted from the center voltage of the baseband signal 17 to generate carrier leakage power. Further, the DC wave is also included in the modulated wave by the main quadrature modulator 17 according to the deviation of the DC component.
Similarly, the sub-orthogonal modulator 18 performs quadrature modulation of the carrier wave with the analog baseband signals of the in-phase component and the quadrature component output from the DA converters 12 and 13. The modulated wave here is obtained by inverting the phase of the modulated wave by the main quadrature modulator 17. Note that, also in the sub-orthogonal modulator 18, carrier wave leakage power is generated by shifting the DC component of the baseband signal input to the sub-orthogonal modulator 18 from the center voltage of the sub-orthogonal modulator 18. Further, the direct current component is also included in the modulated wave by the sub-orthogonal modulator 18 according to the deviation of the direct current component.

また、分波器１９は、主直交変調器１７による変調波を分波して主直交復調器２６に供給し、高周波増幅器２０，２１は、変調波をそれぞれ高周波増幅し、アンテナ２２から変調波を送信する。さらに、分波器２３は、副直交変調器１８による変調波を分波して副直交復調器２７に供給して、終端器２４は、分波器２３を通過した変調波を、反射することなく消去する。
主直交復調器２６は、主直交変調器１７により変調され、分波器１９により分波された変調波を、搬送波により直交復調し、同相成分および直交成分のアナログベースバンド信号に戻す。なお、この復調された同相成分および直交成分のアナログベースバンド信号にも、変調波に含まれた直流成分に応じた直流成分が含まれる。
副直交復調器２７は、副直交変調器１８により変調され、分波器２３により分波された変調波を、搬送波により直交復調し、同相成分および直交成分のアナログベースバンド信号に戻す。なお、この副直交復調器２７において復調された同相成分および直交成分のアナログベースバンド信号にも、変調波に含まれた直流成分に応じた直流成分が含まれる。
このようにして、主系統および副系統において共に直流成分が含まれるが、互いに位相を反転した同相成分および直交成分のアナログベースバンド信号を、ＡＤ変換器２８〜３１によりアナログデジタル変換する。 The demultiplexer 19 demultiplexes the modulated wave from the main quadrature modulator 17 and supplies the demodulated wave to the main quadrature demodulator 26. The high frequency amplifiers 20 and 21 amplify the modulated wave at high frequency, Send. Further, the demultiplexer 23 demultiplexes the modulated wave by the sub-orthogonal modulator 18 and supplies it to the sub-orthogonal demodulator 27, and the terminator 24 reflects the modulated wave that has passed through the demultiplexer 23. Erase without.
The main quadrature demodulator 26 performs quadrature demodulation on the modulated wave modulated by the main quadrature modulator 17 and demultiplexed by the demultiplexer 19, and returns the analog baseband signal of the in-phase component and the quadrature component. Note that the demodulated in-phase component and quadrature component analog baseband signals also include a DC component corresponding to the DC component included in the modulated wave.
The sub-orthogonal demodulator 27 performs quadrature demodulation on the modulated wave modulated by the sub-orthogonal modulator 18 and demultiplexed by the demultiplexer 23 using a carrier wave, and returns the analog baseband signal of the in-phase component and the quadrature component. Note that the in-phase component and quadrature component analog baseband signals demodulated by the sub-orthogonal demodulator 27 also include a DC component corresponding to the DC component included in the modulated wave.
In this way, the analog baseband signals of the in-phase component and the quadrature component, which include DC components in both the main system and the sub-system but whose phases are inverted, are converted from analog to digital by the AD converters 28 to 31.

図２において、直流成分低減回路３２は、同相成分Ｉｉｎのデジタルベースバンド信号の直流成分を低減し、直流成分低減回路３３は、同相成分Ｑｉｎのデジタルベースバンド信号の直流成分を低減する。また、直流成分阻止回路３４は、同相成分ＩｎｖＩｉｎのデジタルベースバンド信号の直流成分を阻止し、直流成分阻止回路３５は、直交成分ＩｎｖＱｉｎのデジタルベースバンド信号の直流成分を阻止する。よって、主直交変調器１７および主直交副調器２６を経由した主系統の直流成分低減回路３２，３３から出力されるデジタルベースバンド信号には直流成分が含まれており、副直交変調器１８および副直交復調器２７を経由した副系統の直流成分阻止回路３４，３５から出力されるデジタルベースバンド信号からは直流成分が消去される。これによって、副系統の直流成分阻止回路３４，３５から出力されるデジタルベースバンド信号は、主系統の直流成分低減回路３２，３３から出力されるデジタルベースバンド信号にどのくらいの直流成分が含まれるか検知するための基準とすることができる。 In FIG. 2, the DC component reduction circuit 32 reduces the DC component of the digital baseband signal of the in-phase component Iin, and the DC component reduction circuit 33 reduces the DC component of the digital baseband signal of the in-phase component Qin. Further, the direct current component blocking circuit 34 includes the in-phase component Inv. The DC component blocking circuit 35 is configured to block the DC component of the digital baseband signal of Iin. Blocks the DC component of the digital baseband signal of Qin. Therefore, the digital baseband signal output from the DC component reduction circuits 32 and 33 of the main system via the main quadrature modulator 17 and the main quadrature subtone modulator 26 includes a DC component. The DC component is eliminated from the digital baseband signal output from the sub-system DC component blocking circuits 34 and 35 via the sub-orthogonal demodulator 27. As a result, the digital baseband signal output from the DC component blocking circuits 34 and 35 of the sub system includes how much DC component is included in the digital baseband signal output from the DC component reduction circuits 32 and 33 of the main system. It can be a standard for detection.

加算器３６は、直流成分低減回路３２による同相成分のデジタルベースバンド信号と、直流成分阻止回路３４により直流成分が消去され、且つ位相を反転した同相成分のデジタルベースバンド信号とを加算し、加算器３７は、直流成分低減回路３３による直交成分のデジタルベースバンド信号と、直流成分阻止回路３５により直流成分が消去され、且つ位相を反転した直交成分のデジタルベースバンド信号とを加算し、各加算値を出力する。これら加算値は、変調波成分が相殺された、主系統のデジタルベースバンド信号に含まれる直流成分に相当するものとなる。
差分検出回路３８は、加算器３６による加算値から搬送波漏洩電力の発生原因となる、主直交変調器１７の中心電圧からのその主直交変調器１７に入力される同相成分のベースバンド信号の直流成分のずれ量を検知し、その直流成分のずれ量を次段のシフト量算出回路４０の入力情報として適した数値に変換し、差分検出回路３９は、同様に加算器３７による加算値から、主直交変調器１７の中心電圧からのその主直交変調器１７に入力される直交成分のベースバンド信号の直流成分のずれ量を検知し、その直流成分のずれ量を次段のシフト量算出回路４１の入力情報として適した数値に変換する。
シフト量算出回路４０は、加算器３６による加算値が最小になるような同相成分補正情報Ｉａｄｊｏｕｔを算出し、ビット加算器４に供給し、シフト量算出回路４１は、加算器３７による加算値が最小になるような直交成分補正情報Ｑａｄｊｏｕｔを算出し、ビット加算器５に供給する。 The adder 36 adds the in-phase component digital baseband signal from the DC component reduction circuit 32 and the in-phase component digital baseband signal whose DC component has been eliminated by the DC component blocking circuit 34 and whose phase has been inverted. The unit 37 adds the quadrature component digital baseband signal obtained by the direct current component reduction circuit 33 and the quadrature component digital baseband signal obtained by eliminating the direct current component and inverting the phase by the direct current component blocking circuit 35. Output the value. These added values correspond to DC components included in the digital baseband signal of the main system from which the modulated wave components are canceled.
The difference detection circuit 38 is a direct current of the baseband signal of the in-phase component input to the main quadrature modulator 17 from the center voltage of the main quadrature modulator 17, which causes generation of carrier leakage power from the addition value by the adder 36. The deviation amount of the component is detected, and the deviation amount of the direct current component is converted into a numerical value suitable as input information for the shift amount calculation circuit 40 in the next stage. The shift amount of the DC component of the baseband signal of the quadrature component input to the main quadrature modulator 17 from the center voltage of the main quadrature modulator 17 is detected, and the shift amount calculation circuit of the next stage detects the shift amount of the DC component. 41 is converted into a numerical value suitable as input information.
The shift amount calculation circuit 40 uses the in-phase component correction information Iadj so that the addition value by the adder 36 is minimized. out is calculated and supplied to the bit adder 4. The shift amount calculation circuit 41 calculates the orthogonal component correction information Qadj that minimizes the value added by the adder 37. out is calculated and supplied to the bit adder 5.

図１において、ビット加算器４は、遅延回路２により遅延された同相成分のデジタルベースバンド信号に、シフト量算出回路４０により算出された同相成分補正情報Ｉａｄｊｏｕｔを加算し、ビット加算器５は、遅延回路３により遅延された直交成分のデジタルベースバンド信号に、シフト量算出回路４１により算出された直交成分補正情報Ｑａｄｊｏｕｔを加算する。
このように、ビット加算器４，５により、同相成分および直交成分のデジタルベースバンド信号に、同相成分補正情報Ｉａｄｊｏｕｔおよび直交成分補正情報Ｑａｄｊｏｕｔを加算し、同相成分および直交成分のデジタルベースバンド信号の直流成分を逐次補正することで、主直交変調器１７の中心電圧とその主直交変調器１７に入力されるベースバンド信号の直流成分とのずれを直交変調を行いながら自動的に最小にすることができ、主直交変調器１７における搬送波漏洩電力を低減することができる。
また、図１において、ＤＡ変換器１０〜１３、ＡＤ変換器２８〜３１を中心に左側はデジタル回路により構成したので、アナログ回路やアナログ部品を極力低減することで、温度変化や経年変化に強く、そのための補正回路を不要とし、回路構成を簡単且つ安価にすることができる。 In FIG. 1, the bit adder 4 adds the in-phase component correction information Iadj calculated by the shift amount calculating circuit 40 to the in-phase component digital baseband signal delayed by the delay circuit 2. out is added, and the bit adder 5 adds the orthogonal component correction information Qadj calculated by the shift amount calculation circuit 41 to the orthogonal component digital baseband signal delayed by the delay circuit 3. Add out.
In this way, the bit adders 4 and 5 convert the in-phase component correction information Iadj into the in-phase component and quadrature component digital baseband signals. out and orthogonal component correction information Qadj out is added, and the DC component of the digital baseband signal of the in-phase component and the quadrature component is sequentially corrected, so that the center voltage of the main quadrature modulator 17 and the DC component of the baseband signal input to the main quadrature modulator 17 are added. Can be automatically minimized while performing quadrature modulation, and carrier leakage power in the main quadrature modulator 17 can be reduced.
In FIG. 1, since the left side is composed of a digital circuit centering on the DA converters 10 to 13 and the AD converters 28 to 31, the analog circuit and analog parts are reduced as much as possible to be strong against temperature change and secular change. Therefore, a correction circuit for that purpose is unnecessary, and the circuit configuration can be made simple and inexpensive.

以上のように、この実施の形態１によれば、直流成分低減回路３２から出力される同相成分のデジタルベースバンド信号と直流成分阻止回路３４により直流成分が阻止された同相成分のデジタルベースバンド信号との加算値が最小になると共に、直流成分低減回路３３から出力される直交成分のデジタルベースバンド信号と直流成分阻止回路３５により直流成分が阻止された直交成分のデジタルベースバンド信号との加算値が最小になるように主直交変調器１７に入力されるベースバンド信号を補正するように構成したので、主直交変調器１７の中心電圧とその主直交変調器１７に入力されるベースバンド信号の直流成分とのずれを直交変調を行いながら自動的に最小にすることができ、主直交変調器１７における搬送波漏洩電力を低減することができる。
また、コントロールユニット１、遅延回路２，３，８，９、ビット加算器４，５、ビット反転器６，７、ＤＡ変換器１０〜１３およびＡＤ変換器２８〜３１をデジタル回路により構成したので、アナログ回路やアナログ部品を極力低減することで、温度変化や経年変化に強く、そのための補正回路を不要とし、回路構成を簡単且つ安価にすることができる。
さらに、デジタル回路により構成されたコントロールユニット１を、集積回路化したので、回路構成をさらに簡単且つ安価にすることができる。 As described above, according to the first embodiment, the in-phase component digital baseband signal output from the DC component reducing circuit 32 and the in-phase component digital baseband signal blocked by the DC component blocking circuit 34 are used. The sum of the quadrature component digital baseband signal output from the DC component reduction circuit 33 and the quadrature component digital baseband signal whose DC component has been blocked by the DC component blocking circuit 35 is minimized. Since the baseband signal input to the main quadrature modulator 17 is corrected so as to be minimized, the center voltage of the main quadrature modulator 17 and the baseband signal input to the main quadrature modulator 17 are corrected. The deviation from the DC component can be automatically minimized while performing quadrature modulation, and the carrier leakage power in the main quadrature modulator 17 is reduced. Door can be.
Also, the control unit 1, delay circuits 2, 3, 8, and 9, bit adders 4 and 5, bit inverters 6 and 7, DA converters 10 to 13 and AD converters 28 to 31 are configured by digital circuits. By reducing analog circuits and analog parts as much as possible, it is resistant to temperature changes and aging changes, and a correction circuit therefor is not required, and the circuit configuration can be made simple and inexpensive.
Further, since the control unit 1 configured by a digital circuit is integrated, the circuit configuration can be further simplified and inexpensive.

実施の形態２．
図３はこの発明の実施の形態２による送信機の搬送波漏洩電力低減回路を示す構成図であり、図において、集積回路５１は、ワンチップ上に、コントロールユニット１、遅延回路２，３，８，９、ビット加算器４，５、ビット反転器６，７、ＤＡ変換器１０〜１３およびＡＤ変換器２８〜３１を搭載したものである。その他の構成については、図１と同様である。 Embodiment 2. FIG.
FIG. 3 is a block diagram showing a carrier leakage power reduction circuit of a transmitter according to Embodiment 2 of the present invention. In the figure, an integrated circuit 51 includes a control unit 1, delay circuits 2, 3, and 8 on one chip. , 9, bit adders 4 and 5, bit inverters 6 and 7, DA converters 10 to 13, and AD converters 28 to 31. Other configurations are the same as those in FIG.

次に動作について説明する。
この実施の形態２では、上記実施の形態１においてデジタル回路により構成した部品を、集積回路５１として構成し、ワンチップ上に搭載したものである。動作については、上記実施の形態１と同様である。 Next, the operation will be described.
In the second embodiment, the component configured by the digital circuit in the first embodiment is configured as an integrated circuit 51 and mounted on one chip. The operation is the same as in the first embodiment.

以上のように、この実施の形態２によれば、コントロールユニット１、遅延回路２，３，８，９、ビット加算器４，５、ビット反転器６，７、ＤＡ変換器１０〜１３およびＡＤ変換器２８〜３１を集積回路５１に搭載したので、回路構成をさらに簡単且つ安価にすることができる。 As described above, according to the second embodiment, the control unit 1, the delay circuits 2, 3, 8, and 9, the bit adders 4 and 5, the bit inverters 6 and 7, the DA converters 10 to 13, and the AD Since the converters 28 to 31 are mounted on the integrated circuit 51, the circuit configuration can be further simplified and inexpensive.

実施の形態３．
図４はこの発明の実施の形態３による送信機の搬送波漏洩電力低減回路を示す構成図であり、図において、分波器６１，６２は、局部発振器１４から発生された搬送波をそれぞれ分波するものである。
主直交変調器（主系統直交変調器）６３は、分波器６２により分波された搬送波を、ビット加算器４，５から出力される同相成分および直交成分のデジタルベースバンド信号により直交変調し、副直交変調器（副系統直交変調器）６４は、分波器６２により分波された搬送波を、ビット反転器８，９から出力される同相成分および直交成分のデジタルベースバンド信号により直交変調するものである。
ＤＡ変換器（主系統ＤＡ変換器）６５は、主直交変調器６３による変調波をデジタルアナログ変換し、ＤＡ変換器（副系統ＤＡ変換器）６６は、副直交変調器６４による変調波をデジタルアナログ変換するものである。 Embodiment 3 FIG.
FIG. 4 is a block diagram showing a carrier leakage power reduction circuit for a transmitter according to Embodiment 3 of the present invention. In the figure, demultiplexers 61 and 62 demultiplex the carrier generated from the local oscillator 14, respectively. Is.
The main quadrature modulator (main system quadrature modulator) 63 quadrature modulates the carrier wave demultiplexed by the demultiplexer 62 with the digital baseband signals of the in-phase and quadrature components output from the bit adders 4 and 5. The sub-quadrature modulator (sub-system quadrature modulator) 64 quadrature-modulates the carrier wave demultiplexed by the demultiplexer 62 by the digital baseband signals of the in-phase component and the quadrature component output from the bit inverters 8 and 9. To do.
A DA converter (main system DA converter) 65 digital-analog converts the modulated wave from the main quadrature modulator 63, and a DA converter (sub system DA converter) 66 digitally converts the modulated wave from the sub orthogonal modulator 64. It is for analog conversion.

ＡＤ変換器（主系統ＡＤ変換器）６７は、分波器１９により分波された変調波をアナログデジタル変換し、ＡＤ変換器（副系統ＡＤ変換器）６８は、分波器２３により分波された変調波をアナログデジタル変換するものである。
分波器６９は、分波器６１により分波された搬送波を分波するものである。
主直交復調器（主系統直交復調器）７０は、ＡＤ変換器６７によりデジタルに変換された変調波を、分波器６９からの搬送波により直交復調し、副直交復調器（副系統直交復調器）７１は、ＡＤ変換器６８によりデジタルに変換された変調波を、分波器６９からの搬送波により直交復調するものである。
集積回路８１は、ワンチップ上に、コントロールユニット１、遅延回路２，３，８，９、ビット加算器４，５、ビット反転器６，７、分波器６１，６２，６９、主直交変調器６３、副直交変調器６４、ＤＡ変換器６５，６６、ＡＤ変換器６７，６８、主直交復調器７０および副直交復調器７１を搭載したものである。その他の構成については、図１と同様である。 An AD converter (main system AD converter) 67 analog-digital converts the modulated wave demultiplexed by the demultiplexer 19, and an AD converter (sub system AD converter) 68 demultiplexes by the demultiplexer 23. The modulated wave thus converted is converted from analog to digital.
The demultiplexer 69 demultiplexes the carrier wave demultiplexed by the demultiplexer 61.
The main quadrature demodulator (main system quadrature demodulator) 70 performs quadrature demodulation on the modulated wave digitally converted by the AD converter 67 using the carrier wave from the demultiplexer 69, and the sub orthogonal demodulator (sub system quadrature demodulator). ) 71 is for demodulating the modulated wave digitally converted by the AD converter 68 using the carrier wave from the demultiplexer 69.
The integrated circuit 81 has a control unit 1, delay circuits 2, 3, 8, 9, bit adders 4, 5, bit inverters 6, 7, demultiplexers 61, 62, 69, main orthogonal modulation on one chip. , A sub-orthogonal modulator 64, DA converters 65 and 66, AD converters 67 and 68, a main orthogonal demodulator 70, and a sub-orthogonal demodulator 71. Other configurations are the same as those in FIG.

次に動作について説明する。
この実施の形態３では、主直交変調器６３、副直交変調器６４、主直交復調器７０および副直交復調器７１をデジタル回路により構成し、さらに、デジタル回路により構成した部品を、集積回路８１として構成し、ワンチップ上に搭載したものである。
動作については、上記実施の形態１とほぼ同様であるが、異なる点だけ簡単に説明する。
分波器６１，６２，６９は、局部発振器１４から発生された搬送波をそれぞれ分波し、主直交変調器６３は、その搬送波を、ビット加算器４，５から出力される同相成分および直交成分のデジタルベースバンド信号により直交変調し、副直交変調器６４は、その搬送波を、遅延回路８，９から出力される同相成分および直交成分のデジタルベースバンド信号により直交変調する。ＤＡ変換器６５，６６は、それぞれの変調波をデジタルアナログ変換し、後段の分波器１９，２３に出力する。
ＡＤ変換器６７は、分波器１９からの変調波をアナログデジタル変換し、ＡＤ変換器６８は、分波器２３からの変調波をアナログデジタル変換する。主直交復調器７０は、ＡＤ変換器６７によりデジタルに変換された変調波を、分波器６９からの搬送波により直交復調し、副直交復調器７１は、ＡＤ変換器６８によりデジタルに変換された変調波を、分波器６９からの搬送波により直交復調する。 Next, the operation will be described.
In the third embodiment, the main quadrature modulator 63, the sub quadrature modulator 64, the main quadrature demodulator 70, and the sub quadrature demodulator 71 are configured by digital circuits, and the components configured by digital circuits are integrated circuits 81. And mounted on a single chip.
The operation is almost the same as in the first embodiment, but only the differences will be briefly described.
The demultiplexers 61, 62, and 69 demultiplex the carrier waves generated from the local oscillator 14, respectively. The main quadrature modulator 63 separates the carrier waves from the in-phase component and the quadrature component output from the bit adders 4 and 5, respectively. The sub-quadrature modulator 64 performs quadrature modulation of the carrier wave with the in-phase component and quadrature component digital baseband signals output from the delay circuits 8 and 9. The DA converters 65 and 66 perform digital-analog conversion on the respective modulated waves and output them to the branching filters 19 and 23 at the subsequent stage.
The AD converter 67 analog-digital converts the modulated wave from the duplexer 19, and the AD converter 68 analog-digital converts the modulated wave from the duplexer 23. The main quadrature demodulator 70 quadrature-demodulates the modulated wave digitally converted by the AD converter 67 with the carrier wave from the branching filter 69, and the sub-orthogonal demodulator 71 is digitally converted by the AD converter 68. The modulated wave is quadrature demodulated by the carrier wave from the demultiplexer 69.

以上のように、この実施の形態３によれば、直流成分低減回路３２から出力される同相成分のデジタルベースバンド信号と直流成分阻止回路３４により直流成分が阻止された同相成分のデジタルベースバンド信号との加算値が最小になると共に、直流成分低減回路３３から出力される直交成分のデジタルベースバンド信号と直流成分阻止回路３５により直流成分が阻止された直交成分のデジタルベースバンド信号との加算値が最小になるように主直交変調器６３に入力されるベースバンド信号を補正するように構成したので、主直交変調器６３の中心電圧とその主直交変調器６３に入力されるベースバンド信号の直流成分とのずれを直交変調を行いながら自動的に最小にすることができ、主直交変調器６３における搬送波漏洩電力を低減することができる。
また、コントロールユニット１、遅延回路２，３，８，９、ビット加算器４，５、ビット反転器６，７、分波器６１，６２，６９、主直交変調器６３、副直交変調器６４、ＤＡ変換器６５，６６、ＡＤ変換器６７，６８、主直交復調器７０および副直交復調器７１をデジタル回路により構成したので、アナログ回路やアナログ部品を極力低減することで、温度変化や経年変化に強く、そのための補正回路を不要とし、回路構成を簡単且つ安価にすることができる。
さらに、それらデジタル回路を集積回路８１に搭載したので、回路構成をさらに簡単且つ安価にすることができる。
特に、２つの主直交変調器６３および副直交変調器６４、２つの主直交復調器７０および副直交復調器７１を集積回路化し、ワンチップ化により同一ウエハ上で形成することで、各２つの回路特性を極めて近似させることができ、搬送波漏洩電力の低減効果をより一層高めることができる。 As described above, according to the third embodiment, the in-phase component digital baseband signal output from the DC component reduction circuit 32 and the in-phase component digital baseband signal blocked by the DC component blocking circuit 34 are used. The sum of the quadrature component digital baseband signal output from the DC component reduction circuit 33 and the quadrature component digital baseband signal whose DC component has been blocked by the DC component blocking circuit 35 is minimized. Since the baseband signal input to the main quadrature modulator 63 is corrected so as to be minimized, the center voltage of the main quadrature modulator 63 and the baseband signal input to the main quadrature modulator 63 are corrected. The deviation from the DC component can be automatically minimized while performing quadrature modulation, and the carrier leakage power in the main quadrature modulator 63 is reduced. Door can be.
The control unit 1, delay circuits 2, 3, 8, 9, bit adders 4, 5, bit inverters 6, 7, demultiplexers 61, 62, 69, main quadrature modulator 63, sub quadrature modulator 64 Since the DA converters 65 and 66, the AD converters 67 and 68, the main quadrature demodulator 70, and the sub quadrature demodulator 71 are constituted by digital circuits, temperature changes and aging can be achieved by reducing analog circuits and analog parts as much as possible. Resistant to changes, a correction circuit therefor is unnecessary, and the circuit configuration can be made simple and inexpensive.
Furthermore, since these digital circuits are mounted on the integrated circuit 81, the circuit configuration can be further simplified and inexpensive.
In particular, two main quadrature modulators 63 and sub quadrature modulators 64, two main quadrature demodulator 70 and sub quadrature demodulator 71 are integrated into a single chip, and formed on the same wafer by one-chip implementation. Circuit characteristics can be made very close, and the effect of reducing carrier leakage power can be further enhanced.

この発明の実施の形態１による送信機の搬送波漏洩電力低減回路を示す構成図である。It is a block diagram which shows the carrier wave leakage power reduction circuit of the transmitter by Embodiment 1 of this invention. コントロールユニットの詳細を示す構成図である。It is a block diagram which shows the detail of a control unit. この発明の実施の形態２による送信機の搬送波漏洩電力低減回路を示す構成図である。It is a block diagram which shows the carrier wave leakage power reduction circuit of the transmitter by Embodiment 2 of this invention. この発明の実施の形態３による送信機の搬送波漏洩電力低減回路を示す構成図である。It is a block diagram which shows the carrier wave leakage power reduction circuit of the transmitter by Embodiment 3 of this invention.

Explanation of symbols

１コントロールユニット、２，３，８，９遅延回路、４ビット加算器（補正回路：同相成分ビット加算器）、５ビット加算器（補正回路：直交成分ビット加算器）、６ビット反転器（同相成分ビット反転器）、７ビット反転器（直交成分ビット反転器）、１０ＤＡ変換器（主系統同相成分ＤＡ変換器）、１１ＤＡ変換器（主系統直交成分ＤＡ変換器）、１２ＤＡ変換器（副系統同相成分ＤＡ変換器）、１３ＤＡ変換器（副系統直交成分ＤＡ変換器）、１４局部発振器、１５，１６，１９，２３，２５，６１，６２，６９分波器、１７，６３主直交変調器（主系統直交変調器）、１８，６４副直交変調器（副系統直交変調器）、２０，２１高周波増幅器、２２アンテナ、２４終端器、２６，７０主直交復調器（主系統直交復調器）、２７，７１副直交復調器（副系統直交復調器）、２８ＡＤ変換器（主系統同相成分ＡＤ変換器）、２９ＡＤ変換器（主系統直交成分ＡＤ変換器）、３０ＡＤ変換器（副系統同相成分ＡＤ変換器）、３１ＡＤ変換器（副系統直交成分ＡＤ変換器）、３２，３３直流成分低減回路、３４直流成分阻止回路（同相直流成分阻止回路）、３５直流成分阻止回路（直交直流成分阻止回路）、３６加算器（補正回路：同相成分加算器）、３７加算器（補正回路：直交成分加算器）、３８差分検出回路（補正回路：同相成分補正情報生成回路）、３９差分検出回路（補正回路：直交成分補正情報生成回路）、４０シフト量算出回路（補正回路：同相成分補正情報生成回路）、４１シフト量算出回路（補正回路：直交成分補正情報生成回路）、４２デジタルベースバンド信号生成回路、５１，８１集積回路、６５ＤＡ変換器（主系統ＤＡ変換器）、６６ＤＡ変換器（副系統ＤＡ変換器）、６７ＡＤ変換器（主系統ＡＤ変換器）、６８ＡＤ変換器（副系統ＡＤ変換器）。 1 control unit, 2, 3, 8, 9 delay circuit, 4-bit adder (correction circuit: in-phase component bit adder), 5-bit adder (correction circuit: quadrature component bit adder), 6-bit inverter (in-phase) Component bit inverter), 7 bit inverter (quadrature component bit inverter), 10 DA converter (main system in-phase component DA converter), 11 DA converter (main system quadrature component DA converter), 12 DA converter (Sub-system in-phase component DA converter), 13 DA converter (sub-system quadrature component DA converter), 14 local oscillator, 15, 16, 19, 23, 25, 61, 62, 69 demultiplexer, 17, 63 Main quadrature modulator (main system quadrature modulator), 18, 64 Sub quadrature modulator (sub system quadrature modulator), 20, 21 High frequency amplifier, 22 Antenna, 24 Terminator, 26, 70 Main quadrature demodulator (main system) 27, 71 Sub quadrature demodulator (sub system quadrature demodulator), 28 AD converter (main system in-phase component AD converter), 29 AD converter (main system quadrature component AD converter), 30 AD Converter (sub-system in-phase component AD converter), 31 AD converter (sub-system quadrature component AD converter), 32, 33 DC component reduction circuit, 34 DC component blocking circuit (in-phase DC component blocking circuit), 35 DC component Blocking circuit (quadrature DC component blocking circuit), 36 adder (correction circuit: in-phase component adder), 37 adder (correction circuit: quadrature component adder), 38 difference detection circuit (correction circuit: in-phase component correction information generation circuit) 39, difference detection circuit (correction circuit: quadrature component correction information generation circuit), 40 shift amount calculation circuit (correction circuit: in-phase component correction information generation circuit), 41 shift amount calculation circuit (correction circuit: quadrature component compensation) Information generation circuit), 42 digital baseband signal generation circuit, 51, 81 integrated circuit, 65 DA converter (main system DA converter), 66 DA converter (sub system DA converter), 67 AD converter (main system) AD converter), 68 AD converter (sub system AD converter).

Claims

A main system quadrature modulator that quadrature-modulates a baseband signal corrected according to correction information;
A sub-system quadrature modulator that quadrature modulates the bit-inverted baseband signal;
A main system quadrature demodulator that performs quadrature demodulation of the modulated wave by the main system quadrature modulator;
A sub-system quadrature demodulator that performs quadrature demodulation of the modulated wave by the sub-system quadrature modulator;
A DC component blocking circuit that blocks the DC component of the baseband signal demodulated by the sub-system quadrature demodulator;
Generate correction information that minimizes the sum of the baseband signal demodulated by the main system quadrature demodulator and the baseband signal whose DC component is blocked by the DC component blocking circuit, and generates the main system quadrature modulation. A correction circuit for correcting the baseband signal input to the device according to the correction information,
A carrier leakage power reduction circuit characterized in that at least the DC component blocking circuit and the correction circuit are constituted by digital circuits.

An in-phase component bit adder that adds in-phase component correction information to the digital baseband signal of the in-phase component;
An orthogonal component bit adder for adding orthogonal component correction information to a digital baseband signal of an orthogonal component;
An in-phase component bit inverter that inverts the digital baseband signal of the in-phase component, and
An orthogonal component bit inverter for bit-inverting the digital baseband signal of the orthogonal component;
A main system in-phase component DA converter for digital-to-analog conversion of the in-phase component digital baseband signal added by the in-phase component bit adder;
A main system quadrature component DA converter for digital-to-analog conversion of the quadrature component digital baseband signal added by the quadrature component bit adder;
A sub-system in-phase component DA converter for digital-to-analog conversion of the in-phase component digital baseband signal inverted by the in-phase component bit inverter;
A sub-system quadrature component DA converter for digital-to-analog conversion of the digital baseband signal of the quadrature component inverted by the quadrature component bit inverter;
A main system quadrature modulator that quadrature-modulates a carrier wave with analog baseband signals of in-phase and quadrature components output from the main system in-phase component DA converter and the main system quadrature component DA converter;
A sub-system quadrature modulator that quadrature-modulates a carrier wave with the analog baseband signal of the in-phase component and the quadrature component output from the sub-system in-phase component DA converter and the sub-system quadrature component DA converter;
A main system quadrature demodulator that orthogonally demodulates the modulated wave by the main system quadrature modulator with a carrier;
A sub-system quadrature demodulator that quadrature-demodulates the modulated wave by the sub-system quadrature modulator with a carrier wave;
A main system in-phase component AD converter for analog-to-digital conversion of the analog baseband signal of the in-phase component demodulated by the main system quadrature demodulator;
A main system quadrature component AD converter for analog-to-digital conversion of the analog baseband signal of the quadrature component demodulated by the main system quadrature demodulator;
A sub-system in-phase component AD converter for analog-to-digital conversion of the analog baseband signal of the in-phase component demodulated by the sub-system quadrature demodulator;
A sub-system quadrature component AD converter for analog-to-digital conversion of the analog baseband signal of the quadrature component demodulated by the sub-system quadrature demodulator;
An in-phase DC component blocking circuit for blocking a DC component of the digital baseband signal of the in-phase component output from the sub-system in-phase component AD converter;
An orthogonal DC component blocking circuit that blocks the DC component of the digital baseband signal of the orthogonal component output from the sub-system orthogonal component AD converter;
An in-phase component adder for adding the in-phase component digital baseband signal output from the main system in-phase component AD converter and the in-phase component digital baseband signal whose DC component is blocked by the in-phase DC component blocking circuit;
An orthogonal component adder for adding the orthogonal component digital baseband signal output from the main system orthogonal component AD converter and the orthogonal component digital baseband signal whose DC component is blocked by the orthogonal DC component blocking circuit;
An in-phase component correction information generating circuit that calculates in-phase component correction information that minimizes an addition value by the in-phase component adder and supplies the same to the in-phase component bit adder; and
A carrier leakage power reduction circuit comprising: an orthogonal component correction information generation circuit that calculates orthogonal component correction information that minimizes an addition value by the orthogonal component adder and supplies the orthogonal component correction information to the orthogonal component bit adder.

An in-phase component bit adder that adds in-phase component correction information to the digital baseband signal of the in-phase component;
An orthogonal component bit adder for adding orthogonal component correction information to a digital baseband signal of an orthogonal component;
An in-phase component bit inverter that inverts the digital baseband signal of the in-phase component, and
An orthogonal component bit inverter for bit-inverting the digital baseband signal of the orthogonal component;
A main system quadrature modulator that quadrature modulates a carrier wave with a digital baseband signal of in-phase and quadrature components output from the in-phase component bit adder and the quadrature component bit adder;
A sub-system quadrature modulator that quadrature-modulates a carrier wave with the digital baseband signal of the in-phase component and the quadrature component output from the in-phase component bit inverter and the quadrature component bit inverter;
A main system DA converter for digital-to-analog conversion of a modulated wave by the main system quadrature modulator;
A sub-system DA converter for digital-analog conversion of a modulated wave by the sub-system quadrature modulator;
A main system AD converter for analog-digital conversion of the modulated wave converted to analog by the main system DA converter;
A sub-system AD converter for analog-to-digital conversion of the modulated wave converted to analog by the sub-system DA converter;
A main system quadrature demodulator that orthogonally demodulates the modulated wave digitally converted by the main system AD converter with a carrier;
A sub-system quadrature demodulator that quadrature-demodulates the modulated wave digitally converted by the sub-system AD converter with a carrier;
An in-phase DC component blocking circuit that blocks the DC component of the digital baseband signal of the in-phase component demodulated by the sub-system quadrature demodulator;
An orthogonal DC component blocking circuit that blocks the DC component of the digital baseband signal of the orthogonal component demodulated by the sub-system orthogonal demodulator;
An in-phase component adder for adding the in-phase component digital baseband signal demodulated by the main system quadrature demodulator and the in-phase component digital baseband signal whose DC component is blocked by the in-phase DC component blocking circuit;
A quadrature component adder for adding the quadrature component digital baseband signal demodulated by the main system quadrature demodulator and the quadrature component digital baseband signal whose DC component is blocked by the quadrature DC component blocking circuit;
An in-phase component correction information generating circuit that calculates in-phase component correction information that minimizes an addition value by the in-phase component adder and supplies the same to the in-phase component bit adder; and
A carrier leakage power reduction circuit comprising: an orthogonal component correction information generation circuit that calculates orthogonal component correction information that minimizes an addition value by the orthogonal component adder and supplies the orthogonal component correction information to the orthogonal component bit adder.

4. A carrier leakage power reducing circuit according to claim 1, wherein a part or all of the digital circuit is integrated.