JP4629971B2

JP4629971B2 - 非直線ａ／ｄ変換されたデジタル信号対応のｄ／ａ変換回路及びそれを内蔵した音声信号処理回路及び表示装置

Info

Publication number: JP4629971B2
Application number: JP2003413156A
Authority: JP
Inventors: 和彦宮田; 潤小山; 博之三宅
Original assignee: Semiconductor Energy Laboratory Co Ltd; Sharp Corp
Current assignee: Semiconductor Energy Laboratory Co Ltd; Sharp Corp
Priority date: 2003-12-11
Filing date: 2003-12-11
Publication date: 2011-02-09
Anticipated expiration: 2023-12-11
Also published as: TWI350064B; CN100530975C; US7369074B2; TW200520395A; KR101111989B1; JP2005175898A; CN1627645A; KR20050058214A; US20050128112A1; EP1542367A3; EP1542367A2

Description

本発明は、Ｄ／Ａ変換回路（デジタル／アナログ変換回路またはＤＡＣ）に関する。本発明は、特に、Ｄ／Ａ変換回路を有する音声信号処理回路及びそれを内蔵した液晶表示装置に関する。

近年、鮮明な画像表示が可能な液晶フラットパネルディスプレイが普及し、携帯電話、デジタルカメラ、ノートパソコン、ＰＤＡ（携帯用情報端末）をはじめとするモバイル機器用ディスプレイとして利用されている。

この種の表示機能をもった半導体装置では、表示部とともに音声を出力するためのオーディオ用の回路を設ける必要性が高い。そこで従来の表示装置においては、音声信号処理回路が、通常は専用ＬＳＩとして設けられていた。

更に、現在ではデジタルオーディオ技術の進歩によって、音声の記憶や伝達媒体のデジタル化が進んでおり、このようなモバイル機器等にはデジタル情報をアナログに変換するためのＤ／Ａ変換回路が必要不可欠である。このようなＤ／Ａ変換回路としては、例えば特許文献１の図３に記載の回路のように、上端基準電圧ＶＨと下端基準電圧ＶＬを容量比で分圧し、入力デジタル信号に基づいてスイッチで容量の組合せを変えることによって分圧比を変えるものや、或いは特許文献２の図１に記載の回路のように、上端基準電圧と下端基準電圧との間に複数の抵抗を直列に接続して抵抗で分圧し、入力デジタル信号に基づいて抵抗の接続点の一つをスイッチで選択することによって分圧された電位を出力させるもの（抵抗ストリング型Ｄ／Ａ変換回路と呼ばれる。）が用いられてきた。

特開２０００−３４１１２５号公報特開平９−８３３６９号公報

しかし、上述のように、音声信号処理回路を専用のＬＳＩチップとして実現した場合には、正確なＤ／Ａ変換は可能となるが、表示部とは別のプリント基板を設ける必要が生じ、装置の軽薄短小化の妨げとなっていた。

また、上述のようなＤ／Ａ変換回路では、入力デジタル信号と出力アナログ信号との関係が直線的である。このためアナログ変換されるデジタル信号が、例えばμ−Ｌａｗ方式やＡ−Ｌａｗ方式でエンコードされたデジタル信号のように元のアナログ信号から非直線的にＡ／Ｄ変換されたデジタル信号（非直線変換信号）である場合は、それをアナログ信号に戻すためには、まず入力デジタル信号を、アナログ信号との関係が直線的なデジタル信号（直線変換信号）にデータ変換、即ちデコードしてからＤ／Ａ変換しなければならない。そこで、Ｄ／Ａ変換回路の前に、非直線変換デジタル信号を直線変換デジタル信号に変換するためのデータ変換回路、即ちデコード回路（例えばルックアップテーブル等）を設けることが必要不可欠であった。このため、オーディオ用の回路を設けるために必要なスペースがデコード回路の分だけ増大し、音声信号処理回路を専用のＬＳＩチップとして実現する場合にはチップサイズが大きくなり、コストアップや歩留まりの低下を招くとともに、モバイル機器等の表示装置においてコンパクト化のために音声信号処理回路を表示部と同一基板上に一体的に形成することが困難となっていた。

本発明は、このような従来技術の問題点を解消すべく案出されたものであり、その主な目的は、例えばμ−Ｌａｗ方式やＡ−Ｌａｗ方式でエンコードされたデジタル信号のような非直線変換デジタルデータをそのまま入力してアナログ信号に変換でき、デコード回路を不要にするＤ／Ａ変換回路、及びそれを内蔵した半導体装置を提供することである。

上記目的を達成するために、本発明においては、Ｄ／Ａ変換回路を抵抗ストリング型とし、各抵抗素子の抵抗値を全て均一ではなく、入力信号である非直線Ａ／Ｄ変換されたデジタル信号に対応させた抵抗値に設定した。

より具体的には、本発明のＤ／Ａ変換回路は、基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、前記複数の抵抗素子の各接続点から電位を取り出すための複数のスイッチ素子とを有するＤ／Ａ変換回路であって、前記抵抗ストリングを構成する抵抗素子が、エンコードされた入力デジタル信号と出力アナログ信号との間の非直線的な関係を直線的に変換するように重み付けされた抵抗値に設定されている構成とした。

これによれば、非直線変換デジタルデータをそのまま入力してアナログ信号に変換できることから、非直線変換デジタルデータを直線変換デジタルデータに変換するためのデコード回路が不要となる。従って、Ｄ／Ａ変換回路を用いた装置をより小型化することが可能になり、また装置の構成が単純化することから、装置の信頼性を高めるとともに製造コストを低下させ歩留まりを高めることができる。

上記Ｄ／Ａ変換回路において、入力デジタル信号となる非直線変換デジタルデータとしては、例えば、μ−Ｌａｗ方式またはＡ−Ｌａｗ方式でエンコードしてデジタル化された音声情報が用いられ得る。

上記Ｄ／Ａ変換回路において、特に、入力デジタル信号が、μ−Ｌａｗ方式でエンコードしてデジタル化されたｎビットの信号（ｎは２以上の整数）である場合、前記抵抗ストリングが２ｎ個の抵抗素子群からなり、一定の基準となる抵抗値をＲとすると、前記基準電圧に接続された両端からそれぞれｍ番目（ｍは１≦ｍ≦ｎ−１の整数）の２つの抵抗素子群は、それぞれ抵抗値が２^ｎ−ｍ・Ｒの２ｎ個の抵抗素子からなり、前記基準電圧に接続された両端からそれぞれｎ番目の中央の２つの抵抗素子群は、それぞれ抵抗値がＲの２ｎ−１個の抵抗素子からなり、前記基準電圧に接続された両端からｎ番目の中央の２つの抵抗素子群の間には電位を取り出す接続点が２つ設けられる構成とし得る。

また、本発明のＤ／Ａ変換回路を内蔵したアナログ音声信号を提供するための音声信号処理回路は、デジタル音声情報を記憶させるメモリ回路と、前記メモリ回路からエンコードされたデジタル信号を受け取ってそれをアナログ信号に変換するＤ／Ａ変換回路と、前記Ｄ／Ａ変換回路から受け取ったアナログ信号を増幅して出力するアナログ回路と、前記メモリ回路及び前記Ｄ／Ａ変換回路を制御する制御回路とを有し、前記Ｄ／Ａ変換回路が、基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、前記複数の抵抗素子の各接続点から電位を取り出すための複数のスイッチ素子とを有し、前記抵抗ストリングを構成する抵抗素子が、エンコードされた入力デジタル信号と出力アナログ信号との間の非直線的な関係を直線的に変換するように重み付けされた抵抗値に設定されている構成とし得る。

これによれば、非直線変換デジタルデータを直線変換デジタルデータに変換するためのデコード回路が不要となるため、Ｄ／Ａ変換回路を用いたアナログ音声信号処理回路をより小型化することが可能になり、また装置の構成が単純化することから、装置の信頼性を高めるとともに製造コストを低下させ歩留まりを高めることができる。

上記音声信号処理回路においては、前記メモリ回路が、デジタル音声情報が回路パターンとして作り込まれたマスクＲＯＭである構成とし得る。これによって、デジタル音声情報をメモリに書き込む工程が不要となり、一定の製品について製造工程を簡略化し、コストを低下させることができる。

さらに、上記の音声信号処理回路においては、前記制御回路と前記メモリ回路との間にカウンタが設けられ、前記制御回路がアドレスを順に１ずつ増加又は減少させることによってメモリからのデータの読み出しを行う構成とし得る。

また、上記の音声信号処理回路においては、前記Ｄ／Ａ変換回路と前記制御回路及び前記メモリ回路と、前記Ｄ／Ａ変換回路との間にレベルシフタを有する構成とし得る。これによって、制御信号の受け渡しに際して論理レベルを変えて、Ｄ／Ａ変換回路を高い電圧で駆動することが可能となる。

また、本発明のＤ／Ａ変換回路を内蔵した液晶表示装置は、基板と、前記基板上に形成された薄膜トランジスタを有する画素部と、前記基板上に形成された薄膜トランジスタを有し前記画素部を駆動する駆動回路部と、前記基板に対向して設けられた対向基板と、前記基板と前記対向基板との間に設けられた封止材と、前記基板と前記対向基板と前記封止材とで囲まれた領域に充填された液晶とを有する液晶表示装置において、前記基板上に形成された、アナログ音声信号を提供するための音声信号処理回路を更に有し、前記音声信号処理回路は、デジタル音声情報を記憶させるメモリ回路と、前記メモリ回路からエンコードされたデジタル信号を受け取ってそれをアナログ信号に変換するＤ／Ａ変換回路と、前記Ｄ／Ａ変換回路から受け取ったアナログ信号を増幅して出力するアナログ回路と、前記メモリ回路及び前記Ｄ／Ａ変換回路を制御する制御回路とを有し、前記Ｄ／Ａ変換回路が、基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、前記複数の抵抗素子の各接続点から電位を取り出すための複数のスイッチ素子とを有し、前記抵抗ストリングを構成する抵抗素子が、エンコードされた入力デジタル信号と出力アナログ信号との間の非直線的な関係を直線的に変換するように重み付けされた抵抗値に設定されている構成とし得る。

これによれば、非直線変換デジタルデータを直線変換デジタルデータに変換するためのデコード回路が不要となるため、Ｄ／Ａ変換回路を内蔵した液晶表示装置をより小型化することが可能になり、また装置の構成が単純化することから、装置の信頼性を高めるとともに製造コストを低下させ歩留まりを高めることができる。

また、上記の液晶表示装置においては、前記基板上に取付けられ、かつ前記音声信号処理回路に接続されたスピーカを有する構成とし得る。これによって、同一基板上にスピーカと液晶表示部とを一体的に設けたコンパクトなユニットを構成し、モバイル機器等の多くの用途に供することにより装置のより一層の軽薄短小化が可能となる。

このように、本発明によれば、Ｄ／Ａ変換回路において、例えばμ−Ｌａｗ方式やＡ−Ｌａｗ方式でエンコードされたデジタル信号のような非直線変換デジタルデータをそのまま入力してアナログ信号に変換でき、非直線変換デジタル信号を直線変換デジタル信号に変換するデコード回路を不要とすることができる。結果として、Ｄ／Ａ変換回路を備える音声信号処理回路の省スペース化及び構成の単純化を図ることができ、Ｄ／Ａ変換回路を内蔵する半導体装置を小型化し、かつ製造コストを低下させることができる。

以下、本発明の好適な実施形態について、添付の図面を参照して詳細に説明する。

本発明では、Ｄ／Ａ変換回路として抵抗ストリング型のものを用いる。図１は一般的な抵抗ストリング型Ｄ／Ａ変換回路の概念図である。抵抗ストリング型Ｄ／Ａ変換回路では、ｎビット（ｎは２以上の整数）の入力デジタルデータ対応の場合、２^ｎ個または２^ｎ−１個の抵抗素子（単位抵抗）を上端基準電圧ＶＨと低端基準電圧ＶＬの間に直列に接続して、ストリング状の抵抗列（抵抗ストリング）を構成する。そしてそれらの抵抗の接続点のうち１つを、構成される出力選択用スイッチ群で選択することによって、抵抗で分圧された電位が出力される。図１の例では、ＶＨとＶＬの間に接続された７個の抵抗素子１０１〜１０７によって抵抗ストリングが形成されており、抵抗素子の両端に接続された出力選択用スイッチ１０８〜１１５からなる第１のスイッチ群と、出力選択用スイッチ１１６〜１１９からなる第２のスイッチ群と、出力選択用スイッチ１２０〜１２１からなる第３のスイッチ群のそれぞれを、３ビットデジタルデータに基づいて制御することによって抵抗素子の８個の接続点のいずれかが選択され、抵抗で分圧されたアナログ信号がバッファアンプ１２３を介して出力端子１２２から出力される。

そして、本発明では、抵抗ストリングを形成する抵抗を均一なものとせず、重み付けを行うことによって分圧される電位に重み付けをおこなう。これによって入力デジタル信号が、例えばμ−Ｌａｗ方式やＡ−Ｌａｗ方式でエンコードされたデジタル信号のように元のアナログ信号から非直線的にＡ／Ｄ変換されたデジタル信号（非直線変換信号）である場合、エンコードされた入力デジタル信号をアナログ信号に変換する際に、入力デジタル信号と出力アナログ信号との間の非直線的な関係を直線的に変換することが可能となり、従って非直線変換アナログ信号を、直線変換デジタル信号に変換するデコード回路を介することなく直接Ｄ／Ａ変換回路に入力することが可能となる。

ここで、上述のＡ−Ｌａｗ方式及びμ−Ｌａｗ方式とは、携帯電話等で用いられる音声情報圧縮技術であり、μ−Ｌａｗは日米でＡ−Ｌａｗは欧州で実際に用いられている。例えばμ−Ｌａｗ規格では、下記の表１に示すように、アナログ入力（振幅）とデジタル出力との関係を比例関係にせず、デジタル出力の上位４ビットに対応させてアナログ信号全体を１６セグメント（＋と−それぞれ８セグメント）に分割する。

これらのアナログ信号振幅の１６セグメントは、中央の０から＋／−両方向に離れるに従って幅が拡がるようになっている。更に各セグメントは、デジタル出力の下位４ビットに対応させて均一に１６ステップに等分割され、アナログ入力が量子化される。

図２には、μ−Ｌａｗ方式の対数圧縮変換の概念を示す。図２に示すように、入力信号の振幅が小さい範囲では大きい範囲と比較して細かいステップで対応するデジタル値がとられている。従って、従来技術においてμ−Ｌａｗ方式でエンコードされた非直線変換デジタルデータ（入力デジタルデータ）を直線変換デジタルデータ（出力デジタルデータ）に変換するためのデコード回路として用いられるルックアップテーブルは、図３に示すような特性を有することになる。本発明のＤ／Ａ変換回路では、図３に示すようなデジタルデータ変換機能が、抵抗ストリング型Ｄ／Ａ変換回路の抵抗素子の抵抗値を重み付けすることによってＤ／Ａ変換回路に実現されているため、ルックアップテーブル等のデコード回路が不要となる。

上記のような、本発明による抵抗素子の抵抗値に重み付けした抵抗ストリング型Ｄ／Ａ変換回路の抵抗ストリングの一例を図４に示す。図４の抵抗ストリングは、８ビットのμ−Ｌａｗ規格の入力信号に対応した構成例であり、８ビットのμ−Ｌａｗ方式でエンコードされたデジタル信号と出力アナログ信号との間の非線形な関係を線形に変換するように重み付けされている。即ち、基準抵抗の値をＲとして、抵抗ストリングの両端に１２８Ｒの抵抗を１６本づつ、次に６４Ｒの抵抗を１６本ずつ、次に３２Ｒの抵抗をずつといったように逐次接続し、中央にはＲの抵抗が１５本ずつ並べられる。中央部の抵抗列がそれぞれ１本少ないのは、μ−Ｌａｗ規格では中央値をとるデジタルデータが２つあるためである。

一般に、入力デジタル信号がμ−Ｌａｗ方式でエンコードしてデジタル化されたｎビット（ｎは２以上の整数）の信号である場合、本発明のＤ／Ａ変換回路の抵抗ストリングは２ｎ個の抵抗素子群から構成され、基準電圧に接続された抵抗ストリングの両端からそれぞれｍ番目（ｍは１≦ｍ≦ｎ−１の整数）の２つの抵抗素子群は、それぞれ抵抗値が２^ｎ−ｍ・Ｒの２ｎ個の抵抗素子からなり、基準電圧に接続された両端からそれぞれｎ番目の中央の２つの抵抗素子群は、それぞれ抵抗値がＲの２ｎ−１個の抵抗素子からなり、両端からｎ番目の中央の２つの抵抗素子群の間には電位を取り出す接続点が２つ設けられる構成となる。

このような抵抗ストリングの構成即ち抵抗の重み付けのパターンは、入力デジタル信号のビット数、エンコードされた入力デジタル信号と出力アナログ信号との間の関係の非線形特性に応じて決まり、例えば入力デジタル信号がＡ−Ｌａｗ規格である場合は別の抵抗の重み付けパターンが設定される。

この本発明による抵抗値が重み付けされた抵抗ストリング型Ｄ／Ａ変換回路を用いることによって、図５に例示されるような音声信号処理回路を構成することができる。図５の音声信号処理回路では、制御回路５０２の制御の下で、メモリ回路５０１に記憶されたデジタルデータ、または外部インターフェース回路５０３を介して外部から供給されたデジタルデータの何れかが選択回路５０４で選択されて、入力デジタル信号として本発明による抵抗ストリング型Ｄ／Ａ変換回路５０５に直接供給され、アナログ信号に変換されてアナログ回路５０６に供給される。本発明によるＤ／Ａ変換回路５０５は、抵抗ストリングを構成する各抵抗素子の抵抗値がエンコードされた入力デジタル信号と出力アナログ信号との間の非線形な関係を線形に変換するように設定されていることから、例えばデジタル機器のオーディオ用回路などに用いる場合、従来の音声信号処理回路のように、図３に示すような特性を有するルックアップテーブル等の非直線変換デジタルデータを直線変換デジタルデータに変換するデコード回路をＤ／Ａ変換回路の前段に設ける必要がなくなる。従って、従来の音声信号処理回路と比較して、より少ないスペースで音声信号処理回路を構成することができ装置の小型化に資するとともに、回路構成が単純となるため製造コストが低下し歩留まりが向上し、かつ装置の信頼性を高めることができる。

上記のような音声信号処理回路のメモリ回路として用いられるメモリには、以下に限定されないが、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリなどが用いられ得る。このほか、メモリ回路として、図６に示すような構成を有し、デジタル音声情報が回路パターンとして作り込まれたマスクＲＯＭを用いることもできる。

図７にマスクＲＯＭの一例を示す。図７のマスクＲＯＭは、１つのメモリセルがワード線、ビット線、高電位線、低電位線、及びメモリトランジスタで構成されている。メモリトランジスタはソース・ドレインの一方がビット線に、他方が高電位線または低電位線に接続されている。トランジスタはソース・ドレインを構成するシリコンと配線の間の接続部を低電位線側か、または高電位線側のいずれに配置するかそのメモリセルがＨｉ（高電位状態）またはＬｏ（低電位状態）となるかが決まる。図においてメモリトランジスタをＮチャネルトランジスタとした場合、ワード線がＨｉとなるとビット線がメモリトランジスタを介して高電位線又は低電位線の何れかと短絡し、ビット線にＨｉまたはＬｏの電位が発生する。この電位をセンスアンプで増幅し、出力することによりデータを得ることができる。

マスクＲＯＭを用いることによって、デジタル音声情報をメモリに書き込む工程が不要となり、一定の製品について製造工程を簡略化し、コストを低下させることができる。

また、上述の音声信号処理回路に用いられる制御回路の一例を図８に示す。制御は外部から行うこともできるが、図８に示すように、ＣＰＵを音声信号処理回路と一体形成することによってＣＰＵの信号で内部から制御を行うこともできる。メモリ回路の制御では、図８に示すようにカウンタを間に設け、アドレスを順にカウントアップまたはカウントダウンすることによってデータの読み出しを行ってもよい。

また、図８に示すように制御回路及びメモリ回路とＤ／Ａ変換回路との間に、制御信号の受け渡しに際して論理レベルを変えるためのレベルシフタを入れることによって、Ｄ／Ａ変換回路を高い電圧（例えば信号線駆動回路と同じ電圧）で駆動することができる。

以上のような本発明のＤ／Ａ変換回路及び音声信号処理回路の構成は、この種のＤ／Ａ変換回路及び音声信号処理回路を内蔵可能な半導体装置にも適用することができる。ここで、本明細書において「半導体装置」とは、半導体特性を利用することで機能し得る装置全般を指し、電気光学装置、半導体回路及び電子機器全般を含むものである。図９は、本発明のＤ／Ａ変換回路を内蔵した液晶表示装置の一例を示す図であり、Ａは平面図でＢは側面図である。この液晶表示装置９０１においては、基板９０９上に薄膜トランジスタ（ＴＦＴ）が形成され、そのＴＦＴによって、ソース信号線駆動回路９０２、ゲート信号線駆動回路９０３、画素部９０４、メモリ回路９１１、制御回路９１２、Ｄ／Ａ変換回路９１３、アナログ回路９１４が一体的に形成される。ソース信号線駆動回路９０２、ゲート信号線駆動回路９０３、画素部９０４が表示部を構成しており、ゲート信号線駆動回路に必要な信号はＦＰＣ（屈曲性ある回路基板）９０７によって外部から入力される。また液晶は、基板９０９の上に封止材を挟んで配置された対向基板９１０と基板９０９と封止材とで囲まれた領域に充填される。一方メモリ回路９１１、制御回路９１２、Ｄ／Ａ変換回路９１３、アナログ回路９１４は音声信号処理回路９０５を構成しており、基板上にはスピーカ９０６が実装されて、ＦＰＣ９０８によって音声信号回路９０５に接続されている。デジタル音声情報は音声信号回路９０５のメモリ回路９１１に記憶され、Ｄ／Ａ変換回路９１３でアナログ信号に変換されてアナログ回路９１４を経てスピーカ９０６から音声として出力される。また本発明の抵抗ストリング型Ｄ／Ａ変換回路を基板上に設ける場合、抵抗ストリングを構成する抵抗素子は半導体薄膜中の不純物拡散層やポリシリコン膜によって形成することができ、出力選択用のスイッチは薄膜トランジスタで形成することができる。

本発明のＤ／Ａ変換器を内蔵することによって、音声信号処理回路９０５のなかに非直線変換デジタル信号を直線変換デジタル信号に変換するデコード回路を設ける必要がなくなり、音声信号処理回路９０５の面積を縮小することが可能となる。そして、この音声信号処理回路９０５の省スペース化により、図９に示す液晶表示装置のように表示部と音声出力部が一枚の基板上に一体的に形成された、音声と映像を同時に提供する小型のユニットを構成することが容易になる。このユニットにおいては、対向基板９１０及び基板９０９の厚さは一般的にはそれぞれ０．７ｍｍ程度となり、スピーカとして薄型のものを用いることにより、最大厚さ（通常はスピーカの部分で最も厚くなる）を２ｍｍ以内に収めることができる。基板外にスピーカを設けた場合は、一般的にスピーカの厚さが７ｍｍ程度となることから、薄型のスピーカを同一基板上に設けることで装置内でスピーカの占める体積を小さくすることができる。

このほか、音声信号処理回路９０５においてデコード回路が不要であることからその分のスペースをメモリ回路を大きくするために用いることで記憶可能な音声情報の量を増やせるという利点も得られる。尚、この種の半導体装置では、表示部として主に液晶材料を用いるが、必ずしもこれに限らず、同様の表示機能を有するものであれば当業者に周知の他の構成も可能である。

本発明に係るＤ／Ａ変換回路は、例えばμ−Ｌａｗ方式やＡ−Ｌａｗ方式でエンコードされたデジタル信号のような非直線変換デジタルデータをそのまま入力してアナログ信号に変換できることから、非直線変換デジタル信号を直線変換デジタル信号に変換するデコード回路を不要とし、装置を小型化できるため、Ｄ／Ａ変換回路を内蔵しうるあらゆる半導体装置において有用である。

抵抗ストリング型Ｄ／Ａ変換回路の概念図。 μ−Ｌａｗ方式の対数圧縮変換の概念図。 μ−Ｌａｗ方式でエンコードされた非直線変換デジタルデータを直線変換デジタルデータに変換するためのデコード回路の特性を示す図。本発明のＤ／Ａ変換回路の抵抗ストリングの構成例を示す模式図。本発明の抵抗ストリング型Ｄ／Ａ変換回路を用いた音声信号処理回路の一例を示す概略構成図。マスクＲＯＭの構成を示す模式図。マスクＲＯＭセルの模式図。音声信号処理回路の制御回路の構成例を示す図。本発明によるＤ／Ａ変換回路を内蔵した液晶表示装置の一例を示す図であり、Ａは平面図、Ｂは側面図。

符号の説明

１０１〜１０７抵抗素子
１０８〜１２１出力選択用スイッチ
５０１メモリ回路
５０２制御回路
５０３外部インターフェイス
５０４選択回路
５０５Ｄ／Ａ変換回路
５０６アナログ回路
９０１液晶表示装置
９０２ソース信号線駆動回路
９０３ゲート信号線駆動回路
９０４画素部
９０５音声信号処理回路
９０６スピーカ
９０７、９０８ＦＰＣ
９０９基板
９１０対向基板
９１１メモリ回路
９１２制御回路
９１３Ｄ／Ａ変換回路
９１４アナログ回路

Claims

μ−Ｌａｗ方式でエンコードしてデジタル化された音声情報である入力デジタル信号を処理してアナログの音声信号を供給する音声信号処理回路において使用されるＤ／Ａ変換回路であって、
基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、
前記複数の抵抗素子の各接続点から電位を取り出すための複数のスイッチ素子とを有し、
前記入力デジタル信号がｎビットの信号（ｎは２以上の整数）であり、
前記抵抗ストリングが２ｎ個の抵抗素子群からなり、一定の基準となる抵抗値をＲとすると、前記基準電圧に接続された両端からそれぞれｍ番目（ｍは１≦ｍ≦ｎ−１の整数）の２つの抵抗素子群は、それぞれ抵抗値が２ ^ｎ−ｍ・Ｒの２ｎ個の抵抗素子からなり、前記基準電圧に接続された両端からそれぞれｎ番目の中央の２つの抵抗素子群は、それぞれ抵抗値がＲの２ｎ−１個の抵抗素子からなり、前記基準電圧に接続された両端からｎ番目の中央の２つの抵抗素子群の間には電位を取り出す接続点が２つ設けられ、
これによって、前記抵抗ストリングを構成する抵抗素子が、エンコードされた入力デジタル信号と出力アナログ信号との間の非直線的な関係を直線的に変換するように重み付けされた抵抗値に設定されていることを特徴とするＤ／Ａ変換回路。
アナログ音声信号を提供するための音声信号処理回路であって、
μ−Ｌａｗ方式でエンコードしてデジタル化された音声情報であるデジタル音声情報を記憶させるメモリ回路と、
前記メモリ回路からエンコードされたデジタル信号を受け取ってそれをアナログ信号に変換するＤ／Ａ変換回路と、
前記Ｄ／Ａ変換回路から受け取ったアナログ信号を増幅して出力するアナログ回路と、
前記メモリ回路及び前記Ｄ／Ａ変換回路を制御する制御回路とを有し、
前記メモリ回路に記憶されたデジタル音声情報が、ｎビットの信号（ｎは２以上の整数）であり、
前記Ｄ／Ａ変換回路が、基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、前記複数の抵抗素子の各接続点から電位を取り出すための複数のスイッチ素子とを有し、
前記抵抗ストリングが２ｎ個の抵抗素子群からなり、一定の基準となる抵抗値をＲとすると、前記基準電圧に接続された両端からそれぞれｍ番目（ｍは１≦ｍ≦ｎ−１の整数）の２つの抵抗素子群は、それぞれ抵抗値が２ ^ｎ−ｍ・Ｒの２ｎ個の抵抗素子からなり、前記基準電圧に接続された両端からそれぞれｎ番目の中央の２つの抵抗素子群は、それぞれ抵抗値がＲの２ｎ−１個の抵抗素子からなり、前記基準電圧に接続された両端からｎ番目の中央の２つの抵抗素子群の間には電位を取り出す接続点が２つ設けられ、
これによって、前記抵抗ストリングを構成する抵抗素子が、エンコードされた入力デジタル信号と出力アナログ信号との間の非直線的な関係を直線的に変換するように重み付けされた抵抗値に設定されていることを特徴とする音声信号処理回路。
前記メモリ回路が、デジタル音声情報が回路パターンとして作り込まれたマスクＲＯＭであることを特徴とする請求項２に記載の音声信号処理回路。
前記制御回路と前記メモリ回路との間にカウンタが設けられ、前記制御回路がアドレスを順に１ずつ増加又は減少させることによってメモリからのデータの読み出しを行うことを特徴とする請求項２若しくは３に記載の音声信号処理回路。
前記Ｄ／Ａ変換回路と前記制御回路及び前記メモリ回路と、前記Ｄ／Ａ変換回路との間にレベルシフタを有することを特徴とする請求項２乃至４の何れかに記載の音声信号処理回路。
基板と、前記基板上に形成された薄膜トランジスタを有する画素部と、前記基板上に形成された薄膜トランジスタを有し前記画素部を駆動する駆動回路部とを有する表示装置において、
前記基板上に形成された、アナログ音声信号を提供するための音声信号処理回路を更に有し、前記音声信号処理回路は、μ−Ｌａｗ方式でエンコードしてデジタル化された音声情報であるデジタル音声情報を記憶させるメモリ回路と、前記メモリ回路からエンコードされたデジタル信号を受け取ってそれをアナログ信号に変換するＤ／Ａ変換回路と、前記Ｄ／Ａ変換回路から受け取ったアナログ信号を増幅して出力するアナログ回路と、前記メモリ回路及び前記Ｄ／Ａ変換回路を制御する制御回路とを有し、
前記メモリ回路に記憶されたデジタル音声情報が、ｎビットの信号（ｎは２以上の整数）であり、
前記Ｄ／Ａ変換回路が、基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、前記複数の抵抗素子の各接続点から電位を取り出すための複数のスイッチ素子とを有し、
前記抵抗ストリングが２ｎ個の抵抗素子群からなり、一定の基準となる抵抗値をＲとすると、前記基準電圧に接続された両端からそれぞれｍ番目（ｍは１≦ｍ≦ｎ−１の整数）の２つの抵抗素子群は、それぞれ抵抗値が２ ^ｎ−ｍ・Ｒの２ｎ個の抵抗素子からなり、前記基準電圧に接続された両端からそれぞれｎ番目の中央の２つの抵抗素子群は、それぞれ抵抗値がＲの２ｎ−１個の抵抗素子からなり、前記基準電圧に接続された両端からｎ番目の中央の２つの抵抗素子群の間には電位を取り出す接続点が２つ設けられ、
これによって、前記抵抗ストリングを構成する抵抗素子が、エンコードされた入力デジタル信号と出力アナログ信号との間の非直線的な関係を直線的に変換するように重み付けされた抵抗値に設定されていることを特徴とする液晶表示装置。
前記基板上に取付けられ、かつ前記音声信号処理回路に接続されたスピーカを有することを特徴とする請求項６に記載の表示装置。