JP4633536B2

JP4633536B2 - 表示装置

Info

Publication number: JP4633536B2
Application number: JP2005146546A
Authority: JP
Inventors: 和範奥本; 雄一升谷; 直紀中川; 真嗣川渕; 滋谷内; 幸雄井島; 孝幸福田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2005-05-19
Filing date: 2005-05-19
Publication date: 2011-02-16
Anticipated expiration: 2025-05-19
Also published as: JP2006323642A; KR20060120418A; TW200703196A; CN1866085A; KR100807206B1; US20060262056A1

Description

本発明は、表示装置に関し、特に、タッチパネル機能を有するセンサアレイ内蔵液晶表示装置に関する。

従来のセンサアレイ内蔵液晶表示装置は、表示画面内で行方向に延在して形成された複数のソース線と、表示画面内で列方向に延在して形成された複数のゲート線と、各ソース線と各ゲート線との交点に配設された画素センサと、行方向に延在して形成された複数の信号線と、各信号線に接続された積分器とを備えている。各信号線は、同一の行に属する複数の画素センサに接続されている。複数のゲート線を順次に駆動することによって、駆動されているゲート線に対応する各行の画素センサから各行の信号線を介して送られてくる信号が、各行の積分器によって読み取られる。

なお、マトリクス状に配設された複数の画素の各々に光センサが形成され、ライトペンによって指示された表示画面内の位置座標を検出する機能を有する液晶表示装置に関する技術が、例えば下記特許文献１に開示されている。

特開平４−２２２０１８号公報

上記の通り、従来のセンサアレイ内蔵液晶表示装置では、複数の信号線の各々に対応して積分器が配設されている。従って、表示画面の大型化や高解像度化が進んで信号線の本数が多くなると、それに比例して積分器の個数も増大し、コストの上昇を招くという問題がある。

本発明は、かかる問題を解決するために成されたものであり、積分器の個数を削減することによりコストを低減し得る表示装置を得ることを目的とする。

第１の発明に係る表示装置は、表示画面内に形成された第１及び第２のソース線と、前記表示画面内に形成され、前記第１及び第２のソース線に直交するゲート線と、前記第１のソース線と前記ゲート線との交点に対応して配設された第１の画素センサと、前記第２のソース線と前記ゲート線との交点に対応して配設された第２の画素センサと、前記第１の画素センサに接続された第１の信号線と、前記第２の画素センサに接続された第２の信号線と、積分器と、前記第１及び第２の信号線を選択的に前記積分器に接続するセレクタとを備え、前記セレクタは、第１又は第２のセレクタ線と、前記第１のセレクタ線によって駆動され、前記第１の信号線と前記積分器との間に接続された第１のトランジスタと、前記第２のセレクタ線によって駆動され、前記第２の信号線と前記積分器との間に接続された第２のトランジスタとを有する。

第２の発明に係る表示装置は、表示画面内に形成された第１乃至第４のソース線と、前記表示画面内に形成され、第１乃至第４のソース線に直交するゲート線と、前記第１のソース線と前記ゲート線との交点に対応して配設された第１の画素センサと、前記第２のソース線と前記ゲート線との交点に対応して配設された第２の画素センサと、前記第３のソース線と前記ゲート線との交点に対応して配設された第３の画素センサと、前記第４のソース線と前記ゲート線との交点に対応して配設された第４の画素センサと、前記第１の画素センサに接続された第１の信号線と、前記第２の画素センサに接続された第２の信号線と、前記第３の画素センサに接続された第３の信号線と、前記第４の画素センサに接続された第４の信号線と、積分器と、前記積分器に接続された第１のセレクタと、前記第１及び第２の信号線を選択的に前記第１のセレクタに接続する第２のセレクタと、前記第３及び第４の信号線を選択的に前記第１のセレクタに接続する第３のセレクタと、を備え、前記第１のセレクタは、前記第２及び第３のセレクタを選択的に前記積分器に接続する。

第３の発明に係る表示装置は、表示画面内に形成された第１乃至第４のソース線と、前記表示画面内に形成され、前記第１乃至第４のソース線に直交し、順次に駆動される第１及び第２のゲート線と、前記第１のソース線と前記第１のゲート線との交点に対応して配設された第１の画素センサと、前記第２のソース線と前記第２のゲート線との交点に対応して配設された第２の画素センサと、前記第３のソース線と前記第１のゲート線との交点に対応して配設された第３の画素センサと、前記第４のソース線と前記第２のゲート線との交点に対応して配設された第４の画素センサと、前記第１の画素センサに接続された第１の信号線と、前記第２の画素センサに接続された第２の信号線と、前記第３の画素センサに接続された第３の信号線と、前記第４の画素センサに接続された第４の信号線と、前記第１及び第２の信号線に接続された第５の信号線と、前記第３及び第４の信号線に接続された第６の信号線と、積分器と、前記第５及び第６の信号線を選択的に前記積分器に接続するセレクタとを備える。

第４の発明に係る表示装置は、表示画面内に形成された第１乃至第４のソース線と、前記表示画面内に形成され、前記第１乃至第４のソース線に直交し、順次に駆動される第１及び第２のゲート線と、前記第１のソース線と前記第１のゲート線との交点に対応して配設された第１の画素センサと、前記第２のソース線と前記第１のゲート線との交点に対応して配設された第２の画素センサと、前記第３のソース線と前記第２のゲート線との交点に対応して配設された第３の画素センサと、前記第４のソース線と前記第２のゲート線との交点に対応して配設された第４の画素センサと、前記第１の画素センサに接続された第１の信号線と、前記第２の画素センサに接続された第２の信号線と、前記第３の画素センサに接続された第３の信号線と、前記第４の画素センサに接続された第４の信号線と、積分器と、前記第１及び第２の信号線を選択的に前記積分器に接続し、前記第３及び第４の信号線を選択的に前記積分器に接続するセレクタとを備える。

第５の発明に係る表示装置は、表示画面内に形成された第１及び第２のソース線と、前記表示画面内に形成され、前記第１及び第２のソース線に直交し、順次に駆動される第１及び第２のゲート線と、前記第１のソース線と前記第１のゲート線との交点に対応して配設された第１の画素センサと、前記第２のソース線と前記第２のゲート線との交点に対応して配設された第２の画素センサと、前記第１の画素センサに接続された第１の信号線と、前記第２の画素センサに接続された第２の信号線と、前記第１及び第２の信号線に直接的に接続された一の積分器とを備え、前記第１、第２の画素センサは、前記第１のソース線と前記第２のゲート線、及び前記第２のソース線と前記第１のゲート線との交点には配設されない。

第１〜第５の各々の発明に係る表示装置によれば、積分器の個数を削減することができる。

実施の形態１．
図１は、本発明の実施の形態１に係る、タッチパネル機能を有するセンサアレイ内蔵液晶表示装置の構成を模式的に示す図である。表示画面内には、行方向に沿って延在する複数のソース線５₁〜５₁₆が形成されており、ソース線５₁〜５₁₆はソース駆動回路１に接続されている。また、表示画面内には、列方向に沿って延在する複数のゲート線６₁〜６₁₆が形成されており、ゲート線６₁〜６₁₆はゲート駆動回路２に接続されている。ゲート駆動回路２は、所定の水平周期（以下「ゲート周期」と称する）でゲート線６₁〜６₁₆を順次に駆動する。以下の説明では、ゲート線６₁，６₂，６₃，・・・の順序で駆動されるものとする。ゲート線６₁からゲート線６₁₆まで駆動されることによって、１フレームが構成される。

ソース線５₁〜５₁₆とゲート線６₁〜６₁₆との各交点には、アモルファスシリコン薄膜トランジスタ（以下「ａ−ＳｉＴＦＴ」と称する）を有する画素が配設されている。ａ−ＳｉＴＦＴのゲート電極はゲート線６₁〜６₁₆に接続されており、ソース電極はソース線５₁〜５₁₆に接続されている。各画素内には、フォトセンサ等の任意の方式の画素センサ８が形成されている。なお、図１では、図面の簡単化のためにソース線の本数及びゲート線の本数をいずれも１６本としたが、これに限定されるものではなく、実際にはさらに多数のソース線及びゲート線が形成されている。後述する他の実施の形態２〜８についても同様である。

ソース線５₁〜５₁₆に対応して、行方向に沿って延在する複数の信号線９₁〜９₁₆が形成されている。各信号線９₁〜９₁₆は、同一の行に属する複数個（図１に示した例では１６個）の画素センサ８に接続されている。信号線９₁〜９₄は信号線１０ａに接続されており、信号線１０ａは信号線１１ａを介して積分器４ａに接続されている。つまり、４本の信号線９₁〜９₄が信号線１０ａによって１本に纏められて、１個の積分器４ａに接続されている。信号線９₁〜９₄に接続された画素センサ８によって検出された信号は、信号線９₁〜９₄，１０ａ，１１ａを介して、積分器４ａによって読み取られる。同様に、信号線９₅〜９₈，９₉〜９₁₂，９₁₃〜９₁₆は、信号線１０ｂ，１０ｃ，１０ｄにそれぞれ接続されており、信号線１０ｂ，１０ｃ，１０ｄは、信号線１１ｂ，１１ｃ，１１ｄをそれぞれ介して、積分器４ｂ，４ｃ，４ｄにそれぞれ接続されている。

信号線９₁〜９₁₆に直交して複数のセレクタ線７₁〜７₄が形成されており、セレクタ線７₁〜７₄はセレクタ駆動回路３に接続されている。セレクタ線７₁と信号線９₁，９₅，９₉，９₁₃との交点、セレクタ線７₂と信号線９₂，９₆，９₁₀，９₁₄との交点、セレクタ線７₃と信号線９₃，９₇，９₁₁，９₁₅との交点、及びセレクタ線７₄と信号線９₄，９₈，９₁₂，９₁₆との交点には、ａ−ＳｉＴＦＴ１２がそれぞれ形成されている。例えばセレクタ線７₁と信号線９₁との交点に形成されているａ−ＳｉＴＦＴ１２は、セレクタ線７₁に接続されたゲート電極と、信号線９₁に接続されたソース電極及びドレイン電極とを有しており、セレクタ駆動回路３によってセレクタ線７₁が駆動されることにより、ａ−ＳｉＴＦＴ１２がオンして信号線９₁が導通する。

セレクタ線７₁には４個のａ−ＳｉＴＦＴ１２が接続されているため、セレクタ線７₁を駆動することによって、信号線９₁，９₅，９₉，９₁₃が同時に導通する。他のセレクタ線７₂〜７₄についても同様であり、セレクタ線７₂を駆動することによって信号線９₂，９₆，９₁₀，９₁₄が導通し、セレクタ線７₃を駆動することによって信号線９₃，９₇，９₁₁，９₁₅が導通し、セレクタ線７₄を駆動することによって信号線９₄，９₈，９₁₂，９₁₆が導通する。

表示画面外でセレクタ線７₁〜７₄と信号線９₁〜９₁₆との交点に配設されたａ−ＳｉＴＦＴ１２は、表示画面内でソース線５₁〜５₁₆とゲート線６₁〜６₁₆との交点に配設されたａ−ＳｉＴＦＴと、同一の工程によって形成することができる。つまり、マスクパターンを変更することによって、アレイ製造工程で表示画面内にａ−ＳｉＴＦＴを形成する際に、併せて表示画面外にａ−ＳｉＴＦＴ１２を作り込むことができる。これにより、表示画面内にａ−ＳｉＴＦＴを形成する工程とは別の工程でａ−ＳｉＴＦＴ１２を形成する場合と比較すると、製造コストを低減することができる。後述する他の実施の形態２〜８についても同様である。

図２は、セレクタ駆動回路３によるセレクタ線７₁〜７₄の駆動タイミングを示すタイミングチャートである。セレクタ駆動回路３は、フレーム周期でセレクタ線７₁〜７₄を順次に駆動する。具体的には、第１フレームＦ１ではセレクタ線７₁が駆動され、第２フレームＦ２ではセレクタ線７₂が駆動され、第３フレームＦ３ではセレクタ線７₃が駆動され、第４フレームＦ４ではセレクタ線７₄が駆動される。これにより、例えば第１フレームＦ１では、信号線９₁，９₅，９₉，９₁₃に接続された画素センサ８によってゲート周期で順次に検出された信号が、それぞれ積分器４ａ，４ｂ，４ｃ，４ｄによって読み取られる。そして、第１フレームＦ１から第４フレームＦ４までの４フレーム期間をかけて、表示画面内の全ての画素センサ８によってそれぞれ検出された信号が、積分器４ａ〜４ｄによって読み取られる。

このように本実施の形態１に係るセンサアレイ内蔵液晶表示装置によると、信号線９₁〜９₄，９₅〜９₈，９₉〜９₁₂，９₁₃〜９₁₆がそれぞれ信号線１０ａ，１０ｂ，１０ｃ，１０ｄによって１本に纏められて、それぞれ積分器４ａ，４ｂ，４ｃ，４ｄに接続されている。従って、合計１６本の信号線９₁〜９₁₆に対して合計４個の積分器４ａ〜４ｄを配設すれば足りる。その結果、各信号線毎に積分器を設ける場合と比較すると、積分器の個数を削減でき、コストの低減を図ることができる。

実施の形態２．
図３は、セレクタ駆動回路３によるセレクタ線７₁〜７₄の他の駆動タイミングを示すタイミングチャートである。本実施の形態２に係るセンサアレイ内蔵液晶表示装置の構成は、図１に示した構成と同様である。セレクタ駆動回路３は、ゲート周期でセレクタ線７₁〜７₄を順次に駆動する。具体的には、図３に示すように、第１フレームＦ１ではセレクタ線７₁，７₂，７₃，７₄，７₁，・・・，７₄の順序で駆動され、第２フレームＦ２ではセレクタ線７₂，７₃，７₄，７₁，７₂，・・・，７₁の順序で駆動され、第３フレームＦ３ではセレクタ線７₃，７₄，７₁，７₂，７₃，・・・，７₂の順序で駆動され、第４フレームＦ４ではセレクタ線７₄，７₁，７₂，７₃，７₄，・・・，７₃の順序で駆動される。上記実施の形態１に係る液晶表示装置と同様に、第１フレームＦ１から第４フレームＦ４までの４フレーム期間をかけて、表示画面内の全ての画素センサ８によってそれぞれ検出された信号が、積分器４ａ〜４ｄによって読み取られる。

本実施の形態２に係るセンサアレイ内蔵液晶表示装置によっても、上記実施の形態１に係る液晶表示装置と同様に、合計１６本の信号線９₁〜９₁₆に対して合計４個の積分器４ａ〜４ｄを配設すれば足りるため、積分器の個数を削減でき、コストの低減を図ることができる。

実施の形態３．
図４は、図１に示した上記実施の形態１に係る液晶表示装置の変形例を示す図である。図１に示した構成では、４本の信号線を１本に纏めることにより、積分器の個数が４個に削減された。図４に示した構成では、１本に纏める信号線の本数を増やすことにより、積分器の個数がさらに削減されている。信号線９₁〜９₈は信号線１０ａｂに接続されており、信号線１０ａｂは信号線１１ａｂを介して積分器４ａｂに接続されている。つまり、８本の信号線９₁〜９₈が信号線１０ａｂによって１本に纏められて、１個の積分器４ａｂに接続されている。同様に、信号線９₉〜９₁₆は信号線１０ｃｄに接続されており、信号線１０ｃｄは信号線１１ｃｄを介して積分器４ｃｄに接続されている。

信号線９₁〜９₁₆に直交して８本のセレクタ線７₁〜７₈が形成されており、セレクタ線７₁〜７₈はセレクタ駆動回路３に接続されている。セレクタ線７₁と信号線９₁，９₉との交点、セレクタ線７₂と信号線９₂，９₁₀との交点、セレクタ線７₃と信号線９₃，９₁₁との交点、セレクタ線７₄と信号線９₄，９₁₂との交点、セレクタ線７₅と信号線９₅，９₁₃との交点、セレクタ線７₆と信号線９₆，９₁₄との交点、セレクタ線７₇と信号線９₇，９₁₅との交点、セレクタ線７₈と信号線９₈，９₁₆との交点には、ａ−ＳｉＴＦＴ１２がそれぞれ形成されている。

上記実施の形態１に係る液晶表示装置と同様に、セレクタ駆動回路３は、フレーム周期でセレクタ線７₁〜７₈を順次に駆動する。あるいは上記実施の形態２に係る液晶表示装置と同様に、セレクタ駆動回路３は、ゲート周期でセレクタ線７₁〜７₈を順次に駆動する。いずれの場合も、第１フレームＦ１から第８フレームＦ８までの８フレーム期間をかけて、表示画面内の全ての画素センサ８によってそれぞれ検出された信号が、積分器４ａｂ，４ｃｄによって読み取られることになる。

図４に示した構成によると、合計１６本の信号線９₁〜９₁₆に対して合計２個の積分器４ａｂ，４ｃｄを配設すれば足りる。しかし、セレクタ線７₁〜７₈の本数が多くなるため、セレクタ線７₁〜７₈を形成するために確保すべき領域の面積が大きくなり、全体として装置が大型化してしまう。そこで、本実施の形態３では、図４に示した構成よりもセレクタ線の本数を削減し得る構成について説明する。

図５は、本発明の実施の形態３に係る、タッチパネル機能を有するセンサアレイ内蔵液晶表示装置の構成を模式的に示す図である。信号線１０ａ，１０ｂ，１０ｃ，１０ｄは、それぞれ信号線１５ａ，１５ｂ，１５ｃ，１５ｄに接続されている。信号線１５ａ，１５ｂは信号線１６ａｂに接続されており、信号線１５ｃ，１５ｄは信号線１６ｃｄに接続されている。信号線１６ａｂは信号線１１ａｂを介して積分器４ａｂに接続されており、信号線１６ｃｄは信号線１１ｃｄを介して積分器４ｃｄに接続されている。

信号線１５ａ〜１５ｄに直交してセレクタ線１７₁，１７₂が形成されており、セレクタ線１７₁，１７₂はセレクタ駆動回路３に接続されている。セレクタ線１７₁と信号線１５ａ，１５ｃとの交点、及びセレクタ線１７₂と信号線１５ｂ，１５ｄとの交点には、ａ−ＳｉＴＦＴ１８がそれぞれ形成されている。例えばセレクタ線１７₁と信号線１５ａとの交点に形成されているａ−ＳｉＴＦＴ１８は、セレクタ線１７₁に接続されたゲート電極と、信号線１５ａに接続されたソース電極及びドレイン電極とを有しており、セレクタ駆動回路３によってセレクタ線１７₁が駆動されることにより、ａ−ＳｉＴＦＴ１８がオンして信号線１５ａが導通する。

セレクタ線１７₁，１７₂にはそれぞれ２個のａ−ＳｉＴＦＴ１８が接続されているため、セレクタ線１７₁を駆動することによって信号線１５ａ，１５ｃが同時に導通し、セレクタ線１７₂を駆動することによって信号線１５ｂ，１５ｄが同時に導通する。ａ−ＳｉＴＦＴ１２と同様に、ａ−ＳｉＴＦＴ１８は、表示画面内でソース線５₁〜５₁₆とゲート線６₁〜６₁₆との交点に配設されたａ−ＳｉＴＦＴと、同一の工程によって形成することができる。つまり、マスクパターンを変更することによって、アレイ製造工程で表示画面内にａ−ＳｉＴＦＴを形成する際に、併せて表示画面外にａ−ＳｉＴＦＴ１２，１８を作り込むことができる。

図６は、セレクタ駆動回路３によるセレクタ線７₁〜７₄，１７₁，１７₂の駆動タイミングを示すタイミングチャートである。セレクタ駆動回路３は、第１フレームＦ１から第４フレームＦ４までの期間はセレクタ線１７₁を駆動し、第５フレームＦ５から第８フレームＦ８までの期間はセレクタ線１７₂を駆動する。また、セレクタ駆動回路３は、上記実施の形態１に係る液晶表示装置と同様に、フレーム周期でセレクタ線７₁〜７₄を順次に駆動する。具体的には、第１フレームＦ１及び第５フレームＦ５ではセレクタ線７₁が駆動され、第２フレームＦ２及び第６フレームＦ６ではセレクタ線７₂が駆動され、第３フレームＦ３及び第７フレームＦ７ではセレクタ線７₃が駆動され、第４フレームＦ４及び第８フレームＦ８ではセレクタ線７₄が駆動される。これにより、例えば第１フレームＦ１では、信号線９₁，９₉に接続された画素センサ８によってゲート周期で順次に検出された信号が、それぞれ積分器４ａｂ，４ｃｄによって読み取られ、また、例えば第５フレームＦ５では、信号線９₅，９₁₃に接続された画素センサ８によってゲート周期で順次に検出された信号が、それぞれ積分器４ａｂ，４ｃｄによって読み取られる。そして、第１フレームＦ１から第８フレームＦ８までの８フレーム期間をかけて、表示画面内の全ての画素センサ８によってそれぞれ検出された信号が、積分器４ａｂ，４ｃｄによって読み取られる。

なお、以上の説明では、上記実施の形態１に係る液晶表示装置と同様に、セレクタ駆動回路３がフレーム周期でセレクタ線７₁〜７₄を順次に駆動する例について述べたが、上記実施の形態２に係る液晶表示装置と同様に、ゲート周期でセレクタ線７₁〜７₄を順次に駆動してもよい。

また、図５には、セレクタ線７₁〜７₄に対応する１段目のセレクタと、セレクタ線１７₁，１７₂に対応する２段目のセレクタとによる２段のセレクタ構成を示したが、３段以上のセレクタ構成を採用することもできる。

このように本実施の形態３に係るセンサアレイ内蔵液晶表示装置によると、信号線９₁〜９₈が信号線１０ａ，１０ｂ，１６ａｂによって１本に纏められて、積分器４ａｂに接続されている。また、信号線９₉〜９₁₆が信号線１０ｃ，１０ｄ，１６ｃｄによって１本に纏められて、積分器４ｃｄに接続されている。従って、合計１６本の信号線９₁〜９₁₆に対して合計２個の積分器４ａｂ，４ｃｄを配設すれば足りる。その結果、図１に示した構成と比較すると、積分器の個数を削減でき、コストの低減を図ることができる。

また、セレクタ線７₁〜７₄，１７₁，１７₂の本数は合計６本で足りるため、図４に示した構成よりもセレクタ線の本数を削減でき、セレクタ線を形成するために確保すべき領域の面積を縮小することができる。

実施の形態４．
図７は、本発明の実施の形態４に係る、タッチパネル機能を有するセンサアレイ内蔵液晶表示装置の構成を模式的に示す図である。ソース線５₁〜５₁₆とゲート線６₁〜６₁₆との全ての交点に画素センサ８が配設されているのではなく、連続する４本のソース線と連続する４本のゲート線との交点に配設される合計１６個の画素のマトリクスの範囲内において、同一のソース線上及び同一のゲート線上に複数の画素センサ８が並ばないように、４個の画素センサ８が配設されている。具体的には、ソース線５₁，５₅，５₉，５₁₃とゲート線６₄，６₈，６₁₂，６₁₆との各交点、ソース線５₂，５₆，５₁₀，５₁₄とゲート線６₃，６₇，６₁₁，６₁₅との各交点、ソース線５₃，５₇，５₁₁，５₁₅とゲート線６₂，６₆，６₁₀，６₁₄との各交点、及びソース線５₄，５₈，５₁₂，５₁₆とゲート線６₁，６₅，６₉，６₁₃との各交点のみに、画素センサ８が配設されている。

また、本実施の形態４に係るセンサアレイ内蔵液晶表示装置では、図１に示したセレクタ駆動回路３、セレクタ線７₁〜７₄、及びａ−ＳｉＴＦＴ１２は配設されていない。

上記と同様にゲート駆動回路２は所定のゲート周期でゲート線６₁〜６₁₆を順次に駆動するが、例えばゲート線６₁が駆動されている場合には、ソース線５₄，５₈，５₁₂，５₁₆とゲート線６₁との各交点に配設されている画素センサ８によって検出された信号が、それぞれ積分器４ａ，４ｂ，４ｃ，４ｄによって読み取られる。また、例えばゲート線６₂が駆動されている場合には、ソース線５₃，５₇，５₁₁，５₁₅とゲート線６₂との各交点に配設されている画素センサ８によって検出された信号が、それぞれ積分器４ａ，４ｂ，４ｃ，４ｄによって読み取られる。その結果、本実施の形態４に係るセンサアレイ内蔵液晶表示装置では、１フレーム期間をかけて、表示画面内の全ての画素センサ８によってそれぞれ検出された信号が、積分器４ａ〜４ｄによって読み取られる。

このように本実施の形態４に係るセンサアレイ内蔵液晶表示装置によると、表示画面内に配設する画素センサ８の個数を削減することにより、図１に示したセレクタ駆動回路３やセレクタ線７₁〜７₄を設けるまでもなく、合計１６本の信号線９₁〜９₁₆に対して配設すべき積分器の個数を４個に削減することができる。その結果、各信号線毎に積分器を設ける場合と比較すると、コストの低減を図ることができる。

また、図１に示したセレクタ駆動回路３やセレクタ線７₁〜７₄を配設する必要がないため、コストの低減とともに装置の小型化を図ることもできる。

実施の形態５．
図８は、本発明の実施の形態５に係る、タッチパネル機能を有するセンサアレイ内蔵液晶表示装置の構成を模式的に示す図である。画素センサ８の配設箇所は、図７に示した構成と同様である。信号線１０ａ〜１０ｄはそれぞれ信号線１１ａ〜１１ｄに接続されており、信号線１１ａ〜１１ｄは信号線２０に接続されている。信号線２０は信号線２１を介して積分器４に接続されている。つまり、４本の信号線１１ａ〜１１ｄが信号線２０によって１本に纏められて、１個の積分器４に接続されている。

信号線１１ａ〜１１ｄに直交して４本のセレクタ線７₁〜７₄が形成されており、セレクタ線７₁〜７₄はセレクタ駆動回路３に接続されている。セレクタ線７₁と信号線１１ａとの交点、セレクタ線７₂と信号線１１ｂとの交点、セレクタ線７₃と信号線１１ｃとの交点、及びセレクタ線７₄と信号線１１ｄとの交点には、ａ−ＳｉＴＦＴ１２がそれぞれ形成されている。例えばセレクタ線７₁と信号線１１ａとの交点に形成されているａ−ＳｉＴＦＴ１２は、セレクタ線７₁に接続されたゲート電極と、信号線１１ａに接続されたソース電極及びドレイン電極とを有しており、セレクタ駆動回路３によってセレクタ線７₁が駆動されることにより、ａ−ＳｉＴＦＴ１２がオンして信号線１１ａが導通する。同様に、セレクタ線７₂，７₃，７₄を駆動することによって、それぞれ信号線１１ｂ，１１ｃ，１１ｄが導通する。

セレクタ駆動回路３は、上記実施の形態１に係る液晶表示装置と同様にフレーム周期でセレクタ線７₁〜７₄を順次に駆動してもよいし、上記実施の形態２に係る液晶表示装置と同様にゲート周期でセレクタ線７₁〜７₄を順次に駆動してもよい。例えばフレーム周期でセレクタ線７₁〜７₄が駆動される場合には、第１フレームＦ１では信号線９₁〜９₄に接続された合計１６個の画素センサ８によって検出された信号が積分器４によって読み取られ、第２フレームＦ２では信号線９₅〜９₈に接続された合計１６個の画素センサ８によって検出された信号が積分器４によって読み取られ、第３フレームＦ３では信号線９₉〜９₁₂に接続された合計１６個の画素センサ８によって検出された信号が積分器４によって読み取られ、第４フレームＦ４では信号線９₁₃〜９₁₆に接続された合計１６個の画素センサ８によって検出された信号が積分器４によって読み取られる。その結果、第１フレームＦ１から第４フレームＦ４までの４フレーム期間をかけて、表示画面内の全ての画素センサ８によってそれぞれ検出された信号が、積分器４によって読み取られる。

このように本実施の形態５に係るセンサアレイ内蔵液晶表示装置によると、信号線９₁〜９₁₆が最終的に１本の信号線２１に纏められて、積分器４に接続されている。従って、合計１６本の信号線９₁〜９₁₆に対して１個の積分器４のみを配設すれば足りる。その結果、図１に示した構成と比較すると、積分器の個数を削減でき、コストの低減を図ることができる。

なお、以上の説明では、上記実施の形態１，２に係る液晶表示装置と上記実施の形態４に係る液晶表示装置との組合せについて述べたが、上記実施の形態３に係る液晶表示装置と上記実施の形態４に係る液晶表示装置との組合せも可能であることは言うまでもない。

実施の形態６．
図９は、本発明の実施の形態６に係る、タッチパネル機能を有するセンサアレイ内蔵液晶表示装置の構成を模式的に示す図である。ソース線５₁〜５₁₆とゲート線６₁〜６₁₆との全ての交点に画素センサ８が配設されているのではなく、ゲート線６₁〜６₁₆の各々に対応して４個の画素センサ８が配設されている。具体的には、ソース線５₁〜５₄とゲート線６₄，６₈，６₁₂，６₁₆との各交点、ソース線５₅〜５₈とゲート線６₃，６₇，６₁₁，６₁₅との各交点、ソース線５₉〜５₁₂とゲート線６₂，６₆，６₁₀，６₁₄との各交点、及びソース線５₁₃〜５₁₆とゲート線６₁，６₅，６₉，６₁₃との各交点のみに、画素センサ８が配設されている。

信号線９₁〜９₁₆は信号線２５に接続されており、信号線２５は信号線２６を介して積分器４に接続されている。つまり、１６本の信号線９₁〜９₁₆が信号線２５によって１本に纏められて、１個の積分器４に接続されている。

図１に示した構成と同様に、信号線９₁〜９₁₆に直交して複数のセレクタ線７₁〜７₄が形成されており、セレクタ線７₁〜７₄はセレクタ駆動回路３に接続されている。セレクタ線７₁と信号線９₁，９₅，９₉，９₁₃との交点、セレクタ線７₂と信号線９₂，９₆，９₁₀，９₁₄との交点、セレクタ線７₃と信号線９₃，９₇，９₁₁，９₁₅との交点、及びセレクタ線７₄と信号線９₄，９₈，９₁₂，９₁₆との交点には、ａ−ＳｉＴＦＴ１２がそれぞれ形成されている。セレクタ線７₁を駆動することによって信号線９₁，９₅，９₉，９₁₃が導通し、セレクタ線７₂を駆動することによって信号線９₂，９₆，９₁₀，９₁₄が導通し、セレクタ線７₃を駆動することによって信号線９₃，９₇，９₁₁，９₁₅が導通し、セレクタ線７₄を駆動することによって信号線９₄，９₈，９₁₂，９₁₆が導通する。

セレクタ駆動回路３は、上記実施の形態１に係る液晶表示装置と同様にフレーム周期でセレクタ線７₁〜７₄を順次に駆動してもよいし、上記実施の形態２に係る液晶表示装置と同様にゲート周期でセレクタ線７₁〜７₄を順次に駆動してもよい。例えばフレーム周期でセレクタ線７₁〜７₄が駆動される場合には、第１フレームＦ１では信号線９₁，９₅，９₉，９₁₃に接続された合計１６個の画素センサ８によって検出された信号が積分器４によって読み取られ、第２フレームＦ２では信号線９₂，９₆，９₁₀，９₁₄に接続された合計１６個の画素センサ８によって検出された信号が積分器４によって読み取られ、第３フレームＦ３では信号線９₃，９₇，９₁₁，９₁₅に接続された合計１６個の画素センサ８によって検出された信号が積分器４によって読み取られ、第４フレームＦ４では信号線９₄，９₈，９₁₂，９₁₆に接続された合計１６個の画素センサ８によって検出された信号が積分器４によって読み取られる。その結果、第１フレームＦ１から第４フレームＦ４までの４フレーム期間をかけて、表示画面内の全ての画素センサ８によってそれぞれ検出された信号が、積分器４によって読み取られる。

このように本実施の形態６に係るセンサアレイ内蔵液晶表示装置によると、信号線９₁〜９₁₆が最終的に１本の信号線２６に纏められて、積分器４に接続されている。従って、合計１６本の信号線９₁〜９₁₆に対して１個の積分器４のみを配設すれば足りる。その結果、図１に示した構成と比較すると、積分器の個数を削減でき、コストの低減を図ることができる。

また、図８に示した構成と比較すると、信号線１０ａ〜１０ｄを形成するための領域を確保する必要がないため、全体として装置の小型化を図ることができる。

さらに、図８に示した構成では、連続する４本のソース線と連続する４本のゲート線との交点に配設される合計１６個の画素のマトリクスの範囲内において、同一のソース線上及び同一のゲート線上に複数の画素センサ８が並ばないように、４個の画素センサ８を配設しなければならないという制限があった。これに対し、本実施の形態６に係るセンサアレイ内蔵液晶表示装置では、ゲート線６₁〜６₁₆の各々に対応して４個の画素センサ８を任意の箇所に配設できるため、図８に示した構成よりも制約が少なく、画素センサ８の配設パターンのバリエーションを広げることができる。

なお、本実施の形態６に係る液晶表示装置と上記実施の形態３に係る液晶表示装置とを組み合わせることも可能である。

実施の形態７．
図１０は、本発明の実施の形態７に係る、タッチパネル機能を有するセンサアレイ内蔵液晶表示装置の構成を模式的に示す図である。画素センサ８の配設箇所は、図９に示した構成と同様である。信号線９₁〜９₁₆に直交して合計１６本セレクタ線７₁₁〜７₁₄，７₂₁〜７₂₄，７₃₁〜７₃₄，７₄₁〜７₄₄が形成されており、セレクタ線７₁₁〜７₁₄，７₂₁〜７₂₄，７₃₁〜７₃₄，７₄₁〜７₄₄はセレクタ駆動回路３に接続されている。セレクタ線７₁₁〜７₁₄，７₂₁〜７₂₄，７₃₁〜７₃₄，７₄₁〜７₄₄は、図９に示した各１本のセレクタ線７₁，７₂，７₃，７₄がそれぞれ４本に分割されたものである。

セレクタ線７₁₁と信号線９₁との交点、セレクタ線７₁₂と信号線９₅との交点、セレクタ線７₁₃と信号線９₉との交点、セレクタ線７₁₄と信号線９₁₃との交点、セレクタ線７₂₁と信号線９₂との交点、セレクタ線７₂₂と信号線９₆との交点、セレクタ線７₂₃と信号線９₁₀との交点、セレクタ線７₂₄と信号線９₁₄との交点、セレクタ線７₃₁と信号線９₃との交点、セレクタ線７₃₂と信号線９₇との交点、セレクタ線７₃₃と信号線９₁₁との交点、セレクタ線７₃₄と信号線９₁₅との交点、セレクタ線７₄₁と信号線９₄との交点、セレクタ線７₄₂と信号線９₈との交点、セレクタ線７₄₃と信号線９₁₂との交点、セレクタ線７₄₄と信号線９₁₆との交点には、ａ−ＳｉＴＦＴ１２がそれぞれ形成されている。このように、セレクタ線７₁₁〜７₁₄，７₂₁〜７₂₄，７₃₁〜７₃₄，７₄₁〜７₄₄の各々には、１個のａ−ＳｉＴＦＴ１２のみが接続されている。

図１１は、セレクタ駆動回路３によるセレクタ線７₁₁〜７₁₄，７₂₁〜７₂₄，７₃₁〜７₃₄，７₄₁〜７₄₄の駆動タイミングを示すタイミングチャートである。ゲート駆動回路２は、第１フレームＦ１から第４フレームＦ４までの各フレーム期間において、ゲート線６₁〜６₁₆をゲート周期でこの順に駆動する。これに同期して、セレクタ駆動回路３は、図１１に示すように、第１フレームＦ１ではセレクタ線７₄₄，７₄₃，７₄₂，７₄₁，７₃₄，・・・，７₁₁をゲート周期でこの順に駆動し、第２フレームＦ２ではセレクタ線７₃₄，７₃₃，７₃₂，７₃₁，７₂₄，・・・，７₄₁をゲート周期でこの順に駆動し、第３フレームＦ３ではセレクタ線７₂₄，７₂₃，７₂₂，７₂₁，７₁₄，・・・，７₃₁をゲート周期でこの順に駆動し、第４フレームＦ４ではセレクタ線７₁₄，７₁₃，７₁₂，７₁₁，７₄₄，・・・，７₂₁をゲート周期でこの順に駆動する。これにより、第１フレームＦ１から第４フレームＦ４までの４フレーム期間をかけて、表示画面内の全ての画素センサ８によってそれぞれ検出された信号が、積分器４によって読み取られる。

このように本実施の形態７に係るセンサアレイ内蔵液晶表示装置によると、信号線９₁〜９₁₆が最終的に１本の信号線２６に纏められて、積分器４に接続されている。従って、合計１６本の信号線９₁〜９₁₆に対して１個の積分器４のみを配設すれば足りる。その結果、図１に示した構成と比較すると、積分器の個数を削減でき、コストの低減を図ることができる。

また、図９に示した構成では１本のセレクタ線に４個のａ−ＳｉＴＦＴ１２が接続されていたのに対し、本実施の形態７に係るセンサアレイ内蔵液晶表示装置では、１本のセレクタ線に１個のａ−ＳｉＴＦＴ１２のみが接続されている。従って、積分器４に同時に電気的に接続される信号線９₁〜９₁₆の本数が減り、負荷容量が小さくなるため、図９に示した構成よりも検出精度を高めることができる。

なお、本実施の形態７に係る液晶表示装置と上記実施の形態３に係る液晶表示装置とを組み合わせることも可能である。

実施の形態８．
図１２は、図１に示した上記実施の形態１に係る液晶表示装置を基礎として、本発明の実施の形態８に係る、タッチパネル機能を有するセンサアレイ内蔵液晶表示装置の構成を模式的に示す図である。画素センサ８は、表示画面の全面に配設されているわけではなく、表示画面の一部の領域のみに配設されている。例えば、タッチパネルの操作者によって触れられるアイコンやメニュー項目が、表示画面の下半分に表示されることが予め定まっている場合には、図１２に示すように、表示画面の下半分の領域のみに画素センサ８が配設されている。図１２に示した例では、ソース線５₉〜５₁₆とゲート線６₁〜６₁₆との各交点に対応する画素内に、画素センサ８が配設されている。

表示画面の上半分の領域には画素センサ８が配設されないため、図１に示した信号線１０ａ，１０ｂ，１１ａ，１１ｂ、信号線９₁〜９₈に対応する８個のａ−ＳｉＴＦＴ１２、及び積分器４ａ，４ｂの配設を省略することができる。

なお、以上の説明では、表示画面の下半分の領域のみに画素センサ８が配設された例について述べたが、画素センサ８が配設される領域は、表示画面の下半分に限らず、上半分や中央部分等、列方向に関する任意の領域であってよい。あるいは、用途によっては、例えば１列おきに画素センサ８を配設してもよい。

また、以上の説明では、本実施の形態８に係る発明を上記実施の形態１に係る液晶表示装置に適用する例について述べたが、本実施の形態８に係る発明は、上記実施の形態２〜７に係るいずれの液晶表示装置にも適用することが可能である。

このように本実施の形態８に係るセンサアレイ内蔵液晶表示装置によると、画素センサ８は、表示画面の全面に配設されているわけではなく、表示画面の一部の領域のみに配設されている。従って、画素センサ８が配設されていない領域に対応する積分器の配設を省略できるため、コストの低減を図ることができる。

本発明の実施の形態１に係るセンサアレイ内蔵液晶表示装置の構成を模式的に示す図である。本発明の実施の形態１に係るセンサアレイ内蔵液晶表示装置に関して、セレクタ駆動回路によるセレクタ線の駆動タイミングを示すタイミングチャートである。本発明の実施の形態２に係るセンサアレイ内蔵液晶表示装置に関して、セレクタ駆動回路によるセレクタ線の駆動タイミングを示すタイミングチャートである。図１に示した構成の変形例を示す図である。本発明の実施の形態３に係るセンサアレイ内蔵液晶表示装置の構成を模式的に示す図である。本発明の実施の形態３に係るセンサアレイ内蔵液晶表示装置に関して、セレクタ駆動回路によるセレクタ線の駆動タイミングを示すタイミングチャートである。本発明の実施の形態４に係るセンサアレイ内蔵液晶表示装置の構成を模式的に示す図である。本発明の実施の形態５に係るセンサアレイ内蔵液晶表示装置の構成を模式的に示す図である。本発明の実施の形態６に係るセンサアレイ内蔵液晶表示装置の構成を模式的に示す図である。本発明の実施の形態７に係るセンサアレイ内蔵液晶表示装置の構成を模式的に示す図である。本発明の実施の形態７に係るセンサアレイ内蔵液晶表示装置に関して、セレクタ駆動回路によるセレクタ線の駆動タイミングを示すタイミングチャートである。本発明の実施の形態８に係るセンサアレイ内蔵液晶表示装置の構成を模式的に示す図である。

符号の説明

１ソース駆動回路、２ゲート駆動回路、３セレクタ駆動回路、４，４ａ〜４ｄ，４ａｂ，４ｃｄ積分器、５₁〜５₁₆ ソース線、６₁〜６₁₆ ゲート線、７₁〜７₈，１７₁，１７₈，７₁₁〜７₁₄，７₂₁〜７₂₄，７₃₁〜７₃₄，７₄₁〜７₄₄ セレクタ線、９₁〜９₁₆，１０ａ〜１０ｄ，１０ａｂ，１０ｃｄ，１１ａ〜１１ｄ，１１ａｂ，１１ｃｄ，１５ａ〜１５ｄ，１６ａｂ，１６ｃｄ，２０，２１，２５，２６信号線、８画素センサ、１２，１８ａ−ＳｉＴＦＴ。

Claims

表示画面内に形成された第１及び第２のソース線と、
前記表示画面内に形成され、前記第１及び第２のソース線に直交するゲート線と、
前記第１のソース線と前記ゲート線との交点に対応して配設された第１の画素センサと、
前記第２のソース線と前記ゲート線との交点に対応して配設された第２の画素センサと、
前記第１の画素センサに接続された第１の信号線と、
前記第２の画素センサに接続された第２の信号線と、
積分器と、
前記第１及び第２の信号線を選択的に前記積分器に接続されるセレクタと、
を備え、
前記セレクタは、第１又は第２のセレクタ線と、
前記第１のセレクタ線によって駆動され、前記第１の信号線と前記積分器との間に接続された第１のトランジスタと、
前記第２のセレクタ線によって駆動され、前記第２の信号線と前記積分器との間に接続された第２のトランジスタと
を有する、表示装置。
表示画面内に形成された第１及び第２のソース線と、
前記表示画面内に形成され、前記第１及び第２のソース線に直交するゲート線と、
前記第１のソース線と前記ゲート線との交点に対応して配設された第１の画素センサと、
前記第２のソース線と前記ゲート線との交点に対応して配設された第２の画素センサと、
前記第１の画素センサに接続された第１の信号線と、
前記第２の画素センサに接続された第２の信号線と、
積分器と、
前記第１及び第２の信号線を選択的に前記積分器に接続されるセレクタと、
を備え、
複数のゲート線が所定の周期で順次に駆動されることによって１フレームが構成され、前記セレクタによる前記第１及び第２の信号線の選択の切り替えは、前記所定の周期又はフレーム周期で行われる、表示装置。
表示画面内に形成された第１乃至第４のソース線と、
前記表示画面内に形成され、第１乃至第４のソース線に直交するゲート線と、
前記第１のソース線と前記ゲート線との交点に対応して配設された第１の画素センサと、
前記第２のソース線と前記ゲート線との交点に対応して配設された第２の画素センサと、
前記第３のソース線と前記ゲート線との交点に対応して配設された第３の画素センサと、
前記第４のソース線と前記ゲート線との交点に対応して配設された第４の画素センサと、
前記第１の画素センサに接続された第１の信号線と、
前記第２の画素センサに接続された第２の信号線と、
前記第３の画素センサに接続された第３の信号線と、
前記第４の画素センサに接続された第４の信号線と、
積分器と、
前記積分器に接続された第１のセレクタと、
前記第１及び第２の信号線を選択的に前記第１のセレクタに接続する第２のセレクタと、
前記第３及び第４の信号線を選択的に前記第１のセレクタに接続する第３のセレクタと、
を備え、
前記第１のセレクタは、前記第２及び第３のセレクタを選択的に前記積分器に接続する、表示装置。
表示画面内に形成された第１乃至第４のソース線と、
前記表示画面内に形成され、前記第１乃至第４のソース線に直交し、順次に駆動される第１及び第２のゲート線と、
前記第１のソース線と前記第１のゲート線との交点に対応して配設された第１の画素センサと、
前記第２のソース線と前記第２のゲート線との交点に対応して配設された第２の画素センサと、
前記第３のソース線と前記第１のゲート線との交点に対応して配設された第３の画素センサと、
前記第４のソース線と前記第２のゲート線との交点に対応して配設された第４の画素センサと、
前記第１の画素センサに接続された第１の信号線と、
前記第２の画素センサに接続された第２の信号線と、
前記第３の画素センサに接続された第３の信号線と、
前記第４の画素センサに接続された第４の信号線と、
前記第１及び第２の信号線に接続された第５の信号線と、
前記第３及び第４の信号線に接続された第６の信号線と、
積分器と、
前記第５及び第６の信号線を選択的に前記積分器に接続するセレクタと
を備える、表示装置。
表示画面内に形成された第１乃至第４のソース線と、
前記表示画面内に形成され、前記第１乃至第４のソース線に直交し、順次に駆動される第１及び第２のゲート線と、
前記第１のソース線と前記第１のゲート線との交点に対応して配設された第１の画素センサと、
前記第２のソース線と前記第１のゲート線との交点に対応して配設された第２の画素センサと、
前記第３のソース線と前記第２のゲート線との交点に対応して配設された第３の画素センサと、
前記第４のソース線と前記第２のゲート線との交点に対応して配設された第４の画素センサと、
前記第１の画素センサに接続された第１の信号線と、
前記第２の画素センサに接続された第２の信号線と、
前記第３の画素センサに接続された第３の信号線と、
前記第４の画素センサに接続された第４の信号線と、
積分器と、
前記第１及び第２の信号線を選択的に前記積分器に接続し、前記第３及び第４の信号線を選択的に前記積分器に接続するセレクタと
を備える、表示装置。
前記セレクタは、第１乃至第４のセレクタ線と、
前記第１のセレクタ線によって駆動され、前記第１の信号線と前記積分器との間に接続された第１のトランジスタと、
前記第２のセレクタ線によって駆動され、前記第２の信号線と前記積分器との間に接続された第２のトランジスタと、
前記第３のセレクタ線によって駆動され、前記第３の信号線と前記積分器との間に接続された第３のトランジスタと、
前記第４のセレクタ線によって駆動され、前記第４の信号線と前記積分器との間に接続された第４のトランジスタと
を有する、請求項５に記載の表示装置。
前記ゲート線に接続されたゲート電極を有するトランジスタをさらに備え、
前記セレクタは、当該トランジスタと同一の工程によって作り込まれたトランジスタを有する、請求項１〜６のいずれか一つに記載の表示装置。
表示画面内に形成された第１及び第２のソース線と、
前記表示画面内に形成され、前記第１及び第２のソース線に直交し、順次に駆動される第１及び第２のゲート線と、
前記第１のソース線と前記第１のゲート線との交点に対応して配設された第１の画素センサと、
前記第２のソース線と前記第２のゲート線との交点に対応して配設された第２の画素センサと、
前記第１の画素センサに接続された第１の信号線と、
前記第２の画素センサに接続された第２の信号線と、
前記第１及び第２の信号線に直接的に接続された一の積分器と
を備え、
前記第１、第２の画素センサは、前記第１のソース線と前記第２のゲート線、及び前記第２のソース線と前記第１のゲート線との交点には配設されない、表示装置。
前記画素センサは、前記表示画面内の一部の領域のみに配設されている、請求項１〜８のいずれか一つに記載の表示装置。