Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4633895B2 - Manufacturing method of semiconductor device - Google Patents
[go: Go Back, main page]

JP4633895B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4633895B2
JP4633895B2 JP2000243281A JP2000243281A JP4633895B2 JP 4633895 B2 JP4633895 B2 JP 4633895B2 JP 2000243281 A JP2000243281 A JP 2000243281A JP 2000243281 A JP2000243281 A JP 2000243281A JP 4633895 B2 JP4633895 B2 JP 4633895B2
Authority
JP
Japan
Prior art keywords
substrate
concentration
bonding
glycol ether
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000243281A
Other languages
Japanese (ja)
Other versions
JP2002057181A (en
Inventor
祐司 大谷
裕之 山川
剛司 武内
崇 長坂
博和 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000243281A priority Critical patent/JP4633895B2/en
Priority to US09/918,803 priority patent/US6731001B2/en
Publication of JP2002057181A publication Critical patent/JP2002057181A/en
Application granted granted Critical
Publication of JP4633895B2 publication Critical patent/JP4633895B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板上に電子部品が搭載され、この電子部品と基板とがボンディングワイヤにより電気的に接続されてなる半導体装置の製造方法に関する。
【0002】
【従来の技術】
従来、基板上に電子部品を搭載し、この電子部品と基板とをボンディングワイヤにより電気的に接続してなる半導体装置では、図9のような構成になっている。この構成に基づき、従来の半導体装置の製造方法について述べる。基板201上に、例えばAg厚膜からなる部品搭載用ランド202、ボンディング用ランド203、及び外部接続用ランド204を形成し、部品搭載用ランド202に対して導電性接着剤205を介して電子部品206を搭載する。そして、電子部品206とボンディング用ランド203とを、ボンディングワイヤ207により電気的に接続する。
【0003】
その後、ボンディングワイヤ207を保護するために、エポキシ等の樹脂208で電子部品206とボンディングワイヤ207とを封止する。続いて、例えばマザーボードとなるプリント基板(図示せず)とこの基板201とを電気的に接続するために、外部接続用ランド204に対して接続端子(クリップ端子)209を半田210により電気的に接続する。そして、半田付の際に用いたフラックスを基板201から除去するために、基板201を洗浄して乾燥することで半導体装置が完成する。
【0004】
【発明が解決しようとする課題】
ところで、上記の半導体装置においては、電子部品206の電流量が増して電子部品206の発生する熱が大きくなると、樹脂208が変質したり、樹脂208内の熱分布の差が大きくなって樹脂208が剥がれたりする。また、電子部品206の数が多くなると樹脂208の体積が大きくなり、樹脂208の末端から剥がれ易くなる。そのため、樹脂208の代わりに軟らかいゲル材料を用いると、封止した後もゲル材料自身が変形するため、この様な問題が生じないと考えられる。
【0005】
ここで、この様な半導体装置では、上述のように接続端子209を半田付した後、フラックス成分を除去するために基板201の洗浄を行う。そして、従来の工程では電子部品206及びボンディングワイヤ207を封止した状態で洗浄を行っている。そのため、仮に、ゲル材料で電子部品209を封止した後基板201を洗浄すると、洗浄工程においてゲル材料が水圧等により変形してしまう可能性がある。
【0006】
また、電子部品206を基板201に搭載し、電子部品206をワイヤボンディングした後、接続端子209を接続して基板201の洗浄を行い、最後に電子部品206を封止することも考えられる。しかし、この場合ボンディングワイヤ207の周辺にフラックス成分が残り易くなり、ボンディングワイヤ207の耐湿性が低下する恐れがある。
【0007】
以上のことから、電子部品206を基板201に搭載した後、接続端子209を半田付して基板201の洗浄を行い、ワイヤボンディングを行って、最後にゲル材料で封止することが考えられ、この様な手順とすれば、上記のゲルの水圧による変形やボンディングワイヤ207の耐湿性低下といった問題を解決することができる。そこで、本発明者らはこの様な手順の製造方法を採用することとした。しかし、この場合、更に以下のような問題が考えられる。
【0008】
ボンディングワイヤ207として例えば直径が250〔μm〕程度の太いものを用いる場合は、ボンディング用ランド203とボンディングワイヤ207との接続面積が大きい。そのためボンディング用ランド203上にフラックスや洗浄液等の洗浄残渣物が存在しても、接続性能は影響を受け難い。一方、ボンディングワイヤ207として直径が150〔μm〕未満の細いものを用いると、ボンディング用ランド203とボンディングワイヤ207との接続面積が小さくなるため、洗浄残渣物が存在すると、接続性能が低下してしまう。
【0009】
本発明は、上記問題点に鑑み、基板と電子部品とを細いボンディングワイヤにより電気的に接続した半導体装置の製造方法において、ボンディングワイヤの接続性能を向上させた半導体装置の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、基板(3)を用意し、電子部品(9)をこの基板に搭載するとともに、半田接続部材(5)を基板に半田付して電気的に接続する工程と、その後、半田付に用いたフラックスを除去するために第1の溶剤を用いて基板を洗浄し、次に、第1の溶剤を除去するために第2の溶剤を用いて基板を洗浄する工程と、続いて、ワイヤボンディングを行うことにより基板と電子部品とを直径が150〔μm〕未満であるボンディングワイヤを介して電気的に接続する工程とを備えた半導体装置の製造方法であってフラックスとしてロジンを用い、第1の溶剤としてグリコールエーテルを用い、第2の溶剤として純水を用い、基板を洗浄する工程において、第1の溶剤を用いた基板の洗浄では、基板をグリコールエーテルに漬け、そのグリコールエーテル中に溶け込んだフラックスの濃度が0.4〔wt%〕以下の状態を維持するように濃度管理し第2の溶剤を用いた基板の洗浄では、基板を純水に漬け、その純水中に溶け込んだグリコールエーテルの濃度が0.8〔wt%〕以下の状態を維持するように濃度管理することを特徴としている。
【0011】
本発明では、グリコールエーテル中に溶け込んだフラックスの濃度0.4〔wt%〕以下の状態を維持するように濃度管理しまた純水中に溶け込んだグリコールエーテルの濃度が0.8〔wt%〕以下の状態を維持するように濃度管理しているため、洗浄残渣物を非常に少なくすることができる。その結果、ボンディングワイヤの接続性能を向上させることができる。
【0012】
この場合、請求項2に記載の発明のように、第1の溶剤を用いた基板の洗浄ではグリコールエーテル中に溶け込んだフラックスの濃度が0.3〔wt%〕以下の状態を維持するように濃度管理し第2の溶剤を用いた基板の洗浄では、純水中に溶け込んだグリコールエーテルの濃度が0.3〔wt%〕以下の状態を維持するように濃度管理するとより好ましい。
【0014】
また、請求項に記載の発明では、請求項1、2の発明において、ワイヤボンディングを行う工程の後に、電子部品とボンディングワイヤとをゲル材料よりなる封止材(13)により封止することを特徴としている。
【0015】
本発明によれば、基板に残る洗浄残渣物の量を少なくし、かつ基板を洗浄した後に電子部品とボンディングワイヤとを封止しているため、上記した様なゲル材料の洗浄時の水圧等による変形を防止し、かつボンディングワイヤの接続性能を向上させることができる。
【0016】
また、請求項に記載の発明では、請求項1〜の発明において、ボンディングワイヤとして金からなるものを用いることを特徴としている。
【0017】
一般に、ボンディングワイヤとして金を用いる場合は、基板上に形成されたAg厚膜を用いる。そして、Ag厚膜は表面の凹凸が大きいため、洗浄残渣物が残り易い。しかし、本発明によれば、第1の溶剤中のフラックスの濃度と第2の溶剤中の第1の溶剤の濃度を規定しているため、洗浄残渣物を低減することができる。その結果、ボンディングワイヤの接続性能を向上させることができる。
【0018】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0019】
【発明の実施の形態】
以下、図に示す実施形態について説明する。図1は本実施形態に係る半導体装置100の全体構成を示す斜視図である。なお、図1では、セラミック基板3を覆っているカバー17(後述の図3参照)を省略して示している。図1に示すように、プリント基板であるマザーボード1にはマイコン等の様々な電子部品2が搭載されている。
【0020】
また、マザーボード1には、基板としてのセラミック基板3が放熱部材(支持部材)としての放熱フィン4に搭載された状態で複数個配置されている。この放熱フィン4としては例えばAl(アルミニウム)からなるものを用いることができる。
【0021】
セラミック基板3とマザーボード1とは半田接続部材としての接続端子(クリップ端子)5を介して電気的に接続されている。この接続端子5は整列板6により位置決めされている。放熱フィン4におけるセラミック基板3が搭載された側とは反対側に、コネクタ7が配置されている。図示していないがコネクタ7のリード端子がマザーボード1に半田付されて電気的に接続されている。
【0022】
また、マザーボード1とマザーボード1上に搭載された各部材2〜7とがケース8により覆われている。ケース8には放熱フィン4の近傍において突出部8aが形成されており、放熱フィン4には、複数個のセラミック基板3が並んでいる方向の両端部においてケース8の突出部8aに対応する位置に突出部4aが形成されている。
【0023】
そして、このケース8の突出部8aと放熱フィン4の突出部4aとが当接して、セラミック基板3上に搭載された電子部品(図示せず)からの発熱を、放熱フィン4を介してケース8に伝え、放熱を行うようになっている。
【0024】
次に、この放熱フィン4及びセラミック基板3の近傍の構成について説明する。図示例では、1つの放熱フィン4に対して3個のセラミック基板3が接合されている。図2は、複数個のセラミック基板3のうちの1つセラミック基板3を図1中の矢印A方向から見た図であり、図3は、セラミック基板3の厚み方向の概略断面図である。なお、図3では、マザーボード1、コネクタ7及びケース8を省略している。
【0025】
図2、3に示すように、セラミック基板3にはベアチップやモールドICなどの半導体チップである複数個の電子部品9が搭載されている。これらのセラミック基板3は、例えばセラミック基板3毎に1つの電気的な機能を有するようになっている。
【0026】
セラミック基板3上には部品搭載用のランド(図示せず)とワイヤボンディング用ランド(図示せず)が形成されている。これらのランドとしては例えばAg(銀)厚膜を用いることができる。部品搭載用のランドに対しては導電性接着剤10を介して電子部品9が接合されている。この導電性接着剤10としては、例えばエポキシ樹脂にAgフィラーを添加したものを用いることができる。
【0027】
また、電子部品9上のランド(図示せず)とセラミック基板3上のワイヤボンディング用ランドとが、ボンディングワイヤ11により電気的に接続されている。このボンディングワイヤ11としては細いワイヤを用いており、例えば直径が150〔μm〕未満のワイヤを用いている。本例では、ボンディングワイヤ11としてAu(金)を用いている。
【0028】
各々のセラミック基板3において、搭載された電子部品9とボンディングワイヤ11の配置領域を囲う囲み部材12が設けられている。この囲み部材12はセラミック基板3における外周の一回り内側において、シリコーン系の接着剤14によってセラミック基板3に接着されている。
【0029】
また、セラミック基板3のうち囲み部材12で囲まれた領域は封止材としてのシリコーンゲル13で充填され、電子部品9とボンディングワイヤ11とがシリコーンゲル13によって覆われて封止されている。この囲み部材12はシリコーンゲル13の形状を維持するためのものであり、本実施形態ではシリコーンゴムからなるものを用いている。
【0030】
また、囲み部材12の表面には、囲み部材12の内外を連通する開口部12b、12cがある。この開口部12b、12cは、シリコーンゲル13を注入するためのものであり、本例では3つある。この3つの開口部12b、12cのうち両端の開口部12bはシリコーンゲル13の注入口であり、中央の開口部12cはシリコーンゲル13を注入する際の空気抜き用である。
【0031】
ここで用いられるシリコーンゲル13としては、硬すぎるものや軟らかすぎるものは望ましくない。シリコーンゲル13が硬すぎる場合、半導体装置100の冷熱サイクルによりシリコーンゲル13が歪んだ際に、シリコーンゲル13がボンディングワイヤ11の周囲を流れるように変形することができないため、ボンディングワイヤ11も歪んでしまう。また、電子部品9にも応力が加わり電子部品9の接続信頼性も低下してしまう。一方、シリコーンゲル13が軟らかすぎる場合、半導体装置100が振動してシリコーンゲル13に振動が加わった際にシリコーンゲル13の振幅が大きくなり、この振動によりボンディングワイヤ11が断線してしまう。
【0032】
そこで、本発明者らはシリコーンゲル13の硬さを様々に変化させて、ボンディングワイヤ11の耐振性と冷熱サイクル時の寿命とを調査した。その結果、シリコーンゲル13を、シリコーンゲル13の硬さを示す指標である針入度が40〜170〔mm/10〕(JIS K 2220参照)であるものとすれば好適であることを見出した。
【0033】
セラミック基板3における囲み部材12の外側にはランド22が形成され、ランド22上に接続端子5の一端が配置されている。この接続端子5は半田15によりランド22に電気的に接続されている。この様にして構成された各々のセラミック基板3が、シリコーン系の接着剤16により放熱フィン4に接合されている。
【0034】
また、複数個のセラミック基板3と各セラミック基板3に搭載された電子部品9とが一括してカバー17により覆われている。このカバー17はPBT等の硬い部材からなり、電子部品9を保護するためのものである。このカバー17は放熱フィン4のうちセラミック基板3が搭載された面の外縁部において、シリコーン系の接着剤18により放熱フィン4に固定されており、接続端子5とセラミック基板3との接続部付近まで覆っている。
【0035】
この様にして、放熱フィン4に搭載されたセラミック基板3は、図1に示すように、マザーボード1とセラミック基板3とが略垂直の位置関係になるようにマザーボード1に対して搭載されている。この際、複数個の接続端子5は整列板6に固定された状態で、マザーボード1に対して半田付されて電気的に接続されている。具体的には、整列板6に形成された複数個の穴に接続端子5を通すことにより接続端子5の位置を固定し、マザーボード1に対して搭載している。
【0036】
次に、上記構成の半導体装置100のうち、電子部品9をセラミック基板3に搭載し、セラミック基板3を放熱フィン4に搭載する方法について図に示す工程順に説明する。
【0037】
まず、図4(a)に示すように、セラミック基板3を用意し、一般的な厚膜スクリーン印刷手法により回路(図示せず)を形成し、部品搭載用のランド(図示せず)とワイヤボンディング用ランド(図示せず)を形成する。次に、図4(b)に示すように、例えば70〔μm〕のメタルマスクを用いて、スクリーン印刷法により、部品搭載用のランド上に導電性接着剤10を塗布する。そして、図4(c)に示すように、各電子部品9を搭載して、例えば150〔℃〕の温度で導電性接着剤10を硬化させる。
【0038】
その後、接続端子(図4では図示せず)をセラミック基板3に配置してディスペンサを用いて接続端子の接続部に半田ペーストを供給する。この半田ペーストは、フラックスである重合ロジン系の材料に半田粉を分散させてなる。そして、例えば230〔℃〕のIRリフロー炉を用いて熱処理することにより、半田ペーストが硬化して半田となり、接続端子がセラミック基板3に半田付される。
【0039】
この際、フラックスがボンディング用ランド等のセラミック基板3上に付着する。そこで、図4(d)に示すように、セラミック基板3全体を洗浄液19に浸けてセラミック基板3上に付着したフラックスを清浄する。この洗浄は、まず、セラミック基板3を第1の溶剤としてのグリコールエーテル(洗浄液)に漬ける。この場合に、例えば、グリコールエーテルの温度を65〔℃〕にして、20〔分〕間セラミック基板3を漬けるとよい。これにより、セラミック基板3上のフラックスが洗浄され除去される。
【0040】
次に、セラミック基板3上に付着したグリコールエーテルを洗浄(除去)するために、セラミック基板3を第2の溶剤としての純水に漬ける。この場合に、例えば、純水の温度を25〔℃〕にして、20〔分〕間セラミック基板3を漬けるとよい。そして、セラミック基板3を純水から取り出し、例えば130〔℃〕の温度で60〔分〕間乾燥させることにより、セラミック基板3の洗浄が完了する。
【0041】
このセラミック基板3の洗浄では、洗浄が進むに従い、グリコールエーテル中に溶け込んだフラックス濃度と、純水中に溶け込んだグリコールエーテル濃度が大きくなる。そして、これらの濃度が大きくなる程、洗浄後にセラミック基板3上に残るフラックスとグリコールエーテルの量が多くなってしまう。これらセラミック基板3上に残ったフラックスとグリコールエーテルは、洗浄残渣物としてボンディングワイヤ11の接続性能を低下させる。
【0042】
従って、グリコールエーテル中のフラックス濃度と、純水中のグリコールエーテル濃度を制御する必要がある。以下に、本発明者らがこれらの濃度について行った検討について示す。
【0043】
まず、試験試料として、表面にAg厚膜が形成されたセラミック基板を複数個用意した。また、ロジン系のフラックスをフロン系の溶剤によって希釈した第1の溶液と、グリコールエーテルを純水によって希釈した第2の溶液を用意した。そして、第1の溶液においてはフラックス濃度を変化させ、第2の溶液においてはグリコールエーテル濃度を変化させて種々の溶液を用意した。
【0044】
そして、各々のセラミック基板を各々の溶液に浸し、取り出して十分に乾燥させた後、Ag厚膜上にAuワイヤを用いてボンディングを行った。その後、各々のセラミック基板において、AuワイヤがAg厚膜から剥がれる強度としてせん断強度を測定した。
【0045】
図5にこの結果を示す。(a)は第1の溶液におけるフラックス濃度とせん断強度との関係であり、(b)は第2の溶液におけるグリコールエーテル(洗浄液)濃度とせん断強度との関係である。図5に示すように、フラックス濃度もグリコールエーテル濃度も増加するにつれてせん断強度が低下し、ワイヤボンディングの接続性能が低下することが分かった。
【0046】
一般に、電子部品をAuワイヤを用いて接続する場合、343〔mN〕(35〔gf〕)以上のせん断強度が必要であるといわれるが、この場合、図5の結果から、第1の溶液におけるフラックス濃度が0.4〔wt%〕以下であり、第2の溶液におけるグリコールエーテル濃度が0.8〔wt%〕以下であることが必要である。また、より確実にボンディングワイヤの接続性能を確保するために、せん断強度が784〔mN〕(80〔gf〕)の場合の各々の濃度を考えると、フラックス濃度が0.3〔wt%〕以下であり、グリコールエーテル濃度が0.3〔wt%〕以下となる。
【0047】
従って、本実施形態では、セラミック基板3を洗浄する際に、グリコールエーテル中のフラックス濃度が0.3〔wt%〕以下の状態を維持するように、グリコールエーテルを管理している。また、純水中のグリコールエーテル濃度は、0.3〔wt%〕以下の状態を維持するように管理している。これらの濃度は、例えば屈折率計を用いることにより管理することができる。
【0048】
なお、フラックスの洗浄はグリコールエーテルにより行っているため、実際はフラックスがグリコールエーテル中に存在するが、グリコールエーテル自身もボンディングワイヤの接続性能に影響を与える。そこで、上記検討では、フラックスのみの影響を調べるために、フラックスはフロン系の溶剤により希釈した。
【0049】
この様に、セラミック基板3の洗浄を行った後、図4(e)に示すように、電子部品9上のランドとセラミック基板3上のワイヤボンディング用ランドとをボンディングワイヤ11により接続する。
【0050】
次に、図6(a)に示すように、ディスペンサによりシリコーン系の接着剤14をセラミック基板3上に塗布する。その後、図6(b)に示すように、囲み部材12を接着剤14上に搭載し、例えば150〔℃〕に加熱して接着剤14を硬化させ、囲み部材12をセラミック基板3に固定する。
【0051】
続いて、図6(c)に示すように、ディスペンサ20によって囲み部材12の注入口12b、つまり、囲み部材12の上面に設けられた3つの開口部12b、12cのうちの両側の開口部12bからシリコーンゲル13を同時に注入する。その結果、図6(d)に示す状態にする。
【0052】
この時、囲み部材12の気体抜け口12cから、注入されたシリコーンゲル13によって押し出されるように、囲み部材12の内側の気体が囲み部材12の外部に排出される。また、図示していないが、図6(d)に示す状態では、シリコーンゲル13中の電子部品9の周囲等に気体が存在している。
【0053】
そこで、図7(a)に示すように、セラミック基板3全体を脱泡槽23に入れて、減圧環境にすることによりシリコーンゲル13中の気泡21を取り除く。そして、シリコーンゲル13を硬化させるために、例えば145〔℃〕に加熱して、高温時に図7(b)に示す状態になる。そして、室温時に熱収縮して、図7(c)に示す状態になる。次に、図7(d)に示すように、セラミック基板3をシリコーン系の接着剤16によって放熱フィン4に接合する。
【0054】
最後に、図8に示すように、カバー17で複数個のセラミック基板3を覆い、セラミック基板3の放熱フィン4への搭載が完了する。なお、図4、6〜8の工程図は、1つのセラミック基板3における概略断面図にて示している。
【0055】
本実施形態によれば、グリコールエーテル(洗浄液)中のフラックスの濃度を0.3〔wt%〕以下(又は0.4〔wt%〕以下)にしており、純水中のグリコールエーテル濃度を0.3〔wt%〕以下(又は0.8〔wt%〕以下)にしている。そのため、セラミック基板3を洗浄した後に、ボンディング性能に悪影響を与えるフラックスやグリコールエーテル等の洗浄残渣物を非常に少なくすることができる。その結果、ボンディングワイヤの接続性能を向上させることができる。
【0056】
封止材としてシリコーンゲル13を用いるときは、電子部品9とボンディングワイヤ11とを封止した後にセラミック基板3を洗浄すると、シリコーンゲル13が洗浄時の水圧等により変形してしまう可能性がある。そのため、電子部品9等を封止する前にセラミック基板3を洗浄したい。
【0057】
更に、ワイヤボンドした後にセラミック基板を洗浄すると、ボンディングワイヤ11に洗浄残渣物が付着し、ボンディングワイヤ11の耐湿性が低下するため、ワイヤボンドする前にセラミック基板を洗浄したい。ただし、セラミック基板上のワイヤボンド用ランドに残る洗浄残渣物が多いと、ボンディングワイヤの接続性能が低下してしまう。
【0058】
しかし、本実施形態では、セラミック基板3の洗浄の後にシリコーンゲル13による封止を行っているため、シリコーンゲル13の洗浄時の水圧等による変形を防ぐことができると同時に、セラミック基板3を洗浄する際の、フラックス濃度とグリコールエーテル濃度を上述のように制御しているため、洗浄残渣物の付着を低減して、ボンディングワイヤの接続性能を向上させることができる。
【0059】
また、ボンディングワイヤ11として直径が150〔μm〕未満の細いものを用いると、ボンディングワイヤ11の接続面積が小さいため、洗浄残渣物の影響を受け易い。また、特に、ボンディングワイヤ11としてAuを用いると、以下のような問題がある。
【0060】
ボンディングワイヤ207としてAuからなるものを用いる場合は、金属の種類に応じた接合性から、ボンディング用ランド203としてAg厚膜を用いる。このAg厚膜は凹凸が大きいため、ボンディング用ランド203上に洗浄残渣物が残り易い。それに対して、ボンディングワイヤ207としてAl(アルミニウム)からなるものを用いる場合は、ボンディング用ランド203として表面がNiめっきされたものを用いる。このNiめっきされたボンディング用ランド203は表面が滑らかであるため、洗浄残渣物がボンディング用ランド上203に残り難く、ボンディング性能の問題は少ない。
【0061】
また、多少洗浄残渣物があっても強いボンディング条件でワイヤボンドすることにより、ボンディングの際にその洗浄残渣物を除去することができる。しかし、Alと比較してAuは軟らかいため、強いボンディング条件を用いることが難しく、ボンディング時に洗浄残渣物を除去することは難しい。
【0062】
従って、ボンディングワイヤ11としてAuを用いると、特に洗浄残渣物を低減する必要があるが、本実施形態の製造方法により好適に洗浄残渣物を低減することができる。
【0063】
また、近年、脱Pb化を行うため、電子部品9は導電性接着剤によりセラミック基板3と接合するようになってきている。導電性接着剤は硬化温度が150〔℃〕程度であるため、電子部品9の接合性を維持するために、ワイヤボンドを低温で行う必要がある。また、電子部品の保護のためにも、ワイヤボンドは低温で行う方が望ましい。ただし、高温でボンディングを行えばボンディングランド上の洗浄残渣物が除去されるが、低温でボンディングを行うと洗浄残渣物がボンディング時に除去され難い。
【0064】
しかし、本実施形態のように、セラミック基板3を洗浄する際のグリコールエーテル中のフラックス濃度と、純水中のグリコールエーテル濃度とを管理することにより、洗浄残渣物を低減することができ、ボンディングワイヤの接続性能を向上させることができる。
【0065】
なお、本実施形態以外にも、回路基板上に電子部品を搭載し、回路基板と電子部品とを細いボンディングワイヤで電気的に接続し、回路基板を洗浄する必要のある半導体装置に対して、本発明を適用することができる。
【0066】
また、ボンディングワイヤ11として、Alからなる細いワイヤを用いる場合も、本発明のような製造工程を行うと好ましい。また、半田接続部材として、本実施形態では接続端子5を用いているが、その他、電子部品等の半田により接続する部材を用いることができる。
【図面の簡単な説明】
【図1】本実施形態に係る半導体装置の全体構成を示す斜視図である。
【図2】本実施形態に係る1つのセラミック基板の概略図である。
【図3】本実施形態に係るセラミック基板の厚み方向の概略断面図である。
【図4】電子部品をセラミック基板に搭載し、セラミック基板を放熱フィンに搭載する方法を断面にて示す工程図である。
【図5】フラックス濃度及びグリコールエーテル濃度とボンディングワイヤのせん断強度との関係を示すグラフである。
【図6】図4に続く工程図である。
【図7】図6に続く工程図である。
【図8】図7に続く工程図である。
【図9】従来の半導体装置の概略断面図である。
【符号の説明】
3…セラミック基板、5…接続端子(半田接続部材)、9…電子部品、
11…ボンディングワイヤ、13…シリコーンゲル(封止材)。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device in which an electronic component is mounted on a substrate and the electronic component and the substrate are electrically connected by a bonding wire.
[0002]
[Prior art]
Conventionally, a semiconductor device in which an electronic component is mounted on a substrate and the electronic component and the substrate are electrically connected by a bonding wire has a configuration as shown in FIG. Based on this configuration, a conventional method for manufacturing a semiconductor device will be described. A component mounting land 202 made of, for example, an Ag thick film, a bonding land 203, and an external connection land 204 are formed on the substrate 201, and an electronic component is connected to the component mounting land 202 via a conductive adhesive 205. 206 is mounted. Then, the electronic component 206 and the bonding land 203 are electrically connected by the bonding wire 207.
[0003]
Thereafter, in order to protect the bonding wire 207, the electronic component 206 and the bonding wire 207 are sealed with a resin 208 such as epoxy. Subsequently, in order to electrically connect, for example, a printed circuit board (not shown) serving as a mother board and the circuit board 201, a connection terminal (clip terminal) 209 is electrically connected to the external connection land 204 by solder 210. Connecting. Then, in order to remove the flux used for soldering from the substrate 201, the substrate 201 is washed and dried to complete the semiconductor device.
[0004]
[Problems to be solved by the invention]
By the way, in the semiconductor device described above, when the current amount of the electronic component 206 increases and the heat generated by the electronic component 206 increases, the resin 208 changes in quality, or the difference in the heat distribution within the resin 208 increases. May come off. Further, as the number of electronic components 206 increases, the volume of the resin 208 increases and the resin 208 is easily peeled off from the end. Therefore, when a soft gel material is used instead of the resin 208, it is considered that such a problem does not occur because the gel material itself is deformed even after sealing.
[0005]
Here, in such a semiconductor device, after the connection terminal 209 is soldered as described above, the substrate 201 is cleaned in order to remove the flux component. In the conventional process, cleaning is performed with the electronic component 206 and the bonding wire 207 sealed. For this reason, if the substrate 201 is cleaned after the electronic component 209 is sealed with the gel material, the gel material may be deformed by water pressure or the like in the cleaning process.
[0006]
It is also conceivable to mount the electronic component 206 on the substrate 201, wire bond the electronic component 206, connect the connection terminal 209, clean the substrate 201, and finally seal the electronic component 206. However, in this case, the flux component tends to remain around the bonding wire 207, which may reduce the moisture resistance of the bonding wire 207.
[0007]
From the above, after mounting the electronic component 206 on the substrate 201, it is conceivable that the connection terminal 209 is soldered, the substrate 201 is cleaned, wire bonding is performed, and finally the gel material is sealed, With such a procedure, problems such as deformation of the gel due to water pressure and a decrease in moisture resistance of the bonding wire 207 can be solved. Therefore, the present inventors decided to adopt a manufacturing method of such a procedure. However, in this case, the following problems can be considered.
[0008]
For example, when a bonding wire 207 having a diameter of about 250 [μm] is used, the connection area between the bonding land 203 and the bonding wire 207 is large. Therefore, even if a cleaning residue such as flux or cleaning liquid exists on the bonding land 203, the connection performance is hardly affected. On the other hand, when a thin bonding wire 207 having a diameter of less than 150 [μm] is used, the connection area between the bonding land 203 and the bonding wire 207 becomes small. End up.
[0009]
In view of the above problems, the present invention provides a method for manufacturing a semiconductor device in which the bonding performance of the bonding wire is improved in the method for manufacturing a semiconductor device in which a substrate and an electronic component are electrically connected by a thin bonding wire. With the goal.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, a substrate (3) is prepared, an electronic component (9) is mounted on the substrate, and a solder connection member (5) is soldered to the substrate. A step of electrically connecting, and then cleaning the substrate with a first solvent to remove the flux used for soldering, and then using a second solvent to remove the first solvent. And a step of electrically connecting the substrate and the electronic component via a bonding wire having a diameter of less than 150 μm by performing wire bonding. A method of manufacturing a semiconductor device , Using rosin as the flux, using glycol ether as the first solvent, using pure water as the second solvent, Process for cleaning the substrate In the cleaning of the substrate using the first solvent, the substrate is immersed in glycol ether, and the glycol ether Concentration of flux dissolved in 0.4% (wt%) or less Concentration management to maintain the state of , In cleaning the substrate using the second solvent, the substrate is immersed in pure water, and the pure water Melted in Glycol ether So as to maintain a concentration of 0.8 wt% or less Concentration management It is characterized by that.
[0011]
In the present invention, Dissolved in glycol ether Flux concentration But 0.4 [wt%] or less Concentration management to maintain the state of , Glycol ether dissolved in pure water Concentration of 0.8 [wt%] or less Concentration management to maintain the state of Therefore, the cleaning residue can be reduced very much. As a result, the bonding performance of the bonding wire can be improved.
[0012]
In this case, as in the invention according to claim 2, In cleaning the substrate using the first solvent , Glycol ether Concentration of flux dissolved in the interior is 0.3 [wt%] or less Concentration management to maintain the state of , In cleaning the substrate using the second solvent, pure water Melted in Glycol ether So as to maintain a concentration of 0.3 wt% or less Concentration management And more preferred.
[0014]
Claims 3 In the invention described in claim 1, 2 In this invention, after the step of wire bonding, the electronic component and the bonding wire are sealed with a sealing material (13) made of a gel material.
[0015]
According to the present invention, the amount of cleaning residue remaining on the substrate is reduced, and the electronic component and the bonding wire are sealed after the substrate is cleaned. It is possible to prevent deformation due to the above and improve the bonding performance of the bonding wire.
[0016]
Claims 4 In the invention described in claim 1, 3 In the present invention, a bonding wire made of gold is used.
[0017]
In general, when gold is used as a bonding wire, an Ag thick film formed on a substrate is used. And since the Ag thick film has large unevenness on the surface, cleaning residues are likely to remain. However, according to the present invention, since the concentration of the flux in the first solvent and the concentration of the first solvent in the second solvent are defined, the cleaning residue can be reduced. As a result, the bonding performance of the bonding wire can be improved.
[0018]
In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments shown in the drawings will be described. FIG. 1 is a perspective view showing an overall configuration of a semiconductor device 100 according to the present embodiment. In FIG. 1, the cover 17 (see FIG. 3 described later) covering the ceramic substrate 3 is omitted. As shown in FIG. 1, various electronic components 2 such as a microcomputer are mounted on a mother board 1 that is a printed circuit board.
[0020]
A plurality of ceramic substrates 3 serving as substrates are arranged on the mother board 1 in a state of being mounted on heat radiation fins 4 serving as heat radiation members (support members). As the heat radiating fins 4, for example, those made of Al (aluminum) can be used.
[0021]
The ceramic substrate 3 and the mother board 1 are electrically connected via a connection terminal (clip terminal) 5 as a solder connection member. The connection terminal 5 is positioned by the alignment plate 6. A connector 7 is disposed on the side of the radiating fin 4 opposite to the side on which the ceramic substrate 3 is mounted. Although not shown, the lead terminal of the connector 7 is soldered and electrically connected to the mother board 1.
[0022]
Further, the motherboard 1 and the members 2 to 7 mounted on the motherboard 1 are covered with a case 8. Protrusions 8 a are formed in the case 8 in the vicinity of the radiating fins 4, and the radiating fins 4 have positions corresponding to the protruding parts 8 a of the case 8 at both ends in the direction in which the plurality of ceramic substrates 3 are arranged. A protrusion 4a is formed on the surface.
[0023]
Then, the protruding portion 8a of the case 8 and the protruding portion 4a of the radiating fin 4 come into contact with each other to generate heat from an electronic component (not shown) mounted on the ceramic substrate 3 via the radiating fin 4. 8 to dissipate heat.
[0024]
Next, the configuration in the vicinity of the radiating fins 4 and the ceramic substrate 3 will be described. In the illustrated example, three ceramic substrates 3 are bonded to one radiating fin 4. 2 is a view of one of the plurality of ceramic substrates 3 as viewed from the direction of arrow A in FIG. 1, and FIG. 3 is a schematic cross-sectional view of the ceramic substrate 3 in the thickness direction. In FIG. 3, the mother board 1, the connector 7, and the case 8 are omitted.
[0025]
As shown in FIGS. 2 and 3, a plurality of electronic components 9 which are semiconductor chips such as bare chips and mold ICs are mounted on the ceramic substrate 3. These ceramic substrates 3 have, for example, one electrical function for each ceramic substrate 3.
[0026]
A component mounting land (not shown) and a wire bonding land (not shown) are formed on the ceramic substrate 3. As these lands, for example, an Ag (silver) thick film can be used. An electronic component 9 is bonded to the component mounting land via a conductive adhesive 10. As this conductive adhesive 10, for example, an epoxy resin added with an Ag filler can be used.
[0027]
A land (not shown) on the electronic component 9 and a wire bonding land on the ceramic substrate 3 are electrically connected by a bonding wire 11. As the bonding wire 11, a thin wire is used, for example, a wire having a diameter of less than 150 [μm]. In this example, Au (gold) is used as the bonding wire 11.
[0028]
Each ceramic substrate 3 is provided with a surrounding member 12 that surrounds a region where the mounted electronic component 9 and the bonding wire 11 are arranged. The enclosing member 12 is bonded to the ceramic substrate 3 with a silicone-based adhesive 14 on the inner side of the outer periphery of the ceramic substrate 3.
[0029]
The region surrounded by the surrounding member 12 in the ceramic substrate 3 is filled with a silicone gel 13 as a sealing material, and the electronic component 9 and the bonding wire 11 are covered and sealed with the silicone gel 13. The surrounding member 12 is for maintaining the shape of the silicone gel 13, and in the present embodiment, one made of silicone rubber is used.
[0030]
In addition, on the surface of the surrounding member 12, there are openings 12 b and 12 c communicating with the inside and outside of the surrounding member 12. The openings 12b and 12c are for injecting the silicone gel 13, and there are three in this example. Of these three openings 12b and 12c, the openings 12b at both ends are injection holes for the silicone gel 13, and the opening 12c at the center is for venting the silicone gel 13.
[0031]
As the silicone gel 13 used here, one that is too hard or too soft is not desirable. When the silicone gel 13 is too hard, when the silicone gel 13 is distorted by the cooling / heating cycle of the semiconductor device 100, the silicone gel 13 cannot be deformed so as to flow around the bonding wire 11, so that the bonding wire 11 is also distorted. End up. Further, stress is applied to the electronic component 9 and the connection reliability of the electronic component 9 is also lowered. On the other hand, when the silicone gel 13 is too soft, when the semiconductor device 100 vibrates and vibration is applied to the silicone gel 13, the amplitude of the silicone gel 13 increases, and the bonding wire 11 is disconnected by this vibration.
[0032]
Therefore, the present inventors investigated the vibration resistance of the bonding wire 11 and the lifetime during the cooling / heating cycle by changing the hardness of the silicone gel 13 in various ways. As a result, it has been found that it is preferable that the silicone gel 13 has a penetration of 40 to 170 [mm / 10] (see JIS K 2220), which is an index indicating the hardness of the silicone gel 13. .
[0033]
A land 22 is formed outside the enclosing member 12 in the ceramic substrate 3, and one end of the connection terminal 5 is arranged on the land 22. The connection terminal 5 is electrically connected to the land 22 by solder 15. Each ceramic substrate 3 configured in this manner is bonded to the heat radiating fins 4 with a silicone-based adhesive 16.
[0034]
The plurality of ceramic substrates 3 and the electronic components 9 mounted on each ceramic substrate 3 are collectively covered with a cover 17. The cover 17 is made of a hard member such as PBT and protects the electronic component 9. The cover 17 is fixed to the heat radiating fin 4 with a silicone-based adhesive 18 at the outer edge of the surface of the heat radiating fin 4 on which the ceramic substrate 3 is mounted, and in the vicinity of the connecting portion between the connection terminal 5 and the ceramic substrate 3. Covered.
[0035]
In this way, the ceramic substrate 3 mounted on the radiation fin 4 is mounted on the motherboard 1 so that the motherboard 1 and the ceramic substrate 3 are in a substantially vertical positional relationship as shown in FIG. . At this time, the plurality of connection terminals 5 are soldered and electrically connected to the mother board 1 while being fixed to the alignment plate 6. Specifically, the position of the connection terminal 5 is fixed by passing the connection terminal 5 through a plurality of holes formed in the alignment plate 6 and mounted on the mother board 1.
[0036]
Next, a method of mounting the electronic component 9 on the ceramic substrate 3 and mounting the ceramic substrate 3 on the radiation fin 4 in the semiconductor device 100 having the above configuration will be described in the order of steps shown in the drawing.
[0037]
First, as shown in FIG. 4A, a ceramic substrate 3 is prepared, a circuit (not shown) is formed by a general thick film screen printing technique, a component mounting land (not shown) and a wire are formed. Bonding lands (not shown) are formed. Next, as shown in FIG. 4B, the conductive adhesive 10 is applied onto the component mounting lands by a screen printing method using, for example, a 70 [μm] metal mask. And as shown in FIG.4 (c), each electronic component 9 is mounted and the conductive adhesive 10 is hardened at the temperature of 150 [degreeC], for example.
[0038]
Thereafter, connecting terminals (not shown in FIG. 4) are arranged on the ceramic substrate 3 and a solder paste is supplied to the connecting portions of the connecting terminals using a dispenser. This solder paste is obtained by dispersing solder powder in a polymerized rosin-based material that is a flux. Then, by performing heat treatment using, for example, an IR reflow furnace at 230 ° C., the solder paste is cured to become solder, and the connection terminals are soldered to the ceramic substrate 3.
[0039]
At this time, the flux adheres to the ceramic substrate 3 such as a bonding land. Therefore, as shown in FIG. 4D, the entire ceramic substrate 3 is immersed in the cleaning liquid 19 to clean the flux adhering to the ceramic substrate 3. In this cleaning, first, the ceramic substrate 3 is dipped in glycol ether (cleaning liquid) as a first solvent. In this case, for example, the temperature of the glycol ether may be set to 65 [° C.] and the ceramic substrate 3 may be immersed for 20 minutes. Thereby, the flux on the ceramic substrate 3 is cleaned and removed.
[0040]
Next, in order to wash (remove) the glycol ether adhering to the ceramic substrate 3, the ceramic substrate 3 is immersed in pure water as a second solvent. In this case, for example, the temperature of pure water may be 25 [° C.] and the ceramic substrate 3 may be immersed for 20 minutes. Then, the ceramic substrate 3 is taken out from the pure water and dried at a temperature of 130 [° C.] for 60 minutes, for example, thereby completing the cleaning of the ceramic substrate 3.
[0041]
In the cleaning of the ceramic substrate 3, as the cleaning progresses, the concentration of flux dissolved in glycol ether and the concentration of glycol ether dissolved in pure water increase. As these concentrations increase, the amount of flux and glycol ether remaining on the ceramic substrate 3 after cleaning increases. The flux and glycol ether remaining on the ceramic substrate 3 deteriorate the connection performance of the bonding wire 11 as a cleaning residue.
[0042]
Therefore, it is necessary to control the flux concentration in glycol ether and the glycol ether concentration in pure water. In the following, studies conducted by the present inventors on these concentrations are shown.
[0043]
First, a plurality of ceramic substrates having a thick Ag film formed on the surface were prepared as test samples. In addition, a first solution in which a rosin flux was diluted with a chlorofluorocarbon solvent and a second solution in which glycol ether was diluted with pure water were prepared. Various solutions were prepared by changing the flux concentration in the first solution and changing the glycol ether concentration in the second solution.
[0044]
Then, each ceramic substrate was dipped in each solution, taken out and sufficiently dried, and then bonding was performed using an Au wire on the Ag thick film. Thereafter, in each ceramic substrate, the shear strength was measured as the strength at which the Au wire peels from the Ag thick film.
[0045]
FIG. 5 shows the result. (A) is the relationship between the flux concentration and shear strength in the first solution, and (b) is the relationship between the glycol ether (cleaning solution) concentration and shear strength in the second solution. As shown in FIG. 5, it was found that as the flux concentration and glycol ether concentration increased, the shear strength decreased and the wire bonding connection performance decreased.
[0046]
In general, when electronic parts are connected using Au wires, it is said that a shear strength of 343 [mN] (35 [gf]) or higher is necessary. In this case, from the result of FIG. It is necessary that the flux concentration is 0.4 [wt%] or less and the glycol ether concentration in the second solution is 0.8 [wt%] or less. Further, in order to ensure the bonding wire connection performance more reliably, considering the respective concentrations when the shear strength is 784 [mN] (80 [gf]), the flux concentration is 0.3 [wt%] or less. The glycol ether concentration is 0.3 [wt%] or less.
[0047]
Therefore, in this embodiment, when the ceramic substrate 3 is cleaned, the glycol ether is managed so that the flux concentration in the glycol ether is maintained at 0.3 [wt%] or less. The glycol ether concentration in the pure water is managed so as to maintain a state of 0.3 [wt%] or less. These concentrations can be managed, for example, by using a refractometer.
[0048]
Since flux cleaning is performed with glycol ether, the flux actually exists in glycol ether, but glycol ether itself also affects the bonding wire connection performance. Therefore, in the above examination, in order to examine the influence of the flux alone, the flux was diluted with a fluorocarbon solvent.
[0049]
After the ceramic substrate 3 is cleaned in this way, the land on the electronic component 9 and the wire bonding land on the ceramic substrate 3 are connected by the bonding wire 11 as shown in FIG.
[0050]
Next, as shown in FIG. 6A, a silicone adhesive 14 is applied onto the ceramic substrate 3 by a dispenser. After that, as shown in FIG. 6B, the surrounding member 12 is mounted on the adhesive 14 and heated to, for example, 150 [° C.] to cure the adhesive 14, thereby fixing the surrounding member 12 to the ceramic substrate 3. .
[0051]
Subsequently, as shown in FIG. 6C, the inlet 12 b of the surrounding member 12 by the dispenser 20, that is, the openings 12 b on both sides of the three openings 12 b and 12 c provided on the upper surface of the surrounding member 12. The silicone gel 13 is injected simultaneously. As a result, the state shown in FIG.
[0052]
At this time, the gas inside the surrounding member 12 is discharged to the outside of the surrounding member 12 so as to be pushed out from the gas outlet 12 c of the surrounding member 12 by the injected silicone gel 13. Further, although not shown, in the state shown in FIG. 6D, gas exists around the electronic component 9 in the silicone gel 13 or the like.
[0053]
Therefore, as shown in FIG. 7A, the entire ceramic substrate 3 is put in a defoaming tank 23, and the bubbles 21 in the silicone gel 13 are removed by creating a reduced pressure environment. And in order to harden the silicone gel 13, it heats to 145 [degreeC], for example, and will be in the state shown in FIG.7 (b) at high temperature. And it heat-shrinks at room temperature, and will be in the state shown in FIG.7 (c). Next, as shown in FIG. 7 (d), the ceramic substrate 3 is bonded to the radiation fins 4 with a silicone-based adhesive 16.
[0054]
Finally, as shown in FIG. 8, a plurality of ceramic substrates 3 are covered with a cover 17, and mounting of the ceramic substrates 3 on the heat radiation fins 4 is completed. 4 and 6 to 8 are schematic sectional views of one ceramic substrate 3.
[0055]
According to this embodiment, the concentration of the flux in the glycol ether (cleaning liquid) is 0.3 wt% or less (or 0.4 wt% or less), and the glycol ether concentration in pure water is 0. .3 [wt%] or less (or 0.8 [wt%] or less). Therefore, after cleaning the ceramic substrate 3, cleaning residues such as flux and glycol ether that adversely affect the bonding performance can be greatly reduced. As a result, the bonding performance of the bonding wire can be improved.
[0056]
When the silicone gel 13 is used as the sealing material, if the ceramic substrate 3 is washed after the electronic component 9 and the bonding wire 11 are sealed, the silicone gel 13 may be deformed due to water pressure or the like at the time of washing. . Therefore, it is desired to clean the ceramic substrate 3 before sealing the electronic component 9 and the like.
[0057]
Further, if the ceramic substrate is cleaned after wire bonding, cleaning residues adhere to the bonding wire 11 and the moisture resistance of the bonding wire 11 is reduced. Therefore, it is desired to clean the ceramic substrate before wire bonding. However, if there is a large amount of cleaning residue remaining on the wire bonding lands on the ceramic substrate, the bonding performance of the bonding wires is degraded.
[0058]
However, in this embodiment, since the sealing with the silicone gel 13 is performed after the cleaning of the ceramic substrate 3, the deformation of the silicone gel 13 due to water pressure or the like during the cleaning can be prevented, and at the same time, the ceramic substrate 3 is cleaned. Since the flux concentration and the glycol ether concentration are controlled as described above, adhesion of the cleaning residue can be reduced, and the bonding wire connection performance can be improved.
[0059]
Further, when a thin bonding wire 11 having a diameter of less than 150 [μm] is used, the bonding area of the bonding wire 11 is small, so that it is easily affected by cleaning residues. In particular, when Au is used as the bonding wire 11, there are the following problems.
[0060]
When a wire made of Au is used as the bonding wire 207, an Ag thick film is used as the bonding land 203 because of bondability according to the type of metal. Since this Ag thick film has large irregularities, cleaning residues are likely to remain on the bonding lands 203. On the other hand, when the bonding wire 207 made of Al (aluminum) is used, the bonding land 203 having a surface plated with Ni is used. Since the Ni-plated bonding land 203 has a smooth surface, the cleaning residue hardly remains on the bonding land 203, and there are few problems in bonding performance.
[0061]
Further, even if there is some cleaning residue, the cleaning residue can be removed during bonding by wire bonding under strong bonding conditions. However, since Au is softer than Al, it is difficult to use strong bonding conditions, and it is difficult to remove cleaning residues during bonding.
[0062]
Therefore, when Au is used as the bonding wire 11, it is necessary to reduce the cleaning residue, but the cleaning residue can be suitably reduced by the manufacturing method of the present embodiment.
[0063]
In recent years, in order to remove Pb, the electronic component 9 has been joined to the ceramic substrate 3 with a conductive adhesive. Since the conductive adhesive has a curing temperature of about 150 [° C.], it is necessary to perform wire bonding at a low temperature in order to maintain the bondability of the electronic component 9. In addition, it is desirable to perform wire bonding at a low temperature in order to protect electronic components. However, if bonding is performed at a high temperature, the cleaning residue on the bonding land is removed. However, if bonding is performed at a low temperature, the cleaning residue is difficult to be removed during bonding.
[0064]
However, as in this embodiment, by managing the flux concentration in glycol ether and the concentration of glycol ether in pure water when cleaning the ceramic substrate 3, cleaning residues can be reduced, and bonding Wire connection performance can be improved.
[0065]
In addition to this embodiment, for a semiconductor device in which an electronic component is mounted on a circuit board, the circuit board and the electronic component are electrically connected with a thin bonding wire, and the circuit board needs to be cleaned. The present invention can be applied.
[0066]
Further, when a thin wire made of Al is used as the bonding wire 11, it is preferable to perform the manufacturing process as in the present invention. As the solder connection member, the connection terminal 5 is used in the present embodiment, but other members connected by solder such as electronic components can be used.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an overall configuration of a semiconductor device according to an embodiment.
FIG. 2 is a schematic view of one ceramic substrate according to the present embodiment.
FIG. 3 is a schematic cross-sectional view in the thickness direction of the ceramic substrate according to the present embodiment.
FIG. 4 is a cross-sectional process diagram illustrating a method of mounting an electronic component on a ceramic substrate and mounting the ceramic substrate on a heat dissipating fin.
FIG. 5 is a graph showing the relationship between the flux concentration and glycol ether concentration and the shear strength of the bonding wire.
FIG. 6 is a process drawing following FIG. 4;
FIG. 7 is a process drawing following FIG. 6;
FIG. 8 is a process drawing following FIG. 7;
FIG. 9 is a schematic cross-sectional view of a conventional semiconductor device.
[Explanation of symbols]
3 ... Ceramic substrate, 5 ... Connection terminal (solder connection member), 9 ... Electronic component,
11 ... bonding wire, 13 ... silicone gel (sealing material).

Claims (4)

基板(3)を用意し、電子部品(9)をこの基板に搭載するとともに、半田接続部材(5)を前記基板に半田付して電気的に接続する工程と、
その後、前記半田付に用いられたフラックスを除去するために第1の溶剤を用いて前記基板を洗浄し、次に、前記第1の溶剤を除去するために第2の溶剤を用いて前記基板を洗浄する工程と、
続いて、ワイヤボンディングを行うことにより前記基板と前記電子部品とを直径が150〔μm〕未満である前記ボンディングワイヤを介して電気的に接続する工程とを備えた半導体装置の製造方法であって
前記フラックスとしてロジンを用い、前記第1の溶剤としてグリコールエーテルを用い、前記第2の溶剤として純水を用い、
前記基板を洗浄する工程において、前記第1の溶剤を用いた前記基板の洗浄では、前記基板を前記グリコールエーテルに漬け、そのグリコールエーテル中に溶け込んだ前記フラックスの濃度が0.4〔wt%〕以下の状態を維持するように濃度管理し前記第2の溶剤を用いた前記基板の洗浄では、前記基板を前記純水に漬け、その純水中に溶け込んだ前記グリコールエーテルの濃度が0.8〔wt%〕以下の状態を維持するように濃度管理することを特徴とする半導体装置の製造方法。
Preparing a substrate (3), mounting the electronic component (9) on the substrate, and soldering and electrically connecting a solder connection member (5) to the substrate;
Thereafter, the substrate is washed with a first solvent to remove the flux used for the soldering, and then the substrate with a second solvent to remove the first solvent. Cleaning the
Subsequently, a method of manufacturing a semiconductor device comprising a step of electrically connecting the substrate and the electronic component via the bonding wire having a diameter of less than 150 [μm] by performing wire bonding. ,
Using rosin as the flux, using glycol ether as the first solvent, using pure water as the second solvent,
In the step of cleaning the substrate, in the cleaning of the substrate using the first solvent, the substrate is immersed in the glycol ether , and the concentration of the flux dissolved in the glycol ether is 0.4 [wt%]. concentration manages to maintain the following condition, wherein in the cleaning of the second of said substrate using a solvent, dipping the substrate in the pure water, the concentration of the glycol ether that dissolved during the pure water 0. 8. A method of manufacturing a semiconductor device, characterized in that the concentration is controlled so as to maintain a state of 8 wt% or less.
前記第1の溶剤を用いた前記基板の洗浄では、前記グリコールエーテル中に溶け込んだ前記フラックスの濃度が0.3〔wt%〕以下の状態を維持するように濃度管理し前記第2の溶剤を用いた前記基板の洗浄では、前記純水中に溶け込んだ前記グリコールエーテルの濃度が0.3〔wt%〕以下の状態を維持するように濃度管理することを特徴とする請求項1に記載の半導体装置の製造方法。 In the cleaning of the substrate using the first solvent, the concentration is controlled so that the concentration of the flux dissolved in the glycol ether is maintained at 0.3 wt% or less , and the second solvent is used. in the washing of the substrate with the claim 1, characterized in that the concentration of the glycol ether that dissolved in said pure water is managed concentration to maintain the state of more than 0.3 [wt%] Semiconductor device manufacturing method. 前記ワイヤボンディングを行う工程の後に、前記電子部品と前記ボンディングワイヤとをゲル材料よりなる封止材(13)により封止することを特徴とする請求項1又は2に記載の半導体装置の製造方法。 3. The method of manufacturing a semiconductor device according to claim 1, wherein after the wire bonding step, the electronic component and the bonding wire are sealed with a sealing material (13) made of a gel material. . 前記ボンディングワイヤとしては金からなるものを用いることを特徴とする請求項1乃至のいずれか1つに記載の半導体装置の製造方法。Method of manufacturing a semiconductor device according to any one of claims 1 to 3, characterized in that use those made of gold as a bonding wire.
JP2000243281A 2000-08-10 2000-08-10 Manufacturing method of semiconductor device Expired - Fee Related JP4633895B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000243281A JP4633895B2 (en) 2000-08-10 2000-08-10 Manufacturing method of semiconductor device
US09/918,803 US6731001B2 (en) 2000-08-10 2001-08-01 Semiconductor device including bonded wire based to electronic part and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000243281A JP4633895B2 (en) 2000-08-10 2000-08-10 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2002057181A JP2002057181A (en) 2002-02-22
JP4633895B2 true JP4633895B2 (en) 2011-02-16

Family

ID=18734157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000243281A Expired - Fee Related JP4633895B2 (en) 2000-08-10 2000-08-10 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4633895B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4151207B2 (en) * 2000-08-10 2008-09-17 株式会社デンソー Semiconductor device

Also Published As

Publication number Publication date
JP2002057181A (en) 2002-02-22

Similar Documents

Publication Publication Date Title
CN1076872C (en) Chip carrier and method of manufacturing and mounting the same
JP5510795B2 (en) Electronic component mounting structure, electronic component mounting method, and electronic component mounting substrate
JP2002118209A (en) Semiconductor device mounting method and mounting structure
JP2008172172A (en) Electronic control device and manufacturing method thereof
JP2000349194A (en) Semiconductor device manufacturing method and semiconductor device
JP3608536B2 (en) Electronic component mounting method
KR20020044577A (en) Advanced flip-chip join package
JP2000082714A (en) Electronic component and method of manufacturing electronic component
JP3217046B2 (en) BGA type IC package
JP4633895B2 (en) Manufacturing method of semiconductor device
JP3627633B2 (en) Semiconductor device
JP4081309B2 (en) ELECTRONIC COMPONENT SOCKET, MANUFACTURING METHOD THEREOF, AND MOUNTING STRUCTURE USING ELECTRONIC COMPONENT SOCKET
JP3726782B2 (en) Electronic device mounting method
JP3674476B2 (en) Semiconductor device
JP4151207B2 (en) Semiconductor device
JP2001223232A (en) Method for manufacturing semiconductor device
KR0127034B1 (en) Semiconductor package and manufacturing method
JP2004288771A (en) Electronic component
JP3921897B2 (en) Manufacturing method of wiring tape for BGA
KR20080088362A (en) Manufacturing Method of Semiconductor Device
JPH11297750A (en) Semiconductor device, method of manufacturing the same, and method of mounting semiconductor device
JPH10209190A (en) Semiconductor device manufacturing method and semiconductor device
JPH118452A (en) Outer electrode of circuit board and manufacture thereof
JP5285428B2 (en) Electronic assembly and method for manufacturing the electronic assembly
JP2003347493A (en) Electronic component mounting method and contamination prevention chip used therein

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees