JP4634154B2

JP4634154B2 - 昇圧回路

Info

Publication number: JP4634154B2
Application number: JP2005001173A
Authority: JP
Inventors: 健二三宅
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2004-01-06
Filing date: 2005-01-06
Publication date: 2011-02-16
Anticipated expiration: 2025-01-06
Also published as: JP2005224095A

Description

本発明は、昇圧回路に関し、特にそのディスチャージ方法に関するものである。

通常、昇圧回路は、例えば電源ＶＣＣとグランドＶＳＳからレギュレータなどにより生成された電源ＶＣＣよりも電位が低い昇圧基準電圧ＶＣＩの２倍昇圧を行う場合、４つのトランジスタと２つの容量とで構成され、所与のクロックに基づきチャージ・ポンプ動作によって所望の電圧を生成する。

昇圧基準電圧ＶＣＩの２倍の電圧（Ｖｏｕｔ）を生成する先行技術の昇圧回路である図２の構成について以下に説明する。

Ｐチャンネルトランジスタ５はソースに昇圧基準電圧ＶＣＩが接続されており、ドレインはＮチャンネルトランジスタ６のドレインと容量４の一端とに接続されており、ゲートには図３のＡの信号が入力されている。

Ｎチャンネルトランジスタ６はソースにグランドＶＳＳが接続されており、ドレインはＰチャンネルトランジスタ５のドレインと容量４の一端とに接続されており、ゲートには図３のＢの信号が入力されている。

Ｐチャンネルトランジスタ３はドレインに昇圧基準電圧ＶＣＩが接続されており、ソースはＰチャンネルトランジスタ２のドレインと容量４の他端とに接続されており、ゲートには図３のＣの信号が入力されている。

Ｐチャンネルトランジスタ２はソースに容量１の一端が接続されており、ドレインはＰチャンネルトランジスタ３のソースと容量４の他端とに接続されており、ゲートには図３のＤの信号が入力されている。

容量４の一端はＰチャンネルトランジスタ５のドレインとＮチャンネルトランジスタ６のドレインとに接続されており、他端はＰチャンネルトランジスタ３のソースとＰチャンネルトランジスタ２のドレインとに接続されている。

容量１の他端はグランドＶＳＳに接続されており、一端はＰチャンネルトランジスタ２のソースに繋がっている。結果的には、この箇所に昇圧基準電圧ＶＣＩの２倍の電圧（Ｖｏｕｔ）が出力される。この容量１は昇圧基準電圧ＶＣＩの２倍の電圧（Ｖｏｕｔ）を保持する役割がある。

上記構成である、図２に示す昇圧回路が昇圧基準電圧ＶＣＩの２倍の電圧（Ｖｏｕｔ）を作成する際の動作について、図２の等価回路である図４と図５を参照しながら以下に説明する。

図２に示す昇圧回路において、図３に示す信号を、昇圧回路を構成する４つのトランジスタであるＰチャンネルトランジスタ５とＮチャンネルトランジスタ６とＰチャンネルトランジスタ３とＰチャンネルトランジスタ２とに入力することにより、容量１に昇圧基準電圧ＶＣＩの２倍の電圧（Ｖｏｕｔ）を生成することが可能となる。

まず、図４の等価回路のように、スイッチＳ６とスイッチＳ３とをオンさせ、スイッチＳ５とスイッチＳ２とをオフさせる。この状態で容量４には昇圧基準電圧ＶＣＩの電圧が蓄えられる。

次に、図５の等価回路のように、スイッチＳ５とスイッチＳ２とをオンさせ、スイッチＳ６とスイッチＳ３とがオフさせる。この状態で容量４と容量１とが接続され、容量４に蓄えられた電荷が容量１に充電される。この際、容量４の一端の電位が昇圧基準電圧ＶＣＩとなっているので、容量１の電位は持ち上げられる。

図４と図５の動作を繰り返すことにより、容量１に昇圧基準電圧ＶＣＩの２倍の電圧（Ｖｏｕｔ）が生成される。

次に図２に示す、先行技術の昇圧基準電圧ＶＣＩの２倍昇圧を行う昇圧回路のディスチャージ方法について図面を参照しながら以下に説明する。

図２に示す昇圧回路をディスチャージするには、図２に示す４つのトランジスタのゲートへの信号入力を固定し、Ｐチャンネルトランジスタ５をオフにし、Ｎチャンネルトランジスタ６をオンにし、Ｐチャンネルトランジスタ３をオンにし、Ｐチャンネルトランジスタ２をオンにする。そうすることにより、容量１に蓄えられた昇圧基準電圧ＶＣＩの２倍の電圧（Ｖｏｕｔ）はＰチャンネルトランジスタ２とＰチャンネルトランジスタ３を介して昇圧基準電圧ＶＣＩへとディスチャージされる。

このとき、Ｐチャンネルトランジスタ２とＰチャンネルトランジスタ３とを動作させているゲート信号は自昇圧回路で生成した昇圧基準電圧ＶＣＩの２倍の電圧（Ｖｏｕｔ）であるため、ディスチャージの過渡段階でＰチャンネルトランジスタ２とＰチャンネルトランジスタ３は閾値を超えることができなくなり、動作しなくなる。しかしここまでの工程で、昇圧基準電圧ＶＣＩよりもＰチャンネルトランジスタ２とＰチャンネルトランジスタ３のそれぞれの閾値分の電圧までは瞬時にディスチャージが可能である。その後に、容量１に残った電圧は、容量１の自由放電により、ディスチャージをすることができる。
特開平６−３２７２３６号公報

上述の図２に示す昇圧回路の容量１はＰチャンネルトランジスタ２とＰチャンネルトランジスタ３とを介して昇圧基準電圧ＶＣＩに接続されている。そのためディスチャージを行う際、Ｐチャンネルトランジスタ２とＰチャンネルトランジスタ３のそれぞれの閾値分の電荷が残ってしまい、蓄えられた昇圧基準電圧ＶＣＩの２倍分の電圧を完全にディスチャージさせるには容量１の自由放電に頼っている。このため、この昇圧回路の容量１を一定期間内に完全にディスチャージさせるのが困難であった。

また、ディスチャージ後、容量１に電荷が残っている状態であると昇圧回路の電圧を起動する際に、前回の立ち上げ時に完全にディスチャージできなかった電荷に起因する起動不良の可能性があるという課題があった。

本発明は、上記先行技術の問題点を解決するもので、一定期間でのディスチャージが可能となり、安定動作が可能になる昇圧回路を提供することを目的とする。

上記課題を解決するために、本発明の昇圧回路は、供給された電圧に対応する電荷を蓄積する昇圧対象用容量と、昇圧対象用容量に接続された制御用スイッチ素子を有し、制御用スイッチ素子を介して昇圧対象用容量に電圧を供給する昇圧電圧発生手段と、昇圧対象用容量に蓄積された電荷を制御用スイッチ素子を介してディスチャージする第１のディスチャージ手段と、昇圧対象用容量に接続されて、昇圧対象用容量に蓄積された電荷をディスチャージする第２のディスチャージ手段とを備え、昇圧電圧発生手段が、所与のクロックに基づきチャージ・ポンプ動作によって所望の電圧を生成する。

上記構成において、昇圧電圧発生手段は、昇圧対象用容量に制御用スイッチ素子を介して接続される電圧印加用容量と、電圧印加用容量の制御用スイッチ素子側に接続された第１のスイッチ素子と、電圧印加用容量の第１のスイッチ素子と反対側に接続されて制御用スイッチ素子がオフの状態で第１のスイッチ素子がオンのときにオンされることにより電圧印加用容量を充電可能にする第２のスイッチ素子と、電圧印加用容量の第２のスイッチ素子側に接続されて第１のスイッチ素子および第２のスイッチ素子がオフのとき制御用スイッチ素子を介して電圧印加用容量に蓄積された電圧を昇圧対象用容量に印加可能にする第３のスイッチ素子とを有し、第１のディスチャージ手段は、制御用スイッチ素子と第１のスイッチ素子とにより構成したものである。

ここで、第１のスイッチ素子は、ドレインが基準電圧供給線に接続され、ソースが電圧印加用容量の一方の電極と制御用スイッチとの接続点に接続されたＰチャンネルトランジスタであり、第２のスイッチ素子は、ソースがグランドに接続され、ドレインが電圧印加用容量の他方の電極に接続されたＮチャンネルトランジスタであり、第３のスイッチ素子は、ソースが基準電圧供給線に接続され、ドレインが電圧印加用容量の他方の電極に接続されたＰチャンネルトランジスタであり、第２のディスチャージ手段が昇圧対象用容量の一端とグランドとの間に設けられた抵抗を含み、所定の期間においては、基準電圧供給線をグランドの電位に固定し、制御用スイッチ素子および第１のスイッチ素子をオンとすることで、第１のディスチャージ手段および第２のディスチャージ手段を介して、昇圧対象用容量に蓄積された電荷をディスチャージすることが好ましい。この昇圧回路では、所定の期間において、第１のスイッチ素子のゲートにはグランドの電位が供給され、第２のスイッチ素子および第３のスイッチ素子のゲートには所定の期間以外で基準電圧供給線から供給される基準電圧より電位が高い昇圧回路動作電圧が供給されている。

また、第１のスイッチ素子は、ドレインが基準電圧供給線に接続され、ソースが電圧印加用容量の一方の電極と制御用スイッチとの接続点に接続されたＰチャンネルトランジスタであり、第２のスイッチ素子は、ソースがグランドに接続され、ドレインが電圧印加用容量の他方の電極に接続されたＮチャンネルトランジスタであり、第３のスイッチ素子は、ソースが基準電圧供給線に接続され、ドレインが電圧印加用容量の他方の電極に接続されたＰチャンネルトランジスタであり、第２のディスチャージ手段が昇圧対象用容量の一端とグランドとの間に設けられたディスチャージ用Ｎチャンネルトランジスタを含み、所定の期間においては、基準電圧供給線をグランドの電位に固定し、制御用スイッチ素子、第１のスイッチ素子およびディスチャージ用Ｎチャンネルトランジスタをオンとすることで、第１のディスチャージ手段および第２のディスチャージ手段を介して、昇圧対象用容量に蓄積された電荷をディスチャージすることが好ましい。この昇圧回路では、所定の期間において、第１のスイッチ素子のゲートにはグランドの電位が供給され、第２のスイッチ素子、第３のスイッチ素子およびディスチャージ用Ｎチャンネルトランジスタのゲートには所定の期間以外で基準電圧供給線から供給される基準電圧より電位が高い昇圧回路動作電圧が供給されている。

また、第１のスイッチ素子は、ドレインがグランドに接続され、ソースが電圧印加用容量の一方の電極と制御用スイッチとの接続点に接続されたＮチャンネルトランジスタであり、第２のスイッチ素子は、ソースが基準電圧供給線に接続され、ドレインが電圧印加用容量の他方の電極に接続されたＰチャンネルトランジスタであり、第３のスイッチ素子は、ソースがグランドに接続され、ドレインが電圧印加用容量の他方の電極に接続されたＮチャンネルトランジスタであり、第２のディスチャージ手段が昇圧対象用容量の一端とグランドとの間に設けられた抵抗を含み、所定の期間においては、基準電圧供給線をグランドの電位に固定し、制御用スイッチ素子および第１のスイッチ素子をオンとすることで、第１のディスチャージ手段および第２のディスチャージ手段を介して、昇圧対象用容量に蓄積された電荷をディスチャージすることが好ましい。この昇圧回路では、所定の期間において、第１のスイッチ素子のゲートにはグランドの電位が供給され、第２のスイッチ素子および第３のスイッチ素子のゲートには所定の期間以外で基準電圧供給線から供給される基準電圧より電位が高い昇圧回路動作電圧が供給されている。

また、第１のスイッチ素子は、ドレインがグランドに接続され、ソースが電圧印加用容量の一方の電極と制御用スイッチとの接続点に接続されたＮチャンネルトランジスタであり、第２のスイッチ素子は、ソースが基準電圧供給線に接続され、ドレインが電圧印加用容量の他方の電極に接続されたＰチャンネルトランジスタであり、第３のスイッチ素子は、ソースがグランドに接続され、ドレインが電圧印加用容量の他方の電極に接続されたＮチャンネルトランジスタであり、第２のディスチャージ手段が昇圧対象用容量の一端とグランドとの間に設けられたディスチャージ用Ｎチャンネルトランジスタを含み、所定の期間においては、基準電圧供給線をグランドの電位に固定し、記制御用スイッチ素子、第１のスイッチ素子およびディスチャージ用Ｎチャンネルトランジスタをオンとすることで、第１のディスチャージ手段および第２のディスチャージ手段を介して、昇圧対象用容量に蓄積された電荷をディスチャージすることが好ましい。この昇圧回路では、所定の期間において、第１のスイッチ素子のゲートにはグランドの電位が供給され、第２のスイッチ素子、第３のスイッチ素子およびディスチャージ用Ｎチャンネルトランジスタのゲートには所定の期間以外で基準電圧供給線から供給される基準電圧より電位が高い昇圧回路動作電圧が供給されている。

本発明の昇圧回路によれば、昇圧対象用容量にディスチャージを目的とする抵抗またはトランジスタを有していることにより、容量と抵抗またはトランジスタとの時定数で一定期間でのディスチャージが可能となる。

これにより、一定期間において昇圧対象用容量に蓄積された電荷を完全にディスチャージをすることが可能になり、昇圧回路の起動毎に安定した電源の立ち上げが可能となる。

以下に、本発明の実施の形態を示す昇圧回路について、図面を用いて説明する。

（実施の形態１）
図１は、本実施の形態１の昇圧回路を示す図である。図１に示すように、本実施の形態１の昇圧回路は、先行技術の昇圧回路にディスチャージを目的とする放電抵抗７が設けられている。

以下に本実施の形態１の昇圧回路の構成を示す。

Ｐチャンネルトランジスタ５（第３のスイッチ）はソースに昇圧基準電圧ＶＣＩが接続されており、ドレインはＮチャンネルトランジスタ６のドレインと容量４の一端とに接続されており、ゲートには図３のＡの信号が入力されている。

Ｎチャンネルトランジスタ６（第２のスイッチ）はソースにグランドＶＳＳが接続されており、ドレインはＰチャンネルトランジスタ５のドレインと容量４の一端とに接続されており、ゲートには図３のＢの信号が入力されている。

Ｐチャンネルトランジスタ３（第１のスイッチ）はドレインに昇圧基準電圧ＶＣＩが接続されており、ソースはＰチャンネルトランジスタ２のドレインと容量４の他端とに接続されており、ゲートには図３のＣの信号が入力されている。

Ｐチャンネルトランジスタ２（制御用スイッチ）はソースに容量１の一端が接続されており、ドレインはＰチャンネルトランジスタ３のソースと容量４の他端とに接続されており、ゲートには図３のＤの信号が入力されている。

容量４（電圧印加用容量）の一端はＰチャンネルトランジスタ５のドレインとＮチャンネルトランジスタ６のドレインとに接続されており、他端はＰチャンネルトランジスタ３のソースとＰチャンネルトランジスタ２のドレインとに接続されている。

容量１（昇圧対象用容量）の他端はグランドＶＳＳに接続されており、一端はＰチャンネルトランジスタ２のソースに繋がっている。結果的には、この箇所に昇圧基準電圧ＶＣＩの２倍の電圧（Ｖｏｕｔ）が出力される。この容量１は昇圧基準電圧ＶＣＩの２倍の電圧（Ｖｏｕｔ）を保持する役割がある。

以上は先行技術の、昇圧基準電圧ＶＣＩの２倍の電圧（Ｖｏｕｔ）を作成する昇圧回路の構成であり、本実施の形態１の昇圧回路は以下に示す構成が、先行技術の昇圧回路と異なる。

放電抵抗７の一端はグランドＶＳＳに接続されており、他端は容量１の一端とＰチャンネルトランジスタ２のソースとに接続されている。

図１に示す昇圧回路のディスチャージ方法を以下に示す。

先行技術の昇圧回路と同様に図１に示す４つのトランジスタのゲートへの信号入力を固定し、Ｐチャンネルトランジスタ５をオフさせ、Ｎチャンネルトランジスタ６をオンさせ、Ｐチャンネルトランジスタ３をオンさせ、Ｐチャンネルトランジスタ２をオンさせる。容量１に蓄えられた昇圧基準電圧ＶＣＩの２倍分の電荷はＰチャンネルトランジスタ２とＰチャンネルトランジスタ３とを介して昇圧基準電圧ＶＣＩへディスチャージされる。さらに放電抵抗７を介してグランドＶＳＳへのディスチャージもされる。そのため、先行技術の課題であった、Ｐチャンネルトランジスタ２とＰチャンネルトランジスタ３のそれぞれの閾値分の電荷が残ることはなく、容量１と放電抵抗７の時定数で完全にディスチャージが可能である。

なお、ディスチャージ時における昇圧基準電圧ＶＣＩはグランド電位に固定される。このようにすることで、Ｐチャンネルトランジスタ２およびＰチャンネルトランジスタ３から構成される第１のディスチャージ手段と第２のディスチャージ手段である放電抵抗７との両方でディスチャージを行うことが可能となる。ここで、Ｐチャンネルトランジスタ５およびＮチャンネルトランジスタ６のゲートに印加される電圧は、ディスチャージ時以外において昇圧基準電圧ＶＣＩに供給される電圧よりも電位が高い電源電圧ＶＣＣが供給されている。

（実施の形態２）
また、放電抵抗７をトランジスタに置き換えることでも上記と同様の効果が得られる。以下に放電抵抗７をトランジスタに置き換えた場合の昇圧回路を図６を用いて説明する。

図６は、本実施の形態２の昇圧回路を示す図である。図６に示すように、本実施の形態２の昇圧回路は、先行技術の昇圧回路にディスチャージを目的とする放電用のＮチャンネルトランジスタ８が設けられている。

以下に本実施の形態２の昇圧回路の構成を示す。

Ｐチャンネルトランジスタ５はソースに昇圧基準電圧ＶＣＩが接続されており、ドレインはＮチャンネルトランジスタ６のドレインと容量４の一端とに接続されており、ゲートには図７のＡの信号が入力されている。

Ｎチャンネルトランジスタ６はソースにグランドＶＳＳが接続されており、ドレインはＰチャンネルトランジスタ５のドレインと容量４の一端とに接続されており、ゲートには図７のＢの信号が入力されている。

Ｐチャンネルトランジスタ３はドレインに昇圧基準電圧ＶＣＩが接続されており、ソースはＰチャンネルトランジスタ２のドレインと容量４の他端とに接続されており、ゲートには図７のＣの信号が入力されている。

Ｐチャンネルトランジスタ２はソースに容量１の一端が接続されており、ドレインはＰチャンネルトランジスタ３のソースと容量４の他端とに接続されており、ゲートには図７のＤの信号が入力されている。

容量４の一端はＰチャンネルトランジスタ５のドレインとＮチャンネルトランジスタ６のドレインの接続点に接続されており、他端はＰチャンネルトランジスタ３のソースとＰチャンネルトランジスタ２のドレインの接続点に接続されている。

また、Ｎチャンネルトランジスタ８はソースにグランドＶＳＳが接続されており、ドレインはＰチャンネルトランジスタ２のソースと容量１との接続点に接続されており、ゲートには図７のＥの信号が入力されている。

図６に示す昇圧回路のディスチャージ方法を以下に示す。

図１に示した構成と同様に、Ｐチャンネルトランジスタ５、３、２、およびＮチャンネルトランジスタ６へのゲートへの信号入力を固定し、Ｐチャンネルトランジスタ５をオフさせ、Ｎチャンネルトランジスタ６をオンさせ、Ｐチャンネルトランジスタ３をオンさせ、Ｐチャンネルトランジスタ２をオンさせ、また、Ｎチャンネルトランジスタ８をオンさせる。容量１に蓄えられた昇圧基準電圧ＶＣＩの２倍分の電荷はＰチャンネルトランジスタ２とＮチャンネルトランジスタ３とを介して昇圧基準電圧ＶＣＩ（グランドＶＳＳの電位に固定）へディスチャージされる。さらに、Ｎチャンネルトランジスタ８を介してグランドＶＳＳへのディスチャージもされる。そのため、先行技術の課題であった、Ｐチャンネルトランジスタ２とＰチャンネルトランジスタ３のそれぞれの閾値分の電荷が残ることはなく、完全にディスチャージが可能となる。

（実施の形態３）
また、上記では昇圧基準電圧ＶＣＩの２倍昇圧を行う昇圧回路について説明をしたが、負昇圧回路の場合でも上記と同様の効果が得られる。以下に−１倍の昇圧を行う負昇圧回路を図８を用いて説明する。

図８は、本実施の形態３の−１倍の昇圧回路を示す図である。図８に示すように、本実施の形態３の昇圧回路は、先行技術の−１倍の昇圧回路にディスチャージを目的とする放電抵抗１５が設けられている。

以下に本実施の形態３の昇圧回路の構成を示す。

Ｐチャンネルトランジスタ１３はソースに昇圧基準電圧ＶＣＩが接続されており、ドレインはＮチャンネルトランジスタ１４のドレインと容量１２の一端とに接続されており、ゲートには図９のＡの信号が入力されている。

Ｎチャンネルトランジスタ１４はソースにグランドＶＳＳが接続されており、ドレインはＰチャンネルトランジスタ１３のドレインと容量１２の一端とに接続されており、ゲートには図９のＢの信号が入力されている。

Ｎチャンネルトランジスタ１１はドレインにグランドＶＳＳが接続されており、ソースはＮチャンネルトランジスタ１０のドレインと容量１２の他端とに接続されており、ゲートには図９のＣの信号が入力されている。

Ｎチャンネルトランジスタ１０はソースに容量９の一端が接続されており、ドレインはＮチャンネルトランジスタ１１のソースと容量１２の他端とに接続されており、ゲートには図９のＤの信号が入力されている。

容量１２の一端はＰチャンネルトランジスタ１３のドレインとＮチャンネルトランジスタ１４のドレインとに接続されており、他端はＮチャンネルトランジスタ１１のソースとＮチャンネルトランジスタ１０のドレインとに接続されている。

容量９の他端はグランドＶＳＳに接続されており、一端はＮチャンネルトランジスタ１０のソースに繋がっている。結果的には、この箇所に昇圧基準電圧ＶＣＩの−１倍の電圧（Ｖｏｕｔ）が出力される。この容量１は昇圧基準電圧ＶＣＩの−１倍の電圧（Ｖｏｕｔ）を保持する役割がある。

放電抵抗１５の一端はグランドＶＳＳに接続されており、他端は容量９の一端とＮチャンネルトランジスタ１０のソースの接続点に接続されている。

上記構成である、図８に示す昇圧回路が昇圧基準電圧ＶＣＩの−１倍の電圧（Ｖｏｕｔ）を作成する際の動作について以下に説明する。

図８に示す昇圧回路において、図９に示す信号を、昇圧回路を構成する４つのトランジスタであるＰチャンネルトランジスタ１３とＮチャンネルトランジスタ１４とＮチャンネルトランジスタ１１とＮチャンネルトランジスタ１０とに入力することにより、容量９に昇圧基準電圧ＶＣＩの−１倍の電圧（Ｖｏｕｔ）を生成することが可能となる。

まず、Ｐチャンネルトランジスタ１３とＮチャンネルトランジスタ１１とをオンさせ、Ｎチャンネルトランジスタ１４とＮチャンネルトランジスタ１０とをオフさせる。この状態で容量１２には昇圧基準電圧ＶＣＩの電圧が蓄えられる。

次に、Ｎチャンネルトランジスタ１４とＮチャンネルトランジスタ１０とをオンさせ、Ｐチャンネルトランジスタ１３とＮチャンネルトランジスタ１１とをオフさせる。この状態で容量１２と容量９が接続され、容量１２に蓄えられた電荷が容量９に充電される。この際、容量１２の一端の電位が昇圧基準電圧ＶＳＳとなっているので、容量９の電位は負の値になる。

上記動作を繰り返すことにより、容量９に基準電源ＶＣＩの−１倍の電圧（Ｖｏｕｔ）が生成される。

次に、図８に示す昇圧回路のディスチャージ方法を以下に示す。

まず、図８に示すＰチャンネルトランジスタ１３をオフさせ、Ｎチャンネルトランジスタ１４をオンさせ、Ｎチャンネルトランジスタ１１をオンさせ、Ｎチャンネルトランジスタ１０をオンさせる。これにより、容量９に蓄えられた昇圧基準電圧ＶＣＩの−１倍分の電荷はＮチャンネルトランジスタ１０とＮチャンネルトランジスタ１１を介してグランドＶＳＳへディスチャージされる。さらに放電抵抗１５を介してグランドＶＳＳへのディスチャージもされる。そのため、先行技術の課題であった、Ｎチャンネルトランジスタ１０とＮチャンネルトランジスタ１１のそれぞれの閾値分の電荷が残ることはなく、容量９と放電抵抗７の時定数で完全にディスチャージが可能である。

（実施の形態４）
また、昇圧基準電圧ＶＣＩの２倍昇圧を行う昇圧回路と同様に負昇圧回路でも放電抵抗１５をトランジスタに置き換えることでも、同様の効果が得られる。以下に放電抵抗１５をトランジスタに置き換えた場合の負昇圧回路である−１倍の昇圧回路を図１０を用いて説明する。

図１０は、本実施の形態４の昇圧回路を示す図である。図１０に示すように、本実施の形態４の昇圧回路は、先行技術の昇圧回路にディスチャージを目的とする放電用のＮチャンネルトランジスタ１６が設けられている。

以下に本実施の形態４の昇圧回路の構成を示す。

Ｐチャンネルトランジスタ１３はソースに昇圧基準電圧ＶＣＩが接続されており、ドレインはＮチャンネルトランジスタ１４のドレインと容量１２の一端とに接続されており、ゲートには図１１のＡの信号が入力されている。

Ｎチャンネルトランジスタ１４はソースにグランドＶＳＳが接続されており、ドレインはＰチャンネルトランジスタ１３のドレインと容量１２の一端とに接続されており、ゲートには図１１のＢの信号が入力されている。

Ｎチャンネルトランジスタ１１はドレインにグランドＶＳＳが接続されており、ソースはＮチャンネルトランジスタ１０のドレインと容量１２の他端とに接続されており、ゲートには図１１のＣの信号が入力されている。

Ｎチャンネルトランジスタ１０はソースに容量９の一端が接続されており、ドレインはＮチャンネルトランジスタ１１のソースと容量１２の他端とに接続されており、ゲートには図１１のＤの信号が入力されている。

容量９の他端はグランドＶＳＳに接続されており、一端はＮチャンネルトランジスタ１０のソースに繋がっている。結果的には、この箇所に昇圧基準電圧ＶＣＩの−１倍の電圧（Ｖｏｕｔ）が出力される。この容量９は昇圧基準電圧ＶＣＩの−１倍の電圧（Ｖｏｕｔ）を保持する役割がある。

以上は先行技術の、昇圧基準電圧ＶＣＩの−１倍の電圧（Ｖｏｕｔ）を作成する昇圧回路の構成であり、本実施の形態４の昇圧回路は以下に示す構成が、先行技術の昇圧回路と異なる。

Ｎチャンネルトランジスタ１６はソースにグランドＶＳＳが接続されており、ドレインはＮチャンネルトランジスタ１０のソースと容量１の一端とに接続されており、ゲートには図１１のＥの信号が入力されている。

図１０に示す昇圧回路のディスチャージ方法を以下に示す。

まず、Ｐチャンネルトランジスタ１３、Ｎチャンネルトランジスタ１４、Ｎチャンネルトランジスタ１１、Ｎチャンネルトランジスタ１０へのゲートへの信号入力を固定し、Ｐチャンネルトランジスタ１３をオフさせ、Ｎチャンネルトランジスタ１４をオンさせ、Ｎチャンネルトランジスタ１１をオンさせ、Ｎチャンネルトランジスタ１０をオンさせ、Ｎチャンネルトランジスタ１６をオンさせる。容量９に蓄えられた昇圧基準電圧ＶＣＩの−１倍分の電荷はＮチャンネルトランジスタ１０とＮチャンネルトランジスタ１１を介してグランドＶＳＳへディスチャージされる。さらにＮチャンネルトランジスタ１６を介してグランドＶＳＳへのディスチャージもされるため、先行技術の課題であった、Ｎチャンネルトランジスタ１０とＮチャンネルトランジスタ１１のそれぞれの閾値分の電荷が残ることはなく、完全にディスチャージが可能である。

以上のように一定期間内での完全ディスチャージが可能であるため、先行技術の昇圧回路で課題であった、次回の起動時に影響を及ぼすことはない。

なお、以上の実施の形態では昇圧基準電圧ＶＣＩの２倍昇圧を行う昇圧回路と昇圧基準電圧ＶＣＩの−１倍昇圧を行う負昇圧回路の説明をしたが、昇圧基準電圧ＶＣＩの複数倍の昇圧回路の場合でも、上記のような一定期間内での完全ディスチャージが可能であり、同様に次回の起動時に影響を及ぼすことはない。

また、以上の実施の形態の説明におけるスイッチについては、ＭＯＳトランジスタやバイポーラトランジスタなどが知られているが、それに限定されるものではなくスイッチング機能を有する素子であれば構わない。

この発明にかかる昇圧回路は、一定期間でのディスチャージが可能となり、安定動作が可能となる等の効果があり、昇圧回路等として有用である。

本発明の実施の形態１の昇圧基準電圧ＶＣＩの２倍昇圧回路の回路図である。先行技術の昇圧回路の回路図である。先行技術の昇圧回路および本発明の実施の形態１の昇圧回路の４つのトランジスタのゲートへの信号の波形図である。先行技術の昇圧回路の等価回路で、スイッチＳ３、Ｓ６がオン状態の回路図である。スイッチＳ２、Ｓ５がオン状態の先行技術の昇圧回路の等価回路図である。本発明の実施の形態２の昇圧基準電圧ＶＣＩの２倍昇圧回路図である。図６の実施の形態２における昇圧回路の４つのトランジスタのゲートへの信号の波形図である。本発明の実施の形態３の昇圧基準電圧ＶＣＩの−１倍昇圧回路図である。図８の実施の形態３における昇圧回路の４つのトランジスタのゲートへの信号の波形図である。本発明の実施の形態４の昇圧基準電圧ＶＣＩの−１倍昇圧回路図である。図１０の実施の形態４における昇圧回路の４つのトランジスタのゲートへの信号の波形図である。

符号の説明

ＶＣＣ電源電圧
ＶＳＳグランド電圧
１容量
２Ｐチャンネルトランジスタ
３Ｐチャンネルトランジスタ
４容量
５Ｐチャンネルトランジスタ
６Ｎチャンネルトランジスタ
７抵抗
Ｓ２スイッチ（Ｐチャンネルトランジスタ２の等価回路）
Ｓ３スイッチ（Ｐチャンネルトランジスタ３の等価回路）
Ｓ５スイッチ（Ｐチャンネルトランジスタ５の等価回路）
Ｓ６スイッチ（Ｎチャンネルトランジスタ６の等価回路）

Claims

供給された電圧に対応する電荷を蓄積する昇圧対象用容量と、前記昇圧対象用容量に接続された制御用スイッチ素子を有し、前記制御用スイッチ素子を介して前記昇圧対象用容量に電圧を供給する昇圧電圧発生手段と、前記昇圧対象用容量に蓄積された電荷を前記制御用スイッチ素子を介してディスチャージする第１のディスチャージ手段と、前記昇圧対象用容量に接続されて、前記昇圧対象用容量に蓄積された電荷をディスチャージする第２のディスチャージ手段とを備え、前記昇圧電圧発生手段が、所与のクロックに基づきチャージ・ポンプ動作によって所望の電圧を生成する昇圧回路であって、
前記昇圧電圧発生手段は、前記昇圧対象用容量に前記制御用スイッチ素子を介して接続される電圧印加用容量と、前記電圧印加用容量の前記制御用スイッチ素子側に接続された第１のスイッチ素子と、前記電圧印加用容量の前記第１のスイッチ素子と反対側に接続されて前記制御用スイッチ素子がオフの状態で前記第１のスイッチ素子がオンのときにオンされることにより前記電圧印加用容量を充電可能にする第２のスイッチ素子と、前記電圧印加用容量の前記第２のスイッチ素子側に接続されて前記第１のスイッチ素子および前記第２のスイッチ素子がオフのとき前記制御用スイッチ素子を介して前記電圧印加用容量に蓄積された電圧を前記昇圧対象用容量に印加可能にする第３のスイッチ素子とを有し、
前記第１のディスチャージ手段は、前記制御用スイッチ素子と前記第１のスイッチ素子とにより構成される昇圧回路。
前記第１のスイッチ素子は、ドレインが基準電圧供給線に接続され、ソースが前記電圧印加用容量の一方の電極と前記制御用スイッチとの接続点に接続されたＰチャンネルトランジスタであり、前記第２のスイッチ素子は、ソースがグランドに接続され、ドレインが前記電圧印加用容量の他方の電極に接続されたＮチャンネルトランジスタであり、前記第３のスイッチ素子は、ソースが前記基準電圧供給線に接続され、ドレインが前記電圧印加用容量の他方の電極に接続されたＰチャンネルトランジスタであり、
前記第２のディスチャージ手段が前記昇圧対象用容量の一端と前記グランドとの間に設けられた抵抗を含み、
所定の期間においては、前記基準電圧供給線を前記グランドの電位に固定し、前記制御用スイッチ素子および前記第１のスイッチ素子をオンとすることで、前記第１のディスチャージ手段および前記第２のディスチャージ手段を介して、前記昇圧対象用容量に蓄積された電荷をディスチャージする請求項１記載の昇圧回路。
前記所定の期間において、前記第１のスイッチ素子のゲートには前記グランドの電位が供給され、前記第２のスイッチ素子および前記第３のスイッチ素子のゲートには前記所定の期間以外で前記基準電圧供給線から供給される基準電圧より電位が高い昇圧回路動作電圧が供給されている請求項２記載の昇圧回路。
前記第１のスイッチ素子は、ドレインが基準電圧供給線に接続され、ソースが前記電圧印加用容量の一方の電極と前記制御用スイッチとの接続点に接続されたＰチャンネルトランジスタであり、前記第２のスイッチ素子は、ソースがグランドに接続され、ドレインが前記電圧印加用容量の他方の電極に接続されたＮチャンネルトランジスタであり、前記第３のスイッチ素子は、ソースが前記基準電圧供給線に接続され、ドレインが前記電圧印加用容量の他方の電極に接続されたＰチャンネルトランジスタであり、
前記第２のディスチャージ手段が前記昇圧対象用容量の一端と前記グランドとの間に設けられたディスチャージ用Ｎチャンネルトランジスタを含み、
所定の期間においては、前記基準電圧供給線を前記グランドの電位に固定し、前記制御用スイッチ素子、前記第１のスイッチ素子および前記ディスチャージ用Ｎチャンネルトランジスタをオンとすることで、前記第１のディスチャージ手段および前記第２のディスチャージ手段を介して、前記昇圧対象用容量に蓄積された電荷をディスチャージする請求項１記載の昇圧回路。
前記所定の期間において、前記第１のスイッチ素子のゲートには前記グランドの電位が供給され、前記第２のスイッチ素子、前記第３のスイッチ素子および前記ディスチャージ用Ｎチャンネルトランジスタのゲートには前記所定の期間以外で前記基準電圧供給線から供給される基準電圧より電位が高い昇圧回路動作電圧が供給されている請求項４記載の昇圧回路。
前記第１のスイッチ素子は、ドレインがグランドに接続され、ソースが前記電圧印加用容量の一方の電極と前記制御用スイッチとの接続点に接続されたＮチャンネルトランジスタであり、前記第２のスイッチ素子は、ソースが基準電圧供給線に接続され、ドレインが前記電圧印加用容量の他方の電極に接続されたＰチャンネルトランジスタであり、前記第３のスイッチ素子は、ソースが前記グランドに接続され、ドレインが前記電圧印加用容量の他方の電極に接続されたＮチャンネルトランジスタであり、
前記第２のディスチャージ手段が前記昇圧対象用容量の一端と前記グランドとの間に設けられた抵抗を含み、
所定の期間においては、前記基準電圧供給線を前記グランドの電位に固定し、前記制御用スイッチ素子および前記第１のスイッチ素子をオンとすることで、前記第１のディスチャージ手段および前記第２のディスチャージ手段を介して、前記昇圧対象用容量に蓄積された電荷をディスチャージする請求項１記載の昇圧回路。
前記所定の期間において、前記第１のスイッチ素子のゲートには前記グランドの電位が供給され、前記第２のスイッチ素子および前記第３のスイッチ素子のゲートには前記所定の期間以外で前記基準電圧供給線から供給される基準電圧より電位が高い昇圧回路動作電圧が供給されている請求項６記載の昇圧回路。
前記第１のスイッチ素子は、ドレインがグランドに接続され、ソースが前記電圧印加用容量の一方の電極と前記制御用スイッチとの接続点に接続されたＮチャンネルトランジスタであり、前記第２のスイッチ素子は、ソースが基準電圧供給線に接続され、ドレインが前記電圧印加用容量の他方の電極に接続されたＰチャンネルトランジスタであり、前記第３のスイッチ素子は、ソースが前記グランドに接続され、ドレインが前記電圧印加用容量の他方の電極に接続されたＮチャンネルトランジスタであり、
前記第２のディスチャージ手段が前記昇圧対象用容量の一端と前記グランドとの間に設けられたディスチャージ用Ｎチャンネルトランジスタを含み、
所定の期間においては、前記基準電圧供給線を前記グランドの電位に固定し、前記制御用スイッチ素子、前記第１のスイッチ素子および前記ディスチャージ用Ｎチャンネルトランジスタをオンとすることで、前記第１のディスチャージ手段および前記第２のディスチャージ手段を介して、前記昇圧対象用容量に蓄積された電荷をディスチャージする請求項１記載の昇圧回路。
前記所定の期間において、前記第１のスイッチ素子のゲートには前記グランドの電位が供給され、前記第２のスイッチ素子、前記第３のスイッチ素子および前記ディスチャージ用Ｎチャンネルトランジスタのゲートには前記所定の期間以外で前記基準電圧供給線から供給される基準電圧より電位が高い昇圧回路動作電圧が供給されていることを特徴とする請求項８記載の昇圧回路。