Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4640557B2 - Etching accuracy evaluation method - Google Patents
[go: Go Back, main page]

JP4640557B2 - Etching accuracy evaluation method - Google Patents

Etching accuracy evaluation method Download PDF

Info

Publication number
JP4640557B2
JP4640557B2 JP2000263182A JP2000263182A JP4640557B2 JP 4640557 B2 JP4640557 B2 JP 4640557B2 JP 2000263182 A JP2000263182 A JP 2000263182A JP 2000263182 A JP2000263182 A JP 2000263182A JP 4640557 B2 JP4640557 B2 JP 4640557B2
Authority
JP
Japan
Prior art keywords
test
pattern
etching
substrate
line width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000263182A
Other languages
Japanese (ja)
Other versions
JP2002069671A (en
Inventor
秀樹 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elna Co Ltd
Original Assignee
Elna Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elna Co Ltd filed Critical Elna Co Ltd
Priority to JP2000263182A priority Critical patent/JP4640557B2/en
Publication of JP2002069671A publication Critical patent/JP2002069671A/en
Application granted granted Critical
Publication of JP4640557B2 publication Critical patent/JP4640557B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、プリント回路基板のエッチング精度評価方法およびそのテスト基板に関し、さらに詳しく言えば、基板全面を対象としたエッチング精度評価を短時間で精度よく行えるようにした技術に関するものである。
【0002】
【従来の技術】
機器の小型化の要請に伴なって、回路パターンはますます高精細化され、近年ではパターン幅を数十ミクロン程度にすることが求められている。回路パターンは、大きく分けて、エッチングレジスト形成工程、露光・現像工程、エッチング工程および洗浄工程を経て形成されるが、中でもエッチング工程が回路パターンの仕上がり状態に大きく関わっている。
【0003】
すなわち、エッチング工程において、回路基板は所定の搬送速度で送られながら、その表裏両面にノズルよりエッチング液が吹き付けられて不要の銅箔部分が除去されるのであるが、搬送速度(工程滞留時間)やエッチング液の組成などによってエッチング精度が左右される。
【0004】
そのため、エッチングの工程管理はきわめて重要であり、従来ではテスト基板をエッチングラインに適宜流して、クロスセクション法としてその断面からパターン幅を測定したり、測長機でパターン幅を測長するなどして、回路パターンの仕上がり状態を評価するようにしている。
【0005】
【発明が解決しようとする課題】
しかしながら、同じ基板でも表面側と裏面側とでは、エッチング液の吹き付け量やエッチング液の基板表面での滞留時間が異なるためエッチング精度が異なる。また、同一面でも同様な理由により中央部分と端の部分とではエッチング精度が異なる。
【0006】
したがって、1枚のテスト基板について、その複数個所を観察して総合的に評価する必要があるが、上記従来の方法では多くの時間を要するため、評価時間の短縮が要望されていた。
【0007】
【課題を解決するための手段】
上記課題を解決するため、本発明は、エッチングレジストを有する銅張積層基板をテスト基板とし、上記テスト基板の複数個所に同一のテストパターンをフォトマスクを介して露光・現像した後、エッチング液により不要の銅箔部分を除去して上記テスト基板の複数個所に同一のテストパターンを形成し、各テストパターンについて同一の2点間の抵抗値を測定し、その抵抗値をパターン幅に換算することにより、上記テスト基板の全面を対象として、回路パターンの仕上がり状態を想定しエッチング精度を評価するにあたって、上記各テストパターンには、互いに直交する方向に形成された第1テストパターンと第2テストパターンとが対として含まれ、上記第1および第2テストパターンはともに、上記2点間の抵抗値測定用として同一側に配置された一対の引出電極と、上記一対の引出電極の間に少なくとも2つの配線を直列に接続するための中継電極とを有し、上記一方の引出電極と上記中継電極との間および上記他方の引出電極と上記中継電極との間に、それぞれ所定の線幅,線間幅でジグザグ状に形成された配線が電気的に接続されている同一パターンとして形成され、上記エッチング液により不要の銅箔部分を除去するエッチングラインでの上記テスト基板の搬送方向に対して、上記第1テストパターンが上記搬送方向と平行な縦パターンとして配置され、上記第2テストパターンが上記搬送方向と直交する横パターンとして配置されていることを特徴としており、これによれば、抵抗測定により回路パターンの仕上がり状態を短時間に評価することができる。
【0009】
本発明の好ましい態様によれば、上記各テストパターンは、上記テスト基板の全面にわたってX−Yマトリクス状に規則的に形成される。
【0010】
本発明において、上記各配線の間には、どこにも電気的に接続されていない目視観察用の配線が所定の線幅,線間幅でバーグラフ状に形成されていることが好ましい。また、本発明には、上記テスト基板が両面基板であり、その表裏両面に、上記各テストパターンが形成されている態様も含まれる。
【0011】
【発明の実施の形態】
図1に本発明の実施形態としてのテスト基板1の上面(表面)1Uを示し、図2にその下面(裏面)1Lを示す。すなわち、このテスト基板1は両面基板である。上面1Uと下面1Lには、同一のテストパターンが同一の配列で形成されている。
【0012】
この実施形態において、テストパターンには、抵抗値測定用のテストパターン2と銅厚測定用のテストパターン3とが含まれている。テストパターン2とテストパターン3は、テスト基板1の全面に分布するようにX−Yのマトリクス配列にしたがって交互に配置されている。
【0013】
テスト基板1は、両面銅張積層板にエッチングレジストを形成し、各テストパターン2,3を有するフォトマスクを介して露光し現像したもので、各テストパターン2,3上にはエッチングレジストが残されている。
【0014】
図3に1つの抵抗値測定用のテストパターン2を拡大して示す。テストパターン2には、4つのテストパターン21〜24が含まれている。この実施形態において、テストパターン21,22は線幅および線間がともに100μmのパターンであるが、一方のテストパターン21は縦パターンであり、他方のテストパターン22は横パターンである。
【0015】
これに対して、テストパターン23,24は線幅および線間がともに75μmのパターンであるが、一方のテストパターン23は横パターンであり、他方のテストパターン24は縦パターンである。なお、縦パターンとはエッチングラインでの搬送方向と平行な方向に形成されたパターンであり、横パターンとはエッチングラインでの搬送方向と直交する方向に形成されたパターンである。また、各パターンの線幅および線間は目指すエッチング精度によって任意に選択されてよい。
【0016】
テストパターン21,22は、向きが異なるだけでパターン形状は同一である。すなわち、同一側に配置された一対の引出電極251,252と、それらの間に配置された中継電極253とを備え、一方の引出電極251と中継電極253との間には、線幅100μmの配線254がジグザク状に形成されている。
【0017】
他方の引出電極252と中継電極253との間にも、線幅100μmの配線255がジグザク状に形成されており、引出電極251と引出電極252は、配線254、中継電極253および配線255により電気的に接続されている。
【0018】
配線254と配線255の間には、線幅100μm,線間100μmとした配線256がバーグラフ状に形成されている。この配線256は目視観察用であって、どこにも接続されいない。なお、配線254の線間幅は、配線255の線間幅よりも広くなっているが、これはエッチング精度と線間幅の関係を見るためで、線の密集度によって線幅が変わることが予想されるからである。
【0019】
同じく、テストパターン23,24も、向きが異なるだけでパターン形状は同一である。すなわち、同一側に配置された一対の引出電極261,262と、それらの間に配置された中継電極263とを備え、一方の引出電極261と中継電極263との間には、線幅75μmの配線264がジグザク状に形成されている。
【0020】
他方の引出電極262と中継電極263との間にも、線幅75μmの配線265がジグザク状に形成されており、引出電極261と引出電極262は、配線264、中継電極263および配線265により電気的に接続されている。
【0021】
配線264と配線265の間には、線幅75μm,線間75μmとした目視観察用の配線256がバーグラフ状に形成されている。また上記と同じく、エッチング精度と線間幅の関係を見るため、配線264の線間幅は、配線265の線間幅よりも広くなっている。
【0022】
銅厚測定用のテストパターン3はベタパターンであり、これはエッチングの進行速度を観察するためのものである。本発明において、このテストパターン3は任意的構成要素である。
【0023】
本発明では、テスト基板1を実工程のエッチングラインに流してエッチングした後、テストパターン2の抵抗値を測定することにより、エッチングラインのエッチング精度を評価する。抵抗値がパターン幅に反比例することから、あらかじめその相対係数を求めておくことにより、抵抗値からパターン幅が分かる。
【0024】
なお、製品基板の線幅が100μmである場合には、テストパターン21,22の引出電極251,252間の抵抗を測定し、また、製品基板の線幅が75μmである場合には、テストパターン23,24の引出電極261,262間の抵抗を測定して、それら各製品基板を流すエッチングラインのエッチング精度を評価すればよい。
【0025】
係数は、次のようにして求められる。例えば、銅厚35μm、幅100μmで所定の長さの配線パターンの抵抗値が1.25Ωであるとすると、これを基準値として、測定抵抗値が1.00Ωであれば、係数は1.00/1.25=0.800で、線幅は100μm/0.800=125μmと推定できる。
【0026】
また、測定抵抗値が例えば1.67Ωであれば、係数は1.67/1.25=1.333で、線幅は100μm/1.333=75μmと推定できる。このようにして求められた評価基準の一例を次表に示す。
【0027】
【表1】

Figure 0004640557
【0028】
また、基板サイズ510×510mmで厚さ0.8mm(銅厚片面35μm)の両面銅張積層板に、エッチングレジストを40μm厚に塗布し、この基板の両面に図1,2に示したテストパターン2を露光・現像してテスト基板を得、このテスト基板を塩銅エッチャントのエッチングラインにて、搬送速度3.6mm/min,ライン滞留時間146secの条件でエッチングした後、線幅100μmの縦テストパターン21と、線幅100μmの横テストパターン22の抵抗値を測定し、上記表1の評価基準にあてはめて評価したのて、その結果を図4,5に示す。
【0029】
図4(a)はテスト基板上面における縦テストパターン21の抵抗値による評価結果で、図4(b)はテスト基板下面における縦テストパターン21の抵抗値による評価結果である。また、図5(a)はテスト基板上面における横テストパターン22の抵抗値による評価結果で、図5(b)はテスト基板下面における横テストパターン22の抵抗値による評価結果である。
【0030】
なお、抵抗測定は任意の方法によってよいが、例えばピンボード式もしくはX−Y式などの回路基板検査機を用いることにより、各テストパターンの抵抗値を高速度に測定することができる。
【0031】
また、テストパターンの線幅は、製品基板に合わせて任意に選択されてよい。
上記実施形態では、各テストパターンの抵抗値を引出電極間で測定するようにしいるが、場合によっては、一方の引出電極と中継電極との間の抵抗を測定するようにしてもよい。
【0032】
【発明の効果】
以上説明したように、本発明によれば、エッチングにより形成された回路パターンの所定の2点間の抵抗値を測定し、その抵抗値をパターン幅に換算して回路パターンの仕上がり状態を判定するようにしたことにより、短時間でエッチング精度を評価することができる。
【図面の簡単な説明】
【図1】本発明の実施形態としてのテスト基板の上面側を示した平面図。
【図2】上記テスト基板の下面側を示した平面図。
【図3】上記テスト基板に設けられている抵抗測定用テストパターンの拡大平面図。
【図4】上記テスト基板の評価結果を示した説明図。
【図5】上記テスト基板の評価結果を示した説明図。
【符号の説明】
1 テスト基板
2 抵抗測定用テストパターン
21 線幅100μmの縦テストパターン
22 線幅100μmの横テストパターン
23 線幅75μmの横テストパターン
24 線幅75μmの縦テストパターン
251,252,261,262 引出電極
253,263 中継電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for evaluating etching accuracy of a printed circuit board and a test substrate thereof, and more particularly, to a technique that can perform etching accuracy evaluation for the entire surface of the substrate in a short time with high accuracy.
[0002]
[Prior art]
With the demand for miniaturization of equipment, circuit patterns have been increasingly refined, and in recent years, the pattern width has been required to be several tens of microns. A circuit pattern is roughly divided and formed through an etching resist forming process, an exposure / development process, an etching process, and a cleaning process, and the etching process is particularly related to the finished state of the circuit pattern.
[0003]
That is, in the etching process, while the circuit board is sent at a predetermined conveyance speed, the etching solution is sprayed from the nozzles on both the front and back surfaces to remove unnecessary copper foil portions, but the conveyance speed (process residence time) Etching accuracy depends on the composition of the etching solution.
[0004]
Therefore, etching process control is extremely important. Conventionally, a test substrate is appropriately flowed through the etching line, and the pattern width is measured from the cross section as a cross section method, or the pattern width is measured with a length measuring machine. Thus, the finished state of the circuit pattern is evaluated.
[0005]
[Problems to be solved by the invention]
However, even with the same substrate, the etching accuracy differs between the front surface side and the back surface side because the amount of the etching solution sprayed and the residence time of the etching solution on the substrate surface are different. Further, even on the same surface, the etching accuracy differs between the central portion and the end portion for the same reason.
[0006]
Accordingly, it is necessary to comprehensively evaluate a single test substrate by observing a plurality of locations thereof, but the conventional method requires a lot of time, and thus a reduction in evaluation time has been demanded.
[0007]
[Means for Solving the Problems]
In order to solve the above problems, the present invention uses a copper-clad laminated substrate having an etching resist as a test substrate, exposes and develops the same test pattern on a plurality of locations of the test substrate through a photomask, and then uses an etching solution. Remove unnecessary copper foil parts, form the same test pattern at multiple locations on the test board, measure the resistance value between the same two points for each test pattern, and convert the resistance value to the pattern width Accordingly, when evaluating the etching accuracy on the whole surface of the test substrate assuming the finished state of the circuit pattern, each test pattern includes a first test pattern and a second test pattern formed in directions orthogonal to each other. Are included as a pair, and both the first and second test patterns are the same for measuring the resistance value between the two points. A pair of lead electrodes disposed, and a relay electrode for connecting at least two wires in series between the pair of lead electrodes, between one of the lead electrode and the relay electrode above and the Between the other extraction electrode and the relay electrode, a wiring formed in a zigzag shape with a predetermined line width and an inter-line width is formed as the same pattern electrically connected. The first test pattern is arranged as a vertical pattern parallel to the transport direction with respect to the transport direction of the test substrate on the etching line for removing the copper foil portion, and the second test pattern is orthogonal to the transport direction. It is characterized by being arranged as a horizontal pattern. According to this, the finished state of the circuit pattern can be evaluated in a short time by resistance measurement.
[0009]
According to a preferred embodiment of the present invention, the upper Symbol each test pattern is regularly formed an X-Y matrix form over the entire surface of the test substrate.
[0010]
In the present invention, it is preferable that a wiring for visual observation that is not electrically connected anywhere is formed in a bar graph shape with a predetermined line width and a line width between the respective wirings. Further, the present invention includes an embodiment in which the test substrate is a double-sided substrate, and the test patterns are formed on both the front and back surfaces.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows an upper surface (front surface) 1U of a test substrate 1 as an embodiment of the present invention, and FIG. 2 shows a lower surface (back surface) 1L thereof. That is, the test board 1 is a double-sided board. The same test pattern is formed in the same arrangement on the upper surface 1U and the lower surface 1L.
[0012]
In this embodiment, the test pattern includes a test pattern 2 for measuring resistance value and a test pattern 3 for measuring copper thickness. The test pattern 2 and the test pattern 3 are alternately arranged according to an XY matrix arrangement so as to be distributed over the entire surface of the test substrate 1.
[0013]
The test substrate 1 is obtained by forming an etching resist on a double-sided copper-clad laminate, exposing and developing it through a photomask having the test patterns 2 and 3, and leaving the etching resist on the test patterns 2 and 3. Has been.
[0014]
FIG. 3 shows an enlarged test pattern 2 for measuring one resistance value. The test pattern 2 includes four test patterns 21 to 24. In this embodiment, the test patterns 21 and 22 are both 100 μm in line width and line spacing, but one test pattern 21 is a vertical pattern and the other test pattern 22 is a horizontal pattern.
[0015]
In contrast, the test patterns 23 and 24 are patterns having a line width and a line spacing of 75 μm, but one test pattern 23 is a horizontal pattern and the other test pattern 24 is a vertical pattern. The vertical pattern is a pattern formed in a direction parallel to the conveyance direction in the etching line, and the horizontal pattern is a pattern formed in a direction orthogonal to the conveyance direction in the etching line. Further, the line width of each pattern and the distance between the lines may be arbitrarily selected depending on the target etching accuracy.
[0016]
The test patterns 21 and 22 have the same pattern shape except for the orientation. That is, a pair of extraction electrodes 251 and 252 arranged on the same side and a relay electrode 253 arranged between them are provided, and between the one extraction electrode 251 and the relay electrode 253, a line width of 100 μm is provided. The wiring 254 is formed in a zigzag shape.
[0017]
A wiring 255 having a line width of 100 μm is also formed in a zigzag shape between the other extraction electrode 252 and the relay electrode 253, and the extraction electrode 251 and the extraction electrode 252 are electrically Connected.
[0018]
Between the wiring 254 and the wiring 255, a wiring 256 having a line width of 100 μm and a line spacing of 100 μm is formed in a bar graph shape. The wiring 256 is for visual observation and is not connected anywhere. Note that the line width of the wiring 254 is larger than the line width of the wiring 255. This is because the relationship between the etching accuracy and the line width is observed, and the line width may change depending on the line density. Because it is expected.
[0019]
Similarly, the test patterns 23 and 24 have the same pattern shape except for the orientation. That is, a pair of extraction electrodes 261 and 262 arranged on the same side and a relay electrode 263 arranged therebetween are provided, and a line width of 75 μm is provided between one extraction electrode 261 and the relay electrode 263. The wiring 264 is formed in a zigzag shape.
[0020]
A wiring 265 having a line width of 75 μm is also formed in a zigzag shape between the other extraction electrode 262 and the relay electrode 263. The extraction electrode 261 and the extraction electrode 262 are electrically Connected.
[0021]
Between the wiring 264 and the wiring 265, a visual observation wiring 256 having a line width of 75 μm and a line spacing of 75 μm is formed in a bar graph shape. Similarly to the above, the line width of the wiring 264 is wider than the line width of the wiring 265 to see the relationship between the etching accuracy and the line width.
[0022]
The test pattern 3 for measuring the copper thickness is a solid pattern for observing the etching progress rate. In the present invention, the test pattern 3 is an optional component.
[0023]
In the present invention, the etching accuracy of the etching line is evaluated by measuring the resistance value of the test pattern 2 after flowing the test substrate 1 through the etching line in the actual process and etching it. Since the resistance value is inversely proportional to the pattern width, the pattern width can be determined from the resistance value by obtaining the relative coefficient in advance.
[0024]
When the line width of the product substrate is 100 μm, the resistance between the extraction electrodes 251 and 252 of the test patterns 21 and 22 is measured, and when the line width of the product substrate is 75 μm, the test pattern What is necessary is just to measure the resistance between the 23 and 24 extraction electrodes 261 and 262, and to evaluate the etching accuracy of the etching line which flows those product substrates.
[0025]
The coefficient is obtained as follows. For example, assuming that the resistance value of a wiring pattern having a copper thickness of 35 μm, a width of 100 μm and a predetermined length is 1.25Ω, if the measured resistance value is 1.00Ω with this as a reference value, the coefficient is 1.00. /1.25=0.800, and the line width can be estimated as 100 μm / 0.800 = 125 μm.
[0026]
If the measured resistance value is, for example, 1.67Ω, the coefficient is 1.67 / 1.25 = 1.333, and the line width can be estimated to be 100 μm / 1.333 = 1.75 μm. An example of the evaluation criteria thus obtained is shown in the following table.
[0027]
[Table 1]
Figure 0004640557
[0028]
An etching resist is applied to a double-sided copper-clad laminate having a substrate size of 510 × 510 mm and a thickness of 0.8 mm (copper thickness on one side: 35 μm) to a thickness of 40 μm, and the test pattern shown in FIGS. 2 is exposed and developed to obtain a test substrate. This test substrate is etched on a salt copper etchant etching line under conditions of a conveyance speed of 3.6 mm / min and a line residence time of 146 sec, and then a vertical test with a line width of 100 μm. The resistance values of the pattern 21 and the lateral test pattern 22 having a line width of 100 μm were measured and evaluated according to the evaluation criteria shown in Table 1, and the results are shown in FIGS.
[0029]
FIG. 4A shows an evaluation result based on the resistance value of the vertical test pattern 21 on the upper surface of the test substrate, and FIG. 4B shows an evaluation result based on the resistance value of the vertical test pattern 21 on the lower surface of the test substrate. FIG. 5A shows an evaluation result based on the resistance value of the horizontal test pattern 22 on the upper surface of the test substrate, and FIG. 5B shows an evaluation result based on the resistance value of the horizontal test pattern 22 on the lower surface of the test substrate.
[0030]
The resistance may be measured by any method, but the resistance value of each test pattern can be measured at a high speed by using a circuit board inspection machine such as a pin board type or an XY type.
[0031]
Further, the line width of the test pattern may be arbitrarily selected according to the product substrate.
In the above embodiment, the resistance value of each test pattern is measured between the extraction electrodes. However, in some cases, the resistance between one extraction electrode and the relay electrode may be measured.
[0032]
【The invention's effect】
As described above, according to the present invention, the resistance value between two predetermined points of the circuit pattern formed by etching is measured, and the resistance value is converted into the pattern width to determine the finished state of the circuit pattern. By doing so, the etching accuracy can be evaluated in a short time.
[Brief description of the drawings]
FIG. 1 is a plan view showing an upper surface side of a test substrate as an embodiment of the present invention.
FIG. 2 is a plan view showing a lower surface side of the test board.
FIG. 3 is an enlarged plan view of a resistance measurement test pattern provided on the test board.
FIG. 4 is an explanatory view showing an evaluation result of the test board.
FIG. 5 is an explanatory view showing an evaluation result of the test board.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Test board 2 Resistance measurement test pattern 21 Vertical test pattern 22 with a line width of 100 μm Horizontal test pattern 23 with a line width of 100 μm Horizontal test pattern 24 with a line width of 75 μm Vertical test patterns 251, 252, 261 and 262 with a line width of 75 μm 253,263 Relay electrode

Claims (4)

エッチングレジストを有する銅張積層基板をテスト基板とし、上記テスト基板の複数個所に同一のテストパターンをフォトマスクを介して露光・現像した後、エッチング液により不要の銅箔部分を除去して上記テスト基板の複数個所に同一のテストパターンを形成し、各テストパターンについて同一の2点間の抵抗値を測定し、その抵抗値をパターン幅に換算することにより、上記テスト基板の全面を対象として、回路パターンの仕上がり状態を想定しエッチング精度を評価するにあたって、
上記各テストパターンには、互いに直交する方向に形成された第1テストパターンと第2テストパターンとが対として含まれ、上記第1および第2テストパターンはともに、上記2点間の抵抗値測定用として同一側に配置された一対の引出電極と、上記一対の引出電極の間に少なくとも2つの配線を直列に接続するための中継電極とを有し、上記一方の引出電極と上記中継電極との間および上記他方の引出電極と上記中継電極との間に、それぞれ所定の線幅,線間幅でジグザグ状に形成された配線が電気的に接続されている同一パターンとして形成され、
上記エッチング液により不要の銅箔部分を除去するエッチングラインでの上記テスト基板の搬送方向に対して、上記第1テストパターンが上記搬送方向と平行な縦パターンとして配置され、上記第2テストパターンが上記搬送方向と直交する横パターンとして配置されていることを特徴とするエッチング精度評価方法。
Using a copper-clad laminate with an etching resist as a test substrate, exposing and developing the same test pattern on a plurality of locations on the test substrate through a photomask, and then removing unnecessary copper foil portions with an etching solution By forming the same test pattern at a plurality of locations on the substrate, measuring the resistance value between the same two points for each test pattern, and converting the resistance value to the pattern width, the entire surface of the test substrate is targeted, In evaluating the etching accuracy assuming the finished state of the circuit pattern,
Each of the test patterns includes a first test pattern and a second test pattern formed in a direction perpendicular to each other as a pair, and both the first and second test patterns measure resistance values between the two points. A pair of extraction electrodes arranged on the same side for use, and a relay electrode for connecting at least two wires in series between the pair of extraction electrodes, the one extraction electrode and the relay electrode And between the other extraction electrode and the relay electrode are formed as the same pattern in which wirings formed in a zigzag shape with a predetermined line width and inter-line width are electrically connected,
The first test pattern is arranged as a vertical pattern parallel to the transport direction with respect to the transport direction of the test substrate in the etching line for removing unnecessary copper foil portions with the etchant, and the second test pattern is An etching accuracy evaluation method, wherein the etching accuracy evaluation method is arranged as a horizontal pattern orthogonal to the transport direction.
上記各テストパターンが、上記テスト基板の全面にわたってX−Yマトリクス状に規則的に形成されることを特徴とする請求項1に記載のエッチング精度評価方法。  2. The etching accuracy evaluation method according to claim 1, wherein each of the test patterns is regularly formed in an XY matrix over the entire surface of the test substrate. 上記各配線の間には、どこにも電気的に接続されていない目視観察用の複数本の配線が所定の線幅,線間幅で互いに平行に形成されていることを特徴とする請求項1または2に記載のエッチング精度評価方法。2. A plurality of wirings for visual observation that are not electrically connected anywhere are formed between the wirings in parallel with each other with a predetermined line width and an inter-line width. Or the etching accuracy evaluation method according to 2 above. 上記テスト基板が両面基板であり、その表裏両面に、上記各テストパターンが形成されていることを特徴とする請求項1,2または3に記載のエッチング精度評価方法。  4. The etching accuracy evaluation method according to claim 1, wherein the test substrate is a double-sided substrate, and the test patterns are formed on both front and back surfaces.
JP2000263182A 2000-08-31 2000-08-31 Etching accuracy evaluation method Expired - Lifetime JP4640557B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000263182A JP4640557B2 (en) 2000-08-31 2000-08-31 Etching accuracy evaluation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000263182A JP4640557B2 (en) 2000-08-31 2000-08-31 Etching accuracy evaluation method

Publications (2)

Publication Number Publication Date
JP2002069671A JP2002069671A (en) 2002-03-08
JP4640557B2 true JP4640557B2 (en) 2011-03-02

Family

ID=18750765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000263182A Expired - Lifetime JP4640557B2 (en) 2000-08-31 2000-08-31 Etching accuracy evaluation method

Country Status (1)

Country Link
JP (1) JP4640557B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116170940A (en) * 2023-04-21 2023-05-26 广州添利电子科技有限公司 PCB test board

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234826A (en) * 2006-02-28 2007-09-13 Fujikura Ltd Flexible printed wiring board
CN111505059A (en) * 2020-03-25 2020-08-07 上海玖银电子科技有限公司 Silver paste detection method
CN112188726B (en) * 2020-10-20 2021-11-12 深圳市强达电路股份有限公司 Multilayer board for performing V _ CUT depth detection through electrical test

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3268184B2 (en) * 1995-12-11 2002-03-25 シャープ株式会社 Printed wiring board manufacturing equipment
JP3772425B2 (en) * 1996-11-06 2006-05-10 富士通株式会社 Method for evaluating printed circuit board patterning process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116170940A (en) * 2023-04-21 2023-05-26 广州添利电子科技有限公司 PCB test board

Also Published As

Publication number Publication date
JP2002069671A (en) 2002-03-08

Similar Documents

Publication Publication Date Title
JP5829165B2 (en) Inspection mark and printed circuit board having the same
JP2575109B2 (en) Printed wiring board
JP4640557B2 (en) Etching accuracy evaluation method
EP1691589A1 (en) Wired circuit board and producing method thereof
US7925999B2 (en) Method of modifying vias connection of printed circuit boards
TWI753476B (en) Printed circuit and testing method of copper thickness
CN110418509B (en) Circuit compensation method for meeting specific etching factor requirement of PCB
CN115802601B (en) A flush printed circuit board and its production method
JP2003017830A (en) Manufacturing method and inspection method of printed circuit board
CN1669372B (en) Select area for solder placement
Zhang et al. A two-layer high density printed circuit board and its reliability
CN100455163C (en) Manufacturing method of printed circuit board
JP4358682B2 (en) Conductivity inspection method for conductor pattern of suspension board with circuit
KR200217494Y1 (en) A pcb
CN100576526C (en) Circuit structure for realizing upper and lower metal interconnection
KR101060660B1 (en) Scale index device, substrate having same, forming method thereof, method and apparatus for measuring deformation of substrate using same
JP2022135197A (en) flexible printed wiring board
JP5971516B2 (en) Wiring board inspection method
CN120405033A (en) A detection method for evaluating the ability of etching solution to form fine circuits
JPH0243798A (en) Printed wiring board and manufacture thereof
JPH04110491A (en) Circuit board
CN120970566A (en) A method and apparatus for monitoring the etching accuracy of printed circuit boards.
CN121968464A (en) Method for manufacturing wired circuit board, and aggregate sheet
JP2008028213A (en) Circuit board and inspection method therefor
JPS5943745Y2 (en) printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101117

R150 Certificate of patent or registration of utility model

Ref document number: 4640557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term