JP4645009B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4645009B2 JP4645009B2 JP2003193396A JP2003193396A JP4645009B2 JP 4645009 B2 JP4645009 B2 JP 4645009B2 JP 2003193396 A JP2003193396 A JP 2003193396A JP 2003193396 A JP2003193396 A JP 2003193396A JP 4645009 B2 JP4645009 B2 JP 4645009B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- charge transfer
- circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路に関し、特にスイッチング電源をソフトスタートさせる半導体集積回路に関する。
【０００２】
【従来の技術】
負荷を駆動するスイッチング素子は、例えば、負荷に電解コンデンサなどが接続されている場合、起動時（例えば、電源投入時）に過電流が流れる恐れがある。これを防止するため、スイッチング電源をソフトスタートさせる半導体集積回路がある。この半導体集積回路は、スイッチング素子に出力するパルス電圧の幅を徐々に広げていき、安定した起動を行う（例えば、特許文献１参照）。
【０００３】
図１３は、従来の半導体集積回路の回路図である。図に示すように、半導体集積回路１０１は、電流源Ｉ１０１、ダイオードＤ１０１、抵抗Ｒ１０１，Ｒ１０２、コンパレータＺ１０１、基準電圧生成回路１０２、及び端子ＲＥＦ，ＣＯＭＰ，ＩＮ−を有している。また、半導体集積回路１０１には、ダイオードＤ１０２，Ｄ１０３、抵抗Ｒ１０３、及びコンデンサＣ１０１が外付けされている。
【０００４】
図示してないが、半導体集積回路１０１によって駆動されるスイッチング素子は、トランスを介して負荷を駆動する。端子ＣＯＭＰには、このトランスの２次側の電圧がフィードバックされる。端子ＣＯＭＰには、コンデンサＣ１０１、抵抗Ｒ１０３等の外付け部品が接続されているので、端子ＣＯＭＰの電圧は、この外付け部品の時定数に従って徐々に上昇し、コンパレータＺ１０１の正極端子＋に入力される。なお、コンパレータＺ１０１の負極端子−には、端子ＩＮ−により、トランスの１次側の電圧がフィードバックされる。また、コンパレータＺ１０１は、電圧ＬＭＴ＋，ＬＭＴ−が入力される。
【０００５】
図１４は、コンパレータの回路図である。図に示すように、コンパレータＺ１０１は、バイポーラのトランジスタＴｒ１０１〜Ｔｒ１０４、電流源Ｉ１０２，Ｉ１０３、コンパレータＺ１０２を有している。
【０００６】
トランジスタＴｒ１０１，Ｔｒ１０２は、電圧ＬＭＴ＋と正極端子＋に入力される電圧の低い方の電圧をコンパレータＺ１０２の正極端子＋に入力する。トランジスタＴｒ１０３，Ｔｒ１０４は、電圧ＬＭＴ−と負極端子−に入力される電圧の低い方の電圧をコンパレータＺ１０２の負極端子−に入力する。
【０００７】
コンパレータＺ１０２は、正極端子＋と負極端子−に入力される信号電圧を比較し、正極端子＋の電圧の方が高ければＨ状態、負極端子−の電圧の方が高ければＬ状態を出力する。なお、コンパレータＺ１０１の正極端子＋に入力される電圧は徐々に上昇し、負極端子−に入力される電圧は振幅が徐々に大きくなる三角波状の電圧であり、コンパレータＺ１０２からは、スイッチング素子がオンする時間が徐々に長くなるようにパルス電圧ＲＢが出力される。
【０００８】
他の従来例として、大容量のコンデンサのみを外付けした半導体集積回路がある。図１５は、従来の他の例の半導体集積回路の回路図である。図１５において、図１３と同じものには同じ符号を付し、その説明を省略する。図に示すように、半導体集積回路は、端子ＣＳを有している。端子ＣＳには、外付けの大容量のコンデンサＣ１０２が接続される。起動時、電流源Ｉ１０４の電流は、コンデンサＣ１０２の充電によって徐々に上昇し、この電流による電圧が、電圧ＬＭＴ＋としてコンパレータＺ１０１に入力される。コンパレータＺ１０１は、徐々に上昇する電圧ＬＭＴ＋によっても、スイッチング電源にソフトスタートをさせるためのパルス電圧ＲＢを出力する。
【０００９】
このように従来の半導体集積回路では、コンデンサ、抵抗等の外付け部品によって、徐々に上昇する電圧を生成し、ソフトスタート機能を有するようになっている。なお、徐々に上昇する電圧を生成する回路として、昇圧回路、チャージポンプなどがある（例えば、特許文献２〜４参照）。これらは、昇圧が目的であり、供給される電源電圧以上の電圧を出力するようになっている。
【００１０】
【特許文献１】
特開２００１−２５０９１８号公報（第４頁、第１図）
【特許文献２】
特開平６−２６１５３８号公報（第４頁、第３図）
【特許文献３】
特開平８−２５６４７３号公報（第４頁、第１図）
【特許文献４】
特開平１１−１１０９８９号公報（第４頁、第１図）
【００１１】
【発明が解決しようとする課題】
しかし、外付け部品で得られる数ｍｓ〜数１００ｍｓのソフトスタート時間を得るには、数１０ｎＦ〜数μＦといった大容量のコンデンサ、もしくは、数ｎＡ〜数１００ｎＡの精度の高い微小電流を流すことのできる電流源が必要であり、これらを半導体集積回路に内蔵することは困難という問題点があった。
【００１２】
また、外付け部品を接続するための端子を要するため、半導体集積回路の面積が大きくなり、プリント基板への実装面積が大きくなるという問題点があった。
本発明はこのような点に鑑みてなされたものであり、ソフトスタートをするための外付け部品が不要な半導体集積回路を提供することを目的とする。
【００１３】
また、プリント基板への実装面積を小さくすることができる半導体集積回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明では上記課題を解決するために、スイッチング電源をソフトスタートさせる半導体集積回路において、初段に入力される電荷をクロックに基づいて順次後段に転送し、最終段が出力する出力電圧または出力電流を所定値になるまで徐々に上昇させる複数の電荷転送手段と、前記出力電圧または前記出力電流に応じて電流を出力する電流源と、前記電流源から出力される電流を直列接続された第１の抵抗と第２の抵抗とに流し、前記第１の抵抗と前記第２の抵抗とによって生じる分圧電圧と、直流電源と接続されたトランスの１次側に接続された前記スイッチング電源のスイッチング素子に流れる電流を第３の抵抗に流し、前記第３の抵抗によって生じる電圧との比較結果に基づいて、前記スイッチング電源のスイッチング素子に出力するパルス電圧またはパルス電流のパルス幅を拡大していくパルス出力手段と、を有することを特徴とする半導体集積回路が提供される。
【００１５】
このような半導体集積回路によれば、複数の電荷転送手段は、初段に入力される電荷を順次転送し、最終段が出力する出力電圧または出力電流を徐々に上昇させる。電流源は、出力電圧または出力電流に応じて電流を出力する。パルス出力手段は、電流源から出力される電流を直列接続された第１の抵抗と第２の抵抗とに流し、第１の抵抗と第２の抵抗とによって生じる分圧電圧と、直流電源と接続されたトランスの１次側に接続されたスイッチング電源のスイッチング素子に流れる電流を第３の抵抗に流し、第３の抵抗によって生じる電圧との比較結果に基づいて、スイッチング素子に出力するパルス電圧またはパルス電流のパルス幅を拡大していく。これによって、ソフトスタートをするための外付け部品が不要となる。また、外付け部品を接続するための端子が不要となり、プリント基板への実装面積が小さくなる。
さらに、本発明では上記課題を解決するために、スイッチング電源をソフトスタートさせる半導体集積回路において、初段に入力される電荷をクロックに基づいて順次後段に転送し、最終段が出力する出力電圧を所定値になるまで徐々に上昇させる複数の電荷転送手段と、第１の電圧と前記出力電圧とを比較し、第２の電圧と直流電源と接続されたトランスの１次側に接続された前記スイッチング電源のスイッチング素子に流れる電流を抵抗に流し、前記抵抗に生じる電圧とを比較し、それぞれの比較結果において低かった電圧をさらに比較して、前記スイッチング電源のスイッチング素子に出力するパルス電圧またはパルス電流のパルス幅を拡大していくパルス出力手段と、を有することを特徴とする半導体集積回路が提供される。
このような半導体集積回路によれば、複数の電荷転送手段は、初段に入力される電荷を順次転送し、最終段が出力する出力電圧を徐々に上昇させる。パルス出力手段は、第１の電圧と出力電圧とを比較し、第２の電圧と直流電源と接続されたトランスの１次側に接続されたスイッチング電源のスイッチング素子に流れる電流を抵抗に流し、抵抗に生じる電圧とを比較し、それぞれの比較結果において低かった電圧をさらに比較して、スイッチング電源のスイッチング素子に出力するパルス電圧またはパルス電流のパルス幅を拡大していく。これによって、ソフトスタートをするための外付け部品が不要となる。また、外付け部品を接続するための端子が不要となり、プリント基板への実装面積が小さくなる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図２は、本発明の半導体集積回路の適用例を示した図である。図に示す半導体集積回路１は、端子ＣＯＭＰ，ＩＮ−、ＯＵＴ１，ＯＵＴ２を有している。端子ＯＵＴ１，ＯＵＴ２には、ＮＭＯＳのトランジスタＭ１，Ｍ２が接続されている。トランジスタＭ１のドレインは、トランスＴ１の中途に、トランジスタＭ２のドレインは、トランスＴ１に接続されている。トランジスタＭ１，Ｍ２のソースは、抵抗Ｒ１を介してグランドに接続され、かつ半導体集積回路１の端子ＩＮ−にも接続されている。トランスＴ１の２次側には、ダイオードＤ１を介して負荷３が接続されている。トランスＴ１の２次側は、抵抗Ｒ２、ダイオードＤ２を介してフォトカプラＰＨ１の入力と接続されている。フォトカプラＰＨ１の出力は、半導体集積回路の端子ＣＯＭＰに接続されている。
【００１７】
半導体集積回路１は、スイッチング電源を構成しているトランジスタＭ１，Ｍ２を個々にオン・オフし、直流電源２の電力を負荷３に供給する。半導体集積回路１は、フォトカプラＰＨ１を介して端子ＣＯＭＰにフィードバックされるトランスＴ１の２次側の電圧と、トランジスタＭ１，Ｍ２を介して端子ＩＮ−にフィードバックされるトランスＴ１の１次側の電圧とによって、起動時にソフトスタートを行い、また、定常状態において負荷３に一定の電力を供給するようにしている。
【００１８】
次に、半導体集積回路の詳細について説明する。図１は、第１の実施の形態に係る半導体集積回路の回路図である。図に示すように半導体集積回路は、第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍ、ｎ段カウンタ１１、インバータＺ１、電流源Ｉ１、ダイオードＤ３、抵抗Ｒ３，Ｒ４、コンパレータＺ２、および端子ＣＯＭＰ，ＩＮ−，ＯＵＴ１，ＯＵＴ２を有している。
【００１９】
第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍは直列に接続され、入力される電荷を順次後段の電荷転送回路に出力する。奇数段の第１段電荷転送回路Ｅ１，第３段電荷転送回路Ｅ３,…は、ｎ段カウンタ１１から出力されるクロックに同期して、入力される電荷を次段の偶数段の第２段電荷転送回路Ｅ２，第４段電荷転送回路Ｅ４,…に出力する。偶数段の第２段電荷転送回路Ｅ２，第４段電荷転送回路Ｅ４,…は、インバータＺ１によって反転されたｎ段カウンタ１１のクロックに同期して、入力される電荷を次段の奇数段の第３段電荷転送回路Ｅ３，第５段電荷転送回路Ｅ５,…に出力する。
【００２０】
初段の第１段電荷転送回路Ｅ１には、電圧Ｖｓが入力される。第１段電荷転送回路Ｅ１は、この電圧Ｖｓによる電荷を、ｎ段カウンタ１１のクロックに同期して第２段電荷転送回路Ｅ２に出力する。第２段電荷転送回路Ｅ２は、インバータＺ１によって反転されたｎ段カウンタ１１のクロックに同期して第３段電荷転送回路Ｅ３に出力する。以下同様にして、偶数段の電荷転送回路は、ｎ段カウンタ１１から出力されるクロックに同期して、奇数段の電荷転送回路は、インバータＺ１によって反転されたクロックに同期して電荷を順次後段の電荷転送回路に出力していく。すなわち、第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍは、ｎ段カウンタ１１から出力されるクロックの状態がＨ，Ｌ，Ｈ，…と遷移する度に、電荷を順次後段の回路に出力していく。
【００２１】
第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍには、前段から入力される電圧（電荷による）の振幅を決めるための電圧ＶＲＥＦが入力される。また、第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍは、蓄積している電荷を放電するためのリセットＲＳＴが入力される。
【００２２】
ここで、電荷転送回路の詳細な回路について説明する。図３は、電荷転送回路の回路図である。図に示すように、第ｉ段電荷転送回路は、トランジスタＭ３〜Ｍ５、コンデンサＣ１を有している。トランジスタＭ３は、ＰＭＯＳトランジスタであり、トランジスタＭ４，Ｍ５は、ＮＭＯＳトランジスタである。
【００２３】
トランジスタＭ３のドレインは、トランジスタＭ４のドレインと接続されている。トランジスタＭ４のソースは、コンデンサＣ１、トランジスタＭ５のドレインと接続されている。トランジスタＭ５のソースは、グランドに接続されている。
【００２４】
トランジスタＭ３のゲートには、ｎ段カウンタ１１から出力されるクロックｎＣＬＫが入力される。トランジスタＭ３のソースには、前段の第ｉ−１段電荷転送回路から出力される電荷Ｐｉｎが入力される。
【００２５】
トランジスタＭ４のゲートには、電圧ＶＲＥＦが入力される。トランジスタＭ５のゲートには、リセットＲＳＴが入力される。
クロックｎＣＬＫがＬ状態になると、トランジスタＭ３はオンし、コンデンサＣ１に前段の第ｉ−１段電荷転送回路の電荷Ｐｉｎが充電される。コンデンサＣ１は、後段の第ｉ＋１段電荷転送回路がｎ段カウンタ１１のクロックによって活性化されると、充電していた電荷Ｐｏｕｔを転送（放電）する。
【００２６】
電圧ＶＲＥＦは、電荷Ｐｉｎの充電によって生じるコンデンサＣ１の電圧を決定する。充電によって生じるコンデンサＣ１の電圧の上限は、トランジスタＭ４の閾値電圧をＶｔｈとすると、ＶＲＥＦ−Ｖｔｈとなる。リセットＲＳＴは、Ｈ状態でトランジスタＭ５をオンし、コンデンサＣ１の電荷をグランドに放電する。
【００２７】
なお、全電荷転送回路に同位相のクロックｎＣＬＫを印加する場合、第ｉ段電荷転送回路を、例えば、奇数段の電荷転送回路とすれば、偶数段の電荷転送回路のトランジスタＭ３は、ＮＭＯＳのトランジスタとなる。
【００２８】
図１の説明に戻る。最終段の第ｍ段電荷転送回路Ｅｍの電荷（電荷による電圧または電流）は、電流源Ｉ１に出力される。電流源Ｉ１は、第ｍ段電荷転送回路Ｅｍからの電圧または電流に応じて、出力する電流量を増減する。
【００２９】
第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍは、起動時において電荷を順次後段の回路に出力するので、第ｍ段電荷転送回路Ｅｍの出力する電圧または電流は徐々に上昇し、これによって、電流源Ｉ１から出力される電流も徐々に上昇する。なお、第ｍ段電荷転送回路Ｅｍが出力する電圧値の上限は、図３で説明したようにＶＲＥＦ−Ｖｔｈとなる。
【００３０】
ここで、電圧上昇時間の算出について説明する。まず、電圧上昇１段あたりの段差は、次の式（１）で示される。
【００３１】
【数１】
【００３２】
電圧上昇段数は、（最終段電圧）／（電圧上昇１段あたりの段差）で表され、次の式（２）で示される。
【００３３】
【数２】
【００３４】
よって、電圧上昇時間は、２n×（入力信号周期）×（電圧上昇段数）で求められ、次の式（３）で示される。
【００３５】
【数３】
【００３６】
なお、Ｖｓは第１段電荷転送回路Ｅ１に入力される電圧、Ｃｉは第ｉ段電荷転送回路のコンデンサの容量値、ｍMは電荷転送回路の使用段数、ＶＲＥＦ−Ｖｔｈは電圧上昇終了時の出力電圧、ｎはｎ段カウンタ１１のカウンタ段数（分周比）、Ｔはｎ段カウンタ１１から出力されるクロックの周期である。なお、各素子の漏れ電流の影響は考慮していない。
【００３７】
式（２），（３）が適用される条件は、Ｖｓ≧ＶＲＥＦ−Ｖｔｈであり、Ｖｓ＜ＶＲＥＦ−Ｖｔｈである場合は、最終電圧値はＶｓまでしか上昇しないために、電圧上昇段数の式（２）、電圧上昇時間の式（３）は、それぞれ以下の式（４）、（５）で示される。
【００３８】
【数４】
【００３９】
【数５】
【００４０】
図１の説明に戻る。ｎ段カウンタ１１は、バイナリカウンタで構成されている。ｎ段カウンタ１１は、例えば、第ｍ段を偶数段とすると、外部から入力されるクロックＣＬＫの周波数を１／２n倍して、第１段電荷転送回路Ｅ１，第３段電荷転送回路Ｅ３，…，第ｍ−１段電荷転送回路Ｅｍ−１に、インバータＺ１を介して第２段電荷転送回路Ｅ２，第４段電荷転送回路Ｅ４，…，第ｍ段電荷転送回路Ｅｍに出力する。
【００４１】
電流源Ｉ１は、第ｍ段電荷転送回路Ｅｍから出力される電圧または電流に応じた電流をダイオードＤ３のアノードに出力する。ダイオードＤ３のアノードは、端子ＣＯＭＰと接続され、図２で示したトランスＴ１の２次側のフィードバックで電流が制限される。抵抗Ｒ３，Ｒ４は、ダイオードＤ３から流れる電流によって生じる電圧を分圧する。
【００４２】
コンパレータＺ２の正極端子＋には、抵抗Ｒ３，Ｒ４の分圧が入力される。コンパレータＺ２の負極端子−には、図２で示したトランスＴ１の１次側のフィードバック電圧が入力される。また、コンパレータＺ２には、電圧ＬＭＴ＋，ＬＭＴ−が入力される。
【００４３】
コンパレータＺ２は、図１４で示したコンパレータＺ１０１と同じ回路構成、機能を有する。コンパレータＺ２は、電圧ＬＭＴ＋と正極端子＋に入力される電圧を比較し、さらに、電圧ＬＭＴ−と負極端子−に入力される電圧を比較する。そして、それぞれの低かった方の電圧をさらに比較し、その比較結果に応じてＨ状態及びＬ状態のパルス電圧ＲＢを出力する。
【００４４】
出力回路１２は、コンパレータＺ２から出力されるパルス電圧ＲＢに基づいて、出力するパルス電圧またはパルス電流のパルス幅を変更し、端子ＯＵＴ１，ＯＵＴ２に出力する。出力回路１２には、端子ＯＵＴ１，ＯＵＴ２に出力するパルス電圧またはパルス電流の周波数、デューティ比の基準となるクロックＳＴＣＬＫが入力される。
【００４５】
図４は、コンパレータと出力回路に入出力される電圧波形を示した図である。図に示す波形Ａ１は、コンパレータＺ２の負極端子−に入力される電圧波形を示す。負極端子−には、図２で示したトランスＴ１の１次側の電圧が入力され、波形Ａ１は、三角波状（実際は図に示すようなきれいな三角波ではない）の電圧波形となっている。波形Ａ２は、コンパレータＺ２の正極端子＋に入力される電圧波形を示す。正極端子＋には、第ｍ段電荷転送回路Ｅｍからの電圧が入力されるので、波形Ａ２は、徐々に上昇する電圧波形となっている。
【００４６】
コンパレータＺ２は、波形Ａ２に示す一定の傾きをもった電圧と、波形Ａ１に示す端子ＩＮ−に入力される電圧を比較することによって、図のパルス電圧ＲＢに示すように、波形Ａ１の立上がりからパルス電圧ＲＢの立下りまでの時間が徐々に長くなるパルス電圧を出力する。
【００４７】
出力回路１２は、トランスＴ１からのフィードバックがない場合、基準となるクロックＳＴＣＬＫに基づき、波形Ａ３に示すように一定周期、一定デューティのパルス電圧を出力する。ソフトスタート時では、出力回路１２は、トランスＴ１からのフィードバックにより、パルス電圧ＲＢのＬ状態のタイミングで、波形Ａ３に示すパルス電圧をＬ状態にする。よって、出力回路１２からは、波形Ａ４に示すようなＨ状態の幅が徐々に拡大していくパルス電圧が出力される。なお、出力回路１２は、端子ＯＵＴ２にも同様のパルス電圧を出力する。
【００４８】
以下、図２のソフトスタート時の動作について説明する。半導体集積回路は、負荷を駆動するトランジスタを起動するとき、内蔵している第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍによって、徐々に上昇する電圧を電流源Ｉ１に出力する。コンパレータＺ２の正極端子＋には、徐々に上昇する電圧が入力される。コンパレータＺ２は、正極端子＋に入力される電圧と、負極端子−に入力されるトランスＴ１の１次側の電圧とによって、図４で示したようなパルス電圧ＲＢを出力する。
【００４９】
出力回路１２は、コンパレータＺ２から出力されるパルス電圧ＲＢに基づいて、パルス幅を徐々に拡大していくパルス電圧を端子ＯＵＴ１，ＯＵＴ２に出力する。なお、パルス幅を拡大していく時間は、式（３）で示した時間、もしくはコンパレータＺ２がスイッチング素子のオンしている期間中にＬ状態に反転しなくなるまでの時間となる。
【００５０】
このように、内蔵する第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍによって電荷を転送し、電圧を徐々に上昇させるようにしたので、ソフトスタートをするための、コンデンサなどの外付け部品を不要とすることができる。
【００５１】
また、外付け部品が不要になったことにより、プリント基板の実装面積を小さくすることができる。
また、外付け部品が不要になったことにより、半導体集積回路の外付け部品を接続するための端子が不要となり、コストを低減でき、プリント基板への実装面積を小さくすることができる。
【００５２】
さらに、内蔵困難な大きな容量や、良好な精度をえることができない極端に小さな電流源を必要としないので、回路構成が簡単になる。
なお、電荷転送回路は昇圧が目的ではないので、電圧ＶＲＥＦは半導体集積回路に供給される電源電圧より低い値で十分である。
【００５３】
次に、本発明の第２の実施の形態に係る半導体集積回路を図面を参照して説明する。図５は、第２の実施の形態に係る半導体集積回路の回路図である。図５では図１に対し、最終段の第ｍ段電荷転送回路Ｅｍから出力される電圧を、電圧ＬＭＴ＋としてコンパレータＺ２に出力しているところが異なっている。図５において、図１と同じものには同じ符号を付し、その説明を省略する。
【００５４】
第ｍ段電荷転送回路Ｅｍから出力される電荷による電圧は、コンパレータＺ２に電圧ＬＭＴ＋として入力される。電流源Ｉ２は、一定の電流を出力する電流源である。コンパレータＺ２の正極端子＋には、抵抗Ｒ３，Ｒ４によって分圧された電圧が入力される。
【００５５】
コンパレータＺ２は、電圧ＬＭＴ＋と正極端子＋に入力される電圧を比較し、さらに、電圧ＬＭＴ−と負極端子−に入力される電圧を比較する。そして、それぞれの低かった方の電圧をさらに比較し、その比較結果に応じてＨ状態及びＬ状態のパルス電圧ＲＢを出力する。これによっても、コンパレータＺ２からは、スイッチング素子がオンする時間が徐々に長くなるように、パルス電圧ＲＢが出力される。よって、出力回路１２からは、パルス幅が徐々に拡大していくパルス電圧が出力される。
【００５６】
このように、第ｍ段電荷転送回路Ｅｍの出力を、電圧ＬＭＴ＋としてコンパレータＺ２に入力することによってもソフトスタートが可能である。
次に、本発明の第３の実施の形態に係る半導体集積回路を図面を参照して説明する。図６は、第３の実施の形態に係る半導体集積回路の回路図である。図６では図１に対し、最終段の第ｍ段電荷転送回路Ｅｍが有するコンデンサに予め電荷を充電し、ソフトスタートの所要時間を可変できるところが異なっている。図６において、図１と同じものには同じ符号を付し、その説明を省略する。
【００５７】
図に示す初期値設定回路２１は、第ｍ段電荷転送回路Ｅｍが有するコンデンサに予め電荷を充電するための初期値電圧ＩＮＩＴを出力する。図７は、初期値設定回路の回路図である。図に示すように、初期値設定回路２１は、トランジスタＭ６，Ｍ７、ダイオードＤ４、および抵抗Ｒ５，Ｒ６を有している。トランジスタＭ６は、ＰＭＯＳトランジスタであり、トランジスタＭ７は、ＮＭＯＳトランジスタである。
【００５８】
トランジスタＭ６のゲートには、信号ＲＳＴｉｎｉｔが入力される。トランジスタＭ６のソースには、電圧Ｖｉｎｉｔが入力される。トランジスタＭ６のドレインには、ダイオードＤ４のアノードが接続されている。ダイオードＤ４は、出力側（トランジスタＭ７のソース）から電源側（トランジスタＭ７のドレイン）へのサージ、逆流を防止する。
【００５９】
抵抗Ｒ５，Ｒ６は、直列に接続され、一端に電圧ＶＲＩＮが入力されている。
トランジスタＭ７のゲートには、抵抗Ｒ５，Ｒ６によって分圧された電圧、（Ｒ６・ＶＲＩＮ）／（Ｒ５＋Ｒ６）が入力される。トランジスタＭ７のドレインからは、トランジスタＭ７の閾値電圧をＶｔｈとして、｛（Ｒ６・ＶＲＩＮ）／（Ｒ５＋Ｒ６）｝−Ｖｔｈの初期値電圧ＩＮＩＴが出力される。
【００６０】
初期値設定回路２１は、トランジスタＭ６のゲートに入力される信号ＲＳＴｉｎｉｔによって、動作が活性化、非活性化される。
第ｍ段電荷転送回路Ｅｍは、初期値設定回路２１から出力される初期値電圧ＩＮＩＴによって、自己が有するコンデンサに電荷が充電される。図８は、最終段の電荷転送回路の回路図である。なお、図８において、図３に示したものと同じものには同じ符号を付し、その説明を省略する。図に示すように、最終段の第ｍ段電荷転送回路ＥｍのコンデンサＣ１には、初期値電圧ＩＮＩＴが入力されるようになっている。これにより、第ｍ段電荷転送回路Ｅｍは、初期値電圧ＩＮＩＴが入力されると、その電圧をコンデンサＣ１に充電する。
【００６１】
例えば、ソフトスタート前に、初期値設定回路２１から初期値電圧ＩＮＩＴを出力し、第ｍ段電荷転送回路ＥｍのコンデンサＣ１に、予め電荷を充電させておく。その後ソフトスタートが開始されると、第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍと順次電荷が転送されるが、第ｍ段電荷転送回路ＥｍのコンデンサＣ１には、予め電荷が充電されているので、早くＶＲＥＦ−Ｖｔｈの電圧に達する。
【００６２】
初期値設定回路２１から出力される初期値電圧ＩＮＩＴは、図７に示したように電圧ＶＲＩＮ、または抵抗Ｒ５，Ｒ６を調整することによって可変することができる。よって、第ｍ段電荷転送回路ＥｍのコンデンサＣ１に充電する電荷量を可変することができる。
【００６３】
すなわち、第ｍ段電荷転送回路ＥｍのコンデンサＣ１に予め充電する電荷量を、初期値設定回路２１からの初期値電圧ＩＮＩＴによって調整することにより、ソフトスタート開始までの所要時間を、上昇させる電圧や電流を変更することなく容易に可変することができる。
【００６４】
次に、本発明の第４の実施の形態に係る半導体集積回路を図面を参照して説明する。図９は、第４の実施の形態に係る半導体集積回路の回路図である。図９では図６に対し、最終段の第ｍ段電荷転送回路Ｅｍから出力される電圧が、定電圧源の電圧ＶＥ以上になると、電圧ＶＥを電流源Ｉ１に出力し、電荷転送によるノイズが電流源Ｉ１へ乗ることを防止している。図９において、図６と同じものには同じ符号を付し、その説明を省略する。
【００６５】
図に示す一定電圧出力回路３１には、定電圧源の電圧ＶＥと第ｍ段電荷転送回路Ｅｍから出力される電圧が入力される。一定電圧出力回路３１は、電圧ＶＥと第ｍ段電荷転送回路Ｅｍから出力される電圧と比較し、第ｍ段電荷転送回路Ｅｍから出力される電圧が電圧ＶＥになると電圧ＶＥを電流源Ｉ１に出力する。また、一定電圧出力回路３１は、出力する電圧を電圧ＶＥに切り替えたとき、Ｈ状態のリセットＲＳＴを出力する。第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍは、一定電圧出力回路３１から出力されるリセットＲＳＴによって、コンデンサの電荷が放電される。
【００６６】
ｎ段カウンタ１１の入力には、ＡＮＤ回路Ｚ３が接続されている。ＡＮＤ回路Ｚ３には、リセットＲＳＴとクロックＣＬＫが入力される。ＡＮＤ回路Ｚ３のリセットＲＳＴが入力される端子は、反転端子となっている。ＡＮＤ回路Ｚ３は、一定電圧出力回路３１が、出力する電圧を電圧ＶＥに切り替え、Ｈ状態のリセットＲＳＴを出力しているとき、クロックＣＬＫをｎ段カウンタに出力しない。
【００６７】
図１０は、一定電圧出力回路の回路図である。図に示すように、一定電圧出力回路３１は、コンパレータＺ４、インバータＺ５、アナログスイッチＳＷ１，ＳＷ２を有している。
【００６８】
コンパレータＺ４の負極端子−には、定電圧源の電圧ＶＥが入力される。正極端子＋には、第ｍ段電荷転送回路Ｅｍから出力される電圧が入力される。コンパレータＺ４は、電圧ＶＥと第ｍ段電荷転送回路Ｅｍから出力される電圧とを比較する。そして、第ｍ段電荷転送回路Ｅｍから出力される電圧が電圧ＶＥより小さいときは、Ｌ状態を出力する。第ｍ段電荷転送回路Ｅｍから出力される電圧が電圧ＶＥ以上であるときは、Ｈ状態を出力する。
【００６９】
アナログスイッチＳＷ１は、コンパレータＺ４から出力される電圧と、インバータＺ５によって反転された電圧とによって、入力されている電圧ＶＥを出力電圧ＯＵＴとして出力する。アナログスイッチＳＷ１は、第ｍ段電荷転送回路Ｅｍから出力される電圧が電圧ＶＥ以上であるとき、電圧ＶＥを出力電圧ＯＵＴとして出力する。この場合、リセットＲＳＴは、Ｈ状態で出力される。
【００７０】
アナログスイッチＳＷ２は、コンパレータＺ４から出力される電圧と、インバータＺ５によって反転された電圧とによって、第ｍ段電荷転送回路Ｅｍから出力される電圧を出力電圧ＯＵＴとして出力する。アナログスイッチＳＷ２は、第ｍ段電荷転送回路Ｅｍから出力される電圧が、電圧ＶＥより小さいとき、第ｍ段電荷転送回路Ｅｍから出力される電圧を出力電圧ＯＵＴとして出力する。この場合、リセットＲＳＴは、Ｌ状態で出力される。
【００７１】
一定電圧出力回路３１から出力される出力電圧ＯＵＴは、図９の電流源Ｉ１に出力され、電流源Ｉ１は、この出力電圧ＯＵＴに応じて、電流値が可変する。第ｍ段電荷転送回路Ｅｍから出力される電圧が定電圧源の電圧ＶＥ以上になったとき、一定電圧出力回路３１から定電圧源の電圧ＶＥが電流源Ｉ１に出力される。
【００７２】
これにより、電荷転送によるノイズが電流源Ｉ１に乗ることを防止する。また、第ｍ段電荷転送回路Ｅｍから出力される電圧が定電圧源の電圧ＶＥ以上になったとき、リセットＲＳＴを出力し、ｎ段カウンタ１１のクロックの出力を停止して、コンデンサの放電をし、電流源Ｉ１にノイズが乗ることを防止する。
【００７３】
なお、一定電圧出力回路３１は、定電流源の電流と、第ｍ段電荷転送回路Ｅｍから出力される電圧または電流とを比較し、その比較結果に基づく電流を電流源Ｉ１に出力するようにしてもよい。
【００７４】
また、一定電圧出力回路３１から出力される電圧または電流を電圧ＬＭＴ＋としてコンパレータＺ２に入力することによってもソフトスタートが可能である。
次に、本発明の第５の実施の形態に係る半導体集積回路を図面を参照して説明する。図１１は、第５の実施の形態に係る半導体集積回路の回路図である。図１１では図９に対し、最終段の第ｍ段電荷転送回路Ｅｍから出力される電圧が、定電圧源の電圧ＶＥ以上になると、電荷転送回路のコンデンサを放電することなく、ｎ段カウンタ１１に入力されるクロックＣＬＫを停止するところが異なっている。また、第ｍ段電荷転送回路Ｅｍから出力される電圧が、コンパレータＺ２に電圧ＬＭＴ＋として入力されているところが異なっている。また、一定電流を流す電流源Ｉ３がダイオードＤ３のアノードに接続されている。
【００７５】
図に示す一定電圧出力回路４１には、定電圧源の電圧ＶＥと第ｍ段電荷転送回路Ｅｍから出力される電圧が入力される。一定電圧出力回路４１は、電圧ＶＥと第ｍ段電荷転送回路Ｅｍから出力される電圧と比較し、第ｍ段電荷転送回路Ｅｍから出力される電圧が電圧ＶＥ以上であるときＨ状態のリセットＣＰＲＳＴをＡＮＤ回路Ｚ３に出力する。なお、第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍには、リセットＣＰＲＳＴが出力されないので、これによってコンデンサの電荷が放電されることはない。
【００７６】
第ｍ段電荷転送回路Ｅｍから出力される電圧は、電圧ＬＭＴ＋としてコンパレータＺ２に入力される。図５で説明したのと同様で、第ｍ段電荷転送回路Ｅｍの出力を、電圧ＬＭＴ＋としてコンパレータＺ２に入力することによってもソフトスタートが可能である。なお、電流源Ｉ３を電流制御が可能な電流源とし、第ｍ段電荷転送回路Ｅｍから出力される電圧または電流で、その電流源を制御することによってもソフトスタートが可能である。
【００７７】
ｎ段カウンタ１１の入力には、ＡＮＤ回路Ｚ３が接続されている。ＡＮＤ回路Ｚ３には、リセットＣＰＲＳＴとクロックＣＬＫが入力される。ＡＮＤ回路Ｚ３のリセットＣＰＲＳＴが入力される端子は、反転端子となっている。ＡＮＤ回路Ｚ３は、一定電圧出力回路４１が、Ｈ状態のリセットＣＰＲＳＴを出力しているとき、クロックＣＬＫをｎ段カウンタに出力しない。
【００７８】
図１２は、一定電圧出力回路の回路図である。図に示すように、一定電圧出力回路４１は、コンパレータＺ６から構成されている。
コンパレータＺ６の負極端子−には、定電圧源の電圧ＶＥが入力される。正極端子＋には、第ｍ段電荷転送回路Ｅｍから出力される電圧が入力される。コンパレータＺ６は、電圧ＶＥと第ｍ段電荷転送回路Ｅｍから出力される電圧とを比較する。そして、第ｍ段電荷転送回路Ｅｍから出力される電圧が電圧ＶＥより小さいときは、Ｌ状態のリセットＣＰＲＳＴを出力する。第ｍ段電荷転送回路Ｅｍから出力される電圧が電圧ＶＥ以上であるときは、Ｈ状態のリセットＣＰＲＳＴを出力する。
【００７９】
このように、第ｍ段電荷転送回路Ｅｍから出力される電圧が定電圧源の電圧ＶＥ以上になったとき、Ｈ状態のリセットＣＰＲＳＴを出力する。これにより、ｎ段カウンタ１１のクロックの出力が停止し、電流源Ｉ３にノイズが乗ることを防止する。
【００８０】
なお、電荷転送回路には、リセットＣＰＲＳＴが入力されないので、コンデンサの電荷は放電されず維持され、第ｍ段電荷転送回路Ｅｍから出力される電圧は一定に保たれる。第ｍ段電荷転送回路Ｅｍから出力される電圧が低下した場合は、リセットＣＰＲＳＴが解除（Ｌ状態に遷移）され、ｎ段カウンタ１１はクロックを出力する。電荷転送回路の電荷転送が再開され、電圧が上昇し、再び一定に保たれる。
【００８１】
次に、第１の実施の形態から第５の実施の形態において、ｎ段カウンタ１１と、第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍと、これらが有するコンデンサＣ１とが半導体集積回路を占める面積は、以下の式（６）のように表せる。
【００８２】
【数６】
面積＝１段あたりのカウンタブロック面積×ｎ
＋１段あたりの電荷転送回路（ＭＯＳで形成）の面積×ｍM
＋電荷転送回路が有するコンデンサの総面積 ……（６）
ただし、ｎはカウンタの接続段数、ｍMは電荷転送回路の使用段数である。この面積は、半導体集積回路に内蔵できる十分な大きさとなる。なお、初期値設定回路２１、一定電圧出力回路３１，４１、および配線の面積を考慮しても、半導体集積回路に十分内蔵できる。
【００８３】
【発明の効果】
以上説明したように本発明では、複数の電荷転送手段は、初段に入力される電荷を順次転送し、最終段が出力する出力電圧または出力電流を徐々に上昇させる。電流源は、出力電圧または出力電流に応じて電流を出力する。パルス出力手段は、電流源から出力される電流を直列接続された第１の抵抗と第２の抵抗とに流し、第１の抵抗と第２の抵抗とによって生じる分圧電圧と、直流電源と接続されたトランスの１次側に接続されたスイッチング電源のスイッチング素子に流れる電流を第３の抵抗に流し、第３の抵抗によって生じる電圧との比較結果に基づいて、スイッチング素子に出力するパルス電圧またはパルス電流のパルス幅を拡大していく。これによって、ソフトスタートをするための外付け部品を不要とすることができる。また、外付け部品を接続するための端子が不要となり、プリント基板への実装面積を小さくすることができる。
また、本発明では、複数の電荷転送手段は、初段に入力される電荷を順次転送し、最終段が出力する出力電圧を徐々に上昇させる。パルス出力手段は、第１の電圧と出力電圧とを比較し、第２の電圧と直流電源と接続されたトランスの１次側に接続されたスイッチング電源のスイッチング素子に流れる電流を抵抗に流し、抵抗に生じる電圧とを比較し、それぞれの比較結果において低かった電圧をさらに比較して、スイッチング電源のスイッチング素子に出力するパルス電圧またはパルス電流のパルス幅を拡大していく。これによって、ソフトスタートをするための外付け部品が不要となる。また、外付け部品を接続するための端子が不要となり、プリント基板への実装面積が小さくなる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体集積回路の回路図である。
【図２】本発明の半導体集積回路の適用例を示した図である。
【図３】電荷転送回路の回路図である。
【図４】コンパレータと出力回路に入出力される電圧波形を示した図である。
【図５】第２の実施の形態に係る半導体集積回路の回路図である。
【図６】第３の実施の形態に係る半導体集積回路の回路図である。
【図７】初期値設定回路の回路図である。
【図８】最終段の電荷転送回路の回路図である。
【図９】第４の実施の形態に係る半導体集積回路の回路図である。
【図１０】一定電圧出力回路の回路図である。
【図１１】第５の実施の形態に係る半導体集積回路の回路図である。
【図１２】一定電圧出力回路の回路図である。
【図１３】従来の半導体集積回路の回路図である。
【図１４】コンパレータの回路図である。
【図１５】従来の他の例の半導体集積回路の回路図である。
【符号の説明】
１ 半導体集積回路
２ 直流電源
３ 負荷
１１ ｎ段カウンタ
１２ 出力回路
２１ 初期値設定回路
３１，４１ 一定電圧出力回路
Ｅ１〜Ｅｍ 第１段電荷転送回路〜第ｍ段電荷転送回路
Ｚ１ インバータ
Ｚ２ コンパレータ
Ｚ３ ＡＮＤ回路
Ｒ１〜Ｒ４ 抵抗
Ｉ１，Ｉ２，Ｉ３ 電流源
Ｍ１〜Ｍ２ トランジスタ
Ｄ１〜Ｄ３ ダイオード
Ｔ１ トランス
ＰＨ１ フォトカプラ
ＣＯＭＰ，ＩＮ−，ＯＵＴ１，ＯＵＴ２ 端子
ＶＥ 電圧
【発明の属する技術分野】
本発明は半導体集積回路に関し、特にスイッチング電源をソフトスタートさせる半導体集積回路に関する。
【０００２】
【従来の技術】
負荷を駆動するスイッチング素子は、例えば、負荷に電解コンデンサなどが接続されている場合、起動時（例えば、電源投入時）に過電流が流れる恐れがある。これを防止するため、スイッチング電源をソフトスタートさせる半導体集積回路がある。この半導体集積回路は、スイッチング素子に出力するパルス電圧の幅を徐々に広げていき、安定した起動を行う（例えば、特許文献１参照）。
【０００３】
図１３は、従来の半導体集積回路の回路図である。図に示すように、半導体集積回路１０１は、電流源Ｉ１０１、ダイオードＤ１０１、抵抗Ｒ１０１，Ｒ１０２、コンパレータＺ１０１、基準電圧生成回路１０２、及び端子ＲＥＦ，ＣＯＭＰ，ＩＮ−を有している。また、半導体集積回路１０１には、ダイオードＤ１０２，Ｄ１０３、抵抗Ｒ１０３、及びコンデンサＣ１０１が外付けされている。
【０００４】
図示してないが、半導体集積回路１０１によって駆動されるスイッチング素子は、トランスを介して負荷を駆動する。端子ＣＯＭＰには、このトランスの２次側の電圧がフィードバックされる。端子ＣＯＭＰには、コンデンサＣ１０１、抵抗Ｒ１０３等の外付け部品が接続されているので、端子ＣＯＭＰの電圧は、この外付け部品の時定数に従って徐々に上昇し、コンパレータＺ１０１の正極端子＋に入力される。なお、コンパレータＺ１０１の負極端子−には、端子ＩＮ−により、トランスの１次側の電圧がフィードバックされる。また、コンパレータＺ１０１は、電圧ＬＭＴ＋，ＬＭＴ−が入力される。
【０００５】
図１４は、コンパレータの回路図である。図に示すように、コンパレータＺ１０１は、バイポーラのトランジスタＴｒ１０１〜Ｔｒ１０４、電流源Ｉ１０２，Ｉ１０３、コンパレータＺ１０２を有している。
【０００６】
トランジスタＴｒ１０１，Ｔｒ１０２は、電圧ＬＭＴ＋と正極端子＋に入力される電圧の低い方の電圧をコンパレータＺ１０２の正極端子＋に入力する。トランジスタＴｒ１０３，Ｔｒ１０４は、電圧ＬＭＴ−と負極端子−に入力される電圧の低い方の電圧をコンパレータＺ１０２の負極端子−に入力する。
【０００７】
コンパレータＺ１０２は、正極端子＋と負極端子−に入力される信号電圧を比較し、正極端子＋の電圧の方が高ければＨ状態、負極端子−の電圧の方が高ければＬ状態を出力する。なお、コンパレータＺ１０１の正極端子＋に入力される電圧は徐々に上昇し、負極端子−に入力される電圧は振幅が徐々に大きくなる三角波状の電圧であり、コンパレータＺ１０２からは、スイッチング素子がオンする時間が徐々に長くなるようにパルス電圧ＲＢが出力される。
【０００８】
他の従来例として、大容量のコンデンサのみを外付けした半導体集積回路がある。図１５は、従来の他の例の半導体集積回路の回路図である。図１５において、図１３と同じものには同じ符号を付し、その説明を省略する。図に示すように、半導体集積回路は、端子ＣＳを有している。端子ＣＳには、外付けの大容量のコンデンサＣ１０２が接続される。起動時、電流源Ｉ１０４の電流は、コンデンサＣ１０２の充電によって徐々に上昇し、この電流による電圧が、電圧ＬＭＴ＋としてコンパレータＺ１０１に入力される。コンパレータＺ１０１は、徐々に上昇する電圧ＬＭＴ＋によっても、スイッチング電源にソフトスタートをさせるためのパルス電圧ＲＢを出力する。
【０００９】
このように従来の半導体集積回路では、コンデンサ、抵抗等の外付け部品によって、徐々に上昇する電圧を生成し、ソフトスタート機能を有するようになっている。なお、徐々に上昇する電圧を生成する回路として、昇圧回路、チャージポンプなどがある（例えば、特許文献２〜４参照）。これらは、昇圧が目的であり、供給される電源電圧以上の電圧を出力するようになっている。
【００１０】
【特許文献１】
特開２００１−２５０９１８号公報（第４頁、第１図）
【特許文献２】
特開平６−２６１５３８号公報（第４頁、第３図）
【特許文献３】
特開平８−２５６４７３号公報（第４頁、第１図）
【特許文献４】
特開平１１−１１０９８９号公報（第４頁、第１図）
【００１１】
【発明が解決しようとする課題】
しかし、外付け部品で得られる数ｍｓ〜数１００ｍｓのソフトスタート時間を得るには、数１０ｎＦ〜数μＦといった大容量のコンデンサ、もしくは、数ｎＡ〜数１００ｎＡの精度の高い微小電流を流すことのできる電流源が必要であり、これらを半導体集積回路に内蔵することは困難という問題点があった。
【００１２】
また、外付け部品を接続するための端子を要するため、半導体集積回路の面積が大きくなり、プリント基板への実装面積が大きくなるという問題点があった。
本発明はこのような点に鑑みてなされたものであり、ソフトスタートをするための外付け部品が不要な半導体集積回路を提供することを目的とする。
【００１３】
また、プリント基板への実装面積を小さくすることができる半導体集積回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明では上記課題を解決するために、スイッチング電源をソフトスタートさせる半導体集積回路において、初段に入力される電荷をクロックに基づいて順次後段に転送し、最終段が出力する出力電圧または出力電流を所定値になるまで徐々に上昇させる複数の電荷転送手段と、前記出力電圧または前記出力電流に応じて電流を出力する電流源と、前記電流源から出力される電流を直列接続された第１の抵抗と第２の抵抗とに流し、前記第１の抵抗と前記第２の抵抗とによって生じる分圧電圧と、直流電源と接続されたトランスの１次側に接続された前記スイッチング電源のスイッチング素子に流れる電流を第３の抵抗に流し、前記第３の抵抗によって生じる電圧との比較結果に基づいて、前記スイッチング電源のスイッチング素子に出力するパルス電圧またはパルス電流のパルス幅を拡大していくパルス出力手段と、を有することを特徴とする半導体集積回路が提供される。
【００１５】
このような半導体集積回路によれば、複数の電荷転送手段は、初段に入力される電荷を順次転送し、最終段が出力する出力電圧または出力電流を徐々に上昇させる。電流源は、出力電圧または出力電流に応じて電流を出力する。パルス出力手段は、電流源から出力される電流を直列接続された第１の抵抗と第２の抵抗とに流し、第１の抵抗と第２の抵抗とによって生じる分圧電圧と、直流電源と接続されたトランスの１次側に接続されたスイッチング電源のスイッチング素子に流れる電流を第３の抵抗に流し、第３の抵抗によって生じる電圧との比較結果に基づいて、スイッチング素子に出力するパルス電圧またはパルス電流のパルス幅を拡大していく。これによって、ソフトスタートをするための外付け部品が不要となる。また、外付け部品を接続するための端子が不要となり、プリント基板への実装面積が小さくなる。
さらに、本発明では上記課題を解決するために、スイッチング電源をソフトスタートさせる半導体集積回路において、初段に入力される電荷をクロックに基づいて順次後段に転送し、最終段が出力する出力電圧を所定値になるまで徐々に上昇させる複数の電荷転送手段と、第１の電圧と前記出力電圧とを比較し、第２の電圧と直流電源と接続されたトランスの１次側に接続された前記スイッチング電源のスイッチング素子に流れる電流を抵抗に流し、前記抵抗に生じる電圧とを比較し、それぞれの比較結果において低かった電圧をさらに比較して、前記スイッチング電源のスイッチング素子に出力するパルス電圧またはパルス電流のパルス幅を拡大していくパルス出力手段と、を有することを特徴とする半導体集積回路が提供される。
このような半導体集積回路によれば、複数の電荷転送手段は、初段に入力される電荷を順次転送し、最終段が出力する出力電圧を徐々に上昇させる。パルス出力手段は、第１の電圧と出力電圧とを比較し、第２の電圧と直流電源と接続されたトランスの１次側に接続されたスイッチング電源のスイッチング素子に流れる電流を抵抗に流し、抵抗に生じる電圧とを比較し、それぞれの比較結果において低かった電圧をさらに比較して、スイッチング電源のスイッチング素子に出力するパルス電圧またはパルス電流のパルス幅を拡大していく。これによって、ソフトスタートをするための外付け部品が不要となる。また、外付け部品を接続するための端子が不要となり、プリント基板への実装面積が小さくなる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図２は、本発明の半導体集積回路の適用例を示した図である。図に示す半導体集積回路１は、端子ＣＯＭＰ，ＩＮ−、ＯＵＴ１，ＯＵＴ２を有している。端子ＯＵＴ１，ＯＵＴ２には、ＮＭＯＳのトランジスタＭ１，Ｍ２が接続されている。トランジスタＭ１のドレインは、トランスＴ１の中途に、トランジスタＭ２のドレインは、トランスＴ１に接続されている。トランジスタＭ１，Ｍ２のソースは、抵抗Ｒ１を介してグランドに接続され、かつ半導体集積回路１の端子ＩＮ−にも接続されている。トランスＴ１の２次側には、ダイオードＤ１を介して負荷３が接続されている。トランスＴ１の２次側は、抵抗Ｒ２、ダイオードＤ２を介してフォトカプラＰＨ１の入力と接続されている。フォトカプラＰＨ１の出力は、半導体集積回路の端子ＣＯＭＰに接続されている。
【００１７】
半導体集積回路１は、スイッチング電源を構成しているトランジスタＭ１，Ｍ２を個々にオン・オフし、直流電源２の電力を負荷３に供給する。半導体集積回路１は、フォトカプラＰＨ１を介して端子ＣＯＭＰにフィードバックされるトランスＴ１の２次側の電圧と、トランジスタＭ１，Ｍ２を介して端子ＩＮ−にフィードバックされるトランスＴ１の１次側の電圧とによって、起動時にソフトスタートを行い、また、定常状態において負荷３に一定の電力を供給するようにしている。
【００１８】
次に、半導体集積回路の詳細について説明する。図１は、第１の実施の形態に係る半導体集積回路の回路図である。図に示すように半導体集積回路は、第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍ、ｎ段カウンタ１１、インバータＺ１、電流源Ｉ１、ダイオードＤ３、抵抗Ｒ３，Ｒ４、コンパレータＺ２、および端子ＣＯＭＰ，ＩＮ−，ＯＵＴ１，ＯＵＴ２を有している。
【００１９】
第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍは直列に接続され、入力される電荷を順次後段の電荷転送回路に出力する。奇数段の第１段電荷転送回路Ｅ１，第３段電荷転送回路Ｅ３,…は、ｎ段カウンタ１１から出力されるクロックに同期して、入力される電荷を次段の偶数段の第２段電荷転送回路Ｅ２，第４段電荷転送回路Ｅ４,…に出力する。偶数段の第２段電荷転送回路Ｅ２，第４段電荷転送回路Ｅ４,…は、インバータＺ１によって反転されたｎ段カウンタ１１のクロックに同期して、入力される電荷を次段の奇数段の第３段電荷転送回路Ｅ３，第５段電荷転送回路Ｅ５,…に出力する。
【００２０】
初段の第１段電荷転送回路Ｅ１には、電圧Ｖｓが入力される。第１段電荷転送回路Ｅ１は、この電圧Ｖｓによる電荷を、ｎ段カウンタ１１のクロックに同期して第２段電荷転送回路Ｅ２に出力する。第２段電荷転送回路Ｅ２は、インバータＺ１によって反転されたｎ段カウンタ１１のクロックに同期して第３段電荷転送回路Ｅ３に出力する。以下同様にして、偶数段の電荷転送回路は、ｎ段カウンタ１１から出力されるクロックに同期して、奇数段の電荷転送回路は、インバータＺ１によって反転されたクロックに同期して電荷を順次後段の電荷転送回路に出力していく。すなわち、第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍは、ｎ段カウンタ１１から出力されるクロックの状態がＨ，Ｌ，Ｈ，…と遷移する度に、電荷を順次後段の回路に出力していく。
【００２１】
第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍには、前段から入力される電圧（電荷による）の振幅を決めるための電圧ＶＲＥＦが入力される。また、第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍは、蓄積している電荷を放電するためのリセットＲＳＴが入力される。
【００２２】
ここで、電荷転送回路の詳細な回路について説明する。図３は、電荷転送回路の回路図である。図に示すように、第ｉ段電荷転送回路は、トランジスタＭ３〜Ｍ５、コンデンサＣ１を有している。トランジスタＭ３は、ＰＭＯＳトランジスタであり、トランジスタＭ４，Ｍ５は、ＮＭＯＳトランジスタである。
【００２３】
トランジスタＭ３のドレインは、トランジスタＭ４のドレインと接続されている。トランジスタＭ４のソースは、コンデンサＣ１、トランジスタＭ５のドレインと接続されている。トランジスタＭ５のソースは、グランドに接続されている。
【００２４】
トランジスタＭ３のゲートには、ｎ段カウンタ１１から出力されるクロックｎＣＬＫが入力される。トランジスタＭ３のソースには、前段の第ｉ−１段電荷転送回路から出力される電荷Ｐｉｎが入力される。
【００２５】
トランジスタＭ４のゲートには、電圧ＶＲＥＦが入力される。トランジスタＭ５のゲートには、リセットＲＳＴが入力される。
クロックｎＣＬＫがＬ状態になると、トランジスタＭ３はオンし、コンデンサＣ１に前段の第ｉ−１段電荷転送回路の電荷Ｐｉｎが充電される。コンデンサＣ１は、後段の第ｉ＋１段電荷転送回路がｎ段カウンタ１１のクロックによって活性化されると、充電していた電荷Ｐｏｕｔを転送（放電）する。
【００２６】
電圧ＶＲＥＦは、電荷Ｐｉｎの充電によって生じるコンデンサＣ１の電圧を決定する。充電によって生じるコンデンサＣ１の電圧の上限は、トランジスタＭ４の閾値電圧をＶｔｈとすると、ＶＲＥＦ−Ｖｔｈとなる。リセットＲＳＴは、Ｈ状態でトランジスタＭ５をオンし、コンデンサＣ１の電荷をグランドに放電する。
【００２７】
なお、全電荷転送回路に同位相のクロックｎＣＬＫを印加する場合、第ｉ段電荷転送回路を、例えば、奇数段の電荷転送回路とすれば、偶数段の電荷転送回路のトランジスタＭ３は、ＮＭＯＳのトランジスタとなる。
【００２８】
図１の説明に戻る。最終段の第ｍ段電荷転送回路Ｅｍの電荷（電荷による電圧または電流）は、電流源Ｉ１に出力される。電流源Ｉ１は、第ｍ段電荷転送回路Ｅｍからの電圧または電流に応じて、出力する電流量を増減する。
【００２９】
第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍは、起動時において電荷を順次後段の回路に出力するので、第ｍ段電荷転送回路Ｅｍの出力する電圧または電流は徐々に上昇し、これによって、電流源Ｉ１から出力される電流も徐々に上昇する。なお、第ｍ段電荷転送回路Ｅｍが出力する電圧値の上限は、図３で説明したようにＶＲＥＦ−Ｖｔｈとなる。
【００３０】
ここで、電圧上昇時間の算出について説明する。まず、電圧上昇１段あたりの段差は、次の式（１）で示される。
【００３１】
【数１】
電圧上昇段数は、（最終段電圧）／（電圧上昇１段あたりの段差）で表され、次の式（２）で示される。
【００３３】
【数２】
よって、電圧上昇時間は、２n×（入力信号周期）×（電圧上昇段数）で求められ、次の式（３）で示される。
【００３５】
【数３】
なお、Ｖｓは第１段電荷転送回路Ｅ１に入力される電圧、Ｃｉは第ｉ段電荷転送回路のコンデンサの容量値、ｍMは電荷転送回路の使用段数、ＶＲＥＦ−Ｖｔｈは電圧上昇終了時の出力電圧、ｎはｎ段カウンタ１１のカウンタ段数（分周比）、Ｔはｎ段カウンタ１１から出力されるクロックの周期である。なお、各素子の漏れ電流の影響は考慮していない。
【００３７】
式（２），（３）が適用される条件は、Ｖｓ≧ＶＲＥＦ−Ｖｔｈであり、Ｖｓ＜ＶＲＥＦ−Ｖｔｈである場合は、最終電圧値はＶｓまでしか上昇しないために、電圧上昇段数の式（２）、電圧上昇時間の式（３）は、それぞれ以下の式（４）、（５）で示される。
【００３８】
【数４】
【数５】
図１の説明に戻る。ｎ段カウンタ１１は、バイナリカウンタで構成されている。ｎ段カウンタ１１は、例えば、第ｍ段を偶数段とすると、外部から入力されるクロックＣＬＫの周波数を１／２n倍して、第１段電荷転送回路Ｅ１，第３段電荷転送回路Ｅ３，…，第ｍ−１段電荷転送回路Ｅｍ−１に、インバータＺ１を介して第２段電荷転送回路Ｅ２，第４段電荷転送回路Ｅ４，…，第ｍ段電荷転送回路Ｅｍに出力する。
【００４１】
電流源Ｉ１は、第ｍ段電荷転送回路Ｅｍから出力される電圧または電流に応じた電流をダイオードＤ３のアノードに出力する。ダイオードＤ３のアノードは、端子ＣＯＭＰと接続され、図２で示したトランスＴ１の２次側のフィードバックで電流が制限される。抵抗Ｒ３，Ｒ４は、ダイオードＤ３から流れる電流によって生じる電圧を分圧する。
【００４２】
コンパレータＺ２の正極端子＋には、抵抗Ｒ３，Ｒ４の分圧が入力される。コンパレータＺ２の負極端子−には、図２で示したトランスＴ１の１次側のフィードバック電圧が入力される。また、コンパレータＺ２には、電圧ＬＭＴ＋，ＬＭＴ−が入力される。
【００４３】
コンパレータＺ２は、図１４で示したコンパレータＺ１０１と同じ回路構成、機能を有する。コンパレータＺ２は、電圧ＬＭＴ＋と正極端子＋に入力される電圧を比較し、さらに、電圧ＬＭＴ−と負極端子−に入力される電圧を比較する。そして、それぞれの低かった方の電圧をさらに比較し、その比較結果に応じてＨ状態及びＬ状態のパルス電圧ＲＢを出力する。
【００４４】
出力回路１２は、コンパレータＺ２から出力されるパルス電圧ＲＢに基づいて、出力するパルス電圧またはパルス電流のパルス幅を変更し、端子ＯＵＴ１，ＯＵＴ２に出力する。出力回路１２には、端子ＯＵＴ１，ＯＵＴ２に出力するパルス電圧またはパルス電流の周波数、デューティ比の基準となるクロックＳＴＣＬＫが入力される。
【００４５】
図４は、コンパレータと出力回路に入出力される電圧波形を示した図である。図に示す波形Ａ１は、コンパレータＺ２の負極端子−に入力される電圧波形を示す。負極端子−には、図２で示したトランスＴ１の１次側の電圧が入力され、波形Ａ１は、三角波状（実際は図に示すようなきれいな三角波ではない）の電圧波形となっている。波形Ａ２は、コンパレータＺ２の正極端子＋に入力される電圧波形を示す。正極端子＋には、第ｍ段電荷転送回路Ｅｍからの電圧が入力されるので、波形Ａ２は、徐々に上昇する電圧波形となっている。
【００４６】
コンパレータＺ２は、波形Ａ２に示す一定の傾きをもった電圧と、波形Ａ１に示す端子ＩＮ−に入力される電圧を比較することによって、図のパルス電圧ＲＢに示すように、波形Ａ１の立上がりからパルス電圧ＲＢの立下りまでの時間が徐々に長くなるパルス電圧を出力する。
【００４７】
出力回路１２は、トランスＴ１からのフィードバックがない場合、基準となるクロックＳＴＣＬＫに基づき、波形Ａ３に示すように一定周期、一定デューティのパルス電圧を出力する。ソフトスタート時では、出力回路１２は、トランスＴ１からのフィードバックにより、パルス電圧ＲＢのＬ状態のタイミングで、波形Ａ３に示すパルス電圧をＬ状態にする。よって、出力回路１２からは、波形Ａ４に示すようなＨ状態の幅が徐々に拡大していくパルス電圧が出力される。なお、出力回路１２は、端子ＯＵＴ２にも同様のパルス電圧を出力する。
【００４８】
以下、図２のソフトスタート時の動作について説明する。半導体集積回路は、負荷を駆動するトランジスタを起動するとき、内蔵している第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍによって、徐々に上昇する電圧を電流源Ｉ１に出力する。コンパレータＺ２の正極端子＋には、徐々に上昇する電圧が入力される。コンパレータＺ２は、正極端子＋に入力される電圧と、負極端子−に入力されるトランスＴ１の１次側の電圧とによって、図４で示したようなパルス電圧ＲＢを出力する。
【００４９】
出力回路１２は、コンパレータＺ２から出力されるパルス電圧ＲＢに基づいて、パルス幅を徐々に拡大していくパルス電圧を端子ＯＵＴ１，ＯＵＴ２に出力する。なお、パルス幅を拡大していく時間は、式（３）で示した時間、もしくはコンパレータＺ２がスイッチング素子のオンしている期間中にＬ状態に反転しなくなるまでの時間となる。
【００５０】
このように、内蔵する第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍによって電荷を転送し、電圧を徐々に上昇させるようにしたので、ソフトスタートをするための、コンデンサなどの外付け部品を不要とすることができる。
【００５１】
また、外付け部品が不要になったことにより、プリント基板の実装面積を小さくすることができる。
また、外付け部品が不要になったことにより、半導体集積回路の外付け部品を接続するための端子が不要となり、コストを低減でき、プリント基板への実装面積を小さくすることができる。
【００５２】
さらに、内蔵困難な大きな容量や、良好な精度をえることができない極端に小さな電流源を必要としないので、回路構成が簡単になる。
なお、電荷転送回路は昇圧が目的ではないので、電圧ＶＲＥＦは半導体集積回路に供給される電源電圧より低い値で十分である。
【００５３】
次に、本発明の第２の実施の形態に係る半導体集積回路を図面を参照して説明する。図５は、第２の実施の形態に係る半導体集積回路の回路図である。図５では図１に対し、最終段の第ｍ段電荷転送回路Ｅｍから出力される電圧を、電圧ＬＭＴ＋としてコンパレータＺ２に出力しているところが異なっている。図５において、図１と同じものには同じ符号を付し、その説明を省略する。
【００５４】
第ｍ段電荷転送回路Ｅｍから出力される電荷による電圧は、コンパレータＺ２に電圧ＬＭＴ＋として入力される。電流源Ｉ２は、一定の電流を出力する電流源である。コンパレータＺ２の正極端子＋には、抵抗Ｒ３，Ｒ４によって分圧された電圧が入力される。
【００５５】
コンパレータＺ２は、電圧ＬＭＴ＋と正極端子＋に入力される電圧を比較し、さらに、電圧ＬＭＴ−と負極端子−に入力される電圧を比較する。そして、それぞれの低かった方の電圧をさらに比較し、その比較結果に応じてＨ状態及びＬ状態のパルス電圧ＲＢを出力する。これによっても、コンパレータＺ２からは、スイッチング素子がオンする時間が徐々に長くなるように、パルス電圧ＲＢが出力される。よって、出力回路１２からは、パルス幅が徐々に拡大していくパルス電圧が出力される。
【００５６】
このように、第ｍ段電荷転送回路Ｅｍの出力を、電圧ＬＭＴ＋としてコンパレータＺ２に入力することによってもソフトスタートが可能である。
次に、本発明の第３の実施の形態に係る半導体集積回路を図面を参照して説明する。図６は、第３の実施の形態に係る半導体集積回路の回路図である。図６では図１に対し、最終段の第ｍ段電荷転送回路Ｅｍが有するコンデンサに予め電荷を充電し、ソフトスタートの所要時間を可変できるところが異なっている。図６において、図１と同じものには同じ符号を付し、その説明を省略する。
【００５７】
図に示す初期値設定回路２１は、第ｍ段電荷転送回路Ｅｍが有するコンデンサに予め電荷を充電するための初期値電圧ＩＮＩＴを出力する。図７は、初期値設定回路の回路図である。図に示すように、初期値設定回路２１は、トランジスタＭ６，Ｍ７、ダイオードＤ４、および抵抗Ｒ５，Ｒ６を有している。トランジスタＭ６は、ＰＭＯＳトランジスタであり、トランジスタＭ７は、ＮＭＯＳトランジスタである。
【００５８】
トランジスタＭ６のゲートには、信号ＲＳＴｉｎｉｔが入力される。トランジスタＭ６のソースには、電圧Ｖｉｎｉｔが入力される。トランジスタＭ６のドレインには、ダイオードＤ４のアノードが接続されている。ダイオードＤ４は、出力側（トランジスタＭ７のソース）から電源側（トランジスタＭ７のドレイン）へのサージ、逆流を防止する。
【００５９】
抵抗Ｒ５，Ｒ６は、直列に接続され、一端に電圧ＶＲＩＮが入力されている。
トランジスタＭ７のゲートには、抵抗Ｒ５，Ｒ６によって分圧された電圧、（Ｒ６・ＶＲＩＮ）／（Ｒ５＋Ｒ６）が入力される。トランジスタＭ７のドレインからは、トランジスタＭ７の閾値電圧をＶｔｈとして、｛（Ｒ６・ＶＲＩＮ）／（Ｒ５＋Ｒ６）｝−Ｖｔｈの初期値電圧ＩＮＩＴが出力される。
【００６０】
初期値設定回路２１は、トランジスタＭ６のゲートに入力される信号ＲＳＴｉｎｉｔによって、動作が活性化、非活性化される。
第ｍ段電荷転送回路Ｅｍは、初期値設定回路２１から出力される初期値電圧ＩＮＩＴによって、自己が有するコンデンサに電荷が充電される。図８は、最終段の電荷転送回路の回路図である。なお、図８において、図３に示したものと同じものには同じ符号を付し、その説明を省略する。図に示すように、最終段の第ｍ段電荷転送回路ＥｍのコンデンサＣ１には、初期値電圧ＩＮＩＴが入力されるようになっている。これにより、第ｍ段電荷転送回路Ｅｍは、初期値電圧ＩＮＩＴが入力されると、その電圧をコンデンサＣ１に充電する。
【００６１】
例えば、ソフトスタート前に、初期値設定回路２１から初期値電圧ＩＮＩＴを出力し、第ｍ段電荷転送回路ＥｍのコンデンサＣ１に、予め電荷を充電させておく。その後ソフトスタートが開始されると、第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍと順次電荷が転送されるが、第ｍ段電荷転送回路ＥｍのコンデンサＣ１には、予め電荷が充電されているので、早くＶＲＥＦ−Ｖｔｈの電圧に達する。
【００６２】
初期値設定回路２１から出力される初期値電圧ＩＮＩＴは、図７に示したように電圧ＶＲＩＮ、または抵抗Ｒ５，Ｒ６を調整することによって可変することができる。よって、第ｍ段電荷転送回路ＥｍのコンデンサＣ１に充電する電荷量を可変することができる。
【００６３】
すなわち、第ｍ段電荷転送回路ＥｍのコンデンサＣ１に予め充電する電荷量を、初期値設定回路２１からの初期値電圧ＩＮＩＴによって調整することにより、ソフトスタート開始までの所要時間を、上昇させる電圧や電流を変更することなく容易に可変することができる。
【００６４】
次に、本発明の第４の実施の形態に係る半導体集積回路を図面を参照して説明する。図９は、第４の実施の形態に係る半導体集積回路の回路図である。図９では図６に対し、最終段の第ｍ段電荷転送回路Ｅｍから出力される電圧が、定電圧源の電圧ＶＥ以上になると、電圧ＶＥを電流源Ｉ１に出力し、電荷転送によるノイズが電流源Ｉ１へ乗ることを防止している。図９において、図６と同じものには同じ符号を付し、その説明を省略する。
【００６５】
図に示す一定電圧出力回路３１には、定電圧源の電圧ＶＥと第ｍ段電荷転送回路Ｅｍから出力される電圧が入力される。一定電圧出力回路３１は、電圧ＶＥと第ｍ段電荷転送回路Ｅｍから出力される電圧と比較し、第ｍ段電荷転送回路Ｅｍから出力される電圧が電圧ＶＥになると電圧ＶＥを電流源Ｉ１に出力する。また、一定電圧出力回路３１は、出力する電圧を電圧ＶＥに切り替えたとき、Ｈ状態のリセットＲＳＴを出力する。第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍは、一定電圧出力回路３１から出力されるリセットＲＳＴによって、コンデンサの電荷が放電される。
【００６６】
ｎ段カウンタ１１の入力には、ＡＮＤ回路Ｚ３が接続されている。ＡＮＤ回路Ｚ３には、リセットＲＳＴとクロックＣＬＫが入力される。ＡＮＤ回路Ｚ３のリセットＲＳＴが入力される端子は、反転端子となっている。ＡＮＤ回路Ｚ３は、一定電圧出力回路３１が、出力する電圧を電圧ＶＥに切り替え、Ｈ状態のリセットＲＳＴを出力しているとき、クロックＣＬＫをｎ段カウンタに出力しない。
【００６７】
図１０は、一定電圧出力回路の回路図である。図に示すように、一定電圧出力回路３１は、コンパレータＺ４、インバータＺ５、アナログスイッチＳＷ１，ＳＷ２を有している。
【００６８】
コンパレータＺ４の負極端子−には、定電圧源の電圧ＶＥが入力される。正極端子＋には、第ｍ段電荷転送回路Ｅｍから出力される電圧が入力される。コンパレータＺ４は、電圧ＶＥと第ｍ段電荷転送回路Ｅｍから出力される電圧とを比較する。そして、第ｍ段電荷転送回路Ｅｍから出力される電圧が電圧ＶＥより小さいときは、Ｌ状態を出力する。第ｍ段電荷転送回路Ｅｍから出力される電圧が電圧ＶＥ以上であるときは、Ｈ状態を出力する。
【００６９】
アナログスイッチＳＷ１は、コンパレータＺ４から出力される電圧と、インバータＺ５によって反転された電圧とによって、入力されている電圧ＶＥを出力電圧ＯＵＴとして出力する。アナログスイッチＳＷ１は、第ｍ段電荷転送回路Ｅｍから出力される電圧が電圧ＶＥ以上であるとき、電圧ＶＥを出力電圧ＯＵＴとして出力する。この場合、リセットＲＳＴは、Ｈ状態で出力される。
【００７０】
アナログスイッチＳＷ２は、コンパレータＺ４から出力される電圧と、インバータＺ５によって反転された電圧とによって、第ｍ段電荷転送回路Ｅｍから出力される電圧を出力電圧ＯＵＴとして出力する。アナログスイッチＳＷ２は、第ｍ段電荷転送回路Ｅｍから出力される電圧が、電圧ＶＥより小さいとき、第ｍ段電荷転送回路Ｅｍから出力される電圧を出力電圧ＯＵＴとして出力する。この場合、リセットＲＳＴは、Ｌ状態で出力される。
【００７１】
一定電圧出力回路３１から出力される出力電圧ＯＵＴは、図９の電流源Ｉ１に出力され、電流源Ｉ１は、この出力電圧ＯＵＴに応じて、電流値が可変する。第ｍ段電荷転送回路Ｅｍから出力される電圧が定電圧源の電圧ＶＥ以上になったとき、一定電圧出力回路３１から定電圧源の電圧ＶＥが電流源Ｉ１に出力される。
【００７２】
これにより、電荷転送によるノイズが電流源Ｉ１に乗ることを防止する。また、第ｍ段電荷転送回路Ｅｍから出力される電圧が定電圧源の電圧ＶＥ以上になったとき、リセットＲＳＴを出力し、ｎ段カウンタ１１のクロックの出力を停止して、コンデンサの放電をし、電流源Ｉ１にノイズが乗ることを防止する。
【００７３】
なお、一定電圧出力回路３１は、定電流源の電流と、第ｍ段電荷転送回路Ｅｍから出力される電圧または電流とを比較し、その比較結果に基づく電流を電流源Ｉ１に出力するようにしてもよい。
【００７４】
また、一定電圧出力回路３１から出力される電圧または電流を電圧ＬＭＴ＋としてコンパレータＺ２に入力することによってもソフトスタートが可能である。
次に、本発明の第５の実施の形態に係る半導体集積回路を図面を参照して説明する。図１１は、第５の実施の形態に係る半導体集積回路の回路図である。図１１では図９に対し、最終段の第ｍ段電荷転送回路Ｅｍから出力される電圧が、定電圧源の電圧ＶＥ以上になると、電荷転送回路のコンデンサを放電することなく、ｎ段カウンタ１１に入力されるクロックＣＬＫを停止するところが異なっている。また、第ｍ段電荷転送回路Ｅｍから出力される電圧が、コンパレータＺ２に電圧ＬＭＴ＋として入力されているところが異なっている。また、一定電流を流す電流源Ｉ３がダイオードＤ３のアノードに接続されている。
【００７５】
図に示す一定電圧出力回路４１には、定電圧源の電圧ＶＥと第ｍ段電荷転送回路Ｅｍから出力される電圧が入力される。一定電圧出力回路４１は、電圧ＶＥと第ｍ段電荷転送回路Ｅｍから出力される電圧と比較し、第ｍ段電荷転送回路Ｅｍから出力される電圧が電圧ＶＥ以上であるときＨ状態のリセットＣＰＲＳＴをＡＮＤ回路Ｚ３に出力する。なお、第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍには、リセットＣＰＲＳＴが出力されないので、これによってコンデンサの電荷が放電されることはない。
【００７６】
第ｍ段電荷転送回路Ｅｍから出力される電圧は、電圧ＬＭＴ＋としてコンパレータＺ２に入力される。図５で説明したのと同様で、第ｍ段電荷転送回路Ｅｍの出力を、電圧ＬＭＴ＋としてコンパレータＺ２に入力することによってもソフトスタートが可能である。なお、電流源Ｉ３を電流制御が可能な電流源とし、第ｍ段電荷転送回路Ｅｍから出力される電圧または電流で、その電流源を制御することによってもソフトスタートが可能である。
【００７７】
ｎ段カウンタ１１の入力には、ＡＮＤ回路Ｚ３が接続されている。ＡＮＤ回路Ｚ３には、リセットＣＰＲＳＴとクロックＣＬＫが入力される。ＡＮＤ回路Ｚ３のリセットＣＰＲＳＴが入力される端子は、反転端子となっている。ＡＮＤ回路Ｚ３は、一定電圧出力回路４１が、Ｈ状態のリセットＣＰＲＳＴを出力しているとき、クロックＣＬＫをｎ段カウンタに出力しない。
【００７８】
図１２は、一定電圧出力回路の回路図である。図に示すように、一定電圧出力回路４１は、コンパレータＺ６から構成されている。
コンパレータＺ６の負極端子−には、定電圧源の電圧ＶＥが入力される。正極端子＋には、第ｍ段電荷転送回路Ｅｍから出力される電圧が入力される。コンパレータＺ６は、電圧ＶＥと第ｍ段電荷転送回路Ｅｍから出力される電圧とを比較する。そして、第ｍ段電荷転送回路Ｅｍから出力される電圧が電圧ＶＥより小さいときは、Ｌ状態のリセットＣＰＲＳＴを出力する。第ｍ段電荷転送回路Ｅｍから出力される電圧が電圧ＶＥ以上であるときは、Ｈ状態のリセットＣＰＲＳＴを出力する。
【００７９】
このように、第ｍ段電荷転送回路Ｅｍから出力される電圧が定電圧源の電圧ＶＥ以上になったとき、Ｈ状態のリセットＣＰＲＳＴを出力する。これにより、ｎ段カウンタ１１のクロックの出力が停止し、電流源Ｉ３にノイズが乗ることを防止する。
【００８０】
なお、電荷転送回路には、リセットＣＰＲＳＴが入力されないので、コンデンサの電荷は放電されず維持され、第ｍ段電荷転送回路Ｅｍから出力される電圧は一定に保たれる。第ｍ段電荷転送回路Ｅｍから出力される電圧が低下した場合は、リセットＣＰＲＳＴが解除（Ｌ状態に遷移）され、ｎ段カウンタ１１はクロックを出力する。電荷転送回路の電荷転送が再開され、電圧が上昇し、再び一定に保たれる。
【００８１】
次に、第１の実施の形態から第５の実施の形態において、ｎ段カウンタ１１と、第１段電荷転送回路Ｅ１，第２段電荷転送回路Ｅ２，…，第ｍ−１段電荷転送回路Ｅｍ−１，第ｍ段電荷転送回路Ｅｍと、これらが有するコンデンサＣ１とが半導体集積回路を占める面積は、以下の式（６）のように表せる。
【００８２】
【数６】
面積＝１段あたりのカウンタブロック面積×ｎ
＋１段あたりの電荷転送回路（ＭＯＳで形成）の面積×ｍM
＋電荷転送回路が有するコンデンサの総面積 ……（６）
ただし、ｎはカウンタの接続段数、ｍMは電荷転送回路の使用段数である。この面積は、半導体集積回路に内蔵できる十分な大きさとなる。なお、初期値設定回路２１、一定電圧出力回路３１，４１、および配線の面積を考慮しても、半導体集積回路に十分内蔵できる。
【００８３】
【発明の効果】
以上説明したように本発明では、複数の電荷転送手段は、初段に入力される電荷を順次転送し、最終段が出力する出力電圧または出力電流を徐々に上昇させる。電流源は、出力電圧または出力電流に応じて電流を出力する。パルス出力手段は、電流源から出力される電流を直列接続された第１の抵抗と第２の抵抗とに流し、第１の抵抗と第２の抵抗とによって生じる分圧電圧と、直流電源と接続されたトランスの１次側に接続されたスイッチング電源のスイッチング素子に流れる電流を第３の抵抗に流し、第３の抵抗によって生じる電圧との比較結果に基づいて、スイッチング素子に出力するパルス電圧またはパルス電流のパルス幅を拡大していく。これによって、ソフトスタートをするための外付け部品を不要とすることができる。また、外付け部品を接続するための端子が不要となり、プリント基板への実装面積を小さくすることができる。
また、本発明では、複数の電荷転送手段は、初段に入力される電荷を順次転送し、最終段が出力する出力電圧を徐々に上昇させる。パルス出力手段は、第１の電圧と出力電圧とを比較し、第２の電圧と直流電源と接続されたトランスの１次側に接続されたスイッチング電源のスイッチング素子に流れる電流を抵抗に流し、抵抗に生じる電圧とを比較し、それぞれの比較結果において低かった電圧をさらに比較して、スイッチング電源のスイッチング素子に出力するパルス電圧またはパルス電流のパルス幅を拡大していく。これによって、ソフトスタートをするための外付け部品が不要となる。また、外付け部品を接続するための端子が不要となり、プリント基板への実装面積が小さくなる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体集積回路の回路図である。
【図２】本発明の半導体集積回路の適用例を示した図である。
【図３】電荷転送回路の回路図である。
【図４】コンパレータと出力回路に入出力される電圧波形を示した図である。
【図５】第２の実施の形態に係る半導体集積回路の回路図である。
【図６】第３の実施の形態に係る半導体集積回路の回路図である。
【図７】初期値設定回路の回路図である。
【図８】最終段の電荷転送回路の回路図である。
【図９】第４の実施の形態に係る半導体集積回路の回路図である。
【図１０】一定電圧出力回路の回路図である。
【図１１】第５の実施の形態に係る半導体集積回路の回路図である。
【図１２】一定電圧出力回路の回路図である。
【図１３】従来の半導体集積回路の回路図である。
【図１４】コンパレータの回路図である。
【図１５】従来の他の例の半導体集積回路の回路図である。
【符号の説明】
１ 半導体集積回路
２ 直流電源
３ 負荷
１１ ｎ段カウンタ
１２ 出力回路
２１ 初期値設定回路
３１，４１ 一定電圧出力回路
Ｅ１〜Ｅｍ 第１段電荷転送回路〜第ｍ段電荷転送回路
Ｚ１ インバータ
Ｚ２ コンパレータ
Ｚ３ ＡＮＤ回路
Ｒ１〜Ｒ４ 抵抗
Ｉ１，Ｉ２，Ｉ３ 電流源
Ｍ１〜Ｍ２ トランジスタ
Ｄ１〜Ｄ３ ダイオード
Ｔ１ トランス
ＰＨ１ フォトカプラ
ＣＯＭＰ，ＩＮ−，ＯＵＴ１，ＯＵＴ２ 端子
ＶＥ 電圧
Claims (9)
- スイッチング電源をソフトスタートさせる半導体集積回路において、
初段に入力される電荷をクロックに基づいて順次後段に転送し、最終段が出力する出力電圧または出力電流を所定値になるまで徐々に上昇させる複数の電荷転送手段と、
前記出力電圧または前記出力電流に応じて電流を出力する電流源と、
前記電流源から出力される電流を直列接続された第１の抵抗と第２の抵抗とに流し、前記第１の抵抗と前記第２の抵抗とによって生じる分圧電圧と、直流電源と接続されたトランスの１次側に接続された前記スイッチング電源のスイッチング素子に流れる電流を第３の抵抗に流し、前記第３の抵抗によって生じる電圧との比較結果に基づいて、前記スイッチング電源のスイッチング素子に出力するパルス電圧またはパルス電流のパルス幅を拡大していくパルス出力手段と、
を有することを特徴とする半導体集積回路。 - 前記複数の電荷転送手段は、各々に入力される設定電圧によって前記所定値が設定されることを特徴とする請求項１記載の半導体集積回路。
- 前記最終段の電荷転送手段に予め電荷を与えることによって、前記出力電圧または前記出力電流の上昇開始までの時間を調整する時間設定手段を有することを特徴とする請求項１記載の半導体集積回路。
- 前記出力電圧または前記出力電流が前記所定値以上である間、定電圧源の定電圧または定電流源の定電流を前記パルス出力手段に出力する一定出力手段を有することを特徴とする請求項１記載の半導体集積回路。
- 前記出力電圧または前記出力電流が前記所定値以上になったとき、前記複数の電荷転送手段は、前記電荷を放電することを特徴とする請求項４記載の半導体集積回路。
- 前記出力電圧または前記出力電流が前記所定値以上である間、前記クロックを停止するクロック停止手段を有することを特徴とする請求項１記載の半導体集積回路。
- 前記クロックを生成するクロック生成手段を有することを特徴とする請求項１記載の半導体集積回路。
- 前記複数の電荷転送手段のそれぞれは、
前記クロックに基づいて前記電荷を入力する入力スイッチ素子と、
前記入力スイッチ素子によって入力された前記電荷を保持する保持手段と、
前記保持手段の電圧の上限を決める電圧上限スイッチ素子と、
を有することを特徴とする請求項１記載の半導体集積回路。 - スイッチング電源をソフトスタートさせる半導体集積回路において、
初段に入力される電荷をクロックに基づいて順次後段に転送し、最終段が出力する出力電圧を所定値になるまで徐々に上昇させる複数の電荷転送手段と、
第１の電圧と前記出力電圧とを比較し、第２の電圧と直流電源と接続されたトランスの１次側に接続された前記スイッチング電源のスイッチング素子に流れる電流を抵抗に流し、前記抵抗に生じる電圧とを比較し、それぞれの比較結果において低かった電圧をさらに比較して、前記スイッチング電源のスイッチング素子に出力するパルス電圧またはパルス電流のパルス幅を拡大していくパルス出力手段と、
を有することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003193396A JP4645009B2 (ja) | 2003-07-08 | 2003-07-08 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003193396A JP4645009B2 (ja) | 2003-07-08 | 2003-07-08 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005033864A JP2005033864A (ja) | 2005-02-03 |
| JP4645009B2 true JP4645009B2 (ja) | 2011-03-09 |
Family
ID=34204870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003193396A Expired - Fee Related JP4645009B2 (ja) | 2003-07-08 | 2003-07-08 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4645009B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107979359B (zh) * | 2018-01-11 | 2023-12-22 | 苏州锴威特半导体股份有限公司 | 一种维持固定脉冲的时钟同步电路 |
| JPWO2024014201A1 (ja) * | 2022-07-12 | 2024-01-18 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61244271A (ja) * | 1985-04-22 | 1986-10-30 | Micron Kiki Kk | スイツチングレギユレ−タ |
| US5132895A (en) * | 1990-12-11 | 1992-07-21 | Motorola, Inc. | Variable charge pumping DC-to-DC converter |
| JP4010124B2 (ja) * | 1995-01-11 | 2007-11-21 | セイコーエプソン株式会社 | 電源回路、液晶表示装置及び電子機器 |
| JPH10257759A (ja) * | 1997-03-10 | 1998-09-25 | Sharp Corp | スイッチング電源回路 |
| JPH114575A (ja) * | 1997-06-11 | 1999-01-06 | Nec Corp | 昇圧回路 |
| JP3807470B2 (ja) * | 1998-07-21 | 2006-08-09 | 松下電器産業株式会社 | Ｐｌｌ回路 |
| JP2002140131A (ja) * | 2000-11-01 | 2002-05-17 | Sony Corp | クロック生成回路及びそれを用いた昇圧回路 |
-
2003
- 2003-07-08 JP JP2003193396A patent/JP4645009B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005033864A (ja) | 2005-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100448144C (zh) | 电源电路 | |
| CN101087104B (zh) | 电源电路 | |
| US20070211502A1 (en) | Voltage step-up circuit and electric appliance therewith | |
| US20040246044A1 (en) | Charge pump circuit | |
| JP5587253B2 (ja) | 昇圧回路 | |
| JP4849907B2 (ja) | チャージポンプ回路 | |
| JP2011083050A (ja) | チャージポンプ回路、チャージポンプ回路の制御方法 | |
| JP2006136134A (ja) | チャージポンプ回路 | |
| CN104065263A (zh) | 电压转换电路 | |
| JP2003033007A (ja) | チャージポンプ回路の制御方法 | |
| JP2016189671A (ja) | チャージポンプ回路 | |
| TWI269528B (en) | Pulse width modulated charge pump | |
| JP2006311703A (ja) | チャージポンプ回路を有する電子機器 | |
| JP4853003B2 (ja) | ソフトスタート回路及びこれを用いたスイッチング電源 | |
| JP6817053B2 (ja) | チャージポンプ回路及び昇圧回路 | |
| JP4645009B2 (ja) | 半導体集積回路 | |
| CN114915167A (zh) | 电子设备的同步 | |
| JP3757219B2 (ja) | チャージポンプ回路 | |
| JP2005044203A (ja) | 電源回路 | |
| CN100566099C (zh) | 升压电路和使用该电路的便携式设备 | |
| CN100586015C (zh) | 半导体电路装置 | |
| JP4983275B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3713267B2 (ja) | チャージポンプ回路 | |
| JP4746205B2 (ja) | 昇圧回路及びこれを内蔵する半導体装置 | |
| JP2005092401A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4645009 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |