JP4645908B2 - Manufacturing method of tape carrier for semiconductor device - Google Patents
Manufacturing method of tape carrier for semiconductor device Download PDFInfo
- Publication number
- JP4645908B2 JP4645908B2 JP2006070040A JP2006070040A JP4645908B2 JP 4645908 B2 JP4645908 B2 JP 4645908B2 JP 2006070040 A JP2006070040 A JP 2006070040A JP 2006070040 A JP2006070040 A JP 2006070040A JP 4645908 B2 JP4645908 B2 JP 4645908B2
- Authority
- JP
- Japan
- Prior art keywords
- base material
- tape
- tape base
- transport hole
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
本発明は、半導体装置用テープキャリアの製造方法に関し、特に、長手方向に沿って実装用テープキャリアを複数備えた半導体装置用テープキャリアの製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device tape carrier, and more particularly to a method for manufacturing a semiconductor device tape carrier provided with a plurality of mounting tape carriers along the longitudinal direction.
従来、半導体装置の製造方法として、所定ピッチで断続的に搬送される長尺状の半導体装置用テープキャリア上に、随時配線パターンを形成するとともに半導体素子を実装していくといった方法が主流となっている。そして、前述の半導体装置用テープキャリアには、テープ幅方向両縁部のみにテープ送り用の搬送孔(パーフォレーション孔)が形成されていることが一般的である(例えば、特許文献1,2)。 Conventionally, as a method for manufacturing a semiconductor device, a method of forming a wiring pattern and mounting a semiconductor element on a long tape carrier for a semiconductor device intermittently transported at a predetermined pitch has become the mainstream. ing. In general, the above-mentioned tape carrier for a semiconductor device is formed with a transport hole (perforation hole) for tape feeding only at both edges in the tape width direction (for example, Patent Documents 1 and 2). .
ところで、近年においては、半導体装置用テープキャリアを長手方向に沿って分割して、半導体素子を実装するための長尺状の実装用テープキャリアを多条取りする方法が知られている。かかる方法においては、分割前の半導体装置用テープキャリアに、テープ幅方向両縁部のみならず、テープ幅方向両縁部の内側部分にも搬送孔が形成される。 By the way, in recent years, there is known a method of dividing a tape carrier for a semiconductor device along the longitudinal direction and multi-striping a long mounting tape carrier for mounting a semiconductor element. In this method, the transport holes are formed not only on both edges in the tape width direction but also on the inner side of both edges in the tape width direction in the tape carrier for semiconductor devices before division.
以下に、従来技術における、実装用テープキャリアを多条取りするための半導体装置用テープキャリアの製造方法を説明する。なお、以下の説明では、一例として、TAB(Tape Automated Bonding)方式で使用する半導体装置用テープキャリア(以下、「TABテープ母材」という)の製造方法について説明する。ここで、前記TABテープ母材を長手方向に沿って分割して得られる実装用テープキャリア(以下、「TABテープ」という)は、COF(Chip On Film)技術を適用したLCD(Liquid Crystal Display:液晶表示装置)等に利用される。なお、TAB方式とは、半導体装置用テープキャリアにワイヤレスボンディングで半導体素子を実装させる方式をいう。 Below, the manufacturing method of the tape carrier for semiconductor devices for multi-stripping the tape carrier for mounting in a prior art is demonstrated. In the following description, a method for manufacturing a semiconductor device tape carrier (hereinafter referred to as “TAB tape base material”) used in a TAB (Tape Automated Bonding) method will be described as an example. Here, a mounting tape carrier (hereinafter referred to as “TAB tape”) obtained by dividing the TAB tape base material along the longitudinal direction is an LCD (Liquid Crystal Display) to which COF (Chip On Film) technology is applied. Used in liquid crystal display devices). Note that the TAB method is a method in which a semiconductor element is mounted on a tape carrier for a semiconductor device by wireless bonding.
まず、図5に、TABテープ母材20の材料として用いられるテープ基材20’の断面構造を示す。テープ基材20’は、絶縁層としてのポリイミド樹脂テープ21の片面上に、導電層としての銅層22をCr(クロム)等を介してCu(銅)メッキにより形成し、他面側に補強フィルム23を貼り付けた構造を有する。そして、このテープ基材20’を以下に示す手順で加工することで、長手方向に沿ってTABテープ26(図示しない)を複数備えたTABテープ母材20が製造される。
First, FIG. 5 shows a cross-sectional structure of a
以下に、TABテープ母材20の製造方法について説明する。
図6および図7(a)に示すように、まず、パンチング加工により、テープ基材20’の両縁部分にテープ基材搬送孔PH1を形成する(パンチング工程S1)。ここで、テープ基材搬送孔PH1とは、テープ基材20’を搬送するために使用される搬送孔である。
Below, the manufacturing method of the TAB
As shown in FIGS. 6 and 7A, first, a tape base material transport hole PH1 is formed in both edge portions of the
その後、レジストコートS2、露光S3、現像S4、エッチングS5、レジスト剥膜S6の各工程(サブトラクティブ法)を行うことで、銅層22上に配線パターンWPを形成する(図7(b),(c)参照)。ここで、レジストコート工程S2では、ファインピッチ形成のために、液体レジストが用いられている。
Thereafter, a wiring pattern WP is formed on the
配線パターンWPが形成された後は、半導体素子(図示しない)と液晶ガラス(図示しない)との接続のために、配線パターンWP上にSn(すず)メッキを施す(メッキ工程S7)。続いて、裏側の補強フィルム23を剥がしてから(剥離工程S8)、絶縁と機械的強度向上のためにソルダーレジスト印刷を行う(印刷工程S9)。
After the wiring pattern WP is formed, Sn (tin) plating is performed on the wiring pattern WP for connection between a semiconductor element (not shown) and liquid crystal glass (not shown) (plating step S7). Subsequently, after the back
その後、図7(d)に示すように、パンチング加工により、実装用搬送孔PH2を形成し、多条取り用のTABテープ母材20の製造が完了する(パンチング工程S10)。なお、ここで実装用搬送孔PH2とは、TABテープ母材20を長手方向に沿って分割して得られるTABテープ26を搬送するために使用される搬送孔である。また、実装用搬送孔PH2は、テープ基材搬送孔PH1よりもテープ幅方向内側部分に形成される。
Thereafter, as shown in FIG. 7 (d), the mounting transport hole PH2 is formed by punching, and the manufacture of the TAB
TABテープ母材20の製造完了後は、TABテープ母材20を長手方向に沿って略三等分に分割し(スリット工程S11)、合計三つの長尺状のTABテープ26を製造する。その後、TABテープ26は、各種点検が行われてから出荷される(点検工程S12、出荷工程S13)。その後、TABテープ26には、半導体素子(図示しない)が実装される。
After the manufacture of the TAB
しかしながら、前記したTABテープ母材20の製造方法では、テープ基材搬送孔PH1と実装用搬送孔PH2とが別工程で形成されるため、これらテープ基材搬送孔PH1と実装用搬送孔PH2との相対位置がずれて形成されることがあった。そして、テープ基材搬送孔PH1と実装用搬送孔PH2との相対位置がずれて形成されると、テープ基材搬送孔PH1を基準にして形成された配線パターンWPと実装用搬送孔PH2との相対位置がずれてしまうため、その後の半導体素子の実装を良好に行えなくなるおそれがあった。
また、二回もパンチング加工を行うため、二回目のパンチング加工時に、製品に傷、異物が発生することがあり、この場合には、歩留まりが低下するおそれがあった。
However, in the manufacturing method of the TAB
Further, since the punching process is performed twice, the product may be scratched or foreign matters at the time of the second punching process. In this case, the yield may be reduced.
そこで、本発明は、テープ基材搬送孔と実装用搬送孔との相対的な位置ずれを抑制するとともに、パンチング加工による傷、異物の発生を抑制することができる半導体装置用テープキャリアの製造方法を提供することを課題とする。 Accordingly, the present invention provides a method for manufacturing a tape carrier for a semiconductor device that can suppress relative positional deviation between a tape base material transport hole and a mounting transport hole and can suppress generation of scratches and foreign matter due to punching. It is an issue to provide.
前記課題を解決する本発明は、絶縁層上に導電層が形成されたテープ基材を長手方向に沿って分割して得られる、半導体素子を実装するための実装用テープキャリアを複数備えた半導体装置用テープキャリアの製造方法であって、
前記テープ基材の両縁部に、分割前の前記テープ基材を搬送するためのテープ基材搬送孔を形成する工程と、前記テープ基材搬送孔よりも幅方向内側に、分割後の前記実装用テープキャリアを搬送するための実装用搬送孔を形成する工程と、を備え、前記テープ基材搬送孔を形成する工程と、前記実装用搬送孔を形成する工程とを同一工程で行う。
The present invention for solving the above problems is a semiconductor comprising a plurality of mounting tape carriers for mounting semiconductor elements, obtained by dividing a tape base material having a conductive layer formed on an insulating layer along the longitudinal direction. A method for manufacturing a tape carrier for an apparatus, comprising:
A step of forming a tape base material transport hole for transporting the tape base material before division on both edges of the tape base material, and the inside after the division, in the width direction inner side than the tape base material transport hole. Forming a mounting transport hole for transporting the mounting tape carrier, and forming the tape base material transport hole and forming the mounting transport hole in the same step.
本発明によれば、テープ基材搬送孔と実装用搬送孔とを同一工程で形成する。そのため、テープ基材搬送孔と実装用搬送孔との相対的な位置ずれを抑制することができるとともに、搬送孔の形成(例えば、パンチング加工)に伴う傷、異物の発生をも抑制することができる。さらには、従来行っていた実装用搬送孔のパンチング工程が不要となるので、製造時間の短縮を図ることもできる。 According to the present invention, the tape base material transport hole and the mounting transport hole are formed in the same process. Therefore, it is possible to suppress the relative displacement between the tape base material transport hole and the mounting transport hole, and also to suppress the generation of flaws and foreign matters associated with the formation of the transport hole (for example, punching). it can. Furthermore, since the conventional punching process of the mounting transport hole is not required, the manufacturing time can be shortened.
また、本発明においては、前記導電層の厚さを12μm以下とし、前記絶縁層の厚さを50μm以下としてもよいし、分割前の前記テープ基材の幅を、96mm以上としてもよい。さらに、前記ドライフィルムと前記導電層との総厚を、前記配線パターンの配線ピッチ未満としてもよい。 In the present invention, the conductive layer may have a thickness of 12 μm or less, the insulating layer may have a thickness of 50 μm or less, and the width of the tape base material before division may be 96 mm or more. Furthermore, the total thickness of the dry film and the conductive layer may be less than the wiring pitch of the wiring pattern.
導電層の厚さを12μm以下とし、前記絶縁層の厚さを50μm以下とすることにより、半導体装置用テープキャリアの折り曲げ特性の向上や配線パターンのファインピッチの確保を実現できる。ここで、折り曲げ特性の向上は、例えばCOF技術を適用したLCDに半導体装置用テープキャリアを利用する際に、LCD側の端子と接続させるべく半導体装置用テープキャリアを折り曲げる場合に有効となる。
また、分割前の前記テープ基材(半導体装置用テープキャリア)の幅を、96mm以上とすることにより、例えば35mm幅の実装用テープキャリアや48mm幅の実装用テープキャリアを少なくとも二つ分確保することができる。
さらに、ドライフィルムと導電層との総厚を、配線ピッチ未満とすることで、配線パターンの微細化を実現することができる。
By setting the thickness of the conductive layer to 12 μm or less and the thickness of the insulating layer to 50 μm or less, it is possible to improve the bending characteristics of the tape carrier for semiconductor devices and secure the fine pitch of the wiring pattern. Here, the improvement of the bending characteristics is effective when the semiconductor device tape carrier is bent so as to be connected to the terminal on the LCD side, for example, when the semiconductor device tape carrier is used in an LCD to which the COF technology is applied.
Further, by setting the width of the tape base material (semiconductor device tape carrier) before division to 96 mm or more, for example, at least two mounting tape carriers having a width of 35 mm and 48 mm in width are secured. be able to.
Furthermore, by making the total thickness of the dry film and the conductive layer less than the wiring pitch, the wiring pattern can be miniaturized.
また、本発明は、前記テープ基材搬送孔を形成する工程と、前記実装用搬送孔を形成する工程とを同一工程で行った後、前記テープ基材搬送孔よりも幅方向内側の部分に、前記実装用搬送孔上も含めてドライフィルムをラミネートして、前記導電層に配線パターンを形成してもよい。 Further, in the present invention, after the step of forming the tape base material transport hole and the step of forming the mounting transport hole are performed in the same step, the tape base material transport hole is formed at a portion on the inner side in the width direction than the tape base material transport hole. In addition, a dry film may be laminated including the mounting transport hole to form a wiring pattern on the conductive layer.
これによれば、前記導電層に配線パターンを形成する際に、実装用搬送孔の周りに導電層を残すことができるので、実装用搬送孔の機械的強度を上げることができる。それにより、半導体素子の実装ライン等において、補強された実装用搬送孔を用いて実装用テープキャリアを良好に搬送することができる。 According to this, when the wiring pattern is formed on the conductive layer, the conductive layer can be left around the mounting transport hole, so that the mechanical strength of the mounting transport hole can be increased. As a result, the mounting tape carrier can be favorably transported using the reinforced mounting transport holes in a semiconductor element mounting line or the like.
本発明によれば、テープ基材搬送孔と実装用搬送孔が一工程でまとめて形成されるので、テープ基材搬送孔と実装用搬送孔の位置ずれや、搬送孔の形成に伴う傷、異物の発生を抑制することができる。 According to the present invention, the tape base material transport hole and the mounting transport hole are formed together in one step, so that the positional deviation of the tape base material transport hole and the mounting transport hole, the scratches associated with the formation of the transport hole, Generation of foreign matter can be suppressed.
次に、本発明の実施形態について、適宜図面を参照しながら詳細に説明する。
参照する図面において、図1は、本実施形態に係るTABテープ母材およびTABテープの製造方法を示す製造工程図である。また、図2は、テープ基材からTABテープ母材およびTABテープを形成する様子を示す断面図であり、(a)は製造ラインに投入されるテープ基材を示し、(b)は搬送孔形成工程、(c)はドライフィルムラミネート工程、(d)は露光工程、(e)は現像工程、(f)はエッチング工程、(g)はレジスト剥膜工程、(h)はメッキ工程、(i)は剥離工程、(j)は印刷工程、(k)はスリット工程をそれぞれ示している。さらに、図3は、テープ基材からTABテープ母材を形成する様子を示す平面図であり、(a)は全ての搬送孔を形成した状態、(b)はドライフィルムをラミネートした状態、(c)は配線パターンを形成した状態をそれぞれ示している。
なお、本実施形態においては、前述のTABテープ母材の製造方法に本発明を適用することとする。また、TABテープ母材20の材料であるテープ基材20’は、従来と同様の構造、すなわち、図2(a)に示すように、ポリイミド樹脂テープ(絶縁層)21と、銅層(導電層)22と、補強フィルム23とを備えた構造となっているものとする。ここで、ポリイミド樹脂テープ21と、銅層22との接合は接着剤を用いてもよく、用いなくてもよい。接着剤を用いない方法としては、銅層22にワニス状の樹脂を塗りつけるキャスティング法、銅層22とポリイミド樹脂テープ21とを熱で圧着するラミネート法、ポリイミド樹脂テープ21にCr等を介して銅をめっきする法、ポリイミド樹脂テープ21に銅を蒸着する方法がある。
Next, embodiments of the present invention will be described in detail with reference to the drawings as appropriate.
In the drawings to be referred to, FIG. 1 is a manufacturing process diagram showing a TAB tape base material and a TAB tape manufacturing method according to the present embodiment. FIG. 2 is a cross-sectional view showing a state where a TAB tape base material and a TAB tape are formed from a tape base material, (a) showing a tape base material put into a production line, and (b) transporting holes. Forming step, (c) dry film laminating step, (d) exposing step, (e) developing step, (f) etching step, (g) resist stripping step, (h) plating step, ( i) shows a peeling process, (j) shows a printing process, and (k) shows a slitting process. Further, FIG. 3 is a plan view showing a state where the TAB tape base material is formed from the tape base material, (a) is a state in which all the transport holes are formed, (b) is a state in which the dry film is laminated, c) shows a state in which a wiring pattern is formed.
In the present embodiment, the present invention is applied to the above-described method for manufacturing a TAB tape base material. Further, the
本実施形態に係るTABテープ母材(半導体装置用テープキャリア)20の製造方法では、図1に示すように、従来の製造工程(図6参照)と異なる工程である搬送孔形成工程S1’と、ドライフィルムラミネート工程S2’とが行われるとともに、従来の製造工程と同様の工程S3〜S9,S11〜S13が行われるようになっている。以下に、従来とは異なる工程のみ説明する。 In the manufacturing method of the TAB tape base material (semiconductor device tape carrier) 20 according to the present embodiment, as shown in FIG. 1, a transport hole forming step S1 ′, which is a step different from the conventional manufacturing step (see FIG. 6), The dry film laminating step S2 ′ is performed, and the same steps S3 to S9 and S11 to S13 as the conventional manufacturing steps are performed. Only the steps different from the conventional one will be described below.
搬送孔形成工程S1’とは、図2(b)に示すように、テープ基材20’に対して、テープ基材搬送孔PH1と実装用搬送孔PH2とをプレスにより同一工程で形成するパンチング工程である。すなわち、この搬送孔形成工程S1’は、従来のパンチング工程S1とパンチング工程S10とを合わせた工程となっている。なお、搬送孔形成工程S1’においては、テープ基材搬送孔PH1と実装用搬送孔PH2の形成が同時に行われることが好ましいが、テープ基材搬送孔PH1と実装用搬送孔PH2の形成が連続して行われる限り、いずれかの孔の形成が先に行われても良い。
As shown in FIG. 2 (b), the transport hole forming step S1 ′ is punching in which the tape base material transport hole PH1 and the mounting transport hole PH2 are formed in the same process on the
ここで、テープ基材搬送孔PH1は、図3(a)に示すように、テープ基材20’の両縁部にテープ長手方向へ沿って所定ピッチで一列ずつ形成され、実装用搬送孔PH2は、テープ基材搬送孔PH1よりも幅方向内側の部分にテープ基材搬送孔PH1と略同ピッチとなるように六列形成されている。なお、実装用搬送孔PH2の各列は、テープ幅方向において、配線パターンWP(図3(c)参照)を形成するためのスペースを挟んで配置される二列を一組としたときに、この組が合計三組となるように配置されており、さらに、これらの組はテープ幅方向に所定ピッチで配置されるようになっている。
Here, as shown in FIG. 3A, the tape base material transport holes PH1 are formed in a line at a predetermined pitch along the longitudinal direction of the tape at both edges of the
一方、ドライフィルムラミネート工程S2’とは、図2(c)に示すように、薄膜のドライフィルム10を、テープ基材搬送孔PH1の幅方向内側の部分に貼り付ける(ラミネートする)工程であり、この際、全ての実装用搬送孔PH2がドライフィルム10で覆われることとなる(図3(b)参照)。なお、ドライフィルム10ではなく、液体レジストを使用した場合には、各実装用搬送孔PH2を覆うレジストパターンを形成することができないため、後述するエッチング工程S5の際、実装用搬送孔PH2の内部にエッチング液が入り込んでしまい、実装用搬送孔PH2の周りの銅層22が除去されてしまう。しかし、本実施形態のようにドライフィルム10を採用することで、その問題が解消されている。
On the other hand, as shown in FIG. 2C, the dry film laminating step S2 ′ is a step of laminating (laminating) the
次に、前記した製造方法によりTABテープ母材20を製造する様子を図1〜図3を参照して説明する。
まず、図2(b)および図3(a)に示すように、テープ基材搬送孔PH1と実装用搬送孔PH2をプレスにより同一工程で形成する(搬送孔形成工程S1’;図1参照)。その後、図2(c)および図3(b)に示すように、テープ基材20’の両縁部に形成されたテープ基材搬送孔PH1の幅方向内側の部分に、各実装用搬送孔PH2上も含めてドライフィルム10をラミネートする(ドライフィルムラミネート工程S2’;図1参照)。
Next, how the TAB
First, as shown in FIG. 2 (b) and FIG. 3 (a), the tape base material transport hole PH1 and the mounting transport hole PH2 are formed by pressing in the same process (transport hole forming process S1 ′; see FIG. 1). . Thereafter, as shown in FIGS. 2 (c) and 3 (b), each mounting transport hole is formed in the inner portion in the width direction of the tape base material transport hole PH1 formed at both edges of the
続いて、露光工程S3において、各実装用搬送孔PH2の幅方向内側の部分の銅層22に配線パターンWPを形成し、かつ、各実装用搬送孔PH2の周りに銅層22を残すように、フォトマスクを介してパターン光を照射(露光)し、ドライフィルム10に所定のレジストパターンを形成する(図2(d)参照)。その後、現像、エッチング、レジスト剥膜の各工程S4〜S6を行うことで、銅層22に配線パターンWPを形成するとともに(図3(c)参照)、各実装用搬送孔PH2の周りに補強用の銅層22を残す(図2(e)〜(g)参照)。
Subsequently, in the exposure step S3, the wiring pattern WP is formed on the
その後は、従来と同様に、すなわち図2(h)〜(k)に示すように、Snメッキ24を施してから(メッキ工程S7)、補強フィルム23を剥離し(剥離工程S8)、ソルダーレジスト25を印刷し(印刷工程S9)、図3(c)に示すTABテープ母材20の製造を完了する。
Thereafter, as in the conventional case, that is, as shown in FIGS. 2H to 2K, after Sn plating 24 is applied (plating step S7), the reinforcing
TABテープ母材20の製造完了後は、TABテープ母材20を、長手方向に沿って分割して、所定幅の三つのTABテープ26を製造する(スリット工程S11)。その後、TABテープ26は、それぞれ各種点検が行われてから出荷される(点検工程S12、出荷工程S13)。
After the manufacture of the TAB
以上によれば、本実施形態において以下のような効果を得ることができる。
搬送孔形成工程S1’において、テープ基材搬送孔PH1と実装用搬送孔PH2がまとめて形成されるので、テープ基材搬送孔PH1と実装用搬送孔PH2の位置ずれを抑制することができる。また、パンチング加工が一回で済むので、従来のような二回のパンチング加工に伴う傷、異物の発生をも抑制することができる。さらには、従来別途行っていた実装用搬送孔PH2のパンチング工程が不要となるので、製造時間の短縮を図ることもできる(図3、図7参照)。
さらに、ドライフィルム10を採用することで、実装用搬送孔PH2の周りに銅層22を残すことができるので、実装用搬送孔PH2の機械的強度を上げることができる。それにより、半導体素子の実装ラインにおいて、補強された実装用搬送孔PH2を用いてTABテープ26を良好に搬送することができる。
According to the above, the following effects can be obtained in the present embodiment.
In the transport hole forming step S1 ′, since the tape base material transport hole PH1 and the mounting transport hole PH2 are formed together, it is possible to suppress positional deviation between the tape base material transport hole PH1 and the mounting transport hole PH2. Further, since the punching process only needs to be performed once, it is possible to suppress the generation of scratches and foreign matters associated with the conventional two punching processes. Furthermore, since the punching process of the mounting transport hole PH2 which has been separately performed conventionally is not required, the manufacturing time can be shortened (see FIGS. 3 and 7).
Furthermore, since the
なお、本発明は前記実施形態に限定されることなく、以下に例示するように様々な形態で利用できる。
すなわち、前記実施形態では、TAB方式で使用する半導体装置用テープキャリアについて本発明を適用したが、本発明はこれに限定されず、どのような方式の半導体装置用テープキャリアにも適用できる。
また、テープ幅、材料、搬送孔のピッチ、搬送孔の列数等は特に限定されるものではなく、任意に設定できる。
In addition, this invention is not limited to the said embodiment, It can utilize with various forms so that it may illustrate below.
That is, in the above embodiment, the present invention is applied to the tape carrier for a semiconductor device used in the TAB method, but the present invention is not limited to this and can be applied to any type of tape carrier for a semiconductor device.
Further, the tape width, the material, the pitch of the transport holes, the number of rows of the transport holes, etc. are not particularly limited and can be arbitrarily set.
以下に、前記した実施形態についての実施例を説明する。
本実施例における各種条件は、以下のようになっている。
(1)分割前のテープ基材20’(TABテープ母材20)の幅:158mm
(2)分割後のTABテープ26の幅:48mm
(3)ポリイミド樹脂テープ21の厚さ:38μm
(4)銅層22の厚さ:8μm
(5)ドライフィルム10の厚さ:5μm
(6)配線パターンWP中の配線ピッチ:40μm
Examples of the above embodiment will be described below.
Various conditions in the present embodiment are as follows.
(1) Width of
(2)
(3) Thickness of the polyimide resin tape 21: 38 μm
(4)
(5) Thickness of the dry film 10: 5 μm
(6) Wiring pitch in the wiring pattern WP: 40 μm
以上の条件にて、従来の製造方法と前記実施形態の製造方法のそれぞれを用いてTABテープ母材20を製造した。その結果、図4に示すように、従来の製造方法では、最大位置ずれが35μmになるのに対し、前記実施形態の製造方法では、5μm程度に抑えられることが分かった。すなわち、前記実施形態の製造方法では、最大位置ずれが飛躍的に改善されることが確認された。
Under the above conditions, the TAB
なお、前記した最大位置ずれの測定方法としては、以下のような方法を採用した。
まず、TABテープ母材20の実装用搬送孔PH2を基準として、製品パターン(配線パターン;テープ基材搬送孔PH1基準で形成)のアライメントマークの位置を工場顕微鏡にて測定し、図面値とのずれを評価することで、テープ基材搬送孔PH1と実装用搬送孔PH2との位置ずれを測定した。そして、この測定を30回以上行い、そのときの最大値を最大位置ずれとした。
In addition, the following method was employ | adopted as a measuring method of above-mentioned maximum position shift.
First, the position of the alignment mark of the product pattern (wiring pattern; formed on the basis of the tape base material transport hole PH1) is measured with a factory microscope using the mounting transport hole PH2 of the TAB
ちなみに、前記した各種条件でTABテープ母材20を製造することで、以下のような効果を得ることができる。
(i)銅層22の厚さを12μm以下とし、ポリイミド樹脂テープ21の厚さを50μm以下とすることにより、TABテープ母材20(およびTABテープ26)の折り曲げ特性の向上や、配線パターンWPのファインピッチの確保を実現できる。
(ii)分割前のテープ基材20’(TABテープ母材20)の幅を、96mm以上である158mmとすることにより、例えば35mm幅のTABテープ26や48mm幅のTABテープ26を少なくとも二つ分確保することができる。
(iii)ドライフィルム10と銅層22との総厚を、配線パターンWPの配線ピッチ40μm未満とすることで、配線パターンWPの微細化を実現することができる。
Incidentally, the following effects can be obtained by manufacturing the TAB
(I) By making the thickness of the
(Ii) By setting the width of the
(Iii) By making the total thickness of the
S1 パンチング工程(テープ基材搬送孔PH1)
S2 レジストコート工程
S3 露光工程
S4 現像工程
S5 エッチング工程
S6 レジスト剥膜工程
S7 メッキ工程
S8 剥離工程
S9 印刷工程
S10 パンチング工程(実装用搬送孔PH2)
S11 スリット工程
S12 点検工程
S13 出荷工程
S1’ 搬送孔形成工程
S2’ ドライフィルムラミネート工程
10 ドライフィルム
20 TABテープ母材(半導体装置用テープキャリア)
20’ テープ基材
21 ポリイミド樹脂テープ
22 銅層
23 補強フィルム
PH1 テープ基材搬送孔
PH2 実装用搬送孔
WP 配線パターン
24 Snメッキ
25 ソルダーレジスト
26 TABテープ(実装用テープキャリア)
S1 punching process (tape base material transport hole PH1)
S2 resist coating step S3 exposure step S4 development step S5 etching step S6 resist stripping step S7 plating step S8 peeling step S9 printing step S10 punching step (mounting transport hole PH2)
S11 Slit process S12 Inspection process S13 Shipping process S1 'Transport hole forming process S2' Dry
20 '
Claims (4)
前記テープ基材の両縁部に、分割前の前記テープ基材を搬送するためのテープ基材搬送孔を形成する工程と、
前記テープ基材搬送孔よりも幅方向内側に、分割後の前記実装用テープキャリアを搬送するための実装用搬送孔を形成する工程とを同一工程で行い、
前記テープ基材搬送孔を形成する工程と、前記実装用搬送孔を形成する工程とを同一工程で行った後、前記テープ基材搬送孔よりも幅方向内側の部分に、前記実装用搬送孔上も含めてドライフィルムをラミネートし、これを露光現像して前記実装用搬送孔を覆うレジストパターンを形成した後、エッチングすることで導電層を形成することを特徴とする半導体装置用テープキャリアの製造方法。 A method of manufacturing a tape carrier for a semiconductor device comprising a plurality of mounting tape carriers for mounting semiconductor elements, obtained by dividing a tape base material having a conductive layer formed on an insulating layer along the longitudinal direction. And
Forming a tape base material transport hole for transporting the tape base material before splitting on both edges of the tape base material; and
In the width direction inside than the tape base material conveyance holes, it is performed by the same step of forming a mounting conveying hole for transporting the mounting tape carrier after the division,
After the step of forming the tape base material transport hole and the step of forming the mounting transport hole are performed in the same step, the mounting transport hole is formed in the inner portion in the width direction than the tape base material transport hole. A tape carrier for a semiconductor device comprising: laminating a dry film including the top, exposing and developing the dry film to form a resist pattern covering the mounting transport hole, and then etching to form a conductive layer . Production method.
前記導電層の厚さを12μm以下とし、前記絶縁層の厚さを50μm以下としたことを特徴とする半導体装置用テープキャリアの製造方法。 It is a manufacturing method of the tape carrier for semiconductor devices according to claim 1,
A method of manufacturing a tape carrier for a semiconductor device, wherein the conductive layer has a thickness of 12 μm or less, and the insulating layer has a thickness of 50 μm or less.
分割前の前記テープ基材の幅を、96mm以上としたことを特徴とする半導体装置用テープキャリアの製造方法。 A method for producing a tape carrier for a semiconductor device according to claim 1 or 2,
A method of manufacturing a tape carrier for a semiconductor device, wherein the width of the tape base material before division is 96 mm or more.
前記ドライフィルムと前記導電層との総厚を、前記配線パターンの配線ピッチ未満としたことを特徴とする半導体装置用テープキャリアの製造方法。
It is a manufacturing method of the tape carrier for semiconductor devices in any one of Claims 1-3 ,
A method of manufacturing a tape carrier for a semiconductor device, wherein a total thickness of the dry film and the conductive layer is less than a wiring pitch of the wiring pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006070040A JP4645908B2 (en) | 2006-03-14 | 2006-03-14 | Manufacturing method of tape carrier for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006070040A JP4645908B2 (en) | 2006-03-14 | 2006-03-14 | Manufacturing method of tape carrier for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007250695A JP2007250695A (en) | 2007-09-27 |
| JP4645908B2 true JP4645908B2 (en) | 2011-03-09 |
Family
ID=38594689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006070040A Expired - Fee Related JP4645908B2 (en) | 2006-03-14 | 2006-03-14 | Manufacturing method of tape carrier for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4645908B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126146U (en) * | 1989-03-29 | 1990-10-17 | ||
| JP3306996B2 (en) * | 1993-06-02 | 2002-07-24 | セイコーエプソン株式会社 | Flexible substrate manufacturing method |
| JP2002299385A (en) * | 2001-03-29 | 2002-10-11 | Mitsui Mining & Smelting Co Ltd | Film carrier tape for mounting electronic components and method of manufacturing the same |
| JP3628273B2 (en) * | 2001-03-30 | 2005-03-09 | 三井金属鉱業株式会社 | Manufacturing method of film carrier tape for mounting multi-row electronic components |
| JP3626742B2 (en) * | 2002-05-13 | 2005-03-09 | 旗勝科技股▲分▼有限公司 | Mass production method of tape-type flexible printed circuit |
-
2006
- 2006-03-14 JP JP2006070040A patent/JP4645908B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007250695A (en) | 2007-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100323051B1 (en) | Flexible wiring substrate and its manufacturing method | |
| US6210518B1 (en) | Method and fixture for manufacturing flexible printed circuit board | |
| JP3638276B2 (en) | Film carrier tape for mounting electronic components | |
| US8037597B2 (en) | Manufacturing method of tape carrier for TAB | |
| JP5227753B2 (en) | Method for manufacturing printed circuit board | |
| US8067696B2 (en) | Printed circuit board and method for manufacturing same | |
| JP2004266144A (en) | Flexible wiring circuit board | |
| JP2004031667A (en) | COF film carrier tape and method of manufacturing the same | |
| US6939745B2 (en) | Method of producing tab tape carrier | |
| JP2002299385A (en) | Film carrier tape for mounting electronic components and method of manufacturing the same | |
| JP3628273B2 (en) | Manufacturing method of film carrier tape for mounting multi-row electronic components | |
| JP4645908B2 (en) | Manufacturing method of tape carrier for semiconductor device | |
| JP2007059627A (en) | TAB tape carrier manufacturing method | |
| JP4657689B2 (en) | COF tape manufacturing method | |
| JP4893947B2 (en) | Manufacturing method of tape carrier for semiconductor device | |
| JP3463634B2 (en) | Manufacturing method of carrier tape | |
| JP3997629B2 (en) | TAB film carrier tape with reinforcing sheet | |
| KR100599549B1 (en) | Film carrier tape for mounting electronic devices thereon | |
| JP2008227194A (en) | Tape carrier for semiconductor device and method for manufacturing semiconductor device tape carrier | |
| US12185479B2 (en) | Flexible circuit board and manufacturing method thereof | |
| JP7002238B2 (en) | Manufacturing method of tape base material for wiring board and tape base material for wiring board | |
| JP3932689B2 (en) | TAB film carrier tape | |
| JP2019075486A (en) | Tape base material for wiring board, and manufacturing method of tape base material for wiring board | |
| JPH06342827A (en) | Manufacture of flexible board | |
| JP2004281947A (en) | Method for manufacturing film carrier tape for mounting electronic components and spacer tape |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |