JP4649098B2 - WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, SEMICONDUCTOR DEVICE, ELECTRONIC MODULE, AND ELECTRONIC DEVICE - Google Patents
WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, SEMICONDUCTOR DEVICE, ELECTRONIC MODULE, AND ELECTRONIC DEVICE Download PDFInfo
- Publication number
- JP4649098B2 JP4649098B2 JP2003271247A JP2003271247A JP4649098B2 JP 4649098 B2 JP4649098 B2 JP 4649098B2 JP 2003271247 A JP2003271247 A JP 2003271247A JP 2003271247 A JP2003271247 A JP 2003271247A JP 4649098 B2 JP4649098 B2 JP 4649098B2
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- group
- base substrate
- wiring
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 79
- 239000011347 resin Substances 0.000 claims description 48
- 229920005989 resin Polymers 0.000 claims description 48
- 238000005452 bending Methods 0.000 claims description 21
- 239000002243 precursor Substances 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000008602 contraction Effects 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 10
- 239000000126 substance Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
本発明は、配線基板及びその製造方法、半導体装置、電子モジュール並びに電子機器に関する。 The present invention relates to a wiring board, a manufacturing method thereof, a semiconductor device, an electronic module, and an electronic apparatus.
ＴＣＰ（Tape Carrier Package）に使用される配線基板は、配線パターンが形成されたベース基板と、配線パターンを覆うように形成された保護膜（例えばレジスト層）を有する。保護膜を樹脂で形成すると、その硬化収縮によって、ベース基板に反りが生じる。反り量が大きくなると、その後の製造工程に支障を来すという問題があった。 A wiring substrate used for TCP (Tape Carrier Package) has a base substrate on which a wiring pattern is formed and a protective film (eg, a resist layer) formed so as to cover the wiring pattern. When the protective film is formed of a resin, the base substrate is warped due to curing shrinkage. When the amount of warpage increases, there is a problem that the subsequent manufacturing process is hindered.
本発明の目的は、配線基板の反りを抑制することにある。
（１）本発明に係る配線基板は、第１及び第２の領域を有するベース基板と、
前記第１の領域に形成された複数の配線ライン部と、複数の電気的接続用の端子と、を含む配線パターンと、
前記第２の領域に形成された複数のダミーライン部を含み、電気的接続用の端子を有しないように形成されたダミーパターンと、
前記配線ライン部及び前記ダミーライン部を覆うとともに前記ベース基板に密着し、収縮方向の内部ストレスが生じている樹脂層と、
を有し、
前記ベース基板には、前記樹脂層の前記内部ストレスによって、反る方向に力が加えられ、
前記第１の領域には、前記配線ライン部が延びる方向に沿った軸を曲げることに対抗する前記配線ライン部の屈曲抵抗によって、前記反る方向が規制されて、第１の力が加えられ、
前記第２の領域には、前記ダミーライン部が延びる方向に沿った軸を曲げることに対抗する前記ダミーライン部の屈曲抵抗によって、前記反る方向が規制されて、第２の力が加えられ、
前記配線ライン部及び前記ダミーライン部は、相互に交差する方向に延び、
前記第１及び第２の力は、前記ベース基板の前記第１及び第２の領域を相互に交差する方向に反らせるように作用し、前記第１の力によって前記ベース基板が反ることを、前記第２の力によって抑制する。本発明によれば、第１の領域が反る方向と第２の領域が反る方向が交差するので、それぞれの反りをうち消し合って、全体的な反りを抑制することができる。
（２）この配線基板において、
前記複数の配線ライン部は、相互に平行に形成され、
前記複数のダミーライン部は、相互に平行に形成されていてもよい。
（３）この配線基板において、
前記第１及び第２の領域は、隣同士に位置していてもよい。
（４）本発明に係る半導体装置は、上記配線基板と、
前記配線パターンの１グループの端子に電気的に接続された半導体チップと、
を有する。
（５）本発明に係る電子モジュールは、上記配線基板と、
前記配線パターンの第１のグループの端子に電気的に接続された半導体チップと、
前記配線パターンの第２のグループの端子に電気的に接続された電子パネルと、
を有する。
（６）本発明に係る電子機器は、上記半導体装置を有する。
（７）本発明に係る電子機器は、上記電子モジュールを有する。
（８）本発明に係る配線基板の製造方法は、第１及び第２の領域を有するベース基板に、複数の配線ライン部及び複数の電気的接続用の端子を含む配線パターンと、複数のダミーライン部を含み電気的接続用の端子を有しないダミーパターンと、を形成すること、
前記配線ライン部及び前記ダミーライン部を覆うように、樹脂前駆体を前記ベース基板に設けること、及び、
前記樹脂前駆体を、化学反応によって硬化させて、樹脂層を形成すること、
を含み、
前記配線ライン部を、前記第１の領域に形成し、
前記ダミーライン部を、前記第２の領域に形成し、
前記配線ライン部及び前記ダミーライン部を、相互に交差する方向に延びるように形成し、
前記樹脂前駆体を硬化させるときに、前記化学反応によって、前記樹脂層に収縮方向の内部ストレスを発生させ、
前記内部ストレスによって、前記ベース基板に、反る方向に力を加え、
前記第１の領域に、前記配線ライン部が延びる方向に沿った軸を曲げることに対抗する前記配線ライン部の屈曲抵抗によって、前記反る方向を規制して、第１の力を加え、
前記第２の領域に、前記ダミーライン部が延びる方向に沿った軸を曲げることに対抗する前記ダミーライン部の屈曲抵抗によって、前記反る方向を規制して、第２の力を加え、
前記第１及び第２の力を、前記ベース基板の前記第１及び第２の領域を相互に交差する方向に反らせるように作用させ、前記第１の力によって前記ベース基板が反ることを、前記第２の力によって抑制する。本発明によれば、第１の領域が反る方向と第２の領域が反る方向が交差するので、それぞれの反りをうち消し合って、全体的な反りを抑制することができる。
（９）この配線基板の製造方法において、
前記複数の配線ライン部を、相互に平行に形成し、
前記複数のダミーライン部を、相互に平行に形成してもよい。
（１０）この配線基板の製造方法において、
前記第１及び第２の領域は、隣同士に位置していてもよい。
(1) A wiring board according to the present invention includes a base substrate having first and second regions;
A wiring pattern including a plurality of wiring line portions formed in the first region and a plurality of terminals for electrical connection;
A dummy pattern including a plurality of dummy line portions formed in the second region so as not to have a terminal for electrical connection;
A resin layer that covers the wiring line portion and the dummy line portion and is in close contact with the base substrate, causing internal stress in the contraction direction;
Have
A force is applied to the base substrate in the direction of warping due to the internal stress of the resin layer,
In the first region, the warping direction is restricted by the bending resistance of the wiring line portion against bending the axis along the direction in which the wiring line portion extends, and a first force is applied. ,
In the second region, the warping direction is restricted by the bending resistance of the dummy line portion opposed to bending the axis along the direction in which the dummy line portion extends, and a second force is applied. ,
The wiring line portion and the dummy line portion extend in directions intersecting each other,
The first and second forces act to warp the first and second regions of the base substrate in directions crossing each other, and the base substrate is warped by the first force. Suppressed by the second force. According to the present invention, since the direction in which the first region warps and the direction in which the second region warps intersect, the respective warps can be canceled out and the overall warp can be suppressed.
(2) In this wiring board,
The plurality of wiring line portions are formed in parallel to each other,
The plurality of dummy line portions may be formed in parallel to each other.
(3) In this wiring board,
The first and second regions may be located next to each other.
(4) A semiconductor device according to the present invention comprises the above wiring board;
A semiconductor chip electrically connected to one group of terminals of the wiring pattern;
Have
(5) An electronic module according to the present invention includes the above wiring board,
A semiconductor chip electrically connected to a first group of terminals of the wiring pattern;
An electronic panel electrically connected to a second group of terminals of the wiring pattern;
Have
(6) An electronic apparatus according to the present invention includes the semiconductor device.
(7) An electronic device according to the present invention includes the electronic module.
(8) In the method for manufacturing a wiring board according to the present invention, a wiring pattern including a plurality of wiring line portions and a plurality of terminals for electrical connection on a base substrate having first and second regions, and a plurality of dummy Forming a dummy pattern including a line portion and not having a terminal for electrical connection;
Providing a resin precursor on the base substrate so as to cover the wiring line portion and the dummy line portion; and
Curing the resin precursor by a chemical reaction to form a resin layer;
Including
Forming the wiring line portion in the first region;
Forming the dummy line portion in the second region;
Forming the wiring line portion and the dummy line portion so as to extend in directions crossing each other;
When the resin precursor is cured, the chemical reaction causes an internal stress in the shrinkage direction to the resin layer,
Due to the internal stress, a force is applied to the base substrate in a warping direction,
A first force is applied to the first region by restricting the warping direction by a bending resistance of the wiring line portion that opposes bending of an axis along a direction in which the wiring line portion extends.
In the second region, a bending force of the dummy line part that resists bending of the axis along the direction in which the dummy line part extends is regulated by the bending direction of the dummy line part, and a second force is applied,
Causing the first and second forces to act to warp the first and second regions of the base substrate in directions crossing each other, and causing the base substrate to warp by the first force; Suppressed by the second force. According to the present invention, since the direction in which the first region warps and the direction in which the second region warps intersect, the respective warps can be canceled out and the overall warp can be suppressed.
(9) In this method of manufacturing a wiring board,
Forming the plurality of wiring line portions parallel to each other;
The plurality of dummy line portions may be formed in parallel to each other.
(10) In this method of manufacturing a wiring board,
The first and second regions may be located next to each other.
以下、本発明の実施の形態を、図面を参照して説明する。図１は、本発明の実施の形態に係る配線基板を説明する図である。図２は、図１に示す配線基板のII-II線断面の一部を示す図である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating a wiring board according to an embodiment of the present invention. FIG. 2 is a view showing a part of a cross section taken along line II-II of the wiring board shown in FIG.
配線基板は、ベース基板１０を有する。ベース基板１０は、ポリイミド樹脂などの樹脂で形成されていてもよい。ＴＡＢ（Tape Automated Bonding）実装を適用する場合、ベース基板１０にはデバイスホール（開口又は貫通穴）１２が形成されていてもよい。ＣＯＦ（Chip On Film）実装を適用する場合、ベース基板１０はデバイスホールを有しない。ベース基板１０は、ＴＡＢテープのようにテープ状をなしていてもよい。その場合、ベース基板１０には、その幅方向の両端部にスプロケットホール１４が形成されていてもよい。ベース基板１０は、第１及び第２の領域１６，１８を有する。第１及び第２の領域１６，１８は、隣同士に位置する。
The wiring substrate has a
ベース基板１０には、配線パターン２０が形成されている。配線パターン２０は、電気的な接続に使用される（すなわち電流が流れる又は電圧が印加される）もので、複数の電子部品を電気的に接続するものであってもよい。配線パターン２０は、導電材料（例えばＣｕ，Ａｕ等の金属）で形成されている。配線パターン２０は、ベース基板１０及び樹脂層４０よりも熱膨張率が小さい。配線パターン２０は、複数の配線ライン部２２を含む。複数の配線ライン部２２は、第１の領域１６に形成されている。複数の配線ライン部２２は、相互に平行に形成されていてもよい。それぞれの配線ライン部２２は、直線を描くように形成されていてもよい。
A
配線パターン２０は、複数の電気的接続用端子（例えば、第１、第２及び第３のグループの端子２４，２６，２８）を含む。電気的接続用端子は、外部に（例えば他の電子部品に）電気的に接続するための端子である。第１のグループの端子２４は、デバイスホール１２の少なくとも１辺（図１では全ての辺）から内側に突出してもよい。第１のグループの端子２４は、電子部品が配置される領域内に、少なくとも先端部が配置されるように形成されている。ベース基板１０は、第１のグループの端子２４によって囲まれる領域を有する。第２のグループの端子２６は、配線パターン２０のうちベース基板１０上に形成された部分（例えばベース基板１０の幅方向に並ぶ部分）であってもよい。第３のグループの端子２８は、配線パターン２０のうちベース基板１０上に形成された部分（例えばベース基板１０の幅方向に並ぶ部分）であってもよい。
The
配線パターン２０は、第１のグループの端子２４から第２のグループの端子２６に至る部分と、第１のグループの端子２４から第３のグループの端子２８に至る部分と、を含んでもよい。第２及び第３のグループの端子２６，２８の間に、第１のグループの端子２４が配置されていてもよい。本実施の形態では、第１のグループの端子２４から第２のグループの端子２６に至る部分が、配線ライン部２２を含む。あるいは、第１のグループの端子２４から第３のグループの端子２８に至る部分が、配線ライン部２２を含んでもよい。
The
ベース基板１０には、ダミーパターン３０が形成されている。ダミーパターン３０は、電気的接続用の端子を有しないように形成されている。ダミーパターン３０は、電流が流れないものであって、複数の電子部品を電気的に接続しないものである。ただし、ダミーパターン３０は、１つの電子部品のみに電気的に接続されてもよく、電流が流れなければ、電圧が印加されてもよい。ダミーパターン３０は、電流が流れなければ、配線パターン２０に電気的に接続されてもよい。ダミーパターン３０は、配線パターン２０と同じ材料で形成してもよいし、異なる材料（例えば樹脂等の絶縁体）で形成してもよい。ダミーパターン３０は、ベース基板１０及び樹脂層４０よりも熱膨張率が小さい。配線パターン２０及びダミーパターン３０の熱膨張率は同じであってもよい。あるいは、配線パターン２０の熱膨張率が、ダミーパターン３０のそれより大きくてもよいし小さくてもよい。
A
ダミーパターン３０は、複数のダミーライン部３２を含む。複数のダミーライン部３２は、第２の領域１８に形成されている。複数のダミーライン部３２は、相互に平行に形成されていてもよい。それぞれのダミーライン部３２は、直線を描くように形成されていてもよい。配線ライン部２２とダミーライン部３２は、相互に交差する（例えば直交する）方向に延びている。本実施の形態では、配線ライン部２２とダミーライン部３２は、分離されているが、連結されていてもよい。
The
ベース基板１０には、樹脂層（例えばソルダーレジスト層）４０が形成されている。樹脂層４０は、配線ライン部２２及びダミーライン部３２を覆っている。樹脂層４０は、配線ライン部２２及びダミーライン部３２を連続的に覆ってもよいし、別々に（分離した状態で）覆ってもよい。樹脂層４０は、配線パターン２０の電気的接続用の端子を除いて全体を覆っていてもよい。樹脂層４０は、ダミーパターン３０の全体を覆っていてもよい。樹脂層４０は、ベース基板１０に密着している。樹脂層４０には、収縮方向（図２の矢印Ａ参照）の内部ストレスが生じている。そのため、ベース基板１０には、樹脂層４０の内部ストレスによって、反る方向（図２の矢印Ｂ参照）に力が加えられている。
A resin layer (for example, a solder resist layer) 40 is formed on the
なお、内部ストレスは、後述するように、樹脂層４０を形成するときに発生させてもよい。あるいは、冷却によって樹脂層４０及びベース基板１０が収縮するときに、その収縮率の差によって、樹脂層４０に収縮方向の内部ストレスが発生してもよい。例えば、樹脂層４０の収縮率がベース基板１０のそれよりも大きいときに、樹脂層４０に収縮方向の内部ストレスが発生する。
The internal stress may be generated when the
図３（Ａ）及び図３（Ｂ）は、ベース基板に加えられる力を説明する図である。第１の領域１６には、配線ライン部２２が延びる方向に沿った軸Ｘ１を曲げることに対抗するように、配線ライン部２２からベース基板１０に屈曲抵抗が与えられている。これによって、樹脂層４０から加えられる力による第１の領域１６が反る方向が規制される。そして、図３（Ａ）に示すように反る力（第１の力Ｆ１）が第１の領域１６に加えられる。第１の力Ｆ１は、軸Ｘ１周りの方向の力である。
FIG. 3A and FIG. 3B are diagrams illustrating the force applied to the base substrate. In the
また、第２の領域１８には、ダミーライン部３２が延びる方向に沿った軸Ｘ２を曲げることに対抗するように、ダミーライン部３２からベース基板１０に屈曲抵抗が与えられている。これによって、樹脂層４０から加えられる力による第２の領域１８が反る方向が規制される。そして、図３（Ｂ）に示すように反る力（第２の力Ｆ２）が第２の領域１８に加えられる。第２の力Ｆ２は、軸Ｘ２周りの方向の力である。
The
第１及び第２の力Ｆ１，Ｆ２は、ベース基板１０の第１及び第２の領域１６，１８を相互に交差する方向に反らせるように作用する。したがって、第１の力Ｆ１によってベース基板１０が反ることが、第２の力Ｆ２によって抑制される。すなわち、第１及び第２の力Ｆ１，Ｆ２は、それぞれによって発生させようとするベース基板１０の反りをうち消し合う。こうして、ベース基板１０の全体的な反りを抑制することができる。
The first and second forces F 1 and F 2 act to warp the first and
本実施の形態に係る配線基板は、上述したように構成されており、以下その製造方法を説明する。本実施の形態では、第１及び第２の領域１６，１８を有するベース基板１０に、配線パターン２０とダミーパターン３０を形成する。配線ライン部２２及びダミーライン部３２を覆うように、樹脂前駆体（図示せず）を、塗布又は印刷等によって、ベース基板１０上に設ける。樹脂前駆体は、樹脂層４０を構成する物質の前段階にある物質で、液状又はペースト状の物質である。樹脂前駆体は、ベース基板１０上に密着させる。樹脂前駆体は、熱硬化性樹脂前駆体、紫外線硬化性樹脂前駆体等であってもよい。樹脂前駆体を、化学反応（例えば重合）によって硬化させて、樹脂層４０を形成する。ここで、樹脂前駆体は、化学反応によって、硬化しながら収縮する。これを利用して、樹脂前駆体を硬化させるときに、化学反応によって、樹脂層４０に収縮方向の内部ストレスを発生させる。
The wiring board according to the present embodiment is configured as described above, and the manufacturing method thereof will be described below. In the present embodiment, the
本発明の実施の形態に係る配線基板の製造方法は、上述した構成を得るときに、技術常識を参酌すれば導き出すことができる内容を含む。 The method for manufacturing a wiring board according to the embodiment of the present invention includes contents that can be derived by considering common technical knowledge when obtaining the above-described configuration.
図４は、本発明の実施の形態に係る半導体装置を示す図である。この半導体装置は、上述した配線基板（図１参照）と、半導体チップ（集積回路を有する）５０と、を有する。半導体チップ５０は、配線パターン２０の第１グループの端子２４（図１参照）に電気的に接続されている。半導体チップ５０の実装には、ＴＡＢ（Tape Automated Bonding）技術を適用してもよいが、ベース基板１０にデバイスホール１２を形成しない場合にはＣＯＦ（Chip On Film）の技術を適用してもよい。ベース基板１０は、領域（樹脂層４０の内側の領域）５２で打ち抜いてもよい。打ち抜かれたベース基板１０と、これに実装された半導体チップ５０と、でＴＣＰ（Tape Carrier Package）を構成してもよい。
FIG. 4 is a diagram showing a semiconductor device according to the embodiment of the present invention. This semiconductor device includes the above-described wiring board (see FIG. 1) and a semiconductor chip (having an integrated circuit) 50. The
図５は、本発明の実施の形態に係る電子モジュールを説明する図である。電子モジュール（例えば表示モジュール）は、ベース基板１０（詳しくは、その打ち抜かれてなる部分）と、半導体チップ５０と、電子パネル６０と、を有する。半導体チップ５０は、配線パターン２０の第１グループの端子２４（図１参照）に電気的に接続されている。電子パネル（例えば表示パネル（液晶パネル又は有機エレクトロルミネセンスパネル等））６０は、配線パターン２０の第２グループの端子２６（図１参照）に電気的に接続されている。
FIG. 5 is a diagram illustrating the electronic module according to the embodiment of the present invention. The electronic module (for example, a display module) includes a base substrate 10 (specifically, a punched portion thereof), a
本発明の実施の形態に係る半導体装置又は電子モジュールを有する電子機器として、図６にはノート型パーソナルコンピュータ１００、図７には携帯電話２００が示されている。
As an electronic apparatus having a semiconductor device or an electronic module according to an embodiment of the present invention, a notebook
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。 The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that achieves the same effect as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
１０…ベース基板 １０…ベース基板 １２…デバイスホール １４…スプロケットホール １６…第１の領域 １８…第２の領域 ２０…配線パターン ２２…配線ライン部 ２４…第１グループの端子 ２６…第２のグループの端子 ２８…第３グループの端子 ３０…ダミーパターン ３２…ダミーライン部 ４０…樹脂層 ５０…半導体チップ ６０…電子パネル
DESCRIPTION OF
Claims (9)
前記第１の領域に形成され前記ベース基板の幅方向に対して斜めに延びている複数の配線ライン部と、複数の電気的接続用の端子と、を含む配線パターンと、
前記第２の領域に形成され複数のダミーライン部を含み、電気的接続用の端子を有しないように形成されたダミーパターンと、
前記配線ライン部及び前記ダミーライン部を覆うとともに前記ベース基板に密着し、収縮方向の内部ストレスが生じている樹脂層と、
を有し、
前記複数の電気的接続用の端子は、第１、第２及び第３のグループの端子を有し、
前記第１のグループの端子には、半導体チップが電気的に接続され、
前記第２のグループの端子は、前記ベース基板上に形成され、前記ベース基板の幅方向に並んでおり、
前記第２のグループの端子は、前記第１のグループの端子に対して、前記ベース基板の幅方向と直交する第１方向に位置しており、
前記第３のグループの端子は、前記ベース基板上に形成され、前記ベース基板の幅方向に並んでおり、
前記第３のグループの端子は、前記第１のグループの端子に対して、前記ベース基板の幅方向と直交する方向であって、前記第１方向と反対の第２方向に位置しており、
前記配線パターンは、
前記第１のグループの端子から前記第２のグループの端子に至る部分と、
前記第１のグループの端子から前記第３のグループの端子に至る部分と、を有し、
前記第１のグループの端子は、前記第２のグループの端子及び前記第３のグループの端子の間に配置され、
前記第１のグループの端子から前記第２のグループの端子までの最短距離と、前記第１のグループの端子から前記第３のグループの端子までの最短距離と、は異なり、
前記複数の配線ライン部は、相互に平行に形成され、
前記複数のダミーライン部は、相互に平行に形成され、
前記複数の配線ライン部は、該複数の配線ライン部を通る前記ベース基板の前記幅方向の仮想直線に対して非対称に形成され、
前記複数の配線ダミーライン部は、該複数の配線ダミーライン部を通る前記ベース基板の前記幅方向の仮想直線に対して非対称に形成され、
前記ベース基板には、前記樹脂層の前記内部ストレスによって、反る方向に力が加えられ、
前記第１の領域には、前記配線ライン部が延びる方向に沿った軸を曲げることに対抗する前記配線ライン部の屈曲抵抗によって、前記反る方向が規制されて、第１の力が加えられ、
前記第２の領域には、前記ダミーライン部が延びる方向に沿った軸を曲げることに対抗する前記ダミーライン部の屈曲抵抗によって、前記反る方向が規制されて、第２の力が加えられ、
前記配線ライン部及び前記ダミーライン部は、全てが相互に交差する方向に延び、
前記第１及び第２の力は、前記ベース基板の前記第１及び第２の領域を相互に交差する方向に反らせるように作用し、前記第１の力によって前記ベース基板が反ることを、前記第２の力によって抑制する配線基板。 A tape-like base substrate having first and second regions;
A wiring pattern including a plurality of wiring line portions formed in the first region and extending obliquely with respect to the width direction of the base substrate, and a plurality of terminals for electrical connection;
A dummy pattern formed in the second region, including a plurality of dummy line portions and formed so as not to have a terminal for electrical connection;
A resin layer that covers the wiring line portion and the dummy line portion and is in close contact with the base substrate, causing internal stress in the contraction direction;
Have
The plurality of electrical connection terminals have first, second and third group terminals;
A semiconductor chip is electrically connected to the terminals of the first group,
The second group of terminals are formed on the base substrate and are arranged in the width direction of the base substrate,
The terminals of the second group are located in a first direction orthogonal to the width direction of the base substrate with respect to the terminals of the first group,
The third group of terminals are formed on the base substrate and are arranged in the width direction of the base substrate,
The third group of terminals is located in a second direction opposite to the first direction, which is perpendicular to the width direction of the base substrate with respect to the first group of terminals.
The wiring pattern is
A portion from the first group of terminals to the second group of terminals;
A portion extending from the first group of terminals to the third group of terminals,
The first group of terminals is disposed between the second group of terminals and the third group of terminals;
The shortest distance from the first group of terminals to the second group of terminals is different from the shortest distance from the first group of terminals to the third group of terminals,
The plurality of wiring line portions are formed in parallel to each other,
The plurality of dummy line portions are formed in parallel to each other,
The plurality of wiring line portions are formed asymmetrically with respect to a virtual straight line in the width direction of the base substrate passing through the plurality of wiring line portions ,
The plurality of wiring dummy line portions are formed asymmetrically with respect to an imaginary straight line in the width direction of the base substrate passing through the plurality of wiring dummy line portions ,
A force is applied to the base substrate in the direction of warping due to the internal stress of the resin layer,
In the first region, the warping direction is restricted by the bending resistance of the wiring line portion against bending the axis along the direction in which the wiring line portion extends, and a first force is applied. ,
In the second region, the warping direction is restricted by the bending resistance of the dummy line portion opposed to bending the axis along the direction in which the dummy line portion extends, and a second force is applied. ,
The wiring line part and the dummy line part all extend in a direction intersecting each other,
The first and second forces act to warp the first and second regions of the base substrate in directions crossing each other, and the base substrate is warped by the first force. A wiring board suppressed by the second force.
前記第１のグループの端子から前記第２のグループの端子までの最短距離は、前記第１のグループの端子から前記第３のグループの端子までの最短距離より大きく、
前記第１のグループの端子から前記第２のグループの端子に至る部分は、前記配線ライン部を有する配線基板。 The wiring board according to claim 1, wherein
The shortest distance from the first group of terminals to the second group of terminals is greater than the shortest distance from the first group of terminals to the third group of terminals,
A portion from the first group of terminals to the second group of terminals has the wiring line portion.
前記第１及び第２の領域は、隣同士に位置してなる配線基板。 In the wiring board according to claim 1 or 2,
The first and second regions are wiring boards located next to each other.
前記配線パターンの前記第１のグループの端子に電気的に接続された前記半導体チップと、
を有する半導体装置。 The wiring board according to any one of claims 1 to 3,
The semiconductor chip electrically connected to the first group of terminals of the wiring pattern;
A semiconductor device.
前記配線パターンの前記第１のグループの端子に電気的に接続された前記半導体チップと、
前記配線パターンの前記第２のグループの端子に電気的に接続された電子パネルと、
を有する電子モジュール。 The wiring board according to any one of claims 1 to 3,
The semiconductor chip electrically connected to the first group of terminals of the wiring pattern;
An electronic panel electrically connected to the second group of terminals of the wiring pattern;
An electronic module.
前記配線ライン部及び前記ダミーライン部を覆うように、樹脂前駆体を前記ベース基板に設けること、及び、
前記樹脂前駆体を、化学反応によって硬化させて、樹脂層を形成すること、
を含み、
前記配線ライン部を、前記第１の領域に形成し、
前記ダミーライン部を、前記第２の領域に形成し、
前記配線ライン部及び前記ダミーライン部を、全てが相互に交差する方向に延びるように形成し、
前記複数の電気的接続用の端子は、第１、第２及び第３のグループの端子を有し、
前記第１のグループの端子には、半導体チップが電気的に接続され、
前記第２のグループの端子は、前記ベース基板上に形成され、前記ベース基板の幅方向に並んでおり、
前記第２のグループの端子は、前記第１のグループの端子に対して、前記ベース基板の幅方向と直交する第１方向に位置しており、
前記第３のグループの端子は、前記ベース基板上に形成され、前記ベース基板の幅方向に並んでおり、
前記第３のグループの端子は、前記第１のグループの端子に対して、前記ベース基板の幅方向と直交する方向であって、前記第１方向と反対の第２方向に位置しており、
前記配線パターンは、
前記第１のグループの端子から前記第２のグループの端子に至る部分と、
前記第１のグループの端子から前記第３のグループの端子に至る部分と、を有し、
前記第１のグループの端子は、前記第２のグループの端子及び前記第３のグループの端子の間に位置し、
前記第１のグループの端子から前記第２のグループの端子までの最短距離と、前記第１のグループの端子から前記第３のグループの端子までの最短距離と、は異なり、
前記複数の配線ライン部を、相互に平行に形成し、
前記複数のダミーライン部を、相互に平行に形成し、
前記複数の配線ライン部を、該複数の配線ライン部を通る前記ベース基板の前記幅方向の仮想直線に対して非対称に形成し、
前記複数の配線ダミーライン部を、該複数の配線ダミーライン部を通る前記ベース基板の前記幅方向の仮想直線に対して非対称に形成し、
前記樹脂前駆体を硬化させるときに、前記化学反応によって、前記樹脂層に収縮方向の内部ストレスを発生させ、
前記内部ストレスによって、前記ベース基板に、反る方向に力を加え、
前記第１の領域に、前記配線ライン部が延びる方向に沿った軸を曲げることに対抗する前記配線ライン部の屈曲抵抗によって、前記反る方向を規制して、第１の力を加え、
前記第２の領域に、前記ダミーライン部が延びる方向に沿った軸を曲げることに対抗する前記ダミーライン部の屈曲抵抗によって、前記反る方向を規制して、第２の力を加え、
前記第１及び第２の力を、前記ベース基板の前記第１及び第２の領域を相互に交差する方向に反らせるように作用させ、前記第１の力によって前記ベース基板が反ることを、前記第２の力によって抑制する配線基板の製造方法。 A tape-like base substrate having first and second regions, a wiring pattern including a plurality of wiring line portions and a plurality of terminals for electrical connection extending obliquely with respect to the width direction of the base substrate; Forming a dummy pattern that includes a dummy line portion and does not have a terminal for electrical connection;
Providing a resin precursor on the base substrate so as to cover the wiring line portion and the dummy line portion; and
Curing the resin precursor by a chemical reaction to form a resin layer;
Including
Forming the wiring line portion in the first region;
Forming the dummy line portion in the second region;
Forming the wiring line part and the dummy line part so that all extend in a direction crossing each other;
The plurality of electrical connection terminals have first, second and third group terminals;
A semiconductor chip is electrically connected to the terminals of the first group,
The second group of terminals are formed on the base substrate and are arranged in the width direction of the base substrate,
The terminals of the second group are located in a first direction orthogonal to the width direction of the base substrate with respect to the terminals of the first group,
The third group of terminals are formed on the base substrate and are arranged in the width direction of the base substrate,
The third group of terminals is located in a second direction opposite to the first direction, which is perpendicular to the width direction of the base substrate with respect to the first group of terminals.
The wiring pattern is
A portion from the first group of terminals to the second group of terminals;
A portion extending from the first group of terminals to the third group of terminals,
The first group of terminals is located between the second group of terminals and the third group of terminals;
The shortest distance from the first group of terminals to the second group of terminals is different from the shortest distance from the first group of terminals to the third group of terminals,
Forming the plurality of wiring line portions parallel to each other;
Forming the plurality of dummy line portions parallel to each other;
Forming the plurality of wiring line portions asymmetrically with respect to a virtual straight line in the width direction of the base substrate passing through the plurality of wiring line portions ;
Forming the plurality of wiring dummy line portions asymmetrically with respect to the virtual straight line in the width direction of the base substrate passing through the plurality of wiring dummy line portions ;
When the resin precursor is cured, the chemical reaction causes an internal stress in the shrinkage direction to the resin layer,
Due to the internal stress, a force is applied to the base substrate in a warping direction,
A first force is applied to the first region by restricting the warping direction by a bending resistance of the wiring line portion that opposes bending of an axis along a direction in which the wiring line portion extends.
In the second region, a bending force of the dummy line part that resists bending of the axis along the direction in which the dummy line part extends is regulated by the bending direction of the dummy line part, and a second force is applied,
Causing the first and second forces to act to warp the first and second regions of the base substrate in directions crossing each other, and causing the base substrate to warp by the first force; A method of manufacturing a wiring board which is suppressed by the second force.
前記第１及び第２の領域は、隣同士に位置してなる配線基板の製造方法。 In the manufacturing method of the wiring board of Claim 8,
The method for manufacturing a wiring board, wherein the first and second regions are located next to each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003271247A JP4649098B2 (en) | 2003-07-07 | 2003-07-07 | WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, SEMICONDUCTOR DEVICE, ELECTRONIC MODULE, AND ELECTRONIC DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003271247A JP4649098B2 (en) | 2003-07-07 | 2003-07-07 | WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, SEMICONDUCTOR DEVICE, ELECTRONIC MODULE, AND ELECTRONIC DEVICE |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005033025A JP2005033025A (en) | 2005-02-03 |
| JP4649098B2 true JP4649098B2 (en) | 2011-03-09 |
Family
ID=34209186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003271247A Expired - Fee Related JP4649098B2 (en) | 2003-07-07 | 2003-07-07 | WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, SEMICONDUCTOR DEVICE, ELECTRONIC MODULE, AND ELECTRONIC DEVICE |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4649098B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4768994B2 (en) * | 2005-02-07 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | Wiring board and semiconductor device |
| JP4699149B2 (en) * | 2005-09-15 | 2011-06-08 | ジャパンゴアテックス株式会社 | Circuit board, thin film solar cell, and manufacturing method thereof |
| JP2007207850A (en) * | 2006-01-31 | 2007-08-16 | Hitachi Cable Ltd | TAB tape carrier and manufacturing method thereof |
| JP2007317943A (en) * | 2006-05-26 | 2007-12-06 | Sumitomo Bakelite Co Ltd | Substrate and semiconductor device |
| US9544994B2 (en) | 2014-08-30 | 2017-01-10 | Lg Display Co., Ltd. | Flexible display device with side crack protection structure and manufacturing method for the same |
| TWI750755B (en) * | 2020-07-31 | 2021-12-21 | 頎邦科技股份有限公司 | Layer structure of flexible printed circuit board |
-
2003
- 2003-07-07 JP JP2003271247A patent/JP4649098B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005033025A (en) | 2005-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100765478B1 (en) | Tape wiring board with holes formed therein, tape package and flat panel display using the same | |
| CN1319423C (en) | Printed wiring board and semiconductor device | |
| US20080179079A1 (en) | Printed-Wiring Board, Bending Processing Method for Printed-Wiring Board, and Electronic Equipment | |
| JP3640155B2 (en) | Flexible wiring board, film carrier, tape-like semiconductor device, semiconductor device, circuit board, and electronic device | |
| WO2010007916A1 (en) | Semiconductor device and display device | |
| JP5184115B2 (en) | Wiring circuit board and manufacturing method thereof | |
| KR100955439B1 (en) | Semiconductor device tape carrier, manufacturing method for semiconductor device, semiconductor device, and semiconductor module device | |
| JP4649098B2 (en) | WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, SEMICONDUCTOR DEVICE, ELECTRONIC MODULE, AND ELECTRONIC DEVICE | |
| US20070023877A1 (en) | Chip on flex tape with dimension retention pattern | |
| KR101061278B1 (en) | COF Substrate | |
| JP5426567B2 (en) | Printed circuit board, manufacturing method thereof, and panel for manufacturing printed circuit board | |
| JP4975584B2 (en) | Semiconductor device and manufacturing method of semiconductor device. | |
| EP2086296B1 (en) | Printed circuit board and method of manufacturing the same | |
| KR101259844B1 (en) | Tap Tape for Electronic Components Reinforced Lead Crack And Method of Manufacture The Same | |
| US7075017B2 (en) | Wiring circuit board | |
| CN100377325C (en) | Film carrier tape for mounting electronic components | |
| JP2009044126A (en) | Tape carrier substrate and semiconductor device | |
| JP3832576B2 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, PANEL MODULE, AND ELECTRONIC DEVICE | |
| US7667305B2 (en) | Semiconductor device | |
| CN107785332A (en) | Semiconductor structure | |
| JP2003110202A (en) | Card type electronic equipment | |
| WO2005027221A1 (en) | Chip on flex tape with dimension retention pattern | |
| JP4123371B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP2010129794A (en) | Tcp structure | |
| KR20060127455A (en) | Tape for tape carrier package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080611 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080903 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081111 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |