JP4650249B2 - 撮像装置 - Google Patents

Description

本発明は、撮像装置に関するものである。

従来から、撮像装置においては、特にその信号読み出し方法について、種々の検討がなされている。例えば、特開２０００−１６５７５４号公報においては、ダイナミックレンジの拡大を目的とした信号読み出し方法が示されている。図９、１０は、それぞれ、同公報の図１２及び１３に掲げられた第４実施例の画素回路の構成と、動作を示すタイミングチャートである。上述したとおり、この発明の目的と効果は、フリッカ発生を抑止することではなく、ダイナミックレンジの拡大としているが、蛍光灯照明下におけるフリッカ発生の抑止にも応用できるため、従来の例として紹介する。

図９に示すように、CMOS画像センサの画素回路において、一つの画素について、第１の転送スイッチMTX1と第２の転送スイッチMTX2の、二つの転送スイッチを設けて、第１の転送スイッチMTX1と第２の転送スイッチMTX2との間に容量CFD1、転送スイッチMTX2と増幅トランジスタMSFとの間に容量CFD2を、それぞれ設けている。図１０に示すように、信号φTX2の制御により、増幅トランジスタMSFのゲートに付く容量が、容量CFD1と容量CFD2とを並列につなげたものか、容量CFD2単独にしたものかに、切り替えられるようにしている。

フォトダイオードPDに蓄積された光生成キャリアは、第２の転送スイッチMTX2のゲート電圧φTX2がハイレベルの状態で、第１の転送スイッチMTX1のゲート電圧φTX1がハイレベルになるため、容量CFD1と容量CFD2に分配されて転送される。その後、第１の転送スイッチMTX1のゲート電圧φTX1をローレベルにして、容量CFD1と容量CFD2に溜まった光生成キャリアによる信号を読み出す。このとき、増幅トランジスタMSFのゲートにかかる電圧V_FD2は、光生成キャリアの電荷量をQ_PD、容量CFD1と容量CFD2の容量値をそれぞれ、C_FD1とC_FD2とすると、
V_FD2=Q_PD/(C_FD1+C_FD2)
となる。

次に、何らかの手法で、容量CFD1に溜まっていた電荷を容量CFD2に転送した後、第２の転送スイッチMTX2のゲート電圧φTX2をローレベルにして、容量CFD2に溜まった光生成キャリアによる信号を読み出したとすると、増幅トランジスタMSFのゲートにかかる電圧V_FD2’は、
V_FD2’=Q_PD/C_FD2
となる。

ここで、V_FD2とV_FD2’を比べると、分母のC_FD1分だけV_FD2が低い。すなわち、感度が低くなる。

照明装置の光源の明滅周期以上の蓄積時間、すなわち、交流商用電源の周期の半分以上の蓄積時間で動作できない、フリッカの発生する輝度領域においては、蓄積時間を電源の周期の半分以上に延ばしてフリッカの発生を抑止するために、画素の感度を低くする。すなわち、電荷が容量CFD1と容量CFD2に分配されて溜っている状態での増幅トランジスタMSFのゲートにかかる電圧V_FD2による信号を用いる。以上のように、画素回路の感度を低くすることにより、フリッカの発生を抑止できる。

一方、電源の周期の半分以上の蓄積時間で動作できる、フリッカの発生しない輝度領域では、画素の感度を高くするため、容量CFD2だけに電荷を溜めた状態での増幅トランジスタMSFのゲートにかかる電圧V_FD2’による信号を用いる。このように、輝度により用いる信号を切り替えることで、フリッカの発生を抑制できる。

また、特許文献２には、直列接続されたＭＯＳトランジスタ駆動に関し、第２グループの光電変換素子の信号電荷を第１グループの光電変換素子内に混合した後に、第２グループの光電変換素子に残留する電荷を吐き出す固体撮像素子が示されている。また、特許文献３には、増幅アンプ、光電変換素子を複数画素で共有しながらノイズ成分の少ない画像を得るようにした撮像装置が示されている。また、特許文献４には、複数画素で増幅トランジスタを共有したときに起こる画素のアンバランスに対して全面選択信号配線により駆動することにより、画素間のばらつきを抑制するようにした固体撮像装置が示されている。
特開２０００−１６５７５４号公報 特開平０６−３３４９２０号公報 特開２００２−３２５２０４号公報 特開２００４−１７２９５０号公報

しかしながら、上記特許文献１の撮像装置には、１つの画素内に２つの容量CFD1、CFD2と２つの転送スイッチMTX1、MTX2を設けなければならず、回路構成が複雑となり撮像装置の製造コストの高騰を招来するという問題点がある。

本発明は上記のような問題点を解決するためになされたもので、特別な構成要素を設けることなく、安価かつ簡素な構成で画素の感度を変更し得るようにして、フリッカの発生を抑制する撮像装置を得ることを目的とする。

上記目的を達成するために請求項１の発明は、光電変換部及び該光電変換部から出力された信号電荷を転送する転送手段を有する半導体によって成る複数の画素と、転送手段から転送された信号電荷を保持する容量手段と、容量手段に保持された信号電荷に対応する信号を増幅して出力する信号増幅手段と、容量手段に保持される信号電荷をリセットするリセット手段と、信号の読み出し対象となる画素を選択するための画素選択手段とを有する画素回路を備え、全ての画素から信号を読み出す全画素読み出しモードと、画素を適宜間引いて信号を読み出す画素間引き読み出しモードを有する撮像装置において、隣り合う画素間で、信号増幅手段、リセット手段、及び画素選択手段を共用し、被写体輝度が、光電変換部の電荷蓄積時間が照明装置の光源の明滅周期以下となるような、所定の閾値以上であるか否かを判定する輝度判定手段をさらに備え、転送手段は、各画素毎に、光電変換部側に設けられた第１のゲートと、容量手段側に設けられた第２のゲートとを互いに密接するように有し、該第２のゲートの下の半導体部分には、容量手段と同じ極性のドーパントがドーピングされており、画素間引き読み出しモードは、輝度判定手段によって被写体輝度が閾値未満であると判定されたとき、通常の感度で画素回路を駆動する通常輝度モードと、被写体輝度が閾値以上であると判定されたとき、通常の感度よりも低い感度で画素回路を駆動する高輝度モードを有し、通常モードのとき、信号を読み出す画素の第１のゲートの電圧及び第２のゲートの電圧をローレベルにし、さらにリセット手段のゲートの電圧をハイレベルにして容量手段及び間引かれる画素の光電変換部のリセットを行い、リセット手段のゲートの電圧をローレベルにした後、選択手段のゲートの電圧をハイレベルにしてリセットレベルを読み出し、選択手段のゲート電圧をローレベルにした後、信号を読み出す画素の第１のゲート電圧及び第２のゲートの電圧をハイレベルにして、信号を読み出す画素の光電変換部によって生成された電荷を容量手段に転送し、先に信号を読み出す画素の第１のゲート電圧のみをローレベルにした後、第２のゲート電圧をローレベルにし、さらに選択手段のゲートレベルをハイレベルにして容量手段の電位を読み出し、容量手段のみを転送手段から転送された信号電荷を保持する容量として使用することにより、容量手段の電位を上昇させて、画素の感度を高くし、高輝度モードのとき、間引かれる画素の第１のゲートの電圧及び第２のゲートの電圧をハイレベルにした後、信号を読み出す画素の第１のゲートの電圧及び第２のゲートの電圧をローレベルにし、さらにリセット手段のゲートの電圧をハイレベルにして容量手段及び間引かれる画素の光電変換部のリセットを行い、リセット手段のゲートの電圧をローレベルにした後、選択手段のゲートの電圧をハイレベルにしてリセットレベルを読み出し、間引かれる画素の第１のゲートの電圧及び第２のゲートの電圧をハイレベルに維持しながら、選択手段のゲート電圧をローレベルにした後、信号を読み出す画素の第１のゲート電圧及び第２のゲートの電圧をハイレベルにして、信号を読み出す画素の光電変換部によって生成された電荷を容量手段及び間引かれる画素の光電変換部に転送し、先に信号を読み出す画素の第１のゲート電圧のみをローレベルにした後、第２のゲート電圧をローレベルにし、さらに選択手段のゲートレベルをハイレベルにして容量手段の電位を読み出し、容量手段に加えて、間引かれる画素の光電変換部及び転送手段のチャネル部分を転送手段から転送された信号電荷を保持する容量として使用することにより、容量手段の電位を低下させて、画素の感度を低くし、簡素な構成でフリッカの発生を抑制し得るようにしたものである。

請求項１の発明によれば、隣り合う複数の画素間で、信号増幅手段、リセット手段、及び画素選択手段を共用するので、撮像装置の構成を簡素化することができ、画素サイズを小さくできると共に、装置の製造コストを削減することができる。また、高輝度モードのとき、容量手段に加えて、間引かれる画素の光電変換部及び転送手段のチャネル部分を転送手段から転送された信号電荷を保持する容量として使用するので、容量手段の電位を低下させて、画素の感度を低くすることができ、フリッカの発生を抑制できるようになる。また、容量手段及び間引かれる画素の光電変換部のリセット、リセットレベルの読み出し、信号を読み出す画素の光電変換部によって生成された電荷の転送、並びに容量手段の電位の読み出しは、各画素の第１のゲートの電圧及び第２のゲートの電圧を適宜制御することにより行うことができるので、新たな構成を追加することなく、被写体の輝度に合わせて画素回路の感度を低くすることができ、簡素でコンパクトな構成でフリッカの発生を抑制できるようになる。さらに、信号を読み出す画素の光電変換部によって生成された電荷を容量手段及び間引かれる画素の光電変換部に転送する際、先に第１のゲートの電圧のみをローレベルにするので、電荷が信号を読み出す画素の光電変換部に逆戻りすることを防止できる。また、転送スイッチのゲートを密接した第１と第２のゲートに分割し、第２のゲートの半導体部分に容量手段と同じ極性のドーパントをドーピングしたことにより、ゲート下のドーププロファイルと駆動波形を第１のゲートと第２のゲート間で変えることができ、光電変換部から容量手段（間引かれる画素の光電変換部及び転送手段のチャンネル部分）に電荷を完全に転送することができるようになる。

以下、本発明を実施するための最良の実施形態による撮像装置について図面を参照して説明する。図１は、撮像装置１００の概略構成を示している。撮像装置１００は、画像を撮像して対応する電気信号として出力する撮像部１０と、撮像部１０から出力された信号を処理する信号処理部２０と、信号処理部２０から出力された信号を記憶する記憶部３０と、各部の制御を司る制御部４０等によって構成されている。撮像部１０は、多数の画素回路１１を有している。

通常、画素回路においては、後述するフォトダイオード、転送スイッチ、容量、増幅トランジスタ、リセットスイッチ、選択スイッチ等の各種部品が画素ごとに設けられている。このような構成では、１つの画素に多くの部品を実装しなければならず画素回路の小型化を図るのが困難となる。そこで、本発明においては、隣り合う２つの画素間でフォトダイオード、転送スイッチ以外を共用し、画素サイズの小型化を図っている。

図２は、このような、隣り合う４つの画素間でフォトダイオード、転送スイッチ以外を共用した画素回路１１の構成を示した模式図である。同図では、多数の画素の中から４つの画素を示している。画素回路１１は、画素１、２、３、４ごとに、光を電気信号に変換するフォトダイオード（光電変換部）PD1、PD2、PD3、PD4と、フォトダイオードPD1、PD2、PD3、PD4から出力された信号電荷を転送する転送スイッチ（転送手段）MTX1、MTX2、MTX3、MTX4とを有し、隣り合う４つの画素間で転送スイッチMTX1、MTX2、MTX3、MTX4から転送された信号電荷を保持するフローティングデフュージョンとしての容量（容量手段）CFDと、容量CFDに保持された信号電荷に対応する信号を増幅して出力する増幅トランジスタ（信号増幅手段）MSFと、容量CFDに保持される信号電荷をリセットするリセットスイッチ（リセット手段）MRESと、信号の読み出し対象となる画素を選択するための選択スイッチ（画素選択手段）MSELとを共用している。

図３は、画素１、２、３、４及び容量CFDを構成する半導体の平面図であり、図４は、図３中のＡ−Ａ’線断面図である。この図３及び図４において、(ａ)は、第１のゲートTX11と第２のゲートTX12とが同一平面上に形成されている形態、(ｂ)は、第１のゲートTX11の上面に第２のゲートTX12が積層された形態を示している。いずれの形態によっても同等の機能を有する半導体を実現することができるが、その製造工程においては、(ｂ)に示した形態のほうが容易かつ低コストで製造可能である。なお、図２中の転送スイッチMTX1は、第１のゲートTX11及び第２のゲートTX12を有しており、以下において、各ゲートに印加される電圧をそれぞれφTX11及びφTX12とする。同様に、転送スイッチMTX2は、第１のゲートTX21及び第２のゲートTX22を有し、各ゲートに印加される電圧をそれぞれφTX21及びφTX22とし、転送スイッチMTX3は、第１のゲートTX31及び第２のゲートTX32を有し、各ゲートに印加される電圧をそれぞれφTX31及びφTX32とし、転送スイッチMTX4は、第１のゲートTX41及び第２のゲートTX42を有し、各ゲートに印加される電圧をそれぞれφTX41及びφTX42とする。

各画素の転送スイッチMTX1、MTX2、MTX3、MTX4において、第１のゲートTX11、TX21、TX31、TX41と第２のゲートTX12、TX22、TX32、TX42は、それぞれ密接して配設されており、例えば、一方が第１層のポリシリコンゲート、他方が第２層のポリシリコンゲートで形成されている。また、図４（ａ）（ｂ）に示すように、第２のゲートTX12、TX22、TX32、TX42の下の半導体部分には、容量CFDを形成しているものと同じ極性のドーパントが薄くドーピングされている。

画素回路１１は、静止画撮像時において、画素１、２、3、4の信号を順次読み出す全画素読み出しモードと、動画を撮像時又はファインダ表示時において、画素１、２、3又は画素4のうちいずれか一つのみの信号を読み出し、他の信号は読み出さない画素間引きモードを有している。

図５乃至図７は、図２に示した画素回路１１の動作を示すタイミングチャートである。全画素読み出しモードでは、図５に示すタイミングチャートに従い、画素１、２、3、4の信号を順次読み出す。そのため、全画素読み出しモードでは、フリッカ発生の抑生はできない。しかしながら、画素回路１１のデジタルスチルカメラなどへの応用を考えた場合、通常、全画素読み出しを用いる静止画撮像の場合は、読み出しに時間がかかるため、外部の機械式シャッターなどと併用するのが一般的である。従って、この場合、蓄積時間は外部シャッターで制御されるため、フリッカ発生は問題にならない。

画素を飛び飛びに読み出す画素間引き読み出しモードにおけるフリッカ発生の抑制方法を、以下に説明する。このモードでは、信号の読み出しを迅速に行う必要があるために、画素を飛び飛びに読み出すので、画素１のみの信号を使い、画素２乃至４の信号は使わない。そして、この画素間引き読み出しモードは、被写体輝度に応じて通常輝度モードと高輝度モードを有し、制御部４０は、いずれかのモードに択一的に切り替えて画素回路１１を駆動する。

通常輝度モード又は高輝度モードのうちいずれのモードで画素回路１１を駆動するかは、信号処理部（輝度判定部）２０において被写体輝度が所定の閾値以上であるか否かを判断することにより決定される。この被写体輝度の判定は、撮像部内部に別途設けられた論理回路で行うようにしてもよい。ここで、上記所定の閾値とは、例えば、フォトダイオードPD1、PD2の電荷蓄積時間が商用電源周期の１／２（蛍光灯照明装置の明滅周期）以下となるような値である。画素回路１１は、通常輝度モードのとき通常の感度設定で駆動され、高輝度モードのとき低い感度設定で駆動される。

まず、通常輝度モード、すなわち画素の感度を下げない場合の駆動方法を説明する。図６に示すように、通常輝度モードのタイミングチャートで駆動すると、読み出し時に転送スイッチMTX2、MTX3、MTX4のゲート電圧φTX21、φTX22、φTX31、φTX32、φTX41、φTX42がローレベルのままなので、フォトダイオードPD1に蓄積されていた電荷は転送スイッチMTX1により、容量CFDだけに転送される。このとき、増幅トランジスタMSFのゲートにかかる電圧V_FD’は、フォトダイオードPD1に蓄積された光生成キャリアの電荷量をQ_PD1、容量CFDの容量値をC_FDとすると
V_FD’=Q_PD1/C_FD
となり、画素回路１１の感度は高いままになる。

図８は、画素間引き読み出しモードにおける画素１及び画素２のフォトダイオードPD1、転送スイッチMTX1のゲートTX11、TX12、容量CFD、転送スイッチMTX2のゲートTX22、TX21、及びフォトダイオードPD2のシリコン表面でのポテンシャルの変化を示している。転送スイッチMTX3、4に関しては、転送スイッチMTX2と同様であるので、図示を省略している。同図において、左段側（ａ）は通常輝度モードでのポテンシャルの変化を、右段側（ｂ）は高輝度モードのポテンシャルの変化をそれぞれ示している。

上記通常輝度モードでの動作を、図６及び図８を用いて詳しく説明する。まず、図８のリセットに示すように、画素1の転送スイッチMTX1の第１、第２のゲート電圧φTX11、φTX12をともにハイレベルにして、PD1に溜まっていた電荷を容量CFDを介して、リセットトランジスタMRESでリセットする。次に、ゲート電圧φTX11、φTX12をともにローレベルにすると、PD1で光生成電荷の蓄積が開始される。

蓄積時間経過後、まず、ノイズを低減する相関２重サンプリングのために、ゲート電圧φTX11、φTX12をともにローレベルの状態のまま、容量CFDのリセットを行い、次に、選択トランジスタMSELのゲート電圧φSELをハイレベルにして、リセットレベルを読み出す。このときのポテンシャルは、図８(a)のリセットレベル読み出しに示すようになっている。ここで、画素１、２の転送スイッチMTX1、MTX2の第２のゲートTX12、TX22の直下のポテンシャルが、同じく第１のゲートTX11、TX21の直下のポテンシャルより低くなっている(電位は高くなっている)のは、ゲートTX12、TX22の下の半導体部分へのドーピングによるものである。

次に、φTX11、φTX12をともにハイレベルにして、図８(a)の電荷転送１に示すように、フォトダイオードPD1から容量CFDに光生成電荷を転送する。次に、図８(a)の電荷転送２に示すように、φTX11だけローレベルにする。その後、φTX12をローレベルにして、図８(a)の信号レベル読み出しに示すように、光生成電荷を容量CFDだけ、あるいは、電荷が多い場合には、ゲートTX12、TX22、TX32、TX42の下にも転送させた後、電位を読み出す。このとき、図８(a)の信号レベル読み出しに示す、電荷の溜まっている高さが、増幅トランジスタMSFのゲート入力電圧になる信号レベル(信号電圧)に相当し、感度は高いままになる。なお、画素間引き読み出しのため、画素２〜４の信号は読み出さない。

次に、高輝度モード、すなわち電源の周期の半分以上の蓄積時間で動作できない、フリッカの発生する輝度の高い領域において、フリッカ発生を抑止するために画素の感度を下げる場合における駆動方法を説明する。図７に示すように、高輝度モードのタイミングチャートで駆動すると、読み出し時に転送スイッチMTX2、MTX3、MTX4のゲート電圧φTX21、φTX22、φTX31、φTX32、φTX41、φTX42がハイレベルなので、フォトダイオードPD1に蓄積されていた電荷は転送スイッチMTX1により、容量CFDとフォトダイオードPD2、PD3、PD4に分配されて転送されて蓄積される。このとき、増幅トランジスタMSFのゲートにかかる電圧V_FDは、フォトダイオードPD2、PD3、PD4の容量値を、それぞれ、C_PD2、C_PD3、C_PD4とすると、
V_FD=Q_PD1/(C_FD+C_PD2+C_PD3+C_PD4)
となる。これにより、画素回路１１の感度が小さくなり、フリッカ発生を抑止できる。

上記高輝度モードでの動作を、図７及び図８を用いて詳しく説明する。リセット及び蓄積の動作については、通常輝度モードの場合と同じである。但し、高輝度モードにおいては、図７のタイミングチャートに示すように、リセットレベル読み出しのためのリセットの前に、転送スイッチMTX2、MTX3、MTX4のゲート電圧φTX21、φTX22、φTX31、φTX32、φTX41、φTX42をハイレベルにする。

蓄積時間経過後、相関２重サンプリングのために、転送スイッチMTX1のゲート電圧φTX11、φTX12をともにローレベルの状態にしたまま、リセットスイッチMRESのゲート電圧φRESをハイレベルにして、容量CFD、及びフォトダイオードPD2、PD3、PD4のリセットを行う。次に、φRESをローレベルにした後、選択トランジスタMSELのゲート電圧φSELをハイレベルにして、リセットレベルを読み出す。このときのポテンシャルは、図８(b)のリセットレベル読み出しに示すようになっており、φTX11、φTX12がローレベル、φTX21、φTX22がハイレベルなので、PD2に溜まっていた電荷がCFDを介してリセットされ、読み出される。

次に、φSELをローレベルにした後、φTX11、φTX12をともにハイレベルにして、図８(b)の電荷転送１に示すように、PD1からCFDや画素２、３、４の転送スイッチMTX2、MTX3、MTX4のゲートの下に光生成電荷を転送する。そして、図８(b)の電荷転送２に示すように、φTX11だけローレベルにする。その後、φTX12をローレベルにして、図８(b)の信号レベル読み出しに示すように、光生成電荷をCFD、TX21、TX22、TX31、TX32、TX41、TX42の下、PD2、PD3、PD4に転送させた後、φSELをハイレベルにして電位を読み出す。

この時、φTX11とφTX12を同時にローレベルにすると、CDFに転送されていた電荷が、PD2に転送されるのと同時にPD1にも逆戻りするため、先にφTX11をローレベルにして、転送した光生成電荷がPD1に逆戻りしないようにしている。

図８(b)の信号レベル読み出しに示す、電荷の溜まっている高さが、増幅トランジスタMSFのゲート入力電圧になる信号レベル(信号電圧)に相当し、この高さが、図８(a)の信号レベル読み出しに示す、電荷の高さより低くなっている。すなわち、画素回路１１の感度が下がっていることがわかる。

図２、３の構成では、容量として使えるフォトダイオードが３個あるため、図７に示すように、容量としてPD2とPD3とPD4の３個を使った場合に限られることなく、例えば、容量としてPD2とPD3の２個を使った場合、あるいは、容量としてPD2の１個を使った場合でも動作させることができ、輝度に応じて、容量として使用するフォトダイオードの個数を変化させることで、より細やかな画素の感度変更を行うことができる。また、本実施形態では、画素1の信号読み出し方法を説明したが、読み出し時の転送スイッチMTX1のゲート電圧φTX11、φTX12の組を、転送スイッチMTX2のゲート電圧φTX21、φTX22の組、転送スイッチMTX3のゲート電圧φTX31、φTX32の組、転送スイッチMTX4のゲート電圧φTX41、φTX42の組の内のひとつと入れ替えることで、画素２、３、４の信号読み出しが行えることは、いうまでもない。

以上のように、本実施形態の撮像装置１００によれば、隣り合う複数の画素間で、増幅トランジスタMSF、リセットスイッチMRES、及び選択スイッチMSELを共用するので、撮像装置１００の構成を簡素化することができ、画素サイズを小さくできると共に、装置の製造コストを削減できる。また、高輝度モードのとき、容量CFDに加えて、間引かれる画素のフォトダイオードPD及び転送スイッチMTXのチャネル部分を光生成電荷を保持する容量として使用するので、容量CFDに蓄積される電荷を減少させて、画素の感度を低くすることができ、フリッカの発生を抑制できるようになる。

また、容量CFD及び間引かれる画素のフォトダイオードPDのリセット、読み出す画素のリセットレベルの読み出し、信号を読み出す画素のフォトダイオードPDによって生成された電荷の転送、並びに容量CFDに蓄積された電荷の読み出しは、各画素の第１のゲートの電圧及び第２のゲートの電圧を適宜制御することにより行うことができるので、新たな構成を追加することなく、被写体の輝度に合わせて画素の感度を低くすることができ、簡素でコンパクトな構成でフリッカの発生を抑制できるようになる。

さらに、信号を読み出す画素のフォトダイオードPDによって生成された電荷を容量CFD及び間引かれる画素のフォトダイオードPDに転送する際、先に第１のゲートの電圧のみをローレベルにするので、電荷が信号を読み出す画素のフォトダイオードPDに逆戻りすることを防止できる。また、転送スイッチMTXのゲートを密接した第１と第２のゲートに分割し、第２のゲートの半導体部分に容量CFDと同じ極性のドーパントをドーピングしたことにより、ゲート下の不純物のドーププロファイルと駆動波形を第１のゲートと第２のゲート間で変えることができ、フォトダイオードPDから容量CFD（間引かれる画素のフォトダイオードPD及び転送スイッチMTXのチャンネル部分）に電荷を完全に転送することができるようになる。

なお、本発明は上記実施形態の構成に限られることなく、少なくとも隣り合う複数の画素間で、増幅トランジスタMSF、リセットスイッチMRES、及び選択スイッチMSELを共用し、各画素の転送スイッチMTXに第１のゲート及び第２のゲートを設け、容量CFDに加えて、間引かれる画素のフォトダイオードPD転送スイッチMTXのチャネル部分を転送スイッチMTXから転送された信号電荷を保持する容量として使用する構成であればよい。

本発明の一実施形態による撮像装置の概略構成を示すブロック図。 同撮像装置に適用される画素回路の構成を示す図。 同画素回路の画素１、２、３、４及び容量CFDを構成する半導体の平面図。 図３におけるＡ−Ａ’線断面図。 全画素読み出しモードにおける同画素回路の動作を示すタイミングチャート。 通常輝度モードにおける同画素回路の動作を示すタイミングチャート。 高輝度モードにおける同画素回路の動作を示すタイミングチャート。 画素間引き読み出しモードにおける画素１及び画素２のフォトダイオードPD1、転送スイッチMTX1のゲートTX11、TX12、容量CFD、転送スイッチMTX2のゲートTX22、TX21、及びフォトダイオードPD2のポテンシャルの変化を示す図。 従来の撮像装置に適用される画素回路の構成を示す図。 同画素回路の動作を示すタイミングチャート。

符号の説明

１ 画素
２ 画素
３ 画素
４ 画素
１１ 画素回路
２０ 信号処理部（輝度判定手段）
１００ 撮像装置
PD1、PD2、PD3、PD4 フォトダイオード（光電変換部）
MTX1、MTX2、MTX3、MTX4 転送スイッチ（転送手段）
CFD 容量（容量手段）
MSF 増幅トランジスタ（信号増幅手段）
MRES リセットスイッチ（リセット手段）
MSEL 選択スイッチ（画素選択手段）
TX11、TX21、TX31、TX41 第１のゲート
TX12、TX22、TX32、TX42 第２のゲート

Claims (1)

1. 光電変換部及び該光電変換部から出力された信号電荷を転送する転送手段を有する半導体によって成る複数の画素と、前記転送手段から転送された信号電荷を保持する容量手段と、前記容量手段に保持された信号電荷に対応する信号を増幅して出力する信号増幅手段と、前記容量手段に保持される信号電荷をリセットするリセット手段と、信号の読み出し対象となる画素を選択するための画素選択手段とを有する画素回路を備え、
   全ての画素から信号を読み出す全画素読み出しモードと、画素を適宜間引いて信号を読み出す画素間引き読み出しモードを有する撮像装置において、
   隣り合う画素間で、前記信号増幅手段、リセット手段、及び画素選択手段を共用し、
   被写体輝度が、光電変換部の電荷蓄積時間が照明装置の光源の明滅周期以下となるような、所定の閾値以上であるか否かを判定する輝度判定手段をさらに備え、
   前記転送手段は、各画素毎に、前記光電変換部側に設けられた第１のゲートと、前記容量手段側に設けられた第２のゲートとを互いに密接するように有し、該第２のゲートの下の半導体部分には、前記容量手段と同じ極性のドーパントがドーピングされており、
   前記画素間引き読み出しモードは、前記輝度判定手段によって被写体輝度が前記閾値未満であると判定されたとき、通常の感度で前記画素回路を駆動する通常輝度モードと、被写体輝度が前記閾値以上であると判定されたとき、前記通常の感度よりも低い感度で前記画素回路を駆動する高輝度モードを有し、
   前記通常モードのとき、
   信号を読み出す画素の第１のゲートの電圧及び第２のゲートの電圧をローレベルにし、さらに前記リセット手段のゲートの電圧をハイレベルにして前記容量手段及び前記間引かれる画素の光電変換部のリセットを行い、
   前記リセット手段のゲートの電圧をローレベルにした後、前記選択手段のゲートの電圧をハイレベルにしてリセットレベルを読み出し、
   前記選択手段のゲート電圧をローレベルにした後、前記信号を読み出す画素の第１のゲート電圧及び第２のゲートの電圧をハイレベルにして、前記信号を読み出す画素の光電変換部によって生成された電荷を前記容量手段に転送し、
   先に前記信号を読み出す画素の第１のゲート電圧のみをローレベルにした後、第２のゲート電圧をローレベルにし、さらに前記選択手段のゲートレベルをハイレベルにして前記容量手段の電位を読み出し、
   前記容量手段のみを前記転送手段から転送された信号電荷を保持する容量として使用することにより、前記容量手段の電位を上昇させて、画素の感度を高くし、
   前記高輝度モードのとき、
   間引かれる画素の第１のゲートの電圧及び第２のゲートの電圧をハイレベルにした後、信号を読み出す画素の第１のゲートの電圧及び第２のゲートの電圧をローレベルにし、さらに前記リセット手段のゲートの電圧をハイレベルにして前記容量手段及び前記間引かれる画素の光電変換部のリセットを行い、
   前記リセット手段のゲートの電圧をローレベルにした後、前記選択手段のゲートの電圧をハイレベルにしてリセットレベルを読み出し、
   前記間引かれる画素の第１のゲートの電圧及び第２のゲートの電圧をハイレベルに維持しながら、前記選択手段のゲート電圧をローレベルにした後、前記信号を読み出す画素の第１のゲート電圧及び第２のゲートの電圧をハイレベルにして、前記信号を読み出す画素の光電変換部によって生成された電荷を前記容量手段及び間引かれる画素の光電変換部に転送し、
   先に前記信号を読み出す画素の第１のゲート電圧のみをローレベルにした後、第２のゲート電圧をローレベルにし、さらに前記選択手段のゲートレベルをハイレベルにして前記容量手段の電位を読み出し、
   前記容量手段に加えて、間引かれる画素の光電変換部及び転送手段のチャネル部分を前記転送手段から転送された信号電荷を保持する容量として使用することにより、前記容量手段の電位を低下させて、画素の感度を低くし、
   簡素な構成でフリッカの発生を抑制し得るようにしたことを特徴とする撮像装置。

Images