Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4655137B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP4655137B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4655137B2
JP4655137B2 JP2008279473A JP2008279473A JP4655137B2 JP 4655137 B2 JP4655137 B2 JP 4655137B2 JP 2008279473 A JP2008279473 A JP 2008279473A JP 2008279473 A JP2008279473 A JP 2008279473A JP 4655137 B2 JP4655137 B2 JP 4655137B2
Authority
JP
Japan
Prior art keywords
opening
layer
external connection
connection electrode
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008279473A
Other languages
English (en)
Other versions
JP2010109137A (ja
Inventor
寛隆 小林
健太郎 秋山
直樹 松下
孝之 江崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008279473A priority Critical patent/JP4655137B2/ja
Priority to TW98134989A priority patent/TWI401793B/zh
Priority to KR1020090100102A priority patent/KR101653834B1/ko
Priority to US12/604,489 priority patent/US8456014B2/en
Priority to CN200910209082XA priority patent/CN101728408B/zh
Publication of JP2010109137A publication Critical patent/JP2010109137A/ja
Application granted granted Critical
Publication of JP4655137B2 publication Critical patent/JP4655137B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/212—Top-view shapes or dispositions, e.g. top-view layouts of the vias
    • H10W20/2125—Top-view shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/213—Cross-sectional shapes or dispositions
    • H10W20/2134—TSVs extending from the semiconductor wafer into back-end-of-line layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/218—Through-semiconductor vias, e.g. TSVs in silicon-on-insulator [SOI] wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置に関する。詳しくは、固体撮像装置に適用して好適な半導体装置に関する。
固体撮像装置としては、電荷転送型のＣＣＤ（Charge Coupled Device)イメージセンサと、Ｘ−Ｙのアドレスを指定して読み出すＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサとが代表的である。これらの固体撮像装置は、二次元に配置された画素ごとに、フォトダイオードからなる受光部を設け、この受光部に入射した光を電子に変換する点で類似している。
一般に、固体撮像装置の多くは、配線層が形成されている側から光が入射する構造になっている。この種の固体撮像装置では、入射光が配線層によって反射されることで、感度が低下したり、配線層によって反射された光が隣接画素に入射することで、混色が発生したりすることが知られている。
そこで、従来においては、配線層が形成されている側と反対側から光が入射する、いわゆる裏面照射型の固体撮像装置が提案されている（特許文献１を参照）。
特開２００５−２０９６７７号公報
上記特許文献１に記載された固体体装置では、光入射側から見て、受光部を有する半導体素子層の奥側（裏側）に、外部接続電極を含む配線層が形成されている。このため、外部接続電極を露出させるには、半導体素子層を貫通する以上の深さで開口部を凹状に形成する必要がある。そうした場合、外部接続電極は、開口部の底部に電極パッドとして露出した状態となる。このため、開口部によって露出させた外部接続電極に、例えば、ワイヤボンディング法によってワイヤを接続する場合は、キャピラリの先端が開口部の縁に接触しやすくなる。
本発明の主な目的は、開口部の底部に電極パッドとして露出させた外部接続電極に接続ツールを用いて導電体を接続する場合に、電極パッドの面積を拡大することなく、接続ツールの先端が開口部の縁に接触することを回避可能な仕組みを提供することにある。
本発明に係る半導体装置は、半導体素子層と、前記半導体素子層の一方の面側に、複数の配線層と複数の層間絶縁膜により形成された積層配線部と、前記複数の配線層のうちの一つに形成された外部接続電極と、前記外部接続電極の表面を露出させる状態で前記半導体素子層から前記積層配線部にかけて凹状に形成された複数の開口部とを備え、前記開口部は、段差を有し、当該段差を境に、前記外部接続電極から遠い方の開口径が、前記外部接続電極に近い方の開口径より大きく形成され、前記複数の開口部のうちの少なくとも一つは、前記外部接続電極に接合される導電体の接合強度を測定する測定ツールの大きさに対応して、前記外部接続電極から遠い方の開口径が、他の開口部の当該開口径よりも大きく形成されている。
本発明に係る半導体装置においては、開口部の底部に露出する電極パッドの面積が、小さい方の開口径で規定される。また、導電体の接続に使用する接続ツールの先端は、外部接続電極から遠い方の開口径を大きくすることで、開口部の縁に接触しにくくなる。
本発明によれば、開口部の底部に電極パッドとして露出させた外部接続電極に接続ツールを用いて導電体を接続する場合に、電極パッドの面積を拡大することなく、接続ツールの先端が開口部の縁に接触することを回避することができる。
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
発明を実施するための最良の形態（以下、実施の形態）については、以下の順序で説明する。なお、ここでは一例として、本発明に係る半導体装置の構成を、固体撮像装置に適用した場合について説明する。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
＜１．第１の実施の形態＞
［固体撮像装置の構成］
図１は本発明の第１の実施の形態に係る固体撮像装置の構成を示す要部断面図である。固体撮像装置１は、例えば、ＣＭＯＳイメージセンサとして用いられるものである。固体撮像装置１は、平面的に見て、画素領域２と、周辺回路領域３と、外部接続領域４とを有している。画素領域２には、画素単位で、複数の受光部５と複数のマイクロレンズ６が、それぞれ二次元的に配置されている。周辺回路領域３には、図示はしないが、垂直方向及び水平方向で画素を選択するための垂直駆動回路、水平駆動回路等が配置される。また、画素領域２及び周辺回路領域３には、それぞれトランジスタＴｒ１，Ｔｒ２，Ｔｒ３が形成されている。なお、図１においては、トランジスタＴｒのゲートのみを示している。
受光部５は、一つの単位画素につき、一つずつ設けられている。受光部５は、当該受光部５に入射した光を電子に変換する機能（光電変換機能）を有するものである。受光部５は、例えば、ＰＮ接合のフォトダイオードによって構成されるものである。受光部５は、半導体素子層７に形成されている。半導体素子層７は、例えば、シリコンなどの半導体層を用いて構成されている。マイクロレンズ６は、外部から入射する光を受光部５に集光させるものである。マイクロレンズ６は、受光部６と１対１の関係で配置されている。
半導体素子層７の第１面及び第２面のうち、光入射側となる半導体素子層７の第１面には、光透過性を有する保護膜８が形成されている。さらに、保護膜８の上にはカラーフィルタ層９が形成され、このカラーフィルタ層９の上に上記のマイクロレンズ６が形成されている。カラーフィルタ層９は、図示はしないが、赤色フィルタ部と、緑色フィルタ部と、青色フィルタ部に区分されている。赤色フィルタ部は、赤色成分の光を選択的に透過させ、緑色フィルタ部は、緑色成分の光を選択的に透過させ、青色フィルタ部は、青色成分の光を選択的に透過させるものである。カラーフィルタ層９は、受光部６ごとに色分けされている。
一方、光入射側と反対側になる、半導体素子層７の第２面側（図の下面側）には、積層配線部１１が形成されている。積層配線部１１は、複数の配線層と複数の層間絶縁膜によって形成されている。さらに詳述すると、積層配線部１１は、第１の層間絶縁膜１２、第１の配線層１３、第２の層間絶縁膜１４、第２の配線層１５、第３の層間絶縁膜１６、第３の配線層１７、第４の層間絶縁膜１８により形成されている。それらは、半導体素子層７側から順に積層されている。なお、各層の配線層については、一部分のみを示している。また、配線層と層間絶縁膜の層数は、必要に応じて変更（増減）可能である。
第１の層間絶縁膜１２は、半導体素子層７の第２面上に形成されている。第１の配線層１３は、半導体素子層７の反対側で第１の層間絶縁膜１２の面上に形成されている。第２の層間絶縁膜１４は、第１の配線層１３を覆う状態で第１の層間絶縁膜１２の上に積層されている。第２の配線層１５は、第２の層間絶縁膜１４の面上に形成されている。第３の層間絶縁膜１６は、第２の配線層１５を覆う状態で第２の層間絶縁膜１４の上に積層されている。第３の配線層１７は、第３の層間絶縁膜１６の面上に形成されている。第４の層間絶縁膜１８は、第３の配線層１７を覆う状態で第３の層間絶縁膜１６の上に積層されている。
各々の層間絶縁膜１２，１４，１６，１８は、例えば、酸化シリコン膜、フッ素化酸化シリコン膜、有機Ｌｏｗ−Ｋ膜（低誘電率層間膜）等、通常のＬＳＩ（Large Scale Integrated circuit；大規模集積回路）の層間絶縁膜として使用されるものであればよい。各々の配線層１３，１５，１７は、いずれも金属の配線層によって形成されている。ここでは、一例として、第１の配線層１３及び第２の配線層１５が、それぞれ銅の配線層によって形成され、第３の配線層１７は、アルミニウムの配線層によって形成されている。また、第２の配線層１５は、銅の引き出し配線１５ａを含んでおり、第３の配線層１７は、アルミニウムの外部接続電極１７ａを含んでいる。引き出し配線１５ａは、コンタクト部ＣＨ１を介して外部接続電極１７ａに電気的に接続されている。コンタクト部ＣＨ１は、第３の層間絶縁膜１６を貫通する状態で形成されている。また、引き出し配線１５ａは、周辺回路領域３に配置され、外部接続電極１７ａは、外部接続領域４に配置されている。
また、積層配線部１１の内部にはガードリング１９が形成されている。ガードリング１９は、それぞれ平面視矩形をなすコンタクト部ＣＨ２、第１の配線層１３の一部１３ｂ、コンタクト部ＣＨ３、第２の配線層１５の一部１５ｂ、コンタクト部ＣＨ４によって形成されている。コンタクト部ＣＨ２は、第１の層間絶縁膜１２を貫通する状態で平面視矩形に形成されている。コンタクト部ＣＨ３は、第２の層間絶縁膜１４を貫通する状態で平面視矩形に形成されている。コンタクト部ＣＨ４は、第３の層間絶縁膜１６を貫通する状態で平面視矩形に形成されている。前述したコンタクト部ＣＨ１は、コンタクト部ＣＨ４よりも外側に配置されている。また、コンタクト部ＣＨ２，ＣＨ３，ＣＨ４は、平面的に見て、互いに重なり合う位置関係で形成されている。そして、それらのコンタクト部を厚み方向で中継するように、第１の配線層１３の一部１３ｂと、第２の配線層１５の一部１５ｂが、平面的に見て、互いに重なり合う位置関係で形成されている。
コンタクト部ＣＨ２は、トランジスタ等を含む素子回路と第１の配線層１３との電気的な接続をとるために、図示しない他のコンタクト部とともに第１の層間絶縁膜１２を貫通する状態で形成されるものである。コンタクト部ＣＨ３は、第１の配線層１３と第２の配線層１５との電気的な接続をとるために、図示しない他のコンタクト部とともに第２の層間絶縁膜１４を貫通する状態で形成されるものである。コンタクト部ＣＨ１，ＣＨ４は、第２の配線層１５と第３の配線層１７との電気的な接続をとるために、図示しない他のコンタクト部とともに第３の層間絶縁膜１６を貫通する状態で形成されるものである。
積層配線部１１には接着層２０を介して支持基板２１が貼り付けられている。接着層２０は、積層配線部１１と支持基板２１とを接着するものである。接着層２０は、例えば、熱硬化性の樹脂材料からなるもので、第４の層間絶縁膜１８と支持基板２１の間に介在している。支持基板２１は、機械的な強度を保持する材料、例えば、シリコン基板、ガラス基板等を用いて構成されるリジット基板である。支持基板２１は、上述したマイクロレンズ６、半導体素子層７、カラーフィルタ層９、積層配線部１１等からなる固体撮像素子の強度を確保する、いわゆる補強用の部材である。
外部接続領域４には複数（図では１つのみ表示）の開口部２２が設けられている。開口部２２は、半導体素子層７から積層配線部１１にかけて凹状に形成されている。開口部２２は、半導体素子層７とその表面を覆う保護膜８、さらには積層配線部１１の層間絶縁膜１２，１４，１６を貫通する状態で形成されている。そして、開口部２２の底部では、外部接続電極１７の表面が電極パッドのパッド面として露出している。
開口部２２は、第１の開口径ｄ１をもって形成された第１の開口部２２ａと、第２の開口径ｄ２をもって形成された第２の開口部２２ｂとを有している。第１の開口径ｄ１と第２の開口径ｄ２の大小関係は、ｄ１＞ｄ２に設定されている。そして、開口部２２の底部に露出している電極パッドの面積は、第２の開口径ｄ２で規定されている。開口部２２の深さ方向において、第１の開口部２２ａは、第２の開口部２２ｂよりも外部接続電極１７から遠い方に配置され、第２の開口部２２ｂは、第１の開口部２２ａよりも外部接続電極１７に近い方に配置されている。即ち、第１の開口部２２ａは、光入射側から見て手前側に配置され、第２の開口部２２ｂは、光入射側から見て奥側に配置されている。
第１の開口部２２ａと第２の開口部２２ｂの境界部分には、上記の開口径ｄ１，ｄ２の差分に対応して、段差２３が設けられている。つまり、開口部２２は、深さ方向の途中に段が付いた、いわゆる段付き構造になっている。開口部２２の段差２３は、当該開口部２２の深さ方向で、半導体素子層７側に設けられている。換言すると、半導体素子層７は、開口部２２で段が付いた構造になっている。
半導体素子層７の内部には、開口部２２の外側を取り囲む状態で絶縁層２４が形成されている。絶縁層２４は、半導体素子層７の厚み方向において、一端から他端にわたって、当該半導体素子層７を貫通する状態で形成されている。また、支持基板２１の面方向において、絶縁膜２４の一部２４ａは、周辺回路領域３と外部接続領域４の境界部に配置されている。一方、前述したガードリング１９は、開口部２２（第２の開口部２２ｂ）の外側を取り囲む状態で、積層配線部１１の内部に形成されている。
［固体撮像装置の製造方法］
続いて、本発明の第１の実施の形態に係る固体撮像装置の製造方法について説明する。まず、図２（Ａ）に示したように、保持基板３１と、埋め込み酸化層３２と、半導体層３３とを順に積層した構造のＳＯＩ（Silicon On Insulator）基板に、例えばドライエッチング法で溝３４を形成する。溝３４は、半導体層３３を貫通する状態で形成する。また、溝３４は、後述する開口部３２の周辺に位置するように、連続した枠状に形成する。保持基板３１は、例えば、厚みが約７００μｍのシリコン基板からなる。埋め込み酸化層３２は、例えば、厚みが例えば１μｍ〜２μｍの酸化シリコン層からなる。半導体層３３は、例えば、厚みが１μｍ〜２０μｍ程度のシリコン層からなる。半導体層３３は、上述した半導体素子層７に対応する層となる。
次に、図２（Ｂ）に示すように、上記の溝３４を埋め込むように半導体層３３の上に例えばＣＶＤ法によって絶縁層２４を積層させる。絶縁層２４は、例えば、酸化シリコン層、窒化シリコン層などからなる。
次に、図２（Ｃ）に示すように、半導体層３３上の余分な絶縁材料を例えばドライエッチング法等で除去することにより、半導体層３３の内部にのみ絶縁層２４を残す。
次に、図３（Ａ）に示すように、半導体層３３の内部に画素単位で受光部５を形成するとともに、半導体層３３の表面にトランジスタＴｒ１，Ｔｒ２，Ｔｒ３を形成する。この段階で半導体層３３は、受光部５と絶縁層２４を含む半導体素子層７となる。なお、絶縁層２４の形成は、受光部５及びトランジスタＴｒ１，Ｔｒ２，Ｔｒ３を形成した後に行なってもよい。
次に、図３（Ｂ）に示すように、半導体素子層７の第２面側に積層配線部１１を形成する。積層配線部１１の形成は、次のような手順で行なう。まず、半導体素子層７の第２面に第１の層間絶縁膜１２の形成した後、当該第１の層間絶縁膜１２上に第１の配線層１３を形成する。次に、第１の配線層１３を覆う状態で第１の層間絶縁膜１２上に第２の層間絶縁膜１４を形成した後、当該第２の層間絶縁膜１４上に第２の配線層１５を形成する。次に、第２の配線層１５を覆う状態で第２の層間絶縁膜１４上に第３の層間絶縁膜１６を形成した後、当該第３の層間絶縁膜１６上に第３の配線層１７を形成する。次に、第３の配線層１７を覆う状態で第３の層間絶縁膜１６上に第４の層間絶縁膜１８を形成する。また、その過程でガードリング１９も形成する。第１の配線層１３と第２の配線層１５は、それぞれ銅で形成し、最上層となる第３の配線層１７は、アルミニウムで形成する。銅配線の形成には、例えば、ダマシン法を適用すればよい。アルミニウム配線の形成には、例えば、真空蒸着法とリソグラフィ技術を適用すればよい。第３の配線層１７には、上記外部接続領域４に位置するように外部接続電極１７ａを形成する。
次に、図４に示すように、積層配線部１１に接着層２０を介して支持基板２１を貼り合わせる。接着層２０の材料としては、例えば、有機ＳＯＧ（Spin On Glass ）、無機ＳＯＧ、ポリイミドなどの樹脂材料を用いることができる。基板の貼り合わせに使用する樹脂材料は、加熱によって硬化させる。
次に、図５に示すように、上記保持基板３１と埋め込み酸化層３２を除去する。具体的な除去方法としては、例えば、ＣＭＰ（Chemical Mechanical Polishing ；化学機械研磨)法、ドライエッチング法、ウェットエッチング法などを利用可能である。
次に、図６に示すように、半導体素子層７の第１面に例えばＣＶＤ法によって保護膜８を形成する。さらに、保護膜８の上にカラーフィルタ層９を形成した後、各々の受光部５に対応してカラーフィルタ層９の上にマイクロレンズ６を形成する。
次に、図７に示すように、保護層８を貫通する状態で半導体素子層７に第１の開口部２２ａを形成する。第１の開口部２２ａは、上記外部接続領域４内でかつ絶縁層２４よりも内側の領域に、上記第１の開口径ｄ１（図１参照）で形成される。第１の開口部２２ａの深さ寸法は、半導体素子層７を貫通しないように、半導体素子層７と保護膜８を合わせた厚みよりも小とする。第１の開口部２２ａは、例えば、ドライエッチング法によって形成する。
次に、図８に示すように、半導体素子層７から積層配線部１１にかけて第２の開口部２２ｂを形成する。第２の開口部２２ｂは、第１の開口部２２ａよりも小さな開口径（第２の開口径ｄ２）で形成される。第２の開口部２２ｂは、外部接続電極１７の表面が露出するように、半導体素子層７と層間絶縁膜１２，１４，１６を貫通する状態で形成される。第２の開口部２２ｂは、上記第１の開口部２２ａと同様に、例えば、ドライエッチング法によって形成する。その場合は、第１の開口部２２ａを形成するときと、第２の開口部２２ｂを形成するときで、エッチングに使用するマスクを交換して、ドライエッチングを計２回にわたって行なう。これにより、半導体素子層７側に段差２３を有する開口部２２が形成される。
本発明の第１の実施の形態に係る固体撮像装置においては、マイクロレンズ６を通して入射する光が、配線層やトランジスタなどで遮られたり反射されたりすることなく、受光部５で受光（光電変換）される。このため、撮像素子の感度向上と混色防止を同時に実現することができる。また、外部接続領域４に設けられた開口部２２が、第１の開口部２２ａとそれよりも開口径の小さい第２の開口部２２ｂで構成されているため、外部接続電極１７にワイヤボンディングを行なう場合に、次のような効果が得られる。
即ち、ワイヤボンディング法では、図９に示すように、キャピラリ３６に通した金線等の金属製のワイヤ３７の一端にボール３８を形成し、このボール３８をキャピラリ３６の先端で外部接続電極１７ａの表面（電極パッド面）に押し付けて接合する。ワイヤボンディング法では、キャピラリ３６が接続ツールに相当し、ワイヤ３７が導電体に相当するものとなる。その際、開口部２２を構成する第１の開口部２２ａと第２の開口部２２ｂのうち、開口縁に近い第１の開口部２２ａを大きく形成しておけば、キャピラリ３６の先端が開口部２２の縁に接触しにくくなる。このため、キャピラリ３６と固体撮像装置との位置的な干渉（ワイヤボンディング時の接触）を避けることができる。また、開口部２２の底部に露出する電極パッドの面積は、第１の開口部２２ａよりも小さい第２の開口部２２ｂの開口径ｄ２（図１参照）で規定される。このため、電極パッドの面積を拡大することなく、キャピラリ３６の先端が開口部２２の縁に接触することを有効に回避することが可能となる。
また、開口径ｄ１，ｄ２の差分に対応した段差２３を開口部２２に設けることにより、例えば、キャピラリ３６と固体撮像装置との相対的な位置ずれが発生した場合に、段差２３の部分が次のような機能を果たすようになる。即ち、図１０に示すように、開口部２２を段差のないストレート構造（開口径＝ｄ２を想定）にした場合は、上記の位置ずれにより、ボール３８が開口部２２の縁にあたって、ボール材料の一部３８ａが開口部２２からはみ出す恐れがある。これに対して、図１１に示すように、開口部２２に段差２３を設けた場合は、上記同様の位置ずれにより、第２の開口部２２ｂの縁にボール３８があたっても、ボール材料の一部３８ａが段差２３の部分に収まるようになる。このため、開口部２２からボール材料がはみ出しにくくなる。
また、本発明の第１の実施の形態に係る固体撮像装置においては、当該固体撮像装置の厚み方向で、半導体素子層７側に段が付くように段差２３を設けている。このため、積層配線部１１側には相対的に開口径が小さい第２の開口部２２ｂだけが形成される。したがって、単純に開口部２２の開口径をストレート構造で大きくした場合に比較して、配線層の形成領域を広く確保することができる。
また、本発明の第１の実施の形態に係る固体撮像装置においては、開口部２２の外側を取り囲むように半導体素子層７の内部に絶縁層２４を形成している。このため、例えば、上記の位置ずれにより、開口部２２の側面にボール３８が接触しても、絶縁層２４がダメージを受ける恐れがない。これに対して、開口部２２の側面を覆うように絶縁層を形成した場合は、ボール３８との接触によって絶縁層がダメージを受けやすくなる。特に、超音波を利用してワイヤボンディングを行なう場合は、絶縁層のダメージが大きくなる。このため、電気的リークの問題が発生する。また、ワイヤ３７から伝わる電気信号が高周波の場合は、コンデンサー効果により、開口部２２側面の絶縁層を超えて信号がリークする恐れがある。
また、開口部２２の側面を絶縁層で覆う場合は、当然ながら、開口部２２を形成した後に絶縁層を形成することになる。そうした場合、開口部２２の形成前にマイクロレンズ６を形成すると、その後で絶縁層を形成したときに、マイクロレンズ６の表面が絶縁層で覆われる。したがって、レンズ表面から絶縁層を取り除く必要がある。また、開口部２２の形成後にマイクロレンズ６を形成した場合は、レンズ材料をスピンコート法等で塗布したときに、開口部２２の影響でレンズ材料層に厚みムラが生じる。このため、均一な特性でマイクロレンズ６を形成できなくなる。これに対して、前述した製造方法のように、溝加工と絶縁材料の埋め込みによって絶縁層２４を形成した場合は、マイクロレンズ６の形成後に開口部２２を形成したとしても、開口部２２の周囲に絶縁層２４を残すことができる。このため、開口部２２の側面を別途、絶縁層で覆う必要がない。
また、本発明の第１の実施の形態に係る固体撮像装置においては、図１２に示すように、開口部２２（第２の開口部２２ｂ）の外側を取り囲むように積層配線部１１の内部にガードリング１９を形成している。このため、次のような効果が得られる。即ち、ガードリング１９を形成しない場合は、図１３（Ａ）に示すように、ワイヤ３７のボール３８が開口部２２の側面に接触したときに、そこに露出している層間絶縁膜の界面で剥がれが生じたり、それが原因で引き出し配線１５ａが腐食したりする恐れがある。これに対して、ガードリング１９を形成した場合は、図１３（Ｂ）に示すように、ワイヤ３７のボール３８が開口部２２の側面に接触しても、層間絶縁膜の剥がれがガードリング１９によって防止される。このため、層間絶縁膜の剥がれに伴う引き出し配線１５ａの腐食を未然に防止することができる。
＜２．第２の実施の形態＞
図１４は本発明の第２の実施の形態に係る固体撮像装置の構成を示す要部断面図である。図示した固体撮像装置１においては、上記第１の実施の形態と比較して、特に、外部接続電極１７ａの構造が異なっている。即ち、上記第１の実施の形態においては、外部接続電極１７ａが平坦な構造が形成されているが、第２の実施の形態においては、外部接続電極１７ａは、開口部２２の開口縁側（図の上側）に向かって凸の形状に形成されている。そして、外部接続電極１７ａの凸面が開口部２２の底部で露出した状態に配置されている。
このような構造の外部接続電極１７は、次のような製造方法によって得られる。即ち、半導体素子層７の第２面側に積層配線部１１を形成する際に、図１５（Ａ）に示すように、第３の層間絶縁膜１６を形成した後、第３の層間絶縁膜１６の一部に凹部１６ａを形成する。凹部１６ａは、後工程で外部接続電極１７ａを形成する位置に対応して、第３の層間絶縁膜１６を部分的にエッチングで凹状にへこませることにより形成される。凹部１６ａは、外部接続電極１７ａの形成領域よりも小さな領域で形成される。
次に、図１５（Ｂ）に示すように、第３の層間絶縁膜１６上に第３の配線層１７を形成する。このとき、第３の配線層１７の一部として形成される外部接続電極１７ａは、上述した凹部１６ａのへこみ形状に沿って形成される。以降は、上記第１の実施の形態と同様の製造工程を経て固体撮像装置を製造する。
上記製造方法によって得られる固体撮像装置１では、外部接続電極１７ａが半導体素子層７側に凸の形状で形成される。このため、外部接続電極１７ａは、上述のように開口部２２を形成した状態では、当該開口部２２の開口縁に向かって凸の形状をなすものとなる。かかる構造の固体撮像装置においては、開口部２２の底部に露出する外部接続電極１７ａの表面が、上記第１の実施の形態で採用した電極構造（外部接続電極１７ａが平坦な構造）に比較して、開口部２２の開口縁の近く（浅い位置）に配置される。このため、上記第１の実施の形態と比較して、キャピラリ３６の先端が開口部２２の縁に接触しにくくなる。
＜３．第３の実施の形態＞
図１６は本発明の第３の実施の形態に係る固体撮像装置の構成を示す要部断面図である。図示した固体撮像装置１においては、上記第１の実施の形態と比較して、特に、開口部２２の構造が異なっている。即ち、上記第１の実施の形態においては、第１の開口部２２ａと第２の開口部２２ｂを、互いに共通の中心をもつ矩形状に形成しているが、第３の実施の形態においては、少なくとも一つの開口部２２に関して、第１の開口部２２ａを部分的に拡大して形成している。このため、図の左右方向のうち、右側においては、第２の開口部２２ｂの縁から第１の開口部２２ａの縁までの距離がＬ１になっており、左側においては、第２の開口部２２ｂの縁から第１の開口部２２ａの縁までの距離が上記Ｌ１よりも長いＬ２になっている。このような構造の開口部２２は、例えば、図１７に示すように、固体撮像装置１の外周部に所定の間隔で複数の開口部２２を配列する場合に、４つのコーナー部（最端部）に配置される開口部２２だけに適用する。この場合は、各々のコーナー部に配置される開口部２２とそれ以外の開口部２２で、第１の開口部２２ａの大きさが異なるものとなる。即ち、コーナー部に配置される開口部２２は、それ以外の開口部２２よりも第１の開口部２２ａが大きく形成される。
具体的な寸法例を記述すると、まず、全ての開口部２２に関して、配列方向で隣り合う開口部２２間には２０μｍの間隔があけられ、第２の開口部２２ｂは、１００μｍ角の正方形で形成されている。これに対して、コーナー部（最端部）の開口部２２は、長辺が４００μｍ、短辺が１３０μｍの長方形で第１の開口部２２ａが形成され、それ以外の開口部２２は、いずれも１３０μｍ角の正方形で第１の開口部２２ａが形成されている。全ての開口部２２に関して、第１の開口部２２ａは、３．４μｍの深さで形成され、第２の開口部２２ｂは、８．２μｍの深さで形成されている。また、コーナー部の開口部２２に関しては、開口部２２の配列方向において、一方（図の左側）には２００μｍの長さで段差２３ａが確保され、他方（図の右側）には１００μｍの長さで段差２３ｂが確保されている。一方の段差２３ａは、外部接続電極１７ａに接合される導電体の接合強度を測定する測定ツールの大きさに対応して、当該測定ツールの挿入エリアを形成している。他方の段差２３ｂは、当該測定ツールで導電体の接合強度を測定する場合に、当該導電体との接触を避けるための逃げエリアを形成している。なお、ここでは外部接続電極１７ａに接合される導電体として、ワイヤボンディングに使用される金線等のワイヤのボール（ボール直径約９０μｍ、ボール高さ約１５μｍ）を想定している。但し、本発明はこれに限らず、金属製のバンプ等を導電体として外部接続電極１７ａに接合するものであってもよい。
本発明の第３の実施の形態に係る固体撮像装置１においては、開口部２２の底部に露出している外部接続電極１７ａにワイヤボンディングした後、ワイヤの接合強度を測定する場合に、上記の段差２３ａによって確保されるツール挿入エリアを利用する。即ち、図１８に示すように、第１の開口部２２ａによる段差２３ａでへこんだ部分に測定ツール３９の先端を挿入するように配置し、その状態から測定ツール３９をボール３８に近づける方向（矢印の方向）に移動させる。これにより、測定ツール３９を挿入可能な段差２３ａを持たない場合に比較して、測定ツール３９を開口部２２の奥側に進出させて配置することができる。このため、上述のように測定ツール３９を移動させたときに、ボール３８の高さ方向で、当該ボール３８の中心に近い位置に測定ツール３９を接触させることができる。このため、測定ツール３９を用いてボール８の接合強度（せん断強度）を適切に測定することが可能となる。ちなみに、測定ツール３９を挿入可能な段差２３ａを持たない場合は、図１９に示すように、測定ツール３９をボール３８に近づける方向に移動させたときに、ボール３８の中心から大きくずれた位置に測定ツール３９が接触することになる。このため、測定ツール３９を用いてボール３８の接合強度（せん断強度）を適切に測定することが困難になる。
なお、上記各実施の形態においては、第１の開口部２２ａと第２の開口部２２ｂとの境界部分に段差２３を有する開口部２２を例示したが、これに限らず、例えば、開口部２２をすり鉢状に形成することで、キャピラリとの接触を回避する構造であってもよい。
また、本発明は、ＣＭＯＳイメージセンサ又はＣＣＤイメージセンサなどの固体撮像装置のほか、半導体表面に素子の主要機能を果たす部分（機能部）が形成された半導体素子一般、更に、それら半導体素子を備えた半導体装置一般に広く適用可能である。例えば、本発明は、マイクロプロセッサあるいはＡＳＩＣデバイス等の半導体集積回路装置にも適用可能である。
本発明の第１の実施の形態に係る固体撮像装置の構成を示す要部断面図である。 本発明の第１の実施の形態に係る固体撮像装置の製造方法を説明する図（その１）である。 本発明の第１の実施の形態に係る固体撮像装置の製造方法を説明する図（その２）である。 本発明の第１の実施の形態に係る固体撮像装置の製造方法を説明する図（その３）である。 本発明の第１の実施の形態に係る固体撮像装置の製造方法を説明する図（その４）である。 本発明の第１の実施の形態に係る固体撮像装置の製造方法を説明する図（その５）である。 本発明の第１の実施の形態に係る固体撮像装置の製造方法を説明する図（その６）である。 本発明の第１の実施の形態に係る固体撮像装置の製造方法を説明する図（その７）である。 本発明の第１の実施の形態に係る固体撮像装置のワイヤボンディング状態を示す図である。 比較例となる固体撮像装置でワイヤボンディングの位置ずれが生じた場合の状態を示す図である。 本発明の第１の実施の形態に係る固体撮像装置でワイヤボンディングの位置ずれが生じた場合の状態を示す図である。 本発明の第１の実施の形態に係る固体撮像装置の一部平面図である。 ガードリングの機能を説明するための図である。 本発明の第２の実施の形態に係る固体撮像装置の構成を示す要部断面図である。 本発明の第２の実施の形態に係る固体撮像装置の製造方法を説明する図である。 本発明の第３の実施の形態に係る固体撮像装置の構成を示す要部断面図である。 本発明の第３の実施の形態に係る固体撮像装置の寸法例を示す図である。 本発明の第３の実施の形態に係る固体撮像装置と測定ツールの配置状態を示す図である。 比較例となる固体撮像装置と測定ツールの配置状態を示す図である。
符号の説明
１…固体撮像装置（半導体装置）、７…半導体素子層、１１…積層配線部、１２，１４，１６，１８…層間絶縁膜、１３，１５，１７…配線層、１７ａ…外部接続電極、２２…開口部、２２ａ…第１の開口部、２２ｂ…第２の開口部

Claims (4)

  1. 半導体素子層と、
    前記半導体素子層の一方の面側に、複数の配線層と複数の層間絶縁膜により形成された積層配線部と、
    前記複数の配線層のうちの一つに形成された外部接続電極と、
    前記外部接続電極の表面を露出させる状態で前記半導体素子層から前記積層配線部にかけて凹状に形成された複数の開口部とを備え、
    前記開口部は、段差を有し、当該段差を境に、前記外部接続電極から遠い方の開口径が、前記外部接続電極に近い方の開口径より大きく形成され、
    前記複数の開口部のうちの少なくとも一つは、前記外部接続電極に接合される導電体の接合強度を測定する測定ツールの大きさに対応して、前記外部接続電極から遠い方の開口径が、他の開口部の当該開口径よりも大きく形成されている
    半導体装置。
  2. 前記段差は、前記半導体素子層側に設けられている
    請求項１に記載の半導体装置。
  3. 前記開口部の外側を取り囲む状態で前記半導体素子層の内部に前記段差を有する絶縁層が形成されている
    請求項２に記載の半導体装置。
  4. 前記開口部の外側を取り囲む状態で前記積層配線部の内部にガードリングが形成されている
    請求項３に記載の半導体装置。
JP2008279473A 2008-10-30 2008-10-30 半導体装置 Expired - Fee Related JP4655137B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008279473A JP4655137B2 (ja) 2008-10-30 2008-10-30 半導体装置
TW98134989A TWI401793B (zh) 2008-10-30 2009-10-15 Semiconductor device
KR1020090100102A KR101653834B1 (ko) 2008-10-30 2009-10-21 반도체 장치
US12/604,489 US8456014B2 (en) 2008-10-30 2009-10-23 Semiconductor device
CN200910209082XA CN101728408B (zh) 2008-10-30 2009-10-30 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008279473A JP4655137B2 (ja) 2008-10-30 2008-10-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2010109137A JP2010109137A (ja) 2010-05-13
JP4655137B2 true JP4655137B2 (ja) 2011-03-23

Family

ID=42130302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008279473A Expired - Fee Related JP4655137B2 (ja) 2008-10-30 2008-10-30 半導体装置

Country Status (5)

Country Link
US (1) US8456014B2 (ja)
JP (1) JP4655137B2 (ja)
KR (1) KR101653834B1 (ja)
CN (1) CN101728408B (ja)
TW (1) TWI401793B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US8531565B2 (en) * 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
US8318580B2 (en) 2010-04-29 2012-11-27 Omnivision Technologies, Inc. Isolating wire bonding in integrated electrical components
US8748946B2 (en) 2010-04-29 2014-06-10 Omnivision Technologies, Inc. Isolated wire bond in integrated electrical components
JP6342033B2 (ja) * 2010-06-30 2018-06-13 キヤノン株式会社 固体撮像装置
JP2012033894A (ja) 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP2012175078A (ja) * 2011-02-24 2012-09-10 Sony Corp 固体撮像装置、および、その製造方法、電子機器、半導体装置
JP5826511B2 (ja) * 2011-04-26 2015-12-02 株式会社東芝 固体撮像装置及びその製造方法
KR101952976B1 (ko) * 2011-05-24 2019-02-27 소니 주식회사 반도체 장치
US9013022B2 (en) 2011-08-04 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure including glue layer and non-low-k dielectric layer in BSI image sensor chips
JP2013123000A (ja) 2011-12-12 2013-06-20 Sony Corp 固体撮像装置およびその製造方法
JP6124502B2 (ja) 2012-02-29 2017-05-10 キヤノン株式会社 固体撮像装置およびその製造方法
JP2013197113A (ja) * 2012-03-15 2013-09-30 Sony Corp 固体撮像装置およびカメラシステム
JP2013219319A (ja) * 2012-03-16 2013-10-24 Sony Corp 半導体装置、半導体装置の製造方法、半導体ウエハ、及び、電子機器
JP6120094B2 (ja) 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015076569A (ja) 2013-10-11 2015-04-20 ソニー株式会社 撮像装置およびその製造方法ならびに電子機器
JP6200835B2 (ja) 2014-02-28 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107210306B (zh) * 2015-01-23 2020-07-14 奥林巴斯株式会社 摄像装置和内窥镜
JP2018011018A (ja) 2016-07-15 2018-01-18 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP6236181B2 (ja) * 2017-04-05 2017-11-22 キヤノン株式会社 固体撮像装置およびその製造方法
JP6701149B2 (ja) * 2017-10-25 2020-05-27 キヤノン株式会社 撮像装置およびカメラ
JP2019080017A (ja) 2017-10-27 2019-05-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法、並びに、電子機器
JP2019129215A (ja) * 2018-01-24 2019-08-01 キヤノン株式会社 撮像装置および表示装置
JP2019140230A (ja) 2018-02-09 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子装置、および、電子装置の製造方法
US11756977B2 (en) * 2018-06-21 2023-09-12 Semiconductor Components Industries, Llc Backside illumination image sensors
JP7282500B2 (ja) 2018-10-19 2023-05-29 キヤノン株式会社 半導体装置、機器、半導体装置の製造方法
US11227836B2 (en) * 2018-10-23 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for enhanced bondability
JP7277248B2 (ja) * 2019-04-26 2023-05-18 キヤノン株式会社 半導体装置及びその製造方法
US11430909B2 (en) * 2019-07-31 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. BSI chip with backside alignment mark
KR102766214B1 (ko) 2020-04-06 2025-02-12 에스케이하이닉스 주식회사 이미지 센싱 장치
JP7792911B2 (ja) * 2020-10-16 2025-12-26 ソニーセミコンダクタソリューションズ株式会社 半導体素子、半導体装置及び半導体素子の製造方法
KR102868874B1 (ko) * 2020-12-04 2025-10-10 삼성전자주식회사 이미지 센서
WO2022224956A1 (ja) * 2021-04-23 2022-10-27 株式会社村田製作所 半導体装置
EP4595100A1 (en) * 2022-09-30 2025-08-06 Texas Instruments Incorporated Micro device with shear pad

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS612351A (ja) * 1984-06-15 1986-01-08 Hitachi Tobu Semiconductor Ltd 半導体装置
JPH0828389B2 (ja) * 1990-11-21 1996-03-21 三菱電機株式会社 半導体装置
JPH04196442A (ja) 1990-11-28 1992-07-16 Seiko Epson Corp 半導体装置の製造方法
JPH04196552A (ja) * 1990-11-28 1992-07-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH059509A (ja) 1991-07-02 1993-01-19 Koji Hayashi 高合金工具鋼焼結体及びその製造方法
JPH0595097A (ja) * 1991-10-01 1993-04-16 Fujitsu Ltd 固体撮像装置
JPH1074787A (ja) * 1996-07-05 1998-03-17 Toyota Motor Corp ワイヤボンディング方法および装置
WO2000055898A1 (en) * 1999-03-16 2000-09-21 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US7049701B2 (en) * 2003-10-15 2006-05-23 Kabushiki Kaisha Toshiba Semiconductor device using insulating film of low dielectric constant as interlayer insulating film
JP4432502B2 (ja) * 2004-01-20 2010-03-17 ソニー株式会社 半導体装置
JP4525129B2 (ja) * 2004-03-26 2010-08-18 ソニー株式会社 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
JP4211696B2 (ja) * 2004-06-30 2009-01-21 ソニー株式会社 固体撮像装置の製造方法
US7679187B2 (en) * 2007-01-11 2010-03-16 Visera Technologies Company Limited Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
WO2008118525A1 (en) * 2007-03-27 2008-10-02 Sarnoff Corporation Method of fabricating back-illuminated imaging sensors
JP2008258201A (ja) * 2007-03-30 2008-10-23 Fujifilm Corp 裏面照射型固体撮像素子
US20080246152A1 (en) * 2007-04-04 2008-10-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bonding pad

Also Published As

Publication number Publication date
CN101728408A (zh) 2010-06-09
KR101653834B1 (ko) 2016-09-02
JP2010109137A (ja) 2010-05-13
KR20100048890A (ko) 2010-05-11
US8456014B2 (en) 2013-06-04
CN101728408B (zh) 2012-03-21
TWI401793B (zh) 2013-07-11
TW201027731A (en) 2010-07-16
US20100109006A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
JP4655137B2 (ja) 半導体装置
CN104272720B (zh) 半导体装置、半导体装置的制造方法、半导体晶片和电子设备
US9842878B2 (en) Semiconductor device and a manufacturing method thereof
JP4432502B2 (ja) 半導体装置
TWI732269B (zh) 用於改善接合性的墊結構及其形成方法
CN107039468A (zh) 影像感测器及其制作方法
JP4935838B2 (ja) 固体撮像素子及びその製造方法、電子機器
US20180358396A1 (en) Solid-state imaging devices having a microlens layer with dummy structures
CN103000642A (zh) 半导体装置及其制造方法
JP2017204510A (ja) 光電変換装置の製造方法
CN101431090B (zh) 图像传感器及其制造方法
JP2013089871A (ja) 固体撮像素子ウエハ、固体撮像素子の製造方法、および固体撮像素子
JP2010287638A (ja) 固体撮像装置とその製造方法および撮像装置
JP6701149B2 (ja) 撮像装置およびカメラ
US9305960B2 (en) Semiconductor device and method of manufacturing the same
TWI569433B (zh) Manufacturing method of solid-state imaging device and solid-state imaging device
US20130069189A1 (en) Bonding pad structure and fabricating method thereof
JP7792911B2 (ja) 半導体素子、半導体装置及び半導体素子の製造方法
JP2020129688A (ja) 撮像装置
KR20100078275A (ko) 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4655137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees