Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4655385B2 - プラズマ処理装置および処理方法 - Google Patents
[go: Go Back, main page]

JP4655385B2 - プラズマ処理装置および処理方法 - Google Patents

プラズマ処理装置および処理方法 Download PDF

Info

Publication number
JP4655385B2
JP4655385B2 JP2001054551A JP2001054551A JP4655385B2 JP 4655385 B2 JP4655385 B2 JP 4655385B2 JP 2001054551 A JP2001054551 A JP 2001054551A JP 2001054551 A JP2001054551 A JP 2001054551A JP 4655385 B2 JP4655385 B2 JP 4655385B2
Authority
JP
Japan
Prior art keywords
sample
electrode
plasma
wafer
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001054551A
Other languages
English (en)
Other versions
JP2001319920A (ja
Inventor
豊 大本
博宣 川原
健 吉岡
主人 高橋
三郎 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001054551A priority Critical patent/JP4655385B2/ja
Publication of JP2001319920A publication Critical patent/JP2001319920A/ja
Application granted granted Critical
Publication of JP4655385B2 publication Critical patent/JP4655385B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はプラズマ処理装置および処理方法に係り、特に試料にバイアス電圧を印加して処理するものに好適なプラズマ処理装置およびその処理方法に関するものである。
【0002】
【従来の技術】
従来、この種のプラズマエッチング技術では、特開平2−65131号公報に開示されるように、ウエハを取り囲む位置に電気導電性を有するリングを設置することにより静電的ダメージを防止することが知られていた。
【0003】
また、特開平8−181107号公報に開示されているように、下部電極の周辺にセラミック等からなる周辺リングを設置して、ウエハを周辺リング上に設置してウエハと下部電極との間に空間を設けて静電容量を持たせ、プラズマ中で発生する直流電圧を該空間とブロッキングコンデンサとウエハに分散させて、ウエハへのチャージングダメージの発生を防止することが知られていた。
【0004】
【発明が解決しようとする課題】
上記従来技術ではより薄膜化するゲート酸化膜の静電的なダメージを防止するには十分でなく、また、多様な膜種、および溝や穴などの多様な加工形状の処理対象すべてに対して、低ダメージ性と、ウエハ面内でのエッチング特性(均一性,エッチング形状,選択比,エッチングレート)を両立させることが困難であった。
【0005】
すなわち、半導体集積回路は高機能,高速化のためますます微細化,複雑化している。高速半導体デバイスではゲート酸化膜が非常に薄くなり、それにともなって図1に示すように耐電圧が低くなっており、荷電粒子を用いてプラズマ処理を行うドライエッチング等では正と負の荷電粒子の精密なバランスをとりながら処理を進めていかないと、ゲート酸化膜間に生じた電位差で静電的なダメージが発生する。
【0006】
これはウエハ母材(シリコン)の電位がウエハ上のプラズマから流入する電荷量の平均値に支配されるのに対し、ゲート酸化膜上の電位は、その直上の局部のプラズマからの電荷の流入量に支配されるため、ウエハ全面にわたっての電荷の流入量のわずかな差が、ゲート酸化膜上とゲート酸化膜下の、つまり母材シリコンを横切る電位差となって現れるからである。この現象はチャージングダメージとも呼ばれる。
【0007】
これは特にウエハバイアスを印加した場合、ウエハ面内位置からアースまでのインピーダンス差で印加バイアス電圧に僅かな差を生じ、荷電粒子の引き込み量が異なることによって起こることが多い。
【0008】
この対策として従来は、ウエハ外周部に導電性のリングを用いてチャージングダメージを防止する方法がとられていたが、この方法は外周部のプラズマ密度を局所的に変える方法に依存しているため、今日の12インチ以上の大口径ウエハの処理に際してはプラズマ密度のバランスがとれる範囲が狭く、特に大口径ウエハでますます薄膜化するゲート酸化膜に対しては十分にダメージを抑制できない。
【0009】
また、上記デバイスを大口径のウエハを用いて製作する場合、ウエハ面内で形状についてのエッチングの均一性を得るためにはエッチャント密度を面内で均一に保つ必要があり、特に大口径ウエハではウエハ外周部で過剰となるエッチャントを抑制するためにウエハ周辺部にエッチャントを消耗するリングを設置し、バイアスを印加することによってエッチャントを消耗させ面内の均一性を保つことが行われていた。
【0010】
しかし、ウエハ周辺に設置したリングに流れるバイアス電流はウエハの外周部のインピーダンスも変化させるため、ウエハへの流入電荷量のバランスが変化し、チャージングダメージ特性に悪影響を与える。
【0011】
Barnes et al U.S. Patent 5,535,507 明細書は、ワークピースと電極との間の静電引力によりワークピースを支持する静電チャック装置を該ワークピースのエッチング不均一を補償することを開示している。しかし本願発明で意図するワークピースのチャージングダメージ補償法には言及していない。
【0012】
特開平8−316212号公報は、ウエハ載置部の電極面を電気的に絶縁された複数の領域に分割し、その各々の領域のインピーダンスを制御するように、各々の領域にインピーダンス整合用素子を接続したり、又はウエハ載置部の電極面に凹部を設け電極中央部と外周部とで、ウエハと電極間のインピーダンスが異なるように構成し、ウエハに入射するイオンのエネルギーをウエハ面内で均一にして、プラズマ処理を均一にすることを開示している。しかし、本発明で意図するワークピースのチャージングダメージ補償法には言及していない。
【0013】
本発明の目的は、チャージアップによるダメージに敏感で微細な構造を有する高速半導体デバイスを、大口径のウエハを用いて高い歩留まりで加工できるプラズマ処理装置および処理方法を提供することにある。
【0014】
【課題を解決するための手段】
本発明者は、従来と異なる方法でゲート酸化膜の薄膜化および処理ウエハの大口径化に対してエッチングの均一性が高く、かつウエハに作られるデバイスのダメージを少なくできるエッチング装置および方法を発明した。
【0015】
本発明の1つの態様に従えば、プラズマ処理装置において、ウエハを取り囲む位置に設置するリングに分配するバイアス電流を調整する可変インピーダンス手段を設け、さらに処理ウエハ裏面に対向する載置電極の表面の絶縁材の一部を他の部分より厚くし、その絶縁材内部に内部電極を設ける。その内部電極にはバイパスされたバイアス電流を給電し、そのバイアス電流を調整する可変インピーダンス手段を設ける。そして、プラズマエッチングプロセス条件のようなプロセス処理条件に応じてウエハ面内のエッチング特性が均一となるように、ウエハ外周部に設置したリングに分配されるバイアス電流を調整し、次に、静電的ダメージが最小となるようにウエハ面内に位置付けされた内部電極に流れるバイアス電流を調整する。
【0016】
本発明の他の態様に従えば、被処理基板と該被処理基板の主裏面に隣接する材料にバイアス電力を印加可能なプラズマ処理装置を用いるプラズマ処理方法であって、プラズマから被処理基板(ウエハ)に入射する電子が面内均一になるように、前記電極の場所に応じてバイアス電力の給電インピーダンスを変えることを含む方法が提供される。
【0017】
本発明の更に別の態様に従えば、半導体装置を製造するためのプラズマ処理装置におけるプラズマ処理方法は、被処理基板と該被処理基板に隣接する材料にバイアス電力を印加すること、前記被処理基板に隣接する材料に対する前記バイアス電力の給電インピーダンスを調整すること、前記被処理基板内の複数の位置に対する前記バイアス電力の給電インピーダンスを基板内に入射するプラズマからの電子が面内で均一になるように調整することを含む。
【0018】
【発明の実施の形態】
以下、添付図により本発明の実施例を説明する。まず、図2に本発明の第1の実施例を示す。
【0019】
図2は、マイクロ波ドライエッチング装置である。ここで、1は真空処理室で、2は真空処理室1に気密に設けられ真空処理室1内にマイクロ波を導入する石英窓で、3は石英窓2に対向して真空処理室1内に配置され半導体集積回路を有するウエハ8を配置する電極3で、4は電極3にバイアス電圧を生じさせるための高周波電源で、5は石英窓2に連結されマイクロ波を真空処理室1に導くための導波管で、6は真空処理室1内に磁場を形成するソレノイドコイルである。7はガス導入口で、エッチングレシピにしたがって混合したガスを真空処理室1に導入する。9は過剰なエッチャントを消耗させるため設置されたシリコン製のリングで、さらにその外周にはアルミナ製のリング10が設置されている。
【0020】
本装置を用いてシリコン酸化膜にエッチングによりパターンを形成する場合、シリコンリング9の外径がウエハ径の1.4 倍の時には下地シリコンとの選択比のウエハ面内分布は図3に示すように、ウエハの周辺部で選択比が高くなる分布となる。これはウエハ周辺部でシリコンのエッチャントであるフッ素がウエハ中心部に比べて少ないことによるもので、この場合シリコンリング9の外径をウエハ径の1.2倍程度にすることによってフッ素の面内分布を均一化することができ、図4に示すように選択比の分布を均一化することができた。
【0021】
しかし、この時ゲート酸化膜のチャージングダメージによる破壊試験を行うとシリコンリング径がウエハ径の1.4 倍のときには、図6の耐圧ヒストグラムに示すようにチャージングダメージを受けて劣化したものは見られなかったのに対し、シリコンリング9の外径がウエハ径の1.2 倍の場合は図5の耐圧ヒストグラムに示すように20%程度がチャージングダメージを受けて劣化していた。
【0022】
これはシリコンリングの径が小さくなることによってシリコンリングからプラズマに流れるバイアス電流が小さくなり、ウエハの周辺部のバイアス電流との干渉が少なくなってウエハ周辺部のバイアス電流が流れやすくなったことにより流入電荷量に面内差が生じたことによる。
【0023】
そこで、図7に示すウエハ載置電極22とシリコンリング27からなる本発明に従う装置3を、図2の装置に組み込み、本発明に従う方法を用いて上記課題の解決を試みた。
【0024】
ウエハ21が設置された電極22は母材がアルミニウムで、その表面にアルミナ膜22Aが溶射によってコーティングされている。このアルミナ膜のコーティング厚さは電極径の2/3から最外周までのリング状の部分が内周部に比べて3倍になっている。またこのリング状の部分の表面から1/3の深さ位置にはタングステン材料の電極23が絶縁膜23A中に埋め込んであり、電極母材と絶縁された給電線24が接続されている。この給電線24は可変容量コンデンサ25を介して電極母材とともにバイアス電源回路26に接続されている。可変容量コンデンサ25は短絡または開放にすることができ、無限大〜0までの範囲で容量を変化させることができる。
【0025】
また、シリコンリング27は、その外径はウエハ径の1.5 倍で電極22上に設置されている。シリコンリング27が設置された部分のアルミナ膜23Bは電極中心部のアルミナ膜厚さの2倍であり、絶縁膜中にタングステン材料からなる電極28が埋め込まれており、給電線29,可変容量コンデンサ30を介して電極母材と接続されている。
【0026】
この本発明の装置を上記のシリコン酸化膜のエッチングに適用した。まず、シリコンリング27に接続された可変容量コンデンサ30の値を10000pF、タングステン電極23に接続された可変容量コンデンサ25の値を1500pFに設定してエッチングを行ったところ選択比のウエハ面内分布は上記と同様にウエハの周辺部で高くなる分布となった。そこでシリコンリングに接続された可変容量コンデンサ30の値だけを7300pFとしたところ、ウエハ面内の分布を均一化することができた。しかしこの設定条件でチャージングダメージによる破壊を調べると頻度18%で破壊が見られた。そこでタングステン電極に接続された可変容量コンデンサ25の値を850pFとし、再び試験を行ったところ選択比はウエハ面内で均一で、チャージングダメージによる破壊頻度0%に低減した。これはタングステン電極に接続された可変容量コンデンサ25の値を小さくすることによって、シリコンリング27のバイアス電流が減ったことによるウエハ周辺部からのバイアス電流の流れやすさを相殺させた効果による。
【0027】
さらに本発明をシリコン酸化膜上に形成されたパターンが異なる他の試料のエッチングに適用した。この時はシリコンリング27に接続された可変容量コンデンサ30の値を1000pFとし、タングステン電極23に接続された可変容量コンデンサ25の値を1300pFとすることによリ、選択比のウエハ面内分布が均一で、かつチャージングダメージの発生しないエッチングを行なうことができた。
【0028】
次に、図8を参照して高密度プラズマエッチング装置(プラズマ処理装置)を用る別の実施例を説明する。31は導入窓でその上にはコイル33が設置して有り、コイル33に高周波電源32から電力を供給することにより導入窓31とウエハ設置電極34との間にプラズマを発生させる。なお、この場合ウエハ面内の処理速度を均一にするためコイル33は設置間隔を不均一にしてあり、図8に示すようにプラズマ主発生位置はドーナツ状に分布している。
【0029】
ウエハ設置電極34に接続されたバイアス電源35によって電圧を印加することによりプラズマからのイオンを加速してウエハ37に照射することによりエッチング加工を行なう。なお、アース36はプラズマ電位を固定しバイアスを印加できるように作用する。
【0030】
このエッチング装置を用いて所望の加工形状が得られるようにプロセス条件を調整し、エッチングを行なった後でゲート酸化膜の特性を測定したところ、図9に示すようにチップの不良の発生が見られた。
【0031】
これはウエハ面内の、プラズマ主発生位置に対向する場所でバイアスのインピーダンスが低くなったことにより面内でバイアスによって生じる電位に差が生じたことによるものである。この場合、本発明による図10に示すように電極41を埋め込んだ、アルミナの厚さが他と比べて厚い部分41Aをプラズマ主発生位置に対応する位置に設け、可変コンデンサ43の容量を調整することにより、同じプロセス条件下でエッチングを行なった結果、チャージングダメージによるチップの不良率を0%に抑制することができた。ここで、42は給電線、44〜45は共振コイル、46はバイアス用高周波電源、47は静電吸着用直流電源を表す。
【0032】
【発明の効果】
本発明によれば、チャージアップによるダメージに敏感で微細な構造を有する高速デバイスを、大口径のウエハを用いて高い歩留まりで加工できる。
【図面の簡単な説明】
【図1】ゲート酸化膜の厚さと耐電圧の関係を示す図。
【図2】本発明の一実施例になるドライエッチング装置の縦断面図。
【図3】シリコンリング9の外径がウエハ径の1.4 倍の時の、シリコン酸化膜と下地シリコンとの選択比のウエハ面内分布を示す図。
【図4】シリコンリング9の外径をウエハ径の1.2 倍程度にした時の、シリコン酸化膜と下地シリコンとの選択比のウエハ面内分布を示す図。
【図5】シリコンリング径がウエハ径の1.2 倍の場合の耐圧ヒストグラム。
【図6】シリコンリング9の外径がウエハ径の1.4 倍の場合の耐圧ヒストグラム。
【図7】ウエハ設置電極とシリコンリングからなる本発明の実施例の縦断面を示す図。
【図8】本発明の他の実施例によるドライエッチング装置の縦断面図である。
【図9】図8の装置において従来のウエハ載置電極組立体を用いたときのチップのダメージ発生を例示するウエハ図である。
【図10】図8の装置に用いる本発明の別の実施例によるウエハ載置電極組体の模式図である。
【符号の説明】
1…真空処理室、2…石英窓、3…電極、4…高周波電源、6…ソレノイドコイル、7…ガス導入口、8…ウエハ、9…シリコン製リング、10…アルミナ製のリング。

Claims (4)

  1. マイクロ波を導入することにより内部にプラズマが生成される処理室と、表面に厚さの異なる絶縁膜が設けられた導電体からなる試料台とを有し、前記プラズマを用いて試料を処理するプラズマ処理装置において、
    他の部分よりも厚く形成された前記絶縁膜中に設けられ前記試料台とは電気的に絶縁された電極と、前記試料台にバイアス電力を印加する高周波電源とを有し、前記電極が、前記プラズマから前記試料への電子の入射を前記試料の面内で均一にするために設けられた前記バイアス電力の給電インピーダンス調整手段を介して、前記試料台とともに前記高周波電源とに接続されているとともに、
    前記試料の外周部に設けられた導電性リング及び前記導電性リングの下部に設けられた第二の電極を有し、前記第二の電極を、前記第二の電極へ印加される前記バイアス電力の給電インピーダンスを調整する第二の給電インピーダンス調整手段を介して、前記試料台とともに前記高周波電源とに接続したことを特徴とするプラズマ処理装置。
  2. 請求項に記載のプラズマ処理装置において、
    前記第二の給電インピーダンス調整手段は、前記第二の電極と前記バイアス電力を印加する前記高周波電源との間に可変容量コンデンサが接続されていることを特徴とするプラズマ処理装置。
  3. マイクロ波を導入することにより処理室の内部にプラズマを生成し、表面に厚さの異なる絶縁膜が設けられた導電体からなる試料台に試料を設置し、前記試料を前記プラズマを用いて処理するプラズマ処理方法において、
    前記試料台に高周波バイアス電力を印加するとともに、他の部分よりも厚く形成された前記絶縁膜中に設けられ前記試料台とは電気的に絶縁された電極に、前記プラズマから前記試料への電子の入射を前記試料の面内で均一にするために設けられた前記高周波バイアス電力の給電インピーダンス調整手段を調整して、バイパスされた前記高周波バイアス電力を印加するとともに、
    前記試料の外周部に導電性リング及び前記導電性リングの下部に第二の電極を設け、前記第二の電極に第二の給電インピーダンス調整手段を調整して、バイパスされた前記高周波バイアス電力を印加することを特徴とするプラズマ処理方法。
  4. 請求項に記載のプラズマ処理方法において、
    前記第二の給電インピーダンス調整手段として、前記第二の電極と前記高周波バイアス電力を印加する高周波電源との間に可変容量コンデンサを接続し、前記可変容量コンデンサを調整することを特徴とするプラズマ処理方法。
JP2001054551A 2000-03-01 2001-02-28 プラズマ処理装置および処理方法 Expired - Fee Related JP4655385B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001054551A JP4655385B2 (ja) 2000-03-01 2001-02-28 プラズマ処理装置および処理方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-60361 2000-03-01
JP2000060361 2000-03-01
JP2001054551A JP4655385B2 (ja) 2000-03-01 2001-02-28 プラズマ処理装置および処理方法

Publications (2)

Publication Number Publication Date
JP2001319920A JP2001319920A (ja) 2001-11-16
JP4655385B2 true JP4655385B2 (ja) 2011-03-23

Family

ID=26586841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001054551A Expired - Fee Related JP4655385B2 (ja) 2000-03-01 2001-02-28 プラズマ処理装置および処理方法

Country Status (1)

Country Link
JP (1) JP4655385B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048806B2 (en) 2000-03-17 2011-11-01 Applied Materials, Inc. Methods to avoid unstable plasma states during a process transition
US6900596B2 (en) * 2002-07-09 2005-05-31 Applied Materials, Inc. Capacitively coupled plasma reactor with uniform radial distribution of plasma
US8617351B2 (en) 2002-07-09 2013-12-31 Applied Materials, Inc. Plasma reactor with minimal D.C. coils for cusp, solenoid and mirror fields for plasma uniformity and device damage reduction
TWI283899B (en) 2002-07-09 2007-07-11 Applied Materials Inc Capacitively coupled plasma reactor with magnetic plasma control
JP2004095700A (ja) * 2002-08-30 2004-03-25 Tokyo Electron Ltd 処理装置、載置台、処理方法
JP6488150B2 (ja) 2015-02-27 2019-03-20 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
US20170002465A1 (en) * 2015-06-30 2017-01-05 Lam Research Corporation Separation of Plasma Suppression and Wafer Edge to Improve Edge Film Thickness Uniformity
US10950477B2 (en) * 2015-08-07 2021-03-16 Applied Materials, Inc. Ceramic heater and esc with enhanced wafer edge performance
US10685862B2 (en) * 2016-01-22 2020-06-16 Applied Materials, Inc. Controlling the RF amplitude of an edge ring of a capacitively coupled plasma process device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269956A (ja) * 1988-09-05 1990-03-08 Toshiba Corp 静電チャック方法及び静電チャック装置
JPH033252A (ja) * 1989-05-30 1991-01-09 Sumitomo Metal Ind Ltd 試料保持装置
JPH06104164A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd 電子線描画装置
US6042686A (en) * 1995-06-30 2000-03-28 Lam Research Corporation Power segmented electrode
JP3949186B2 (ja) * 1995-12-25 2007-07-25 富士通株式会社 基板載置台、プラズマ処理装置及び半導体装置の製造方法
JPH10189544A (ja) * 1996-12-26 1998-07-21 Matsushita Electric Ind Co Ltd 基板帯電除去装置及び方法
JP3583289B2 (ja) * 1998-05-28 2004-11-04 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法

Also Published As

Publication number Publication date
JP2001319920A (ja) 2001-11-16

Similar Documents

Publication Publication Date Title
KR100552648B1 (ko) 플라즈마처리장치 및 방법
US8114245B2 (en) Plasma etching device
KR100505903B1 (ko) 플라즈마처리장치 및 이것을 사용한 플라즈마처리방법
KR100499763B1 (ko) 플라즈마 에칭장치
TWI734185B (zh) 電漿處理裝置
US6887340B2 (en) Etch rate uniformity
JP4852189B2 (ja) プラズマ処理装置及びプラズマ処理方法
US20090178764A1 (en) Plasma processing apparatus including electrostatic chuck with built-in heater
KR102432857B1 (ko) 플라즈마 처리 장치 및 이를 이용한 반도체 소자의 제조 방법
US20040040931A1 (en) Plasma processing method and plasma processor
JPWO1998039500A1 (ja) プラズマエッチング装置
EP1040500A4 (en) PLASMA GENERATING DEVICE COMPRISING AN ELECTROSTATIC SHIELD
US6653852B1 (en) Wafer integrated plasma probe assembly array
US6867144B2 (en) Apparatus and method for plasma processing high-speed semiconductor circuits with increased yield
JP4655385B2 (ja) プラズマ処理装置および処理方法
TW202004831A (zh) 電漿處理裝置
CN101053066B (zh) 等离子体处理方法和等离子体处理设备
JP2005167283A (ja) プラズマ処理装置及びプラズマ処理方法
JP2002141340A (ja) プラズマ処理装置及びプラズマ処理方法
CN115206766A (zh) 等离子体生成装置、半导体工艺设备及晶圆处理方法
JP3854747B2 (ja) プラズマ処理装置
JP3354343B2 (ja) エッチング装置
JP2000173990A (ja) ドライエッチング装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees