Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4664760B2 - 半導体装置およびその製造方法 - Google Patents
[go: Go Back, main page]

JP4664760B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4664760B2
JP4664760B2 JP2005203314A JP2005203314A JP4664760B2 JP 4664760 B2 JP4664760 B2 JP 4664760B2 JP 2005203314 A JP2005203314 A JP 2005203314A JP 2005203314 A JP2005203314 A JP 2005203314A JP 4664760 B2 JP4664760 B2 JP 4664760B2
Authority
JP
Japan
Prior art keywords
layer
source
silicon
semiconductor
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005203314A
Other languages
English (en)
Other versions
JP2007027199A (ja
Inventor
正勝 土明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005203314A priority Critical patent/JP4664760B2/ja
Priority to US11/337,506 priority patent/US7755114B2/en
Publication of JP2007027199A publication Critical patent/JP2007027199A/ja
Application granted granted Critical
Publication of JP4664760B2 publication Critical patent/JP4664760B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6748—Group IV materials, e.g. germanium or silicon carbide having a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は半導体装置、特に、チャネルを構成する半導体領域に機械的応力を保持し、シリサイド化されたソース・ドレイン電極を具備する高速微細電界効果型トランジスタ、及びその製造方法に関する。
高周波移動体通信の目覚しい普及に代表されるように、超高速高機能半導体装置の実現により社会生活の情報化が著しく進行している。これに伴い、これらに用いられる個々の半導体素子の高速化、微細化、大規模集積化、ワンチップ化に対する要求は時を追って増大している。しかし、これらの半導体素子の主要な構成要素であるＭＯＳ型電界効果トランジスタ（以下、ＭＯＳＦＥＴと称する）の高速化、微細化を考えた場合、これには様々な困難が伴う。
ＭＯＳＦＥＴの高速化を実現するためには、チャネル部分を構成する半導体部分に機械的応力が付与された場合、半導体の伝導帯、価電子帯の電子状態が変調し、荷電担体（キャリア、即ち、電子、正孔）の移動度が向上するという現象を利用することが効果的である（例えば、非特許文献１参照）。
しかしながら、このような機械的応力をチャネル部分に発生させようとして、ＭＯＳＦＥＴ形成後、この上部に高い内部応力を有する絶縁膜を追加堆積しても、膜の応力の大部分はゲート電極に付加されてしまい、チャネル部分に有効に応力を発生させることはできない。また、ソース・ドレイン電極には、この絶縁膜を穿つ形で、コンタクトホールを形成しなければならず、微細化に伴いコンタクトホールの大きさがソース・ドレイン電極の大きさに匹敵するようになると、応力含有堆積膜のほとんどが、結局除去されてしまうことになり、チャネル部分に応力は発生しなくなる。
このような応力の散逸は、図２８に示すように、ソース・ドレイン電極を、チャネル部分を構成する半導体（Ｓｉ）とは種類の異なる、高い内部応力を有する半導体物質１（例えば、ＳｉとＧｅの共晶、以下ＳｉＧｅと略称する）に置き換えることで回避できる（例えば、非特許文献２参照）。ソース・ドレイン電極が直接チャネル部分を圧縮、或いは、伸張させる構造にすることで、効果的にチャネル部分に応力が発生するのである。
ここで、ソース・ドレイン電極に高い応力を有する異種半導体を形成するためには、一度、ソース・ドレイン電極に対応する基板半導体領域を、基板表面より掘り下げ、この窪に、基板半導体と異なる格子定数を有する異種半導体を選択エピタキシャル成長させればよい。但し、ソース・ドレイン電極を基板半導体とは異種の半導体で形成するため、当然、基板半導体とソース・ドレイン電極半導体との間に必ず異種半導体接合２が形成されることになる。
しかしながら、異なる格子定数を有する異種半導体接合には多数の結晶欠陥３が発生し、これを媒介として、ソース・ドレイン電極から基板半導体へ接合リークが発生してしまう。接合リークを抑制するためには、異種半導体部分を完全に包含する領域に、これを十分覆うように導電性不純物を導入し、異種半導体接合よりさらに深い位置にｐｎ接合４を形成、異種半導体部分を基板から電気的に遮断する必要がある。
この際、異種半導体接合付近に導入される導電性不純物は、この近傍に存在する結晶欠陥により、その拡散速度が特異的に増加しており(Transient enhanced diffusion)、ｐｎ接合の位置はことさら深くなる。加えて、Ａｓのような導電性不純物はＳｉＧｅ中を高速に拡散することが知られており、ｐｎ接合の位置は一層深くなる。
ところが、ソース・ドレイン電極の深い位置にｐｎ接合が形成されると、ＭＯＳＦＥＴのソース及びドレイン電極部分での電界の歪みが、チャネル部分中央付近にまで影響を与え、ＭＯＳＦＥＴのチャネル長（即ちゲート電極の長さ）の縮小に伴いしきい値電圧が下降してしまう（短チャネル効果）。半導体回路の設計時に意図したしきい値電圧と異なった素子が形成されると、設計の意図とは異なる素子動作を引き起こし、回路全体の機能を損なうことになる。さらにゲート電極の加工寸法に、しきい値電圧が依存するため、わずかな加工ずれでも、目途の特性の素子を得る事が不可能となる。
一方、短チャネル効果を抑制するために、異種半導体部分を薄く、即ち、異種半導体接合位置を浅く形成し、これによってｐｎ接合位置を浅く保とうとすると、異種半導体部分が、チャネル部分に十分な応力を発生させることができず、移動度の上昇が見込めなくなる。移動度が上昇しないので、素子の高速動作は達成されない。
また、異種半導体ソース・ドレイン電極構造では、ソース・ドレイン電極の導電性に関する問題も顕在化する。まず、素子の高速動作を確保するためには、異種半導体によって構成されたソース・ドレイン電極の低電気抵抗化を実現しなければならない。このためには、ソース・ドレインの上部表面を、金属と化合させる必要がある。
この目的に使用する金属種として適当なのは、細線形状にしたときに電気抵抗の上昇（細線効果）が見られず、微細化ＬＳＩに対応可能なＮｉである。しかし、ＮｉはＳｉ以外の半導体物質、例えばＳｉＧｅと化合する場合、反応が均一に進行せず、下地の半導体物質と生成金属化合物５の界面は、極めて起伏の激しいものとなってしまう。そのため、一部の金属化合物６が、異種半導体接合、さらにはそれより深いｐｎ接合を超えて、深く基板に貫入形成され、激しい接合リークを発生させたり、また、一部が断裂して、電気抵抗が上昇してしまう。
加えて、ＮｉとＳｉＧｅの化合物は、ＳｉＧｅの持つ内部応力を緩和してしまうことが知られている。従って、応力発生のため、わざわざ異種半導体ソース・ドレイン電極構造を構築しても、チャネル部分に十分な応力を発生させることができず、移動度が上昇しない。
H.Irie et.al, IEDM Tech. Dig. pp.225-228, 2004 T.Ghani et. al., IEDM Tech. Dig. 978-980, 2003
以上詳しく説明した通り、チャネル部分に応力を発生させ、高移動度のＭＯＳＦＥＴを実現するためには、ソース・ドレイン電極に高い応力を有する異種半導体を形成しなければならない。
しかし、このとき、接合リークの抑制、応力の保持、短チャンネル効果の抑制を同時に実現することがかなわなくなる。加えて、ソース・ドレイン電極の低抵抗化と、接合リークの抑制、応力の保持を両立させることが困難となる。
本発明は、上記のような、従来技術の欠点を除去し、短チャンネル効果と接合リークが共に抑制され、且つ、ソース・ドレイン電極が低抵抗化され、さらに、チャネル部分に負荷された応力により移動度が向上した超高速微細ＭＯＳＦＥＴ、及びその製造方法を提供しようとするものである。
上記課題を解決するために、本実施形態の半導体装置は、半導体基板と、前記半導体基板の表面に対向して設けられ、シリコンからなる単結晶または多結晶構造を有する第１導電型の一対のソース・ドレイン電極と、前記ソース・ドレイン電極の間の前記半導体基板の表面に形成された第２導電型の単結晶チャネル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ソース・ドレイン電極の上部に形成されたシリサイド層と、前記ソース・ドレイン電極の下部に位置し、前記ソース・ドレイン電極を構成する物質の固有の格子間隔とは異なる格子間隔を保持した結晶構造を有する応力付与層と、前記応力付与層の下部に位置する第１の埋め込み絶縁領域と、前記応力付与層と前記第１の埋め込み絶縁領域との間に形成された、ＨＦ溶液に不溶な第１のライナー絶縁層と、前記応力付与層のゲート電極側の側部に形成されたＨＦ溶液に不溶な第２のライナー絶縁層若しくはＨＦ溶液に可溶な第２の埋め込み絶縁領域とを具備することを特徴とする。
また、本実施形態の半導体装置の製造方法の第１は、半導体基板上に、ゲート絶縁膜を介して側壁絶縁膜付きゲート電極を形成する工程と、前記半導体基板上の前記ゲート電極を挟む領域に、対向する一対の凹部を形成する工程と、前記一対の凹部の前記底部に第１の埋め込み絶縁領域を形成する工程と、前記一対の凹部の底部に設けられた第１の埋め込み絶縁領域上および前記凹部の側面に、ＨＦ溶液に不溶なライナー絶縁層を形成する工程と、前記ライナー絶縁層を介して、前記一対の凹部を、ＨＦ溶液に可溶な犠牲絶縁層で埋め込む工程と、前記犠牲絶縁層の埋め込み後で、前記ゲート電極形成後の前記半導体基板上に、アモルファスシリコン層を形成する工程と、前記アモルファスシリコン層に熱処理を施し、前記半導体基板上の前記アモルファスシリコン層をシリコンからなる単結晶或いは多結晶のソース・ドレイン電極とする工程と、前記ＨＦ溶液に可溶な犠牲絶縁膜をＨＦ溶液で除去して、前記ソース・ドレイン電極の下部に空隙を形成する工程と、前記空隙にシリコンとは格子間隔の異なる結晶性物質を埋め込む工程と、前記ソース・ドレイン電極上にシリサイド層を形成する工程とを含むことを特徴とする。
また、本実施形態の半導体装置の製造方法の第２は、基板上に、埋め込み絶縁層を介して半導体層が形成されたＳＯＩ基板を準備する工程と、前記ＳＯＩ基板上に、ゲート絶縁膜を介して側壁絶縁膜付きゲート電極を形成する工程と、前記ゲート電極の両側の前記ＳＯＩ基板に、前記埋め込み絶縁層に達する一対の凹部を形成する工程と、前記一対の凹部の底部および側面に、ＨＦ溶液に不溶なライナー絶縁層を形成する工程と、前記ライナー絶縁膜を介して、前記一対の凹部を、ＨＦ溶液に可溶な犠牲絶縁層で埋め込む工程と、前記ゲート電極形成後の前記半導体基板上に、アモルファスシリコン層を形成する工程と、前記アモルファスシリコン層に熱処理を施し、これをシリコンからなる単結晶或いは多結晶のソース・ドレイン電極とする工程と、前記犠牲絶縁層をＨＦ溶液で除去して、前記ソース・ドレイン電極の下部に空隙を形成する工程と、前記空隙にシリコンとは格子間隔の異なる結晶性物質を埋め込む工程と、前記ソース・ドレイン電極上にシリサイド層を形成する工程とを含むことを特徴とする。
また、本実施形態の半導体装置の製造方法の第３は、基板上に、中央部にＨＦ溶液に不溶なライナー絶縁層を含む３層構造の埋め込み絶縁層を介して半導体層が形成されたＳＯＩ基板を準備する工程と、前記ＳＯＩ基板上に、ゲート絶縁膜を介して側壁絶縁膜付きゲート電極を形成する工程と、前記側壁絶縁膜付きゲート電極をマスクとして、前記半導体層を除去する工程と、前記半導体層が除去された後の前記埋め込み絶縁層上に、アモルファスシリコン層を形成する工程と、前記アモルファスシリコン層に熱処理を施し、これをシリコンからなる単結晶或いは多結晶のソース・ドレイン電極とする工程と、前記ライナー絶縁層上の前記埋め込み絶縁層をＨＦ溶液で選択的に除去して、前記ソース・ドレイン電極の下部に空隙を形成する工程と、前記空隙に前記半導体層とは格子間隔の異なる結晶性物質を埋め込む工程と、前記ソース・ドレイン電極上にシリサイド層を形成する工程とを含むことを特徴とする。
本発明によれば、埋め込まれた応力付与層がチャネル部分に隣接しているので、チャネル部分にその応力を効果的に伝播することができ、効率的にチャネル移動度を向上させることができる。
さらに、応力付与層はその側部、及び、底部をライナー絶縁膜で覆われているため、基板、及び、チャネル領域へのリーク電流の漏出は完全に阻止される。また、応力付与層を包含した領域にｐｎ接合を形成する必要もないので、短チャネル効果が抑制される。
金属化合物層を形成するためのシリサイド化反応がシリコン層でのみ進行し、埋め込まれた応力付与層とは反応しないので、金属化合物層の底部は平坦に保たれ、突発的な金属化合物の基板半導体への貫入を抑制し、接合リークの発生を回避しつつ、また、一部が断裂して電気抵抗が上昇してしまうことを阻止し、ソース・ドレイン電極の低抵抗化を実現できる。
本発明の半導体装置では、チャネル部分に発生した応力によりキャリア移動度が向上し、内部応力含有物質が素子分離領域上に形成されることにより、接合リークの発生が回避され、浅い接合位置を保つことで、短チャンネル効果が抑止される。さらに、ソース・ドレイン電極が一部素子分離領域上に延在することにより、基板との電気容量結合が低減し、しかも、シリコン層内のシリサイド化反応により得られた均一な金属化合物層により、ソース・ドレイン電極が低抵抗化される。これにより、サリサイド型の（即ち、ソース・ドレイン、ゲート電極上に自己整合的にシリサイドを形成する）エレベーテッドソース・ドレイン（Elevated source/drain）構造ｐ−ＭＯＳＦＥＴの簡略な製造工程を具現する。
本発明の実施形態に係るＭＯＳＦＥＴの代表的な構成は、図１に断面図として示すように、ソース・ドレイン電極上に選択的に形成されたシリコン層３３１，３３２と半導体基板１０１の間に、内部応力を有する物質４０１，４０２を具備していることにより、チャネル部分を直接圧縮、或いは、伸張させることで、効果的にチャネル部分に応力が発生する。この結果、自由にチャネルの移動度を変調できる。
しかも、内部応力含有物質（応力付与層）４０１，４０２の底部が埋め込み絶縁領域１２１，１２２によって半導体基板１０１から絶縁されていることにより、ソース・ドレイン電極から基板半導体へのリーク電流が遮断される。
さらに、内部応力含有物質４０１，４０２の底部が、埋め込み絶縁領域１２１，１２２によって半導体基板１０１から絶縁されていることにより、内部応力含有物質４０１．４０２を通して導電性不純物の基板半導体１０１への拡散、浸潤が阻止され、浅い接合位置（エクステンション）３４１，３４２を保持できるので、短チャネル効果の発生を回避できる。
加えて、金属との化合反応が、ソース・ドレイン電極上に選択的に形成されたシリコン層内で進行するため、均一な金属化合物（シリサイド）層５１１，５１２が生成され、突発的な金属化合物の基板半導体への貫入を抑制し、接合リークの発生を回避しつつ、また、一部が断裂して電気抵抗が上昇してしまうことを阻止し、ソース・ドレイン電極の低抵抗化を実現できる。
同時に、シリサイド５１１，５１２は、内部応力含有物質４０１，４０２の上部に、しかも、チャネル部分と離間して、追加的に形成されるため、シリサイド化によるチャネル部分応力への影響が制限され、チャネル部分の応力が保持される。この結果、チャネル移動度の向上を享受しつつ、ソース・ドレイン電極の低抵抗化を実現できる。
また、ソース・ドレイン電極の下部に埋め込み絶縁領域１２１，１２２を具備していることにより、突発的な金属化合物の貫入が発生した場合、金属原子が拡散、浸潤した場合でも、接合リークの発生を阻止できる。
その上、ソース・ドレイン電極の下部の埋め込み絶縁領域１２１，１２２は、素子分離絶縁領域として機能するので、ソース・ドレイン電極と基板半導体との電気的結合容量が減少し、素子の高速動作を達成できる。
また、応力含有物質の一部４０１，４０２を酸化して封止絶縁層４１１，４１２を形成することにより、上記の素子分離絶縁領域を拡大すると共に、含有応力の調整が可能となり、チャネル部分に発生する応力を制御することができる。この結果、自由にチャネルの移動度を変調できる。
また、ソース・ドレイン電極上に選択的に形成されたシリコン層３３１，３３２に、結晶性を有する内部応力含有物質（応力付与層）４０１，４０２をエピタキシャル成長させることにより、内部応力含有物質の組成を変化させることで、含有応力の調整が可能となり、チャネル部分に発生する応力を制御することができる。この結果、自由にチャネルの移動度を変調できる。当然、応力付与層４０１，４０２が基板内に完全に埋め込まれているので、コンタクト形成に際して、応力に影響を及ぼすことがない。
以下、図面を参照しつつ、本発明の実施の形態を説明する。
（第１の実施形態）
図１は、本発明の実施形態の半導体装置の代表的な構成を示したもので、その構成要素については前項において既に説明したが、半導体基板上には、この素子（ＭＯＳＦＥＴ）が多数隣接して形成されるのが一般的で、図１はその１素子について図示したものである。第１の実施形態では、図２〜図１６を参照して、図１の半導体装置の製造方法について説明する。
まず、図２に示すように、シリコン半導体基板１０１上に公知の技術、例えば、化学気相成長法（ＣＶＤ法）、リソグラフィ工程、異方性エッチング（ＲＩＥ）技術等により、ＭＯＳＦＥＴ形成予定領域上に絶縁膜、例えばシリコン窒化膜１１０を形成し、これをマスクとして、ＲＩＥ等によって素子分離予定領域に浅い溝１１１、１１２を形成する。シリコン半導体基板には、ｎ型導電性不純物を導入する。
引き続き、図３に示すように、素子分離用の浅い溝１１１，１１２の底部に、埋め込み絶縁領域として、例えばシリコン酸化膜１２１，１２２を形成する。シリコン酸化膜１２１，１２２の膜厚は、その上部に意図した素子の動作電圧が印加されても、浅い溝１１１，１１２の底部の半導体基板の導電性が反転しないように調節されている。
シリコン酸化膜１２１、１２２は公知の技術の効果的な方法で形成できる。例えば、浅い溝の側壁に、シリコン窒化膜の様な耐酸化性の絶縁膜を形成し、底部のみを熱酸化しても良いし、また、浅い溝に、酸化膜をＣＶＤ法などにより完全に埋め込み、上部から酸化膜をエッチングバックしても良い。
ついで、これらの構造体の上部に、耐ＨＦ性を備えた絶縁膜、例えば、シリコン窒化膜１４１，１４２を堆積形成し、さらに、浅い溝１１１，１１２を完全に埋め込むように、犠牲絶縁層として、例えばシリコン酸化膜１３１，１３２を、ＣＶＤ法、化学機械研磨（ＣＭＰ）法などの公知の技術を用いて形成する。当然、これらの膜の下部、及び側部には、ライナー絶縁層としてシリコン窒化膜１４１，１４２が存在する。シリコン窒化膜１１０を除去し、図４に示す構造が実現される。
さらに、図５に示すように、例えば、熱窒化法、ＣＶＤ法、ＲＩＥ法などの、公知の技術の効果的方法により、例えば、シリコン窒化酸化膜によるゲート絶縁膜２００、ポリシリコンによるゲート電極２１０、シリコン窒化膜によるゲート側壁２１１、２１２を形成する。
この後、図６に示すように、これらの構造体の上部を覆うように、アモルファスシリコン層３００を基板の表面に一様に堆積させる。このアモルファスシリコン層３００の堆積は、公知の技術の範囲内であり、例えば、０．２Ｔｏｒｒ、４００℃でＳｉＨ4ガスを使用する事で容易に形成することができる。また、ＳｉＨ4ガスにＢ2 Ｈ6 等を混入させ、アモルファスシリコン層をこの段階でp型導電性にしておいても良い。このアモルファスシリコン層は、ＭＯＳＦＥＴのエレベーテッドソース・ドレイン電極として使用するので、素子分離領域上に堆積したアモルファスシリコン層の一部は、リソグラフィ法、ＲＩＥ法などにより除去する。
続いて、この構造体を炭素含有プラズマ中に晒し、アモルファスシリコン層３００の水平面上に選択的に炭素を導入し、炭素含有シリコン層３１０，３１１，３１２を形成する。炭素含有プラズマは、公知の技術の範囲内の効果的な方法で生成することが出来る。炭素の供給源は、プラズマ内に炭素を供給出来る任意の供給源で良い。例えば、炭素含有プラズマは、ＣＦ4，ＣＨＦ3，ＣＣｌ、ＣＨ4などのガスをプラズマ中に供給する事で生成出来る。
一般に、プラズマは、その状態を維持するために、周囲の物質に対し、正の電位を帯びる様になる。この結果、プラズマより、周囲の物質に対して正電荷を帯びた粒子を垂直に入射させる方向に電界が発生する。よって、プラズマ中の正電荷を帯びた炭素粒子は、アモルファスシリコン層３００の水平面に垂直に衝突する。一方、垂直表面には炭素粒子は注入されない。
通常使われるＲＩＥプラズマからの入射粒子は、１ＫＶ以下で加速されているので、この炭素含有シリコン層の厚さは数十オングストロームにとどまる。炭素含有シリコン層の炭素含有率は１atomic％以上あれば良い。
この後、炭素含有シリコン層３１０、３１１、３１２をマスクとして熱酸化を行う。米国特許公報６、０５１、５０９に開示されているように、炭素含有シリコン層には耐酸化性があるので、水平面上では酸化が進行しないが、炭素含有シリコン層で保護されていない垂直面上では酸化が進行する。従って、垂直面上のシリコン層はシリコン酸化膜３２１、３２２に変化し、図７に示す構造となる。
このとき、熱酸化に伴って、基板に接しているソース・ドレイン部のアモルファスシリコン層３００は接点の基板の結晶性を引き継いで、水平方向にエピタキシャル成長し、ソース・ドレイン単結晶シリコン電極３３１，３３２となる。一方、ゲート電極上のアモルファスシリコン層は、多結晶シリコン層３３０となる。もちろん、エピタキシャル成長の熱処理を、酸化工程に先立ち、独立に行うことができることは言うまでもない。また、シリコン層３３０，３３１，３３２上に形成される薄い酸化膜、及び、炭素含有シリコン層３１０，３１１，３１２は、ＲＩＥ処理を短時間施すことで除去してある。
ここで、特に、均一な膜厚の単結晶エレベーテッドソース・ドレイン電極が形成できていることを注記しておく。同様の構造を選択エピタキシャル法によって達成しようとしても、この技法は選択成長を行う表面状態に非常に敏感である。例えば、成膜されるシリコンの膜厚は、その下方にある基板表面の荒れや結晶構造によって変わって来る。また、その膜質（欠陥の有無）も表面の形状により異なって来る可能性がある。エレベーテッドソース・ドレイン電極の膜厚が変化すると、後にこの上に形成すべきシリサイド層の膜厚を、一意に決定できなくなってしまうなどの不都合が生じることになる。しかし、本実施形態では、ＣＶＤ法を用いて均一な膜厚のアモルファスシリコン層を水平方向にエピタキシャル成長させているので、エレベーテッドソース・ドレイン電極の膜厚を一定に保つことができる。
続いて、これらの構造体をＨＦ溶液に浸し、犠牲絶縁層であるシリコン酸化膜１３１，１３２を溶解除去する。この処理で、ゲート側壁上のシリコン酸化膜３２１，３２２、素子分離領域上半部分のシリコン酸化膜１３１，１３２が除去される。一方、素子分離領域底部に形成されたシリコン酸化膜１２１，１２２は、シリコン窒化膜ライナー１４１，１４２によって保護され残存する。この結果、図８に図示するように、ソース・ドレイン単結晶シリコン電極３３１，３３２が、一部、素子分離領域上の中空に、翼状に張り出した構造が実現される。
このとき、単結晶シリコン電極３３１，３３２に、例えば、イオン注入のような、公知の技術を用いて、p型不純物を導入しても良い。さらに、熱処理を加えて、単結晶シリコン電極から、不純物を拡散させて、ゲート電極の両端にソース・ドレインエクステンション部３４１，３４２を形成することができる。ここで、電極の底部は中空なので、基板下部には不純物は拡散しないことに注目すべきである。もちろん、ソース・ドレインエクステンション部は、ゲート電極形成時に、ゲート電極をマスクとして、イオン注入することにより予め形成しておくことができることは言うまでもない。
次に、図８の構造体に、例えば、Ｇｅの含有比率が５０％のアモルファスＳｉＧｅ層を、ＣＶＤ法などを用いて堆積成長させる。このアモルファスＳｉＧｅ層の堆積は、例えば、３００Ｔｏｒｒ、５００℃でＳｉＨ4 ガスとＧｅＨ4ガスを使用する事で容易に達成することができる。当然、ＳｉＧｅ層は、翼状に突き出たソース・ドレイン単結晶シリコン電極３３１，３３２を覆いこむように、上記シリコン電極と素子分離領域底部に形成されたシリコン酸化膜１２１，１２２との間の中空領域にも回り込み、これを埋め尽くす。
続いて、中空領域を埋めたＳｉＧｅ層４０１，４０２以外の、構造体の外表面に形成されたＳｉＧｅ層を、例えば、硫酸と過酸化水素水の混合液に浸すことで除去する。中空領域を埋めたＳｉＧｅ層４０１，４０２は、上部をソース・ドレイン単結晶シリコン電極３３１，３３２に保護されているので残存する。この結果、図９に図示する構造が出現する。このときＳｉＧｅ層４０１，４０２はその側部、及び、底部でシリコン窒化膜ライナー１４１、１４２と接し、上部は単結晶シリコン電極３３１，３３２に接していることに注意する。
この状態で、例えば、５５０℃の熱処理を施すと、ＳｉＧｅ層４０１，４０２は、ソース・ドレイン単結晶シリコン電極３３１，３３２の格子配列を参照しつつ、エピタキシャル成長して単結晶となる。しかしながら、Ｓｉ原子より大きなＧｅ原子を含んだＳｉＧｅ層の本来の格子間隔は、単結晶Ｓｉの格子間隔よりも大きい。にもかかわらず単結晶Ｓｉの格子間隔を基準として結晶成長したＳｉＧｅ層４０１，４０２には、強い応力が発生することになる。当然、その応力は周囲の物質に、これを圧縮或いは伸張させるような力を及ぼすことになる。この場合、ＳｉＧｅ層４０１，４０２は押し縮められる形で中空領域を満たすことになるので、その反作用として、これに隣接したチャネル部分には、これを圧縮するような応力が発生する。
このように、チャネル部分に、これを圧縮するような応力が発生した場合、正孔の移動度が向上することが知られている（前記非特許文献１参照）。従って、ここに形成されるｐ−ＭＯＳＦＥＴは、高速で動作することができるようになる。
ここで、ＳｉＧｅ層４０１，４０２の形成は、アモルファス層の堆積を経ずに、直接ソース・ドレイン単結晶シリコン電極３３１，３３２にエピタキシャル成長させて行うことも可能であることを付言しておく。
さらに、このような基板と直接接点のない埋め込みＳｉＧｅ層４０１，４０２での応力の発生には、その上部に結晶性シリコン電極３３１，３３２が存在することが重要であることも付言しておく。もし、このような上部結晶性シリコン電極３３１，３３２が存在しなければ、ＳｉＧｅ層４０１，４０２は縦横自由に結晶成長を起こし、それ自体に応力が発生することはない。上部を結晶性シリコン電極で押さえられていることで、初めてエピタキシャル成長が進行し、意図した内部応力が発生することになる。
逆に、このような上部結晶性シリコン電極３３１，３３２を参照としてエピタキシャル成長を起こさせれば、この下部に形成する物質の組成、従って、その本来の格子間隔を調整することによって、その内部に発生する応力を正確に調整することができるのである。
その上、埋め込み応力含有ＳｉＧｅ層４０１，４０２は、直接チャネル部分に隣接しているので、チャネル部分にその応力を効果的に伝播することができることに注目すべきである。
さらに、埋め込み応力含有ＳｉＧｅ層４０１，４０２はその側部、及び底部をシリコン窒化膜ライナー１４１，１４２で覆われているため、ＳｉＧｅ層から基板、及び、チャネル部へのリーク電流の漏出は完全に阻止されている。
同様に、埋め込み応力含有ＳｉＧｅ層４０１，４０２は、その側部、及び底部をシリコン窒化膜ライナー１４１，１４２で覆われているため、応力に起因して転位などの結晶欠陥が発生しても、基板、及びチャネル部へ伝播は完全に阻止される。
当然、応力付与層が完全に埋め込まれているので、コンタクト形成に際して、応力に影響を及ぼすことがないし、もちろん、この上部に、さらに内部応力を有する絶縁膜を追加堆積しても良いことは言うまでもない。
また、既に浅いソース・ドレインエクステンション部３４１，３４２を形成してあり、埋め込み応力含有ＳｉＧｅ層４０１，４０２を含有した領域にｐｎ接合を形成する必要もないので、短チャネル効果が抑制されている。
加えて、ソース・ドレイン単結晶シリコン電極３３１，３３２の下部には、酸化膜１２１，１２２が存在し、ソース・ドレイン電極と基板との電気的容量結合がさらに減少し、素子の高速動作が可能となる。
また、ソース・ドレイン電極が素子分離領域に延在しているので、高密度集積化が容易になる。その上、素子分離領域に延在したソース・ドレイン電極をさらに延長して局所配線として応用することも可能である。
次に、図９の構造を形成した後、図１０に示す様に、さらに熱酸化を行う。このとき、埋め込み応力含有ＳｉＧｅ層４０１，４０２の酸化速度は、Ｓｉ層に比べて非常に大きいので、酸化は主に埋め込み応力含有ＳｉＧｅ層４０１，４０２の端部で選択的に進行し、酸化膜層（封止絶縁層）４１１，４１２が形成される。酸化に伴い、Ｇｅ原子はＳｉＧｅ層４０１，４０２に向かって吐き出され、この部分のＧｅ含有濃度をさらに上昇させる。この結果、酸化膜層４１１，４１２の体積膨張と相俟って、チャネル部分には更なる応力が発生することになる。酸化膜層４１１，４１２は、酸化膜１２１，１２２と窒化膜ライナー１４１，１４２を介して接続され、素子分離領域の一部としても機能する。
続いて、ＨＦ溶液に短時間浸して、ソース・ドレイン単結晶シリコン電極３３１，３３２上の酸化膜を除去した後、例えば、Ｎｉをスパッタ法により堆積形成し、これを、例えば窒素中で急速熱処理（ＲＴＡ）することで、ゲート、ソース・ドレイン電極上にＮｉＳｉ層５１０，５１１，５１２を形成する。このとき、シリサイド化反応が、シリコン層３３０、３３１，３３２内でのみ進行し、埋め込み応力含有ＳｉＧｅ層４０１，４０２とは反応しないように、Ｎｉの膜厚を調整する。もちろん、シリコン層３３０、３３１、３３２を残存させても良いし、完全にＮｉＳｉ層に転換しても良い。
最後に、未反応のＮｉを、例えば、硫酸と過酸化水素水の混合液に浸すことで除去し、図１０に示す構造が実現される。ここで、シリサイド化に先立ち、必要ならば、第２のゲート側壁を形成して、ゲート電極とシリサイド層の離間距離を調節しても良いことは言うまでもない。
ここで、酸化膜層（封止絶縁層）４１１，４１２を形成することにより、チャネル部分に発生する応力を、自由に調節できるようになっていることに着目すべきである。加えて、埋め込み応力含有ＳｉＧｅ層４０１，４０２は、酸化膜層４１１，４１２とソース・ドレイン単結晶シリコン電極３３１，３３２で完全に封止されるので、未反応のＮｉを、硫酸と過酸化水素水で除去するときに、埋め込み応力含有ＳｉＧｅ層が侵食されることがないことにも注意を喚起しておく。
さらに、シリサイド化反応が、シリコン層３３０，３３１，３３２でのみ進行し、埋め込み応力含有ＳｉＧｅ層４０１，４０２とは反応しないので、シリサイド層５１０、５１１，５１２の底部は平坦に保たれ、突発的な金属化合物の基板半導体への貫入を抑制し、接合リークの発生を回避しつつ、また、一部が断裂して電気抵抗が上昇してしまうことを阻止し、ソース・ドレイン電極の低抵抗化を実現できる。
特に、シリコン層３３０、３３１、３３２は、ＣＶＤ法を用いて均一な膜厚のアモルファスシリコン層を水平方向にエピタキシャル成長させているので、均一な膜厚を確保でき、この上で進行するシリサイド化反応を、シリコン層内に正確にとどめることが容易であることも重要である。
その上、シリサイド層５１０，５１１，５１２は、チャネル表面より上に、しかも、チャネル領域とは離間した位置に形成されるので、シリサイド層が有する埋め込みＳｉＧｅ層とは逆の内部応力が、チャネル部分に伝播することが回避できている。チャネル部分に目途の応力を保持しつつ、ソース・ドレイン電極の低抵抗化が達成されていることは注目に値する。
これに引き続き、公知の技術を用いて、層間膜とこれを穿つ各電極へのコンタクトの形成、さらには、配線工程、実装工程などを経て、半導体装置を完成させる。このようにして、従来技術の欠点を除去し、短チャンネル効果と接合リークが共に抑制され、且つ、ソース・ドレイン電極が低抵抗化され、さらに、チャネル部分に付加された応力により移動度が向上し、加えて、ソース・ドレイン電極と基板との電気的容量結合が低減された、超高速微細エレベーテッドソース・ドレイン構造ｐ−ＭＯＳＦＥＴが実現される。
なお、上記実施形態は、一個のｐ−ＭＯＳＦＥＴに対して示されているが、複数個のｐ−ＭＯＳＦＥＴに関しても適応可能であることはいうまでもない。
また、埋め込み内部応力含有物質としてＳｉＧｅを用いて説明しているが、Ｄｙ2Ｏ3、Ｌａ2Ｏ3のようにＳｉ結晶とその本来の格子定数が異なる結晶性物質であれば、本実施形態に示した方法で、埋め込み内部応力含有物質として使用できることは明らかである。埋め込み内部応力含有物質には導電性が有っても、無くてもかまわない。
さらに、埋め込み内部応力含有物質は必ずしも純粋な結晶性を保持する必要はなく、ＳｉＧｅの様な共晶体でもよく、多結晶でもかまわない。また、ＮｉＳｉ2 、ＣｏＳｉ2のように熱処理等の外部刺激によってその構造を変化させることで、応力を発生するような物質を用いることも可能である。これ以外に、シリコン窒化膜のように堆積工程で内部応力を発生させることができる物質を埋め込み内部応力含有物質として適応することも可能である。
特に、ｎ−ＭＯＳＦＥＴの場合、ｐ−ＭＯＳＦＥＴとは逆に、チャネル部に引っ張り応力を付加することで、移動度が向上することが知られている（前記非特許文献１参照）。従って、Ｓｉに比べて格子定数の小さいＳｉとＣの共晶や、Ｐｒ2Ｏ3，ＣｅＯ2のような結晶性金属酸化物を用いれば、本実施形態の方法は、ｎ−ＭＯＳＦＥＴに対しても適応可能となることを明記しておく。
さらに、本実施形態を応用して複数のｎ−ＭＯＳＦＥＴ，ｐ−ＭＯＳＦＥＴに対して別々の埋め込み内部応力含有物質を形成し、それぞれの移動度を向上させることができることは言うまでもない。
また、Ｓｉ半導体基板の表面方位は（１００）に限定されるものではないし、ソース・ドレインシリコン電極も必ずしも完全な単結晶となっていなくても、ゲート電極に隣接した部分にＳｉ基板半導体の結晶性を反映していれば、多結晶でもかまわないことを付言しておく。
（第２の実施形態）
次に、前述の図１の構成に類似の構成を有し、製造がより容易な第２の実施形態について説明する。第２の実施形態の最終的な構成は、図１６に示されるが、図１との相異は素子分離領域１２１，１２２が無く、薄いライナー膜１７１，１７２でその作用を兼務させていることである。素子分離領域としての機能を補足するために、縦長の素子分離膜１５１，１５２を備えている。図１１〜１６を参照してその製造方法を説明する。
先ず、図１１に示す構造を形成する。即ち、シリコン半導体基板１０１上に公知の技術、例えば、リソグラフィ工程、異方性エッチング（ＲＩＥ）、化学機械研磨（ＣＭＰ）法などにより、後に素子分離予定領域に穿たれる浅い溝を完全に埋め込む深さに、素子分離絶縁膜として、例えば、シリコン酸化膜１５１，１５２を形成する。さらに、例えば、熱窒化法、ＣＶＤ法、ＲＩＥ法などの、公知の技術の効果的方法により、例えばシリコン窒化酸化膜によるゲート絶縁膜２００、ポリシリコンによるゲート電極２１０、シリコン窒化膜によるゲート側壁２１１，２１２、及びシリコン窒化膜によるゲート電極上の絶縁膜２２０を形成する。また、シリコン半導体基板には、ｎ型導電性不純物が導入されている。
次に、図１２に示すように、ゲート構造体、素子分離絶縁膜１５１，１５２をマスクにＲＩＥを行い、ソース・ドレイン電極領域を一定の深さに掘り下げ、浅い溝１６１、１６２を形成する。さらに、掘り下げたソース・ドレイン電極領域の底部、及び側部に、炭素原子を角度をつけてイオン注入し、炭素含有シリコン層を形成する。入射エネルギーは１ＫＶ以下に調整することで、この炭素含有シリコン層の厚さは数十オングストロームにとどまる。炭素含有シリコン層の炭素含有率は１atomic％以上あれば良い。
また、炭素原子注入を垂直、或いは、一方向のみから行うことにより、両方、或いは、一方の掘り下げたソース・ドレイン電極領域側部に炭素含有シリコン層を形成しないこともできる。ここでは、後の工程で内部応力含有物資が埋め込まれることになるこの領域の掘り下げが、ゲート構造体、素子分離絶縁膜をマスクとして自己整合的に行われたことに注目するべきである。
この後、炭素含有シリコン層を熱酸化する。前述のように、形成された炭素含有酸化膜はＨＦ溶液によってエッチングされない。よって、掘り下げたソース・ドレイン電極領域の底部、及び側部に耐ＨＦ性を備えた炭素含有ライナー絶縁膜１７１，１７２が自己整合的に形成される。
ついで、浅い溝浅い溝１６１，１６２を完全に埋め込むように、犠牲絶縁層として、例えばホウ素添加シリコン酸化膜１８１，１８２を、例えば、ＣＶＤ法、化学機械研磨（ＣＭＰ）法などの公知の技術を用いて形成する。さらに、公知の技術のうちの効果的な方法、例えば昇温したリン酸溶液に浸すことにより、ゲート側壁２１１，２１２を後退させ、ゲート両端にシリコン表面１９１，１９２を露出させ、あわせてゲートキャップシリコン窒化膜２２０を除去し、図１３に示す構造が実現される。
ここで、ホウ素添加シリコン酸化膜（１８１，１８２）は、通常のシリコン酸化膜に比べ、ＨＦ溶液によるエッチング速度が極めて早いことを付言しておく。底部を耐ＨＦ性を備えた絶縁膜１７１，１７２、一方の側部を通常のシリコン酸化膜１５１，１５２によって囲われているので、ホウ素添加シリコン酸化膜１８１，１８２は、ＨＦ溶液により、これらと選択的に容易に剥離可能となることに注意する。
引き続き、第１の実施形態の図６、図７で説明した工程を繰り返すことにより、図１４に示すように、側壁上に酸化膜３２１，３２２、ゲート電極上に多結晶シリコン層３３０、及びソース・ドレイン電極上には単結晶シリコン電極３３１，３３２が形成される。
続いて、これらの構造体をＨＦ溶液に浸し、酸化膜を溶解除去する。この処理で、ゲート側壁上の酸化膜、３２１，３２２、ホウ素添加シリコン酸化膜１８１，１８２が除去される。一方、耐ＨＦ性を備えた絶縁膜１７１，１７２は残存することはいうまでもない。また、ホウ素添加シリコン酸化膜は、通常のシリコン酸化膜に比べ、ＨＦ溶液によるエッチング速度が極めて早いので、エッチング時間を調節して素子分離シリコン酸化膜１５１，１５２も残存させることができる。この結果、図１５に示すようにソース・ドレイン単結晶シリコン電極３３１，３３２が、ゲート電極の両翼に張り出した構造が実現される。
もちろん、単結晶シリコン電極３３１，３３２はシリコン表面部１９１，１９２を通じてチャネル部分と接続していることは言うまでもない。さらに、ゲート電極上には、多結晶シリコン層３３０が形成されている。単結晶シリコン電極３３１，３３２に、例えば、イオン注入のような、公知の技術を用いて、p型不純物を導入すること、さらに、熱処理を加えて、単結晶シリコン電極から、不純物を拡散させて、ゲート電極の両端にソース・ドレインエクステンション部３４１，３４２を形成することができるのは従前の通りである。
引き続き、第１の実施形態の図９、図１０で説明した工程を繰り返し、翼状に突き出たソース・ドレイン単結晶シリコン電極３３１，３３２下部に、内部応力を含有したＳｉＧｅ層４０１，４０２を形成、さらに、熱酸化を行う。この結果、酸化膜層（封止絶縁層）４１１，４１２が形成される。続いて、ゲート、ソース・ドレイン電極上にＮｉＳｉ層５１０，５１１、５１２を形成する。このことによって、図１６に示すような構造が実現される。
ここで、埋め込み応力含有ＳｉＧｅ層４０１，４０２は、直接チャネル部分に隣接しているので、チャネル部分にその応力を効果的に伝播することができることに注目すべきである。
さらに、埋め込み応力含有ＳｉＧｅ層４０１，４０２は、その側部、及び、底部を絶縁膜１７１，１７２で覆われているため、ＳｉＧｅ層から基板、及び、チャネル部へのリーク電流の漏出は完全に阻止されている。
同様に、埋め込み応力含有ＳｉＧｅ層４０１，４０２は、その側部、及び底部を絶縁膜１７１，１７２で覆われているため、応力に起因して転位などの結晶欠陥が発生しても、基板、及びチャネル部へ伝播は完全に阻止される。
応力付与層が完全に埋め込まれているので、コンタクト形成に際して、当然、応力に影響を及ぼすことがないし、もちろん、この上部に、さらに内部応力を有する絶縁膜を追加堆積しても良いことは言うまでもない。
また、既に浅いソース・ドレインエクステンション部３４１，３４２を形成してあり、埋め込み応力含有ＳｉＧｅ層４０１，４０２を含有した領域に、ｐｎ接合を形成する必要もないので、短チャネル効果が抑制されている。
その上、酸化膜層４１１，４１２を形成することにより、チャネル部分に発生する応力を、自由に調節できるようになっていることに着目すべきである。
加えて、埋め込み応力含有ＳｉＧｅ層は、酸化膜層４１１，４１２とソース・ドレイン単結晶シリコン電極３３１，３３２で完全に封止されるので、未反応のＮｉを、硫酸と過酸化水素水で除去するときに、埋め込み応力含有ＳｉＧｅ層が侵食されることがないことにも注意を喚起しておく。
さらに、シリサイド化反応が、シリコン層３３０，３３１，３３２内でのみ進行し、埋め込み応力含有ＳｉＧｅ４０１，４０２とは反応しないので、シリサイド層５１０，５１１，５１２の底部は平坦に保たれ、突発的な金属化合物の基板半導体への貫入を抑制し、接合リークの発生を回避しつつ、また、一部が断裂して電気抵抗が上昇してしまうことを阻止し、ソース・ドレイン電極の低抵抗化を実現できる。
特に、シリコン層３３０，３３１は、ＣＶＤ法を用いて均一な膜厚のアモルファスシリコン層を水平方向にエピタキシャル成長させているので、均一な膜厚を確保でき、この上で進行するシリサイド化反応を、シリコン層内に正確にとどめることが容易であることも重要である。
その上、シリサイド層５１０，５１１，５１２は、チャネル表面より上に、しかも、チャネル領域とは離間した位置に形成されるので、シリサイド層が有する埋め込みＳｉＧｅ層とは逆の内部応力が、チャネル部分に伝播することが回避できている。チャネル部分に目途の応力を保持しつつ、ソース・ドレイン電極の低抵抗化が達成されていることは注目に値する。
これに引き続き、公知の技術を用いて、層間膜とこれを穿つ各電極へのコンタクトの形成、さらには、配線工程、実装工程などを経て、半導体装置を完成させる。
以上のようにして形成されたＭＯＳＦＥＴは、第１の実施形態のそれと同様な効果を有し、また同様な変形例を構成することが可能である。
（第３の実施形態）
第３の実施形態は、基板上に酸化膜のような絶縁体（ＢＯＸ: Buried Oxide）を設け、この上部に形成された極めて薄い単結晶半導体層（ＳＯＩ: Silicon On Insulator）に半導体素子（ＳＯＩ素子）を加工形成する半導体装置の製造法に係る。内部応力含有物質をＢＯＸ内に埋め込むことにより、応力を効果的にＳＯＩ層に伝播し、キャリア移動度を向上させ、且つ、内部応力含有物質埋め込み領域がゲート電極と自己整合的に形成できる。しかも、シリコン層内のシリサイド化反応により得られた均一な金属化合物層により、ソース・ドレイン電極が低抵抗化された、サリサイド型のエレベーテッドソース・ドレイン構造ＭＯＳＦＥＴの簡略な製造工程を具現する。
基本的な構成は図１と類似であるが、ＳＯＩ基板を使用するので、第３の実施形態の最終的な構成は、図２２に示すものとなる。以下、その製造方法を順次説明する。
図１７は本実施形態で使用するＳＯＩ基板を示す。このＳＯＩ基板は公知の技術によって製造されたもので、シリコン半導体基板１０１、その上に形成されたＢＯＸシリコン酸化膜１０００、さらにその上に形成された単結晶シリコン半導体層１１００からなる。
まず、このシリコン半導体基板１１００上に、図５で示したように、公知の技術、例えば、熱窒化法、ＣＶＤ法、ＲＩＥ法などの効果的方法により、例えば、シリコン窒化酸化膜によるゲート絶縁膜２００、ポリシリコンによるゲート電極２１０、シリコン窒化膜によるゲート側壁２１１、２１２を形成する。
引き続き、ＲＩＥ法などによりこれらのゲート構造体をマスクとして、シリコン半導体基板１１００を貫き、さらに、ＢＯＸシリコン酸化膜１０００の上部を穿つ。この結果、図１８に示すように、チャネル領域１１１０、ソース・ドレイン電極領域に掘り下げられた、浅い溝１１１１，１１１２が形成される。チャネル領域１１１０にはｎ型導電性不純物が導入されている。ここで、後の工程で内部応力含有物質が埋め込まれることになるこの領域の掘り下げが、ゲート構造体をマスクとして自己整合的に行われたことに注目するべきである。
ついで、これらの構造体の上部に、耐ＨＦ性を備えた絶縁膜、例えば、シリコン窒化膜１１４１，１１４２をライナーとして堆積形成し、さらに、浅い溝１１１１，１１１２を完全に埋め込むように、犠牲絶縁層として、例えばシリコン酸化膜１１３１，１１３２を、例えばＣＶＤ法、化学機械研磨（ＣＭＰ）法などの公知の技術を用いて形成する。当然、シリコン酸化膜１１３１，１１３２の下部、及び側部には、シリコン窒化膜ライナー１１４１、１１４２が存在する。かくて図１９に示す構造が実現される。
引き続き、第１の実施形態の図６、図７で説明した工程を繰り返すことにより、図２０に示すように、側壁上にシリコン酸化膜３２１，３２２、ゲート電極上に多結晶シリコン層３３０、及び、ソース・ドレイン電極上には単結晶シリコン電極３３１，３３２が形成される。
もちろん単結晶シリコン電極３３１，３３２の厚みは、薄いＳＯＩ層の膜厚よりも厚くする。このことで、ソース・ドレイン電極の厚みを確保し、この部分の電気抵抗の上昇を抑えことが可能となるからである。
従来は、このような薄いＳＯＩ層上に厚いソース・ドレイン電極を形成する場合、薄いソース・ドレイン電極のＳＯＩ層上に選択的エピタキシャル成長を施してきた。しかし、一般に、極めて薄いＳＯＩ層にシリコン層を選択エピタキシャル成長させようとすると、選択性を確保するために高温の熱処理が必要となり、このため薄いソース・ドレイン電極のＳＯＩ層の形状が孤立した多数の島状に変性し（Aggromeration）、導電性が失われることがある。
これに対し、本実施形態では、まず、低温でアモルファスシリコン層をＣＶＤ堆積しているので、このようなＳＯＩ層の形状の変性が回避できていることを、ここで強調しておく。シリコン層の膜厚が増えれば、シリコン層の熱変性に対する耐性は劇的に向上し、この後の熱処理を自由に構築できるようになることも付言しておく。
続いて、これらの構造体をＨＦ溶液に浸し、シリコン酸化膜を溶解除去する。この処理で、ゲート側壁上の酸化膜３２１，３２２、犠牲絶縁層であるシリコン酸化膜１１３１、１１３２が除去される。一方、耐ＨＦ性を備えたシリコン窒化膜ライナー１１４１，１１４２に保護されて、それより下部のＢＯＸ酸化膜１０００は残存することはいうまでもない。この結果、図２１に示すようにソース・ドレイン単結晶シリコン電極３３１，３３２が、ゲート電極の両翼に張り出した構造が実現される。もちろん、単結晶シリコン電極３３１，３３２はチャネル側面を通じてチャネル部分１１１０と接続していることは言うまでもない。
さらに、ゲート電極２１０上には、多結晶シリコン層３３０が形成されている。単結晶シリコン電極３３１，３３２に、例えば、イオン注入のような、公知の技術を用いて、p型不純物を導入すること、さらに、熱処理を加えて、単結晶シリコン電極から、不純物を拡散させて、ゲート電極の両端にソース・ドレインエクステンション部３４１，３４２を形成することができるのは従前の通りである。
引き続き、第１の実施形態の図９、図１０で説明した工程を繰り返し、翼状に突き出たソース・ドレイン単結晶シリコン電極３３１，３３２下部に、内部応力を含有したＳｉＧｅ層４０１，４０２を形成、さらに、熱酸化を行う。この結果、酸化膜層（封止絶縁層）４１１，４１２が形成される。続いて、ゲート、ソース・ドレイン電極上にＮｉＳｉ層５１０，５１１、５１２を形成する。これにより、図２２に示すような構造が実現される。
ここで、埋め込み応力含有ＳｉＧｅ層４０１，４０２は、チャネル部分に近接しているので、チャネル部分にその応力を効果的に伝播することができることに注目すべきである。
さらに、埋め込み応力含有ＳｉＧＥ層４０１，４０２はその側部、及び底部を絶縁膜１１４１，１１４２で覆われているため、ＳｉＧｅ層からチャネル部へのリーク電流の漏出は完全に阻止されている。同様に、応力に起因して転位などの結晶欠陥が発生しても、このような構成により、チャネル部へ伝播は完全に阻止される。
当然、応力付与層４０１，４０２が完全に埋め込まれているので、コンタクト形成に際して、応力に影響を及ぼすことがないし、もちろん、この上部に、さらに内部応力を有する絶縁膜を追加堆積しても良いことは言うまでもない。
また、浅いソース・ドレインエクステンション部３４１，３４２が形成されており、埋め込み応力含有ＳｉＧｅ層４０１，４０２を含有した領域にｐｎ接合を形成する必要もないので、短チャネル効果が抑制されている。
その上、封止絶縁層としてシリコン酸化膜層４１１，４１２を形成することにより、チャネル部分に発生する応力を、自由に調節できるようになっていることに着目すべきである。
加えて、埋め込み応力含有ＳｉＧｅ層４０１，４０２は、シリコン酸化膜層４１１、４１２とソース・ドレイン単結晶シリコン電極３３１，３３２で完全に封止されるので、未反応のＮｉを、硫酸と過酸化水素水で除去するときに、埋め込み応力含有ＳｉＧｅ層が侵食されることがないことにも注意を喚起しておく。
さらに、シリサイド化反応が、シリコン層３３０，３３１，３３２でのみ進行し、埋め込み応力含有ＳｉＧｅ層４０１，４０２とは反応しないので、シリサイド層５１０、５１１，５１２は均一に保たれ、一部が断裂して電気抵抗が上昇してしまうことを阻止し、ソース・ドレイン電極の低抵抗化を実現できる。
特に、シリコン層３３０，３３１，３３２は、ＣＶＤ法を用いて均一な膜厚のアモルファスシリコン層を水平方向にエピタキシャル成長させているので、均一な膜厚を確保でき、この上で進行するシリサイド化反応を、シリコン層内に正確にとどめることが容易であることも重要である。
加えて、ソース・ドレイン電極の厚みの増大を、低温でアモルファスシリコン層をＣＶＤ堆積することで行っているために、従来の選択エピタキシャル成長に見られるようなＳＯＩ層の形状の変性が回避できる。
その上、シリサイド層５１０，５１１，５１２は、チャネル表面より上に、しかも、チャネル領域とは離間した位置に形成されるので、シリサイド層が有する埋め込みＳｉＧｅ層とは逆の内部応力が、チャネル部分に伝播することが回避できている。チャネル部分に目途の応力を保持しつつ、ソース・ドレイン電極の低抵抗化が達成されていることは注目に値する。
これに引き続き、公知の技術を用いて、層間膜とこれを穿つ各電極へのコンタクトの形成、さらには、配線工程、実装工程などを経て、半導体装置を完成させる。
このようにして、超高速微細エレベーテッドソース・ドレイン構造のｐ型ＳＯＩ−ＭＯＳＦＥＴが実現される。このＭＯＳＦＥＴは、従来技術の欠点を除去し、短チャンネル効果と接合リークが共に抑制され、且つ、ソース・ドレイン電極が低抵抗化され、さらに、チャネル部分に負荷された応力により移動度が向上し、加えて、ソース・ドレイン電極下の内部応力含有物質埋め込み領域が自己整合的に形成されたものとなる。
以上のようにして形成されたＭＯＳＦＥＴは、ＳＯＩ技術による薄いチャネル層を享受するとともに、第１の実施形態のＭＯＳＦＥＴと同様な効果を有し、また同様な変形例を構成することが可能である。
（第４の実施形態）
第４の実施形態のＭＯＳＦＥＴでは、内部応力含有物質をＢＯＸ内に埋め込むことにより、応力を効果的にＳＯＩ層に伝播し、キャリア移動度を向上させることができるのみならず、簡便な方法で内部応力含有物質埋め込み領域を形成でき、しかも、シリコン層内のシリサイド化反応により得られた均一な金属化合物層により、ソース・ドレイン電極が低抵抗化された、サリサイド型のエレベーテッドソース・ドレイン構造のp型ＳＯＩ−ＭＯＳＦＥＴの簡略な製造工程を具現する。
第４の実施形態のＭＯＳＦＥＴの基本構成は図１と類似するが、ＳＯＩ基板を使用するので、最終的な構成は図２７に示すものとなる。第４の実施形態では、図２３に示すようなＳＯＩ基板を使用する。即ち、図２３は、シリコン半導体基板１０１、その上に形成された３層の絶縁膜、例えば第一のＢＯＸシリコン酸化膜１００１、その上に形成された耐ＨＦ性を有する絶縁膜、例えば、シリコン窒化膜ライナー１００２、その上に形成された第二のＢＯＸシリコン酸化膜１００３、及びさらにその上に形成された単結晶シリコン半導体層１１００からなるＳＯＩ基板を示す。このようなＳＯＩ基板は、通常のシリコン基板に、上記のような絶縁膜を積層した後、薄く研磨された単結晶シリコン層を、従来の技術のうち効果的な方法で貼り付けることにより実現できる。
先ず、このシリコン半導体層１１００上に、図５で示したように、公知の技術、例えば、熱窒化法、ＣＶＤ法、ＲＩＥ法などの効果的方法により、例えば、シリコン窒化酸化膜からなるゲート絶縁膜２００、ポリシリコンからなるゲート電極２１０、シリコン窒化膜からなるゲート側壁２１１、２１２を形成する。
引き続き、ＲＩＥ法などによりこれらのゲート構造体をマスクとして、シリコン半導体層１１００を除去する。この結果、図２４に示すように、チャネル領域１１００が形成される。チャネル領域１１００にはｎ型導電性不純物が導入されている。
引き続き、第１の実施形態の図６、図７で説明した工程を繰り返すことにより、図２５に示すように、側壁上にシリコン酸化膜３２１，３２２、ゲート電極上に多結晶シリコン層３３０、及び、ソース・ドレイン電極上には単結晶シリコン電極３３１，３３２が形成される。
もちろん単結晶シリコン電極３３１，３３２の厚みは、薄いＳＯＩ層の膜厚よりも厚くする。このことで、ソース・ドレイン電極の厚みを確保し、この部分の電気抵抗の上昇を抑えことが可能となるからである。本実施形態では、まず、低温でアモルファスシリコン層をＣＶＤ堆積しているので、選択エピタキシャル成長法に付随したＳＯＩ層の形状の変性が回避できていることは、従前の通りである。
続いて、これらの構造体をＨＦ溶液に浸し、シリコン酸化膜を溶解除去する。この処理で、図２６に示すように、ゲート側壁上のシリコン酸化膜３２１、３２２が除去される。同時に、第２のＢＯＸシリコン酸化膜１００３が、単結晶シリコン電極３３１，３３２の端部の露出面からエッチングされる。このとき、ＨＦのエッチング時間を調整し、チャネル領域１１１０下部に、第２のＢＯＸシリコン酸化膜の一部１１２０が残存するようにする。
一方、耐ＨＦ性を備えたシリコン窒化膜ライナー１００２に保護されて、それより下部の第１のＢＯＸシリコン酸化膜１００１は残存することは言うまでもない。この結果、図２６に示すようにソース・ドレイン単結晶シリコン電極３３１，３３２が、ゲート電極の両翼に張り出した構造が実現される。もちろん、単結晶シリコン電極３３１，３３２はチャネル側面を通じてチャネル部分１１１０と接続していることは言うまでもない。さらに、ゲート電極上には、多結晶シリコン層３３０が形成されている。
単結晶シリコン電極３３１，３３２に、例えばイオン注入のような、公知の技術を用いて、p型不純物を導入すること、さらに、熱処理を加えて、単結晶シリコン電極から不純物を拡散させて、ゲート電極の両端にソース・ドレインエクステンション部３４１，３４２を形成することができるのは従前の通りである。
ここで、なんら埋め込み工程を必要とせず、単結晶シリコン電極３３１，３３２が、ゲート電極の両翼の中空に張り出した構造が実現されていることに注目されたい。シリコン基板上の絶縁膜を三層構造とすることで、埋め込み工程を省略でき、製造コストを低減することが可能となる。
引き続き、第１の実施形態の図９、図１０で説明した工程を繰り返し、翼状に突き出たソース・ドレイン単結晶シリコン電極３３１，３３２の下部に、内部応力を含有したＳｉＧｅ層４０１，４０２を形成、さらに、熱酸化を行う。この結果、シリコン酸化膜層（封止絶縁層）４１１，４１２が形成される。続いて、ゲート、ソース・ドレイン電極上にＮｉＳｉ層５１０，５１１，５１２を形成する。このことによって、図２７に示すような構造が実現される。
ここで、埋め込み応力含有ＳｉＧｅ層４０１，４０２は、チャネル部分に近接しているので、チャネル部分にその応力を効果的に伝播することができることに注目すべきである。
さらに、埋め込み応力含有ＳｉＧｅ層４０１，４０２はその側部、及び、底部を絶縁膜で覆われているため、ＳｉＧｅ層からチャネル部へのリーク電流の漏出は、完全に阻止されている。
同様に、埋め込み応力含有ＳｉＧｅ層４０１，４０２はその側部、及び、底部を絶縁膜で覆われているため、応力に起因して転位などの結晶欠陥が発生してもチャネル部へ伝播は完全に阻止される。
当然、応力付与層４０１，４０２が完全に埋め込まれているので、コンタクト形成に際して、応力に影響を及ぼすことがないし、もちろん、この上部に、さらに内部応力を有する絶縁膜を追加堆積しても良いことは言うまでもない。
また、浅いソース・ドレインエクステンション部３４１，３４２が形成されており、埋め込み応力含有ＳｉＧｅ層４０１，４０２を含有した領域にｐｎ接合を形成する必要もないので、短チャネル効果が抑制されている。
その上、酸化膜層（封止絶縁層）４１１，４１２を形成することにより、チャネル部分に発生する応力を、自由に調節できるようになっていることに着目すべきである。加えて、埋め込み応力含有ＳｉＧｅ層４０１，４０２は、シリコン酸化膜層４１１，４１２とソース・ドレイン単結晶シリコン電極３３１，３３２で完全に封止されるので、未反応のＮｉを、硫酸と過酸化水素水で除去するときに、埋め込み応力含有ＳｉＧｅ層が侵食されることがないことにも注意を喚起しておく。
さらに、シリサイド化反応が、シリコン層３３０，３３１，３３２でのみ進行し、埋め込み応力含有ＳｉＧｅ層４０１，４０２とは反応しないので、シリサイド層５１０、５１１、５１２は均一に保たれ、一部が断裂して電気抵抗が上昇してしまうことを阻止し、ソース・ドレイン電極の低抵抗化を実現できる。
特に、シリコン層３３０、３３１，３３２は、ＣＶＤ法を用いて均一な膜厚のアモルファスシリコン層を水平方向にエピタキシャル成長させているので、均一な膜厚を確保でき、この上で進行するシリサイド化反応を、シリコン層内に正確にとどめることが容易であることも重要である。
加えて、ソース・ドレイン電極の厚みの増大を、低温でアモルファスシリコン層をＣＶＤ堆積することで行っているために、従来の選択エピタキシャル成長に見られるようなＳＯＩ層の形状の変性が回避できる。
その上、シリサイド層５１０，５１１，５１２は、チャネル表面より上に、しかも、チャネル領域とは離間した位置に形成されるので、シリサイド層が有する埋め込みＳｉＧｅ層とは逆の内部応力が、チャネル部分に伝播することが回避できている。チャネル部分に目途の応力を保持しつつ、ソース・ドレイン電極の低抵抗化が達成されていることは注目に値する。
これに引き続き、公知の技術を用いて、層間膜とこれを穿つ各電極へのコンタクトの形成、さらには、配線工程、実装工程などを経て、半導体装置を完成させる。
このようにして、従来技術の欠点を除去し、短チャンネル効果と接合リークが共に抑制され、且つ、ソース・ドレイン電極が低抵抗化され、さらに、チャネル部分に付加された応力により移動度が向上し、加えて、埋め込み工程を用いずソース・ドレイン電極下に内部応力含有物質が形成された、超高速微細エレベーテッドソース・ドレイン構造のp型ＳＯＩ−ＭＯＳＦＥＴが実現される。
以上のようにして形成されたＭＯＳＦＥＴは、ＳＯＩ基板の薄いチャネル層の特徴を享受するのみならず、第１の実施形態のＭＯＳＦＥＴと同様な効果を有し、また同様な変形例を構成することが可能である。
以上、詳述してきた様に、本発明の実施形態によれば、以下のような効果が期待出来る。
（１）埋め込み応力含有層が、直接チャネル部分に隣接しているので、チャネル部分にその応力を効果的に伝播することができる。従って、効率的にチャネル移動度を向上させることができる。
（２）埋め込み応力含有層はその側部、及び、底部を絶縁膜で覆われているため、基板、及び、チャネル部へのリーク電流の漏出は完全に阻止される。
（３）埋め込み応力含有層を包含した領域にｐｎ接合を形成する必要もないので、短チャネル効果が抑制される。
（４）シリサイド層は、チャネル表面より上に、しかも、チャネル領域とは離間した位置に形成されるので、シリサイド層が有する内部応力が、チャネル部分に伝播することが回避できる。
（５）シリサイド化反応が、シリコン層でのみ進行し、埋め込み応力含有層とは反応しないので、シリサイド層の底部は平坦に保たれ、突発的な金属化合物の基板半導体への貫入を抑制し、接合リークの発生を回避しつつ、また、一部が断裂して電気抵抗が上昇してしまうことを阻止し、ソース・ドレイン電極の低抵抗化を実現できる。
（６）応力付与層が完全に埋め込まれているので、コンタクト形成に際して、応力に影響を及ぼすことがない。また、この上部に、さらに内部応力を有する絶縁膜を追加堆積できる。
（７）内部応力含有物質を上部結晶性シリコン電極を参照としてエピタキシャル成長させているので、内部応力含有物質の組成、従って、その本来の格子間隔を調整することによって、その内部に発生する応力を正確に調整できる。
（８）埋め込み応力含有層端部に酸化膜層を形成することにより、チャネル部分に発生する応力を、さらに自由に調節できる。
（９）埋め込み応力含有層はその側部、及び、底部を絶縁膜で覆われているため、応力に起因して転位などの結晶欠陥が発生しても基板、及び、チャネル部へ伝播は完全に阻止される。
（１０）埋め込み応力含有層としてＳｉＧｅ層を用いた場合、酸化膜層とソース・ドレインシリコン電極で完全に封止されるので、未反応のＮｉを、硫酸と過酸化水素水で除去するときに、埋め込み応力含有ＳｉＧｅ層が侵食されることがない。
（１１）ソース・ドレイン電極は、ＣＶＤ法を用いて均一な膜厚のアモルファスシリコン層を水平方向にエピタキシャル成長させて形成しているので、均一な膜厚を確保でき、この上で進行するシリサイド化反応を、シリコン層内に正確にとどめることが容易である。
（１２）ＳＯＩ基板に適応した場合、ソース・ドレイン電極の厚みの増大を、低温でアモルファスシリコン層をＣＶＤ堆積することで行っているために、従来の選択エピタキシャル成長に見られるようなＳＯＩ層の形状の変性が回避できる。
（１３）ソース・ドレインシリコン電極の下部に、素子分離酸化膜を備えることにより、ソース・ドレイン電極と基板との電気的容量結合が減少し、素子の高速動作が可能となる。
（１４）ソース・ドレイン電極を素子分離領域に延在させることにより、高密度集積化が容易になる。
（１５）ソース・ドレイン電極をさらに素子分離領域に延在して局所配線として応用することが可能である。
（１６）ゲート構造体をマスクとして、内部応力含有物質埋め込み領域を自己整合的に形成できる。
（１７）ゲート構造体をマスクとして、内部応力含有物質埋め込み領域に炭素含有シリコン層を形成、これを熱酸化することで内部応力含有物質埋め込み領域の底部、及び、側部に耐ＨＦ性を備えた絶縁膜を自己整合的に形成できる。
（１８）ＳＯＩ基板に適応した場合、シリコン基板上の絶縁膜を三層構造とすることで、なんら埋め込み工程を必要とせず、ソース・ドレインシリコン電極下に内部応力含有物質を配置すべき空間を確保でき、製造コストを低減することが可能となる。
本発明の実施形態の基本構成を示すＭＯＳＦＥＴの断面図。 第１の実施形態に係るＭＯＳＦＥＴの製造工程を説明するための断面図。 図２に続く工程を説明する断面図。 図３に続く工程を説明する断面図。 図４に続く工程を説明する断面図。 図５に続く工程を説明する断面図。 図６に続く工程を説明する断面図。 図７に続く工程を説明する断面図。 図８に続く工程を説明する断面図。 図９に続く工程を説明する断面図。 第２の実施形態に係るＭＯＳＦＥＴの製造工程を説明するための断面図。 図１１に続く工程を説明する断面図。 図１２に続く工程を説明する断面図。 図１３に続く工程を説明する断面図。 図１４に続く工程を説明する断面図。 図１５に続く工程を説明する断面図。 第３の実施形態に係るＭＯＳＦＥＴの製造工程を説明するための断面図。 図１７に続く工程を説明する断面図。 図１８に続く工程を説明する断面図。 図１９に続く工程を説明する断面図。 図２０に続く工程を説明する断面図。 図２１に続く工程を説明する断面図。 第４の実施形態に係るＭＯＳＦＥＴの製造工程を説明するための断面図。 図２３に続く工程を説明する断面図。 図２４に続く工程を説明する断面図。 図２５に続く工程を説明する断面図。 図２６に続く工程を説明する断面図。 従来のＭＯＳＦＥＴの問題点を説明するための断面図。
符号の説明
１０１…シリコン半導体基板
１１０…シリコン窒化膜
１１１，１１２…素子分離予定領域に形成された浅い溝
１２１，１２２、１３１，１３２、４１１，４１２、１１３１，１１３２…シリコン酸化膜
１４１，１４２、１００２、１１４１，１１４２…シリコン窒化膜ライナー
１５１，１５２…素子分離絶縁膜
１６１，１６２、１１１１，１１１２…ソース・ドレイン電極領域に形成された浅い溝
１７１，１７２…耐ＨＦ性を備えた酸化膜
１８１，１８２…ホウ素添加シリコン酸化膜
１９１，１９２…ゲート両端のシリコン表面
２００…ゲート絶縁膜
２１０…ゲート電極
２１１，２１２…ゲート側壁絶縁膜
２２０…シリコン窒化膜
３００…アモルファスシリコン層
３１０，３１１，３１２…炭素含有シリコン層
３２１，３２２…垂直面上のシリコン酸化膜
３３０…多結晶シリコン層
３３１，３３２…ソース・ドレイン単結晶シリコン電極
３４１，３４２…ソース・ドレインエクステンション部
４０１，４０２…ＳｉＧｅ層
５１０，５１１，５１２…ＮｉＳｉ層
１０００…ＢＯＸシリコン酸化膜
１００１…第１のＢＯＸシリコン酸化膜
１００３、１１２０…第２のＢＯＸシリコン酸化膜
１１００…単結晶シリコン半導体層
１１１０…チャネル領域

Claims (17)

  1. 半導体基板と、
    前記半導体基板の表面に対向して設けられ、シリコンからなる単結晶または多結晶構造を有する第１導電型の一対のソース・ドレイン電極と、
    前記ソース・ドレイン電極の間の前記半導体基板の表面に形成された第２導電型の単結晶チャネル領域と、
    前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、
    前記ソース・ドレイン電極の上部に形成されたシリサイド層と、
    前記ソース・ドレイン電極の下部に位置し、前記ソース・ドレイン電極を構成する物質の固有の格子間隔とは異なる格子間隔を保持した結晶構造を有する応力付与層と、
    前記応力付与層の下部に位置する第１の埋め込み絶縁領域と、
    前記応力付与層と前記第１の埋め込み絶縁領域との間に形成された、ＨＦ溶液に不溶な第１のライナー絶縁層と、
    前記応力付与層のゲート電極側の側部に形成されたＨＦ溶液に不溶な第２のライナー絶縁層若しくはＨＦ溶液に可溶な第２の埋め込み絶縁領域と、
    を具備することを特徴とする半導体装置。
  2. 前記応力付与層の、前記ゲート電極から離れた方の端部に形成された封止絶縁層をさらに具備することを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の埋め込み絶縁領域と封止絶縁層は連結して形成され、素子分離絶縁領域として機能することを特徴とする請求項２に記載の半導体装置。
  4. 前記シリサイド層が前記チャネル領域の表面より上部に位置していることを特徴とする請求項１に記載の半導体装置。
  5. 前記応力付与層がＳｉとＧｅ、或いはＳｉとＣの共晶体であることを特徴とする請求項１記載の半導体装置。
  6. 前記応力付与層が金属酸化物を含むことを特徴とする請求項１記載の半導体装置。
  7. 前記第２の埋め込み絶縁領域は、前記チャネル領域の下部に形成されていることを特徴とする請求項１記載の半導体装置。
  8. 前記シリサイド層がＮｉＳｉを含むことを特徴とする請求項１記載の半導体装置。
  9. 前記ソース・ドレイン電極の前記第１導電型がｐ型である場合は、前記応力付加層の格子間隔は前記ソース・ドレイン電極の格子間隔より大きく、前記ソース・ドレイン電極の前記第１導電型がｎ型である場合は、前記応力付加層の格子間隔は前記ソース・ドレイン電極の格子間隔より小さいことを特徴とする請求項１記載の半導体装置。
  10. 半導体基板上に、ゲート絶縁膜を介して側壁絶縁膜付きゲート電極を形成する工程と、
    前記半導体基板上の前記ゲート電極を挟む領域に、対向する一対の凹部を形成する工程と、
    前記一対の凹部の前記底部に第１の埋め込み絶縁領域を形成する工程と、
    前記一対の凹部の底部に設けられた第１の埋め込み絶縁領域上および前記凹部の側面に、ＨＦ溶液に不溶なライナー絶縁層を形成する工程と、
    前記ライナー絶縁層を介して、前記一対の凹部を、ＨＦ溶液に可溶な犠牲絶縁層で埋め込む工程と、
    前記犠牲絶縁層の埋め込み後で、前記ゲート電極形成後の前記半導体基板上に、アモルファスシリコン層を形成する工程と、
    前記アモルファスシリコン層に熱処理を施し、前記半導体基板上の前記アモルファスシリコン層をシリコンからなる単結晶或いは多結晶のソース・ドレイン電極とする工程と、
    前記ＨＦ溶液に可溶な犠牲絶縁膜をＨＦ溶液で除去して、前記ソース・ドレイン電極の下部に空隙を形成する工程と、
    前記空隙にシリコンとは格子間隔の異なる結晶性物質を埋め込む工程と、
    前記ソース・ドレイン電極上にシリサイド層を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  11. 基板上に、埋め込み絶縁層を介して半導体層が形成されたＳＯＩ基板を準備する工程と、
    前記ＳＯＩ基板上に、ゲート絶縁膜を介して側壁絶縁膜付きゲート電極を形成する工程と、
    前記ゲート電極の両側の前記ＳＯＩ基板に、前記埋め込み絶縁層に達する一対の凹部を形成する工程と、
    前記一対の凹部の底部および側面に、ＨＦ溶液に不溶なライナー絶縁層を形成する工程と、
    前記ライナー絶縁膜を介して、前記一対の凹部を、ＨＦ溶液に可溶な犠牲絶縁層で埋め込む工程と、
    前記ゲート電極形成後の前記半導体基板上に、アモルファスシリコン層を形成する工程と、
    前記アモルファスシリコン層に熱処理を施し、これをシリコンからなる単結晶或いは多結晶のソース・ドレイン電極とする工程と、
    前記犠牲絶縁層をＨＦ溶液で除去して、前記ソース・ドレイン電極の下部に空隙を形成する工程と、
    前記空隙にシリコンとは格子間隔の異なる結晶性物質を埋め込む工程と、
    前記ソース・ドレイン電極上にシリサイド層を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  12. 基板上に、中央部にＨＦ溶液に不溶なライナー絶縁層を含む３層構造の埋め込み絶縁層を介して半導体層が形成されたＳＯＩ基板を準備する工程と、
    前記ＳＯＩ基板上に、ゲート絶縁膜を介して側壁絶縁膜付きゲート電極を形成する工程と、
    前記側壁絶縁膜付きゲート電極をマスクとして、前記半導体層を除去する工程と、
    前記半導体層が除去された後の前記埋め込み絶縁層上に、アモルファスシリコン層を形成する工程と、
    前記アモルファスシリコン層に熱処理を施し、これをシリコンからなる単結晶或いは多結晶のソース・ドレイン電極とする工程と、
    前記ライナー絶縁層上の前記埋め込み絶縁層をＨＦ溶液で選択的に除去して、前記ソース・ドレイン電極の下部に空隙を形成する工程と、
    前記空隙に前記半導体層とは格子間隔の異なる結晶性物質を埋め込む工程と、
    前記ソース・ドレイン電極上にシリサイド層を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  13. 前記アモルファスシリコン層を形成する工程の後に、前記アモルファスシリコン層の水平面上のみに選択的に炭素含有シリコン層を形成する工程と、
    前記炭素含有シリコン層を酸化保護膜として前記アモルファスシリコン層の垂直面のみを酸化する工程と、
    をさらに含むことを特徴とする請求項１０、１１、１２のいずれかに記載の半導体装置の製造方法。
  14. 前記空隙に前記半導体基板あるいは前記半導体層とは格子間隔の異なる結晶性物質を埋め込む工程は、
    前記ソース・ドレイン電極下部に形成された空隙に、前記半導体基板あるいは前記半導体層とは組成の異なる非晶質物質を堆積する工程と、
    前記非晶質物質に熱処理を施し、前記非晶質物質をシリコンとは格子間隔の異なる結晶性物質に変化させる工程と、
    を含むことを特徴とする請求項１０、１１、１２のいずれかに記載の半導体装置の製造方法。
  15. 前記シリコンとは格子間隔の異なる結晶性物質の、前記ゲート電極から離れた端部を酸化する工程をさらに含むことを特徴とする請求項１０、１１、１２のいずれかに記載の半導体装置の製造方法。
  16. 前記ライナー絶縁層が炭素含有酸化膜またはシリコン窒化膜であることを特徴とする請求項１０、１１、１２のいずれかに記載の半導体装置の製造方法。
  17. 前記半導体基板あるいは前記半導体層がシリコンであり、前記半導体基板あるいは半導体層とは格子間隔の異なる結晶性物質がＳｉとＧｅの共晶体、またはＳｉとＣの共晶体であることを特徴とする請求項１０、１１、１２のいずれかに記載の半導体装置の製造方法。
JP2005203314A 2005-07-12 2005-07-12 半導体装置およびその製造方法 Expired - Fee Related JP4664760B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005203314A JP4664760B2 (ja) 2005-07-12 2005-07-12 半導体装置およびその製造方法
US11/337,506 US7755114B2 (en) 2005-07-12 2006-01-24 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005203314A JP4664760B2 (ja) 2005-07-12 2005-07-12 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007027199A JP2007027199A (ja) 2007-02-01
JP4664760B2 true JP4664760B2 (ja) 2011-04-06

Family

ID=37678283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005203314A Expired - Fee Related JP4664760B2 (ja) 2005-07-12 2005-07-12 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7755114B2 (ja)
JP (1) JP4664760B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790527B2 (en) * 2006-02-03 2010-09-07 International Business Machines Corporation High-voltage silicon-on-insulator transistors and methods of manufacturing the same
US7696019B2 (en) * 2006-03-09 2010-04-13 Infineon Technologies Ag Semiconductor devices and methods of manufacturing thereof
US7935587B2 (en) 2006-06-09 2011-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced forming method and structure of local mechanical strained transistor
JP2007335573A (ja) * 2006-06-14 2007-12-27 Hitachi Ltd 半導体装置およびその製造方法
US7538387B2 (en) * 2006-12-29 2009-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Stack SiGe for short channel improvement
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
KR101669470B1 (ko) 2009-10-14 2016-10-26 삼성전자주식회사 금속 실리사이드층을 포함하는 반도체 소자
WO2011064891A1 (ja) 2009-11-30 2011-06-03 富士通セミコンダクター株式会社 半導体装置の製造方法、ダイナミックスレッショルドトランジスタの製造方法
US8426278B2 (en) * 2010-06-09 2013-04-23 GlobalFoundries, Inc. Semiconductor devices having stressor regions and related fabrication methods
CN101924139B (zh) * 2010-06-25 2012-05-30 北京大学 一种应变沟道场效应晶体管及其制备方法
CN102543823B (zh) * 2010-12-28 2015-01-28 中芯国际集成电路制造(上海)有限公司 一种浅沟槽隔离制作方法
FR3002688A1 (fr) * 2013-02-27 2014-08-29 Commissariat Energie Atomique Procede de fabrication d'un dispositif microelectronique
JP6202853B2 (ja) * 2013-03-29 2017-09-27 キヤノン株式会社 給電装置
US9299837B2 (en) * 2013-05-22 2016-03-29 Globalfoundries Inc. Integrated circuit having MOSFET with embedded stressor and method to fabricate same
CN104701164A (zh) * 2013-12-04 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体器件和半导体器件的制作方法
US10170554B2 (en) * 2014-12-26 2019-01-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10141857B2 (en) * 2017-01-20 2018-11-27 Jenoptik Power Systems Gmbh Energy supply device for supplying electric energy and method of operating a corresponding energy supply device
US10388756B2 (en) 2018-01-12 2019-08-20 United Microelectronics Corp. Semiconductor device and method for fabricating the same
KR102814859B1 (ko) * 2019-06-07 2025-06-02 삼성전자주식회사 반도체 소자
US11264499B2 (en) * 2019-09-16 2022-03-01 Globalfoundries U.S. Inc. Transistor devices with source/drain regions comprising an interface layer that comprises a non-semiconductor material
KR102796255B1 (ko) * 2020-04-22 2025-04-17 삼성디스플레이 주식회사 디스플레이 장치
US11825661B2 (en) * 2020-09-23 2023-11-21 Taiwan Semiconductor Manufacturing Company Limited Mobility enhancement by source and drain stress layer of implantation in thin film transistors
US11881481B2 (en) * 2021-04-06 2024-01-23 Invention And Collaboration Laboratory Pte. Ltd. Complementary MOSFET structure with localized isolations in silicon substrate to reduce leakages and prevent latch-up
US12142686B2 (en) * 2021-05-26 2024-11-12 Globalfoundries U.S. Inc. Field effect transistor
US11764225B2 (en) 2021-06-10 2023-09-19 Globalfoundries U.S. Inc. Field effect transistor with shallow trench isolation features within source/drain regions
KR102921360B1 (ko) * 2021-10-27 2026-02-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN116344623B (zh) * 2023-05-30 2023-08-22 粤芯半导体技术股份有限公司 高压mos器件及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326837A (ja) * 1997-03-25 1998-12-08 Toshiba Corp 半導体集積回路装置の製造方法、半導体集積回路装置、半導体装置、及び、半導体装置の製造方法
JP4141913B2 (ja) * 1997-03-25 2008-08-27 株式会社東芝 半導体装置の製造方法
JPH118379A (ja) * 1997-06-16 1999-01-12 Toshiba Corp 半導体装置及びその製造方法
JP3616514B2 (ja) * 1998-11-17 2005-02-02 株式会社東芝 半導体集積回路及びその製造方法
US6599789B1 (en) * 2000-11-15 2003-07-29 Micron Technology, Inc. Method of forming a field effect transistor
DE10246718A1 (de) * 2002-10-07 2004-04-22 Infineon Technologies Ag Feldeffekttransistor mit lokaler Source-/Drainisolation sowie zugehöriges Herstellungsverfahren
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
JP4105044B2 (ja) * 2003-06-13 2008-06-18 株式会社東芝 電界効果トランジスタ
US6891192B2 (en) * 2003-08-04 2005-05-10 International Business Machines Corporation Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched semiconductor regions underlying source and drain regions
US7018901B1 (en) * 2004-09-29 2006-03-28 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a strained channel and a heterojunction source/drain
US7037795B1 (en) * 2004-10-15 2006-05-02 Freescale Semiconductor, Inc. Low RC product transistors in SOI semiconductor process
US7238580B2 (en) * 2005-01-26 2007-07-03 Freescale Semiconductor, Inc. Semiconductor fabrication process employing stress inducing source drain structures with graded impurity concentration
US7211458B2 (en) * 2005-08-08 2007-05-01 North Carolina State University Methods of fabricating strained semiconductor-on-insulator field-effect transistors and related devices

Also Published As

Publication number Publication date
US20070018236A1 (en) 2007-01-25
JP2007027199A (ja) 2007-02-01
US7755114B2 (en) 2010-07-13

Similar Documents

Publication Publication Date Title
JP4664760B2 (ja) 半導体装置およびその製造方法
US8912567B2 (en) Strained channel transistor and method of fabrication thereof
US7368334B2 (en) Silicon-on-insulator chip with multiple crystal orientations
CN100440536C (zh) 半导体器件及其制造方法
US7786518B2 (en) Growth of unfaceted SiGe in MOS transistor fabrication
KR100630110B1 (ko) 반도체 장치 및 그 제조방법
JP5178103B2 (ja) 半導体装置およびその製造方法
US7812397B2 (en) Ultra thin channel (UTC) MOSFET structure formed on BOX regions having different depths and different thicknesses beneath the UTC and source/drain regions and method of manufacture thereof
US20060024898A1 (en) Increased drive current by isotropic recess etch
KR100481868B1 (ko) 누설전류를 방지하는 소자 분리 구조를 갖는 변형된 에스오아이 기판 및 그 제조 방법
US7847281B2 (en) Semiconductor device with strain in channel region and its manufacture method
KR20040049658A (ko) 반도체소자의 트랜지스터 및 그 형성방법
JP2010010456A (ja) 半導体装置
KR20030004144A (ko) 반도체장치 및 그 제조방법
CN104217955B (zh) N型晶体管及其制作方法、互补金属氧化物半导体
WO2012000316A1 (zh) 一种隔离区、半导体器件及其形成方法
KR100463953B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
CN100485968C (zh) 芯片及其制造方法
JP2011238780A (ja) 半導体装置及びその製造方法
JP2001257358A (ja) 半導体装置及びその製造方法
JP2008078519A (ja) 半導体装置の製造方法
KR20110075663A (ko) 반도체 장치 제조 방법
JPH11177082A (ja) Ｍｉｓ型電界効果トランジスタおよびその製造方法
JPH08264662A (ja) 半導体装置とその製造方法
JP2011096913A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees