JP4666345B2

JP4666345B2 - チャージポンプ回路

Info

Publication number: JP4666345B2
Application number: JP2004322865A
Authority: JP
Inventors: 健一中田
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2004-11-05
Filing date: 2004-11-05
Publication date: 2011-04-06
Anticipated expiration: 2024-11-05
Also published as: TW200631294A; CN101048930B; CN101048930A; WO2006049007A1; TWI364156B; JP2006136134A; US20080030261A1

Description

本発明は、所定の電圧を出力するチャージポンプ回路に関する。

従来より、入力される電圧を昇圧して所定の電圧を出力する回路として、ダイオード素子やスイッチ素子の整流素子とコンデンサを主な構成要素とするチャージポンプ回路が広く使用されている。その中には、例えば特許文献１に記載されているように、適正な出力電圧になるようにそれを帰還して制御するものが提案されている。図５に特許文献１に記載されたチャージポンプ回路と同様のものを示す。

このチャージポンプ回路１０１は、電源電圧Ｖ_ＤＤが入力される入力端子１０７と、クロック信号ＣＬＫが入力されるクロック入力端子１０８と、接続される負荷に昇圧した所定の電圧を出力する出力端子１０９と、を有する。なお、負荷は、図示しないが、電子機器の所定機能を分担する電子回路の電源部分である。

入力端子１０７と出力端子１０９の間には、ダイオード素子である第１と第２の整流素子１１０、１１１が直列に接続される。出力端子１０９には、出力コンデンサ１１２と、出力電圧を分圧する抵抗１１３と抵抗１１４の直列体と、が接続される。抵抗１１３と抵抗１１４の接続点の電圧は、帰還電圧としてオペアンプ１１５に入力される。オペアンプ１１５は、帰還電圧と基準電圧Ｖ_ＲＥＦを比較してハイレベル信号又はローレベル信号を出力する。オペアンプ１１５の出力は、エミッタが接地されたＮＰＮバイポーラ型のトランジスタ１１６のベースに入力される。トランジスタ１１６のコレクタは、エミッタが接地され、ベースとコレクタが接続されたＮＰＮバイポーラ型のトランジスタ１１７のコレクタに接続される。トランジスタ１１７のコレクタは、入力端子１０７から定電流Ｉ_Ｓを流し出す定電流源１１８にも接続される。トランジスタ１１７のベースは、エミッタが接地されたＮＰＮバイポーラ型のトランジスタ１１９のベースに接続される。トランジスタ１１９のコレクタは、カレントミラー回路１２０のＩＮ端子に接続される。カレントミラー回路１２０のＯＵＴ１端子は、エミッタが接地されたＮＰＮバイポーラ型のトランジスタ１２１のコレクタに接続され、かつ、エミッタが接地されてベースとコレクタが接続されたＮＰＮバイポーラ型のトランジスタ１２２のコレクタに接続される。トランジスタ１２１のベースはクロック入力端子１０８に接続される。クロック入力端子１０８には、更に反転器１２３が接続され、反転器１２３はクロック信号ＣＬＫを反転して出力する。反転器１２３の出力は、エミッタが接地されたＮＰＮバイポーラ型のトランジスタ１２４のベースに入力される。トランジスタ１２４のコレクタは、カレントミラー回路１２０のＯＵＴ２端子に接続され、かつ、エミッタが接地されたＮＰＮバイポーラ型のトランジスタ１２５のベースに接続される。また、トランジスタ１２２のベースには、エミッタが接地されたＮＰＮバイポーラ型のトランジスタ１２６のベースが接続される。トランジスタ１２６のコレクタは、エミッタが入力端子１０７、コレクタがトランジスタ１２５のコレクタに接続されたＰＮＰバイポーラ型のトランジスタ１２７のベースに接続される。トランジスタ１２５のコレクタとトランジスタ１２７のコレクタとの接続点にはブースト用コンデンサ１２８の他端が接続され、ブースト用コンデンサ１２８の一端は第１と第２の整流素子１１０、１１１の接続点に接続される。

チャージポンプ回路１０１は以下のように動作する。抵抗１１３と抵抗１１４の接続点の電圧、すなわち帰還電圧が基準電圧Ｖ_ＲＥＦよりも低い場合、オペアンプ１１５はローレベル信号を出力するのでトランジスタ１１６はオフする。トランジスタ１１６がオフすると、トランジスタ１１７には定電流Ｉ_Ｓが流れ、トランジスタ１１９を介してカレントミラー回路１２０のＩＮ端子には定電流Ｉ_Ｓが流れる。その結果、カレントミラー回路１２０のＯＵＴ１端子、ＯＵＴ２端子には定電流Ｉ_Ｓが流れる。この状態において、クロック入力端子１０８のクロック信号ＣＬＫがハイレベルになると、トランジスタ１２１はオンするため、トランジスタ１２２、１２６がオフしてトランジスタ１２７もオフする。一方、トランジスタ１２４はオフするため、トランジスタ１２５はベース電流として定電流Ｉ_Ｓが流れてオンする。その結果、ブースト用コンデンサ１２８の他端の電圧は下降し、第１の整流素子１１０の負側の電圧も下降する。そして、第１の整流素子１１０の正側から負側へ電荷が移動してブースト用コンデンサ１２８に一時的に蓄えられる。次いで、クロック信号ＣＬＫがローレベルになると、トランジスタ１２１はオフするため、トランジスタ１２２、１２６には定電流Ｉ_Ｓが流れ、トランジスタ１２７はベース電流として定電流Ｉ_Ｓが流れてオンする。一方、トランジスタ１２４はオンするため、トランジスタ１２５はオフする。その結果、ブースト用コンデンサ１２８の他端の電圧は上昇し、第１の整流素子１１０の負側の電圧、すなわち第２の整流素子１１１の正側の電圧も上昇する。そして、第２の整流素子１１１の正側から負側へブースト用コンデンサ１２８に一時的に蓄えられていた電荷が移動して出力コンデンサ１１２に蓄積される。このようにして、帰還電圧が基準電圧Ｖ_ＲＥＦよりも低い場合、昇圧動作が行われて出力端子１０９の電圧が上昇する。

帰還電圧が基準電圧Ｖ_ＲＥＦよりも高い場合、オペアンプ１１５はハイレベル信号を出力するのでトランジスタ１１６はオンする。トランジスタ１１６がオンすると、トランジスタ１１７、１１９はオフし、カレントミラー回路１２０のＩＮ端子には電流は流れない。その結果、カレントミラー回路１２０のＯＵＴ１端子、ＯＵＴ２端子にも電流は流れない。この状態においては、クロック信号ＣＬＫがハイレベル、ローレベルに係わらずトランジスタ１２５、１２７は共にオフするため、第１と第２の整流素子１１０、１１１を電荷は移動しない。このように、帰還電圧が基準電圧Ｖ_ＲＥＦよりも高い場合は昇圧動作が停止される。

従って、安定動作時においては、帰還電圧が基準電圧Ｖ_ＲＥＦよりも低くなった直後のクロック信号ＣＬＫの期間で昇圧動作が行われて出力電圧は僅かに上昇する。その後は負荷の軽重に応じた出力コンデンサ１１２の放電につれて出力電圧は緩やかに下降し、帰還電圧が基準電圧Ｖ_ＲＥＦよりも低くなるまで昇圧動作は停止される。こうして、昇圧動作が停止される期間が設けられるので、全体としての消費電流が抑制される。なお、このような出力電圧の僅かな上昇及び下降、すなわち変動はリップルと称され、変動の振幅はリップル電圧と称される。

特開２０００−６６７４７号公報

しかしながら、負荷が軽い場合は、出力コンデンサ１１２の放電量が非常に少ないのでリップルの周期が長く、しかもリップル電圧が比較的大きい。その結果、負荷として接続される電子回路の電源部分が長い周期で比較的大きく揺れるため、電子回路の特性が低下し易くなる。

本発明は、係る事由に鑑みてなされたものであり、その目的は、負荷が軽い場合でも出力電圧のリップルの周期が短くリップル電圧が小さいチャージポンプ回路を提供することにある。

上記目的を達成するために、請求項１に記載のチャージポンプ回路は、入力端子と出力端子の間に直列に接続される第１と第２の整流素子と、出力端子に接続される出力コンデンサと、第１と第２の整流素子の接続点に一端が接続されるブースト用コンデンサと、を有し、ブースト用コンデンサの他端に対して印加されるハイレベルとローレベルの信号により電荷が第１と第２の整流素子を順に移動して出力コンデンサに蓄積されることで出力端子を所定の電圧にするチャージポンプ回路において、出力端子からの帰還電圧と基準電圧の差を積分した電圧を出力する積分器と、入力端子と第１の整流素子との間に設けられ、前記積分器の出力電圧に応じた電流を第１の整流素子に流す可変電流源と、を備えてなることを特徴とする。

請求項２に記載のチャージポンプ回路は、請求項１に記載のチャージポンプ回路において、前記第１と第２の整流素子と直列に接続される１又は複数の整流素子を更に備えることを特徴とする。

請求項３に記載のチャージポンプ回路は、請求項１又は２に記載のチャージポンプ回路において、前記整流素子はダイオード素子であることを特徴とする。

請求項４に記載のチャージポンプ回路は、請求項１又は２に記載のチャージポンプ回路において、前記整流素子はスイッチ素子であり、第１と第２の整流素子は交互にオン・オフすることを特徴とする。

請求項５に記載のチャージポンプ回路は、請求項１〜４のいずれか１項に記載のチャージポンプ回路において、前記積分器は出力端子からの帰還電圧が反転入力端に入力され非反転入力端に前記基準電圧が入力されるオペアンプと、前記オペアンプの反転入力端に一端が接続される積分用コンデンサと、前記積分用コンデンサの他端に一端が接続され他端が前記オペアンプの出力に接続される積分用抵抗と、を備え、前記オペアンプの出力が前記積分器の出力電圧として出力されることを特徴とする。

請求項６に記載のチャージポンプ回路は、請求項１〜５のいずれか１項に記載のチャージポンプ回路において、前記ブースト用コンデンサの他端に対して、クロック信号に応じてハイレベルとローレベルの信号が印加されることを特徴とする。

請求項７に記載のチャージポンプ回路は、請求項４に記載のチャージポンプ回路において、前記スイッチ素子はＭＯＳトランジスタであることを特徴とする。

請求項８に記載のチャージポンプ回路は、請求項４に記載のチャージポンプ回路において、前記スイッチ素子はバイポーラトランジスタであることを特徴とする。

請求項９に記載のチャージポンプ回路は、請求項１〜８のいずれか１項に記載のチャージポンプ回路において、前記積分器は出力端子の電圧を抵抗分割した電圧が前記帰還電圧として入力されることを特徴とする。

請求項１０に記載のチャージポンプ回路は、請求項３に記載のチャージポンプ回路において、前記ダイオード素子は、ゲートとドレインを接続したＭＯＳトランジスタであることを特徴とする。

本発明に係るチャージポンプ回路は、出力端子からの帰還電圧と基準電圧の差を積分した電圧を出力する積分器と、入力端子と第１の整流素子との間に設けられ、積分器の出力電圧に応じた電流を流す可変電流源と、を有することにより第１と第２の整流素子を移動する電荷を制御することができ、その結果、負荷が軽い場合でも出力電圧のリップルの周期を短くリップル電圧を小さくすることができる。

以下、本発明の最良の実施形態を図面を参照しながら説明する。図１は本発明の実施形態であるチャージポンプ回路の回路図である。このチャージポンプ回路１は、電源電圧Ｖ_ＤＤが入力される入力端子７と、クロック信号ＣＬＫが入力されるクロック入力端子８と、接続される負荷に昇圧した所定の電圧を出力する出力端子９と、を有する。入力端子７と出力端子９の間には、ダイオード素子である第１と第２の整流素子１０、１１が直列に接続される。なお、ダイオード素子として、図１ではＰＮ接合のダイオードを示しているが、ゲートとドレインを接続したＭＯＳ型のトランジスタなどを用いることも可能である。出力端子９には、出力コンデンサ１２と、出力電圧を分圧する抵抗１３と抵抗１４の直列体と、が接続される。出力コンデンサ１２は、リップル電圧をできるだけ抑制するために大きな容量になっており、抵抗１３、１４は接地電位に向かって流れる電流を少なくするために高い抵抗値になっている。抵抗１３と抵抗１４の接続点の電圧は、帰還電圧として積分器１５に入力される。積分器１５は、帰還電圧と基準電圧Ｖ_ＲＥＦの差を積分した電圧を出力し、その出力電圧によりクロック反転器１６の後述する可変電流源３２の電流値を制御する。クロック反転器１６は、クロック入力端子８から入力されるクロック信号ＣＬＫを反転し、可変電流源３２の電流値に応じた波形の電圧を出力する。クロック反転器１６の出力には昇圧動作のためのブースト用コンデンサ１７の他端が接続され、ブースト用コンデンサ１７の一端は第１と第２の整流素子１０、１１の接続点に接続される。

次に、積分器１５とクロック反転器１６の内部回路を説明する。積分器１５は、オペアンプ２０、コンデンサ２１、抵抗２２を有し、オペアンプ２０の反転入力端子とコンデンサ２１の一端との間に抵抗１３と抵抗１４の接続点が接続される。オペアンプ２０は、非反転入力端子には基準電圧Ｖ_ＲＥＦが入力され、反転入力端子には前述した帰還電圧が入力され、出力端子から帰還電圧と基準電圧Ｖ_ＲＥＦの差を積分した電圧を出力する。そして、オペアンプ２０の出力端子が積分器１５の出力となる。コンデンサ２１の他端は抵抗２２の一端に接続され、抵抗２２の他端はオペアンプ２０の出力端子に接続される。なお、コンデンサ２１の容量は比較的小さくても構わないので、チャージポンプ回路１の構成要素の多くの部分を集積回路に集積した場合、積分器１５も集積可能となる。

クロック反転器１６は、ＰＭＯＳ型のトランジスタである電源側トランジスタ３０、ＮＭＯＳ型のトランジスタである接地側トランジスタ３１、可変電流源３２を有し、電源側トランジスタ３０と接地側トランジスタ３１のゲートはクロック入力端子８、電源側トランジスタ３０のソースは入力端子７、接地側トランジスタ３１のソースは可変電流源３２に接続される。電源側トランジスタ３０のドレインと接地側トランジスタ３１のドレインは互いに接続され、その接続点がクロック反転器１６の出力となる。可変電流源３２は接地電位に向かって電流を流し、前述したようにその電流値は積分器１５の出力電圧により制御される。なお、可変電流源３２は、入力端子７と電源側トランジスタ３０の間に設けることも可能である。

次に、チャージポンプ回路１の動作を説明する。入力端子７を介して電源電圧Ｖ_ＤＤから供給される電荷が、ブースト用コンデンサ１７の他端の電圧により第１と第２の整流素子１０、１１を順に移動して出力コンデンサ１２に蓄積される。それにより出力端子９から所定の電圧が出力される。電荷が第１と第２の整流素子１０、１１を順に移動するのを詳しく説明すると、クロック入力端子８のクロック信号ＣＬＫがハイレベルのとき、クロック反転器１６の出力電圧は下降し、ブースト用コンデンサ１７を介して第１の整流素子１０の負側の電圧も下降する。従って、第１の整流素子１０の正側から負側へ電荷が移動してブースト用コンデンサ１７に一時的に蓄えられる。次いで、クロック信号ＣＬＫがローレベルになると、クロック反転器１６の出力は上昇し、第１の整流素子１０の負側の電圧、すなわち第２の整流素子１１の正側の電圧も上昇する。そして、第２の整流素子１１の正側から負側へブースト用コンデンサ１７に一時的に蓄えられていた電荷が移動して出力コンデンサ１２に蓄積されるのである。

出力端子９の出力電圧は抵抗１３と抵抗１４により分圧され、それらの接続点の電圧、すなわち帰還電圧は積分器１５により積分される。可変電流源３２の電流値は、積分器１５の出力電圧（積分電圧）により、それが上昇すると大きく、それが下降すると小さくなるよう制御される。そして、この電流値によりクロック反転器１６の出力電圧が下降するときの下降の程度が制御され、その結果、第１と第２の整流素子１０、１１を移動する電荷が決まる。

具体的には、出力端子９につながる負荷が重くなると、積分器１５が出力する積分電圧は僅かに上昇して可変電流源３２の電流値は大きくなる。クロック反転器１６の出力電圧が下降するとき、可変電流源３２の電流値が大きいとその出力電圧の下降の程度が大きく、第１の整流素子１０の正側から負側へ移動する電荷が多くなる。逆に、出力端子９につながる負荷が軽くなると、積分器１５が出力する積分電圧は僅かに下降して可変電流源３２の電流値は小さくなる。クロック反転器１６の出力電圧が下降するとき、可変電流源３２の電流値が小さいとその出力電圧の下降の程度が小さく、第１の整流素子１０の正側から負側へ移動する電荷が少なくなる。そして、第１の整流素子１０を移動する電荷は、前述のように、第２の整流素子１１を移動して出力コンデンサ１２に蓄積される。

従って、第１と第２の整流素子を移動する電荷は負荷に応じて制御され、負荷が軽い場合は移動する電荷が少なくなるのでリップル電圧が小さくなる。また、リップル電圧が小さくなると、出力コンデンサ１２の放電量が非常に少なくてもリップルの周期は短い。また、昇圧動作が停止される期間は設けられていないが、無駄な電荷が第１と第２の整流素子１０、１１を移動しないので消費電流が抑制される。

次に、チャージポンプ回路の第１及び第２の整流素子としてスイッチ素子を用いた実施形態を図２に基づいて説明する。このチャージポンプ回路２は、チャージポンプ回路１と同様に、入力端子７、クロック入力端子８、出力端子９を有し、出力コンデンサ１２、出力電圧を分圧する抵抗１３と抵抗１４の直列体、積分器１５、クロック反転器１６、ブースト用コンデンサ１７を有している。入力端子７と出力端子９の間には、スイッチ素子であるＰＭＯＳ型のトランジスタの第１と第２の整流素子４０、４１が直列に接続される。第１の整流素子４０のゲートにはクロック信号ＣＬＫを反転する反転器４２の出力が接続され、第２の整流素子４１のゲートには反転器４２の出力を更に反転する反転器４３の出力が接続される。反転器４２、４３には、出力端子９の出力電圧が電源として供給される。

チャージポンプ回路２は全体としてはチャージポンプ回路１と同様に動作するが、ブースト用コンデンサ１７を介して第１の整流素子４０の負側の電圧が変化するのに同期して第１と第２の整流素子４０、４１が交互にオン・オフする。すなわち、クロック入力端子８のクロック信号ＣＬＫがハイレベルのとき、ブースト用コンデンサ１７を介して第１の整流素子４０の負側の電圧が下降すると共に第１の整流素子４０がオンして電荷がブースト用コンデンサ１７に一時的に蓄えられる。次いで、クロック信号ＣＬＫがローレベルになると、第１の整流素子４０の負側の電圧、すなわち第２の整流素子４１の正側の電圧が上昇すると共に第２の整流素子４１がオンしてブースト用コンデンサ１７に一時的に蓄えられていた電荷が出力コンデンサ１２に蓄積されるのである。

なお、スイッチ素子として、図２ではＰＭＯＳ型のトランジスタを示しているが、ＮＭＯＳ型のトランジスタなどを用いることも可能である。また、第１と第２の整流素子４０、４１のゲートを制御する信号にノンオーバラップの期間を設けることも可能である。これらの場合、反転器４２、４３の出力極性を変更したり遅延素子を追加したりすることが必要であるが、その方法は当業者には通常の技術なので説明は省略する。

次に、可変電流源が第１と第２の整流素子と直列に設けられた別の実施形態を図３に基づいて説明する。このチャージポンプ回路３は、チャージポンプ回路１と同様に、入力端子７、クロック入力端子８、出力端子９を有し、出力コンデンサ１２、出力電圧を分圧する抵抗１３と抵抗１４の直列体、積分器１５、ブースト用コンデンサ１７を有している。入力端子７と出力端子９の間には、ダイオード素子である第１と第２の整流素子１０、１１が直列に接続される。更に、入力端子７と第１の整流素子１０との間には、可変電流源５１が設けられる。可変電流源５１は積分器１５の出力電圧により制御される。また、ブースト用コンデンサ１７の他端はクロック反転器５２の出力に接続される。クロック反転器５２はクロック入力端子８から入力されるクロック信号ＣＬＫを反転して出力するが、可変電流源を有していない。

チャージポンプ回路３は全体としてはチャージポンプ回路１と同様に動作するが、可変電流源５１の電流値が積分器１５の出力する積分電圧により制御される。この電流値は単位時間当たりに移動できる電荷の量であるから、これにより第１と第２の整流素子１０、１１を移動する電荷が決まる。こうして、負荷が軽い場合、チャージポンプ回路１と同様に、リップル電圧が小さくなり、リップルの周期は短くなる。また、消費電流が抑制される。

なお、チャージポンプ回路３はチャージポンプ回路１を変形したものであるが、チャージポンプ回路２を変形し、第１及び第２の整流素子としてスイッチ素子を用いて可変電流源がそれらと直列に設けられるようにすることも可能である。

次に、入力端子７と出力端子９の間に第１と第２の整流素子のみならずそれ以上の数の整流素子を直列に接続して出力電圧を更に昇圧した実施形態を図４に基づいて説明する。このチャージポンプ回路４は、チャージポンプ回路１の構成要素に加え、第２の整流素子１１と出力端子９との間に第３の整流素子１１ａが設けられ、第２の整流素子１１と第３の整流素子１１ａとの接続点に一端が接続された第２のブースト用コンデンサ１７ａが設けられている。第２のブースト用コンデンサ１７ａの他端は、クロック反転器１６と同じ構成の第２のクロック反転器１６ａの出力に接続される。第２のクロック反転器１６ａの第２の電源側トランジスタ３０ａと第２の接地側トランジスタ３１ａのゲートは、クロック信号ＣＬＫを反転する反転器１８の出力に接続される。第２の可変電流源３２ａの電流値は、可変電流源３２と同様に、積分器１５の出力電圧により制御される。

かかるチャージポンプ回路４は、以下のように動作する。クロック信号ＣＬＫがハイレベルのとき、第１の整流素子１０の負側の電圧は下降し、第２の整流素子１１の負側の電圧は上昇する。従って、第１の整流素子１０の正側から負側に電荷が移動してブースト用コンデンサ１７に一時的に蓄えられると共に、第３の整流素子１１ａの正側から負側へ第２のブースト用コンデンサ１７ａに一時的に蓄えられた電荷が移動して出力コンデンサ１２に蓄積される。次いで、クロック信号ＣＬＫがローレベルになると、第１の整流素子１０の負側の電圧は上昇し、第２の整流素子１１の負側の電圧は下降する。従って、第２の整流素子１１の正側から負側へブースト用コンデンサ１７に一時的に蓄えられた電荷が移動して第２のブースト用コンデンサ１７ａに一時的に蓄えられる。

なお、場合によっては、２個のクロック反転器１６、１６ａの一方が可変電流源を有しないようにすることも可能である。いずれか１個の整流素子を移動する電荷を制御できればよい場合もあるからである。また、第３の整流素子１１ａに加えて更に多くの整流素子を設けることが可能なのは言うまでもない。また、チャージポンプ回路１と同様にして、チャージポンプ回路２、３も変形可能である。

以上、本発明の実施形態であるチャージポンプ回路について説明したが、本発明は、実施形態に記載したものに限られることなく、特許請求の範囲に記載した事項の範囲内でのさまざまな設計変更が可能である。例えば、積分器１５は他の内部回路で構成することも可能である。また、上記実施形態では出力電圧が正の値であるものを説明したが、出力電圧が負の値であるものについても本発明を適用することができる。また、ＭＯＳ型のトランジスタをバイポーラ型のトランジスタに置き換えることが可能なのは勿論である。

本発明の実施形態に係るチャージポンプ回路の回路図。本発明の別の実施形態に係るチャージポンプ回路の回路図。本発明の更に別の実施形態に係るチャージポンプ回路の回路図。本発明の更に別の実施形態に係るチャージポンプ回路の回路図。従来のチャージポンプ回路の回路図。

１、２、３、４チャージポンプ回路
７入力端子
８クロック入力端子
９出力端子
１０、４０第１の整流素子
１１、４１第２の整流素子
１２出力コンデンサ
１５積分器
１６クロック反転器
１７ブースト用コンデンサ
３０クロック反転器を構成する電源側トランジスタ
３１クロック反転器を構成する接地側トランジスタ
３２、５１可変電流源

Claims

入力端子と出力端子の間に直列に接続される第１と第２の整流素子と、出力端子に接続される出力コンデンサと、第１と第２の整流素子の接続点に一端が接続されるブースト用コンデンサと、を有し、ブースト用コンデンサの他端に対して印加されるハイレベルとローレベルの信号により電荷が第１と第２の整流素子を順に移動して出力コンデンサに蓄積されることで出力端子を所定の電圧にするチャージポンプ回路において、
出力端子からの帰還電圧と基準電圧の差を積分した電圧を出力する積分器と、
入力端子と第１の整流素子との間に設けられ、前記積分器の出力電圧に応じた電流を第１の整流素子に流す可変電流源と、
を備えてなることを特徴とするチャージポンプ回路。
請求項１に記載のチャージポンプ回路において、
前記第１と第２の整流素子と直列に接続される１又は複数の整流素子を更に備えることを特徴とするチャージポンプ回路。
請求項１又は２に記載のチャージポンプ回路において、
前記整流素子はダイオード素子であることを特徴とするチャージポンプ回路。
請求項１又は２に記載のチャージポンプ回路において、
前記整流素子はスイッチ素子であり、第１と第２の整流素子は交互にオン・オフすることを特徴とするチャージポンプ回路。
請求項１〜４のいずれか１項に記載のチャージポンプ回路において、
前記積分器は出力端子からの帰還電圧が反転入力端に入力され非反転入力端に前記基準電圧が入力されるオペアンプと、前記オペアンプの反転入力端に一端が接続される積分用コンデンサと、前記積分用コンデンサの他端に一端が接続され他端が前記オペアンプの出力に接続される積分用抵抗と、を備え、
前記オペアンプの出力が前記積分器の出力電圧として出力されることを特徴とするチャージポンプ回路。
請求項１〜５のいずれか１項に記載のチャージポンプ回路において、
前記ブースト用コンデンサの他端に対して、クロック信号に応じてハイレベルとローレベルの信号が印加されることを特徴とするチャージポンプ回路。
請求項４に記載のチャージポンプ回路において、
前記スイッチ素子はＭＯＳトランジスタであることを特徴とするチャージポンプ回路。
請求項４に記載のチャージポンプ回路において、
前記スイッチ素子はバイポーラトランジスタであることを特徴とするチャージポンプ回路。
請求項１〜８のいずれか１項に記載のチャージポンプ回路において、
前記積分器は出力端子の電圧を抵抗分割した電圧が前記帰還電圧として入力されることを特徴とするチャージポンプ回路。
請求項３に記載のチャージポンプ回路において、
前記ダイオード素子は、ゲートとドレインを接続したＭＯＳトランジスタであることを特徴とするチャージポンプ回路。