Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4670321B2 - Multilayer ceramic electronic components - Google Patents
[go: Go Back, main page]

JP4670321B2 - Multilayer ceramic electronic components - Google Patents

Multilayer ceramic electronic components Download PDF

Info

Publication number
JP4670321B2
JP4670321B2 JP2004333050A JP2004333050A JP4670321B2 JP 4670321 B2 JP4670321 B2 JP 4670321B2 JP 2004333050 A JP2004333050 A JP 2004333050A JP 2004333050 A JP2004333050 A JP 2004333050A JP 4670321 B2 JP4670321 B2 JP 4670321B2
Authority
JP
Japan
Prior art keywords
stress relaxation
electrode
electrodes
multilayer ceramic
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004333050A
Other languages
Japanese (ja)
Other versions
JP2006147689A (en
Inventor
修也 中尾
高博 本河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004333050A priority Critical patent/JP4670321B2/en
Publication of JP2006147689A publication Critical patent/JP2006147689A/en
Application granted granted Critical
Publication of JP4670321B2 publication Critical patent/JP4670321B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

この発明は、積層セラミック電子部品に関するもので、特に、プリント配線基板上に実装される積層セラミック電子部品に関するものである。   The present invention relates to a multilayer ceramic electronic component, and more particularly to a multilayer ceramic electronic component mounted on a printed wiring board.

この発明にとって興味ある、プリント配線基板上に実装される積層セラミック電子部品として、たとえば、特開2003−342063号公報(特許文献1)に記載されるような多層セラミック基板を構成するものがある。   As a multilayer ceramic electronic component mounted on a printed wiring board, which is of interest to the present invention, there is one that constitutes a multilayer ceramic substrate as described in, for example, Japanese Patent Application Laid-Open No. 2003-342063 (Patent Document 1).

多層セラミック基板は、それ自身がプリント配線基板上に実装された状態で用いられるため、プリント配線基板に接続される少なくとも2個の実装用電極を部品本体の一方主面上に備えている。これら実装用電極の各々は、プリント配線基板上の対応の導電ランドにそれぞれ半田付けされる。また、多層セラミック基板上には、必要に応じてチップ部品が搭載され、また、キャビティが設けられるものにあっては、キャビティ内に半導体素子のようなチップ部品が収容される。   Since the multilayer ceramic substrate is used in a state where it is mounted on the printed wiring board, it is provided with at least two mounting electrodes connected to the printed wiring substrate on one main surface of the component main body. Each of these mounting electrodes is soldered to a corresponding conductive land on the printed wiring board. On the multilayer ceramic substrate, chip components are mounted as necessary, and in the case where a cavity is provided, a chip component such as a semiconductor element is accommodated in the cavity.

このような多層セラミック基板が用いられる電子機器に対する小型化かつ軽量化の要望に応えるためには、多層セラミック基板についても、小型化かつ軽量化されることが望まれている。この要望に応えるためには、多層セラミック基板において、高密度配線を実現し、また、高密度配線を可能とするため、多層セラミック基板に備えるセラミック層を薄層化する必要がある。これら高密度配線および薄層化をより進めるにあたっては、セラミック層を構成する材料としてガラスセラミック組成物を用いることが有利である。   In order to meet the demand for reduction in size and weight for electronic devices using such a multilayer ceramic substrate, it is desired that the multilayer ceramic substrate also be reduced in size and weight. In order to meet this demand, in order to realize high-density wiring in a multilayer ceramic substrate and to enable high-density wiring, it is necessary to thin the ceramic layer provided in the multilayer ceramic substrate. In order to further advance these high-density wiring and thinning, it is advantageous to use a glass ceramic composition as a material constituting the ceramic layer.

しかしながら、ガラスセラミック組成物は、アルミナなどに比べて、その強度が低く、セラミック層の薄層化の結果として、多層セラミック基板が薄型化あるいは低背化されたとき、プリント配線基板への実装工程を実施する際、あるいは実装後において、機械的または熱的応力により、クラックが生じやすいという問題がある。特に、半田を用いて実装した後において、プリント配線基板に撓みが生じたときの多層セラミック基板の割れに対する強度は、多層セラミック基板の厚さが大きく影響する。このようなことから、多層セラミック基板の薄型化あるいは低背化を困難なものとしている。   However, the glass ceramic composition has a lower strength than alumina and the like, and when the multilayer ceramic substrate is thinned or reduced in height as a result of thinning of the ceramic layer, the mounting process to the printed wiring board There is a problem in that cracks are likely to occur due to mechanical or thermal stresses during or after mounting. In particular, the thickness of the multilayer ceramic substrate greatly affects the strength against cracking of the multilayer ceramic substrate when the printed wiring board is bent after mounting using solder. For this reason, it is difficult to reduce the thickness or height of the multilayer ceramic substrate.

なお、多層セラミック基板の強度向上のため、セラミック層を構成するガラスセラミック組成物に、セラミック繊維を混合したり、ガラス/セラミックの混合比率を下げたり、ガラスを結晶化ガラスとするなどの対策も講じられている。しかしながら、このような材料組成の調整による方法には、最適な材料組成を見出すための設計段階での手間が比較的煩雑であり、また、電気的特性を不所望なものとしてしまう可能性があるという問題がある。
特開2003−342063号公報
In order to improve the strength of the multilayer ceramic substrate, measures such as mixing ceramic fibers with the glass ceramic composition constituting the ceramic layer, lowering the glass / ceramic mixing ratio, and using glass as crystallized glass are also available. Has been taken. However, such a method by adjusting the material composition is relatively troublesome at the design stage for finding the optimum material composition, and may cause undesirable electrical characteristics. There is a problem.
JP 2003-342063 A

そこで、この発明の目的は、上述したような問題を解決し得る積層セラミック電子部品を提供しようとすることである。   Accordingly, an object of the present invention is to provide a multilayer ceramic electronic component capable of solving the above-described problems.

この発明は、主面方向にそれぞれ延びる複数のセラミック層が積層された構造を有する部品本体と、部品本体の一方主面上に形成された少なくとも2個の実装用電極とを備える、積層セラミック電子部品に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。   The present invention provides a multilayer ceramic electronic comprising a component body having a structure in which a plurality of ceramic layers each extending in a principal surface direction are laminated, and at least two mounting electrodes formed on one principal surface of the component body. The present invention is directed to a component, and is characterized by having the following configuration in order to solve the technical problem described above.

すなわち、部品本体は、同じ材料からなるセラミック層間の所定の界面に沿って形成された応力緩和用電極をさらに備えている。この応力緩和用電極は、少なくとも主面上での最も外側に位置する実装用電極に対向するように位置するとともに、部品本体の積層方向での中心よりも、これが対向する実装用電極が形成された主面により近接した位置に位置し、部品本体のすべての端面に露出し、かつこれが対向する実装用電極の面積以上の面積を有することを特徴としている。 That is, the component main body further includes a stress relaxation electrode formed along a predetermined interface between ceramic layers made of the same material. The stress relieving electrode is positioned so as to face at least the outermost mounting electrode on the main surface, and the mounting electrode is formed opposite to the center in the stacking direction of the component body. It is located at a position closer to the main surface, is exposed to all end faces of the component main body, and has an area larger than the area of the mounting electrodes facing each other.

この発明において、複数個の応力緩和用電極が、同じセラミック層間の界面に沿って形成されていることが好ましい。 In the present invention, it is preferable that a plurality of stress relaxation electrodes are formed along the interface between the same ceramic layers.

また、応力緩和用電極は、これが対向する実装用電極の主面方向での内側端部より内側の部分に対向する位置にまで延びていることが好ましい。   Moreover, it is preferable that the stress relaxation electrode extends to a position facing the inner portion of the mounting electrode facing the inner end portion in the main surface direction.

応力緩和用電極の厚みは、5μm以上であることが好ましい。   The thickness of the stress relaxation electrode is preferably 5 μm or more.

また、応力緩和用電極は、実装用電極と同等の熱膨張係数を有していることが好ましい。   The stress relaxation electrode preferably has a thermal expansion coefficient equivalent to that of the mounting electrode.

この発明において、応力緩和用電極は、セラミック層に比べて、弾性率が低く、変形しやすい性質をもっている。また、応力緩和用電極は、前述したように、部品本体の端面に露出し、また、これが対向する実装用電極の面積以上の面積を有している。   In the present invention, the stress relaxation electrode has a lower elastic modulus than the ceramic layer and has a property of being easily deformed. Further, as described above, the stress relaxation electrode is exposed on the end face of the component main body, and has an area that is equal to or larger than the area of the mounting electrode facing this.

これらのことから、積層セラミック電子部品が実装用電極を介してプリント配線基板上に実装された状態において、プリント配線基板が撓んだとき、これに応じて、応力緩和用電極よりプリント配線基板側にあるセラミック層については、プリント配線基板の撓みが実装用電極を介して伝わることによって撓むが、応力緩和用電極にあっては、前述したように、セラミック層に比べて変形しやすい性質を有しているため、厚み方向に変形することによって応力を吸収する。その結果、応力緩和用電極よりプリント配線基板とは逆側にあるセラミック層での撓み量が減じられ、積層セラミック電子部品において、破壊が生じにくくすること、すなわち完全に割れて分断されにくくすることができる。   Therefore, when the printed wiring board is bent in a state in which the multilayer ceramic electronic component is mounted on the printed wiring board via the mounting electrode, the printed circuit board side is more in response to the stress relaxation electrode. The ceramic layer is bent when the bending of the printed wiring board is transmitted through the mounting electrode. However, as described above, the stress relaxation electrode is more easily deformed than the ceramic layer. Since it has, it absorbs stress by deforming in the thickness direction. As a result, the amount of flexure in the ceramic layer on the opposite side of the printed wiring board from the stress relaxation electrode is reduced, making it difficult for the multilayer ceramic electronic component to break, i.e., completely cracked and difficult to break. Can do.

また、この発明によれば、応力緩和用電極が部品本体のすべての端面に露出しているので、応力緩和用電極の変形可能な度合いを増すことができ、そのため、より大きな応力に対応することが可能となり、積層セラミック電子部品を破壊に至らせることになる下限の撓み量をより大きくすることができる。 Further, according to the present invention, the stress relaxation electrodes are exposed to all of the end surface of the component main body, it is possible to increase the deformable degree of stress relaxation electrodes, therefore, it corresponds to greater stress Therefore, the lower limit deflection amount that would cause the multilayer ceramic electronic component to be destroyed can be further increased.

複数個の応力緩和用電極が、同じセラミック層間の界面に沿って形成されていると、応力緩和用電極によって緩和できる応力をより大きくすることができ、この場合にも、積層セラミック電子部品を破壊に至らせる下限の撓み量をより大きくすることができる。   If a plurality of stress relaxation electrodes are formed along the interface between the same ceramic layers, the stress that can be relaxed by the stress relaxation electrodes can be increased. In this case as well, the multilayer ceramic electronic component is destroyed. It is possible to further increase the lower limit deflection amount that leads to the above.

応力緩和用電極とこれが対向する実装用電極の主面方向での内側端部との位置関係について、応力緩和用電極が、実装用電極の主面方向での内側端部より内側の部分に対向する位置にまで延びていると、応力緩和用電極の面積が広くなり、積層セラミック電子部品における主面方向での比較的内側部分での撓み量を減じることができ、積層セラミック電子部品の破壊をより効果的に生じさせにくくすることができる。また、過剰な応力がかかったときには、実装用電極の内側端部を起点として、積層セラミック電子部品の内部に向かって積層方向に進むようにクラックが生じるが、応力緩和用電極の内側端部が実装用電極の内側端部より内側に位置していると、このクラックを応力緩和用電極までで止めることができる。これらのことから、積層セラミック電子部品の破壊を抑制する効果をより高めることができる。   Regarding the positional relationship between the stress relaxation electrode and the inner end in the main surface direction of the mounting electrode opposite to the stress relaxation electrode, the stress relaxation electrode faces the portion inside the inner end in the main surface direction of the mounting electrode. The area of the stress relaxation electrode is widened, and the amount of deflection at the relatively inner portion in the main surface direction of the multilayer ceramic electronic component can be reduced, and the multilayer ceramic electronic component can be destroyed. It can be made difficult to generate more effectively. In addition, when excessive stress is applied, cracks occur starting from the inner end of the mounting electrode and proceeding in the stacking direction toward the inside of the multilayer ceramic electronic component, but the inner end of the stress relaxation electrode If it is located inside the inner end of the mounting electrode, this crack can be stopped by the stress relaxation electrode. From these things, the effect which suppresses destruction of a multilayer ceramic electronic component can be heightened more.

応力緩和用電極の厚みが5μm以上と厚くされると、積層セラミック電子部品の破壊を抑制する効果をより確実なものとすることができる。   When the thickness of the stress relaxation electrode is increased to 5 μm or more, the effect of suppressing the destruction of the multilayer ceramic electronic component can be further ensured.

応力緩和用電極が、実装用電極と同等の熱膨張係数を有していると、積層セラミック電子部品を得るための焼成工程において、不均一な圧縮応力による変形を抑制することができる。   When the stress relaxation electrode has a thermal expansion coefficient equivalent to that of the mounting electrode, deformation due to non-uniform compressive stress can be suppressed in the firing step for obtaining the multilayer ceramic electronic component.

図1は、この発明の第1の実施形態による積層セラミック電子部品1を図解的に示す断面図である。図示した積層セラミック電子部品1は、発振子のための基板として用いられる多層セラミック基板を構成するものである。   FIG. 1 is a sectional view schematically showing a multilayer ceramic electronic component 1 according to a first embodiment of the present invention. The illustrated multilayer ceramic electronic component 1 constitutes a multilayer ceramic substrate used as a substrate for an oscillator.

積層セラミック電子部品1は、主面方向にそれぞれ延びる複数の絶縁体セラミック層2が積層された構造を有する部品本体3を備えている。部品本体3は、その積層構造を構成するものとして、誘電体セラミック層4をさらに備えている。誘電体セラミック層4の一方主面側には容量形成用電極5および6が形成され、これら容量形成用電極5および6に対して、誘電体セラミック層4を介して共通に対向するように、容量形成用電極7が形成される。   The multilayer ceramic electronic component 1 includes a component body 3 having a structure in which a plurality of insulator ceramic layers 2 each extending in the main surface direction are stacked. The component main body 3 further includes a dielectric ceramic layer 4 as a component of the laminated structure. Capacitor forming electrodes 5 and 6 are formed on one main surface side of the dielectric ceramic layer 4, and the capacitor forming electrodes 5 and 6 are commonly opposed to each other via the dielectric ceramic layer 4. A capacitance forming electrode 7 is formed.

部品本体3の上方主面8上には、いくつかの外部導体膜9および10が形成される。外部導体膜9および10の少なくとも一部は、この積層セラミック電子部品1上に搭載されるべきチップ部品(図示せず。)を電気的に接続するために用いられる。   Several external conductor films 9 and 10 are formed on the upper main surface 8 of the component body 3. At least a part of the external conductor films 9 and 10 is used for electrically connecting a chip component (not shown) to be mounted on the multilayer ceramic electronic component 1.

部品本体3の下方主面11上には、複数個の実装用電極12、13および14が形成される。これら実装用電極12〜14は、積層セラミック電子部品1をプリント配線基板(図示せず。)上に実装する際に用いられるものであり、たとえば半田付けにより、プリント配線基板側の導電ランドと電気的に接続されかつ機械的に固定される。   A plurality of mounting electrodes 12, 13 and 14 are formed on the lower main surface 11 of the component body 3. These mounting electrodes 12 to 14 are used when the multilayer ceramic electronic component 1 is mounted on a printed wiring board (not shown). For example, by soldering, the mounting electrodes 12 to 14 are electrically connected to the conductive lands on the printed wiring board side. Connected and mechanically fixed.

部品本体3の内部には、いくつかのビアホール導体15、16および17が設けられる。ビアホール導体15は、外部導体膜9、容量形成用電極5および実装用電極12を電気的に接続するように延びている。ビアホール導体16は、外部導体膜10、容量形成用電極6および実装用電極13を電気的に接続するように延びている。ビアホール導体17は、容量形成用電極7および実装用電極14を電気的に接続するように延びている。   Several via-hole conductors 15, 16 and 17 are provided inside the component body 3. The via-hole conductor 15 extends so as to electrically connect the external conductor film 9, the capacitance forming electrode 5, and the mounting electrode 12. The via-hole conductor 16 extends so as to electrically connect the external conductor film 10, the capacitance forming electrode 6, and the mounting electrode 13. The via-hole conductor 17 extends so as to electrically connect the capacitance forming electrode 7 and the mounting electrode 14.

このような積層セラミック電子部品1において、この発明の特徴的構成となる応力緩和用電極18、19、20および21が、部品本体3に備える同じ材料からなる絶縁体セラミック層2間の所定の界面に沿って形成されている。応力緩和用電極18および19は、部品本体3の積層方向での中心よりも、部品本体3の下方主面11により近接した位置に設けられ、応力緩和用電極20および21は、部品本体3の上方主面8により近接した位置に設けられている。また、応力緩和用電極18および19は、同じ絶縁体セラミック層2間の界面に沿って形成され、応力緩和用電極20および21についても、同じ絶縁体セラミック層2間の界面に沿って形成されている。 In such a multilayer ceramic electronic component 1, the stress relaxation electrodes 18, 19, 20, and 21, which are the characteristic configuration of the present invention, have predetermined interfaces between the insulating ceramic layers 2 made of the same material provided in the component body 3. It is formed along. Stress relaxation electrodes 18 and 19, the center in the stacking direction of the component body 3, provided closer position to the lower major surface 11 of the component body 3, the stress relaxation electrodes 20 and 21, component body 3 It is provided in the closer position to the upper major surface 8. The stress relaxation electrodes 18 and 19 are formed along the interface between the same insulator ceramic layers 2, and the stress relaxation electrodes 20 and 21 are formed along the interface between the same insulator ceramic layers 2. ing.

応力緩和用電極18および20は、下方主面11上での最も外側に位置する実装用電極12に対向するように位置している。また、応力緩和用電極18および20の各々の一方端部は、部品本体3の端面22に露出している状態が図示されている。また、応力緩和用電極18および20は、これらが対向する実装用電極12の面積以上の面積を有している。また、応力緩和用電極18および20の各々は、これらが対向する実装用電極12の主面方向での内側端部より内側の部分に対向する位置にまで延びている。 The stress relaxation electrodes 18 and 20 are located so as to face the mounting electrode 12 located on the outermost side on the lower main surface 11. In addition, a state in which one end of each of the stress relaxation electrodes 18 and 20 is exposed to the end surface 22 of the component main body 3 is illustrated . Further, the stress relaxation electrodes 18 and 20 have an area that is equal to or larger than the area of the mounting electrode 12 with which they are opposed. Further, each of the stress relaxation electrodes 18 and 20 extends to a position facing the inner portion of the mounting electrode 12 facing the inner end portion in the main surface direction.

同様に、応力緩和用電極19および21は、下方主面11上での最も外側に位置する実装用電極13に対向するように位置している。また、応力緩和用電極19および21は、各々の一方端部が部品本体3の端面23に露出している状態が図示され、かつこれらが対向する実装用電極13の面積以上の面積を有している。また、応力緩和用電極19および21の各々は、これらが対向する実装用電極13の主面方向での内側端部より内側の部分に対向する位置にまで延びている。 Similarly, the stress relaxation electrodes 19 and 21 are located so as to face the mounting electrode 13 located on the outermost side on the lower main surface 11. Further, the stress relaxation electrodes 19 and 21 are illustrated in a state where one end portions of each of the stress relaxation electrodes 19 and 21 are exposed on the end surface 23 of the component main body 3 and have an area that is equal to or larger than the area of the mounting electrode 13 facing each other. ing. In addition, each of the stress relaxation electrodes 19 and 21 extends to a position facing the inner portion of the mounting electrode 13 facing the inner end portion in the main surface direction.

このような構成の積層セラミック電子部品1において、一例として、応力緩和用電極18〜21の各々の厚みは5μmとされ、実装用電極12〜14ならびに外部導体膜9および10の各々の厚みは8μmとされ、容量形成用電極5〜7の各々の厚みは1.5μmとされる。   In the multilayer ceramic electronic component 1 having such a configuration, as an example, the thickness of each of the stress relaxation electrodes 18 to 21 is 5 μm, and the thickness of each of the mounting electrodes 12 to 14 and the external conductor films 9 and 10 is 8 μm. The thickness of each of the capacitance forming electrodes 5 to 7 is 1.5 μm.

積層セラミック電子部品1が実装用電極12〜14を介してプリント配線基板(図示せず。)上に実装された状態において、プリント配線基板が撓んだとき、これに応じて、応力緩和用電極18および19より下にある絶縁体セラミック層2については、プリント配線基板に伴われて撓むが、応力緩和用電極18〜21にあっては、厚み方向に変形することによって応力を吸収するように作用する。その結果、応力緩和用電極18および19より上にある絶縁体セラミック層2および誘電体セラミック層4での撓み量が減じられ、さらに、応力緩和用電極20および21より上にある絶縁体セラミック層20にあっては、撓み量がより減じられる。このようなことから、積層セラミック電子部品1の破壊を生じさせにくくすることができる。   When the multilayer ceramic electronic component 1 is mounted on the printed wiring board (not shown) via the mounting electrodes 12 to 14, when the printed wiring board is bent, the stress relaxation electrode is The insulator ceramic layer 2 below 18 and 19 bends along with the printed wiring board, but the stress relaxation electrodes 18 to 21 absorb stress by being deformed in the thickness direction. Act on. As a result, the amount of bending in the insulator ceramic layer 2 and the dielectric ceramic layer 4 above the stress relaxation electrodes 18 and 19 is reduced, and further, the insulator ceramic layer above the stress relaxation electrodes 20 and 21 is reduced. In the case of 20, the amount of bending is further reduced. For this reason, it is possible to make it difficult for the multilayer ceramic electronic component 1 to be broken.

上述した応力緩和用電極18〜21による積層セラミック電子部品1の破壊抑制作用からわかるように、実装用電極12〜14により近い応力緩和用電極18および19による破壊抑制作用が特に重要である。したがって、上方主面8に近接して設けられた応力緩和用電極20および21については、これらが省略されても、深刻な影響を及ぼすものではない。   As can be seen from the above-described destruction suppressing action of the multilayer ceramic electronic component 1 by the stress relaxation electrodes 18 to 21, the destruction suppressing action by the stress relaxation electrodes 18 and 19 closer to the mounting electrodes 12 to 14 is particularly important. Therefore, the stress relaxation electrodes 20 and 21 provided close to the upper main surface 8 do not have a serious influence even if they are omitted.

なお、この実施形態のように、応力緩和用電極が複数層にわたって位置されると、より大きな応力に対応することが可能になる。また、応力緩和用電極を設ける積層方向での位置は、任意に変更することができる。   As in this embodiment, when the stress relaxation electrodes are positioned over a plurality of layers, it is possible to cope with a larger stress. Further, the position in the stacking direction in which the stress relaxation electrode is provided can be arbitrarily changed.

積層セラミック電子部品1を製造するにあたっては、周知のように、絶縁体セラミック層2および誘電体セラミック層4の各々となるべきセラミックグリーンシートを作製する工程、ビアホール導体15〜17を形成するために特定のセラミックグリーンシートに貫通孔を設けかつ貫通孔に導電性ペーストを充填する工程、容量形成用電極5〜7、外部導体膜9および10、実装用電極12〜14ならびに応力緩和用電極18〜21の各々を形成するために特定のセラミックグリーンシート上に導電性ペーストを印刷により形成する工程、セラミックグリーンシートを所定の順序に従って積層しかつ積層方向にプレスする工程、ならびに積層して得られた生の積層体を焼成する工程が実施される。   In manufacturing the multilayer ceramic electronic component 1, as is well known, in order to form the via-hole conductors 15 to 17, a process for producing a ceramic green sheet to be each of the insulator ceramic layer 2 and the dielectric ceramic layer 4. A step of providing a through hole in a specific ceramic green sheet and filling the through hole with a conductive paste, capacitance forming electrodes 5 to 7, external conductor films 9 and 10, mounting electrodes 12 to 14, and stress relaxation electrodes 18 to 21. A process of forming a conductive paste on a specific ceramic green sheet by printing to form each of 21, a process of laminating ceramic green sheets according to a predetermined order and pressing in a laminating direction, and laminating A step of firing the raw laminate is performed.

なお、図示しないが、上記容量形成用電極5〜7、外部導体膜9および10ならびに実装用電極12〜14以外の電極もしくは導電膜、ならびに/または上記ビアホール導体15〜17以外のビアホール導体といった内部導体が、さらに、所定のセラミックグリーンシートに適宜形成されてもよい。   Although not shown in the drawing, the internal electrodes such as the capacitance forming electrodes 5 to 7, the external conductor films 9 and 10 and the electrodes or conductive films other than the mounting electrodes 12 to 14 and / or the via hole conductors other than the via hole conductors 15 to 17 are used. Further, the conductor may be appropriately formed on a predetermined ceramic green sheet.

上述した絶縁体セラミック層2となるべきセラミックグリーンシートは、セラミック粉末およびガラス粉末を含むスラリーまたはセラミック粉末を含むスラリーをシート状に成形することによって得られる。セラミック粉末としては、たとえばアルミナ粉末が用いられる。ガラス粉末としては、たとえば、アノーサイト系結晶化ガラス粉末、コージエライト系結晶化ガラス粉末、硼珪酸系ガラス粉末またはSiO2 −CaO−Al2 3 −MgO−B2 3 系ガラス粉末が用いられる。 The ceramic green sheet to be the insulator ceramic layer 2 described above is obtained by molding a slurry containing ceramic powder and glass powder or a slurry containing ceramic powder into a sheet. For example, alumina powder is used as the ceramic powder. As the glass powder, for example, anorthite crystallized glass powder, cordierite crystallized glass powder, borosilicate glass powder or SiO 2 —CaO—Al 2 O 3 —MgO—B 2 O 3 glass powder is used. .

誘電体セラミック層4となるべきセラミックグリーンシートは、誘電体セラミック粉末を含むスラリーをシート状に成形することによって得られる。誘電体セラミック粉末としては、たとえば、チタン酸バリウム粉末、チタン酸カルシウム粉末、アルミナ粉末、チタニア粉末またはジルコニア粉末などを用いることができる。また、スラリーには、上述した絶縁体セラミック層2のためのセラミックグリーンシートの場合と同様、ガラス成分が含まれていてもよい。   The ceramic green sheet to be the dielectric ceramic layer 4 is obtained by forming a slurry containing a dielectric ceramic powder into a sheet shape. As the dielectric ceramic powder, for example, barium titanate powder, calcium titanate powder, alumina powder, titania powder or zirconia powder can be used. Moreover, the glass component may be contained in the slurry similarly to the case of the ceramic green sheet for the insulator ceramic layer 2 mentioned above.

絶縁体セラミック層2および誘電体セラミック層4のいずれのためのセラミックグリーンシートの場合であっても、スラリーをシート状に成形するため、たとえばドクターブレード法が適用される。なお、セラミックグリーンシートを予め成形しておき、生の積層体を得るため、複数のセラミックグリーンシートを積層する方法を適用するのではなく、たとえば、スラリーをスプレー、ロール塗布または印刷することを繰り返して、生の積層体を得るようにしてもよい。   For example, a doctor blade method is applied to form the slurry into a sheet shape in the case of the ceramic green sheet for either the insulator ceramic layer 2 or the dielectric ceramic layer 4. In addition, in order to obtain a green laminate by pre-molding ceramic green sheets, instead of applying a method of laminating a plurality of ceramic green sheets, for example, repeating slurry spraying, roll coating or printing Thus, a raw laminate may be obtained.

また、前述した積層セラミック電子部品1の製造方法において用いられる導電性ペーストに含まれる導電成分としては、絶縁体セラミック層2および誘電体セラミック層4を得るための焼成工程で付与される温度で焼結するものであればよく、たとえば、銀、銅またはニッケルなどを用いることができる。   The conductive component contained in the conductive paste used in the method for manufacturing the multilayer ceramic electronic component 1 described above is fired at a temperature applied in the firing step for obtaining the insulator ceramic layer 2 and the dielectric ceramic layer 4. For example, silver, copper, nickel, or the like can be used.

特に、応力緩和用電極18〜21のための導電性ペーストについて言えば、外部導体膜9および10ならびに実装用電極12〜14のための導電性ペーストと同じ組成のものを用いることが好ましく、たとえ同じ組成でなくても、少なくとも同等の熱膨張係数を有するものを用いることが好ましい。応力緩和用電極18〜21と外部導体膜9および10ならびに実装用電極12〜14との間に挟まれた絶縁体セラミック層2の熱膨張係数は両電極の熱膨張係数より小さいため、焼成後に圧縮応力が残留することにより、撓みによって生じる引っ張り応力を相殺することができる。したがって、応力緩和用電極18〜21と外部導体膜9および10ならびに実装用電極12〜14との熱膨張係数が同じであると、絶縁体セラミック層2に均等な圧縮応力がかかるため、部品本体3の変形を生じさせにくくすることができる。   In particular, with regard to the conductive paste for the stress relaxation electrodes 18 to 21, it is preferable to use a paste having the same composition as the conductive paste for the external conductor films 9 and 10 and the mounting electrodes 12 to 14, for example. Even if they do not have the same composition, it is preferable to use one having at least an equivalent thermal expansion coefficient. Since the thermal expansion coefficient of the insulator ceramic layer 2 sandwiched between the stress relaxation electrodes 18 to 21 and the outer conductor films 9 and 10 and the mounting electrodes 12 to 14 is smaller than the thermal expansion coefficient of both electrodes, When the compressive stress remains, the tensile stress caused by the bending can be offset. Therefore, if the thermal expansion coefficients of the stress relaxation electrodes 18 to 21 and the external conductor films 9 and 10 and the mounting electrodes 12 to 14 are the same, an even compressive stress is applied to the insulator ceramic layer 2, so that the component body 3 can be made difficult to cause.

なお、応力緩和用電極18〜21の弾性率は、外部導体膜9および10ならびに実装用電極12〜14と実質的に同等であるが、絶縁体セラミック層2および誘電体セラミック層4と比べて低い。そのため、前述したように、応力緩和用電極18〜21は、厚み方向に変形することによって応力を吸収するように作用するのである。   The elastic modulus of the stress relaxation electrodes 18 to 21 is substantially the same as that of the outer conductor films 9 and 10 and the mounting electrodes 12 to 14, but compared to the insulator ceramic layer 2 and the dielectric ceramic layer 4. Low. Therefore, as described above, the stress relaxation electrodes 18 to 21 act to absorb stress by being deformed in the thickness direction.

図2は、この発明の第2の実施形態による積層セラミック電子部品31を図解的に示す断面図である。図示した積層セラミック電子部品31は、積層セラミックコンデンサを構成するものである。   FIG. 2 is a sectional view schematically showing a multilayer ceramic electronic component 31 according to a second embodiment of the present invention. The illustrated multilayer ceramic electronic component 31 constitutes a multilayer ceramic capacitor.

積層セラミック電子部品31は、主面方向にそれぞれ延びる複数の誘電体セラミック層32が積層された構造を有する部品本体33を備えている。部品本体33は、また、特定の誘電体セラミック層32を介して互いに対向する第1および第2の容量形成用電極34および35を備えている。第1および第2の容量形成用電極34および35は、複数組設けられ、部品本体33の積層方向に関して、交互に配置される。   The multilayer ceramic electronic component 31 includes a component body 33 having a structure in which a plurality of dielectric ceramic layers 32 extending in the principal surface direction are stacked. The component body 33 also includes first and second capacitance forming electrodes 34 and 35 that face each other with a specific dielectric ceramic layer 32 interposed therebetween. A plurality of sets of first and second capacitance forming electrodes 34 and 35 are provided, and are alternately arranged in the stacking direction of the component main body 33.

部品本体33の上方主面36の相対向する端部には、それぞれ、外部導体膜37および38が形成される。部品本体33の下方主面39の相対向する端部には、それぞれ、実装用電極40および41が形成される。これら実装用電極40および41は、積層セラミック電子部品31をプリント配線基板(図示せず。)上に実装する際に用いられるものであり、たとえば半田付けにより、プリント配線基板側の導電ランドと電気的に接続されかつ機械的に固定される。   External conductor films 37 and 38 are formed at opposite ends of the upper main surface 36 of the component body 33, respectively. Mounting electrodes 40 and 41 are formed on opposite ends of the lower main surface 39 of the component body 33, respectively. These mounting electrodes 40 and 41 are used when the multilayer ceramic electronic component 31 is mounted on a printed wiring board (not shown). For example, by soldering, the mounting electrodes 40 and 41 are electrically connected to the conductive lands on the printed wiring board side. Connected and mechanically fixed.

部品本体33の内部には、ビアホール導体42および43が設けられる。ビアホール導体42は、外部導体膜37と実装用電極40とを電気的に接続するように延び、その中間部において、第1の容量形成用電極34と電気的に接続される。ビアホール導体43は、外部導体膜38と実装用電極41とを電気的に接続するように延び、その中間部において、第2の容量形成用電極35と電気的に接続される。   Via hole conductors 42 and 43 are provided inside the component main body 33. The via-hole conductor 42 extends so as to electrically connect the external conductor film 37 and the mounting electrode 40, and is electrically connected to the first capacitance forming electrode 34 at an intermediate portion thereof. The via-hole conductor 43 extends so as to electrically connect the external conductor film 38 and the mounting electrode 41, and is electrically connected to the second capacitance forming electrode 35 at an intermediate portion thereof.

このような積層セラミック電子部品31において、この発明の特徴的構成となる応力緩和用電極44および45が、部品本体33に備える同じ材料からなる誘電体セラミック層32間の所定の界面に沿って形成されている。応力緩和用電極44および45は、部品本体33の積層方向での中心よりも、部品本体33の下方主面39により近接した位置であって、同じ誘電体セラミック層32間の界面に沿って形成されている。 In such a multilayer ceramic electronic component 31, the stress relaxation electrodes 44 and 45, which are a characteristic configuration of the present invention, are formed along a predetermined interface between the dielectric ceramic layers 32 made of the same material provided in the component body 33. Has been. Stress relaxation electrodes 44 and 45, the center in the stacking direction of the component body 33, a closer position to the lower major surface 39 of the component body 33, along the interface between the same dielectric ceramic layer 32 Is formed.

一方の応力緩和用電極44は、実装用電極40に対向するように位置している。また、応力緩和用電極44の一方端部は、部品本体33の端面46に露出している状態が図示されている。また、応力緩和用電極44は、実装用電極40の面積以上の面積を有している。また、応力緩和用電極44は、実装用電極40の主面方向での内側端部より内側の部分に対向する位置にまで延びている。 One stress relaxation electrode 44 is positioned so as to face the mounting electrode 40. Further, the state where one end portion of the stress relaxation electrode 44 is exposed to the end face 46 of the component main body 33 is illustrated . Further, the stress relaxation electrode 44 has an area larger than the area of the mounting electrode 40. Further, the stress relaxation electrode 44 extends to a position facing an inner portion of the mounting electrode 40 from the inner end portion in the main surface direction.

同様に、他方の応力緩和用電極45は、実装用電極41に対向するように位置している。また、応力緩和用電極45は、その一方端部が部品本体33の端面47に露出している状態が図示され、かつ実装用電極41の面積以上の面積を有している。また、応力緩和用電極45は、実装用電極41の主面方向での内側端部より内側の部分に対向する位置にまで延びている。 Similarly, the other stress relaxation electrode 45 is positioned so as to face the mounting electrode 41. Further, the stress relaxation electrode 45 is shown in a state where one end thereof is exposed to the end surface 47 of the component main body 33, and has an area larger than the area of the mounting electrode 41. Further, the stress relaxation electrode 45 extends to a position facing the inner portion of the mounting electrode 41 from the inner end in the main surface direction.

このような構成の積層セラミック電子部品31が実装用電極40および41を介してプリント配線基板(図示せず。)上に実装された状態において、プリント配線基板が撓んだとき、これに応じて、応力緩和用電極44および45より下にある誘電体セラミック層32については、プリント配線基板に伴われて撓むが、応力緩和用電極44および45は、厚み方向に変形することによって応力を吸収するように作用する。その結果、応力緩和用電極44および45より上にある誘電体セラミック層32での撓み量が減じられ、積層セラミック電子部品31の破壊を生じさせにくくすることができる。   When the multilayer ceramic electronic component 31 having such a configuration is mounted on a printed wiring board (not shown) via the mounting electrodes 40 and 41, when the printed wiring board is bent, the multilayer ceramic electronic component 31 is accordingly responded. The dielectric ceramic layer 32 below the stress relaxation electrodes 44 and 45 bends along with the printed wiring board, but the stress relaxation electrodes 44 and 45 absorb stress by being deformed in the thickness direction. Acts like As a result, the amount of deflection in the dielectric ceramic layer 32 above the stress relaxation electrodes 44 and 45 can be reduced, and the multilayer ceramic electronic component 31 can be made less likely to be broken.

なお、積層セラミック電子部品31において、応力緩和用電極が複数層にわたって形成されてもよい。特に、図示した応力緩和用電極44および45に対して上下対称の位置に、もう1組の応力緩和用電極が形成されると、外部導体膜37および38と実装用電極40および41との各々の使い方を逆にすることが可能となり、実装に際しての積層セラミック電子部品の上下に関する方向性をなくすことができる。   In the multilayer ceramic electronic component 31, the stress relaxation electrode may be formed over a plurality of layers. In particular, when another set of stress relaxation electrodes is formed at positions symmetrical with respect to the illustrated stress relaxation electrodes 44 and 45, the external conductor films 37 and 38 and the mounting electrodes 40 and 41 are respectively provided. Can be reversed, and the direction of the laminated ceramic electronic component in the vertical direction during mounting can be eliminated.

図3は、実装用電極に対する応力緩和用電極の配置についての種々の例を説明するための図である。図3には、積層セラミック電子部品51を下方から見た図が示されている。より特定的には、(A)は、部品本体52の下方主面53が示され、(B−1)〜(B−6)は、部品本体52での応力緩和用電極が通る断面を示している。   FIG. 3 is a diagram for explaining various examples of the arrangement of the stress relaxation electrode with respect to the mounting electrode. FIG. 3 shows a view of the multilayer ceramic electronic component 51 as viewed from below. More specifically, (A) shows the lower main surface 53 of the component main body 52, and (B-1) to (B-6) show cross sections through which the stress relaxation electrodes in the component main body 52 pass. ing.

まず、図3(A)に示すように、積層セラミック電子部品51は、部品本体52の下方主面53上に形成される12個の実装用電極54〜65を備えている。これら実装用電極54〜65は、下方主面53の周縁部に沿うように配置されている。図3(B−1)〜(B−6)には、上述した実装用電極54〜65が破線で示されている。   First, as illustrated in FIG. 3A, the multilayer ceramic electronic component 51 includes twelve mounting electrodes 54 to 65 formed on the lower main surface 53 of the component main body 52. These mounting electrodes 54 to 65 are arranged along the peripheral edge of the lower main surface 53. 3B to 3B, the mounting electrodes 54 to 65 described above are indicated by broken lines.

図3(B−1)に示した例では、下方主面53上での角の部分に位置する実装用電極54、58、61および65にそれぞれ対向するように、応力緩和用電極66、67、68および69が配置されている。   In the example shown in FIG. 3B-1, the stress relaxation electrodes 66 and 67 are opposed to the mounting electrodes 54, 58, 61 and 65 located at the corners on the lower main surface 53. , 68 and 69 are arranged.

図3(B−2)に示した例では、図3(B−1)に示した応力緩和用電極66〜69に加えて、実装用電極55〜57、59、60および62〜64の各々に対向するように、応力緩和用電極70〜77が配置されている。   In the example shown in FIG. 3B-2, each of the mounting electrodes 55 to 57, 59, 60, and 62 to 64 in addition to the stress relaxation electrodes 66 to 69 shown in FIG. The stress relaxation electrodes 70 to 77 are arranged so as to oppose each other.

図3(B−3)に示した例では、部品本体52の下方主面53の長辺に沿って配列されている実装用電極54および55、実装用電極57および58、実装用電極61および62ならびに実装用電極64および65にそれぞれ対向するように、長手の応力緩和用電極78、79、80および81が配置されている。   In the example shown in FIG. 3 (B-3), mounting electrodes 54 and 55, mounting electrodes 57 and 58, mounting electrodes 61 and 58 arranged along the long side of the lower main surface 53 of the component body 52, and Longitudinal stress relaxation electrodes 78, 79, 80 and 81 are arranged so as to face 62 and mounting electrodes 64 and 65, respectively.

図3(B−4)に示した例では、部品本体52の下方主面53の短辺に沿うように配列された実装用電極54、59および61ならびに実装用電極58、60および65にそれぞれ対向するように、長手の応力緩和用電極82および83が配置されている。   In the example shown in FIG. 3B-4, the mounting electrodes 54, 59 and 61 and the mounting electrodes 58, 60 and 65 arranged along the short side of the lower main surface 53 of the component main body 52 are respectively provided. Longitudinal stress relaxation electrodes 82 and 83 are arranged so as to face each other.

図3(B−5)に示した例では、部品本体52の下方主面53の長手方向の端部側に位置する実装用電極54、55、59、61および62ならびに実装用電極57、58、60、64および65にそれぞれ対向するように、応力緩和用電極84および85が配置されている。   In the example shown in FIG. 3 (B-5), the mounting electrodes 54, 55, 59, 61 and 62 and the mounting electrodes 57, 58 located on the end side in the longitudinal direction of the lower main surface 53 of the component body 52 are used. , 60, 64 and 65 are arranged so as to oppose stress relief electrodes 84 and 85, respectively.

図3(B−6)に示した例では、実装用電極54〜65のすべてに共通に対向するように、1個の応力緩和用電極86が配置されている。応力緩和用電極86は、部品本体52の周囲領域にのみ形成されている。応力緩和用電極86による応力緩和作用の点では、このような形成態様で十分であるが、応力緩和用電極86は、部品本体52の所定の断面の全面にわたって形成されてもよい。   In the example shown in FIG. 3 (B-6), one stress relaxation electrode 86 is disposed so as to face all of the mounting electrodes 54 to 65 in common. The stress relaxation electrode 86 is formed only in the peripheral region of the component main body 52. Such a formation mode is sufficient in terms of the stress relaxation action of the stress relaxation electrode 86, but the stress relaxation electrode 86 may be formed over the entire predetermined cross section of the component main body 52.

図3に示した応力緩和用電極は、(B−1)〜(B−6)のいずれの例であっても、部品本体52のすべての端面87〜90に露出している。また、応力緩和用電極は、これが対向する実装用電極の主面方向での内側端部より内側の部分に対向する位置にまで延びている。   The stress relaxation electrode shown in FIG. 3 is exposed on all end faces 87 to 90 of the component main body 52 in any of the examples (B-1) to (B-6). Further, the stress relaxation electrode extends to a position facing the inner portion of the mounting electrode opposed to the inner end portion in the main surface direction.

なお、応力緩和用電極は、少なくとも部品本体の主面上での最も外側に位置する実装用電極に対向するように位置し、部品本体のすべての端面に露出し、かつこれが対向する実装用電極の面積以上の面積を有していればよく、したがって、図3(B−1)〜(B−6)に示した例以外の配置も可能である。 The stress relaxation electrode is positioned so as to face at least the outermost mounting electrode on the main surface of the component main body, and is exposed on all end surfaces of the component main body, and this is the mounting electrode facing this Therefore, an arrangement other than those shown in FIGS. 3B-1 to 3B-6 is also possible.

次に、この発明による効果を確認するために実施した実験例について説明する。   Next, experimental examples carried out to confirm the effects of the present invention will be described.

この実験例では、概略的に説明すると、図4に断面で示すような基本的構造を有する積層セラミック電子部品101を作製した。   In this experimental example, when schematically explained, a multilayer ceramic electronic component 101 having a basic structure as shown in cross section in FIG. 4 was produced.

積層セラミック電子部品101は、主面方向にそれぞれ延びる複数のセラミック層102が積層された構造を有する部品本体103を備えている。部品本体103の下方主面104上には、3個の実装用電極105、106および107が形成される。これら実装用電極105〜107の形状および配置については、図5を参照して後述する。   The multilayer ceramic electronic component 101 includes a component body 103 having a structure in which a plurality of ceramic layers 102 each extending in the principal surface direction are stacked. Three mounting electrodes 105, 106 and 107 are formed on the lower main surface 104 of the component main body 103. The shape and arrangement of the mounting electrodes 105 to 107 will be described later with reference to FIG.

部品本体103は、セラミック層102間の所定の界面に沿って形成された応力緩和用電極108を備えている。図4に示した応力緩和用電極108の形態は一例にすぎず、この実験例では、表1に示すように、応力緩和用電極108の形状、下方主面104から応力緩和用電極108までの寸法tおよび応力緩和用電極108の厚みを種々に異ならせた試料を作製した。   The component main body 103 includes a stress relaxation electrode 108 formed along a predetermined interface between the ceramic layers 102. The form of the stress relaxation electrode 108 shown in FIG. 4 is merely an example. In this experimental example, as shown in Table 1, the shape of the stress relaxation electrode 108, from the lower principal surface 104 to the stress relaxation electrode 108, is shown. Samples having different dimensions t and thicknesses of the stress relaxation electrode 108 were prepared.

Figure 0004670321
Figure 0004670321

表1の「応力緩和用電極形状」の欄に示された「a」〜「d」の記号は、図6の(a)〜(d)にそれぞれ対応している。なお、図6に示した応力緩和用電極108の種々の形状の詳細については、以下に図5を参照して説明する実装用電極105〜107の形状との関連で後に説明する。   The symbols “a” to “d” shown in the column of “stress relaxation electrode shape” in Table 1 correspond to (a) to (d) of FIG. The details of various shapes of the stress relaxation electrode 108 shown in FIG. 6 will be described later in relation to the shapes of the mounting electrodes 105 to 107 described below with reference to FIG.

図5には、積層セラミック電子部品101に備える部品本体103の下方主面104が示されている。下方主面104上において、実装用電極105〜107は、図5に示した形状および配置をもって形成されている。図5において、寸法を示す数値の単位は「mm」である。なお、図6および後述する図7においても、寸法を示す数値の単位は「mm」である。   FIG. 5 shows a lower main surface 104 of a component main body 103 included in the multilayer ceramic electronic component 101. On the lower main surface 104, the mounting electrodes 105 to 107 are formed with the shape and arrangement shown in FIG. In FIG. 5, the unit of the numerical value indicating the dimension is “mm”. In FIG. 6 and FIG. 7 to be described later, the unit of the numerical value indicating the dimension is “mm”.

図6を参照して、応力緩和用電極108の形状の詳細について説明する。   Details of the shape of the stress relaxation electrode 108 will be described with reference to FIG.

図6(a)に示した応力緩和用電極108は、部品本体103の所定の断面の全面にわたって形成される。この応力緩和用電極108は、当然のことながら、実装用電極105〜107に対向するように位置するという条件、部品本体103の端面に露出するという条件、およびこれが対向する実装用電極105〜107の面積以上を有するという条件を満たしている。さらに、応力緩和用電極108は、部品本体103のすべての端面に露出しているという条件、および応力緩和用電極108は、これが対向する実装用電極105〜107の主面方向での内側端部より内側の部分に対向する位置にまで延びているという条件を満たしている。   The stress relieving electrode 108 shown in FIG. 6A is formed over the entire surface of a predetermined cross section of the component main body 103. As a matter of course, the stress relaxation electrode 108 is positioned so as to face the mounting electrodes 105 to 107, is exposed to the end face of the component main body 103, and the mounting electrodes 105 to 107 facing this. The condition of having an area greater than or equal to is satisfied. Further, the stress relaxation electrode 108 is exposed to all end faces of the component main body 103, and the stress relaxation electrode 108 is an inner end portion in the main surface direction of the mounting electrodes 105 to 107 facing each other. The condition of extending to a position facing the inner part is satisfied.

なお、応力緩和用電極が部品本体の端面に露出するとは、応力緩和用電極が、部品本体の所定の端面に完全に露出していることを言い、その端部が少しでも端面の内側に位置しているものは、露出していないものとする。   Note that the stress relaxation electrode being exposed at the end surface of the component body means that the stress relaxation electrode is completely exposed at the predetermined end surface of the component body, and the end portion is positioned even slightly inside the end surface. What you are doing is not exposed.

図6(b)に示した応力緩和用電極108は、実装用電極105〜107にそれぞれ対向する部分に分割される。しかしながら、図6(b)に示した応力緩和用電極108は、少なくとも、部品本体103の端面に露出するという条件を満たしていない。そのため、後で示すように、セラミック電子部品の破壊を抑制することができない。   The stress relaxation electrode 108 shown in FIG. 6B is divided into portions facing the mounting electrodes 105 to 107, respectively. However, the stress relaxation electrode 108 shown in FIG. 6B does not satisfy at least the condition that it is exposed to the end face of the component main body 103. Therefore, as will be described later, it is not possible to suppress the destruction of the ceramic electronic component.

図6(c)に示した応力緩和用電極108は、実装用電極105〜107にそれぞれ対向する部分に分割される。この応力緩和用電極108は、図5をともに参照すればわかるように、実装用電極105〜107に対向するように位置するという条件、部品本体103の端面に露出するという条件、およびこれが対向する実装用電極105〜107の面積以上の面積を有するという条件に加えて、部品本体103のすべての端面に露出するという条件を満たしている。   The stress relaxation electrode 108 shown in FIG. 6C is divided into portions facing the mounting electrodes 105 to 107, respectively. As can be understood by referring to FIG. 5 together, the stress relaxation electrode 108 is positioned so as to face the mounting electrodes 105 to 107, is exposed to the end face of the component main body 103, and these are opposed to each other. In addition to the condition that the area is equal to or larger than the area of the mounting electrodes 105 to 107, the condition that all the end faces of the component main body 103 are exposed is satisfied.

図6(d)に示した応力緩和用電極108は、実装用電極105〜107にそれぞれ対向する部分に分割される。図6(d)に示した応力緩和用電極108は、上述の図6(c)に示した応力緩和用電極108の場合と同様、実装用電極105〜107に対向するように位置するという条件、部品本体103のすべての端面に露出するという条件、およびこれが対向する実装用電極105〜107の面積以上の面積を有するという条件を満たすばかりでなく、応力緩和用電極108は、これが対向する実装用電極105〜107の主面方向での内側端部より内側の部分に対向する位置にまで延びているという条件を満たしている。   The stress relaxation electrode 108 shown in FIG. 6D is divided into portions facing the mounting electrodes 105 to 107, respectively. The stress relieving electrode 108 shown in FIG. 6D is positioned so as to face the mounting electrodes 105 to 107 as in the case of the stress relieving electrode 108 shown in FIG. In addition to satisfying the condition that all the end faces of the component main body 103 are exposed and the area of the mounting electrodes 105 to 107 being equal to or larger than the area of the mounting electrodes 105 to 107 facing each other, the stress relaxation electrode 108 The condition that the electrodes 105 to 107 extend to a position facing the inner portion from the inner end portion in the main surface direction is satisfied.

以上説明したような各試料に係る積層セラミック電子部品101を作製するため、次のような工程を実施した。   In order to produce the multilayer ceramic electronic component 101 according to each sample as described above, the following steps were performed.

まず、試料となる積層セラミック電子部品101に備える部品本体103のセラミック層102となるべきセラミックグリーンシートを作製するため、次のような工程を実施した。   First, in order to produce a ceramic green sheet to be the ceramic layer 102 of the component main body 103 provided in the multilayer ceramic electronic component 101 as a sample, the following steps were performed.

平均粒径約4μmのSiO2 −CaO−Al2 3 −MgO−B2 3 系ガラス粉末60重量部と、平均粒径約0.5μmのアルミナ粉末40重量部と、分散媒としての水50重量部と、バインダとしてのポリビニルアルコール20重量部と、ポリカルボン酸系分散剤1重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、次いで、乾燥することによって、所定厚みのセラミックグリーンシートを得た。なお、セラミックグリーンシートの厚みについては、前掲の表1の「寸法t」に適合させるべく、得ようとする試料に応じて調整した。 60 parts by weight of SiO 2 —CaO—Al 2 O 3 —MgO—B 2 O 3 glass powder having an average particle size of about 4 μm, 40 parts by weight of alumina powder having an average particle size of about 0.5 μm, and water as a dispersion medium 50 parts by weight, 20 parts by weight of polyvinyl alcohol as a binder, and 1 part by weight of a polycarboxylic acid dispersant are mixed to form a slurry. After removing air bubbles from the slurry, the slurry is formed into a sheet by a doctor blade method. The ceramic green sheet having a predetermined thickness was obtained by molding and then drying. The thickness of the ceramic green sheet was adjusted according to the sample to be obtained so as to conform to the “dimension t” in Table 1 above.

他方、実装用電極105〜107および応力緩和用電極108を形成するための導電性ペーストとして、平均粒径約2μmの銀粉末を48重量部、バインダとしてのエチルセルロースを3重量部、および溶剤としてのテルペン系溶剤を49重量部含むものを用意した。   On the other hand, as a conductive paste for forming the mounting electrodes 105 to 107 and the stress relaxation electrode 108, 48 parts by weight of silver powder having an average particle diameter of about 2 μm, 3 parts by weight of ethyl cellulose as a binder, and as a solvent A solution containing 49 parts by weight of a terpene solvent was prepared.

次に、上記導電性ペーストを用いて、図6(a)〜(d)のいずれかの形状をもって応力緩和用電極108を印刷したセラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、積層方向にプレスし、さらに、最外層のセラミックグリーンシートの外表面上に、実装用電極105〜107を印刷により形成した。なお、表1に示すように、応力緩和用電極108については、上述の形状だけでなく、寸法tおよび厚みについても、試料により異ならせた。比較例1については、応力緩和用電極108を形成しなかった。   Next, using the conductive paste, a plurality of ceramic green sheets including a ceramic green sheet on which the stress relaxation electrode 108 is printed with any of the shapes shown in FIGS. Further, mounting electrodes 105 to 107 were formed on the outer surface of the outermost ceramic green sheet by printing. As shown in Table 1, regarding the stress relaxation electrode 108, not only the above-described shape but also the dimension t and thickness were varied depending on the sample. In Comparative Example 1, the stress relaxation electrode 108 was not formed.

次に、上述のようにして得られた生の積層体を、焼成後の寸法で3.2mm×1.3mmの平面寸法となるように切断した後、温度880℃で30分間焼成することによって、各試料に係る積層セラミック電子部品101を得た。なお、得られた積層セラミック電子部品101の厚みは200μmであった。   Next, the raw laminate obtained as described above is cut to have a planar size of 3.2 mm × 1.3 mm after firing, and then fired at a temperature of 880 ° C. for 30 minutes. The multilayer ceramic electronic component 101 according to each sample was obtained. The obtained multilayer ceramic electronic component 101 had a thickness of 200 μm.

次に、各試料に係る積層セラミック電子部品101を、半田リフロー法にて、図7に示すようなプリント配線基板109上に実装した。図7は、プリント配線基板109の一部を示す平面図である。図7には、積層セラミック電子部品101が破線で示されている。図7に示すように、プリント配線基板109は、積層セラミック電子部品101に備える実装用電極105、106および107にそれぞれ対応する導電ランド110、111および112を備えている。プリント回路基板109の厚みは1.6mmであった。   Next, the multilayer ceramic electronic component 101 according to each sample was mounted on a printed wiring board 109 as shown in FIG. 7 by a solder reflow method. FIG. 7 is a plan view showing a part of the printed wiring board 109. In FIG. 7, the multilayer ceramic electronic component 101 is indicated by a broken line. As shown in FIG. 7, the printed wiring board 109 includes conductive lands 110, 111, and 112 corresponding to the mounting electrodes 105, 106, and 107 included in the multilayer ceramic electronic component 101, respectively. The thickness of the printed circuit board 109 was 1.6 mm.

次に、上述のように積層セラミック電子部品101を実装したプリント配線基板109を、図8に示すように、スパンSが90mmとされた2つの支点113および114を与える支持台上に置いた。このとき、積層セラミック電子部品101が実装された側が下方へ向くようにした。   Next, the printed wiring board 109 on which the multilayer ceramic electronic component 101 was mounted as described above was placed on a support base providing two fulcrums 113 and 114 having a span S of 90 mm as shown in FIG. At this time, the side on which the multilayer ceramic electronic component 101 was mounted was made to face downward.

次に、プリント配線基板109を、支点113および114間の中央部において、矢印115で示すように、下方へ押圧し、プリント配線基板109を撓ませ、撓み量と積層セラミック電子部品101において生じ得る破壊との関係を調査した。   Next, the printed wiring board 109 is pressed downward at the center between the fulcrums 113 and 114 as indicated by an arrow 115 to bend the printed wiring board 109, and the amount of bending and the multilayer ceramic electronic component 101 can occur. The relationship with destruction was investigated.

より詳細には、撓み量を、プリント配線基板109の中央部の矢印115方向への変位量として表したとき、これを、0.5mm、1.0mm、1.5mm、2.0mm、2.5mm、3.0mm、3.5mm、4.0mmというように段階的に大きくしながら、各々の歪み量において、積層セラミック電子部品101に破壊が生じているか否かを、各々10個の試料について評価した。なお、積層セラミック電子部品101の破壊とは、積層セラミック電子部品101が完全に割れて分断した状態を言う。   More specifically, when the amount of bending is expressed as the amount of displacement in the direction of arrow 115 at the center of the printed wiring board 109, this is expressed as 0.5 mm, 1.0 mm, 1.5 mm, 2.0 mm, and 2. For each of the ten samples, whether or not the multilayer ceramic electronic component 101 is broken at each strain amount while increasing in steps such as 5 mm, 3.0 mm, 3.5 mm, and 4.0 mm. evaluated. The destruction of the multilayer ceramic electronic component 101 means a state in which the multilayer ceramic electronic component 101 is completely cracked and divided.

前掲の表1に示した「破壊発生最小撓み量」は、プリント配線基板109の撓み量を段階的に大きくしたとき、少なくとも1個の試料について破壊が生じたときに与えられていた撓み量を示している。   The “minimum amount of bending at which breakage occurs” shown in Table 1 above is the amount of bending that was given when at least one sample was broken when the amount of bending of the printed wiring board 109 was increased stepwise. Show.

また、この実験例では、破壊発生率も評価した。破壊発生率とは、段階的に大きくされた各撓み量の条件下で、10個の試料のうち、何個の試料において破壊が生じたかを示す比率であり、これを百分率で表した。   In this experimental example, the fracture occurrence rate was also evaluated. The fracture occurrence rate is a ratio indicating how many of the 10 samples were broken under the condition of each deflection amount increased stepwise, and this was expressed as a percentage.

表1に示した「破壊発生最小撓み量」について比較すると、なるほど、実施例1〜3および5〜8によれば、比較例1および2より優れた結果が得られている。以下において、実施例1〜8と比較例1および2相互間の比較を行なう。   Comparing the “destructive minimum deflection amount” shown in Table 1, the results are superior to those of Comparative Examples 1 and 2 according to Examples 1-3 and 5-8. In the following, Examples 1 to 8 and Comparative Examples 1 and 2 are compared with each other.

図9は、実施例1〜3および比較例1についての撓み量と破壊発生率との関係を示す図である。   FIG. 9 is a diagram illustrating the relationship between the amount of deflection and the failure occurrence rate for Examples 1 to 3 and Comparative Example 1.

図9を参照して、実施例1〜3は、比較例1と比較して、「破壊発生最小撓み量」が大きくなるばかりでなく、破壊発生率がより低くなっている。   Referring to FIG. 9, Examples 1 to 3 have not only “destructive minimum deflection amount” larger than Comparative Example 1, but also a lower failure occurrence rate.

また、実施例1〜3の間で比較すると、実施例1〜3は、表1に示すように、「応力緩和用電極形状」および「応力緩和用電極厚み」が同じであり、「寸法t」のみが異なっている。実施例1は、実施例2および3よりも「破壊発生最小撓み量」が大きく、優れた結果が得られている。一方、実施例2および3は、「破壊発生最小撓み量」については、同じ「1.0mm」となっている。このことから、応力緩和用電極は、実装用電極に近い位置に設けられると、「破壊発生最小撓み量」を大きくできることがわかる。   Further, when comparing between Examples 1 to 3, Examples 1 to 3 have the same “stress relaxation electrode shape” and “stress relaxation electrode thickness” as shown in Table 1, and “dimension t Only is different. In Example 1, the “minimum amount of occurrence of fracture” is larger than in Examples 2 and 3, and excellent results are obtained. On the other hand, Examples 2 and 3 have the same “1.0 mm” with respect to the “minimum amount of occurrence of breakage”. From this, it can be seen that when the stress relaxation electrode is provided at a position close to the mounting electrode, it is possible to increase the “minimum amount of bending at which fracture occurs”.

図10は、実施例2および4〜6ならびに比較例1についての撓み量と破壊発生率との関係を示す図である。   FIG. 10 is a diagram showing the relationship between the amount of deflection and the failure occurrence rate for Examples 2 and 4 to 6 and Comparative Example 1.

図10を参照して、実施例2および4〜6によれば、比較例1に比べて、破壊発生率がより低くなっている。ここで、特に、実施例4と比較例1とを比較すると、表1に示した「破壊発生最小撓み量」については、同じ「1.0mm」を示しているにも関わらず、図10に示した破壊発生率について比較すると、撓み量1.0mmにおいて、破壊発生率は、実施例4で40%であり、比較例1で70%となっている。すなわち、実施例4の方が、比較例1に比べて、破壊発生率が低く、破壊が生じにくくなっていることがわかる。   Referring to FIG. 10, according to Examples 2 and 4 to 6, the fracture occurrence rate is lower than that of Comparative Example 1. Here, in particular, when Example 4 and Comparative Example 1 are compared with each other, the “destructive minimum deflection amount” shown in Table 1 is shown in FIG. Comparing the indicated failure occurrence rates, the failure occurrence rate is 40% in Example 4 and 70% in Comparative Example 1 at a deflection amount of 1.0 mm. That is, it can be seen that Example 4 has a lower rate of destruction and is less likely to break than Comparative Example 1.

また、実施例2および4〜6の間で比較すると、表1に示すように、これらの試料は、「応力緩和用電極厚み」が異なっており、実施例4、2、5、6の順でより厚くなっている。このことは、表1に示した「破壊発生最小撓み量」に反映していて、「応力緩和用電極厚み」がより厚くなるほど、「破壊発生最小撓み量」がより大きくなっている。また、図10に示した破壊発生率に対しても、「応力緩和用電極厚み」の影響が及ぼされている。すなわち、「応力緩和用電極厚み」がより厚くなるほど、破壊発生率がより低くなる傾向がある。   Further, when comparing between Examples 2 and 4 to 6, as shown in Table 1, these samples differed in “thickness of stress relaxation electrode”, and in the order of Examples 4, 2, 5, and 6. It is thicker. This is reflected in the “minimum occurrence amount of fracture occurrence” shown in Table 1. As the “stress relaxation electrode thickness” becomes thicker, the “minimum occurrence amount of fracture occurrence” becomes larger. Also, the “stress relaxation electrode thickness” has an influence on the failure occurrence rate shown in FIG. That is, as the “stress relaxation electrode thickness” becomes thicker, the fracture occurrence rate tends to be lower.

特に、実施例2、5および6のように、「応力緩和用電極厚み」が5μm以上であるとき、「破壊発生最小撓み量」および破壊発生率の双方について、より優れた結果が得られている。   In particular, as in Examples 2, 5 and 6, when “stress relaxation electrode thickness” is 5 μm or more, better results were obtained for both “minimum amount of occurrence of fracture” and fracture rate. Yes.

さらに、表1に示した「応力緩和用電極形状」についての比較を行なう。実施例2、7および8は、表1に示すように、「寸法t」および「応力緩和用電極厚み」については同じであるが、「応力緩和用電極形状」が異なっている。しかしながら、「応力緩和用電極形状」が異なっていても、「破壊発生最小撓み量」については同じである。したがって、表1を見る限り、「応力緩和用電極形状」による差を見出すことができない。   Further, the “stress relaxation electrode shape” shown in Table 1 is compared. As shown in Table 1, Examples 2, 7 and 8 have the same “dimension t” and “stress relaxation electrode thickness” but different “stress relaxation electrode shapes”. However, even if the “stress relaxation electrode shape” is different, the “destructive minimum deflection amount” is the same. Therefore, as far as Table 1 is seen, it is impossible to find the difference due to the “stress relaxation electrode shape”.

そこで、「破壊発生最小撓み量」である1.5mmの撓み量の下での破壊発生率を比較すると、実施例2では、図10にも示されるように、30%であり、図示しないが、実施例7では50%であり、実施例8では40%であった。これらのことから、破壊防止効果の点において、実施例7、8、2の順でより優れた結果が得られたことがわかる。言い換えると、「応力緩和用電極形状」について言えば、図6に示した(a)が最も優れ、次いで、(d)、(c)の順となっていることがわかる。   Therefore, when the failure occurrence rate under the deflection amount of 1.5 mm that is the “minimum deflection amount at which fracture occurs” is compared, in Example 2, it is 30% as shown in FIG. In Example 7, it was 50%, and in Example 8, it was 40%. From these facts, it can be seen that superior results were obtained in the order of Examples 7, 8, and 2 in terms of the effect of preventing destruction. In other words, with regard to the “stress relaxation electrode shape”, it can be seen that (a) shown in FIG. 6 is the best, followed by (d) and (c) in this order.

また、比較例2に注目すると、表1に示すように、「応力緩和用電極形状」が図6に示した(b)であり、応力緩和用電極108が部品本体103のいずれの端面にも露出していない。このように、応力緩和用電極108が設けられても、それが部品本体103のいずれの端面にも露出していない場合には、表1に示すように、応力緩和用電極108が設けられていない比較例1と「破壊発生最小撓み量」が変わらず、また、破壊発生率についても、実質的に何ら改善されないことが確認されている。   Further, when attention is paid to Comparative Example 2, as shown in Table 1, the “stress relaxation electrode shape” is (b) shown in FIG. 6, and the stress relaxation electrode 108 is formed on any end face of the component main body 103. Not exposed. Thus, even if the stress relaxation electrode 108 is provided, if it is not exposed at any end face of the component main body 103, the stress relaxation electrode 108 is provided as shown in Table 1. It has been confirmed that the comparative example 1 and the “minimum amount of occurrence of breakage” do not change, and the breakage occurrence rate is not substantially improved at all.

この発明の第1の実施形態による積層セラミック電子部品1を図解的に示す断面図である。1 is a cross-sectional view schematically showing a multilayer ceramic electronic component 1 according to a first embodiment of the present invention. この発明の第2の実施形態による積層セラミック電子部品31を図解的に示す断面図である。It is sectional drawing which shows schematically the multilayer ceramic electronic component 31 by 2nd Embodiment of this invention. この発明において適用され得る、実装用電極に対する応力緩和用電極の配置についてのいくつかの例を示す、積層セラミック電子部品51を下方から見た図である。It is the figure which looked at the multilayer ceramic electronic component 51 from the bottom which shows some examples about arrangement | positioning of the electrode for stress relaxation with respect to the electrode for mounting which can be applied in this invention. 実験例において作製された積層セラミック電子部品101の基本的構造を図解的に示す断面図である。It is sectional drawing which shows the basic structure of the multilayer ceramic electronic component 101 produced in the experiment example schematically. 図4に示した積層セラミック電子部品101を、部品本体103の下方主面104側から示す図である。FIG. 5 is a view showing the multilayer ceramic electronic component 101 shown in FIG. 4 from the lower main surface 104 side of the component main body 103. 実験例において採用した応力緩和用電極108についての4種類の形状を示す図である。It is a figure which shows four types of shapes about the electrode 108 for stress relaxation employ | adopted in the experiment example. 実験例において用いたプリント配線基板109の一部を示す平面図である。It is a top view which shows a part of printed wiring board 109 used in the experiment example. 実験例において積層セラミック電子部品101の破壊を評価するためにプリント配線基板109を撓ませる操作を説明するための図である。It is a figure for demonstrating operation which bends the printed wiring board 109 in order to evaluate destruction of the multilayer ceramic electronic component 101 in an experiment example. 実験例において作製した実施例1〜3および比較例1についての撓み量と破壊発生率との関係を示す図である。It is a figure which shows the relationship between the amount of bending, and the failure occurrence rate about Examples 1-3 produced in the experiment example, and the comparative example 1. FIG. 実験例において作製した実施例2および4〜6ならびに比較例1についての撓み量と破壊発生率との関係を示す図である。It is a figure which shows the relationship between the deflection amount and the failure occurrence rate about Example 2 and 4-6 produced in the experiment example, and the comparative example 1. FIG.

符号の説明Explanation of symbols

1,31,51,101 積層セラミック電子部品
2 絶縁体セラミック層
3,33,52,103 部品本体
4,32 誘電体セラミック層
8,11,36,39,53,104 主面
12〜14,40,41,54〜65,105〜107 実装用電極
18〜21,44,45,66〜86,108 応力緩和用電極
22,23,46,47,87〜90 端面
102 セラミック層
109 プリント配線基板
1, 31, 51, 101 Multilayer ceramic electronic component 2 Insulator ceramic layer 3, 33, 52, 103 Component body 4, 32 Dielectric ceramic layer 8, 11, 36, 39, 53, 104 Main surface 12-14, 40 , 41, 54 to 65, 105 to 107 Mounting electrodes 18 to 21, 44, 45, 66 to 86, 108 Stress relief electrodes 22, 23, 46, 47, 87 to 90 End face 102 Ceramic layer 109 Printed wiring board

Claims (5)

主面方向にそれぞれ延びる複数のセラミック層が積層された構造を有する部品本体と、前記部品本体の一方主面上に形成された少なくとも2個の実装用電極とを備える、積層セラミック電子部品であって、
前記部品本体は、同じ材料からなる前記セラミック層間の所定の界面に沿って形成された応力緩和用電極をさらに備え、
前記応力緩和用電極は、少なくとも前記主面上での最も外側に位置する前記実装用電極に対向するように位置するとともに、前記部品本体の積層方向での中心よりも、これが対向する前記実装用電極が形成された前記主面により近接した位置に位置し、前記部品本体のすべての端面に露出し、かつこれが対向する前記実装用電極の面積以上の面積を有する、積層セラミック電子部品。
A multilayer ceramic electronic component comprising: a component main body having a structure in which a plurality of ceramic layers each extending in a main surface direction are laminated; and at least two mounting electrodes formed on one main surface of the component main body. And
The component body further includes a stress relaxation electrode formed along a predetermined interface between the ceramic layers made of the same material,
The stress relieving electrode is positioned so as to face at least the outermost mounting electrode on the main surface, and is opposed to the center of the component main body in the stacking direction. A multilayer ceramic electronic component located at a position closer to the main surface on which an electrode is formed, exposed to all end surfaces of the component body, and having an area equal to or larger than an area of the mounting electrode facing the main body.
複数個の前記応力緩和用電極が、同じ前記セラミック層間の界面に沿って形成されている、請求項1に記載の積層セラミック電子部品。 The multilayer ceramic electronic component according to claim 1, wherein the plurality of stress relaxation electrodes are formed along an interface between the same ceramic layers. 前記応力緩和用電極は、これが対向する前記実装用電極の前記主面方向での内側端部より内側の部分に対向する位置にまで延びている、請求項1または2に記載の積層セラミック電子部品。 3. The multilayer ceramic electronic component according to claim 1, wherein the stress relaxation electrode extends to a position facing an inner portion of the mounting electrode facing the inner end portion in the main surface direction. 4. . 前記応力緩和用電極の厚みは、5μm以上である、請求項1ないしのいずれかに記載の積層セラミック電子部品。 The thickness of the stress relaxation electrodes is 5μm or more, the laminated ceramic electronic component according to any of claims 1 to 3. 前記応力緩和用電極は、前記実装用電極と同等の熱膨張係数を有する、請求項1ないしのいずれかに記載の積層セラミック電子部品。 It said stress relaxation electrodes has a thermal expansion coefficient equivalent to that of the mounting electrode, the laminated ceramic electronic component according to any of claims 1 to 4.
JP2004333050A 2004-11-17 2004-11-17 Multilayer ceramic electronic components Expired - Fee Related JP4670321B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004333050A JP4670321B2 (en) 2004-11-17 2004-11-17 Multilayer ceramic electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004333050A JP4670321B2 (en) 2004-11-17 2004-11-17 Multilayer ceramic electronic components

Publications (2)

Publication Number Publication Date
JP2006147689A JP2006147689A (en) 2006-06-08
JP4670321B2 true JP4670321B2 (en) 2011-04-13

Family

ID=36627044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004333050A Expired - Fee Related JP4670321B2 (en) 2004-11-17 2004-11-17 Multilayer ceramic electronic components

Country Status (1)

Country Link
JP (1) JP4670321B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7590904B2 (en) * 2021-03-31 2024-11-27 Tdk株式会社 Multilayer Electronic Components

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265795A (en) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス Ceramic board with built-in capacitor
JP2000244130A (en) * 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd Wiring board, core board and method of manufacturing the same
JP3988300B2 (en) * 1999-02-08 2007-10-10 株式会社村田製作所 Bump electrode forming method of electronic component and electronic component
JP2001313469A (en) * 2000-02-23 2001-11-09 Ngk Spark Plug Co Ltd Wiring board with built-in capacitor
JP2002075780A (en) * 2000-08-23 2002-03-15 Matsushita Electric Ind Co Ltd Chip type electronic components

Also Published As

Publication number Publication date
JP2006147689A (en) 2006-06-08

Similar Documents

Publication Publication Date Title
JP7567146B2 (en) Multilayer ceramic electronic components and their mounting substrates
JP5303884B2 (en) Multilayer ceramic capacitor
JP7089404B2 (en) Ceramic electronic components and their manufacturing methods
KR101079382B1 (en) multilayer ceramic capacitor and fabricating method of the same
US20070278670A1 (en) Multilayer electronic component, electronic device, and method for producing multilayer electronic component
CN105308697B (en) Laminated ceramic capacitor
CN104051155A (en) Embedded multilayer ceramic electronic component and printed circuit board having the same
US8259434B2 (en) Multilayer ceramic capacitor and method of fabricating the same
JP2005136131A (en) Multilayer capacitor
JPH11340083A (en) Multilayer ceramic capacitors
JP6483400B2 (en) Multilayer capacitor and mounting structure
JP4788544B2 (en) Multilayer ceramic substrate and manufacturing method thereof
JP4670321B2 (en) Multilayer ceramic electronic components
WO2012014648A1 (en) Substrate-embedded capacitor, capacitor-integrated substrate provided with same, and method for producing substrate-embedded capacitor
JP4613878B2 (en) Multilayer substrate and manufacturing method thereof
JP4565381B2 (en) Laminated board
JP6377957B2 (en) Multilayer ceramic capacitor
JP2008109020A (en) Multiple chip components and multiple chip mounting boards
JP4442351B2 (en) Ceramic multilayer substrate and manufacturing method thereof
JP4646779B2 (en) Multilayer capacitor, multilayer capacitor mounting structure, and multilayer capacitor manufacturing method
WO2012014647A1 (en) Substrate-embedded capacitor, capacitor-integrated substrate provided with same, and method for producing substrate-embedded capacitor
JP2006216709A (en) Multilayer wiring board incorporating multilayer electronic component and multilayer electronic component
JP6616929B2 (en) Multilayer ceramic capacitor
JP2007173857A (en) Multilayer substrate and manufacturing method thereof
JP6527612B2 (en) Multilayer ceramic capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110103

R150 Certificate of patent or registration of utility model

Ref document number: 4670321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees