JP4673053B2 - 電荷転送装置 - Google Patents

Description

本発明は、電荷転送装置に関し、特に複数の画素列が１つの電荷転送列を共用する場合の電荷転送装置に関する。

近年、イメージセンサ等の電荷転送装置においては、画素の微細化、高解像度化が進んできている。画素の高解像度化に伴い、さまざまな電荷転送方式が開発され、実用化されている。このような電荷転送方式として、複数の画素列が電荷転送素子列を共用することにより、電荷転送素子列が占める面積を低減し、解像度をあげることが提案されている。特許文献１には、このように電荷転送素子列を共用する技術が開示されている。

また、解像度を上げるために隣接する画素の配置をずらして配置するスタッガード方式と言う方式も広く用いられている。図９は、高解像度化のために画素を１／４ピッチずらした４つの画素列（フォトダイオード列）が配置された電荷転送装置を示す図である。

図９に示された電荷転送装置では、フォトダイオード列２ａ、２ｂの間、およびフォトダイオード列２ｃ、２ｄの間に電荷転送素子列１ａ、１ｂが配置されている。図９に示した電荷転送素子列１ａ部分の平面構造の詳細図を図１０に示す。なお、この電荷転送素子列１ａの電荷転送素子は第１層ポリシリコン電極１０６に第２層ポリシリコン電極が一部重なるように形成されている。この電荷転送装置は、第１、第２のポリシリコン電極に駆動信号を印加して電荷転送動作を行うものであるが、簡略化のため第２のポリシリコン電極は省略して、第１層ポリシリコン電極１０６のみ示した構造を示す。

電荷転送素子列１ａの両側には、フォトダイオード列２ａ、２ｂが配置されている。フォトダイオード列２ａ、２ｂには画素分離のためのチャネルストッパ１０５が形成されている。このチャネルストッパ１０５の形成位置に基づいて、フォトダイオード列２ａ、２ｂは、１／４ピッチずらして配置されている。

電荷転送素子列１ａは、２相駆動される電荷転送素子列であり、第１の駆動信号φ１に基づいて動作する第１の電荷転送素子１２０と、第２の駆動信号に基づいて動作する第２の電荷転送素子１２１が交互に配置されている。

ここで、各フォトダイオード列の任意のフォトダイオード（画素）に注目して説明する。フォトダイオード列２ａ内のフォトダイオード２ａは、電荷転送素子列１ａ内の電荷転送素子に接続されている（図１０、Ａ部分参照）。この電荷転送素子は、そのゲート電極に与えられる第１の駆動信号φ１に基づいて動作する電荷転送素子１２０である。

フォトダイオード列２ｂには、フォトダイオード列２ａのフォトダイオードと１／４ピッチずらしてフォトダイオードが形成されている。このフォトダイオード、フォトダイオード列２ａのフォトダイオードと同じ電荷転送素子接続されている（図１０、Ｂ部分参照）。このようにフォトダイオード列２ａ、２ｂの各フォトダイオードは、電荷転送素子列１ａの第１の駆動信号に基づいて動作する電荷転送素子１２０に接続されている。

フォトダイオード列２ａ、２ｂの電荷転送素子列１ａと反対側には電荷排出用ゲート４ａ、４ｂが設けられている。

電荷転送素子列１ａは上述の通り２相駆動の電荷転送素子列である。駆動信号φ１、φ２は逆相のパルスである。この駆動信号を図１１に示す。

フォトダイオード列２ａに蓄積された電荷は、読み出しゲート３ａ、電極φ１がハイレベルのときに電荷転送素子１ａに読み出される。この時、読み出しゲート３ｂはロウレベルであり、フォトダイオード列２ｂの電荷は読み出されない。電荷転送素子部分に読み出された電荷は電極φ１、φ２の動作により電荷検出部１０へと転送される。次に読み出しゲート３ａがロウレベル、３ｂがハイレベル、電極φ１がハイレベルのとき、同様に２ｂの電荷が読み出され、その後、φ１、φ２の動作により電荷検出部１０へと転送される。つまり、フォトダイオード列２ａ、２ｂのフォトダイオードの電荷は、２回に分けて電荷検出部１０へ転送される。

この構造において両側のフォトダイオードの電荷は同じ第１の電荷転送素子１２０に読み出されるため、駆動信号φ１に基づいて動作する電荷転送素子の電極は読み出しゲート３ａおよび３ｂと重なる部分を持っている（図１０、Ａ、Ｂ部分参照）。それに対し、第２の駆動信号φ２で動作する電荷転送素子のゲート電極は３ａ、３ｂと重なる部分を持っていない。このため、駆動信号φ１で動作する第１の電荷転送素子１２０の第１層ポリシリコン電極と駆動信号φ２で動作する第２の電荷転送素子１２１の第１層ポリシリコン電極の面積を一致させることはできず、その電極容量に差が生じてしまう。

また、駆動信号φ１で動作する電荷転送素子の第１層ポリシリコン電極の形状に着目する。図１２は、図１０のＸ−Ｘ線の断面図と電位図を示している。この構造の場合、第１層ポリシリコン電極１０６の幅を、読み出しゲート３ａ側でＷ３、３ｂ側でＷ２、電荷転送領域中央でＷ１とすると、Ｗ３＞Ｗ１＞Ｗ２となる。この電位図を図１２の下段に示す。読み出しゲート３ａ側の第１ポリシリコン電極１０６は、幅がＷ３からＷ１に狭くなっており、狭くなる部分で電位ディップが発生する（図１２参照）。この電位図に見られるディップは、読み出しゲート３ａがハイレベルのときにフォトダイオードから電荷が読み出された後、読み出しゲート３ａがロウレベルのときに電荷の一部がディップに引っ掛かり残像の原因となる。一方、読み出しゲート３ｂ側は、第１層ポリシリコン電極の幅がＷ２からＷ１に広くなり、広くなる部分で電位勾配が急になり電荷はスムーズに読み出される。
特開２００２−２７０８１１号公報

上述したように、従来の電荷転送装置では、第１の電荷転送素子と第２の電荷転送素子とでゲート電極の形状が異なるため、ゲート電極の容量に差が生じてしまう場合があった。また、ゲート電極下の電位にディップが発生し、残像などの原因となる場合があった。

本発明の電荷転送装置は、第１の駆動信号に基づいて動作する第１の電荷転送素子と、第２の駆動信号に基づいて動作する第２の電荷転送素子が交互に配置された電荷転送素子列と、前記電荷転送素子列の一方に配置され、前記第１の電荷転送素子に接続される第１のフォトダイオード列と、前記電荷転送素子の他方に配置され、前記第２の電荷転送素子に接続される第２のフォトダイオード列を有している。この構成により、第１の電荷転送素子と第２の電荷転送素子に対称性を持たせることが可能となる。

本発明の電荷転送装置によれば、第１の電荷転送素子と第２の電荷転送素子を対称性を有するように形成することが可能である。また、ゲート電極下の電位にディップなどがなく、残像の原因となるような部分を取り除くことが可能である。

以下、図面に基づいて本発明の実施の形態について詳細に説明する。以下の説明では、図９に示したような４画素構成のスタッガード型フォトダイオード配列方式を用いた電荷転送装置を例に説明する。

本実施の形態の電荷転送装置は、複数の画素列（フォトダイオード列）２ａ、２ｂ、２ｃ、２ｄを有している。それぞれのフォトダイオード列２ａ〜２ｄは、複数の画素（フォトダイオード）を有している。フォトダイオード列２ａと２ｂは、その画素が１／４ピッチ互いにずれた状態で配置されている。フォトダイオード列２ｃと２ｄも、その画素が１／４ピッチ互いにずれた状態で配置されている。つまり、フォトダイオード列２ａ〜２ｄは１／４ピッチずつすれた状態で配置されている。

フォトダイオード列２ａと２ｂの間には電荷転送素子列１ａが配置され、フォトダイオード列２ｃと２ｄの間には電荷転送素子列１ｂが配置されている。電荷転送素子列１ａ、１ｂはそれぞれ複数の電荷転送素子を有している。

フォトダイオード列２ａに蓄積された電荷は、電荷転送素子列１ａを介して転送される。フォトダイオード列２ｂに蓄積された電荷も電荷転送素子列１ａを介して転送される。つまり、フォトダイオード列２ａおよび２ｂは、電荷転送素子列１ａを共用している。同様に、電荷転送素子列２ｃ、２ｄも電荷転送素子列１ｂを共用している。

フォトダイオード列２ａ、２ｂ、２ｃ、２ｄで蓄積された電荷は、電荷転送素子列１ａ、１ｂを介して電荷検出部１０へと転送され、電荷検出部１０で電圧信号に変換されて出力される。

以下、本発明の電荷転送装置について、１つの電荷転送素子列とその両側に配置されたフォトダイオード列に注目して説明する。つまり、２ａ〜２ｄは、その配置が異なっているのみで電荷転送素子列とフォトダイオード列の構造は同じであるため、以下の説明では電荷転送素子列１ａ、フォトダイオード列２ａ、２ｂを中心に説明する。

実施の形態１
図１は、実施の形態１の電荷転送装置の詳細な構造を示す図である。図１に示すように実施の形態１の電荷転送装置は、電荷転送素子列１ａ、画素列（フォトダイオード列）２ａ、２ｂ、読み出しゲート３ａ、３ｂおよび電荷排出用ゲート４ａ、４ｂを有している。

図１に示すように電荷転送素子列１ａの一方（図１では上側）に、第１のフォトダイオード列２ａが配置され、他方（図１では下側）に、第２のフォトダイオード列２ｂが配置されている。

フォトダイオード列２ａと電荷転送素子列１ａとの間には読み出しゲート３ａが配置されている。フォトダイオード列２ｂと電荷転送素子列１ａとの間には読み出しゲート３ｂが配置されている。

フォトダイオード列２ａの電荷転送素子列１ａと反対側（図１では上側）には、電荷排出用ゲート４ａが設けられている。同様に、フォトダイオード列２ｂの電荷転送素子列１ａと反対側（図１では下側）にも、電荷排出用ゲート４ｂが設けられている。

フォトダイオード列２ａ、２ｂは、複数の画素（フォトダイオード）が一列に配置されて構成されている。フォトダイオード列２ａ、２ｂの各フォトダイオードは、チャネルストッパ５で分離されている。フォトダイオード列２ａと２ｂでは、このチャネルストッパ５を形成する領域が、列方向（図１で左右の方向）に関して異なっている。このチャネルストッパ５の形成領域が異なることで、フォトダイオード列２ａと２ｃは、画素の配置が１／４ピッチずれた配置とされている。

電荷転送素子列１ａは、２相駆動される電荷転送素子列であり複数の電荷転送素子を有している。より詳細には第１の駆動信号φ１で駆動される第１の電荷転送素子２０と、第２の駆動信号φ２で駆動される第２の電荷転送素子２１が交互に配置されている。

図２は、図１のＡ−Ａ線に沿った断面図、図３は、図１のＢ−Ｂ線に沿った断面図である。本実施の形態の電荷転送装置の詳細な構造について図１乃至図３を用いて説明する。

図２に示すように本実施の形態の電荷転送素子列１ａは、Ｐ型半導体基板１００上にＮ型ウェル１０１が形成され、電荷転送層が形成されている。実施の形態１のＮ型ウェル１０１はフォトダイオード列２ａ、２ｂに挟まれた領域で、その幅（図１上下方向、Ｌ１参照）が一定である。つまり、Ｎ型ウェル１０１は、半導体基板上の電荷転送素子列１ａに合わせて実質的に矩形状に形成されている。このＮ型ウェル領域１０１内に複数のＮ⁻型ウェル領域１０２が形成されている。

この、Ｎ型ウェル１０１の上部には２層のポリシリコン電極（ゲート電極）が絶縁膜を介して配置されている。第１層ポリシリコン電極（第１ゲート電極）６はＮ型ウェル１０１上に絶縁膜を介して形成されている。第２層ポリシリコン電極（第２ゲート電極）７は、Ｎ⁻型ウェル１０２上に絶縁膜を介して形成されている。第２層ポリシリコン電極７はその一部が第１のポリシリコン電極上にオーバーラップするように形成されている（図２参照）。

本実施の形態の電荷転送素子列１ａは、電荷転送層１０１と第１層ポリシリコン電極６、第２層ポリシリコン電極７から形成される電荷転送素子が列方向（図１の左右方向）に複数個並んで形成されている。第１の駆動信号φ１で動作する素子を第１の電荷転送素子２０、第２の駆動信号φ２で動作する素子を第２の電荷転送素子２１とすると、電荷転送素子列１ａには第１の電荷転送素子２０と第２の電荷転送素子２１が交互に配置されている（図１、２参照）。

また、図１および図３に示すように、第１の電荷転送素子２０の第１層ポリシリコン電極６は、読み出しゲート３ａと重なる部分を持つように形成されている（図１、Ｃ部分参照）。第１の電荷転送素子２０の第１ポリシリコン電極６は、読み出しゲート３ｂとは重なる部分がないように形成されている。

一方で、図１に示すように、第２の電荷転送素子２１の第１ポリシリコン電極は、読み出しゲート３ｂと重なる部分を持つように形成されている（図１、Ｄ部分参照）。第２の電荷転送素子の第１層ポリシリコン電極６は、読み出しゲート３ａと重なる部分がないように形成されている。

同一素子の第１層ポリシリコン電極６と第２層ポリシリコン電極７はコンタクト８を介して電気的に接続されている（図１参照）。第２層ポリシリコン電極上にはアルミ配線が形成されアルミ配線からコンタクト９を介して第２層ポリシリコン電極７、第１層ポリシリコン電極６に駆動信号φ１、φ２が供給されている。コンタクト８、９は、第１の電荷転送素子であれば読み出しゲート３ｂ側、つまり第１の電荷転送素子と接続されないフォトダイオード列２ｂ側に形成されている。第２の電荷転送素子では、コンタクト８、９は、読み出しゲート３ａ側に形成されている。

このようにコンタクトを形成することで、第１の電荷転送素子、第２の電荷転送素子共に読み出しゲートと重なる部分の第１層ポリシリコン電極６の列方向（図１左右方向）の幅が電荷転送素子の中心部での第１層ポリシリコン電極幅よりも狭くなるように形成されている（図１参照）。つまり、第１層ポリシリコン電極６は、読み出しゲートとの重なりの部分で最もその幅が狭く、コンタクト形成部でその幅が最も大きくなる。

第１の電荷転送素子２０、第２の電荷転送素子２１の第１層ポリシリコン電極６を、上述のように形成することで、フォトダイオード列２ａのフォトダイオードは第１の電荷転送素子に接続され、フォトダイオード列２ｂのフォトダイオードは第２の電化転送素子に接続される。

つまり、本実施の形態ではフォトダイオード列２ａ、２ｂが共に第１の電荷転送素子２０に接続されることはなく、フォトダイオード列２ａは複数の第１の電荷転送素子（第１の電荷転送素子群）に、フォトダイオード列２ｂは複数の第２の電荷転送素子（第２の電荷転送素子群）に接続される。

このように構成した電荷転送装置の電荷転送動作について説明する。図４は本実施の形態の電荷転送素子列１ａに与えられる駆動信号を示した図である。図４に示した読み出し信号ＴＧ３ａ、ＴＧ３ｂは、それぞれ読み出しゲート３ａ、３ｂを駆動する信号であり、フォトダイオード列２ａ、２ｂに蓄積された電荷を読み出す際に活性化される信号である。２相駆動信号φ１、φ２は前述の電荷転送動作を行うためのパルス信号であり、互いに逆相の信号である。

光電変換によりフォトダイオード列２ａに蓄積された電荷は、読み出し信号ＴＧ３ａおよび駆動信号φ１がハイレベルの時に読み出される。読み出された電荷は第１の電荷転送素子群の下の電荷転送領域に蓄積される。この時、第１の電荷転送素子の第１のポリシリコン電極下が蓄積領域、第２のポリシリコン電極下がバリア領域となる。また、読み出し信号ＴＧ３ａがハイレベルとされているときは読み出し信号ＴＧ３ｂはロウレベルとされており、フォトダイオード列２ｂの電荷が読み出されてしまうことはない。

フォトダイオード列２ａの電荷の読み出しが終了すると、図４に示したように２相駆動信号φ１、φ２は電荷転送動作を行うために周期的に変化させられる。電荷転送素子列１ａは、駆動信号φ１、φ２に基づいて電荷検出部への電荷転送動作を行う。

フォトダイオード列２ａに蓄積された電荷の転送を終了すると、読み出し信号ＴＧ３ｂ、駆動信号φ２がハイレベルとされる。フォトダイオード列２ｂに蓄積された電荷は第２の電荷転送素子群の下の電荷転送領域に蓄積される。この時、読み出し信号３ａはロウレベルである。第２の電荷転送素子群の下に読み出された電荷は、駆動信号φ１、φ２により電荷検出部へと転送される。

本実施の形態の電荷転送装置によれば、フォトダイオード列２ａ、２ｂに蓄積された電荷が共に第１の電荷転送素子下部に読み出される構成とはなっていない。フォトダイオード列２ａは、第１の電荷転送素子群に接続され、フォトダイオード列２ｂは、第２の電荷転送素子群に接続されている。

従来の電荷転送装置では図１０に示したように第１の電荷転送素子の第１ポリシリコン電極１０６を読み出しゲート３ａ、３ｂと重なりを持つように形成する。そのため、第１の電荷転送素子と第２の電荷転送素子で、そのゲート電極の形状が非対称となってしまっていた。しかし、本実施の形態ではフォトダイオード列２ａ、２ｂが、それぞれ第１の電荷転送素子群、第２の電荷転送素子群に接続されるため第１層ポリシリコン電極６に対称性を持たせることが出来る（図１、ＣおよびＤ部分参照）。したがって、第１の電荷転送素子の電極面積と第２の電荷転送素子の電極面積を同一にすることができ、第１の電荷転送素子２０と第２の電荷転送素子２１でその容量などの特性が変わってしまうこともない。

図５は、本実施の形態のフォトダイオード列２ａから第１の電荷転送素子２０中心部までの電位を示す図である。なお、この図は図３と同様に図１のＢ−Ｂ線に沿った断面に対応している。上述したように本実施の形態によれば第１ポリシリコン電極６の幅は、読み出しゲート３ａ（あるいは３ｂ）と重なる部分の幅Ｗ２よりも電荷転送素子中央部の幅Ｗ１方が太くなるように形成されている。このため、電荷の読み出しの方向は第１ポリシリコン電極が細い部分から太い部分に向かって読み出される。このような電極形状とすることで、図５に示すように電荷転送素子の読み出しゲート部分から電荷転送素子中央部までは電位の変化が滑らかになっている。つまり、電荷を読み出す部分から電荷転送素子の中央付近までには、従来形成されてしまったような電位のディップは存在しない。読み出された電荷は電荷転送素子の中央付近に貯められるため、スムーズに電荷が読み出され、残像が発生してしまうようなこともない。第２の電荷転送素子２１に関しては図５を左右対称にしただけで同じ電位を示すため説明を省略する。

このように、実施の形態１の電荷転送装置によれば、フォトダイオード列２ａは、２相駆動される電荷転送素子列の第１の駆動信号に基づいて動作する第１の電荷転送素子群に接続され、フォトダイオード列２ｂは第２の駆動信号に基づいて動作する第２の電荷転送素子群に接続される。このため、第１の電荷転送素子と第２の電荷転送素子のポリシリコン電極を対称性を有する形状で形成することが出来る。この結果、第１の電荷駆動素子と第２の電荷駆動素子で特性が変化してしまうことはない。

また、第１の電荷転送素子が、フォトダイオード列２ａ、２ｂに接続される構成としないことで、電荷転送素子の第１ポリシリコン電極の形状を読み出しゲート側から電荷転送素子の中心に向かって太くなる形状とすることが可能である。この形状により、フォトダイオードに蓄積された電荷を読み出すときの電荷転送素子内での電位の勾配が緩やかとなり、電荷の読み出しをスムーズに行うことが可能となる。

実施の形態２
図６は、本発明の実施の形態２に関する電荷転送装置を示す平面図である。第１の実施の形態と共通の要素に関しては同一の符号を用いて、その説明を一部省略する。実施の形態２では、第１ポリシリコン電極６と第２ポリシリコン電極７および第２ポリシリコン電極７とアルミ配線を接続するコンタクトの位置が異なっている。また、電荷転送層となる拡散領域のＮ型ウェル１０１の形状も異なっている。

第１の実施の形態では第１層ポリシリコン電極６が読み出しゲートと重なりを持つ部分とは反対側にコンタクト８、９が形成されている（図１参照）。このような配置とすることで読み出しゲート側から電荷転送素子の中央に向かって第１層ポリシリコン電極６が太くなるように形成することができ、読み出し時の電位勾配を滑らかなものとしている。

実施の形態２では、コンタクト８、９が電荷転送素子の中央部に対して読み出しゲートと同じ側に形成されている（図６参照）。したがって読み出しゲート３ａと重なる部分の第１層ポリシリコン電極６は電荷転送素子の中央部よりも太くなってしまう。そこで、実施の形態２では電荷転送層であるＮ型ウェル領域（拡散領域）１０１の形状を変えることで、読み出し時の電位勾配を滑らかなものとしている。

実施の形態２の電荷転送装置のＮ型ウェル１０１の形状を図７に示す（図７、破線参照）。図７に示すようにＮ型ウェルは、１つの電荷転送素子内で、その形状が変化している。例えば第１の電荷転送素子２０下部のＮ型ウェル１０１は、読み出しゲート３ａと第１層ポリシリコン電極６の重なりの部分で、その列方向（図７左右方向）の幅が最も小さく、電荷転送素子２０の中央部に向かうにつれて徐々に長さが大きくなる形状となっている（図７、Ｇ部分参照）。便宜上、第１の電荷転送素子の下部に形成されるＮ型ウェルを、第１のウェル領域と呼ぶ。

第２の電荷転送素子下部のＮ型ウェル１０１についても同様に、読み出しゲート３ｂと第１層ポリシリコンが重なる部分で、その列方向の幅が最も小さい構造となっている（図７、Ｈ部分参照）。第２の電荷転送素子下部に形成されるＮ型ウェルを第２のウェル領域とすると、第１の拡散領域と第２の拡散領域は電荷転送素子列中央付近で連通している。つまり、実施の形態２のＮ型ウェル領域は第１のウェル、第２のウェルが連続的に形成され、互いに接続していることにより全体として、図７に示したような形状のＮ型ウェルとなる。

フォトダイオードに蓄積された電荷を読み出すときにはＮ型ウェル１０１に形成されるチャネルを介して電荷転送素子に電荷が読み出される。そのためＮ型ウェル１０１を図７に示したような構造とすることで、読み出しゲート側の第１層ポリシリコン電極が電荷転送素子中央部の第１層ポリシリコン電極より太くなってしまった場合でも、その電位分布にディップが生じてしまうのを防ぐことが可能となる。

このような形状のＮ型ウェル１０１を形成した際の電位分布を図８に示す。図８は、図７におけるＩ−Ｉ線の断面を示したものである。Ｎ型ウェル１０１の形状を変化させたことで、残像などの原因となりうるディップの形成は防がれている。

実施の形態２では、読み出しゲートと第１層ポリシリコン電極が重なりを持つ側にコンタクトを形成してもＮ型ウェルの形状を変えることで残像などの原因となるディップを防ぐことが可能である。また、実施の形態１と同様にフォトダイオード列２ａは第１の電荷転送素子に、２ｂは第２の電荷転送素子に接続されるため対称性を有する電荷転送素子列を形成することが可能である。また、実施の形態１では、高解像度化が進み、電荷転送素子間の間隔が狭くなると、第１層ポリシリコン電極の読み出しゲートとの重なりの部分の幅（Ｗ２）を極めて狭くしなければならず、読み出しが困難になる場合も考えられるが実施の形態２の電荷転送装置ではＮ型ウェルが勾配を持つ構造となっているので、第１層ポリシリコン電極の幅の自由度が向上する。

以上、詳細に説明したように本発明の実施の形態によれば、第１のフォトダイオード列２ａを第１の電荷転送素子に、第２のフォトダイオード列２ｂを第２の電荷転送素子に接続したことで、２列のフォトダイオード列が１列の電荷転送素子列を共用する場合でも、対称性を有する電荷転送素子列を形成することが可能である。また、対称性を有する電荷転送素子列を形成することで、電荷転送素子が接続されるフォトダイオードの読み出しゲートから電荷転送素子中央部までの電位分布にディップなどがない滑らかな電位分布とすることが出来る。したがって、ディップなどに起因する残像を抑えた高性能な電荷転送装置を提供することが可能である。

また、本発明は上記実施の形態に限られたものではなく、適宜変形することが可能である。例えば、実施の形態ではフォトダイオード列２ａ〜２ｄは、１／４ピッチずつすれた構成を説明したが２列のフォトダイオード列が１列の電荷転送素子列を共用する場合であればこの配置は適宜変更が可能である。

本発明の実施の形態１の電荷転送装置を示す上面図である。 本発明の実施の形態１の電荷転送装置を示す断面図である。 本発明の実施の形態１の電荷転送装置を示す断面図である。 本発明の電荷転送装置の駆動信号を示す図である。 本発明の実施の形態１の断面図、電位図である。 本発明の実施の形態２の電荷転送装置を示す上面図である。 本発明の実施の形態２のＮ型ウェル形状を示す上面図である。 本発明の実施の形態２の断面図、電位図である。 ４画素構成のスタッガード型フォトダイオード配列の電荷転送装置を示す図である。 従来の電荷転送装置を示す上面図である。 従来の電荷転送装置の駆動信号を示す図である。 従来の電荷転送装置の断面図、電位図である。

符号の説明

１ａ、１ｂ 電荷転送素子列
２ａ、２ｂ、２ｃ、２ｄ フォトダイオード列
３ａ、３ｂ、３ｃ、３ｄ 読み出しゲート
４ａ、４ｂ、４ｃ 電荷排出ゲート
５ チャネルストッパ
６ 第１層ポリシリコン電極
７ 第２層ポリシリコン電極
８、９ コンタクト
１０ 電荷検出回路
２０ 第１の電荷転送素子
２１ 第２の電荷転送素子
１００ Ｐ型基板
１０１ Ｎ型ウェル

Claims (7)

1. 第１の駆動信号に基づいて動作する第１の電荷転送素子と、第２の駆動信号に基づいて動作する第２の電荷転送素子が交互に配置された電荷転送素子列と、
   前記電荷転送素子列の一方に配置され、前記第１の電荷転送素子に接続されると共に前記第２の電荷転送素子には接続されない第１のフォトダイオード列と、
   前記電荷転送素子列の他方に配置され、前記第２の電荷転送素子に接続されると共に前記第１の電荷転送素子には接続されない第２のフォトダイオード列を有し、
   前記第１および第２の電荷転送素子は、それぞれ前記第１または第２のフォトダイオードからの電荷の読み出し方向に沿って電位勾配を有すると共に、互いに形状的な対称性を有する、
   電荷転送装置。
2. 前記第１および第２の電荷転送素子のゲート電極下部に形成されるウェル領域の幅が前記電荷の読み出し方向に沿って増加している、
   請求項１に記載の電荷転送装置。
3. 前記第１および第２の電荷転送素子の前記ゲート電極の幅が前記電荷の読み出し方向に沿って増加している、
   請求項１に記載の電荷転送装置。
   
4. 前記第１および第２の電荷転送素子のゲート電極の幅が前記電荷の読み出し方向に沿って縮小している、
   請求項２に記載の電荷転送装置。
5. 請求項１乃至４のいずれか１項に記載の電荷転送装置を複数有し、前記複数の電荷転送装置が列方向に１／ｎピッチ互いにずれた状態で配置されることを特長とする電荷転送装置。
6. 前記第１の電荷転送素子を構成するゲート電極と、前記第２の電荷転送素子を構成するゲート電極とは、同じ面積であることを特徴とする請求項１乃至５のいずれか１項に記載の電荷転送装置。
7. 前記第１の電荷転送素子のゲート電極は、前記第２のフォトダイオード列側に形成されたコンタクトを介して第１の駆動信号が供給された配線と電気的に接続され、
   前記第２の電荷転送素子のゲート電極は、前記第１のフォトダイオード列側に形成されたコンタクトを介して第２の駆動信号が供給された配線と電気的に接続されている、
   請求項１乃至６のいずれか１項に記載の電荷転送装置。

Images