JP4674063B2 - Photoelectric conversion element and manufacturing method thereof - Google Patents
Photoelectric conversion element and manufacturing method thereof Download PDFInfo
- Publication number
- JP4674063B2 JP4674063B2 JP2004210099A JP2004210099A JP4674063B2 JP 4674063 B2 JP4674063 B2 JP 4674063B2 JP 2004210099 A JP2004210099 A JP 2004210099A JP 2004210099 A JP2004210099 A JP 2004210099A JP 4674063 B2 JP4674063 B2 JP 4674063B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- photoelectric conversion
- conversion element
- back surface
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
本発明は,たとえばシリコン太陽電池などに用いられる光電変換素子及びその製造方法に関し,さらに詳しくは,裏面側にパッシベーション膜を形成した光電変換素子及びその製造方法に関する。 The present invention relates to a photoelectric conversion element used for, for example, a silicon solar cell and a manufacturing method thereof, and more specifically to a photoelectric conversion element having a passivation film formed on the back surface side and a manufacturing method thereof.
従来,光電変換効率の向上を目的として,光電変換素子の裏面(非光入射側)のオーム性電極と半導体基板の界面部において光励起キャリア(電子または正孔)の再結合損失を防ぎ,キャリアの収集効率を改善した太陽電池が知られている。この太陽電池は,p型シリコン半導体基板の裏面側に酸化シリコン膜等を形成し,裏面パッシベーションを行なうことにより,このp型半導体基板の内部を拡散する少数キャリア(電子)が多数キャリアと再結合して消滅する割合を低減して,キャリアの回収効率の改善,開放電圧の改善を図るものである。 Conventionally, for the purpose of improving photoelectric conversion efficiency, recombination loss of photoexcited carriers (electrons or holes) is prevented at the interface between the ohmic electrode on the back surface (non-light incident side) of the photoelectric conversion element and the semiconductor substrate, and Solar cells with improved collection efficiency are known. In this solar cell, a silicon oxide film or the like is formed on the back side of a p-type silicon semiconductor substrate, and backside passivation is performed so that minority carriers (electrons) that diffuse inside the p-type semiconductor substrate recombine with majority carriers. Thus, the rate of disappearance is reduced to improve carrier recovery efficiency and open circuit voltage.
この従来の太陽電池について,図7を参照しながら説明する。ここで図7は従来の太陽電池の断面構造を概略的に示したものである。同図に示すように,この太陽電池は,p型半導体基板51の光入射面(表面)側に,リンを不純物(ドナー)とするn型半導体層52,酸化シリコン膜層53が形成されている。また,受光面電極58が酸化シリコン膜層53を貫通してn型半導体層52に接続して形成されている。 This conventional solar cell will be described with reference to FIG. Here, FIG. 7 schematically shows a cross-sectional structure of a conventional solar cell. As shown in the figure, in this solar cell, an n-type semiconductor layer 52 and a silicon oxide film layer 53 containing phosphorus as an impurity (donor) are formed on the light incident surface (front surface) side of a p-type semiconductor substrate 51. Yes. A light-receiving surface electrode 58 is formed so as to penetrate the silicon oxide film layer 53 and connect to the n-type semiconductor layer 52.
一方,光入射面の反対(裏面)側には,以下に述べる裏面構造が形成されている。すなわち図7においては,裏面側に開口部54を設けて酸化シリコン膜層55を形成し,開口部54においてp型半導体基板51にボロンまたはアルミニウム等が拡散されたp+層56が形成されている。さらに,これら酸化シリコン膜層55とp+層56を覆うようにして裏面電極57が形成されている。
On the other hand, the back surface structure described below is formed on the side opposite to the light incident surface (back surface). That is, in FIG. 7, an opening 54 is provided on the back side to form a silicon oxide film layer 55, and a p + layer 56 in which boron or aluminum or the like is diffused is formed in the p-type semiconductor substrate 51 in the opening 54. Yes. Further, a
以下,このように形成された従来の太陽電池の各層の働きについて,光電変換効率の改善に寄与する裏面構造を中心に説明する。まず,p型半導体基板51およびn型半導体層52に光が入射すると,これらp型半導体およびn型半導体層51,52のそれぞれは,光により励起されて電子・正孔対を生成する。この電子・正孔対はp型半導体基板51とn型半導体層52との接合領域における界面電界の作用を受けて,電子がn型半導体層52側に,正孔がp型半導体基板51側に収集され,この結果,p型半導体基板51とn型半導体層52との間に光起電力が生じる。 Hereinafter, the function of each layer of the conventional solar cell thus formed will be described focusing on the back surface structure that contributes to the improvement of photoelectric conversion efficiency. First, when light enters the p-type semiconductor substrate 51 and the n-type semiconductor layer 52, each of the p-type semiconductor and the n-type semiconductor layers 51 and 52 is excited by light to generate electron / hole pairs. This electron-hole pair is subjected to the action of an interface electric field in the junction region between the p-type semiconductor substrate 51 and the n-type semiconductor layer 52, so that electrons are on the n-type semiconductor layer 52 side and holes are on the p-type semiconductor substrate 51 side. As a result, a photovoltaic force is generated between the p-type semiconductor substrate 51 and the n-type semiconductor layer 52.
このとき,酸化シリコン膜層55はp型半導体基板51の裏面表層部のシリコン原子の未結合手(再結合中心)を不活性化すると共に,禁制帯幅がp型半導体基板よりも広いことに起因してp型半導体基板51との間に電位障壁を形成する。この結果,少数キャリアが裏面表層部の再結合中心に捕捉されることがなくなり,しかも,電位障壁により裏面表層部から少数キャリアが酸化シリコン膜55内に流れ出ることがないので,この裏面表層部での再結合損失が抑制される(裏面パッシベーション効果)。 At this time, the silicon oxide film layer 55 inactivates dangling bonds (recombination centers) of silicon atoms on the back surface layer portion of the p-type semiconductor substrate 51 and has a wider forbidden band than the p-type semiconductor substrate. As a result, a potential barrier is formed with the p-type semiconductor substrate 51. As a result, minority carriers are not captured by the recombination center of the back surface layer portion, and minority carriers do not flow out from the back surface layer portion into the silicon oxide film 55 due to the potential barrier. The recombination loss is suppressed (back surface passivation effect).
また,p+層56はその禁制帯幅がp型半導体基板51よりも広いことに起因してp型半導体基板51との間に内部電界を形成する。この結果,裏面電極側に流れ出ようとする少数キャリア(電子)はこの内部電界によりp型半導体基板51の内部に押し戻され,裏面電極57との界面における再結合損失が抑制される(裏面電界効果)。
In addition, the p + layer 56 forms an internal electric field between the p + layer 56 and the p-type semiconductor substrate 51 because the forbidden band is wider than that of the p-type semiconductor substrate 51. As a result, minority carriers (electrons) trying to flow to the back electrode side are pushed back into the p-type semiconductor substrate 51 by this internal electric field, and recombination loss at the interface with the
このように従来の太陽電池の裏面側には,光励起されて生成したキャリアが再結合して消滅する割合を低減して,光電変換効率を向上させるために,裏面パッシベーション効果および裏面電界効果を生じる裏面構造が形成されている。現在までに世界最高の変換効率を記録したシリコン太陽電池は,この裏面構造を有している(例えば,非特許文献1及び2を参照。)。
As described above, the back surface of the conventional solar cell has a back surface passivation effect and a back surface field effect in order to reduce the rate at which the photoexcited carriers are recombined and disappear, thereby improving the photoelectric conversion efficiency. A back surface structure is formed. Silicon solar cells that have recorded the world's highest conversion efficiency to date have this backside structure (see, for example, Non-Patent
ここで,従来の太陽電池の裏面構造を形成する方法を簡単に説明する。 Here, a method for forming a back surface structure of a conventional solar cell will be briefly described.
まず,p型半導体基板51の裏面に熱酸化法あるいは化学気相成長法あるいは酸化シリコン含有塗布液を塗布して焼成する方法などを用いて酸化シリコン膜55を形成する。その後,酸化シリコン膜55に開口部54を設けるが,従来用いられてきたフォトリソグラフィー法に加え,最近では,プラズマエッチング法(例えば,非特許文献3を参照。)あるいはレーザーアブレーション法(例えば,非特許文献4を参照。)あるいはメカニカルアブレーション法(例えば,非特許文献5を参照。)などが提案されている。続いて,アルミニウム等の蒸着やアルミニウムペーストの印刷・熱処理により裏面電極57が形成される。
上述した,フォトリソグラフィー法あるいはプラズマエッチング法あるいはレーザーアブレーション法あるいはメカニカルアブレーション法といった酸化シリコン膜への開口方法は,いずれも大掛りで高価なプロセスであり,低コスト化という点で問題がある。 The above-described methods for opening the silicon oxide film such as the photolithography method, the plasma etching method, the laser ablation method, or the mechanical ablation method are large and expensive processes, and there is a problem in terms of cost reduction.
本発明はこのような問題に鑑みてなされたものであり,裏面パッシベーション効果を有する高効率な光電変換素子の製造方法を低コストに提供することを課題とする。 This invention is made | formed in view of such a problem, and makes it a subject to provide the manufacturing method of the highly efficient photoelectric conversion element which has a back surface passivation effect at low cost.
本発明の光電変換素子の製造方法は,裏面に凹凸を有する基板の裏面にパッシベーション膜を形成する工程と,凹部での厚さが選択的に厚くなるように裏面電極用材料を塗布する工程と,この材料を焼成することにより,裏面電極を形成するとともに,凹部においてのみパッシベーション膜を貫通する開口部を形成して,裏面電極と基板を電気的に接続させる裏面電極を形成する工程とを備える。
本発明の光電変換素子は,裏面に凹凸を有する半導体基板を用いた光電変換素子において,半導体基板裏面には,パッシベーション膜と裏面電極がこの順に形成されており,半導体基板の凹部において,裏面電極は,パッシベーション膜に設けられた開口部で前記半導体基板と接触しており,半導体基板の凹部以外の領域において,裏面電極は,半導体基板に対しパッシベーション膜を介している。
The method for producing a photoelectric conversion element of the present invention includes a step of forming a passivation film on the back surface of a substrate having irregularities on the back surface, and a step of applying a back electrode material so that the thickness at the concave portion is selectively increased. by firing the material, to form a back surface electrode, and forming a back electrode by forming an opening through the passivation film only in the recess, Ru back electrode and the substrate is electrically connected Is provided.
The photoelectric conversion element of the present invention is a photoelectric conversion element using a semiconductor substrate having irregularities on the back surface. A passivation film and a back electrode are formed in this order on the back surface of the semiconductor substrate. Is in contact with the semiconductor substrate through an opening provided in the passivation film, and in the region other than the concave portion of the semiconductor substrate, the back electrode is interposed through the passivation film with respect to the semiconductor substrate.
本発明によれば,凹凸を有する基板の凹部に,裏面電極用材料を選択的に厚く塗布し,これを焼成することにより,基板裏面のパッシベーション膜に開口部を形成する。従って,高価な装置を用いずに,また,複雑な工程を備えることなく,簡易かつ低コストに,裏面パッシベーション膜を有する高効率な光電変換素子を製造することができる。 According to the present invention, an opening is formed in the passivation film on the back surface of the substrate by selectively applying a thick material for the back electrode to the concave portion of the substrate having unevenness and baking the material. Therefore, a highly efficient photoelectric conversion element having a back surface passivation film can be manufactured easily and at low cost without using an expensive apparatus and without providing a complicated process.
1.光電変換素子の製造方法
本発明の光電変換素子の製造方法は,裏面に凹凸を有する半導体基板の裏面にパッシベーション膜を形成する工程と,凹部での厚さが選択的に厚くなるように裏面電極用材料を塗布する工程と,この材料を焼成することにより,凹部においてパッシベーション膜を貫通して基板に電気的に接続される裏面電極を形成する工程とを備える。
1. Method for Manufacturing Photoelectric Conversion Element The method for manufacturing a photoelectric conversion element according to the present invention includes a step of forming a passivation film on the back surface of a semiconductor substrate having irregularities on the back surface, and a back electrode so that the thickness at the recess is selectively increased. And a step of forming a back electrode that is electrically connected to the substrate through the passivation film in the recess by firing the material.
1−1.裏面に凹凸を有する半導体基板の裏面にパッシベーション膜を形成する工程
半導体基板は,シリコンなどの元素半導体基板又はGaAsなどの化合物半導体基板などからなる。基板裏面の凹凸は,例えば,特開2001−223172号公報に示されるように,例えば,凹凸を形成した基体上に,半導体層を成長させて作製することができる。また,平坦な裏面を有する基板の裏面に,機械的又は化学的な手段を用いて凹凸を形成してもよい。機械的な手段は,例えばダイシング装置による切削加工であり,化学的な手段は,例えばウェットエッチング法である。凹凸は,好ましくは,略周期的に形成される。凹凸は、基板裏面の少なくとも一部に形成されていればよい。凹凸は,好ましくは,その凹部の底のピッチが1〜3mmである。また,凹凸は,好ましくは,凹部の底と凸部の頂点との間の高さの差が20〜200μmであり,さらに好ましくは,50〜150μmである。このように凹凸を形成すると,周期的に,適切なピッチで,後述する開口部が形成されることになり,高効率な光電変換素子を形成することができるからである。なお,「裏面に凹凸を有する基板」には,平坦な基板の裏面に凹部が形成されている場合も含まれる。この場合,基板裏面の平坦部が凸部となる。また,凹部の形状は,溝状又は非貫通孔状の何れであってもよく,凹部の側面は,実質的に垂直又はテーパー状の何れであってもよい。
1-1. Step of forming a passivation film on the back surface of a semiconductor substrate having irregularities on the back surface The semiconductor substrate is composed of an elemental semiconductor substrate such as silicon or a compound semiconductor substrate such as GaAs. The unevenness on the back surface of the substrate can be produced, for example, by growing a semiconductor layer on a substrate on which unevenness is formed, as disclosed in JP-A-2001-223172. Further, unevenness may be formed on the back surface of the substrate having a flat back surface by using mechanical or chemical means. The mechanical means is, for example, cutting with a dicing apparatus, and the chemical means is, for example, a wet etching method. The irregularities are preferably formed substantially periodically. The unevenness may be formed on at least a part of the back surface of the substrate. The unevenness preferably has a bottom pitch of 1 to 3 mm. The unevenness is preferably such that the height difference between the bottom of the recess and the apex of the protrusion is 20 to 200 μm, and more preferably 50 to 150 μm. This is because when such irregularities are formed, openings described later are periodically formed at an appropriate pitch, and a highly efficient photoelectric conversion element can be formed. The “substrate having irregularities on the back surface” includes the case where a recess is formed on the back surface of a flat substrate. In this case, the flat part on the back surface of the substrate becomes a convex part. Further, the shape of the recess may be either a groove shape or a non-through hole shape, and the side surface of the recess may be substantially vertical or tapered.
パッシベーション膜としては,基板裏面の再結合中心を不活性化する機能を有する種々の膜を用いることができる。パッシベーション膜は,例えば,酸化シリコン,窒化シリコンなどからなる。パッシベーション膜は,基板の熱酸化法又はCVD法などで形成することができる。 As the passivation film, various films having a function of inactivating the recombination center on the back surface of the substrate can be used. The passivation film is made of, for example, silicon oxide or silicon nitride. The passivation film can be formed by thermal oxidation or CVD of the substrate.
1−2.凹部での厚さが選択的に厚くなるように裏面電極用材料を塗布する工程
裏面電極用材料は,例えば,印刷法などで塗布することができる。その他の方法であっても,凹部での厚さが選択的に厚くなるように裏面電極用材料を塗布できる方法であればよい。「凹部での厚さが選択的に厚くなる」とは,凹部に塗布される裏面電極用材料の厚さが,その他の部分(例えば凸部)に塗布される裏面電極用材料の厚さよりも厚くなることを意味する。裏面電極用材料は,後の焼成工程で発熱する材料からなる。このような材料を凹部に厚く塗布し,この状態で,この材料を焼成すると,凹部に開口部が形成される。また,裏面電極用材料は,好ましくは,基板と同一の導電型のドーパントを含む材料である。この場合,後の焼成工程で,開口部を形成した後,そのまま開口部近傍に,基板と同じ導電型の高濃度不純物領域を形成することができる。裏面電極用材料は,代表的には,アルミニウムペーストが用いられる。
1-2. The step of applying the back electrode material so that the thickness of the recess is selectively increased. The back electrode material can be applied by, for example, a printing method. Any other method may be used as long as the back electrode material can be applied so that the thickness of the recess is selectively increased. “The thickness at the concave portion is selectively increased” means that the thickness of the back electrode material applied to the concave portion is larger than the thickness of the back electrode material applied to other portions (for example, convex portions). Means thicker. The back electrode material is made of a material that generates heat in a subsequent firing step. When such a material is thickly applied to the recess and the material is fired in this state, an opening is formed in the recess. The back electrode material is preferably a material containing a dopant of the same conductivity type as that of the substrate. In this case, a high concentration impurity region having the same conductivity type as that of the substrate can be formed in the vicinity of the opening as it is after the opening is formed in the subsequent baking step. As the back electrode material, an aluminum paste is typically used.
1−3.この材料を焼成することにより,凹部においてパッシベーション膜を貫通して基板に電気的に接続される裏面電極を形成する工程
焼成は,例えば,温度プロファイルのピーク温度を700〜800℃として行われる。このとき,裏面電極用材料が厚く塗布されているほど,焼成時に多くの燃焼熱が放出され,所定厚さ以上に裏面電極用材料が塗布されている場所にのみ、パッシベーション膜に開口部が形成される。また,裏面電極用材料は,焼成により焼き固められ,前記開口部を介して基板に電気的に接続される裏面電極となる。
1-3. By firing this material, the step of forming a back electrode that penetrates the passivation film in the recess and is electrically connected to the substrate is performed, for example, at a peak temperature of the temperature profile of 700 to 800 ° C. At this time, the thicker the back electrode material is applied, the more combustion heat is released during firing, and an opening is formed in the passivation film only where the back electrode material is applied to a predetermined thickness or more. Is done. Further, the back electrode material is baked and hardened by baking, and becomes a back electrode electrically connected to the substrate through the opening.
2.光電変換素子
本発明の光電変換素子は,裏面に凹凸を有する半導体基板を用いた光電変換素子において,基板裏面にパッシベーション膜を介して裏面電極を有し,凹部においてパッシベーション膜に開口部を有し,開口部において裏面電極と基板が接触していることを特徴とする。
2. Photoelectric conversion element The photoelectric conversion element of the present invention is a photoelectric conversion element using a semiconductor substrate having irregularities on the back surface. The photoelectric conversion element has a back electrode through a passivation film on the back surface of the substrate, and has an opening in the passivation film at the recess. The back electrode and the substrate are in contact with each other at the opening.
光電変換素子の製造方法についての説明は,その趣旨に反しない限り,光電変換素子についても当てはまる。 The description of the method for manufacturing a photoelectric conversion element is also applicable to the photoelectric conversion element unless it is contrary to its purpose.
本発明の実施例1に係る光電変換素子の製造方法を,図1及び図2を用いて説明する。なお,図1は,本実施例の光電変換素子の製造工程を示す断面図であり,図2は,本実施例の光電変換素子の製造工程を示すプロセスフロー図である。 A method for manufacturing a photoelectric conversion element according to Example 1 of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view showing the manufacturing process of the photoelectric conversion element of this example, and FIG. 2 is a process flow diagram showing the manufacturing process of the photoelectric conversion element of this example.
まず,S21では,p型半導体基板1の両面にn型半導体層2を形成した。p型半導体基板1は,図1(a)に示すように,裏面に格子状に並んだ略均一な大きさ凹凸を有している。このような凹凸を有する基板は例えば,特開2001−223172号公報に示されるように,凹凸を形成した基体上に成長させて作製され,凹凸の大きさは,山−谷高さが100μm,ピッチは,2.5mmである。基板サイズは,50mm×50mm,基板の平均厚さは300μmである。この凹凸の形状やピッチは,基体の凹凸のパターンを変えることにより変更することができる。また,n型半導体層2は,オキシ塩化リンをソースとした熱拡散により不純物としてリンをp型半導体基板1内に拡散することにより,基板両面に形成する。
First, in S21, the n-
次に,S22では,基板1の表面側をレジスト等によって保護したうえで,裏面側のn型半導体層をフッ硝酸液によってエッチング除去し,表面側にのみn型半導体層2を残した。
Next, in S22, the surface side of the
次に,S23では,基板1の熱酸化を行い,基板表面および裏面に酸化シリコン膜3,5を形成した。このとき,裏面側の酸化シリコン膜5の厚さが厚すぎると,後に印刷・焼成するアルミニウムペーストが酸化シリコン膜5を突き抜けてp型シリコン基板1と接触しなくなるので,後の印刷工程で基板1に転写形成されるアルミニウムペーストの厚さに対応した厚さの酸化シリコン膜5を形成する。われわれの検討によれば,印刷直後のアルミニウムペーストの厚さと焼成貫通が可能な酸化シリコン膜の厚さには正の相関があり,具体的には,アルミニウムペーストの焼成を800℃で2分間行なうと,図3に示すような関係が得られた。例えば,印刷直後のアルミニウムペーストの厚さが50μmのときは,酸化シリコン膜の厚さが40nm以下であれば焼成貫通が可能である。また,酸化シリコン膜の形成については,熱酸化に限られるものではなく,プラズマCVD法によっても良いが,その場合,アルミニウムペーストの厚さと焼成貫通が可能な酸化シリコン膜の厚さの関係が熱酸化による酸化シリコン膜と異なるので注意が必要である。本実施例においては,厚さ50nmの酸化シリコン膜を熱酸化によって形成した。
Next, in S23, the
次に,S24では,裏面にアルミニウムペースト7を印刷した。ここまでの工程により,図1(a)に示す構造が得られた。このとき,基板裏面凹凸の凹部で約70μm,凸部で約20μmとなるように印刷条件を設定し,図1(a)に示すように,凹凸形状に応じてペースト7の厚さが変化するようにした。
Next, in S24, the
次に,このペースト7を焼成すると,図1(b)に示すように,ペースト7が厚くなる凹部でのみペーストの燃焼熱が大きくなって酸化シリコン膜5を貫通して開口部4が形成されると共にp+層6が形成された。また,同時に,ペースト7が焼き固められて裏面電極が形成された。焼成は800℃で2分間行なったが,ペースト厚さ60μm以上の部分でのみ酸化パッシベーション膜5を貫通した。
Next, when this
続いて,S25では,表面側に銀ペーストをグリッド状に印刷し,これを焼成して酸化シリコン膜3を貫通させることで受光面電極8を形成した。次に,p型シリコン基板1と裏面の酸化シリコン膜5の間の界面準位を低減するために水素雰囲気中でフォーミングガスアニールを行い(S26),最後に表面電極のハンダコートを行って太陽電池が完成した(S27)。
Subsequently, in S25, the light-receiving
なお,裏面電極として,p型基板にたいしてアルミニウムペーストを用いているが,ドーパントとしてシリコンに対して同一導電型を示すものを含むペーストであれば,基板導電型にあわせ種々のものが使用できる。 As the back electrode, an aluminum paste is used for the p-type substrate, but various pastes can be used in accordance with the substrate conductivity type as long as the paste contains the same conductivity type with respect to silicon as the dopant.
本発明の実施例2に係る光電変換素子の製造方法を,図2,図4及び図5を用いて説明する。図2のプロセスフロー図は,実施例1の説明でも用いたが,本実施例の製造工程は,基本的に実施例1のものと共通しているので,図2のプロセスフロー図は,本実施例の説明にも用いる。なお,図4及び図5は,本実施例の光電変換素子の製造工程を示し,各図において(a)は断面図であり,(b)は底面図である。 A method for manufacturing a photoelectric conversion element according to Example 2 of the present invention will be described with reference to FIGS. Although the process flow diagram of FIG. 2 was used in the description of the first embodiment, the manufacturing process of the present embodiment is basically the same as that of the first embodiment, so the process flow diagram of FIG. It is used also for description of an Example. 4 and 5 show the manufacturing process of the photoelectric conversion element of this example, in which (a) is a sectional view and (b) is a bottom view.
まず,実施例1と同様の方法・材料などにより,S21,22の工程を行った。 First, the steps S21 and S22 were performed by the same method and material as in Example 1.
次に,S23では,基板1の熱酸化を行い,基板表面および裏面に酸化シリコン膜3,5を形成した。このとき,裏面側の酸化シリコン膜5の厚さが厚すぎると,後に印刷・焼成するアルミニウムペースト7が酸化シリコン膜5を突き抜けてp型シリコン基板1と接触しなくなるのも実施例1と同様であり,本実施例では,厚さ30nmの酸化シリコン膜を熱酸化によって形成した。
Next, in S23, the
次に,S24では,裏面にアルミニウムペースト7を印刷した。このとき,実施例1に比べて印刷時の印圧を高くした印刷条件とすることにより,図4に示すような,基板表面凹凸の凸部近傍にはペーストが転写されず,凹部近傍にのみペーストが転写される状態とした。このとき,印刷直後のペースト厚は,基板表面凹凸の凹部で約50μm,凸部でほぼ0μmとなった。このため,アルミニウムペースト7には,図4(a),(b)に示すような開口部9が形成され,そこから酸化シリコン膜5が露出している。
Next, in S24, the
次に,このペースト7を焼成すると,図5に示すように,ペースト7が厚く転写されている凹部でのみペースト7の燃焼熱が大きくなって酸化シリコン膜5を貫通して開口部4が形成されると共にp+層6が形成された。また,同時に,ペースト7が焼き固められて裏面電極が形成された。一方,凸部近傍ではペーストがほとんど転写されていないため,酸化膜5が残った。
Next, when this
続いて,表面側に銀ペーストをグリッド状に印刷し,これを焼成して酸化シリコン膜を貫通させることで受光面電極を形成する工程(S25),次に,水素雰囲気中でフォーミングガスアニールを行い(S26),最後に表面電極のハンダコートを行なう工程(S27)についても,実施例1と同様である。 Subsequently, a silver paste is printed on the surface side in a grid shape, and this is baked to penetrate the silicon oxide film to form a light-receiving surface electrode (S25). Next, forming gas annealing is performed in a hydrogen atmosphere. The step (S26) and finally the step of solder-coating the surface electrode (S27) are the same as in the first embodiment.
(比較例)
ここで,本発明による太陽電池と,本発明によらない従来の太陽電池を比較する。基板裏面側がフラットであることを除いて,従来太陽電池の構造は本発明によるものと変わらない。図6を参照して従来の太陽電池の作製方法を以下に述べる。比較に用いたp型半導体基板は実施例と同様である。
(Comparative example)
Here, a solar cell according to the present invention and a conventional solar cell not according to the present invention will be compared. The structure of the conventional solar cell is the same as that according to the present invention except that the back side of the substrate is flat. A conventional method for manufacturing a solar cell will be described below with reference to FIG. The p-type semiconductor substrate used for comparison is the same as in the example.
まず,熱拡散によって不純物をp型半導体基板内に拡散して,n型半導体層を形成する工程(S61)は,実施例のS21と同様である。次に,裏面側の拡散層をエッチング除去し(S62),さらに熱酸化を行うことにより基板表面および裏面に酸化シリコン膜を形成する工程(S63)も実施例とのS22及びS23同様である。 First, the step (S61) of forming an n-type semiconductor layer by diffusing impurities into the p-type semiconductor substrate by thermal diffusion is the same as S21 in the embodiment. Next, the step (S63) of forming a silicon oxide film on the front surface and back surface of the substrate by etching away the diffusion layer on the back surface side (S62) and further performing thermal oxidation is the same as S22 and S23 in the embodiment.
次に,基板裏面の酸化シリコン膜に開口部を設ける。開口部の形成方法は,先ず,基板裏面の酸化シリコン膜上にフォトレジストを回転塗布し,熱処理する(S64)。次に,マスクアライナー装置を用いて,開口部をパターン形成したガラスマスクを通して紫外線をレジストに照射し,露光を行なう(S65)。次に,表面に保護テープを貼付した上で,現像液に浸漬して露光部のレジストをエッチング除去することにより,現像を行う(S66)。次に,表面の保護テープを除去して,レジストの熱処理を行なう。次に,表面に保護テープを貼付した上で,フッ酸水溶液に浸漬し,開口されたレジスト部分の酸化シリコン膜をエッチング除去する(S67)。次に,表面の保護テープを除去し,アセトン中でレジストを除去する(S68)。これで酸化シリコン膜の開口処理が完成する。 Next, an opening is provided in the silicon oxide film on the back surface of the substrate. As a method for forming the opening, first, a photoresist is spin-coated on the silicon oxide film on the back surface of the substrate and heat-treated (S64). Next, exposure is performed by irradiating the resist with ultraviolet rays through a glass mask in which openings are formed using a mask aligner (S65). Next, after a protective tape is applied to the surface, the resist is immersed in a developer and the resist in the exposed portion is removed by etching (S66). Next, the protective tape on the surface is removed and the resist is heat-treated. Next, after a protective tape is applied to the surface, it is immersed in a hydrofluoric acid aqueous solution, and the silicon oxide film in the opened resist portion is removed by etching (S67). Next, the protective tape on the surface is removed, and the resist is removed in acetone (S68). Thus, the opening process of the silicon oxide film is completed.
次に,裏面にアルミニウムペーストを印刷・焼成すると,酸化シリコン膜の開口部でのみ,p+層が形成され,同時に裏面電極が形成される(S69)。 Next, when aluminum paste is printed and baked on the back surface, a p + layer is formed only at the opening of the silicon oxide film, and a back electrode is formed at the same time (S69).
次に,表面側に銀ペーストをグリッド状に印刷する。これを焼成して酸化シリコン膜を貫通させることで受光面電極を形成する(S70)。次に,裏面のp型シリコン基板と酸化シリコン膜の界面準位を低減するために水素雰囲気中でフォーミングガスアニールを行なう(S71)。最後に表面電極の半田コートを行って太陽電池が完成する(S72)。 Next, silver paste is printed on the front side in a grid. The light-receiving surface electrode is formed by baking this and penetrating the silicon oxide film (S70). Next, forming gas annealing is performed in a hydrogen atmosphere in order to reduce the interface state between the p-type silicon substrate on the back surface and the silicon oxide film (S71). Finally, surface electrode solder coating is performed to complete the solar cell (S72).
以上述べたように,従来の作製方法では開口部形成に煩雑なプロセスおよびマスクアライナー等の装置を要するのに対し,本発明による作製方法では,基板裏面形状を凹凸にしておくだけで,なんら開口のための特別なプロセスを要しない。図6の従来の製造方法と図2の本発明の製造方法を比較しても,本発明によりプロセスが大幅に削減されていることがわかる(図6の二重線囲み部分)。なお,他の開口方法においても,プラズマCVD装置,レーザー装置等,大掛りな装置を要する。このようにして完成した太陽電池の特性をAM1.5,100mW/cm2のソーラーシミュレータを使用し,25℃で評価した結果を表1に示す。
表1から明らかなように,本発明の実施例1又は2による光電変換素子は,比較例のプロセスによる光電変換素子に比べ,大幅にプロセスを削減しているにも関わらず,同等の特性を有している。 As is clear from Table 1, the photoelectric conversion element according to Example 1 or 2 of the present invention has the same characteristics although the process is significantly reduced compared to the photoelectric conversion element according to the process of the comparative example. Have.
1 p型半導体基板
2 n型半導体層
3 受光面酸化シリコン膜
4 開口部
5 裏面酸化シリコン膜
6 p+層
7 アルミニウムペースト
8 受光面電極
9 開口部
DESCRIPTION OF SYMBOLS 1 p-type semiconductor substrate 2 n-
Claims (10)
凹部での厚さが選択的に厚くなるように裏面電極用材料を塗布する工程と,
この材料を焼成することにより,裏面電極を形成するとともに,凹部においてのみパッシベーション膜を貫通する開口部を形成して,前記裏面電極と前記基板を電気的に接続させる裏面電極を形成する工程とを備える光電変換素子の製造方法。 Forming a passivation film on the back surface of the semiconductor substrate having irregularities on the back surface;
Applying a back electrode material so that the thickness of the recess is selectively increased;
By firing the material, to form a back electrode, forming a back electrode by forming an opening through the passivation film only in the recess, Ru is electrically connected to the substrate and the back electrode The manufacturing method of a photoelectric conversion element provided with these.
前記半導体基板裏面には,パッシベーション膜と裏面電極がこの順に形成されており,
前記半導体基板の凹部において,前記裏面電極は,前記パッシベーション膜に設けられた開口部で前記半導体基板と接触しており,
前記半導体基板の凹部以外の領域において,前記裏面電極は,前記半導体基板に対し前記パッシベーション膜を介していることを特徴とする光電変換素子。 In a photoelectric conversion element using a semiconductor substrate having irregularities on the back surface,
Wherein the rear surface of the semiconductor substrate, the passivation film and the back electrode are formed in this order,
In the recess of the semiconductor substrate , the back electrode is in contact with the semiconductor substrate through an opening provided in the passivation film ,
In the region other than the concave portion of the semiconductor substrate, the back electrode is interposed through the passivation film with respect to the semiconductor substrate .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004210099A JP4674063B2 (en) | 2004-07-16 | 2004-07-16 | Photoelectric conversion element and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004210099A JP4674063B2 (en) | 2004-07-16 | 2004-07-16 | Photoelectric conversion element and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006032690A JP2006032690A (en) | 2006-02-02 |
| JP4674063B2 true JP4674063B2 (en) | 2011-04-20 |
Family
ID=35898660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004210099A Expired - Fee Related JP4674063B2 (en) | 2004-07-16 | 2004-07-16 | Photoelectric conversion element and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4674063B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5377226B2 (en) * | 2009-10-29 | 2013-12-25 | 三菱電機株式会社 | Solar cell and manufacturing method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793453B2 (en) * | 1992-03-11 | 1995-10-09 | 株式会社日立製作所 | Method for manufacturing silicon solar cell element |
| JP2001044470A (en) * | 1999-07-30 | 2001-02-16 | Hitachi Ltd | Solar cell, method of manufacturing solar cell, and concentrating solar cell module |
-
2004
- 2004-07-16 JP JP2004210099A patent/JP4674063B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006032690A (en) | 2006-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI489641B (en) | Solar cell and manufacturing method thereof | |
| JP6271844B2 (en) | Solar cell and manufacturing method thereof | |
| JP5756352B2 (en) | Manufacturing method of back electrode type solar cell | |
| CN101652865A (en) | Oxynitride passivation of solar cell | |
| JP6783231B2 (en) | Photoelectric conversion element | |
| TW202404111A (en) | Back-contact solar cells with passivated contacts and methods of making them | |
| JP4325912B2 (en) | Solar cell element and manufacturing method thereof | |
| JP4674063B2 (en) | Photoelectric conversion element and manufacturing method thereof | |
| JP2004281569A (en) | Method for manufacturing solar cell element | |
| JP6116616B2 (en) | Back electrode type solar cell and manufacturing method thereof | |
| CN113169242A (en) | Semiconductor device and method for separating semiconductor device with PN junction | |
| KR101711440B1 (en) | Method for manufacturing polysilicon photodetectors | |
| JP2013171943A (en) | Method for manufacturing solar cell and solar cell | |
| JP2007019259A (en) | Solar cell and its manufacturing method | |
| CN104183668A (en) | Manufacturing method of solar cell unit | |
| KR101223021B1 (en) | Method of preparing solar cell and solar cell | |
| JP7418869B2 (en) | Manufacturing method of semiconductor device | |
| JP6624864B2 (en) | Photoelectric conversion element and method for manufacturing the same | |
| KR102547806B1 (en) | Method for back contact silicon solar cell | |
| JP6639169B2 (en) | Photoelectric conversion element and method for manufacturing the same | |
| JP2018170379A (en) | Semiconductor device, solar cell, and method for manufacturing solar cell | |
| KR101172611B1 (en) | Method for Fabricating Solar Cell | |
| JPH02377A (en) | Photoelectric converting device | |
| JPH11307796A (en) | Solar cell and method of manufacturing the same | |
| JP6371883B2 (en) | Manufacturing method of back junction solar cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070605 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |