JP4675419B2

JP4675419B2 - 半導体装置

Info

Publication number: JP4675419B2
Application number: JP2008524289A
Authority: JP
Inventors: 賢司山崎; 裕山田; 紋子森田; 幸子松本
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2007-06-01
Filing date: 2007-12-21
Publication date: 2011-04-20
Anticipated expiration: 2027-12-21
Also published as: US20100219532A1; JPWO2008146426A1; CN101467251A; WO2008146426A1

Description

本発明は、例えば複数の半導体チップを備えた半導体装置に関する。

従来の複数の半導体チップから構成される半導体装置について、図８を用いて説明する。図８は、従来の半導体装置の構成を示す斜視図である。図８に示すように、従来の半導体装置は、上面に第１の電極パッド１０５が形成された第１の半導体チップ１０６と、上面に第２の電極パッド１０４が形成された第２の半導体チップ１０７とを備えている。ここで、第２の半導体チップ１０７の上方に第１の半導体チップ１０６が積み重ねられた状態で、各半導体チップ間を電気的に接続する場合、各半導体チップの上面上に形成されている電極パッド同士をワイヤ１０３を介して直接接続する（例えば特許文献１参照）。
特開２００１−１８５６７６号公報

しかし、上述の従来の半導体装置では、互いに隣接する電極パッド間の距離１０１や、接続する２つの半導体チップにそれぞれ設けられた電極パッド間における距離１０２が小さい場合、電極パッド同士をワイヤで接続するための組み立て工程では、バンプ形成やワイヤボンディングなどの工程を同時に、かつ狭い空間で行わなければならない。そのため、隣接するワイヤ同士および隣接するバンプ同士の接触不良が起こったり、バンプ自体の形成不良が発生しやすくなってしまう。これは、組み立て工程における歩留まりの低下を引き起こす原因となる。

また、互いに隣接する電極パッド間の距離が十分広く、電極パッド同士を直接接続することができる場合、ワイヤが部分的に接続される結果、樹脂などで半導体装置をパッケージする際に不具合が生じることがある。具体的に述べると、ワイヤが形成されている領域とワイヤが形成されていない領域とが存在するため、樹脂等を流し込んで半導体装置を封止する場合、樹脂の流速が領域によって変化することで、ワイヤが樹脂から応力を受けてワイヤが変形してしまうおそれがある。その結果、互いに隣接するワイヤ同士が接触するなどのワイヤの形成不良が発生してしまう。

本発明は、上述の不具合を解決するためになされたものであり、複数の半導体チップをワイヤ接続する際に生じる不具合が抑制され、歩留まり良く製造可能で、信頼性の高い半導体装置を提供することを目的とする。

上記課題を解決するために、本発明の第１の半導体装置は、上面に第１の電極パッドが形成された第１の半導体チップと、前記第１の半導体チップの上方に設けられ、上面に第２の電極パッドが形成された第２の半導体チップと、前記第１の半導体チップおよび前記第２の半導体チップの外方に配置された導電膜と、前記導電膜を介して前記第１の電極パッドと前記第２の電極パッドとを接続するためのワイヤとを備えている。

この構成によれば、第１の電極パッドと第２の電極パッドとが直接ワイヤで接続されておらず、導電膜を介して第１の半導体チップと第２の半導体チップが電気的に接続されている。ここで、導電膜は第１の電極パッドおよび第２の電極パッドの外方に配置されているため、第１の電極パッドと第２の電極パッドとを直接接続する場合に比べて、より広い空間でワイヤボンディングなどの工程を行うことができる。その結果、本発明の半導体装置では、互いに隣接するワイヤ同士の接続不良などの発生が抑制され、歩留まり良く製造可能な半導体装置を実現することができる。

また、本発明の第１の半導体装置は、前記第１の半導体チップ、前記第２の半導体チップ、前記導電膜、および前記ワイヤを封止するための樹脂層をさらに備えていてもよい。この構成によれば、導電膜が樹脂層内に形成されているため、導電膜に誤って任意の信号が接続されるのを防ぐことができ、導電膜がショートするのを抑制することができる。これにより、上述の効果に加えて、信頼性の高い半導体装置を得ることができる。

なお、前記導電膜が第１のリード端子であれば、例えば外部端子に接続されていないリード端子を利用することで、新たな端子を別途準備することなく、歩留まりの低下が抑制された半導体装置を比較的容易に製造することができるため好ましい。

また、本発明の第１の半導体装置は、前記第１の半導体チップおよび前記第２の半導体チップの外方に配置された第４のリード端子と、前記第４のリード端子上に設けられた絶縁層とをさらに備えており、前記導電膜は、前記絶縁層上に形成されていてもよい。

この構成によれば、第４のリード端子の上方に設けられた導電膜を介して、第１の半導体チップと第２の半導体チップとが接続されているが、導電膜と第４のリード端子とは絶縁層により絶縁されている。ここで、第４のリード端子を介して各半導体チップを接続する場合には、第４のリード端子に誤って任意の信号が入力されることで、ショートが引き起こされる可能性がある。しかしながら、上述の構成を有する本発明の第１の半導体装置では、導電膜と第４のリード端子との間に絶縁層が設けられているため、第４のリード端子に任意の信号が接続されても、ショートの発生を回避することができる。その結果、歩留まり良く製造可能で、より信頼性の高い半導体装置を実現することができる。

次に、本発明の第２の半導体装置は、上面に第１の電極パッドが形成された第１の半導体チップと、前記第１の半導体チップの上方に設けられ、上面に第２の電極パッドが形成された第２の半導体チップと、前記第１の半導体チップおよび前記第２の半導体チップの外方に配置された複数のリード端子と、前記複数のリード端子の各々に接続されるワイヤと、前記第１の半導体チップ、前記第２の半導体チップ、前記複数のリード端子、および前記ワイヤを封止するための樹脂層とを備えており、前記複数のリード端子の各々は、少なくとも前記第１の電極パッドおよび前記第２の電極パッドのいずれか一方に前記ワイヤを介して接続されている。

この構成によれば、リード端子の全てがワイヤを介して半導体チップと接続されている。このため、半導体装置に樹脂を流し込んで樹脂層を形成する際には、半導体チップとリード端子とを接続するためのワイヤが部分的に形成されている従来の半導体装置と比較して、流し込まれた樹脂からワイヤに応力が加わるのを抑制することができ、互いに隣接するワイヤ同士が接触するなどの不具合が起こるのを防ぐことができる。その結果、本発明の第２の半導体装置では、ワイヤの形成不良などが抑制され、歩留まり良く製造可能で、信頼性の高い半導体装置を実現することができる。

本発明の半導体装置によれば、比較的容易に複数の半導体チップをワイヤ接続することができるため、複数の半導体チップを備え、微細化されても歩留まりの低下が抑制された信頼性の高い半導体装置を実現することができる。

以下、図面を参照しながら本発明を詳細に説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の構成を示す図である。図１に示すように、本実施形態の半導体装置は、上面に第１の電極パッド２０４が複数個設けられた第１の半導体チップ２０７と、第１の半導体チップ２０７の上方に設けられ、上面に第２の電極パッド２０５が複数個設けられた第２の半導体チップ２０６と、第１の半導体チップ２０７および第２の半導体チップ２０６の外方に配置された空きリード端子（導電膜）２０３と、空きリード端子２０３を介して第１の電極パッド２０４と第２の電極パッド２０５とを接続するためのワイヤ２０１とを備えている。

本実施形態の半導体装置の特徴は、第１の電極パッド２０４と第２の電極パッド２０５とが直接ワイヤで接続されておらず、空きリード端子２０３を介して第１の半導体チップ２０７と第２の半導体チップ２０６とが電気的に接続されていることにある。この構成によれば、空きリード端子２０３が第１の半導体チップ２０７および第２の半導体チップ２０６の外方に配置されているため、第１の電極パッド２０４と第２の電極パッド２０５とを直接接続する場合に比べて、より広い空間でワイヤボンディングなどの工程を行うことができる。その結果、互いに隣接するワイヤ同士の接続不良などの発生が抑制され、歩留まり良く製造可能な半導体装置を実現することができる。

また、空きリード端子２０３として、例えば半導体チップと外部回路とを接続するために設けられた空きリード端子のうち、外部回路に接続されていない空きリード端子を利用することで、新たな端子を別途準備することなく、歩留まりの低下が抑制された半導体装置を比較的容易に製造することが可能となる。

なお、本実施形態の半導体装置は、リードフレーム上に第１の半導体チップ２０７、第２の半導体チップ２０６を順次搭載した後、第１の電極パッド２０４と空きリード端子２０３とをワイヤ接続する。次に、第２の電極パッド２０５と空きリード端子２０３とをワイヤ接続することで、本実施形態の半導体装置を作製する。この方法により、接続不良などを起こすことなく、ワイヤ２０１を形成することができる。

（第２の実施形態）
図２（ａ）は、従来の半導体装置の一例を示す図である。また、図２（ｂ）は、本発明の第２の実施形態の半導体装置の構成を示す図である。最初に、図２（ａ）を用いて従来の半導体装置の一例を簡単に説明する。

図２（ａ）に示すように、従来の半導体装置は、上面に第１の電極パッド３０４および第２の電極パッド３０５がそれぞれ複数個形成された第１の半導体チップ３０７および第２の半導体チップ３０６を備えている。ここで、複数の第２の電極パッド３０５の各々は、第２の半導体チップ３０６の辺縁部に例えば２列で配置されている。なお、第１の電極パッド３０４と第２の電極パッド３０５は、ワイヤ３０３を介して直接接続されている。

上述の構成を有する従来の半導体装置の場合、第２の電極パッド３０５が複数の列で配置されているため、互いに隣接する電極パッド間の距離３０１は、例えば図８に示す従来の半導体装置における隣接する電極パッド間の距離１０１よりも小さくなる。そのため、第１の半導体チップ３０７と第２の半導体チップ３０６をワイヤ３０３により直接接続する工程では、より狭い空間での作業が必要となり、互いに隣接するワイヤ同士および互いに隣接するバンプ同士の接触不良や、バンプ自体の形成不良がより発生する恐れがある。

そこで、本願発明者らは、図２（ｂ）に示す半導体装置を見出した。図２（ｂ）に示すように、本実施形態の半導体装置は、上面に第１の電極パッド４０４が複数個形成された第１の半導体チップ４０７と、第１の半導体チップ４０７の上方に設けられ、上面に第２の電極パッド４０５が複数個設けられた第２の半導体チップ４０６と、第１の半導体チップ４０７および第２の半導体チップ４０６の外方に配置された空きリード端子４０３と、空きリード端子４０３を介して、第１の電極パッド４０４と第２の電極パッド４０５とを接続するためのワイヤ４０１とを備えている。

本実施形態の半導体装置の特徴は、上述の第１の実施形態の半導体装置と同様にして、第１の半導体チップ４０７と第２の半導体チップ４０６を接続するために、空きリード端子４０３を設けたことにある。この構成によれば、空きリード端子４０３が第１の半導体チップ４０７および第２の半導体チップ４０６の外方に配置されているため、ワイヤボンディングなどの工程をスムーズに行うことができる。したがって、本実施形態の半導体装置のように、第２の電極パッド４０５が複数の列で配置されている場合でも、互いに隣接するワイヤ同士の接続不良やバンブの形成不良などの発生が抑制され、歩留まり良く製造可能な半導体装置を実現することができる。

（第３の実施形態）
図３（ａ）は、本発明の第３の実施形態の半導体装置の示す図である。また、図３（ｂ）は、図３（ａ）に示すIIIｂ-IIIｂ線における断面図である。

図３（ａ）に示すように、本実施形態の半導体装置は、上面に第１の電極パッド５０９が複数個形成された第１の半導体チップ５０２と、第１の半導体チップ５０２の上方に設けられ、上面に第２の電極パッド５０８が複数個設けられた第２の半導体チップ５０１と、第１の半導体チップ５０２および第２の半導体チップ５０１の外方に配置された空きリード端子５０５と、空きリード端子５０５上に設けられ、例えばセラミックからなる絶縁層５０６と、絶縁層５０６上に設けられ、アルミなどからなる金属層５０７と、金属層５０７を介して、第１の電極パッド５０９と第２の電極パッド５０８とを接続するためのワイヤ５０４とを備えている。

本実施形態の半導体装置の特徴は、空きリード端子５０５上に設けられた金属層５０７を介して、第１の半導体チップ５０２と第２の半導体チップ５０１とを電気的に接続することにある。さらに、図３（ｂ）に示すように、金属層５０７と空きリード端子５０５とは、絶縁層５０６により絶縁されている。ここで、例えば空きリード端子５０５を介して、第１の電極パッド５０９と第２の電極パッド５０８を電気的に接続した場合、空きリード端子５０５に誤って任意の信号が接続されると、空きリード端子５０５に電極パッドからの信号と任意の信号とが入力されることでショートが引き起こされる可能性がある。本実施形態の半導体装置では、金属層５０７と空きリード端子５０５との間に絶縁層５０６が形成されているため、空きリード端子５０５に任意の信号が接続されても、ショートの発生を回避することが可能となる。また、上述の第１の実施形態の半導体装置と同様に、第１の半導体チップ５０２および第２の半導体チップ５０１の外方に設けられた金属層５０７を用いることで、ワイヤボンディングなどの工程をスムーズに行うことができる。従って、本実施形態の半導体装置では、歩留まり良く製造可能で、信頼性の高い半導体装置を実現することができる。

（第４の実施形態）
図４は、本発明の第４の実施形態の半導体装置の構成を示す断面図である。図４に示すように、本実施形態の半導体装置は、上面に第１の電極パッド７０８が複数個形成された第１の半導体チップ７０２と、第１の半導体チップ７０２の上方に設けられ、上面に第２の電極パッド７０７が複数個設けられた第２の半導体チップ７０１と、第１の半導体チップ７０２および第２の半導体チップ７０１の外方に配置された金属板７０５と、金属板７０５を介して、第１の半導体チップ７０２および第２の半導体チップ７０１を電気的に接続するためのワイヤ７０３と、金属板７０５の両側方に設けられた複数のリード端子７０６とを備えている。ここで、図示は省略するが、第１の半導体チップ７０２、第２の半導体チップ７０１、金属板７０５、ワイヤ７０３、およびリード端子７０６を覆う樹脂層がさらに形成されている。なお、リード端子７０６の一部は、樹脂層の外方へ突出している。

本実施形態の半導体装置の特徴は、第１の半導体チップ７０２と第２の半導体チップ７０１とを接続するために、リード端子７０６とは別に設けられた金属板７０５を用いており、且つ、該金属板７０５が樹脂層内に形成されていることにある。この構成では、金属板７０５がパッケージ内に設けられているため、金属板７０５に誤って任意の信号が接続されるのを防止することができ、ショートの発生を抑制できる。その結果、歩留まり良く製造可能で、より信頼性の高い半導体装置を実現することができる。

なお、本実施形態の半導体装置では、具体的なパッケージの種類として、例えばＳＯＰ（Small Outline Package）やＱＦＰ（Quad Flat Package）などを使用することができるが、これに限定されるものではない。

（第５の実施形態）
図５（ａ）は、従来の半導体装置の一例を示す図である。また、図５（ｂ）、（ｃ）は、本発明の第５の実施形態に係る半導体装置の構成を示す図である。最初に、図５（ａ）を用いて従来の半導体装置の一例を簡単に説明する。

図５（ａ）に示すように、従来の半導体装置は、上面に第１の電極パッド８０７が複数個設けられた第１の半導体チップ８０２と、第１の半導体チップ８０２の上方に設けられ、上面に第２の電極パッド８０６が複数個設けられた第２の半導体チップ８０１と、第１の半導体チップ８０２および第２の半導体チップ８０１の外方に配置されたリード端子８０４と、第１の電極パッド８０７と第２の電極パッド８０６とを接続するためのワイヤ８０３ａと、第２の電極パッド８０６とリード端子８０４とを接続するためのワイヤ８０３ｂとを備えている。なお、第１の半導体チップ８０２、第２の半導体チップ８０１、ワイヤ８０３、およびリード端子８０４は、樹脂層により封止されている。なお、リード端子８０４の一部は、樹脂層の外方に突出しており、該リード端子８０４を介して、第２の電極パッド８０６は外部回路へ接続されている。

上述の構造を有する従来の半導体装置の場合、互いに隣接する第２の電極パッド８０６間の距離が小さい場合、図８に示す従来の半導体装置のように、ワイヤボンディングなどの工程での作業性が悪くなり、歩留まりが低下してしまうおそれがある。従って、本実施形態の半導体装置では、図５（ｂ）に示すように、外部回路と接続されていない空きリード端子９０４を介して、第１の電極パッド８０７と第２の電極パッド８０６とを接続することにした。しかしながら、図５（ｂ）に示す半導体装置では、空きリード端子９０４の一部が、樹脂層の外方へ突出しているため、誤って外部回路へ接続されてしまう危険性がある。以上のことから、図５（ｃ）に示す本実施形態の半導体装置を見出した。

図５（ｃ）に示すように、本実施形態の半導体装置は、上面に第１の電極パッド１００７が複数個設けられた第１の半導体チップ１００２と、第１の半導体チップ１００２の上方に設けられ、上面に第２の電極パッド１００６が複数個設けられた第２の半導体チップ１００１と、第１の半導体チップ１００２および第２の半導体チップ１００１の外方に配置された第１のリード端子１００４ａおよび第２のリード端子１００４ｂと、第１のリード端子１００４ａを介して第１の電極パッド１００７と第２の電極パッド１００６とを接続するためのワイヤ１００３ａと、第２の電極パッド１００６と第２のリード端子１００４ｂとを接続するためのワイヤ１００３ｂとを備えている。また、第１の半導体チップ１００２、第２の半導体チップ１００１、ワイヤ１００３ａ、１００３ｂ、第１のリード端子１００４ａ、および第２のリード端子１００４ｂは、樹脂層（図示せず）により封止されている。なお、第２のリード端子１００４ｂの一部は、樹脂層の外方に突出しており、該第２のリード端子１００４ｂを介して、第２の電極パッド１００６は外部回路へ接続されている。

本実施形態の半導体装置の特徴は、第１のリード端子１００４ａを介して第１の電極パッド１００７と第２の電極パッド１００６とが接続されており、且つ、第１のリード端子１００４ａが樹脂層内に形成されていることにある。この構成によれば、第１のリード端子１００４ａがパッケージ内に形成されているため、第１のリード端子１００４ａに外部回路の信号が入力されることを防ぐことができる。これにより、第１のリード端子１００４ａに電極パッドからの信号と外部回路からの信号とが入力され、ショートが発生するのを回避することが可能となる。従って、本実施形態の半導体装置では、ワイヤボンディングなどの工程を比較的容易に行うことができ、歩留まり良く製造可能で、より信頼性の高い半導体装置を実現することができる。

（第６の実施形態）
図６（ａ）は、本実施形態の半導体装置に係る参考例を示す図である。また、図６（ｂ）は、本発明の第６の実施形態の半導体装置の構成を示す断面図である。図６（ａ）は、上述の図５（ｂ）と同様な構成であるため、ここでの説明は省略する。ここで、図６（ａ）に示す半導体装置では、空きリード端子９０４の一部が、樹脂層の外方へ突出しているため、誤って外部回路へ接続されてしまう危険性がある。以上のことから、図６（ｂ）に示す本実施形態の半導体装置を見出した。

図６（ｂ）に示すように、本実施形態の半導体装置は、上面に第１の電極パッド１１０８が複数個形成された第１の半導体チップ１１０２と、第１の半導体チップ１１０２の上方に設けられ、上面に第２の電極パッド１１０７が複数個設けられた第２の半導体チップ１１０１と、第１の半導体チップ１１０２および第２の半導体チップ１１０１の外方に配置された第１のリード端子１１０４ａおよび第２のリード端子１１０４ｂと、第１のリード端子１１０４ａを介して、第１の電極パッド１１０８および第２の電極パッド１１０７を電気的に接続するためのワイヤ１１０３と、第１のリード端子１１０４ａおよび第２のリード端子１１０４ｂの外方に設けられた第３のリード端子１１０４ｃ、１１０４ｄと、第２の電極パッド１１０７と第２のリード端子１１０４ｂとを接続するためのワイヤ１１０６と、第２のリード端子１１０４ｂと第３のリード端子１１０４ｄとを接続するためのワイヤ１１０９とを備えている。ここで、第２のリード端子１１０４ｂと第３のリード端子１１０４ｄとを介して、第２の電極パッド１１０７が外部回路へ接続されている。また、第１の半導体チップ１１０２、第２の半導体チップ１１０１、第１のリード端子１１０４ａ、第２のリード端子１１０４ｂ、ワイヤ１１０３、１１０６、１１０９、および第３のリード端子１１０４ｃ、１１０４ｄは、樹脂層（図示せず）により封止されている。なお、第３のリード端子１１０４ｃ、１１０４ｄの一部は、樹脂層の外方に突出している。

本実施形態の半導体装置の特徴は、第１のリード端子１１０４ａを介して第１の半導体チップ１１０２と第２の半導体チップ１１０１とが電気的に接続されており、且つ、第１のリード端子１１０４ａが樹脂層内に形成されていることにある。この構成では、第１のリード端子１１０４ａがパッケージ内に設けられているため、第１のリード端子１１０４ａに外部回路の信号が入力されることを防ぐことができる。これにより、第１のリード端子１１０４ａに電極パッドからの信号と外部回路からの信号とが入力され、ショートが発生するのを回避することが可能となる。したがって、本実施形態の半導体装置では、ワイヤの形成不良などが抑制され、歩留まり良く製造可能で、信頼性の高い半導体装置を実現することができる。

（第７の実施形態）
図７（ａ）は、従来の半導体装置の一例を示す図である。また、図７（ｂ）は、本発明の第７の実施形態の半導体装置の構成を示す図である。図７（ｃ）は、従来の半導体装置の不具合を示す図である。

図７（ａ）に示すように、従来の半導体装置は、上面に第１の電極パッド２７および第２の電極パッド２６がそれぞれ複数個形成された第１の半導体チップ２２および第２の半導体チップ２１と、第１の電極パッド２７と第２の電極パッド２６とを直接接続するためのワイヤ２３ａと、第２の電極パッド２６を外部回路に接続するためのリード端子２４と、リード端子２４と第２の電極パッド２６とを接続するためのワイヤ２３ｂとを備えている。

以上の構成を有する従来の半導体装置では、第１の電極パッド２７と第２の電極パッド２６とが直接接続されているため、半導体チップに接続されないリード端子２４が存在し、ワイヤの存在しない空間２５が生じる。その結果、例えば、図７（ｃ）に示すように、樹脂３５等を流し込んで半導体装置を封止する場合、ワイヤの存在しない空間２５の方向からワイヤ２３ｂが形成されている領域へ樹脂３５を流し込むと、ワイヤの存在しない空間２５では樹脂３５が勢いよく流れる結果、ワイヤ２３ｂが樹脂３５から応力を受けることで、互いに隣接するワイヤ２３ｂ同士が接触してしまうおそれがある。このような不具合を解消するために、本願発明者らは、図７（ｂ）に示す半導体装置を見出した。

図７（ｂ）に示すように、本実施形態の半導体装置は、上面に第１の電極パッド４７が形成された第１の半導体チップ４２と、第１の半導体チップ４２の上方に設けられ、上面に第２の電極パッド４６が形成された第２の半導体チップ４１と、第１の半導体チップ４２および第２の半導体チップ４１の外方に配置された複数のリード端子４４と、第１の電極パッド４７と前記第２の電極パッド４６とを接続するための第１のワイヤ４３ａと、第２の電極パッド４６とリード端子４４とを接続するための第２のワイヤ４３ｂとを備えている。なお、図示は省略するが、第１の半導体チップ４２、第２の半導体チップ４１、第１のワイヤ４３ａ、第２のワイヤ４３ｂ、およびリード端子４４は、樹脂層により封止されている。

本実施形態の半導体装置の特徴は、半導体チップと外部回路とを接続するために設けられたリード端子４４の全てが、第２のワイヤ４３ｂを介して半導体チップと接続されていることにある。これにより、例えば樹脂封止により半導体装置のパッケージを行う際には、半導体チップとリード端子とを接続するためのワイヤが部分的に形成されている従来の半導体装置と比較して、流し込まれた樹脂の流速の変化を抑えることができ、互いに隣接するワイヤ同士が接触するなどの不具合が生じるのを抑制することができる。その結果、本実施形態の半導体装置では、ワイヤの形成不良などを抑制することができ、歩留まり良く製造可能で、信頼性の高い半導体装置を実現することが可能となる。

本発明の半導体装置は、例えば複数の半導体チップを有する半導体装置の微細化に有用である。

図１は、本発明の第１の実施形態の半導体装置の構成を示す図である。図２（ａ）は、従来の半導体装置の一例を示す図であり、図２（ｂ）は、本発明の第２の実施形態の半導体装置の構成を示す図である。図３（ａ）は、本発明の第３の実施形態の半導体装置を示す図であり、図３（ｂ）は、図３（ａ）に示すIIIｂ−IIIｂ線における断面図である。図４は、本発明の第４の実施形態の半導体装置の構成を示す図である。図５（ａ）は、従来の半導体装置の一例を示す図であり。図５（ｂ）、図５（ｃ）は、本発明の第５の実施形態に係る半導体装置の構成を示す図である。図６（ａ）は、本発明の半導体装置の参考例を示す図であり、図６（ｂ）は、本発明の第６の実施形態に係る半導体装置の構成を示す図である。図７（ａ）は、従来の半導体装置の一例を示す図であり、図７（ｂ）は、本発明の第７の実施形態に係る半導体装置の構成を示す図であり、図７（ｃ）は、従来の半導体装置の不具合を示す図である。図８は、従来の半導体装置の構成を示す図である。

符号の説明

２１第２の半導体チップ
２２第１の半導体チップ
２３ａ、２３ｂワイヤ
２４リード端子
２５空間
２６第２の電極パッド
２７第１の電極パッド
３５樹脂
４１第２の半導体チップ
４２第１の半導体チップ
４３ａ第１のワイヤ
４３ｂ第２のワイヤ
４４リード端子
４６第２の電極パッド
４７第１の電極パッド
２０１ワイヤ
２０３リード端子
２０４第１の電極パッド
２０５第２の電極パッド
２０６第２の半導体チップ
２０７第１の半導体チップ
３０１隣接する電極パッド間の距離
３０３ワイヤ
３０４第１の電極パッド
３０５第２の電極パッド
３０６第２の半導体チップ
３０７第１の半導体チップ
４０１ワイヤ
４０３リード端子
４０４第１の電極パッド
４０５第２の電極パッド
４０６第２の半導体チップ
４０７第１の半導体チップ
５０１第２の半導体チップ
５０２第１の半導体チップ
５０４ワイヤ
５０５リード端子
５０６絶縁層
５０７金属層
５０８第２の電極パッド
５０９第１の電極パッド
８０１第２の半導体チップ
８０２第１の半導体チップ
８０３、８０３ａ、８０３ｂワイヤ
８０４リード端子
８０６第２の電極パッド
８０７第１の電極パッド
９０４リード端子
１００１第２の半導体チップ
１００２第１の半導体チップ
１００３ａ、１００３ｂワイヤ
１００４ａ第１のリード端子
１００４ｂ第２のリード端子
１００６第２の電極パッド
１００７第１の電極パッド
１１０１第２の半導体チップ
１１０２第１の半導体チップ
１１０３ワイヤ
１１０４ａ第１のリード端子
１１０４ｂ第２のリード端子
１１０４ｃ、１１０４ｄ第３のリード端子
１１０６ワイヤ
１１０７第２の電極パッド
１１０８第１の電極パッド
１１０９ワイヤ

Claims

上面に第１の電極パッドが形成された第１の半導体チップと、
前記第１の半導体チップの上方に設けられ、上面に第２の電極パッドが形成された第２の半導体チップと、
前記第１の半導体チップおよび前記第２の半導体チップの外方に配置された導電膜と、
前記導電膜を介して前記第１の電極パッドと前記第２の電極パッドとを接続するためのワイヤと、
前記第１の半導体チップ、前記第２の半導体チップ、前記導電膜、および前記ワイヤを封止するための樹脂層とを備え、
前記導電膜は、第１のリード端子であり、
前記第１の半導体チップおよび前記第２の半導体チップの外方に配置され、前記第１の電極パッドまたは前記第２の電極パッドを外部回路に接続するための第２のリード端子と、
前記第２のリード端子と前記第１の電極パッドおよび前記第２の電極パッドとの間であって、前記樹脂層内に設けられ、前記第１の電極パッドまたは前記第２の電極パッドを前記第２のリード端子を介して、前記外部回路に接続するための第３のリード端子とをさらに備えており、
前記第１のリード端子は、前記樹脂層内に形成されている半導体装置。
前記第１の電極パッドおよび第２の電極パッドは、前記第１の半導体チップ上および前記第２の半導体チップ上にそれぞれ複数個形成されており、
前記複数の第１の電極パッドの各々および前記複数の第２の電極パッドの各々は、前記第１の半導体チップおよび第２の半導体チップの辺縁部に複数の列で配置されている請求項１に記載の半導体装置。
上面に第１の電極パッドが形成された第１の半導体チップと、
前記第１の半導体チップの上方に設けられ、上面に第２の電極パッドが形成された第２の半導体チップと、
前記第１の半導体チップおよび前記第２の半導体チップの外方に配置された導電膜と、
前記導電膜を介して前記第１の電極パッドと前記第２の電極パッドとを接続するためのワイヤと、
前記第１の半導体チップおよび前記第２の半導体チップの外方に配置された第４のリード端子と、
前記第４のリード端子上に設けられた絶縁層とを備えており、
前記導電膜は、前記絶縁層上に形成されている半導体装置。
前記第１の電極パッドおよび第２の電極パッドは、前記第１の半導体チップ上および前記第２の半導体チップ上にそれぞれ複数個形成されており、
前記複数の第１の電極パッドの各々および前記複数の第２の電極パッドの各々は、前記第１の半導体チップおよび第２の半導体チップの辺縁部に複数の列で配置されている請求項３に記載の半導体装置。
前記第１の半導体チップ、前記第２の半導体チップ、前記導電膜、および前記ワイヤを封止するための樹脂層をさらに備えている請求項３または４に記載の半導体装置。