JP4696443B2 - 多層セラミック基板の製造方法 - Google Patents
多層セラミック基板の製造方法 Download PDFInfo
- Publication number
- JP4696443B2 JP4696443B2 JP2003327234A JP2003327234A JP4696443B2 JP 4696443 B2 JP4696443 B2 JP 4696443B2 JP 2003327234 A JP2003327234 A JP 2003327234A JP 2003327234 A JP2003327234 A JP 2003327234A JP 4696443 B2 JP4696443 B2 JP 4696443B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- conductive member
- ceramic substrate
- laminate
- ceramic green
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
12 基板本体
13 セラミック層
14 内部導体膜
15 端面
15a 端面部分
16 端面電極
18 凹部
19 開放側面
21 セラミックグリーンシート
22 拘束層
23 分割線
25 導電部材
26 生の積層体
27 溝
29 焼結後の積層体
31 貫通孔
Claims (4)
- 内部導体膜と、前記内部導体膜を介在させた状態で積層された複数のセラミックグリーンシートと、前記内部導体膜に接続されかつ特定の前記セラミックグリーンシートを厚み方向に貫通するように設けられ、導電性材料とバインダと溶剤と当該溶剤に溶解しない樹脂成分とを含む導電部材と、特定の前記セラミックグリーンシートに接するように配置されかつ前記セラミックグリーンシートに含まれるセラミック材料とは焼結温度が異なる無機材料を含む拘束層とを含む、生の積層体を作製する工程と、
前記生の積層体の積層方向に溝または貫通孔を形成することによって、前記導電部材を分割する工程と、
前記生の積層体を焼成する工程と
を備え、
前記生の積層体を焼成する工程の後、前記溝または貫通孔を形成することによって分割された前記導電部材の開放側面が、前記溝または貫通孔の側面より内方に位置している、
多層セラミック基板の製造方法。 - 前記積層体は、複数の前記拘束層を含み、隣り合う前記拘束層間の間隔および前記積層体の各主面とこれに最も近い前記拘束層との間隔は、前記焼成する工程の後において、150μm以下となるようにされる、請求項1に記載の多層セラミック基板の製造方法。
- 前記焼成する工程の後、分割された前記導電部材の露出する面上に、湿式めっきによって金属膜を形成する工程をさらに備える、請求項1または2に記載の多層セラミック基板の製造方法。
- 前記導電部材は、無機酸化物成分を含む導電性ペーストからなる、請求項1ないし3のいずれかに記載の多層セラミック基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003327234A JP4696443B2 (ja) | 2003-09-19 | 2003-09-19 | 多層セラミック基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003327234A JP4696443B2 (ja) | 2003-09-19 | 2003-09-19 | 多層セラミック基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005093846A JP2005093846A (ja) | 2005-04-07 |
| JP4696443B2 true JP4696443B2 (ja) | 2011-06-08 |
Family
ID=34457152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003327234A Expired - Fee Related JP4696443B2 (ja) | 2003-09-19 | 2003-09-19 | 多層セラミック基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4696443B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153441A (ja) * | 2006-12-18 | 2008-07-03 | Koa Corp | 配線基板およびその製造方法 |
| WO2008108172A1 (ja) * | 2007-03-01 | 2008-09-12 | Murata Manufacturing Co., Ltd. | 多層配線基板 |
| KR100809257B1 (ko) * | 2007-03-15 | 2008-02-29 | 삼성전기주식회사 | 저온 동시소성 세라믹 기판의 제조방법 |
| JP5229227B2 (ja) * | 2007-08-29 | 2013-07-03 | 株式会社村田製作所 | セラミック多層基板 |
| TW200920215A (en) * | 2007-10-17 | 2009-05-01 | Murata Manufacturing Co | Multilayer ceramic substrate and process for producing the multilayer ceramic |
| JP5743779B2 (ja) * | 2010-07-27 | 2015-07-01 | 京セラ株式会社 | 多数個取り配線基板および電子装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3368645B2 (ja) * | 1993-12-27 | 2003-01-20 | 株式会社村田製作所 | 積層電子部品、その製造方法およびその特性測定方法 |
| JP3223708B2 (ja) * | 1994-07-21 | 2001-10-29 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
| JP3211609B2 (ja) * | 1995-02-23 | 2001-09-25 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
| JP2000277916A (ja) * | 1999-03-29 | 2000-10-06 | Kyocera Corp | 基板および分割基板 |
| JP3633435B2 (ja) * | 2000-04-10 | 2005-03-30 | 株式会社村田製作所 | 多層セラミック基板、その製造方法および設計方法、ならびに電子装置 |
| JP4138211B2 (ja) * | 2000-07-06 | 2008-08-27 | 株式会社村田製作所 | 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置 |
| JP3669255B2 (ja) * | 2000-09-19 | 2005-07-06 | 株式会社村田製作所 | セラミック多層基板の製造方法および未焼成セラミック積層体 |
| JP3855798B2 (ja) * | 2002-02-27 | 2006-12-13 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| JP2003017851A (ja) * | 2001-06-29 | 2003-01-17 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
-
2003
- 2003-09-19 JP JP2003327234A patent/JP4696443B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005093846A (ja) | 2005-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6342122B2 (ja) | 積層セラミック電子部品 | |
| US8501299B2 (en) | Conductive paste, multilayer ceramic substrate and its production method | |
| KR102004789B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
| US20100038120A1 (en) | Layered ceramic electronic component and manufacturing method therefor | |
| US6623663B2 (en) | Electroconductive paste and method for manufacturing a multilayer ceramic electronic part using the same | |
| JP2021166219A (ja) | 積層セラミックコンデンサおよび半導体装置 | |
| JP5725678B2 (ja) | 積層セラミック電子部品、その製造方法及びその実装基板 | |
| JP2022105266A (ja) | 積層型電子部品 | |
| CN111755248B (zh) | 层叠陶瓷电容器 | |
| JP4696443B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2010153796A (ja) | 電子部品搭載用基板の製造方法 | |
| JP3003413B2 (ja) | 多層セラミック基板の製造方法 | |
| JPWO2009110286A1 (ja) | 電子部品およびその製造方法 | |
| WO2009119198A1 (ja) | セラミック基板の製造方法 | |
| JP2014216641A (ja) | 積層セラミック電子部品及びその実装基板 | |
| JP2010153554A (ja) | セラミック基板及びその製造方法 | |
| JP2008041828A (ja) | 積層電子部品 | |
| JP4070198B2 (ja) | 配線基板 | |
| JP2004095767A (ja) | セラミック多層基板およびその製造方法 | |
| JP2005286303A (ja) | 積層セラミック基板およびその製造方法 | |
| KR20150134898A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| JP5598606B2 (ja) | 多層セラミック基板の製造方法 | |
| JP4097276B2 (ja) | 多層セラミックス基板及びその製造方法 | |
| JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP2004006993A (ja) | 多層基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100416 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101117 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4696443 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |