JP4700438B2

JP4700438B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4700438B2
Application number: JP2005239626A
Authority: JP
Inventors: 潔小高; 正明星山
Original assignee: Namics Corp
Current assignee: Namics Corp
Priority date: 2005-08-22
Filing date: 2005-08-22
Publication date: 2011-06-15
Anticipated expiration: 2025-08-22
Also published as: JP2007059441A

Description

本発明は、半導体装置の製造方法に関する。具体的には、半導体チップをフリップチップボンディング方式により配線基板に実装する半導体装置において、半導体チップを配線基板に実装する前、または実装後に、半導体チップ、実装基板又はバンプの少なくとも一つの表面をプラズマ処理し、次いで、半導体チップと実装基板との間隙にエポキシ系アンダーフィル材を注入することを特徴とする半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device. Specifically, in a semiconductor device in which a semiconductor chip is mounted on a wiring board by a flip chip bonding method, plasma is applied to at least one surface of the semiconductor chip, the mounting board, or the bump before or after mounting the semiconductor chip on the wiring board. The present invention relates to a method for manufacturing a semiconductor device, characterized in that an epoxy underfill material is injected into a gap between a semiconductor chip and a mounting substrate.

半導体パッケージ（半導体装置）の製造は、半導体チップ（半導体素子）を実装基板に実装することによって行われている。半導体チップを実装基板に実装するにあたっては、半導体パッケージの小型化、高密度化、及び信号速度の高速化に伴い、フリップチップボンディングが、マイクロプロセッサをはじめとするグラフィック用ＬＳＩ、ＤＳＰ、メモリー、ディスプレードライバー様ＬＳＩ等の様々な用途で使われ始めている。この実装方法は、例えば、半導体チップの表面の電極上にバンプを形成した後、このバンプと実装基板の表面の電極とを位置合わせして、接触させた状態で実装基板の表面に半導体チップを載置し、バンプを加熱溶融させた後固化することによって、半導体チップの電極と実装基板の電極とを電気的に接続するものである。 A semiconductor package (semiconductor device) is manufactured by mounting a semiconductor chip (semiconductor element) on a mounting substrate. When mounting a semiconductor chip on a mounting board, flip chip bonding is used for graphic LSIs such as microprocessors, DSPs, memories, and displays as semiconductor packages become smaller, more dense, and signal speeds increase. It has begun to be used in various applications such as driver-like LSIs. In this mounting method, for example, after bumps are formed on the electrodes on the surface of the semiconductor chip, the bumps are aligned with the electrodes on the surface of the mounting substrate, and the semiconductor chip is placed on the surface of the mounting substrate in a contact state. The semiconductor chip electrode and the mounting substrate electrode are electrically connected by placing and solidifying the bump after heating and melting.

また、フリップチップボンディング方法においては、アンダーフィルが行われている。アンダーフィルは実装基板とこれに実装された半導体チップとの間に形成される間隙を樹脂封止することであり、アンダーフィルにより間隙にアンダーフィル材（封止樹脂）を形成することによって、バンプを保護することができ、アンダーフィル材でバンプを補強して半導体チップと実装基板の接合強度を高めたり、アンダーフィル材で間隙を密閉して大気中の水分が間隙に侵入するのを防止して半導体パッケージの耐湿性を向上させたりすることができるものである。アンダーフィルは、通常毛管現象を用いてアンダーフィル材を注入する工法で行われる。このとき、アンダーフィル材と接触する半導体チップ表面のポリイミドパッシベーション膜、あるいは配線基板表面のレジストとの濡れ性が注入特性に影響するため、半導体チップ表面状態のコントロールには十分注意を払う必要がある。 In the flip chip bonding method, underfill is performed. Underfill is the resin sealing of the gap formed between the mounting substrate and the semiconductor chip mounted on it. By forming an underfill material (sealing resin) in the gap by underfill, bumps are formed. The bumps are reinforced with an underfill material to increase the bonding strength between the semiconductor chip and the mounting board, or the gap is sealed with the underfill material to prevent moisture in the atmosphere from entering the gap. Thus, the moisture resistance of the semiconductor package can be improved. Underfill is usually performed by a method of injecting an underfill material using capillary action. At this time, since the wettability with the polyimide passivation film on the surface of the semiconductor chip in contact with the underfill material or the resist on the surface of the wiring board affects the injection characteristics, it is necessary to pay sufficient attention to the control of the surface state of the semiconductor chip. .

ここで、従来のフリップチップボンディング及び封止について、図１により説明する。フリップチップボンディングは、まず、半導体チップ１０の表面の電極１２上に、バンプ１３を形成させ、次いでバンプ１３を下にして基板１５上の電極１４とを、リフローによるハンダ接合、超音波による金−金接合等の手段を用いて接合する。そして、電極を接合した後に、半導体チップ１０と基板１５との隙間に液状又はペースト状の封止材をディスペンサ等で注入し、その後バッチ炉で封止材を硬化させる。これにより、半導体チップ１０と基板１５の間にアンダーフィル１６が形成される。なお、半導体チップ１０の側方から基板１５上にアンダーフィル１６がはみ出た部分をフィレット１６ａという。 Here, conventional flip chip bonding and sealing will be described with reference to FIG. In the flip chip bonding, first, bumps 13 are formed on the electrodes 12 on the surface of the semiconductor chip 10, and then the electrodes 14 on the substrate 15 with the bumps 13 facing down are soldered by reflow or gold by ultrasonic waves. Join using means such as gold bonding. Then, after the electrodes are joined, a liquid or paste-like sealing material is injected into the gap between the semiconductor chip 10 and the substrate 15 with a dispenser, and then the sealing material is cured in a batch furnace. As a result, an underfill 16 is formed between the semiconductor chip 10 and the substrate 15. A portion where the underfill 16 protrudes from the side of the semiconductor chip 10 onto the substrate 15 is referred to as a fillet 16a.

実装基板上で用いられるハンダは、従来、Ｓｎ−Ｐｂ系の共晶ハンダであったが、環境問題への対応から鉛フリーハンダへの置き換えが急速に進んでいる。ハンダ接続はハンダフラックスを使用して行い、ハンダフラックスを、その後、水、有機溶剤等で洗浄するが、洗浄が十分でなくハンダフラックスの一部が残存する場合がある。最近は、ノンクリーニングフラックスも使用されるようになってきているが、ハンダフラックスが残存すると、液状又はペースト状の封止材を注入する時間が長時間化したり、ボイドが発生したりして、実装基板の作製において好ましくない。 Conventionally, the solder used on the mounting substrate has been Sn—Pb-based eutectic solder, but replacement with lead-free solder is rapidly progressing in response to environmental problems. Solder connection is performed using a solder flux, and the solder flux is then washed with water, an organic solvent, or the like. However, the cleaning may not be sufficient and a part of the solder flux may remain. Recently, non-cleaning flux is also used, but when solder flux remains, the time for injecting liquid or paste-like sealing material becomes longer, or voids are generated, This is not preferable in the production of a mounting substrate.

従来から、基板や半導体表面を大気圧下又は減圧下でプラズマ処理を行いクリーニングすることが試みられている。例えば、特開平２−１５１７１号公報や特開平３−２４１７３９号公報や特開平１−３０６５６９号公報には、反応容器内の放電空間に一対の電極を配置すると共に電極の間に誘電体を設け、放電空間にＨｅ（ヘリウム）やＡｒ（アルゴン）などの希ガスとモノマー気体とを混合して導入し、大気圧下にプラズマ励起させて基体表面を処理するか、付着強度に優れる薄膜を形成するプラズマ処理方法が開示されている。 Conventionally, an attempt has been made to clean a substrate or a semiconductor surface by performing plasma treatment under atmospheric pressure or reduced pressure. For example, in JP-A-2-15171, JP-A-3-241539, and JP-A-1-306569, a pair of electrodes are arranged in a discharge space in a reaction vessel and a dielectric is provided between the electrodes. Then, a rare gas such as He (helium) or Ar (argon) and a monomer gas are mixed and introduced into the discharge space, and the substrate surface is treated by plasma excitation under atmospheric pressure, or a thin film with excellent adhesion strength is formed. A plasma processing method is disclosed.

また、特開平４−３５８０７６号公報や特開平４−２１２２５３号公報や特開２０００−３５３７４３号公報にも、希ガスと反応性ガスを導入し、大気圧下にプラズマ励起させた後に、活性種をプラズマ下流に輸送して基板表面を処理する方法が提案されている。さらに、特開平９−１６７７５７号公報には、大気圧プラズマ生成用ガスとして、放電用ガスＨｅに、Ａｒ、Ｋｒ、Ｘｅの中から選ばれる不活性ガスを添加するか、あるいはＯ₂、ＣＦ₄、Ｎ₂、ＣＯ₂、ＳＦ₆、ＣＨＦ₃の中から選ばれた反応性ガス、少なくともＯ、Ｎ、Ｆ、Ｃｌを含むガスを使用して、半導体装置が形成された被処理体をプラズマ処理する方法が記載されている。 Also, in Japanese Patent Application Laid-Open Nos. 4-358076, 4-212253, and 2000-353743, after introducing a rare gas and a reactive gas and exciting the plasma under atmospheric pressure, the active species A method for treating the substrate surface by transporting the substrate downstream of the plasma has been proposed. Further, in JP-A-9-167757, an inert gas selected from Ar, Kr, and Xe is added to a discharge gas He as an atmospheric pressure plasma generation gas, or O ₂ , CF ₄ , N ₂ , CO ₂ , SF ₆ , CHF ₃ , a reactive gas, and a gas containing at least O, N, F, and Cl, and a target object on which the semiconductor device is formed is plasma-processed How to do is described.

また、特開平５−１６０１７０号公報には、半導体装置の組立工程における前処理として、リードフレームや半導体チップやモールド樹脂の表面の汚染を除去する方法が開示されている。この方法は、減圧下にした処理室内にアルゴン酸素プラズマ或いは水素還元プラズマによるドライプロセス処理を行い、アルゴンイオンの物理的作用及び酸素ラジカル・水素ラジカルの化学的作用によるエッチング機能でリードフレーム等の表面の汚染を除去している。また、特開平８−３７２００号公報には、フラックスのような有機物を除去したい場合は、大気圧又はその近傍の圧力下で、プラズマ生成用ガスとしてＨｅと酸素との混合ガス、圧縮空気、窒素と酸素との混合ガス、窒素、フッ素化合物、又は有機物を含むガスを使用して、酸化物を除去できることが記載されている。さらに、特開平８−７８５２９号公報には、大気圧又はその近傍の圧力下で少なくとも酸素を含むガス中に気体放電を生じさせ、生成されるガスの活性種に基板に形成された金属層を曝露させて金属層の表面を酸化させる方法が開示されている。
特開平２−１５１７１号公報特開平３−２４１７３９号公報特開平１−３０６５６９号公報特開平４−３５８０７６号公報特開平４−２１２２５３号公報特開２０００−３５３７４３号公報特開平９−１６７７５７号公報特開平５−１６０１７０号公報特開平８−３７２００号公報特開平８−７８５２９号公報 Japanese Patent Laid-Open No. 5-160170 discloses a method for removing contamination on the surface of a lead frame, a semiconductor chip, and a mold resin as a pretreatment in an assembly process of a semiconductor device. In this method, dry process treatment with argon oxygen plasma or hydrogen reduction plasma is performed in a processing chamber under reduced pressure, and the surface of a lead frame or the like with an etching function based on the physical action of argon ions and the chemical action of oxygen radicals / hydrogen radicals. To remove the pollution. JP-A-8-37200 discloses that when an organic substance such as a flux is to be removed, a mixed gas of He and oxygen, compressed air, nitrogen as a plasma generating gas under atmospheric pressure or a pressure in the vicinity thereof. It is described that an oxide can be removed using a mixed gas of oxygen and oxygen, a gas containing nitrogen, a fluorine compound, or an organic substance. Further, JP-A-8-78529 discloses a metal layer formed on a substrate in an active species of gas generated by causing a gas discharge in a gas containing at least oxygen under atmospheric pressure or a pressure in the vicinity thereof. A method for exposing and oxidizing the surface of a metal layer is disclosed.
Japanese Patent Laid-Open No. 2-15171 Japanese Patent Laid-Open No. 3-241739 JP-A-1-306569 JP-A-4-358076 JP-A-4-212253 JP 2000-353743 A JP-A-9-167757 Japanese Patent Laid-Open No. 5-160170 JP-A-8-37200 JP-A-8-78529

しかしながら、本発明者らは、上記特許文献９に開示された方法は、ワイヤボンディング接続された半導体装置をモールド樹脂で封入してパッケージする際には、電子部品やリード表面がプラズマ処理で改質されて濡れ性が向上するものの、この方法は、フリップチップボンディング方法に多用される実装基板と半導体チップとの間の間隙にアンダーフィル材を注入する場合には効果が不十分であることを知見した。すなわち、フリップチップボンディング方法では、実装基板と半導体チップとの間隙は、一般的に、３０から１００μｍと非常に小さく、半導体チップの表面や実装基板の表面やバンプの表面に有機物、例えば、ハンダフラックスやハンダフラックスを洗浄するために用いた有機溶剤等が付着して汚染されていると、アンダーフィル材の注入性が著しく低下する。実装基板と半導体チップの間隙におけるアンダーフィル材の注入性の低下は、アンダーフィル材の注入に長時間を要するほか、アンダーフィル材の未注入部分を生ぜしめるか、半導体チップ、実装基板やバンプの表面とアンダーフィル材との密着性が低下することにより信頼性の点での不具合を生ぜしめるか、注入後のボイドを発生させる原因になる。このため、最近の狭ピッチ化、狭ギャップ化では、従来の半導体装置の製造で使用されてきたアルゴンプラズマ、酸素プラズマによる表面洗浄、表面改質では、半導体チップのポリイミドパッシベーションの表面状態に影響を与え、アンダーフィル材の注入に際しての注入速度の低下、アンダーフィル材との接着性の低下、ボイドの発生等の悪影響を与えることがある。 However, the present inventors have disclosed that the method disclosed in the above-mentioned Patent Document 9 uses a plasma treatment to modify an electronic component or a lead surface when a semiconductor device connected by wire bonding is sealed with a mold resin and packaged. Although this improves the wettability, it has been found that this method is not sufficiently effective when an underfill material is injected into the gap between the mounting substrate and the semiconductor chip, which is often used in the flip chip bonding method. did. That is, in the flip chip bonding method, the gap between the mounting substrate and the semiconductor chip is generally very small, 30 to 100 μm, and an organic substance such as a solder flux is formed on the surface of the semiconductor chip, the surface of the mounting substrate, or the surface of the bump. If the organic solvent or the like used for cleaning the solder flux adheres and is contaminated, the injectability of the underfill material is significantly lowered. The decrease in the infillability of the underfill material in the gap between the mounting substrate and the semiconductor chip requires a long time to inject the underfill material, which may cause an unfilled portion of the underfill material, or the semiconductor chip, the mounting substrate and the bump. Decreasing the adhesion between the surface and the underfill material may cause a defect in reliability or cause a void after injection. For this reason, the recent narrowing of the pitch and narrowing of the gap affect the surface state of the polyimide passivation of the semiconductor chip by the surface cleaning and surface modification using argon plasma and oxygen plasma, which have been used in the manufacture of conventional semiconductor devices. In addition, there may be adverse effects such as a decrease in the injection speed during the injection of the underfill material, a decrease in adhesiveness with the underfill material, and generation of voids.

本発明は上記の点に鑑みてなされたものであり、アンダーフィル材の注入性を向上し、ボイド発生を防止することができるフリップチップ実装方法を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a flip chip mounting method capable of improving the injectability of an underfill material and preventing the generation of voids.

本発明は、半導体チップをフリップチップボンディング方式により配線基板に実装する半導体装置において、半導体チップを配線基板に実装する前、または実装後に、半導体チップ、実装基板又はバンプの少なくとも一つの表面をプラズマ処理し、次いで、半導体チップと実装基板の間隙にエポキシ系アンダーフィル材を注入することを特徴とする半導体装置の製造方法である。 The present invention relates to a semiconductor device in which a semiconductor chip is mounted on a wiring board by a flip chip bonding method, and at least one surface of the semiconductor chip, the mounting board or the bump is plasma-treated before or after mounting the semiconductor chip on the wiring board. Then, an epoxy underfill material is injected into the gap between the semiconductor chip and the mounting substrate.

本発明においては、半導体チップの表面及び実装基板の表面をプラズマ処理することが好ましい。また、プラズマ処理を窒素ガス中で行うことが好ましい。 In the present invention, the surface of the semiconductor chip and the surface of the mounting substrate are preferably subjected to plasma treatment. Further, it is preferable to perform the plasma treatment in nitrogen gas.

本発明で使用するエポキシ系アンダーフィル材は、エポキシ樹脂である。エポキシ樹脂は、１分子中に２個以上のエポキシ基を有し、硬化して樹脂状になるエポキシ化合物であれば、特に限定されない。エポキシ樹脂は、常温で液状であるか、あるいは常温で固体のものを希釈剤により希釈することにより常温で液状を示すものである。エポキシ樹脂自体が常温で液状であることが好ましい。 The epoxy underfill material used in the present invention is an epoxy resin. The epoxy resin is not particularly limited as long as it is an epoxy compound that has two or more epoxy groups in one molecule and is cured and becomes resinous. The epoxy resin is liquid at normal temperature, or is liquid at normal temperature by diluting a solid at normal temperature with a diluent. It is preferable that the epoxy resin itself is liquid at normal temperature.

エポキシ樹脂は、具体的には、ビスフェノールＡ型エポキシ樹脂、臭素化ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ノボラック型エポキシ樹脂、脂環式エポキシ樹脂、ナフタレン型エポキシ樹脂、エーテル系又はポリエーテル系エポキシ樹脂、オキシラン環含有ポリブタジエン、シリコーンエポキシコポリマー樹脂等が例示される。 The epoxy resin specifically includes bisphenol A type epoxy resin, brominated bisphenol A type epoxy resin, bisphenol F type epoxy resin, biphenyl type epoxy resin, novolac type epoxy resin, alicyclic epoxy resin, naphthalene type epoxy resin, Examples include ether-based or polyether-based epoxy resins, oxirane ring-containing polybutadiene, silicone epoxy copolymer resins, and the like.

特に常温で液状であるエポキシ樹脂としては、ビスフェノールＡ型エポキシ樹脂の平均分子量が約４００以下の、下記式： In particular, as an epoxy resin that is liquid at room temperature, the average molecular weight of the bisphenol A type epoxy resin is about 400 or less, and the following formula:

で示されるｐ−グリシジルオキシフェニルジメチルトリスビスフェノールＡジグリシジルエーテルのような分岐状多官能ビスフェノールＡ型エポキシ樹脂；ビスフェノールＦ型エポキシ樹脂；フェノールノボラック型エポキシ樹脂の平均分子量が約５７０以下のもの；ビニル（３，４−シクロヘキセン）ジオキシド、３，４−エポキシシクロヘキシルカルボン酸（３，４−エポキシシクロヘキシル）メチル、アジピン酸ビス（３，４−エポキシ−６−メチルシクロヘキシルメチル）、２−（３，４−エポキシシクロヘキシル）５，１−スピロ（３，４−エポキシシクロヘキシル）−ｍ−ジオキサンのような脂環式エポキシ樹脂；３，３′，５，５′−テトラメチル−４，４′−ジグリシジルオキシビフェニルのようなビフェニル型エポキシ樹脂；ヘキサヒドロフタル酸ジグリシジル、３−メチルヘキサヒドロフタル酸ジグリシジル、ヘキサヒドロテレフタル酸ジグリシジルのようなグリシジルエステル型エポキシ樹脂；ジグリシジルアニリン、ジグリシジルトルイジン、トリグリシジル−ｐ−アミノフェノール、テトラグリシジル−ｍ−キシリレンジアミン、テトラグリシジルビス（アミノメチル）シクロヘキサンのようなグリシジルアミン型エポキシ樹脂；ならびに１，３−ジグリシジル−５−メチル−５−エチルヒダントインのようなヒダントイン型エポキシ樹脂；ナフタレン環含有エポキシ樹脂が例示される。これらのエポキシ樹脂は、単独でも、２種以上併用してもよい。 A branched polyfunctional bisphenol A type epoxy resin such as p-glycidyloxyphenyldimethyltrisbisphenol A diglycidyl ether represented by the formula: bisphenol F type epoxy resin; phenol novolac type epoxy resin having an average molecular weight of about 570 or less; vinyl (3,4-cyclohexene) dioxide, 3,4-epoxycyclohexylcarboxylic acid (3,4-epoxycyclohexyl) methyl, bis (3,4-epoxy-6-methylcyclohexylmethyl) adipate, 2- (3,4 -Epoxycyclohexyl) 5,1-spiro (3,4-epoxycyclohexyl) -cycloaliphatic epoxy resin such as m-dioxane; 3,3 ', 5,5'-tetramethyl-4,4'-diglycidyl Biphenyl type epoxy trees such as oxybiphenyl Glycidyl ester type epoxy resin such as diglycidyl hexahydrophthalate, diglycidyl 3-methylhexahydrophthalate, diglycidyl hexahydroterephthalate; diglycidyl aniline, diglycidyl toluidine, triglycidyl-p-aminophenol, tetraglycidyl-m -Glycidylamine type epoxy resins such as xylylenediamine and tetraglycidylbis (aminomethyl) cyclohexane; and hydantoin type epoxy resins such as 1,3-diglycidyl-5-methyl-5-ethylhydantoin; naphthalene ring-containing epoxy resins Is exemplified. These epoxy resins may be used alone or in combination of two or more.

また、これらの常温で液体であるエポキシ樹脂に、常温で固体ないし超高粘性のエポキシ樹脂を併用することもでき、そのようなエポキシ樹脂として、高分子量のビスフェノールＡ型エポキシ樹脂、ノボラックエポキシ樹脂、テトラブロモビスフェノールＡ型エポキシ樹脂等が例示される。 In addition, these epoxy resins that are liquid at room temperature can be used in combination with a solid or ultra-high viscosity epoxy resin at room temperature. As such epoxy resins, high molecular weight bisphenol A type epoxy resins, novolac epoxy resins, Examples thereof include tetrabromobisphenol A type epoxy resin.

希釈剤を用いる場合、非反応性希釈剤及び反応性希釈剤のいずれをも使用することができるが、反応性希釈剤が好ましい。反応性希釈剤は、１分子中に１個又は２個以上のエポキシ基を有する、常温で比較的低粘度の化合物であり、目的に応じて、エポキシ基以外に、他の重合性官能基、たとえばビニル、アリル等のアルケニル基；又はアクリロイル、メタクリロイル等の不飽和カルボン酸残基を有していてもよい。このような反応性希釈剤としては、ｎ−ブチルグリシジルエーテル、２−エチルヘキシルグリシジルエーテル、フェニルグリシジルエーテル、クレジルグリシジルエーテル、ｐ−ｓ−ブチルフェニルグリシジルエーテル、スチレンオキシド、α−ピネンオキシドのようなモノエポキシド化合物；アリルグリシジルエーテル、メタクリル酸グリシジル、１−ビニル−３，４−エポキシシクロヘキサンのような他の官能基を有するモノエポキシド化合物；（ポリ）エチレングリコールジグリシジルエーテル、（ポリ）プロピレングリコールジグルシジルエーテル、ブタンジオールグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテルのようなジエポキシド化合物；トリメチロールプロパントリグリシジルエーテル、グリセリントリグリシジルエーテルのようなトリエポキシド化合物等が例示される。 When a diluent is used, either a non-reactive diluent or a reactive diluent can be used, but a reactive diluent is preferred. The reactive diluent is a compound having one or two or more epoxy groups in one molecule and having a relatively low viscosity at room temperature. Depending on the purpose, other polymerizable functional groups, For example, it may have an alkenyl group such as vinyl and allyl; or an unsaturated carboxylic acid residue such as acryloyl and methacryloyl. Such reactive diluents include n-butyl glycidyl ether, 2-ethylhexyl glycidyl ether, phenyl glycidyl ether, cresyl glycidyl ether, p-s-butylphenyl glycidyl ether, styrene oxide, α-pinene oxide, and the like. Monoepoxide compounds; monoepoxide compounds having other functional groups such as allyl glycidyl ether, glycidyl methacrylate, 1-vinyl-3,4-epoxycyclohexane; (poly) ethylene glycol diglycidyl ether, (poly) propylene glycol diglyl Diepoxide compounds such as sidyl ether, butanediol glycidyl ether, neopentyl glycol diglycidyl ether; trimethylolpropane triglycidyl ether, glycerin tri Triepoxide compounds such as glycidyl ether, and the like.

本発明で使用するエポキシ系アンダーフィル材には、エポキシ樹脂の用硬化剤として、フェノール樹脂、酸無水物又はアミン系化合物を用いることができる。フェノール樹脂としては、フェノールノボラック樹脂、クレゾールノボラック樹脂、ナフトール変性フェノール樹脂、ジシクロペンタジエン変性フェノール樹脂、ｐ−キシレン変性フェノール樹脂等が例示されるが、これらに限定されるものではなく、アンダーフィル用樹脂組成物に通常、用いられるものであればよい。エポキシ樹脂とフェノール樹脂の配合割合は、エポキシ樹脂中のエポキシ基１当量あたり、フェノール樹脂中のＯＨ当量が、０．３〜１．５当量となることが好ましく、０．５〜１．２当量がより好ましい。酸無水物としては、メチルテトラヒドロフタル酸無水物、メチルヘキサヒドロフタル酸無水物、アルキル化テトラヒドロフタル酸無水物、ヘキサヒドロフタル酸無水物、無水メチルハイミック酸、無水ドデセニルコハク酸、無水メチルナジック酸等が例示される。エポキシ樹脂と酸無水物の配合割合は、エポキシ樹脂中のエポキシ基１当量あたり、酸無水物当量が０．６〜１．０となることが好ましい。アミン系化合物としては、脂肪族ポリアミン；芳香族アミン；及びポリアミノアミド、ポリアミノイミド、ポリアミノエステル、ポリアミノ尿素等の変性ポリアミンが例示され、特に限定されるものではない。また、第三級アミン系、イミダゾール系、ヒドラジド系、ジシアンジアミド系、メラミン系の化合物も用いることができる。アミン系化合物の配合割合は、エポキシ樹脂中のエポキシ基１当量あたり、アミン当量が０．６〜１．０となる量が好ましい。これらの硬化剤は、単独でも、２種以上併用してもよい。 In the epoxy underfill material used in the present invention, a phenol resin, an acid anhydride, or an amine compound can be used as a curing agent for the epoxy resin. Examples of phenol resins include phenol novolac resins, cresol novolac resins, naphthol-modified phenol resins, dicyclopentadiene-modified phenol resins, p-xylene-modified phenol resins, and the like. What is necessary is just to be normally used for the resin composition. The blending ratio of the epoxy resin and the phenol resin is preferably such that the OH equivalent in the phenol resin is 0.3 to 1.5 equivalent, and 0.5 to 1.2 equivalent per 1 equivalent of the epoxy group in the epoxy resin. Is more preferable. Examples of acid anhydrides include methyltetrahydrophthalic anhydride, methylhexahydrophthalic anhydride, alkylated tetrahydrophthalic anhydride, hexahydrophthalic anhydride, methyl hymic anhydride, dodecenyl succinic anhydride, methyl nadic anhydride Etc. are exemplified. The blending ratio of the epoxy resin and the acid anhydride is preferably such that the acid anhydride equivalent is 0.6 to 1.0 per equivalent of epoxy group in the epoxy resin. Examples of the amine compound include aliphatic polyamines; aromatic amines; and modified polyamines such as polyaminoamides, polyaminoimides, polyaminoesters, and polyaminoureas, and are not particularly limited. Tertiary amine, imidazole, hydrazide, dicyandiamide, and melamine compounds can also be used. The compounding ratio of the amine compound is preferably such that the amine equivalent is 0.6 to 1.0 per equivalent of epoxy group in the epoxy resin. These curing agents may be used alone or in combination of two or more.

本発明のエポキシ系アンダーフィル材としての樹脂組成物には、必要に応じて、硬化促進剤を用いることができる。硬化促進剤としては、イミダゾール系、第三級アミン系、リン化合物系等、エポキシ樹脂の硬化促進剤として用いられるものが挙げられるが、アンダーフィル用樹脂組成物の使用目的や必要とする硬化条件によって選択され、特に限定されるものではない。例えば、２−メチルイミダゾール、２−ウンデシルイミダゾール、２−ヘプタデシルイミダゾール、２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、２−フェニル−４−メチルイミダゾール等が挙げられる。これらは単独で用いてもよく、２種以上を併用してもよい。硬化促進剤の配合量は、樹脂組成物全体の０．０５〜３０重量％の割合に設定することが好ましい。 A curing accelerator can be used in the resin composition as the epoxy-based underfill material of the present invention, if necessary. Examples of the curing accelerator include those used as epoxy resin curing accelerators, such as imidazole, tertiary amine, and phosphorus compounds, but the intended use of the underfill resin composition and the required curing conditions And is not particularly limited. For example, 2-methylimidazole, 2-undecylimidazole, 2-heptadecylimidazole, 2-ethyl-4-methylimidazole, 2-phenylimidazole, 2-phenyl-4-methylimidazole and the like can be mentioned. These may be used alone or in combination of two or more. The blending amount of the curing accelerator is preferably set to a ratio of 0.05 to 30% by weight of the entire resin composition.

本発明のエポキシ系アンダーフィル用樹脂組成物には、シランカップリング剤、界面活性剤、エラストマー、充填剤としてのフィラーなどを適宜配合しても良い。フィラーとしては溶融シリカ、窒化アルミ、溶融アルミナなどが例示され、形状としては球状が好ましい。平均粒子径は０．２μｍから２０μｍで、半導体のデザイン、封止方法で異なる。異なるフィラー、粒子径のフィラーを混合して使用しても良い。 In the resin composition for epoxy underfill of the present invention, a silane coupling agent, a surfactant, an elastomer, a filler as a filler, and the like may be appropriately blended. Examples of the filler include fused silica, aluminum nitride, and fused alumina, and the shape is preferably spherical. The average particle diameter is 0.2 μm to 20 μm, and differs depending on the semiconductor design and sealing method. Different fillers and fillers with particle diameters may be mixed and used.

本発明において、半導体チップと実装基板との間隙への本発明のエポキシ系アンダーフィル材の注入は、ディスペンサを用いて、半導体チップ周囲にＩ字型、もしくはＬ字型にアンダーフィル材を吐出させることにより行うことができる。ディスペンサから吐出されたアンダーフィル材は毛管現象により実装基板との間隙を充填する。また、エアデイスペンサ、ジェットデイスペンサ等を使用して、本発明のエポキシ系アンダーフィル材を注入することができる。 In the present invention, the injection of the epoxy underfill material of the present invention into the gap between the semiconductor chip and the mounting substrate is performed by discharging the underfill material around the semiconductor chip in an I-shape or L-shape using a dispenser. Can be done. The underfill material discharged from the dispenser fills the gap with the mounting substrate by capillary action. Moreover, the epoxy-based underfill material of the present invention can be injected using an air dispenser, a jet dispenser, or the like.

プラズマ処理に使用する装置としては、一般的なプラズマ装置を使用することができる。代表的なプラズマ装置としては、サムコ株式会社のＭｏｄｅｌＰＣ１０００が挙げられる。プラズマ処理に使用するガスは、一般的にはＮ_２、Ａｒ、Ｏ_２、ＣＦ_４を使用することができるが、実装基板と半導体チップとの非常に狭い間隙にアンダーフィル材を注入する場合には、半導体チップ、実装基板又はバンプの少なくとも一つの表面をＮ_２ガスでプラズマ処理を行う必要がある。プラズマ処理に際して、装置内の圧力は２００ｍＴｏｒｒ、処理時間は、５分間である。 As an apparatus used for plasma processing, a general plasma apparatus can be used. A typical plasma apparatus is Model PC1000 manufactured by Samco Corporation. In general, N ₂ , Ar, O ₂ , and CF ₄ can be used as the gas used for the plasma processing. However, when an underfill material is injected into a very narrow gap between the mounting substrate and the semiconductor chip. Needs to perform plasma treatment with N ₂ gas on at least one surface of a semiconductor chip, a mounting substrate, or a bump. In the plasma treatment, the pressure in the apparatus is 200 mTorr, and the treatment time is 5 minutes.

以下に本発明を、実施例を用いてより詳細に説明するが、かかる実施例の説明は例示であり、本発明の範囲を限定するものではない。 Hereinafter, the present invention will be described in more detail with reference to examples. However, the description of these examples is illustrative and does not limit the scope of the present invention.

エポキシ系アンダーフィル材の調製
２種類のエポキシ系アンダーフィル材を使用した。アンダーフィルＡ材は、ビスフェノールＡ型液状エポキシ樹脂（東都化成株式会社製、商品番号ＹＤＦ８１７０）１８０重量部、液状フェノール樹脂（明和化成株式会社製、商品番号ＭＥＨ８０００）１１０重量部、イミダゾール（四国化成株式会社製、商品番号２Ｅ４ＭＺ）１重量部、球状溶融シリカ（株式会社アドマテックス製、商品番号ＳＯＥ５）４３５重量部を使用し、混合後、３本ロールにて分散させた。またアンダーフィルＢ材は、ビスフェノールＡ型液状エポキシ樹脂（東都化成株式会社製、商品番号ＹＤＦ８１７０）１８０重量部、酸無水物として無水メチルナジック酸（ジャパンエポキシレジン株式会社製、商品番号ＹＨ３０６）２３０重量部、イミダゾール（四国化成株式会社製、商品番号２Ｅ４ＭＺ）１重量部、球状溶融シリカ（株式会社アドマテックス製、商品番号ＳＯＥ５）６１５重量部を使用し、アンダーフィルＡ材と同様にして調製した。 Preparation of epoxy-based underfill material Two types of epoxy-based underfill materials were used. Underfill A material is 180 parts by weight of bisphenol A type liquid epoxy resin (manufactured by Toto Kasei Co., Ltd., product number YDF8170), 110 parts by weight of liquid phenol resin (manufactured by Meiwa Kasei Co., Ltd., product number MEH8000), imidazole (Shikoku Chemicals Co., Ltd.) 1 part by weight made by company, product number 2E4MZ) and 435 parts by weight spherical fused silica (manufactured by Admatechs Co., Ltd., product number SOE5) were mixed and dispersed by a three roll. The underfill B material is 180 parts by weight of a bisphenol A type liquid epoxy resin (manufactured by Toto Kasei Co., Ltd., product number YDF8170), and an acid anhydride, methyl nadic acid anhydride (manufactured by Japan Epoxy Resin Co., Ltd., product number YH306) 230 weights. Parts, imidazole (manufactured by Shikoku Kasei Co., Ltd., product number 2E4MZ) and 615 parts by weight of spherical fused silica (manufactured by Admatechs Co., Ltd., product number SOE5) were used in the same manner as the underfill A material.

半導体装置の作製
ＴＥＧ（Test element group、日立超ＬＳＩ株式会社製）とＦＲ４基板（ウエル株式会社製）とを、ハンダぺースト（日本スペリア株式会社製ＳＮ９７Ｃ）を使用して、２６０℃のハンダリフロー炉に通してフリップチップ接続した。 Fabrication of semiconductor device TEG (Test element group, manufactured by Hitachi Ultra LSI Co., Ltd.) and FR4 substrate (manufactured by Well Co., Ltd.) using solder paste (SN97C manufactured by Nippon Superior Co., Ltd.), solder reflow at 260 ° C. Flip chip connection was made through the furnace.

プラズマ処理
フリップチップ接続後の半導体装置に、サムコ株式会社のＭｏｄｅｌＰＣ１０００を使用して、はんだリフローにより接続された基板、半導体チップをＴＥＧのポリイミドパッシベーション膜表面にプラズマ処理を実施した。プラズマ処理は、反応ガス種としてＮ_２、Ａｒ、Ｏ_２、ＣＦ_４を使用し、条件は下記のとおりであった。プラズマ処理に際しての装置内の圧力は２００ｍｔｏｒｒ、処理時間は、５分間であった。 Plasma processing was performed on the surface of the polyimide passivation film of TEG on the substrate and the semiconductor chip connected by solder reflow, using Model PC1000 of Samco Co., Ltd., to the semiconductor device after the plasma processing flip chip connection. In the plasma treatment, N ₂ , Ar, O ₂ , and CF ₄ were used as reactive gas species, and the conditions were as follows. The pressure in the apparatus during the plasma treatment was 200 mtorr, and the treatment time was 5 minutes.

アンダーフィル材の注入
半導体チップと実装基板との間隙への本発明のエポキシ系アンダーフィル材の注入は、ディスペンサを用いて、半導体チップ周囲にＩ字型、もしくはＬ字型にアンダーフィル材を７０℃で吐出させて行った。 Injection of the underfill material The epoxy-based underfill material of the present invention is injected into the gap between the semiconductor chip and the mounting substrate by using a dispenser to form an I-shaped or L-shaped underfill material around the semiconductor chip. The discharge was performed at a temperature of ° C.

エポキシ系アンダーフィル材の注入性の評価
半導体チップと実装基板との間隙へのエポキシ系アンダーフィル材の注入性は、ポリイミドパッシべーション膜との接触角、注入テスト、及びボイドの発生の有無で評価した。 Evaluation of epoxy underfill material injection property The epoxy underfill material injection property into the gap between the semiconductor chip and the mounting board depends on the contact angle with the polyimide passivation film, the injection test, and the presence or absence of voids. evaluated.

接触角は、ポリイミドパッシべーション膜を有したＴＥＧにプラズマ処理を施した際のエポキシ系アンダーフィル材を滴下したときのアンダーフィル材とパッシベーション膜との接触角である。接触角の測定方法は、図２に示すように、半導体チップ（パッシベーション膜）上にアンダーフィル材を０．４ｍｌ滴下し、その後１５０℃で６０分間硬化後、図２に示すようにして、硬化物の高さ（ｈ）、直径（２ｒ）から接触角（Ａ）を、式Ａ＝２ｘｔａｎ^−１（ｈ／ｒ）により求めた。なお、接触角（Ａ）は、測定値１０個の平均値とした。結果を表１に示す。 The contact angle is a contact angle between the underfill material and the passivation film when the epoxy-based underfill material is dropped when the TEG having the polyimide passivation film is subjected to plasma treatment. As shown in FIG. 2, the contact angle is measured by dropping 0.4 ml of an underfill material on a semiconductor chip (passivation film), and then curing at 150 ° C. for 60 minutes, followed by curing as shown in FIG. The contact angle (A) was determined from the height (h) and diameter (2r) of the object by the formula A = 2xtan ⁻¹ (h / r). The contact angle (A) was an average value of 10 measured values. The results are shown in Table 1.

注入テストは、２０ｍｍ角のＦＲ４基板（ウエル株式会社製）にハンダ接続されたＴＥＧ（日立超ＬＳＩ株式会社製）を用い、ＴＥＧにプラズマ処理を施し、次いでディスペンサを用いてエポキシ系アンダーフィル材を注入した。注入性の評価は、ディスペンサからアンダーフィルを吐出した後、アンダーフィル材が対辺側に滲み出した時間を測定した。なお、時間が短いほどアンダーフィル材の注入性は良好であるといえる。結果を表１に示すが、実施例は優れた結果を示している。 For the injection test, TEG (manufactured by Hitachi Ultra LSI Co., Ltd.) soldered to a 20 mm square FR4 substrate (manufactured by Well Co., Ltd.) was used, plasma treatment was applied to the TEG, and then an epoxy-based underfill material was applied using a dispenser. Injected. Evaluation of injectability measured the time which the underfill material oozed out to the opposite side after discharging underfill from a dispenser. In addition, it can be said that the shorter the time, the better the injectability of the underfill material. The results are shown in Table 1, and the examples show excellent results.

ボイド発生有無の測定は、ＦＲ４基板（ウエル株式会社製）にハンダ接続されたＴＥＧ（日立超ＬＳＩ株式会社製）を用い、ＴＥＧにプラズマ処理を施し、次いでエポキシ系アンダーフィル材を注入した後の、アンダーフィル材とＴＥＧ表面との界面におけるボイドを、走査型超音波顕微鏡（ソニックス株式会社製、HiSpeed-1000TM）を使用して評価した。結果を表１及び図３〜７に示す。 The measurement of the presence or absence of voids was made after using TEG (manufactured by Hitachi Ultra LSI Co., Ltd.) soldered to an FR4 substrate (manufactured by Well Co., Ltd.), applying plasma treatment to the TEG, and then injecting an epoxy underfill material. The void at the interface between the underfill material and the TEG surface was evaluated using a scanning ultrasonic microscope (HiSpeed-1000TM, manufactured by Sonics Corporation). The results are shown in Table 1 and FIGS.

表１に示すように、Ｎ_２ガスを用いてＴＥＧにプラズマ処理を行った実施例１及び２は、ポリイミドパッシベーションとの接触角が非常に小さく、アンダーフィル材のパッシベーション膜に対する濡れ性に優れる。加えて、ＴＥＧボイドも発生していない。一方、ＣＦ_４あるいはＯ_２ガスを用いてプラズマ処理を行った比較例１〜４は、ポリイミドパッシベーションとの接触角が比較的大きく、ＴＥＧボイドも少々から多数発生している。 As shown in Table 1, Examples 1 and 2 in which plasma treatment was performed on TEG using N ₂ gas had a very small contact angle with polyimide passivation, and excellent wettability of the underfill material to the passivation film. In addition, no TEG voids are generated. On the other hand, Comparative Examples 1 to 4 in which plasma processing is performed using CF ₄ or O ₂ gas have a relatively large contact angle with polyimide passivation, and a few TEG voids are generated.

本発明によって、アンダーフィル材の注入性を著しく向上させることができるので、ＩＣ、ＬＳＩ、ＶＬＳＩ等の半導体を含むデバイスの封止等に広く適用することができる。 According to the present invention, the injection property of the underfill material can be remarkably improved. Therefore, the present invention can be widely applied to sealing of devices including semiconductors such as IC, LSI, VLSI and the like.

従来のフリップチップボンディング及び封止方法を示す概略図である。It is the schematic which shows the conventional flip chip bonding and sealing method. プラズマ処理したポリイミドパッシべーション膜へのエポキシ系アンダーフィル材の接触角を測定する方法を示す図である。It is a figure which shows the method of measuring the contact angle of the epoxy-type underfill material to the polyimide passivation film which carried out the plasma process. 実施例１（プラズマガス：Ｎ_２、アンダーフィル材：Ａ）を使用したときのボイドの発生状況を示す走査型超音波顕微鏡写真である。Example 1 (Plasma Gas: N _2, underfill material: A) is a scanning acoustic microscope photograph showing the state of generating voids when using. 実施例２（プラズマガス：Ｎ_２、アンダーフィル材：Ｂ）を使用したときのボイドの発生状況を示す走査型超音波顕微鏡写真である。Example 2 (plasma gas: N _2, underfill material: B) is a scanning acoustic microscope photograph showing the state of generating voids when using. 比較例１（プラズマガス：ＣＦ_４、アンダーフィル材：Ａ）を使用したときのボイドの発生状況を示す走査型超音波顕微鏡写真である。Comparative Example 1 (plasma gas: CF _4, underfill material: A) is a scanning acoustic microscope photograph showing the state of generating voids when using. 比較例３（プラズマガス：Ｏ_２、アンダーフィル材：Ａ）を使用したときのボイドの発生状況を示す走査型超音波顕微鏡写真である。Comparative Example 3 (plasma gas: O _2, underfill material: A) is a scanning acoustic microscope photograph showing the state of generating voids when using. 比較例４（プラズマガス：Ｏ_２、アンダーフィル材：Ｂ）を使用したときのボイドの発生状況を示す走査型超音波顕微鏡写真である。Comparative Example 4 (plasma gas: O _2, underfill material: B) is a scanning acoustic microscope photograph showing the state of generating voids when using.

Claims

In a semiconductor device in which a semiconductor chip is mounted on a wiring board by a flip chip bonding method , plasma is applied to at least one surface of the semiconductor chip, the mounting board or the bump using nitrogen gas before or after mounting the semiconductor chip on the wiring board. A method of manufacturing a semiconductor device, comprising: processing and then injecting an epoxy-based underfill material into a gap between the semiconductor chip and the mounting substrate.

The method of claim 1, wherein the semiconductor chip comprises a polyimide passivation film.

3. The method according to claim 1, wherein the surface of the semiconductor chip and the surface of the mounting substrate are subjected to plasma treatment.

The method according to claim 1, wherein plasma treatment is performed after mounting the semiconductor chip on the wiring substrate.