Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4704702B2 - Blanking aperture array and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JP4704702B2 - Blanking aperture array and manufacturing method thereof - Google Patents

Blanking aperture array and manufacturing method thereof Download PDF

Info

Publication number
JP4704702B2
JP4704702B2 JP2004194774A JP2004194774A JP4704702B2 JP 4704702 B2 JP4704702 B2 JP 4704702B2 JP 2004194774 A JP2004194774 A JP 2004194774A JP 2004194774 A JP2004194774 A JP 2004194774A JP 4704702 B2 JP4704702 B2 JP 4704702B2
Authority
JP
Japan
Prior art keywords
electrodes
wiring
electrode
aperture array
blanking aperture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004194774A
Other languages
Japanese (ja)
Other versions
JP2006019438A (en
JP2006019438A5 (en
Inventor
裕一 岩崎
義則 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Canon Inc filed Critical Hitachi High Technologies Corp
Priority to JP2004194774A priority Critical patent/JP4704702B2/en
Publication of JP2006019438A publication Critical patent/JP2006019438A/en
Publication of JP2006019438A5 publication Critical patent/JP2006019438A5/ja
Application granted granted Critical
Publication of JP4704702B2 publication Critical patent/JP4704702B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本発明は、主に半導体集積回路等の露光に用いられる電子ビーム露光装置、イオンビーム露光装置等の荷電粒子線露光装置に関し、特に、複数の荷電粒子線を用いてパターン描画を行う荷電粒子線露光装置の偏向器およびその偏向器の製造方法に関するものである。   The present invention relates to a charged particle beam exposure apparatus such as an electron beam exposure apparatus or an ion beam exposure apparatus mainly used for exposure of a semiconductor integrated circuit, and more particularly to a charged particle beam that performs pattern drawing using a plurality of charged particle beams. The present invention relates to a deflector of an exposure apparatus and a method of manufacturing the deflector.

複数の荷電粒子線を用いたマルチ荷電粒子線露光装置として、例えば、多数の開孔を有するブランキングアパーチャアレイを用いるものが知られている(例えば、特許文献1または非特許文献1参照)。この特許文献1では、ブランキングアパーチャアレイは、シリコンなどの半導体結晶を基板として、それに多数の開孔を所定間隔にて2次元的な配置で形成し、各開孔の両側面に一対のブランキング電極を形成してあり、ブランキング電極間に電圧を印加するか、しないかをパターンデータにより制御するようになっている。例えば、各開孔での一方の電極を接地し、他方の電極に電圧を印加すると、該開孔を通過する電子ビームは曲げられるので、下部に設置されたレンズを通過した後に単開孔アパーチャでカットされて電子ビームは試料面(半導体基板上のレジスト層)には届かない。一方、他方の電極に電圧を印加しないと、そこを通過する電子ビームは曲げられることはないので、下部に配置されたレンズを通過した後にアパーチャでカットされずに電子ビームが試料面に達する。   As a multi-charged particle beam exposure apparatus using a plurality of charged particle beams, for example, an apparatus using a blanking aperture array having a large number of apertures is known (see, for example, Patent Document 1 or Non-Patent Document 1). In this Patent Document 1, a blanking aperture array is formed by using a semiconductor crystal such as silicon as a substrate, and forming a plurality of holes in a two-dimensional arrangement at predetermined intervals, and a pair of blanks on both sides of each hole. Ranking electrodes are formed, and whether or not to apply a voltage between the blanking electrodes is controlled by pattern data. For example, when one electrode in each aperture is grounded and a voltage is applied to the other electrode, the electron beam passing through the aperture is bent, so that the single aperture aperture is passed after passing through the lens installed in the lower portion. The electron beam does not reach the sample surface (resist layer on the semiconductor substrate). On the other hand, if a voltage is not applied to the other electrode, the electron beam passing therethrough is not bent, so that the electron beam reaches the sample surface without being cut by the aperture after passing through the lens disposed below.

特許文献2には、このブランキングアパーチャアレイの製造方法として、シリコンなどの半導体結晶の基板に複数の開孔を所定の間隔で2次元的に形成し、各開孔の周囲に偏向電極対を形成することにより製造する方法が知られている。具体的には、Si基板の表面に、ブランキングアパーチャアレイの電極に対応した凹部を形成し、各々の凹部に偏向電極をめっきにより形成した後、前記基板表面からめっき下地として用いた導電層を除去し、その後で電子ビームを通過させるためのアパーチャ開孔を前記Si基板にウェットエッチングなどで形成する。   In Patent Document 2, as a manufacturing method of this blanking aperture array, a plurality of apertures are two-dimensionally formed at a predetermined interval in a semiconductor crystal substrate such as silicon, and a deflection electrode pair is formed around each aperture. Methods of manufacturing by forming are known. Specifically, concave portions corresponding to the electrodes of the blanking aperture array are formed on the surface of the Si substrate, and after forming a deflection electrode in each concave portion by plating, a conductive layer used as a plating base is formed from the substrate surface. After that, an aperture opening for allowing the electron beam to pass through is formed in the Si substrate by wet etching or the like.

また他のブランキングアパーチャアレイ製造方法としては、Si基板にブランキングアパーチャの開孔を形成した後、スパッタリングや蒸着法により電極を形成する方法がある。
実公昭56−19402号公報 特開平7−2970107号公報 応用物理69、1135(1994)
As another blanking aperture array manufacturing method, there is a method of forming electrodes by sputtering or vapor deposition after forming blanking apertures in a Si substrate.
Japanese Utility Model Publication No. 56-19402 Japanese Patent Laid-Open No. 7-2970107 Applied Physics 69, 1135 (1994)

しかしながら、従来のブランキングアパーチャアレイは以下の課題を有している。
(1)作製方法が複雑である。そのため、アレイ数の増加を試みた場合、多数のブランキングアパーチャアレイを歩留まり良く作製することが困難である。特に、電極形成や電極と配線の接続部分において製造不良が発生しやすい。
(2)偏向電極の付近に例えばシリコン酸化膜等の絶縁体が広範囲に露出している。そのため、荷電粒子線が照射された場合に、チャージアップが生じ、開孔を通過する荷電粒子線に影響を与え、荷電粒子線の適切な偏向、および位置制御が行われず、精度良くパターンを露光することが困難になる可能性がある。
However, the conventional blanking aperture array has the following problems.
(1) The manufacturing method is complicated. Therefore, when an attempt is made to increase the number of arrays, it is difficult to produce a large number of blanking aperture arrays with a high yield. In particular, manufacturing defects are liable to occur in electrode formation and electrode-wiring connection portions.
(2) An insulator such as a silicon oxide film is exposed in the vicinity of the deflection electrode. Therefore, when a charged particle beam is irradiated, charge-up occurs, affecting the charged particle beam passing through the aperture, and the charged particle beam is not properly deflected and position controlled, and the pattern is exposed with high accuracy. Can be difficult to do.

本発明は、歩留まりの点で有利なブランキングアパーチャアレイの構造および製造方法の提供を目的とするものである。 An object of the present invention is to provide a blanking aperture array structure and a manufacturing method that are advantageous in terms of yield .

本発明の第1の側面は、ブランキングアパーチャアレイに係り、前記ブランキングアパーチャアレイは、複数の荷電粒子線にそれぞれ対応する複数の貫通孔と、前記複数の荷電粒子線をそれぞれ偏向できるように前記複数の貫通孔それぞれに対して二対ずつ設けられた複数の電極と、前記複数の電極それぞれに電位を与えるための配線と、を有し、前記複数の貫通孔のうちの少なくとも1つの貫通孔に対して設けられた前記二対のうちの一対の電極にそれぞれ電位を与えるための配線が切断され、かつ、当該一対の電極がそれぞれ接地されている、ことを特徴とする。A first aspect of the present invention relates to a blanking aperture array, wherein the blanking aperture array is capable of deflecting a plurality of through holes respectively corresponding to a plurality of charged particle beams and the plurality of charged particle beams. A plurality of electrodes provided in two pairs for each of the plurality of through-holes; and a wiring for applying a potential to each of the plurality of electrodes, wherein at least one through-hole of the plurality of through-holes A wiring for applying a potential to each of the pair of electrodes provided to the hole is cut, and the pair of electrodes are grounded.
本発明の第2の側面は、ブランキングアパーチャアレイを製造する製造方法に係り、前記製造方法は、複数の荷電粒子線をそれぞれ偏向できるように、前記複数の荷電粒子線にそれぞれ対応する複数の貫通孔と、前記複数の貫通孔それぞれに対して二対ずつの複数の電極とを形成する工程と、前記複数の電極それぞれに電位を与えるための配線を形成する工程と、前記複数の電極のうち正常に機能しない電極を選別する工程と、前記二対のうち前記正常に機能しない電極を一対の電極それぞれに電位を与えるための配線を切断する工程と、前記一対の電極それぞれを接地する工程と、を含むことを特徴とする。A second aspect of the present invention relates to a manufacturing method for manufacturing a blanking aperture array, and the manufacturing method is capable of deflecting a plurality of charged particle beams, and a plurality of charged particle beams respectively corresponding to the plurality of charged particle beams. Forming a through hole and two pairs of electrodes for each of the plurality of through holes; forming a wiring for applying a potential to each of the plurality of electrodes; and Of these, a step of selecting electrodes that do not function normally, a step of cutting a wiring for applying a potential to each of the pair of electrodes that does not function normally among the two pairs, and a step of grounding each of the pair of electrodes It is characterized by including these.

本発明によれば、歩留まりの点で有利なブランキングアパーチャアレイの構造および製造方法を提供することができる。 According to the present invention, it is possible to provide a blanking aperture array structure and a manufacturing method which are advantageous in terms of yield .

以下に、本発明の実施の形態を列挙する。
[実施形態1]
荷電粒子線を偏向する偏向器であって、該偏向器は、基板に形成された貫通孔と該貫通孔の側壁に対向して設置された第一の電極対と、該第一の電極対に略垂直な側壁面に設置された第二の電極対とを有し、該4つの電極は略同一形状であることを特徴とする偏向器。
The embodiments of the present invention are listed below.
[Embodiment 1]
A deflector for deflecting a charged particle beam, the deflector comprising a through-hole formed in a substrate, a first electrode pair disposed opposite to a side wall of the through-hole, and the first electrode pair And a second electrode pair disposed on a side wall surface substantially perpendicular to the first electrode, and the four electrodes have substantially the same shape.

上記の構成のように、ひとつの偏向器に略同一形状の2組の電極対を有すると、何らかの理由によりいずれか一つの電極に不良が生じた場合に、該不良電極を含まない電極対を使用することで、ブランキングアパーチャアレイ全体が使用不能とならず、歩留まりが向上する。   As in the above configuration, if one deflector has two pairs of electrodes having substantially the same shape, if any one of the electrodes fails for some reason, an electrode pair that does not include the defective electrode By using it, the entire blanking aperture array is not disabled and the yield is improved.

[実施形態2]
実施形態1に記載の2組の略同一形状の電極対を有する偏向器であって、荷電粒子線偏向用電圧を印加するため電極に接続される配線は、配線形成工程が完了した時点において、偏向用電圧を印加する一方の配線にはふたつの電極対のうちのそれぞれひとつの電極が、もう一方の偏向用電圧を印加する配線にはふたつの電極対のうちの残りの電極が接続されていることを特徴とする偏向器。すなわち、実施形態2においては、前記二組の電極対の4つの電極の隣り合うふたつの電極に同じ荷電粒子線偏向用電圧を印加する配線が接続されている。
[Embodiment 2]
The deflector having the two pairs of electrodes having substantially the same shape as described in the first embodiment, and the wiring connected to the electrode for applying the charged particle beam deflection voltage at the time when the wiring formation process is completed, One of the two electrode pairs is connected to one wiring to which the deflection voltage is applied, and the remaining electrode of the two electrode pairs is connected to the other wiring to which the deflection voltage is applied. A deflector characterized by having That is, in the second embodiment, wirings for applying the same charged particle beam deflection voltage are connected to two adjacent electrodes of the four electrodes of the two sets of electrode pairs.

上記の構成のように、二組の電極対の4つの電極の隣り合う電極に同じ荷電粒子線偏向用電圧を印加する配線が接続されていると、いずれか一つの電極に不良が生じた場合に、該不良電極を含む電極対への配線を切断出来るようになり、該配線が補償回路となることで、ブランキングアパーチャアレイ全体が使用不能とならず、歩留まりが向上する。   When a wiring that applies the same charged particle beam deflection voltage is connected to the adjacent electrodes of the four electrodes of the two pairs of electrodes as in the above configuration, if any one of the electrodes is defective In addition, the wiring to the electrode pair including the defective electrode can be cut, and the wiring becomes a compensation circuit, so that the entire blanking aperture array is not usable and the yield is improved.

[実施形態3]
実施形態2に記載の偏向器であって、完成時または使用時において、二組の電極対に接続された配線のうちいずれか一方の電極対には偏向用電圧を印加する配線に接続されたままであり、もう一方の電極対に接続されていた配線は、偏向用電圧を印加する配線から切断されている、こと特徴とする偏向器。
[Embodiment 3]
In the deflector according to the second embodiment, when completed or in use, one of the wirings connected to the two electrode pairs is connected to a wiring that applies a deflection voltage. And the wiring connected to the other electrode pair is disconnected from the wiring for applying the deflection voltage.

上記の構成のように、2組の電極対にそれぞれプラス/マイナス、プラス/0または0/マイナスのいずれかの制御電圧を印加する配線を形成し全ての電極に接続されることで、いずれかの電極や配線との接続部分において不良が生じた場合において、2つある電極対の良好な方の配線を残し、不良な電極または接続部分を含む電極対への配線を切断することを特徴とする偏向器とすることで、ブランキングアパーチャアレイが不良とならず、良品なブランキングアパーチャアレイとして使用することが出来、歩留まりが飛躍的に向上することが出来る。   As in the above configuration, any of the two electrode pairs can be connected to all the electrodes by forming a wiring to apply a control voltage of plus / minus, plus / 0 or 0 / minus, respectively. In the case where a defect occurs in the connection portion with the electrode or wiring, the good wiring of the two electrode pairs is left, and the wiring to the electrode pair including the defective electrode or connection portion is cut. By using this deflector, the blanking aperture array does not become defective, and can be used as a good blanking aperture array, and the yield can be dramatically improved.

[実施形態4]
複数の偏向器を配列してなる偏向器アレイであって、実施形態2に記載された配線形成工程が完了した時点のままの偏向器と実施形態3に記載された一方の一方の電極対に接続されていた配線を切断された偏向器とが混在していることを特徴とする偏向器アレイ。この偏向器アレイは、ブランキングアパーチャアレイとして好適なものである。
[Embodiment 4]
A deflector array in which a plurality of deflectors are arranged, and the deflector remains at the time when the wiring forming process described in the second embodiment is completed and one of the electrode pairs described in the third embodiment. A deflector array characterized in that a deflector in which connected wires are cut is mixed. This deflector array is suitable as a blanking aperture array.

[実施形態5]
前記偏向器を製造する方法であって、前記2組の電極対を構成する略同一形状の4つの電極を形成する工程と、該4つの電極へ荷電粒子ビーム駆動用電圧を印加するための配線を形成する工程と、2組の電極対のうち良好な電極または電極と配線の接続部分を選別する工程と、良好でない、すなわち不良な電極または電極と配線の接続部分が見つかった場合に、不良な電極または電極と配線の接続部分への配線を切断する工程と、該不良な電極または電極と配線の接続部分に接続されていて切断された配線の切断部より各電極に近い配線部分において、該配線を接地する工程と、を有することを特徴とする偏向器の製造方法。
[Embodiment 5]
A method of manufacturing the deflector, comprising: forming four electrodes having substantially the same shape constituting the two pairs of electrodes; and wiring for applying a charged particle beam driving voltage to the four electrodes A step of selecting a good electrode or electrode-wiring connection portion of two pairs of electrodes, and a defective electrode or electrode-wiring connection portion is found to be defective. A step of cutting the wiring to the connecting portion between the electrode or the electrode and the wiring, and a wiring portion connected to the defective electrode or the connecting portion between the electrode and the wiring and closer to each electrode than the cutting portion of the cut wiring, And a step of grounding the wiring.

上記の構成のように、略同一形状の4つの電極を形成する工程と、該4つの電極の全てへ電圧を印加するための配線を形成する工程と、良好な電極を選別する工程と、不良な電極または電極と配線の接続部分が存在した場合、不良な電極または電極と配線の接続部分への配線を切断する工程と、切断された配線の切断部より各電極に近い配線部分において該配線を接地する工程と、を有することにより、貫通孔の側壁のチャージアップを防ぐことが出来、精度良くパターンを露光することが出来る偏向器の製造方法を提供することが出来る。また、歩留まりの良い製造方法を提供することが出来る。   As in the above configuration, a step of forming four electrodes having substantially the same shape, a step of forming wiring for applying a voltage to all of the four electrodes, a step of selecting good electrodes, and a defect If there is an electrode or electrode-wiring connection portion, the step of cutting the wiring to the defective electrode or electrode-wiring connection portion, and the wiring in the wiring portion closer to each electrode than the cut portion of the cut wiring The method of manufacturing a deflector capable of preventing the charge-up of the side wall of the through hole and exposing the pattern with high accuracy can be provided. In addition, a manufacturing method with high yield can be provided.

[実施形態6]
前記電極および配線を形成する工程は、前記2組の電極対を構成する略同一形状の4つの電極を形成した電極基板と、該電極基板に形成した各電極対に電圧を印加するための配線を形成した配線基板と、を張り合わせる工程であることを特徴とする偏向器の製造方法。
[Embodiment 6]
The step of forming the electrode and the wiring includes an electrode substrate on which four electrodes having substantially the same shape constituting the two sets of electrode pairs, and a wiring for applying a voltage to each electrode pair formed on the electrode substrate. A method of manufacturing a deflector, which is a step of bonding a wiring substrate formed with a substrate.

上記の構成のように、電極を形成した基板と、前記電極基板に形成した各電極対に電圧を印加するための配線を形成した配線基板とを、張り合わせて形成される荷電粒子ビーム露光装置のブランキングアパーチャアレイの製造方法においても、前記電極を形成した基板に前記偏向器または前記製造工程を有することにより、ブランキングアパーチャアレイの製造工程が容易になり、歩留まりの良い製造方法を提供することが出来る。   A charged particle beam exposure apparatus in which a substrate on which an electrode is formed and a wiring substrate on which a wiring for applying a voltage is applied to each electrode pair formed on the electrode substrate is bonded to each other as in the above configuration. Also in the manufacturing method of the blanking aperture array, by providing the deflector or the manufacturing process on the substrate on which the electrode is formed, the manufacturing process of the blanking aperture array becomes easy, and a manufacturing method with a high yield is provided. I can do it.

以下、本発明の実施例を図面を参照しながら説明する。下記の実施例では、荷電粒子線の一例として電子ビーム露光装置の例を示す。なお、下記の実施例は、電子ビームに限らず荷電粒子線を用いた露光装置にも同様に適用できるものである。 Embodiments of the present invention will be described below with reference to the drawings. In the following embodiment, an example of an electron beam exposure apparatus is shown as an example of a charged particle beam. The following embodiments can be applied not only to electron beams but also to exposure apparatuses using charged particle beams.

図1-1(1)に示すように、例えば、4”φ、厚さ200μmのSiウエハからなる基板1の表面および裏面の両面に、プラズマCVD法を用いてSi窒化膜からなる絶縁層2を約1μmの厚さに成膜する。   As shown in FIG. 1-1 (1), for example, an insulating layer 2 made of a Si nitride film is formed on both the front and back surfaces of a substrate 1 made of a Si wafer having a thickness of 4 ″ φ and a thickness of 200 μm using a plasma CVD method. Is formed to a thickness of about 1 μm.

次に、図1-1(2)に示すように、絶縁層2上にレジスト3を塗布し、露光・現像して、図1-1(3)の溝4に対応する領域以外の部分を覆う。このレジスト3をエッチングマスクとして、絶縁層2を、例えば反応性イオンエッチング(RIE)法により除去する。溝4は、後に明らかになるように、図1-2(7)〜図1-3(13)および図2の電極8に相当する部分である。   Next, as shown in FIG. 1-1 (2), a resist 3 is coated on the insulating layer 2, exposed and developed, and portions other than the region corresponding to the groove 4 in FIG. 1-1 (3) are formed. cover. Using the resist 3 as an etching mask, the insulating layer 2 is removed by, for example, reactive ion etching (RIE). The groove 4 is a portion corresponding to the electrode 8 in FIGS. 1-2 (7) to 1-3 (13) and FIG. 2, as will be apparent later.

次に、図1-1(3)に示すように、レジスト3と絶縁層2をエッチングマスクとして、Siウエハの基板1を誘導結合型プラズマ(ICP)−RIE法により加工し、同一形状の二対(4つ)の溝4を複数形成する。このとき、基板1裏面に配置したSi窒化膜の絶縁層2は、基板1をエッチングするときの、エッチングストッパ層となる。また、後述する導電層6と基板1の電気的絶縁を行うための層ともなる。   Next, as shown in FIG. 1-1 (3), the Si wafer substrate 1 is processed by an inductively coupled plasma (ICP) -RIE method using the resist 3 and the insulating layer 2 as an etching mask. A plurality of pairs (four) of grooves 4 are formed. At this time, the Si nitride insulating layer 2 disposed on the back surface of the substrate 1 serves as an etching stopper layer when the substrate 1 is etched. In addition, it becomes a layer for electrically insulating the conductive layer 6 and the substrate 1 described later.

次に、図1-1(4)に示すように、レジスト3を除去した後、基板1を熱酸化法により酸化することにより、基板1の同一形状の二対の溝4の側壁部に、例えば厚さ2μmのSi酸化膜からなる絶縁層5を形成する。この絶縁層5は、後述する導電材8と基板1の電気的絶縁を行うために形成される。   Next, as shown in FIG. 1-1 (4), after removing the resist 3, the substrate 1 is oxidized by a thermal oxidation method so that the side walls of the two pairs of grooves 4 of the same shape on the substrate 1 are formed. For example, the insulating layer 5 made of a Si oxide film having a thickness of 2 μm is formed. This insulating layer 5 is formed in order to electrically insulate a conductive material 8 and a substrate 1 described later.

次に、図1-1(5)に示すように、基板1の裏面に、例えば、EB蒸着法等によりCr膜とPt膜とCr膜を成膜し、導電層6を形成する。このとき、Cr/Pt/Cr積層膜である導電層6のそれぞれの膜厚をCr膜500Å、Pt膜2000Å、Cr膜500Åとした。さらに、導電層6の上にプラズマCVD法等によってSi酸化膜からなる絶縁層7を約1μmの厚さに成膜した。   Next, as shown in FIG. 1-1 (5), a Cr film, a Pt film, and a Cr film are formed on the back surface of the substrate 1 by, for example, an EB vapor deposition method, and the conductive layer 6 is formed. At this time, the respective film thicknesses of the conductive layer 6 which is a Cr / Pt / Cr laminated film were Cr film 500 mm, Pt film 2000 mm, and Cr film 500 mm. Furthermore, an insulating layer 7 made of a Si oxide film was formed on the conductive layer 6 by a plasma CVD method or the like to a thickness of about 1 μm.

次に、図1-2(6)に示すように、基板1の表面側の絶縁層2および同一形状の二対の溝4の底部に位置する絶縁層2(Si窒化膜)のみを例えばRIE法により、同一形状の二対の溝4の底部に導電層6が表出するまで、選択的にエッチングして除去する。すなわち、同一形状の二対の溝4の側壁部に位置する絶縁層5(Si酸化膜)は除去されない。それにより、溝4の底部に導電層6が表出された溝が所定間隔を隔てて多数形成される。その他の方法として、熱リン酸を用いたウェットエッチングにより、同一形状の二対の溝4の側壁部に位置する絶縁層5は除去せずに、基板1の表面側の絶縁層2および同一形状の二対の溝4の底部に位置する絶縁層2のみを除去することも可能である。   Next, as shown in FIG. 1-2 (6), only the insulating layer 2 on the surface side of the substrate 1 and the insulating layer 2 (Si nitride film) positioned at the bottom of the two pairs of grooves 4 having the same shape are, for example, RIE. By the method, the conductive layer 6 is selectively removed by etching until the conductive layer 6 appears at the bottom of the two pairs of grooves 4 having the same shape. That is, the insulating layer 5 (Si oxide film) located on the side walls of the two pairs of grooves 4 having the same shape is not removed. As a result, a number of grooves in which the conductive layer 6 is exposed are formed at a predetermined interval at the bottom of the groove 4. As another method, the insulating layer 5 on the surface side of the substrate 1 and the same shape are not removed by wet etching using hot phosphoric acid without removing the insulating layer 5 located on the side walls of the two pairs of grooves 4 having the same shape. It is also possible to remove only the insulating layer 2 located at the bottom of the two pairs of grooves 4.

次に、図1-2(7)に示すように、電解メッキ法により、同一形状の二対の溝4の底部に表出する導電層6をメッキ用電極(シード層)として、同一形状の二対の溝4内に選択的にめっきを行い、金からなる導電材8、8´を充填する。言い換えれば、同一形状の二対の溝4内に導電材8を選択的に成長させることができる。このとき、基板1の裏面の絶縁層7は、溝4以外の導電層6に、めっきがされないようにするための保護層として働く
。溝4に導電材8を埋め込んだ後、導電材8、8´の不必要な(例えば基板1の表面より盛り上がった)部分を、例えば化学的機械的研磨法(CMP)法により、研磨して除去する。また、金メッキ前に、Si酸化膜からなる絶縁層5と金からなる導電材8、8´の密着性を向上させる目的で、絶縁層5の表面にCr膜をスパッタ法で成膜しても良い。また、メッキ材料として、金の他に、銅を用いても良い。以上により、同一形状の二対の電極が形成される。
Next, as shown in FIG. 1-2 (7), the conductive layer 6 exposed at the bottoms of the two pairs of grooves 4 having the same shape is used as an electrode for plating (seed layer) by electrolytic plating. The two pairs of grooves 4 are selectively plated, and filled with conductive materials 8 and 8 'made of gold. In other words, the conductive material 8 can be selectively grown in the two pairs of grooves 4 having the same shape. At this time, the insulating layer 7 on the back surface of the substrate 1 functions as a protective layer for preventing the conductive layer 6 other than the groove 4 from being plated. After embedding the conductive material 8 in the groove 4, unnecessary portions (for example, raised from the surface of the substrate 1) of the conductive materials 8, 8 ′ are polished by, for example, a chemical mechanical polishing method (CMP) method. Remove. Further, a Cr film may be formed on the surface of the insulating layer 5 by sputtering for the purpose of improving the adhesion between the insulating layer 5 made of Si oxide and the conductive materials 8 and 8 'made of gold before gold plating. good. In addition to gold, copper may be used as the plating material. Thus, two pairs of electrodes having the same shape are formed.

次に、図1-2(8)に示すように基板1の裏面に位置する導電層6および絶縁層7を、RIE等により、エッチング除去する。   Next, as shown in FIG. 1-2 (8), the conductive layer 6 and the insulating layer 7 located on the back surface of the substrate 1 are etched away by RIE or the like.

次に、基板1の表面側に、プラズマCVD法等によってSi酸化膜からなる絶縁層9を約1μmの厚さに成膜し、さらに、絶縁層9上にレジストを塗布し、露光・現像し、溝に対応する領域以外の部分を覆う。このレジストをエッチングマスクとして、絶縁層9を、図1-2(9)に示すように、例えば反応性イオンエッチング(RIE)法により除去する。さらに、レジストを除去後、絶縁層9上の全面に、金からなる配線層10をスパッタ法により、堆積させる。   Next, an insulating layer 9 made of a Si oxide film is formed on the surface side of the substrate 1 by a plasma CVD method or the like to a thickness of about 1 μm, and a resist is applied on the insulating layer 9 and exposed and developed. Covering a portion other than the region corresponding to the groove. Using this resist as an etching mask, the insulating layer 9 is removed by, for example, reactive ion etching (RIE) as shown in FIG. Further, after removing the resist, a wiring layer 10 made of gold is deposited on the entire surface of the insulating layer 9 by sputtering.

次に、配線層10上にフォトレジストを塗布し、露光・現像する。このレジストをエッチングマスクとして、図1-2(10)に示すように、配線層10を、例えば反応性イオンエッチング(RIE)法により除去し配線パターンを形成する。   Next, a photoresist is applied on the wiring layer 10 and exposed and developed. Using this resist as an etching mask, the wiring layer 10 is removed by, for example, reactive ion etching (RIE) as shown in FIG.

次に、図1-3(11)に示すように、基板1の表面側に、プラズマCVD法等によってSi酸化膜からなる絶縁層11を約1μmの厚さに成膜し、さらに、絶縁層11上の全面に、金からなる導電層12をスパッタ法により、堆積させる。この導電層12は、チャージアップ防止用金属層として機能するものであり、アースされる。   Next, as shown in FIG. 1-3 (11), an insulating layer 11 made of a Si oxide film is formed on the surface side of the substrate 1 by a plasma CVD method or the like to a thickness of about 1 μm. A conductive layer 12 made of gold is deposited on the entire surface 11 by sputtering. The conductive layer 12 functions as a charge-up preventing metal layer and is grounded.

次に、導電層12上にレジスト13を塗布し、露光・現像して、同一形状の二対の溝間の基板部分に形成しようとする開口に対応する領域外を覆う。このレジストをエッチングマスクとして、図1-3(12)に示すように、導電層12を例えばイオンミリング法によりエッチングして、次に、反応性イオンエッチング(RIE)法により絶縁層11および9をエッチングする。更に、基板1をICP−RIE法によりエッチングした後、絶縁層(Si窒化膜)2を反応性イオンエッチング(RIE)法で除去する。その結果、同一形状の二対の溝で側壁絶縁膜間の基板部分に開口14が形成される。このとき、絶縁層2は、基板1をエッチングする際のエッチングストッパー層となる。   Next, a resist 13 is applied on the conductive layer 12, exposed and developed to cover the outside of the region corresponding to the opening to be formed in the substrate portion between two pairs of grooves of the same shape. Using this resist as an etching mask, as shown in FIG. 1-3 (12), the conductive layer 12 is etched by, for example, ion milling, and then the insulating layers 11 and 9 are formed by reactive ion etching (RIE). Etch. Furthermore, after the substrate 1 is etched by ICP-RIE, the insulating layer (Si nitride film) 2 is removed by reactive ion etching (RIE). As a result, an opening 14 is formed in the substrate portion between the sidewall insulating films by two pairs of grooves having the same shape. At this time, the insulating layer 2 becomes an etching stopper layer when the substrate 1 is etched.

次に、図1-3(13)に示すように、開口14の側壁部のSi酸化膜からなる絶縁層5をHFとNHFの混合液を用いてウェットエッチングにより除去して、更に、開口14の底部に位置するSi窒化膜からなる絶縁層2を例えば熱リン酸を用いてウェットエッチングにより除去するとブランキングアパーチャアレイ(BAA)が完成する。 Next, as shown in FIG. 1-3 (13), the insulating layer 5 made of the Si oxide film on the side wall of the opening 14 is removed by wet etching using a mixed solution of HF and NH 4 F. The blanking aperture array (BAA) is completed when the insulating layer 2 made of the Si nitride film located at the bottom of the opening 14 is removed by wet etching using, for example, hot phosphoric acid.

以上のように作製したBAAの断面図を図1-3(13)のAA’断面図として図2(1)、(2)に示す。同図に示すように、同一形状の二対の導電材8、8´からなる電極が形成されている。対面する一対の導電材8が第1の電極対であり、対面する一対の導電材8´が第2の電極対である。第1の電極対8同士が対面する方向が第1の方向、第2の電極対8´同士が対面する方向が第2の方向であり、両者は略直交している。このような構造にすることで、いずれか一方の電極対またはいずれか一つの電極や配線と電極の接続部に不良が生じても、良好な電極対を選択的に用いることでBAAとして利用出来、BAAの歩留まりが向上する。また、四方の壁が導電材によって覆われた構造となっていることから、それにより開口14のチャージアップを防ぐことが出来る。図2(2)は、電極形状によって電極の剥がれにくさを高めた構造の例を示す。また、開口14の形状は、図2に示した方形だけでなく、円形状でも良い。また、電極の形成方法は、Si基板にブランキングアパーチャの正方形または円形の開孔を設けた後、蒸着法、スパッタ法やCVD法などの成膜手段により開孔の側壁に膜状の電極を形成する方法でも良い。 2A and 2B are sectional views of the BAA produced as described above, taken along the line AA ′ of FIG. As shown in the figure, electrodes made of two pairs of conductive materials 8 and 8 'having the same shape are formed. The pair of conductive materials 8 facing each other is a first electrode pair, and the pair of conductive materials 8 'facing each other is a second electrode pair. The direction in which the first electrode pairs 8 face each other is the first direction, and the direction in which the second electrode pairs 8 ′ face each other is the second direction, and both are substantially orthogonal . By adopting such a structure, even if any one of the electrode pairs or any one of the electrodes or wiring and the connection portion between the electrodes is defective, it can be used as a BAA by selectively using a good electrode pair. , BAA yield is improved. Further, since the four walls are covered with the conductive material, it is possible to prevent the opening 14 from being charged up. FIG. 2 (2) shows an example of a structure in which the electrode is less likely to be peeled by the electrode shape. Further, the shape of the opening 14 is not limited to the square shape shown in FIG. In addition, the electrode is formed by forming a blanking aperture square or circular opening on the Si substrate, and then forming a film-like electrode on the side wall of the opening by a film forming means such as vapor deposition, sputtering or CVD. A forming method may be used.

比較のため、図3に従来のBAAの断面図を示す。同図に示すように、同一形状の一対の電極よりなる。このような従来の構造においては、一つの電極や電極と配線接続部に不良が生じた場合、このブランキングアパーチャは使用できない。すると、このブランキングアパーチャを含むブランキングアパーチャアレイが全体として使用できなくなる。また、電極のない側壁部においてチャージアップが発生しやすく電子ビームに影響を与え精度の良い露光が出来ない。図2および3において、15は電子ビームの軸位置を示す。   For comparison, FIG. 3 shows a cross-sectional view of a conventional BAA. As shown in the figure, it consists of a pair of electrodes having the same shape. In such a conventional structure, when a defect occurs in one electrode or an electrode and a wiring connection portion, this blanking aperture cannot be used. Then, the blanking aperture array including this blanking aperture cannot be used as a whole. Further, charge-up is likely to occur at the side wall portion where no electrode is present, and the electron beam is affected, so that accurate exposure cannot be performed. 2 and 3, 15 indicates the axial position of the electron beam.

[実施例2]
図4は、本発明に関わる電子ビーム露光装置のブランキングアパーチャアレイ(BAA)の第2実施例を説明する模式図である。
図4では、図1-3(13)で作製が完了したブランキングアパーチャアレイの中の一つのブランキングアパーチャの電極および配線の構成を模式図に示している。二対の電極101、101´と102、102´に電子ビーム偏向用電圧を印加する配線103、103´が各電極に接続されている。配線103が第1の配線、配線103´が第二の配線である。配線の接続は、電極101、102に配線103が接続され、電極101´、102´に配線103´が接続されている。二つの電極へ接続された配線のうち、いずれかの電極に不良が存在する場合に、いずれか一方の配線が補償回路となり、ブランキングアパーチャアレイの歩留まりが向上する。
[Example 2]
FIG. 4 is a schematic diagram for explaining a second embodiment of the blanking aperture array (BAA) of the electron beam exposure apparatus according to the present invention.
FIG. 4 is a schematic diagram showing the configuration of electrodes and wirings of one blanking aperture in the blanking aperture array that has been manufactured in FIG. 1-3 (13). Wirings 103 and 103 ′ for applying an electron beam deflection voltage to the two pairs of electrodes 101 and 101 ′ and 102 and 102 ′ are connected to the respective electrodes. The wiring 103 is the first wiring, and the wiring 103 ′ is the second wiring. For wiring connection, the wiring 103 is connected to the electrodes 101 and 102, and the wiring 103 'is connected to the electrodes 101' and 102 '. When a defect exists in any one of the wirings connected to the two electrodes, one of the wirings becomes a compensation circuit, and the yield of the blanking aperture array is improved.

いずれの電極においても不良が存在しない場合には、4つの電極に配線したまま電圧を印加することにより電子線の偏向を行うことが出来るので、ブランキングアパーチャとして使用することが出来る。   When there is no defect in any of the electrodes, the electron beam can be deflected by applying a voltage while being wired to the four electrodes, so that it can be used as a blanking aperture.

[実施例3]
図5は、本発明に関わる電子ビーム露光装置のブランキングアパーチャアレイ(BAA)の第3実施例を説明する模式図である。また図6は、図5のBB´断面図を示す。
図5では、図1-3(13)で作製が完了した後、良好な電極を選別する工程で不良な電極102が発見され、不良な電極または電極と配線の接続部分への配線を切断する工程と、切断された配線の切断部より各電極に近い配線部分において該配線を接地する工程と、を経たブランキングアパーチャアレイの中の一つのブランキングアパーチャの電極および配線を模式図に示している。同図のように、不良な電極102が存在する場合に、一つの配線103が二つの電極101、102に接続されていることから、電極101への配線が補償回路となり、一組の電極対(電極101、101´)が正常に機能するため、ブランキングアパーチャアレイとして使用することが出来、歩留まりの向上したブランキングアパーチャアレイを提供できる。また、図6に示すように、電極102の内部に鬆106などの不良が確認された場合、電極102への配線103を切断する。切断した配線103をブランキングアパーチャアレイ表面に形成された帯電防止層107に接続することにより、開孔内の側壁のほぼ全てが導電材で覆われるため、チャージアップを防止することが出来、精度の良いパターンが形成できるブランキングアパーチャアレイを提供することが出来る。
[Example 3]
FIG. 5 is a schematic diagram for explaining a third embodiment of the blanking aperture array (BAA) of the electron beam exposure apparatus according to the present invention. 6 shows a BB ′ cross-sectional view of FIG.
In FIG. 5, after the fabrication is completed in FIG. 1-3 (13), a defective electrode 102 is found in a process of selecting a good electrode, and the wiring to the defective electrode or a connection portion between the electrode and the wiring is cut. The schematic diagram shows the electrodes and wiring of one blanking aperture in the blanking aperture array after the process and the step of grounding the wiring at the wiring portion closer to each electrode than the cut portion of the cut wiring. Yes. As shown in the figure, when there is a defective electrode 102, one wiring 103 is connected to two electrodes 101, 102. Therefore, the wiring to the electrode 101 serves as a compensation circuit, and a pair of electrode pairs. Since the (electrodes 101 and 101 ') function normally, it can be used as a blanking aperture array, and a blanking aperture array with improved yield can be provided. Further, as shown in FIG. 6, when a defect such as the void 106 is confirmed inside the electrode 102, the wiring 103 to the electrode 102 is cut. By connecting the cut wiring 103 to the antistatic layer 107 formed on the surface of the blanking aperture array, almost all of the side walls in the openings are covered with a conductive material, so that charge-up can be prevented and accuracy is improved. It is possible to provide a blanking aperture array capable of forming a good pattern.

[実施例4]
図7は、本発明に関わる電子ビーム露光装置のブランキングアパーチャアレイ(BAA)の製造方法の第4実施例を説明するフロー図である。
図1-1〜図1-3に示したように電極乃至配線形成工程まででブランキングアパーチャアレイの基本構造を形成した後、電極および電極と配線の不良接続部分を選別する検査工程を行う。検査方法は、非破壊で検査できるマイクロフォーカスX線CTシステムを用いて行えばよい。続いて、不良の存在する電極へ接続している配線を、フォーカスイオンビーム装置を用いて切断した後、同装置を用いて絶縁材料、例えばSiO、を開孔した部分に堆積させ開孔をふさぐ。さらに、切断した配線の電極よりの部分に同装置を用いて、配線まで開孔した後、同装置を用いて金属材料、例えばタングステン、を表面の帯電防止層12(図1-3(13)参照)まで堆積し、帯電防止層と電気的な接続を形成する。以上で、補償回路を用いたブランキングアパーチャアレイが完成する。
また、X線CTシステムとフォーカスイオンビーム装置のステージ座標系をそろえると、製造時の効率が向上する。
[Example 4]
FIG. 7 is a flowchart for explaining a fourth embodiment of a method for manufacturing a blanking aperture array (BAA) of an electron beam exposure apparatus according to the present invention.
As shown in FIGS. 1-1 to 1-3, after the basic structure of the blanking aperture array is formed through the electrode or wiring formation process, an inspection process for selecting defective connections between the electrode and the electrode and the wiring is performed. The inspection method may be performed using a microfocus X-ray CT system capable of nondestructive inspection. Subsequently, the wiring connected to the electrode where the defect exists is cut using a focus ion beam apparatus, and then the insulating material, for example, SiO 2 is deposited using the apparatus to deposit the opening. Block. Further, the same device is used to cut the wiring from the electrode to the wiring, and then the wiring is opened. Then, using the same device, a metal material such as tungsten is coated on the surface of the antistatic layer 12 (FIGS. 1-3 (13)). To make an electrical connection with the antistatic layer. Thus, a blanking aperture array using the compensation circuit is completed.
In addition, when the stage coordinate system of the X-ray CT system and the focus ion beam apparatus are aligned, the manufacturing efficiency is improved.

前述のような工程を実施することにより、不良な電極または電極と配線の接続部分を選別することが出来、補償回路により不良部分を切り離すことが出来、生産性が向上する。さらに不良電極を帯電防止層に接続することで、チャージアップがなく、精度の良いパターンが形成できるブランキングアパーチャアレイの製造方法が提供できる。   By performing the steps as described above, defective electrodes or electrode-wiring connection portions can be selected, and the defective portions can be separated by a compensation circuit, thereby improving productivity. Further, by connecting the defective electrode to the antistatic layer, there can be provided a blanking aperture array manufacturing method capable of forming an accurate pattern without charge-up.

[実施例5]
図8は、本発明に関わる電子ビーム露光装置のブランキングアパーチャアレイ(BAA)の製造方法の第5実施形態を説明する模式図である。
配線基板201と電極基板202を個別に作製した後、前記2つの基板を張り合わせることによりブランキングアパーチャアレイが製造できる。この方法では、電極の不良を検査する場合、電極基板に配線がないので、不良電極選別の検査を高精度に行うことが出来るため、歩留まりが向上する。
[Example 5]
FIG. 8 is a schematic diagram for explaining a fifth embodiment of a method for manufacturing a blanking aperture array (BAA) of an electron beam exposure apparatus according to the present invention.
A blanking aperture array can be manufactured by separately manufacturing the wiring substrate 201 and the electrode substrate 202 and then bonding the two substrates together. In this method, when an electrode defect is inspected, since there is no wiring on the electrode substrate, the defect electrode selection inspection can be performed with high accuracy, and the yield is improved.

以上の実施例によれば、信頼性の高いブランキングアパーチャアレイもしくはマルチデフレクターを高い生産性を持って提供および製造することができる。   According to the above embodiment, a highly reliable blanking aperture array or multi-deflector can be provided and manufactured with high productivity.

[実施例6]
次に上記説明したブランキングアパーチャアレイを用いた電子ビーム露光装置を利用したデバイスの生産方法の実施例を説明する。
図9は微小デバイス(ICやLSI等の半導体チップ、液晶パネル、CCD、薄膜磁気ヘッド、マイクロマシン等)の製造のフローを示す。ステップ1(回路設計)では微小デバイス、例えば半導体デバイスの回路設計を行う。ステップ2(EBデータ変換)では設計した回路パターンに基づいて露光装置の露光制御データを作成する。
[Example 6]
Next, an embodiment of a device production method using the electron beam exposure apparatus using the blanking aperture array described above will be described.
FIG. 9 shows a flow of manufacturing a microdevice (a semiconductor chip such as an IC or LSI, a liquid crystal panel, a CCD, a thin film magnetic head, a micromachine, etc.). In step 1 (circuit design), circuit design of a micro device, for example, a semiconductor device is performed. In step 2 (EB data conversion), exposure control data for the exposure apparatus is created based on the designed circuit pattern.

一方、ステップ3(ウエハ製造)ではシリコン等の材料を用いてウエハを製造する。ステップ4(ウエハプロセス)は前工程と呼ばれ、上記用意した露光制御データが入力された露光装置とウエハを用いて、リソグラフィ技術によってウエハ上に実際の回路を形成する。次のステップ5(組み立て)は後工程と呼ばれ、ステップ4によって作製されたウエハを用いて半導体チップ化する工程であり、アッセンブリ工程(ダイシング、ボンディング)、パッケージング工程(チップ封入)等の組み立て工程を含む。ステップ6(検査)ではステップ5で作製された半導体デバイスの動作確認テスト、耐久性テスト等の検査を行う。こうした工程を経て半導体デバイスが完成し、ステップ7でこれを出荷する。   On the other hand, in step 3 (wafer manufacture), a wafer is manufactured using a material such as silicon. Step 4 (wafer process) is called a pre-process, and an actual circuit is formed on the wafer by lithography using the wafer and the exposure apparatus to which the prepared exposure control data is input. The next step 5 (assembly) is called a post-process, and is a process for forming a semiconductor chip using the wafer produced in step 4, and is an assembly process (dicing, bonding), packaging process (chip encapsulation), etc. Process. In step 6 (inspection), the semiconductor device manufactured in step 5 undergoes inspections such as an operation confirmation test and a durability test. A semiconductor device is completed through these processes, and is shipped in Step 7.

上記ステップ4のウエハプロセスは以下のステップを有する。ウエハの表面を酸化させる酸化ステップ、ウエハ表面に絶縁膜を成膜するCVDステップ、ウエハ上に電極を蒸着によって形成する電極形成ステップ、ウエハにイオンを打ち込むイオン打ち込みステップ、ウエハに感光剤を塗布するレジスト処理ステップ、上記の露光装置によって回路パターンをレジスト処理ステップ後のウエハに焼付露光する露光ステップ、露光ステップで露光したウエハを現像する現像ステップ、現像ステップで現像したレジスト像以外の部分を削り取るエッチングステップ、エッチングが済んで不要となったレジストを取り除くレジスト剥離ステップ。これらのステップを繰り返し行うことによって、ウエハ上に多重に回路パターンを形成する。   The wafer process in step 4 includes the following steps. An oxidation step for oxidizing the surface of the wafer, a CVD step for forming an insulating film on the wafer surface, an electrode formation step for forming electrodes on the wafer by vapor deposition, an ion implantation step for implanting ions on the wafer, and applying a photosensitive agent to the wafer The resist processing step, the exposure step for printing and exposing the circuit pattern onto the wafer after the resist processing step by the above-described exposure apparatus, the development step for developing the wafer exposed in the exposure step, and the etching for removing portions other than the resist image developed in the development step Step, resist stripping step to remove resist that is no longer needed after etching. By repeating these steps, multiple circuit patterns are formed on the wafer.

本発明の第1実施例に係るBAAの初めから絶縁層7を成膜するまでの各製造プロセスにおける部分断面図である。It is a fragmentary sectional view in each manufacturing process from the beginning of BAA concerning the 1st example of the present invention to forming insulating layer 7 into a film. 本発明の第1実施例に係るBAAの図1-1に続く各製造プロセスにおける部分断面図である。It is a fragmentary sectional view in each manufacturing process following Drawing 1-1 of BAA concerning the 1st example of the present invention. 本発明の第1実施例に係るBAAの図1-2に続きBAAを製造が完成するまでの各製造プロセスにおける部分断面図である。It is a fragmentary sectional view in each manufacturing process until manufacture of BAA is completed following manufacture of BAA concerning a 1st example of the present invention. 図1-3(13)におけるAA’断面図である。It is AA 'sectional drawing in FIG. 1-3 (13). 従来のBAA断面構造図である。It is the conventional BAA cross-section figure. 本発明の第2実施例に係るBAAの部分模式図である。It is a partial schematic diagram of BAA which concerns on 2nd Example of this invention. 本発明の第3実施例に係るBAAの部分模式図である。It is a partial schematic diagram of BAA concerning the 3rd example of the present invention. 図5におけるBB´断面図である。It is BB 'sectional drawing in FIG. 本発明の第4実施例に係るBAAの製造プロセスを示すフロー図である。It is a flowchart which shows the manufacturing process of BAA based on 4th Example of this invention. 本発明の第5実施例に係るBAAの製造プロセス模式図である。It is a manufacturing process schematic diagram of BAA based on 5th Example of this invention. デバイスの製造プロセスのフローを説明する図である。It is a figure explaining the flow of the manufacturing process of a device.

符号の説明Explanation of symbols

1 基板
2 絶縁層
3 レジスト
4 溝
5 絶縁膜
6 導電層
7 絶縁層ダイナミックフォーカスコイル
8、8´導電材
9 絶縁層
10 配線層
11 絶縁層
12 導電層
13 レジスト
101、101´、102、102´ 電極
103、103´ 配線
104コンタクト部
105 配線切断部
201 配線基板
202 電極基板
DESCRIPTION OF SYMBOLS 1 Substrate 2 Insulating layer 3 Resist 4 Groove 5 Insulating film 6 Conductive layer 7 Insulating layer dynamic focus coil 8, 8 'Conductive material 9 Insulating layer 10 Wiring layer 11 Insulating layer 12 Conductive layer 13 Resist 101, 101', 102, 102 ' Electrode 103, 103 'wiring 104 contact part 105 wiring cutting part 201 wiring board 202 electrode board

Claims (7)

ブランキングアパーチャアレイであって、A blanking aperture array,
複数の荷電粒子線にそれぞれ対応する複数の貫通孔と、A plurality of through holes respectively corresponding to a plurality of charged particle beams;
前記複数の荷電粒子線をそれぞれ偏向できるように前記複数の貫通孔それぞれに対して二対ずつ設けられた複数の電極と、A plurality of electrodes provided in pairs for each of the plurality of through holes so that the plurality of charged particle beams can be deflected, and
前記複数の電極それぞれに電位を与えるための配線と、Wiring for applying a potential to each of the plurality of electrodes;
を有し、Have
前記複数の貫通孔のうちの少なくとも1つの貫通孔に対して設けられた前記二対のうちの一対の電極にそれぞれ電位を与えるための配線が切断され、かつ、当該一対の電極がそれぞれ接地されている、Wirings for applying a potential to the pair of electrodes of the two pairs provided for at least one of the plurality of through holes are cut, and the pair of electrodes are grounded. ing,
ことを特徴とするブランキングアパーチャアレイ。Blanking aperture array characterized by that.
前記複数の荷電粒子線が入射する側の表面に設けられ、かつ、接地された導電層を有し、A conductive layer provided on the surface on which the plurality of charged particle beams are incident and grounded;
前記一対の電極は、前記導電層に電気的に接続されている、The pair of electrodes are electrically connected to the conductive layer.
ことを特徴する請求項1に記載のブランキングアパーチャアレイ。The blanking aperture array according to claim 1, wherein:
ブランキングアパーチャアレイを製造する製造方法であって、
複数の荷電粒子線をそれぞれ偏向できるように、前記複数の荷電粒子線にそれぞれ対応する複数の貫通孔と、前記複数の貫通孔それぞれに対して二対ずつの複数の電極とを形成する工程と、
前記複数の電極それぞれに電位を与えるための配線を形成する工程と、
前記複数の電極のうち正常に機能しない電極を選別する工程と、
前記二対のうち前記正常に機能しない電極を含む一対の電極それぞれに電位を与えるための配線を切断する工程と、
前記一対の電極それぞれを接地する工程と、
含むことを特徴とするブランキングアパーチャアレイの製造方法。
A manufacturing method for manufacturing a blanking aperture array ,
Forming a plurality of through holes respectively corresponding to the plurality of charged particle beams and two pairs of a plurality of electrodes for each of the plurality of through holes so that the plurality of charged particle beams can be deflected, respectively. ,
Forming a wiring for applying a potential to each of the plurality of electrodes ;
Selecting an electrode that does not function normally among the plurality of electrodes ;
Cutting the wiring for applying a potential to each of the pair of electrodes including the electrode that does not function normally among the two pairs ;
Grounding each of the pair of electrodes ;
Method for producing a blanking aperture array, which comprises a.
前記複数の電極が形成された電極基板と、前記複数の電極それぞれに電位を与えるための配線が形成された配線基板とを張り合わせる工程を含むことを特徴とする請求項に記載のブランキングアパーチャアレイの製造方法。 An electrode substrate on which the plurality of electrodes are formed, Bed according to claim 3, wherein the wiring for applying a potential to the plurality of electrodes includes a step of laminating a wiring board formed, it is characterized by A manufacturing method of a ranking aperture array . 前記複数の荷電粒子線が入射する側の表面に、接地される導電層を形成する工程を含み、Forming a grounded conductive layer on the surface on which the plurality of charged particle beams are incident;
前記接地する工程は、前記一対の電極それぞれを前記導電層に電気的に接続する、The step of grounding electrically connects each of the pair of electrodes to the conductive layer;
ことを特徴する請求項3または請求項4に記載のブランキングアパーチャアレイの製造方法。The manufacturing method of the blanking aperture array according to claim 3 or 4, characterized in that:
荷電粒子線を用いて基板を露光する荷電粒子線露光装置であって、
請求項1または請求項2に記載のブランキングアパーチャアレイを含む
ことを特徴とする荷電粒子線露光装置。
A charged particle beam exposure apparatus that exposes a substrate using a charged particle beam,
Including a blanking aperture array according to claim 1 or claim 2 ,
A charged particle beam exposure apparatus.
請求項に記載の荷電粒子線露光装置を用いて板を露光する工程と、前記工程で露光された前記基板を現像する工程と、を有することを特徴とするデバイス製造方法。 A device manufacturing method characterized in that it comprises a step of exposing the board using a charged particle beam exposure apparatus according to claim 6, and a step of developing the substrate exposed in the step.
JP2004194774A 2004-06-30 2004-06-30 Blanking aperture array and manufacturing method thereof Expired - Fee Related JP4704702B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004194774A JP4704702B2 (en) 2004-06-30 2004-06-30 Blanking aperture array and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004194774A JP4704702B2 (en) 2004-06-30 2004-06-30 Blanking aperture array and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2006019438A JP2006019438A (en) 2006-01-19
JP2006019438A5 JP2006019438A5 (en) 2007-08-16
JP4704702B2 true JP4704702B2 (en) 2011-06-22

Family

ID=35793431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004194774A Expired - Fee Related JP4704702B2 (en) 2004-06-30 2004-06-30 Blanking aperture array and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4704702B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076548A (en) * 2014-10-03 2016-05-12 株式会社ニューフレアテクノロジー Blanking aperture array and charged particle beam drawing apparatus

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5048283B2 (en) * 2006-07-20 2012-10-17 キヤノン株式会社 Deflector array, drawing apparatus, and device manufacturing method
US8198601B2 (en) * 2009-01-28 2012-06-12 Ims Nanofabrication Ag Method for producing a multi-beam deflector array device having electrodes
NL2007604C2 (en) * 2011-10-14 2013-05-01 Mapper Lithography Ip Bv Charged particle system comprising a manipulator device for manipulation of one or more charged particle beams.
NL2006868C2 (en) 2011-05-30 2012-12-03 Mapper Lithography Ip Bv Charged particle multi-beamlet apparatus.
JP5816739B1 (en) * 2014-12-02 2015-11-18 株式会社ニューフレアテクノロジー Multi-beam blanking aperture array device and method for manufacturing multi-beam blanking aperture array device
JP6587994B2 (en) * 2016-09-09 2019-10-09 株式会社ニューフレアテクノロジー Blanking aperture array apparatus, charged particle beam drawing apparatus, and electrode test method
JP2025044065A (en) * 2023-09-19 2025-04-01 株式会社東芝 Electronic components and charged particle beam irradiation device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142359A (en) * 1993-11-19 1995-06-02 Fujitsu Ltd Charged particle beam exposure apparatus and method
JPH11186144A (en) * 1997-12-25 1999-07-09 Advantest Corp Charged particle beam exposure system
JP4234242B2 (en) * 1997-12-19 2009-03-04 株式会社東芝 Electron beam drawing device
JP2000114147A (en) * 1998-10-05 2000-04-21 Advantest Corp Charged particle beam exposure system
JP3494068B2 (en) * 1999-03-30 2004-02-03 株式会社日立製作所 Charged particle beam equipment
JP2003028999A (en) * 2001-07-11 2003-01-29 Ebara Corp Charged particle beam control device, charged particle beam optical device using the same, charged particle beam defect inspection device, and charged particle beam control method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076548A (en) * 2014-10-03 2016-05-12 株式会社ニューフレアテクノロジー Blanking aperture array and charged particle beam drawing apparatus
US9530616B2 (en) 2014-10-03 2016-12-27 Nuflare Technology, Inc. Blanking aperture array and charged particle beam writing apparatus

Also Published As

Publication number Publication date
JP2006019438A (en) 2006-01-19

Similar Documents

Publication Publication Date Title
US6953938B2 (en) Deflector, method of manufacturing deflector, and charged particle beam exposure apparatus
EP1355192B1 (en) Array structure for charged particle beam exposure apparatus and device manufacturing method
EP2214194B1 (en) Method for producing a multi-beam deflector array device having electrodes
EP1453076A2 (en) Deflector, method of its manufacture and its use in a charged particle beam exposure apparatus
JP2005057110A (en) Multi charged beam lens and charged beam exposure apparatus using the same
JP4704702B2 (en) Blanking aperture array and manufacturing method thereof
JP6889773B2 (en) A method for patterning a substrate and a layer arranged on the substrate, and a method for forming a device structure.
JPH0237655A (en) Manufacture of control plate for lithography apparatus
CN116156998B (en) Superconducting Josephson junction and preparation method thereof
US20040099811A1 (en) Deflector of a micro-column electron beam apparatus and method for fabricating the same
JP2005136114A (en) Electrode substrate and method for manufacturing the same, and charged beam exposure apparatus using the electrode substrate
JP4477435B2 (en) Deflector manufacturing method, charged particle beam exposure apparatus, and device manufacturing method
JP5011774B2 (en) Transfer mask blank, transfer mask, and pattern exposure method
JP4795736B2 (en) Wiring substrate, manufacturing method, drawing apparatus, and device manufacturing method
KR100532979B1 (en) Fabricating method of x-ray mask
JP2007019242A (en) Deflector, charged particle beam exposure apparatus and device manufacturing method
JP2014033077A (en) Through-hole formation method
CN116156999B (en) Josephson junction and method for producing same
WO2025180922A1 (en) Manufacturing method for a monolithic multi-aperture plate and monolithic multi-aperture plate for a multi-beam electron beam system
JPH03104111A (en) Blanking aperture array and manufacture thereof
US6784974B1 (en) Exposure method and exposure apparatus
CN119028850A (en) Routing production method, routing structure and chip packaging structure
KR100868634B1 (en) Semiconductor device and manufacturing method of semiconductor device
JPH11354418A (en) Method of manufacturing blanking aperture array and method of manufacturing electron beam exposure apparatus
JP2005149819A (en) Deflector, electrode manufacturing method, and charged particle beam exposure apparatus using the deflector

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070702

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090413

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110310

R150 Certificate of patent or registration of utility model

Ref document number: 4704702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

LAPS Cancellation because of no payment of annual fees
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350