Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4707263B2 - 薄膜トランジスタ液晶表示装置 - Google Patents
[go: Go Back, main page]

JP4707263B2 - 薄膜トランジスタ液晶表示装置 - Google Patents

薄膜トランジスタ液晶表示装置 Download PDF

Info

Publication number
JP4707263B2
JP4707263B2 JP2001153606A JP2001153606A JP4707263B2 JP 4707263 B2 JP4707263 B2 JP 4707263B2 JP 2001153606 A JP2001153606 A JP 2001153606A JP 2001153606 A JP2001153606 A JP 2001153606A JP 4707263 B2 JP4707263 B2 JP 4707263B2
Authority
JP
Japan
Prior art keywords
film transistor
thin film
layer
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001153606A
Other languages
English (en)
Other versions
JP2002258325A (ja
Inventor
宇 席 鄭
長 元 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002258325A publication Critical patent/JP2002258325A/ja
Application granted granted Critical
Publication of JP4707263B2 publication Critical patent/JP4707263B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00Function characteristic
    • G02F2203/02Function characteristic reflective
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743Silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は薄膜トランジスタ液晶表示装置に関し、さらには絶縁膜を介して下部のドレイン電極と接続する画素電極で反射膜を有する反射型又は反射透過型薄膜トランジスタ液晶表示装置に関する。
【0002】
【従来の技術】
薄膜トランジスタ液晶表示装置は、画素電極の反射及び透明度によって反射型と透過型に分けられ、部分的には反射領域と透過領域を有する半透過型をなすこともできる。画素電極に液晶の配列を調節する電圧を印加するために画素電極は、何の形態であれ画素毎に形成される薄膜トランジスタのドレイン電極と連結される。普通、画素電極は、薄膜トランジスタのドレイン電極と、層間絶縁膜に形成されたビア(via)というコンタクトを通じて連結される。
【0003】
液晶表示装置の特性上、透過型の場合、画素電極は透明電極のインジウム錫酸化物(ITO)を使用する。この物質は配線金属で幅広く使用されるアルミと接すると、アルミを酸化させて界面に絶縁性酸化膜を形成し、画素電極に電圧を印加するのに問題を発生する場合がある。従って、透過型液晶表示装置ではドレイン電極を形成する時、アルミ含有金属上に酸化に強いタングステンモリブデン、クロム等を付加した2重層で形成したり、クロム等の単一層で形成したりする。
【0004】
一方、反射型の場合、画素電極でアルミ、アルミネオジム(AlNd)を一番幅広く使用する。しかし、このような場合にもドレイン電極の使用範囲が制限される。図1を参照すると、ソース/ドレイン電極21,21’としてアルミのように酸化されやすい金属を使用する場合が示されている。ソース/ドレイン電極上に保護膜(大抵、感光性有機絶縁膜:23)を積層し、画素電極27との連結のためのビアホールを形成する。この時、ビアホールの形成のための現像過程及び洗浄過程でビアホールによって現れたソース/ドレイン電極21,21’のアルミ表面に酸化膜25が形成される。酸化膜25はソース/ドレイン電極21,21’と画素電極27の間でコンタクト抵抗を高める問題を発生させる。
【0005】
このような問題を防止するために、図2のように、ドレイン電極上部212’をタングステンモリブデン等の酸化耐性が強い金属で使用する場合、画素電極27をなすアルミ含有反射膜とドレイン電極上部212’の金属の間に電気陰性度の差によって、化学電池での反応と類似した反応(battery effect)が発生できる。例えば、シリコンとアルミ界面で発生するスパイク(spike)現象と類似に、界面にボイド29が発生され得る。又、界面に発生されたボイド29へ周辺のアルミ層が陥没され、界面周囲の段差部分(steppedpart)のアルミ含有反射膜にクラック31が発生したり、他のアルミ含有反射膜が損傷される現象が発生することがある。ボイド29とクラック31は共に、画素電極27とドレイン電極21’の間のコンタクト抵抗を高める問題がある。この時、問題になるバッテリ効果は2つの金属の間の電気陰性度の差に比例することだけでなく、接触する2つの金属の表面積の差に比例する特徴がある。普通、ドレイン電極は画素電極に比べて表面積が小さいので、バッテリ効果はさらに拡大され、コンタクト抵抗も非常に高くなる。
【0006】
しかし、反射板又は画素電極としてタングステンモリブデン又はクロムを使用するのは反射度と導電性を低める問題があるので望ましくない。従って、反射板の反射度と導電性を高く維持しながら、バッテリ効果又はドレイン電極の表面酸化による画素電極とドレイン電極界面のコンタクト抵抗増加を抑制できる薄膜トランジスタ液晶表示装置が要求されている。
【0007】
【発明が解決しようとする課題】
本発明は前述した従来の問題点を解決するためのものであり、反射板の反射度と導電性を高く維持しながら、画素電極とドレイン電極界面のバッテリ効果を抑制できる薄膜トランジスタ液晶表示装置を提供することを目的とする。
【0008】
又、本発明は反射板の反射度と導電性を高く維持しながら、画素電極とドレイン電極界面に絶縁性酸化膜が発生するのを防止できる薄膜トランジスタ液晶表示装置を提供することを目的とする。
【0009】
結果的に、本発明は反射板の反射度と導電性を高く維持しながら、画素電極とドレイン電極界面のコンタクト抵抗増加を効果的に防止できる薄膜トランジスタ液晶表示装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
前述の目的を達成するための本発明の薄膜トランジスタ液晶表示装置は、反射膜を有する薄膜トランジスタ液晶表示装置において、画素電極全面にかけて画素電極をなす反射膜を多重導電膜で形成することを特徴とする。望ましくは、ドレイン電極の上部に酸化度が低い金属を使用し、前記金属と接する反射膜下部に前記金属と電気陰性度の差が低い金属を使用し、反射膜上部にアルミ含有金属を使用することを特徴とする。
【0011】
本発明で、反射膜下層の金属はドレイン電極上部の金属と同一な金属を使用するのが望ましく、普通、タングステンモリブデン、クロム等を使用できる。アルミ含有金属は、普通純粋アルミ又はアルミネオジムを使用する。従って、反射膜は、ドレイン電極上部に使用された金属を下層として積層し、続いてアルミ等の反射金属を上層として積層した後、これらを連続的にパターニングする方法によって形成する。しかし、反射膜が2重層で限定されているのはない。即ち、バッテリ効果を効果的に抑制するために必要な場合、先ずドレイン電極上部に使用された金属を下層として積層し、中間金属膜を中間層として積層した後、アルミ等の反射金属膜を上層として積層し、パターニングできる。中間金属膜としては、例えば、クロム(Cr)層を用いることができる。
【0012】
そして、普通ドレイン金属はソース電極及びソース電極につながるデータラインと同一な導電層で形成され、データラインの抵抗に従う信号電圧降下を防止するために導電性が大きいことが要求される。従って、ドレイン金属は導電性を高めるために、アルミ層上に酸化防止のためのクロム又はタングステンモリブデンを付加して使用したり、活性領域のシリコンとの接触のよるスパイク現象を防止するために、アルミ層下にクロム又はタングステンモリブデンをさらに付加して3重層で形成するのが望ましい。又、ドレイン電極をデータラインと同様に3重層で形成する場合、パターニング過程でアルミ含有層と共にパターニングするのに容易であるので、クロムよりはタングステンモリブデンを利用するのが望ましい。
【0013】
本発明によると、ドレイン電極上部と画素電極の反射膜下部が同一な金属又は電気陰性度の差が低い金属でなされるので、これらの間のバッテリ効果は無視できる。又、2重層を有する反射膜で下部金属層と上部金属層が同一なパターニング工程によって同一な面積を有するように同時に形成されるので、たとえ2つの金属層の間に電気陰性度の差があっても、面積の差によるバッテリ効果を防止できる。結果的に、ドレイン電極と反射膜の間のバッテリ効果の大部分が抑制され、コンタクト界面のスパイク現象又は界面周辺のクラックは防止され得る。
【0014】
又、ドレイン電極上部の金属として酸化に対して耐性が強い金属を使用することによって、ドレイン電極表面が酸化性のある洗浄液及び現像液、他の酸化性環境に露出される場合にも、表面に絶縁性酸化膜が形成されてコンタクト抵抗を高めるのを防止できる。
上記の薄膜トランジスタは、トップゲートポリシリコン型薄膜トランジスタで形成することができる。また、絶縁膜は、感光性有機絶縁膜で形成することが好ましい。また、絶縁膜上面にマイクロレンズの役割をできる小突起を形成する場合には、反射膜による就航率を高めうる。
【0015】
【発明の実施の形態】
以下、本発明の実施形態を添付した図面を参照して詳細に説明する。
【0016】
図3は本発明の一例であり、トップゲートポリシリコン型薄膜トランジスタ液晶表示装置の個別画素部構成要素のレイアウトを示す平面図である。図3を参照すると、本発明の液晶表示装置の個別画素部は、普通の反射型又は透過型薄膜トランジスタ液晶表示装置と同一になされる。即ち、半導体層活性領域パターン13、活性領域パターン13上に形成されたゲート絶縁膜(図示しない)、ゲート絶縁膜上に形成され、活性領域パターン13を横切って2部分に分割するゲート電極を含むゲート配線17を有する薄膜トランジスタが備えられる。
【0017】
ゲート電極は、行方向に形成されるゲート配線17の一部をなし、ゲート配線17上へ形成される層間絶縁膜(図4の19)により覆われる。層間絶縁膜にはコンタクトホール22が形成されて、活性領域パターン13がゲート電極によって分割された2部分各々に連結されるように、導電層を積層パターニングして形成されたソース/ドレイン電極121,121’がある。普通、ソース/ドレイン電極121,121’のような導電層で、ソース側と連結されるデータ配線210が形成される。データ配線210はゲート配線17と垂直方向の列方向に形成される。
【0018】
ソース/ドレイン電極121,121’及びデータ配線210上へソース/ドレイン電極121,121’の中のドレイン側の一部を現すビアホール24を有する保護膜(図4の23)が形成される。保護膜上にビアホール24を通じてドレイン電極と接続される画素電極127が導電層積層パターニングによって形成される。ゲート配線17と平行に配置されるのは静電容量を補充するために形成されるストレージライン53である。
【0019】
前述の構成は本発明が従来の技術に比べて平面的に現れる新たな構成要素を導入したのではなく、既存の構成要素の画素電極を単一層から複合層に転換させることである。
【0020】
図4は図3のI−Iに沿って切断した側断面である。基板10にトップゲートポリシリコン型薄膜トランジスタが形成され、層間絶縁膜19に形成されたコンタクトホール22によって層間絶縁膜19上に形成されるソース/ドレイン電極121,121’が薄膜トランジスタのソース/ドレイン領域と接続されている。ソース/ドレイン電極121,121’はタングステンモリブデン層が上下層122,124をなし、中間層123がアルミネオジムでなされた3重膜でなされている。ソース/ドレイン電極121,121’上には感光性有機絶縁膜でなされた保護膜23が数μmの厚さで積層されている。保護膜23はドレイン電極121’上で除去されてビアホールをなし、ビアホールを通じて保護膜23上に積層パターニングされた画素電極127がドレイン電極121’と接している。画素電極下部271はタングステンモリブデン層でなされ、画素電極上部272はアルミネオジム層でなされる。
【0021】
以下、図5乃至図8は、図4の構成をなす過程を示す工程断面図である。
【0022】
図5を参照すると、先ず、基板10に薄膜トランジスタ構造を形成する。薄膜トランジスタ構造を形成するために、先ず基板にアモルファスシリコン層を形成し、レーザーアニーリングによってポリシリコン層に変化させる。普通、アモルファスシリコン層を形成する前にブロッキング層(blocking layer)11でシリコン酸化膜を数百乃至千Å積層する。そして、ポリシリコン層をパターニングして活性領域パターン13を形成する。活性領域パターン13上にゲート絶縁膜15を積層する。ゲート絶縁膜15はシリコン酸化膜又はシリコン窒化膜を百乃至数百Å積層して形成する。ゲート絶縁膜15上にゲート配線17を形成する。ゲート配線17と共にストレージ配線53も形成される。ゲート配線17はアルミ含有金属の単一層又はアルミ含有金属にタングステンモリブデンとかクロム層を積層した複数の金属層でなされる。ゲート配線17は画素のゲート電極とゲートパッドを含む概念である。ゲート電極をイオン注入マスクとして、活性領域パターンにイオン注入を実施してソース/ドレイン領域とチャンネル領域を区分する。
【0023】
図示しないが、ポリシリコン型液晶表示装置は周辺部にn型トランジスタとp型トランジスタが共に形成されるのが一般的であるので、このようなイオン注入工程は各不純物タイプに対して2度なされ、各々に対してイオン注入マスクを形成する。
【0024】
図6を参照すると、ゲート配線17上に主にシリコン窒化膜又はシリコン酸化膜をCVDで積層して層間絶縁膜19を形成する。ソース/ドレイン領域で層間絶縁膜19とゲート絶縁膜15を除去して活性領域パターン13の一部を現すコンタクトホールを形成する。そして、タングステンモリブデン、アルミネオジム、タングステンモリブデンで下層122、中層123、上層124の3重層をスパッタリング方法によって基板全体に積層する。又、ソース/ドレイン電極121,121’と図示しないデータラインは、同一なエッチングマスクを利用して、3重層を連続的にパターニングして形成する。
【0025】
前述の例は、活性領域をポリシリコン層で形成する低温多結晶シリコン薄膜トランジスタ液晶表示装置の場合を示すが、アモルファスシリコンを形成した後、レーザーアニーリングをしない活性領域、即ち、アモルファスシリコンで活性領域を形成するアモルファスシリコン型薄膜トランジスタ液晶表示装置においても本発明を適用できる。又、アモルファスシリコン型薄膜トランジスタは本実施例のようにトップゲート型でも、ボトムゲート型であってもよい。
【0026】
図7を参照すると、薄膜トランジスタが形成された基板全面に、保護膜23として感光性有機絶縁膜を形成する。感光性有機絶縁膜は別途のマスクなしに、エッチングしてパターニングできるので、他の絶縁膜に比べて便利である。そして、露光及び現像によってドレイン電極の一部を現すビアホールを形成する。現像過程でドレイン電極領域の一保護膜23が除去されてビアホールを形成し、このビアホールを通じて酸化性の強い現像液がドレイン電極に触れる。しかし、ソース/ドレイン電極上層124は酸化に強いタングステンモリブデンでなされて絶縁性酸化膜を形成しない。一方、保護膜23上面に対して露光を調節することによって凸凹の小突起を形成できる。この突起は集合的にマイクロレンズを形成して画素電極をなす反射板の集光効率を高め得る。
【0027】
図8を参照すると、スパッタリング工程によって薄いタングステンモリブデン膜とアルミネオジム膜を画素電極上下部271,272として順次に積層する。そして、フォトレジスタで画素電極パターンを形成し、これをエッチングマスクとして利用してアルミネオジム膜とタングステンモリブデン膜を順次にエッチングして2重層反射板、即ち、2重層画素電極127を形成する。タングステンモリブデンはアルミネオジム膜と共に連続的にエッチングできるので、クロム膜を使用することに比べて便利である。タングステンモリブデン膜とアルミネオジム膜の間に他の導電金属を積層することもできる。例えば、反射板をなす画素電極の上部と下部金属層の間の電気陰性度が大きい場合、材質の差によるバッテリ効果が大きくなる可能性があるので、これを減少させるために下部271金属層と上部272反射金属層の中間程度の電気陰性度を有するバッファ金属層を上下部金属層の間に介在させて使用できる。バッファ金属層としては、例えば、クロム(Cr)層を用いることができる。
【0028】
一方、前述の例で画素電極で反射膜だけを有する反射型液晶表示装置を説明したが、本発明は反射型液晶表示装置に限られない。即ち、反射膜を使用する画素電極は反射型だけでなく反射透過型でもよい。反射透過型の一例は、ドレイン電極一部を現す保護膜を形成した後、画素領域に透明電極でなされた画素電極パターンを形成する。そして、透明な画素電極パターンが形成された基板にクロム膜とアルミ膜を順次に積層し、共にパターニングして画素領域一部に窓を有する反射膜画素電極パターンを形成する。ドレイン電極はタングステンモリブデン上下層とアルミ中間層を有する3重層にする。このような例で、たとえドレイン電極上層と画素電極下層が同一な膜で形成されなくても、画素電極のアルミ層がドレイン電極上層と直接に接するので発生する問題点を相当に減少させ得る。
〔まとめ〕
本実施形態による液晶表示装置では、ドレイン電極121’の上層124と画素電極127の下層271とを同一の材料により形成するので、ドレイン電極121’と画素電極127との間に生じるバッテリー効果を大幅に低減することができる。
また、ドレイン電極121の上層124と画素電極127の下層271とにタングステンモリブデンを使用することにより、ドレイン電極121’界面に絶縁性酸化膜が生じるのを防止することができる。これにより、画素電極127とドレイン電極121’との界面のコンタクト抵抗増加を効果的に防止できる。
【0029】
【発明の効果】
本発明によると、アルミ含有金属でなされた単一層反射板で薄膜トランジスタ液晶表示装置を形成する場合に比べて、工程に不定的な影響を与えるバッテリ効果等の電気化学的な効果を防止できる。従って、反射電極の損傷を防止し、反射率を高めてより優秀な画質を実現きる。
【図面の簡単な説明】
【図1】従来の反射型薄膜トランジスタ液晶表示装置で反射型画素電極に電圧印加を妨害する問題点を説明するための側断面図(その1)。
【図2】従来の反射型薄膜トランジスタ液晶表示装置で反射型画素電極に電圧印加を妨害する問題点を説明するための側断面図(その2)。
【図3】本発明の一実施形態による画素部を示す平面図。
【図4】本発明の一実施形態による画素部を示す断面図。
【図5】図4の実施形態を形成するために重要工程段階を示す工程断面図(その1)。
【図6】図4の実施形態を形成するために重要工程段階を示す工程断面図(その2)。
【図7】図4の実施形態を形成するために重要工程段階を示す工程断面図(その3)。
【図8】図4の実施形態を形成するために重要工程段階を示す工程断面図(その4)。
【符号の説明】
10 基板
11 ブロッキング層
13 半導体層活性領域パターン
15 ゲート絶縁膜
17 ゲート配線
19 層間絶縁膜
21 ソース/ドレイン電極
22 コンタクトホール
23 感光性有機絶縁膜
24 ビアホール
25 酸化膜
53 ストレージライン
127 画素電極
210 データ配線
122,123,124 ドレイン電極の下層、中間層、上層
271,272 画素電極下部、上部

Claims (8)

  1. 基板と、
    複数層で形成されたソース及びドレイン電極を有し、前記基板に少なくとも1つ形成される薄膜トランジスタと、
    前記ソース及びドレイン電極に接続される配線と、
    前記薄膜トランジスタ及び配線上へ前記基板全面にかけて積層され、前記ドレイン電極一部を現すコンタクトホールを有する絶縁膜と、
    前記絶縁膜上へ全面にわたり多層膜で形成され、前記コンタクトホールを通じて前記ドレイン電極と連結され、前記薄膜トランジスタと対応関係にある反射膜画素電極と、
    を有し、
    前記画素電極は、前記ドレイン電極の最上層膜と同一な材質で形成された下層を備える薄膜トランジスタ液晶表示装置。
  2. 前記ドレイン電極の最上層膜はクロム層又はタングステンモリブデン層により形成された、
    請求項1に記載の薄膜トランジスタ液晶表示装置。
  3. 前記画素電極は、アルミ含有金属で形成された上層をさらに備える請求項2に記載の薄膜トランジスタ液晶表示装置。
  4. 前記画素電極は、
    ルミ含有金属でなされた上層と、
    前記下層及び上層の間に、電気陰性度が下層と上層の中間にある中層導電膜と、
    さらに備える請求項2に記載の薄膜トランジスタ液晶表示装置。
  5. 前記ドレイン電極は、
    前記最上層の下部に形成された中間のアルミ含有金属層と、
    前記アルミ含有金属層の下部に形成されたタングステンモリブデン層と、
    を含む請求項2に記載の薄膜トランジスタ液晶表示装置。
  6. 前記薄膜トランジスタはトップゲートポリシリコン型薄膜トランジスタである、請求項1に記載の薄膜トランジスタ液晶表示装置。
  7. 前記絶縁膜は感光性有機絶縁膜で形成された、請求項1に記載の薄膜トランジスタ液晶表示装置。
  8. 前記絶縁膜上面にマイクロレンズの役割をできる小突起が形成された、請求項7に記載の薄膜トランジスタ液晶表示装置。
JP2001153606A 2001-02-12 2001-05-23 薄膜トランジスタ液晶表示装置 Expired - Lifetime JP4707263B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-6820 2001-02-12
KR1020010006820A KR100766493B1 (ko) 2001-02-12 2001-02-12 박막트랜지스터 액정표시장치

Publications (2)

Publication Number Publication Date
JP2002258325A JP2002258325A (ja) 2002-09-11
JP4707263B2 true JP4707263B2 (ja) 2011-06-22

Family

ID=19705643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001153606A Expired - Lifetime JP4707263B2 (ja) 2001-02-12 2001-05-23 薄膜トランジスタ液晶表示装置

Country Status (4)

Country Link
US (2) US6836299B2 (ja)
JP (1) JP4707263B2 (ja)
KR (1) KR100766493B1 (ja)
TW (1) TWI240839B (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
KR100467944B1 (ko) 2002-07-15 2005-01-24 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법
KR100886268B1 (ko) * 2002-10-18 2009-03-04 하이디스 테크놀로지 주식회사 액정표시장치 및 그 제조방법
KR100872470B1 (ko) * 2002-10-21 2008-12-05 삼성전자주식회사 어레이 기판 및 이의 제조 방법
US7714820B2 (en) * 2003-06-27 2010-05-11 Samsung Electronics Co., Ltd. Contact structure of conductive films and thin film transistor array panel including the same
JP4552407B2 (ja) * 2003-09-17 2010-09-29 カシオ計算機株式会社 薄膜トランジスタ
KR100752214B1 (ko) * 2003-10-16 2007-08-28 엘지.필립스 엘시디 주식회사 반투과형 액정표시소자의 제조방법
KR100623247B1 (ko) * 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
CN100353244C (zh) * 2004-01-17 2007-12-05 统宝光电股份有限公司 液晶显示器及其制作方法及其晶体管数组基板及制作方法
KR100741966B1 (ko) * 2004-01-27 2007-07-23 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 제조방법
KR100603336B1 (ko) * 2004-04-07 2006-07-20 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
KR100616708B1 (ko) * 2004-04-12 2006-08-28 엘지.필립스 엘시디 주식회사 액정표시장치 어레이 기판 및 그 제조방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100626008B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터, 및 이를 구비한 평판표시장치
KR100696471B1 (ko) * 2004-07-02 2007-03-19 삼성에스디아이 주식회사 전자 발광 소자
KR100731733B1 (ko) * 2004-11-24 2007-06-22 삼성에스디아이 주식회사 액정표시장치 및 그 제조방법
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
KR20060104708A (ko) * 2005-03-31 2006-10-09 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
US8218120B2 (en) * 2005-03-31 2012-07-10 Lg Display Co., Ltd. Array substrate for in-plane switching liquid crystal display device and method of fabricating the same
TW200710471A (en) * 2005-07-20 2007-03-16 Samsung Electronics Co Ltd Array substrate for display device
KR20070114533A (ko) * 2006-05-29 2007-12-04 삼성전자주식회사 반투과 표시 장치 및 그 제조 방법
KR101284697B1 (ko) * 2006-06-30 2013-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP5128091B2 (ja) 2006-08-04 2013-01-23 三菱電機株式会社 表示装置及びその製造方法
JP5007171B2 (ja) * 2007-02-13 2012-08-22 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
CN101681925B (zh) 2007-06-19 2011-11-30 三星电子株式会社 氧化物半导体及包含该氧化物半导体的薄膜晶体管
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101002665B1 (ko) * 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102066532B1 (ko) * 2009-11-06 2020-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012017584A1 (ja) * 2010-08-03 2012-02-09 シャープ株式会社 薄膜トランジスタ基板
KR20120089505A (ko) 2010-12-10 2012-08-13 삼성전자주식회사 표시 장치 및 그 제조 방법
JP5906132B2 (ja) * 2012-05-09 2016-04-20 株式会社ジャパンディスプレイ 表示装置
KR20140094188A (ko) * 2013-01-21 2014-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
CN106229260A (zh) 2016-08-31 2016-12-14 深圳市华星光电技术有限公司 一种薄膜晶体管及其制造方法
AU2020256911B2 (en) 2019-04-09 2025-02-27 3DM Biomedical Pty Ltd Electropolishing method
CN113707559B (zh) * 2021-08-02 2023-12-01 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管的制备方法、薄膜晶体管及显示面板

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650537A (en) * 1979-10-01 1981-05-07 Mitsubishi Electric Corp Formation of multilayered wiring for semiconductor device
JPS5742021A (en) * 1980-08-28 1982-03-09 Toshiba Corp Liquid crystal display device
JPH04253342A (ja) * 1991-01-29 1992-09-09 Oki Electric Ind Co Ltd 薄膜トランジスタアレイ基板
JPH0582768A (ja) * 1991-06-24 1993-04-02 Hitachi Ltd 密着型イメージセンサ
JPH05216069A (ja) * 1991-12-09 1993-08-27 Oki Electric Ind Co Ltd アクティブマトリックス液晶ディスプレイの下基板の製造方法
JPH06236893A (ja) * 1992-12-15 1994-08-23 Matsushita Electric Ind Co Ltd Tft液晶表示装置の製造方法
US5621556A (en) * 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks
US5917563A (en) * 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
TW449670B (en) * 1996-05-15 2001-08-11 Seiko Epson Corp Method for making thin film device with coating film, liquid crystal panel and electronic device
JP3149793B2 (ja) * 1996-07-22 2001-03-26 日本電気株式会社 反射型液晶表示装置及びその製造方法
JPH1090719A (ja) * 1996-09-13 1998-04-10 Toshiba Corp 液晶表示装置
JPH10173191A (ja) * 1996-12-06 1998-06-26 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置
JP3721682B2 (ja) * 1996-12-26 2005-11-30 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JPH10282520A (ja) * 1997-04-03 1998-10-23 Hitachi Ltd 液晶表示装置
KR19990003712A (ko) * 1997-06-26 1999-01-15 김영환 초고개구율 액정 표시 소자 및 그의 제조방법
JPH1187716A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置用アレイ基板
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
KR100269521B1 (ko) * 1997-11-01 2000-10-16 구본준 박막트랜지스터 및 그의 제조방법
JP3410667B2 (ja) * 1997-11-25 2003-05-26 シャープ株式会社 反射型液晶表示装置およびその製造方法
JP3372882B2 (ja) * 1998-01-30 2003-02-04 シャープ株式会社 反射型液晶表示装置における基板の製造方法
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US6323490B1 (en) * 1998-03-20 2001-11-27 Kabushiki Kaisha Toshiba X-ray semiconductor detector
US6678017B1 (en) * 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
JP2000029053A (ja) * 1998-07-14 2000-01-28 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
KR20000020863A (ko) * 1998-09-24 2000-04-15 윤종용 박막 트랜지스터 액정 표시 장치
JP4366732B2 (ja) * 1998-09-30 2009-11-18 ソニー株式会社 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法
JP2000148042A (ja) * 1998-11-12 2000-05-26 Sharp Corp 電極配線基板の製造方法及び液晶表示装置の製造方法
JP3517363B2 (ja) * 1998-11-27 2004-04-12 シャープ株式会社 液晶表示装置の製造方法
JP2000199912A (ja) * 1999-01-06 2000-07-18 Hitachi Ltd アクティブマトリクス型液晶表示装置およびその製造方法
JP2000199899A (ja) * 1999-01-06 2000-07-18 Hitachi Ltd 液晶表示素子及びそれを用いた液晶表示装置
JP2000267140A (ja) * 1999-03-16 2000-09-29 Fujitsu Ltd 液晶表示装置の製造方法
US6358759B1 (en) * 1999-07-16 2002-03-19 Seiko Epson Corporation Method for manufacturing electro-optical device, electro-optical device, and electronic equipment
KR100685296B1 (ko) * 1999-12-31 2007-02-22 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이 기판의 제조방법
JP3670577B2 (ja) * 2000-01-26 2005-07-13 シャープ株式会社 液晶表示装置およびその製造方法
JP2001255543A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd 液晶表示装置
TW494382B (en) * 2000-03-22 2002-07-11 Toshiba Corp Display apparatus and driving method of display apparatus
JP2001332741A (ja) * 2000-05-25 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
JP4815659B2 (ja) * 2000-06-09 2011-11-16 ソニー株式会社 液晶表示装置
KR100627649B1 (ko) * 2000-10-30 2006-09-22 엘지.필립스 엘시디 주식회사 반투과 액정 표시 장치 및 그의 제조 방법
JP2002148659A (ja) * 2000-11-10 2002-05-22 Hitachi Ltd 液晶表示装置
KR100737910B1 (ko) * 2000-11-27 2007-07-10 삼성전자주식회사 폴리실리콘형 박막트랜지스터 제조방법
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20020109797A1 (en) 2002-08-15
KR100766493B1 (ko) 2007-10-15
JP2002258325A (ja) 2002-09-11
US6836299B2 (en) 2004-12-28
USRE41927E1 (en) 2010-11-16
TWI240839B (en) 2005-10-01
KR20020066574A (ko) 2002-08-19

Similar Documents

Publication Publication Date Title
JP4707263B2 (ja) 薄膜トランジスタ液晶表示装置
JP4781518B2 (ja) 反射透過複合形薄膜トランジスタ液晶表示装置
JP4139346B2 (ja) 平板表示装置及びその製造方法
JP3828505B2 (ja) ブラックマトリックスを備えた平板表示装置及びその製造方法
JP4644417B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4109247B2 (ja) 半透過型液晶表示装置の製造方法
JP4802462B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JPH09292632A (ja) アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法
US20090309101A1 (en) Thin film transistor array substrate and manufacturing method thereof
JP4166300B2 (ja) 液晶表示装置の製造方法
CN1886770B (zh) 薄膜晶体管集成电路装置、有源矩阵显示装置及其制造方法
JP2005092122A (ja) 薄膜トランジスタ基板及びその製造方法
CN100380211C (zh) 半透射型液晶显示装置及其制造方法
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP4605438B2 (ja) 液晶表示装置およびその製造方法
JP2006351844A (ja) 電気光学表示装置およびその製造方法
JPH1020342A (ja) アクティブマトリクス基板の製造方法
JP4463075B2 (ja) 半透過型液晶表示装置および半透過型液晶表示装置の製造方法、ならびにtft基板およびtft基板の製造方法
KR100655276B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조 방법
JPH10268346A (ja) アクティブマトリクス型液晶表示装置
KR100591749B1 (ko) 액정표시장치의 박막트랜지스터 및 그 형성방법
JP4818576B2 (ja) 薄膜トランジスタおよび薄膜トランジスタを備えた表示装置
JPH08313934A (ja) アレイ基板、その製造方法、液晶表示装置およびその製造方法
JP4940926B2 (ja) 液晶表示装置及びその製造方法
JP2010032765A (ja) Tftアレイ基板およびそれを用いた液晶表示装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071203

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110315

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140325

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140325

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250