Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4708563B2 - 薄くドープされたドレイントランジスタの有効なチャネル長さを減じる方法およびトランジスタを形成する方法 - Google Patents
[go: Go Back, main page]

JP4708563B2 - 薄くドープされたドレイントランジスタの有効なチャネル長さを減じる方法およびトランジスタを形成する方法 - Google Patents

薄くドープされたドレイントランジスタの有効なチャネル長さを減じる方法およびトランジスタを形成する方法 Download PDF

Info

Publication number
JP4708563B2
JP4708563B2 JP2000541729A JP2000541729A JP4708563B2 JP 4708563 B2 JP4708563 B2 JP 4708563B2 JP 2000541729 A JP2000541729 A JP 2000541729A JP 2000541729 A JP2000541729 A JP 2000541729A JP 4708563 B2 JP4708563 B2 JP 4708563B2
Authority
JP
Japan
Prior art keywords
region
drain
substrate
interstitial
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000541729A
Other languages
English (en)
Other versions
JP2002510861A5 (ja
JP2002510861A (ja
Inventor
サルタン，アキフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2002510861A publication Critical patent/JP2002510861A/ja
Publication of JP2002510861A5 publication Critical patent/JP2002510861A5/ja
Application granted granted Critical
Publication of JP4708563B2 publication Critical patent/JP4708563B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/605—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having significant overlap between the lightly-doped extensions and the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/222—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/225—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【技術分野】
本発明は一般に集積回路の製造に関し、より特定的には、チャネル長が減じられたライトリー・ドープト・ドレイン（reduced channel length lightly doped drain）（ＲＣＬ−ＬＤＤ）トランジスタ構造を形成する方法であって、ＬＤＤ拡張領域の垂直方向の接合深さを不利に増大させることなくトランジスタの有効なチャネル長を減じることを可能にする方法に関する。
【０００２】
【背景技術】
ＥＰ−Ａ−０ ７３１ ４９４号は、ボロン注入方法を用いて集積回路を製造する方法を開示している。大きいティルト角のボロン注入を用いて、チャネルとソース／ドレインとの間の接合および、フィールド領域とソース／ドレインとの間の接合に、ボロンが注入される。これらの臨界領域にボロンを配することで、処理温度サイクルが原因で分離および再配分されるしきい値調整注入種およびチャネルストップ注入種が補充される。
ＥＰ−Ａ−０ ８０６ ７９４号は、半導体基板にドープされた浅い領域を形成する方法を開示している。ドープされる領域のドーパントプロフィールは、シリコンまたはゲルマニウム等の非電気的に活性な材料のサブアモルファス化注入を用いて調整される。このサブアモルファス化注入のエネルギは、過渡の強化された拡散を減じるために、格子間原子を接合領域から遠く離して位置付けるように選択される。
トランジスタデバイスは、今日の集積回路に不可欠な要素の１つを構成する。したがって、トランジスタのサイズを減じること（しばしば「スケーリング」と称される）が常に求められている。先行技術による図１は、従来のＭＯＳ型トランジスタ１０を示す部分断面図である。トランジスタ１０は、基板１６上に配された薄いゲート酸化物１４上に配される、導電性のゲート領域１２から構成される。ゲート１２およびゲート酸化物１４は、基板１６に形成されるドレイン領域１８とソース領域２０との間に配置され、それらの間には、ゲート１２およびゲート酸化物１４の下方領域となるチャネル領域２２が配される。
【０００３】
従来のトランジスタ１０は、その寸法を減じてチップ上のトランジスタ配置密度を向上するためにサブミクロン範囲にスケーリングされるので、先行技術の図２に示すように、ホットキャリア効果を受け始める。このような望ましくないホットキャリア効果は、トランジスタ１０が供給電圧定数を維持しながらスケーリングされる場合、または、供給電圧がトランジスタの構造的特徴ほどに急速に減じられない場合に、より顕著となる。
【０００４】
ホットキャリア効果は、チャネル領域２２内の電界の増加によって起こる。このように増大する電界によって、反転層２６内の電子が加速（すなわち「加熱」）されて、いくつかの望ましくない現象が起きるようになる。先行技術の図２に示すように、ホットキャリア効果は、ゲート酸化物１４への電荷の注入、基板電流および電子の注入を含む。おそらくは最も重大なホットキャリア効果は、ゲート酸化物１４内への電荷注入である。これは、薄い酸化物に損傷を与え、しきい値電圧（ＶT）、線形伝達コンダクタンス（ｇm）および飽和電流（ＩDSAT）等のさまざまなトランジスタ特性を時間の経過とともに劣化させる。
【０００５】
伝統的なトランジスタ構造のこのような望ましくないホットキャリア効果を減じるための先行技術による１つの解決法は、先行技術の図３に示すような、ライトリー・ドープト・ドレイン（ＬＤＤ）トランジスタ３０である。ＬＤＤトランジスタ３０は、従来の方法で形成されたゲート１２およびゲート酸化物１４を含み、ライトリー・ドープト・ドレイン拡張領域３２が、ドレイン領域１８に隣接して、ドレイン領域１８とチャネル２２との間に形成されている。このライトリー・ドープト・ドレイン拡張領域３２は典型的に、チャネル領域２２近傍の電界を約３０〜４０％減じ、したがって、トランジスタのホットキャリアに対する信頼性を大いに改善する。この拡張領域３２は、拡張領域３２にかかるドレイン電圧の一部分を効果的に降下することによって電界を減じる。
【０００６】
トランジスタの設計者によってトランジスタデバイスの寸法のスケーリングが続けられているため、ソースおよびドレイン領域（ならびにライトリー・ドープト・ドレイン拡張領域）の接合深さもまた減じられねばならない（すなわち、接合をより浅くせねばならない）。接合深さは、パンチスルーおよびしきい値電圧のシフト等の短チャネルトランジスタ効果を防止するために、スケーリングと合せて減じられねばならない。接合深さを減じるための従来の試みの１つに、接合を形成するのに使用される注入エネルギを減じ、かつ、垂直方向における接合の拡散を減じる方法がある。（より高い駆動電流を得るために）有効なチャネル長を減じるのに、従来の方法を使用して横方向の拡散を強化する場合には、接合がより深くなり、短チャネル効果が劣化する。したがって、固定されたゲートサイズに対して従来の方法を使用しては、チャネル長は減じることはできない。なぜなら、それはより深い接合につながるためである。しかし、チャネル長をより短くすることは、駆動電流を増大するのに役立つので有利であろう。そこで、トランジスタのサイズが減じられるにしたがって、設計者は、（短チャネル効果を減じるために）接合深さを減じると、チャネル長がより長くなる（これは駆動電流の減少につながる）という、設計上の兼合いの問題に直面している。
【０００７】
【発明の開示】
本発明は、ソース／ドレイン領域およびソース／ドレイン拡張領域の接合深さに大きな影響を与えることなく、ライトリー・ドープト・ドレイントランジスタの有効なチャネル長を減じる方法に関する。したがって、本発明は、接合深さを増大することなくトランジスタのサイズを減少することを可能とし、それにより、接合深さを増大することに伴う望ましくない短チャネル効果を防止する。
【０００８】
本発明の一局面に従えば、接合深さを増大することなくトランジスタの有効なチャネル長を減じることは、ソース／ドレイン領域およびソース／ドレイン拡張領域の形成に伴って、ティルト角の大きい注入を行なうことによって達成される。このような大きいティルト角による注入は浅い注入であって、これにより、ゲート酸化物の下方の、ソース／ドレイン拡張領域の横方向の縁部付近に、格子間原子が位置付けられる。このような格子間原子は、ソース／ドレイン領域およびソース／ドレイン拡張領域の垂直方向の拡張に大きな影響を与えることなく、ソース／ドレイン拡張領域の横方向の拡散を強化する。したがって、トランジスタの有効なチャネル長が、トランジスタの接合深さを大きく増大させることなく減じられる。
【０００９】
本発明の別の局面に従えば、第１の側壁スペーサが、大きなティルト角の注入に先だって、ゲートおよびゲート酸化物の上に形成される。この第１の側壁スペーサは、格子間原子がゲート酸化物下に形成される横方向の範囲を調節する厚さを有する。この第１の側壁スペーサが薄い場合には、格子間原子はゲート酸化物下で大きく延在し、これに対し、側壁スペーサの厚さが増せば、格子間原子がゲート酸化物下で延在する横方向の範囲が狭まる。したがって、トランジスタのゲート−ドレイン間のオーバラップキャパシタンスは、ドレインおよびドレイン拡張領域の接合深さとは独立してカスタマイズ、すなわち仕様変更することが可能である。
【００１０】
上述および関連の目標を達成するために、本発明は、以下に完全に述べられかつ特に前掲の請求の範囲で指摘される特徴を含む。以下の説明および添付の図面は、本発明の例示のいくつかの実施例を詳細に説明する。これらの実施例はしかし、この発明の原理をその中で用いることのできる種々の方法のうち数例を示したにすぎない。本発明の他の目的、利点および新規な特徴は、添付の図面を参照して本発明の以下の詳細な説明から明らかとなるであろう。
【００１１】
【発明を実行するためのモード】
本発明を、図面を参照して以下に説明する。図面を通して、同様の構成要素には同様の参照番号が付されている。本発明の一局面は、トランジスタがスケーリングされる間にも、短チャネル特性を劣化することなく、駆動電流能力を向上する方法に関する。本発明は、従来技術において設計を制限していた欠点を、ライトリー・ドープト・ドレイン拡張領域の形成に関連して大きいティルト角の注入を行なうことによって克服する。このような大きいティルト角の注入は浅い注入であって、ドレイン領域内の半導体基板の表面近傍に格子間原子を生成する。該格子間原子は、ドレイン拡張領域の横方向の縁部近傍で、ゲート酸化物の下に延在する。このドレイン拡張領域の横方向の縁部近傍の格子間原子は、ドレインおよびドレイン拡張領域の垂直方向の拡散に大きく影響を与えることなく、ゲート酸化物の下方における、ドレイン拡張領域の横方向の拡散を強化する。したがって、このデバイスの有効なチャネル長は、接合部の深さを増大することなく減じることができ、したがって、短チャネル効果に悪影響を及ぼすことなく、駆動電流を向上しまたホットキャリア効果を最小限に抑えることが可能となる。
【００１２】
本発明の別の局面に従えば、トランジスタの有効なチャネル長の低減は、側壁スペーサを形成することによって仕様変更することができる。スペーサの厚さがトランジスタの有効なチャネル長が減じられる範囲を左右するのである。たとえば、側壁スペーサが厚い場合には、大きいティルト角の注入によって生成されるライトリー・ドープト・ドレイン拡張領域の横方向の縁部および格子間原子は、ゲート酸化物の下方でわずかに延在するのみであり、これに対し、側壁スペーサが薄い場合には、拡張領域および格子間原子はゲート酸化物の下方で、実質的により大きく延在する。したがって、有効なチャネル長をどれだけ減じるかは、側壁スペーサの厚さを調整することによって仕様変更することが可能となる。さらに、この特徴は、デバイスの接合深さを大きく変化させることなく達成することができるので、トランジスタの駆動電流を有利に改善することができる。
【００１３】
本発明の一実施例を、複数の半導体処理工程として図４から図７に示す。図４は、半導体基板５６内のＮウェル領域５５上に配される、ゲート酸化物５４およびその上のゲート５２を含む、トランジスタ５０を示す部分断面図である。ゲート５２およびゲート酸化物５４は、トランジスタ５０をドレイン領域５８およびソース領域６０に分離する。好ましくは、このＮＭＯＳ型トランジスタはマスキング層（図示せず）によってシールドされ、それにより、ＮＭＯＳトランジスタ領域がドレイン領域５８およびソース領域６０上で行なわれる以後のステップに対して露出されることを防ぐ。該ステップについては後述する。トランジスタ５０を形成する例示的な一方法を以下に説明する。本発明は好ましい一連の製造ステップに従って説明されているが、種々の製造方法を利用することが可能であり、また、その各々が本発明の範囲内に含まれるものと見なされることを理解されたい。
【００１４】
開始材料は単結晶のシリコンウェハである。典型的に、このシリコンウェハは、基板５６を形成する薄くドープされた＜１００＞ウェハまたは、その表面に薄くドープされたエピタキシャル層を有する濃くドープされた＜１００＞ウェハである。Ｐチャネルトランジスタが、薄くドープされたＰ基板５６内のＮがドープされたウェル５５内に形成される。このＮウェル構造５５は、従来のどのような方法でも形成されるが、たとえば、熱酸化物層を成長し、化学気相成長（ＣＶＤ）によって窒化膜を堆積し、所望のＮウェル領域は露出させるがシリコン表面はほぼ保護するマスクを塗布し、そして、規定されたＮウェル領域内にイオンを注入することによっても形成することができる。Ｎウェルイオンが高温サイクルによってシリコン内に駆動されてＮウェル領域５５が形成され、その後Ｎウェル５５上に酸化物層が成長される。次にＶTしきい値調節注入が行なわれ、シリコンウェハの表面から酸化物層および窒化物／酸化物層が除去され、その後新しい酸化物／窒化物マスク層が形成されて、絶縁構造（図示せず）が形成される。
【００１５】
結果として得られるフィールド酸化物絶縁領域がその後成長されて、トランジスタ５０の活性デバイス領域が規定される。続いて、窒化物／酸化物マスク層が活性デバイス領域から取除かれ、ゲート酸化物層５４がＮウェル５５上に成長される。その後、ポリシリコンゲート層が好ましくはＣＶＤによって堆積され、マスクが塗布されて、ポリシリコンがゲート構造５２にパターン化される。この実施例においてはポリシリコンゲート材料が利用されているが、このポリシリコン材料は例示のためのものであって、金属等の他の材料もまた本発明において使用することが可能である。ゲート５２およびゲート酸化物５４の形成後、マスキング層（図示せず）が形成されて、ＮＭＯＳトランジスタ領域が以後の注入ステップからシールドされる。好ましい実施例においては、このマスキング層はおよそ１，０００オングストロームの従来のフォトレジスト材料で形成され、これは、従来の堆積およびエッチング技術によって形成されパターン化される。以上のようにして、図４の部分的に完成されたトランジスタ５０が形成される。
【００１６】
本発明の好ましい実施例においては、この後に大きいティルト角の注入が、図５に示すように行なわれる。この大きいティルト角の注入は好ましくは、基板５６の表面に対する垂線から計測しておよそ３０〜６０°の角度θで行なわれる。この大きいティルト角の注入は、ドレイン領域７０およびソース領域７２の両方で行なわれる。影になるのを防ぐために、クアッドインプラントが好ましい。この場合、同じドーズ量の４回の注入が、ウェハ回転角度をそれぞれ９０°ずつ変えて行なわれる。したがって、たとえば４０°のティルト角の注入を行なう場合、それは４つのステップで完成される。まず、４０°のティルト角の注入がウェハ回転角度０°で行なわれ、その後ウェハ回転角度をそれぞれ９０°、１８０°および２７０°としてさらに３回の注入が行なわれる。加えて、この注入は、好ましくは、たとえばシリコンまたはゲルマニウム等の中性種で行なわれる。しかし代替的に、インジウムもまた利用することが可能である。大きいティルト角による注入の目的は、ドーパントプロフィールを形成することではなく、Ｎウェル５５の表面近傍の領域に格子間原子（すなわち、格子位置から追い出されたシリコン原子）を生成することである（今後、「格子間原子領域」６２と称する）。インジウムは中性種ではない（それはＰ型ドーパントである）が、インジウムは後続の熱処理中に激しく外方拡散するので、不純物ドーパントとして大きく寄与することはない。したがって、インジウムはシリコンおよびゲルマニウムと同様に機能して、有効に格子間原子を生み出す。シリコン、ゲルマニウムおよびインジウムが開示されてはいるが、他の中性種または他のドーパントもまた利用することが可能であり、それらもまた本発明の範囲内に含まれるものと考えられる。
【００１７】
格子間原子領域６２は、その注入に利用される大きなティルト角および選択された注入エネルギによって浅くなる（注入エネルギに関しては後により詳細に説明する。なぜなら、大きなティルト角の注入の最適化は、好ましくは、すぐ後に説明するライトリー・ドープト・ドレイン拡張領域に左右されるためである）。さらに、大きなティルト角θのために、格子間原子領域６２はゲート酸化物５４の下方で範囲６４に延在する。
【００１８】
大きいティルト角の注入のために望まれる濃度ドーズ量は、好ましくは、使用される注入種に依存する。このドーズ量は好ましくは、それぞれの種について、室温でのアモルファス化のためのドーズ量の１０〜３０％の範囲であり得る。たとえば、シリコンのアモルファス化ドーズ量が室温で２×１０15イオン／ｃｍ2である場合には、２×１０14〜６×１０14イオン／ｃｍ2のシリコンドーズ量が使用され得る。ゲルマニウムおよびインジウムの室温におけるアモルファス化ドーズ量はそれぞれ、４×１０14および１×１０14イオン／ｃｍ2である。ゲルマニウムに対して使用されるドーズ量の範囲は４×１０13〜１．２×１０14イオン／ｃｍ2であり、また、インジウムのためのドーズ量の範囲は１×１０13〜３×１０13イオン／ｃｍ2であり得る。利用される注入種に応じて、上に記載した濃度ドーズ量が好ましいが、広範囲のドーズ量を利用することが可能であり、それらもまた本発明の範囲内であると考えられることを理解されたい。
【００１９】
大きいティルト角の注入によって生成される格子間原子はまた、ソース／ドレイン拡張領域の以後の注入ステップにおけるチャネリングを減じる効果を有し、したがって、ドレイン領域５８およびソース領域６０内に後に形成されるソース／ドレイン拡張領域接合部の垂直方向の深さを減じるのに有利に役立つ。
【００２０】
格子間原子領域６２の形成後、ドレイン領域５８内にライトリー・ドープト・ドレイン拡張領域６６が、ソース領域６０内にライトリー・ドープト・ソース拡張領域６７が、図６に示すように形成される。好ましくは、およそゼロ度のティルト角を有するＢＦ2注入が行なわれて拡張領域６６および６７が形成される。このとき、領域６６および６７の深さは実質的に、格子間原子領域６２の深さよりも深い（たとえば、およそ６００オングストローム）。ＢＦ2は拡張領域６６および６７のための好ましいドーパントである。なぜなら、それは相当なイオン重量を有し、かつしたがって、ドレイン領域５８およびソース領域６０内で結晶格子をアモルファス化し、それにより、後の注入ステップにおけるチャネリングを実質的に減じるためである。これは、上述のように、所望の浅い接合深さを維持するのに有利に役立つ。代替的に、ボロン（Ｂ）注入を使用して拡張領域６６および６７を形成することも可能である。しかし、ボロンはＢＦ2よりも実質的に軽いので、ボロンの注入によってはドレイン領域５８およびソース領域６０をアモルファス化することができず、したがって、領域５８および６０は以後の注入ステップにおけるチャネリングの影響をより受けやすくなる。本発明はＢＦ2およびＢと関連して説明されるが、これらは例示的なドーパント種であって、どのようなＰ型ドーパントも使用することが可能であり、それらもまた本発明の範囲内と考えられることを理解されたい。
【００２１】
ＢＦ2注入の濃度ドーズ量は好ましくは、約１×１０14〜５×１０15イオン／ｃｍ2の範囲内であって、注入エネルギは約３０ｋｅＶ以下である。上述のように、大きいティルト角の注入によって生成される格子間原子が以後の熱処理中に垂直方向における拡散を強化することのないように、格子間原子領域６２は拡張領域６６および６７よりも実質的に浅い方が望ましい。しかし、拡張領域６６および６７の横方向の縁部は、格子間原子領域６２の横方向の範囲６４と実質的に一致するので、以後の熱処理中、格子間原子がゲート酸化物５４の下方で拡張領域６６および６７の横方向の拡散を強化し、それにより、トランジスタ５０の有効なチャネル長を減じる。
【００２２】
格子間原子領域６２は、拡張領域６６および６７よりも実質的に浅く作ることが望ましい。加えて、大きいティルト角の注入の注入エネルギは、格子間原子が拡張領域６６および６７のドーパントプロフィールよりも確実に実質的に浅くなるように選択されねばならない（たとえば、５ｋｅＶのボロン注入に対して、大きいティルト角のシリコン注入エネルギは約１０ｋｅＶであり得る）。（大きいティルト角の注入およびドレイン拡張領域の注入の）両方の注入ステップの濃度ドーズ量および注入エネルギは広範囲にわたって変化し得るため、上述の好ましい実施例は単に例示のためのみのものであって、格子間原子領域６２が拡張領域６６および６７よりも実質的に浅くなりかつしたがって格子間原子が垂直方向における拡散を実質的に強化することのないような結果が得られる濃度ドーズ量およびエネルギのどのような最適化された組合せも、本発明の範囲内に含まれるものと見なされることを理解されたい。
【００２３】
好適な厚さ（約１，０００〜２，０００オングストローム）の酸化物が、たとえば液相酸化物堆積によって、トランジスタ５０上に形成され、その後、図７に示すように、酸化物側壁スペーサ６８が、好ましくは反応性イオンエッチング（ＲＩＥ）によって形成される。このとき、側壁スペーサ６８は約０．１ミクロン厚さとされる。
【００２４】
側壁スペーサ６８の形成後、ソース／ドレインのイオン注入ステップが行なわれて、Ｎウェル５５のドレイン領域５８およびソース領域６０内にそれぞれ、ドレイン７０およびソース７２が形成される。側壁スペーサ６８は、ドレイン７０およびソース７２をゲート５２から横方向にずらせ、それにより、拡張領域６６および６７の一部が、領域７０および７２とゲート酸化物５４の下方にあるチャネル領域７４との間に挟まれるようにする。
【００２５】
ソース／ドレイン注入は、好ましくは、Ｐ型ドーパント（ＢＦ2等）を使用する、ゼロ度のティルト角の注入である。このとき、注入ドーズ量は約５×１０14〜５×１０15イオン／ｃｍ2であり、注入エネルギは約２０〜４０ｋｅＶとされる。上述のように、ドレイン７０およびソース７２が形成されるが、これらは濃くドープされたＰ＋領域である。図７のソース／ドレイン注入の後に、短時間アニール（ＲＴＡ）が、たとえば約１，０００℃で約３０秒間行なわれ、ドーパント種が活性化されて、注入による格子損傷が修復される。ただし、上述のドーズ量およびエネルギが好ましいものの、本発明はまた、上述の範囲外のドーズ量およびエネルギにも適用することが可能であることに留意されたい。
【００２６】
ＲＴＡにより、図８に示すように、ドレイン７０およびソース７２ならびに拡張領域６６および６７が、横方向８０および垂直方向８２の両方で、拡散する。横方向の拡散８０および８８ならびに縦方向の拡散８２および８６は、フィックの法則による拡散および、シリコン格子間原子とボロンとのペアリングによるボロンの増強された拡散によるものである。しかし、ゲート５４下のドーパントは、大きいティルト角の注入によって形成された格子間原子による、さらなる横方向の強化された拡散８４を受ける。この強化された横方向の拡散８４は、格子間原子が不純物ドーパント（たとえばＢ／ＢＦ2）とペアリングすることによるものであって、これが拡散を加速する。領域６２の格子間原子は、拡張領域６６および６７の横方向の縁部近傍に位置付けられているので、この強化された拡散はゲート酸化物下方で横方向に生じ、これがチャネル７４の有効な長さを減じる。また、格子間原子は浅い（すなわち表面近傍に位置付けられている）ため、それらは領域７０および７２または拡張領域６６および６７のいずれの底部の形状近傍にも位置することはなく、したがって、格子間原子は垂直方向の拡散に大きく寄与することはない。
【００２７】
以上のように、大きなティルト角の注入は浅い格子間原子を生成し、これは拡張領域６６および６７の横方向の縁部近傍に位置付けられる。したがって、縦方向の拡散を増強することなく横方向の拡散が強化され、また、領域７０および７２ならびに拡張領域６６および６７の接合深さを増すことなくチャネル７４の有効な長さが減じられる。
【００２８】
図８は、ＲＴＡによる拡散を示す。図中、破線は、ＲＴＡに先立つ、複合不純物ドーパントおよび格子間原子プロフィールを示し、実線は、横方向、垂直方向および増強された横方向の拡散８０、８２、８４、８６および８８それぞれの後の、完成した接合深さプロフィールを表わす。
【００２９】
ゲート酸化物５４の下方でドレイン拡張領域６６が延びる距離を、図８においてはｄ1で示す。この距離ｄ1は、ドレイン拡張領域６６の横方向の縁部近傍に格子間原子が存在することによって提供される強化された横方向の拡散８４によって、先行技術のＬＤＤトランジスタにおける距離よりも長くなる。従来、先行技術の図９に示すように、ドレイン拡張領域がゲート酸化物の下方でどれだけ延在するかを示す距離ｄ2は、フィックの拡散および強化されたボロンの拡散によって支配されていた。しかし、図８のｄ1は、フィックの拡散および強化された拡散に加えて、大きいティルト角の注入によって提供される格子間原子の存在による横方向の強化された拡散によって得られる。このためｄ1＞ｄ2であり、これにより、従来のように接合深さを増すという見返りなしに、有効なチャネル長を減じることができる。したがって、本発明に従えば、ソース／ドレイン拡張接合深さを不利に増すことなく、チャネル長が減じられたトランジスタを提供することができる。
【００３０】
本発明において、垂直方向の拡散８２および８６に大きく変化を及ぼすことなく強化された横方向の拡散８４を達成する方法は、図１０から図１２を参照することによってよりよく理解されるであろう。図１０においては、ゲート５２およびゲート酸化物５４近傍のトランジスタ５０のドレイン領域５８の拡大断面図において、領域６２、６６および７０の不純物ドーパントおよび格子間原子プロフィールが示されている。第１の領域９０（垂直方向の部分）においては、格子間原子領域６２がドレイン拡張領域６６よりもはるかに浅く、したがって、格子間原子領域６２の先端部とドレイン拡張領域６６の先端部との距離が遠く離れている。これは、図１１の濃度プロフィールにおいてより詳細に示される。第１の領域９０においては格子間原子とドレイン拡張領域６６の先端部とが遠く離れているために、格子間原子は、垂直方向におけるドレイン拡張領域６６およびドレイン７０の垂直方向の拡散に大きく寄与することはない。これに対し、第２の領域９２（横方向の部分）においては、格子間原子領域６２およびドレイン拡張領域６６の横方向の縁部が実質的に同一、または少なくとも比較的互いに近接しているので、図１２に示すように、格子間原子領域６２およびドレイン拡張領域６６の横方向の先端部は互いに近接し、格子間原子はドレイン拡張領域６６の横方向の拡散に大いに寄与する。このように、格子間原子領域６２における過剰な格子間原子の存在によって、ドレイン拡張領域６６の横方向の拡散が助けられるので、図８に示すように、格子間原子領域６２が、トランジスタ５０の表面近傍の横方向の拡散を強化し、したがって、トランジスタ５０の有効なチャネル長を減じる。
【００３１】
本発明の別の実施例に従えば、チャネル長が減じられたライトリー・ドープト・ドレイントランジスタ（ＲＣＬ−ＬＤＤ）のための、ゲート−ドレイン間のオーバラップキャパシタンスを制御する方法が開示される。図１３に示すように、（上述の）大きいティルト角の注入に先立って、ゲート酸化物５４の両側に、第１の側壁スペーサ１００が形成される。この第１の側壁スペーサ１００は、好ましくは、液相酸化物堆積およびその後に続くＲＩＥによって形成されるが、本発明においては、側壁スペーサ１００を形成する別の方法も考えられる。第１の側壁スペーサ１００は厚さＤを有し、これは、堆積される酸化物の厚さおよび行なわれるＲＩＥによって調節が可能である。厚さＤは好ましくは、トランジスタ５０のゲート−ドレイン間オーバラップ（Ｃgdo）の量を仕様変更するように調節される。
【００３２】
本発明は、図８に示すように、接合深さを大きく増大させることなくチャネル長を大いに減じるが、強化された横方向の拡散はまた、ゲート酸化物５４を誘電体として、ゲート５２およびドレイン拡張領域６６によって生み出されるオーバラップキャパシタンスを増大する。ゲート−ドレイン間キャパシタンス（Ｃgdo）のこのような増加は、トランジスタの切換速度を低下させるという望ましくない結果をもたらすが、これは、ゲート５２を放電するのに必要とされる時間量が、Ｃgdoが増大するにつれて増加するためである。場合によっては、設計者は、トランジスタの駆動電流およびトランジスタの切換速度との兼合いで、Ｃgdoを仕様変更したいと願うであろう。そのような場合、第１の側壁スペーサ１００の厚さを増せば、ドレイン−ゲート間オーバラップキャパシタンスＣgdoが減じられる一方で、有効なチャネル長は増すであろう。
【００３３】
第１の側壁スペーサ１００の形成後、大きいティルト角の注入が行なわれて、Ｎウェル５５の表面近傍に格子間原子が生成される。側壁スペーサ１００の厚さは、ゲート酸化物５２の下方で格子間原子領域６２および拡張領域６６および６７が延在する程度を左右する。側壁スペーサ１００が非常に薄い場合（たとえば約１００オングストロームの場合）、ドレイン−ゲート間オーバラップキャパシタンスの減少量は小さく、側壁スペーサ１００がより厚い場合（たとえば、約２００オングストロームの場合）には、ドレイン−ゲート間オーバラップキャパシタンスが減じられ得る。しかしながら、スペーサ１００の幅を広くするほど、ソース／ドレインの直列の抵抗が増す。以上のように、本発明の第１の側壁スペーサ１００は、ドレイン−ゲート間キャパシタンスおよびソース／ドレイン直列抵抗（かつしたがって、トランジスタ５０の有効なチャネル長）を、接合深さに悪影響を及ぼすことなく最適なトランジスタ性能を達成するよう、仕様変更することを可能にする。
【００３４】
先の実施例のように、Ｎウェル領域５５の表面近傍に十分な損傷を与え、かつそれにより拡散領域の注入中におけるチャネリングの可能性を減じるために、拡張領域の注入の前にサブアモルファスの大きいティルト角の注入を行なうことが望ましい。しかし本発明はまた、拡張領域の注入の後に大きいティルト角の注入を行なうことも考慮に入れている。この大きなティルト角の注入に使われるのは、好ましくは、中性種または、アニーリング中に外方拡散するインジウム等の不純物ドーパントであり、これは先の実施例で説明したとおりである。
【００３５】
拡張領域の注入がその後、先の実施例と同様に行なわれ、その後、第１の側壁スペーサ１００の上に第２の側壁スペーサ１０２が形成される。この第２の側壁スペーサ１０２は、図７のスペーサ６８に実質的に対応し、側壁スペーサ１０２はＮウェル５５におけるドレイン７０およびソース７２を横方向に変位することにより、拡張領域６６および６７の一部分が領域７０および７２とチャネル７４との間に配されるようにする。ソース／ドレイン注入ステップによるドレイン７０およびソース７２の形成後、ＲＴＡが行なわれる。このとき、拡張領域６６および６７は、ゲート酸化物５２の下方に存在する表面近傍において、格子間原子による強化された横方向の拡散を受ける。
【００３６】
以上に、本発明を好ましいいくつかの実施例を参照して図示し説明したが、この明細書および添付の図面を読みかつ理解することで、当業者が均等な変形例および変更例を思い付くことは明らかであろう。上述の構成要素（アセンブリ、デバイス、回路等）によって行なわれる種々の機能に関しては特に、そのような構成要素を説明するのに使用された用語（「手段」を含む）は、特記しない限り、説明された構成要素の特定的な機能を行なうどのような構成要素も（すなわち、機能的な均等物も）、たとえそれらが本発明の個々に示した例示の実施例における機能を行なう開示された構造と構造的に均等なものでなくとも、包含することが意図される。また、本発明の特定的な特徴が、いくつかの実施例のうち、ほんの１つに対して開示されていようとも、そのような特徴は、任意のまたは特定的な応用例において望まれるかまた有利な場合には、他の実施例の１または複数の他の特徴と組合せることが可能である。
【００３７】
【産業上の利用可能性】
このトランジスタおよび製造方法は、半導体処理分野において使用可能であって、これにより、有効なチャネル長が減じられかつ接合の浅い、ライトリー・ドープト・ドレイントランジスタが提供される。
【図面の簡単な説明】
【図１】 従来技術によるＭＯＳトランジスタ構造の部分断面図である。
【図２】 先行技術による短チャネル型ＭＯＳトランジスタ構造に関連するホットキャリア効果を示す部分断面図である。
【図３】 先行技術によるライトリー・ドープト・ドレインのＭＯＳトランジスタ構造を示す部分断面図である。
【図４】 半導体基板上に形成されたゲートおよびゲート酸化物を示す部分断面図である。
【図５】 図４の構造において、基板の表面近傍にゲート酸化物の一部分の下に延在する格子間原子を形成するよう、基板のドレイン領域およびソース領域でティルト角の大きい注入が行なわれる様子を示す、部分断面図である。
【図６】 図５の構造において、基板のドレイン領域およびソース領域において実質的にゼロ度のティルト角でドレイン拡張領域の注入が行なわれる様子を示す、部分断面図である。
【図７】 図６の構造において、ゲート酸化物およびドレイン領域上に側壁スペーサが形成され、かつ、ソース領域がソース／ドレインの注入に対して露出される状態を示す、部分断面図である。
【図８】 図７の構造の拡大部分断面図であって、本発明に従ったドレイン拡張領域内の強化された横方向の拡散を示す図である。
【図９】 先行技術による図３のライトリー・ドープト・ドレイン拡張領域を示す、拡大部分断面図である。
【図１０】 熱処理前の本発明において、ライトリー・ドープト・ドレイン拡張領域の横方向の縁部近傍に、大きいティルト角の注入によって生成された格子間原子が存在する様子を示す、拡大部分断面図である。
【図１１】 本発明に従った図１０のライトリー・ドープト・ドレイン拡張領域の垂直方向の一部分における、大きいティルト角の注入時の、ライトリー・ドープト・ドレイン拡張領域のドーパントおよび格子間原子のプロフィールを示すグラフである。
【図１２】 本発明に従った図１０のライトリー・ドープト・ドレイン拡張領域の横方向の縁部に近接した一地点における、大きいティルト角の注入時の、ライトリー・ドープト・ドレイン拡張領域のドーパントおよび格子間原子のプロフィールを示すグラフである。
【図１３】 本発明の別の局面を示す図であって、注入によって形成される格子間原子の横方向の場所を制御するために第１の側壁スペーサが形成された後に、大きなティルト角の注入が行なわれる様子を示す、部分断面図である。
【図１４】 薄くドープされた拡張領域を形成するための注入ステップを示す部分断面図である。
【図１５】 第２の側壁スペーサの形成後の、トランジスタのソースおよびドレイン領域を形成するための注入ステップを示す、部分断面図である。

Claims (13)

  1. 薄くドープされたドレイントランジスタの有効なチャネル長さを減じる方法であって、
    半導体基板上にゲート電極およびゲート酸化物を形成するステップと、
    基板の、ドレインが形成される領域の表面近傍に、３０°〜６０°の範囲の傾斜角度での浅い注入により格子間原子を生成するステップとを含み、これは、ゲート電極およびゲート酸化物の下方の場所に前記格子間原子を供給して格子間原子領域を形成し、さらに、
    基板の、ドレインが形成される領域に前記格子間原子領域よりも深い位置に達するように、薄くドープされたドレイン拡張領域を形成するステップと、
    ドレインが形成される領域内にドレインを、および基板のソース領域内にソースを形成するステップと、
    基板を熱処理するステップとを含み、格子間原子は、拡張領域の垂直方向の拡散に大きな影響を与えることなく、ゲート酸化物の下方で横方向の拡散を強化し、それにより、ドレインおよびドレイン拡張領域の接合深さを増すことなく有効なチャネル長さを減じる、方法。
  2. ドレインが形成される領域に３０°〜６０°の範囲の傾斜角度での注入により注入を行なうステップは、薄くドープされたドレイン拡張領域を形成するステップの前に行なわれる、請求項１に記載の方法。
  3. ドレインが形成される領域に３０°〜６０°の範囲の傾斜角度での注入により注入を行なうステップは、シリコン、ゲルマニウムまたはインジウムのうち１つを注入するステップを含む、請求項１に記載の方法。
  4. 薄くドープされたドレイントランジスタの有効なチャネル長さを減じる方法であって、
    半導体基板上にゲート電極およびゲート酸化物を形成するステップと、
    基板の、ドレインが形成される領域の表面近傍に、３０°〜６０°の範囲の傾斜角度での浅い注入により格子間原子を生成するステップとを含み、これは、ゲート電極およびゲート酸化物の下方の場所に前記格子間原子を供給して格子間原子領域を形成し、ドレインが形成される領域に３０°〜６０°の範囲の傾斜角度での注入により注入を行なうステップは、ドレイン領域に前記半導体基板をアモルファス化しないドーズ量を注入するステップを含み、さらに、
    基板の、ドレインが形成される領域に前記格子間原子領域よりも深い位置に達するように、薄くドープされたドレイン拡張領域を形成するステップと、
    ドレインが形成される領域内にドレインを、および基板のソース領域内にソースを形成するステップと、
    基板を熱処理するステップとを含み、格子間原子は、拡張領域の垂直方向の拡散に大きな影響を与えることなく、ゲート酸化物の下方で横方向の拡散を強化し、それにより、ドレインおよびドレイン拡張領域の接合深さを増すことなく有効なチャネル長さを減じる、方法。
  5. 薄くドープされたドレイントランジスタの有効なチャネル長さを減じる方法であって、
    半導体基板上にゲート電極およびゲート酸化物を形成するステップと、
    基板の、ドレインが形成される領域の表面近傍に、３０°〜６０°の範囲の傾斜角度での浅い注入により格子間原子を生成するステップとを含み、これは、ゲート電極およびゲート酸化物の下方の場所に前記格子間原子を供給して格子間原子領域を形成し、３０°〜６０°の範囲の傾斜角度での注入におけるドーズ量は、アモルファス化のためのドーズ量の１０〜３０％であり、さらに、
    基板の、ドレインが形成される領域に前記格子間原子領域よりも深い位置に達するように、薄くドープされたドレイン拡張領域を形成するステップと、
    ドレインが形成される領域内にドレインを、および基板のソース領域内にソースを形成するステップと、
    基板を熱処理するステップとを含み、格子間原子は、拡張領域の垂直方向の拡散に大きな影響を与えることなく、ゲート酸化物の下方で横方向の拡散を強化し、それにより、ドレインおよびドレイン拡張領域の接合深さを増すことなく有効なチャネル長さを減じる、方法。
  6. 基板を熱処理するステップは、短時間アニールを行なうステップを含む、請求項１に記載の方法。
  7. ゲート酸化物の下方における複合ドーピングプロフィールおよび格子間原子プロフィールは、ドレイン拡張領域の横方向の縁部に沿って大きい濃度の傾斜を含み、かつ、ドレイン拡張領域の底部分に沿って実質的により低い濃度傾斜を含み、それにより、ゲート酸化物の下方で強化された横方向の拡散が得られる、請求項１に記載の方法。
  8. 薄くドープされたドレイントランジスタの有効なチャネル長さを減じる方法であって、
    半導体基板上にゲート電極およびゲート酸化物を形成するステップと、
    基板の、ドレインが形成される領域の表面近傍に、３０°〜６０°の範囲の傾斜角度での浅い注入により格子間原子を生成するステップとを含み、これは、ゲート電極およびゲート酸化物の下方の場所に前記格子間原子を供給して格子間原子領域を形成し、さらに、
    基板の、ドレインが形成される領域に前記格子間原子領域よりも深い位置に達するように、薄くドープされたドレイン拡張領域を形成するステップと、
    ドレインが形成される領域内にドレインを、および基板のソース領域内にソースを形成するステップと、
    基板を熱処理するステップとを含み、格子間原子は、拡張領域の垂直方向の拡散に大きな影響を与えることなく、ゲート酸化物の下方で横方向の拡散を強化し、それにより、ドレインおよびドレイン拡張領域の接合深さを増すことなく有効なチャネル長さを減じ、さらに、
    ドレインが形成される領域に３０°〜６０°の範囲の傾斜角度での前記注入を行なうステップに先立って、ゲートおよびゲート酸化物のドレイン側に第１の側壁スペーサを形成するステップをさらに含み、第１の側壁スペーサの厚さは、ゲート酸化物の下方のドーパントの場所を制御し、それにより、トランジスタのチャネル長さの低減をカスタマイズすることが可能である、方法。
  9. ドレイン領域を形成するステップに先立って、第１の側壁スペーサに隣接して第２の側壁スペーサを形成するステップをさらに含み、ドレイン領域およびドレイン拡張領域は一部が重なり合い、第２の側壁スペーサはドレイン領域およびドレイン拡張領域を横方向にずらす、請求項８に記載の方法。
  10. 基板のソース領域に３０°〜６０°の範囲の傾斜角度での注入により注入を行なうステップをさらに含み、それにより、ソース領域の、ゲート酸化物の下方の場所に、格子間原子を供給する、請求項１に記載の方法。
  11. ドレイン領域に３０°〜６０°の範囲の傾斜角度での注入により注入を行なうステップは、クアッドインプラントを行なうステップを含む、請求項１に記載の方法。
  12. 薄くドープされたドレイン拡張領域が形成されるのと同時に、基板のソース領域に薄くドープされたソース拡張領域を形成するステップをさらに含む、請求項１に記載の方法。
  13. トランジスタを形成する方法であって、
    半導体基板上にゲート電極およびゲート酸化物を形成するステップと、
    基板の、ドレインが形成される領域と、基板の、ソースが形成される領域とのうち少なくとも一方の表面近傍に、格子間原子を供給して格子間原子領域を形成するステップと、
    ドレインが形成される領域とソースが形成される領域とのうち少なくとも一方に、前記格子間原子領域よりも深い位置に達するように拡張領域を形成するステップと、
    ドレインが形成される領域内にドレインを、およびソースが形成される領域内にソースを形成するステップと、
    基板を熱処理するステップとを含み、格子間原子は、拡張領域の垂直方向の拡散に大きな影響を与えることなく、ゲート酸化物の下方で横方向の拡散を強化し、それにより、拡張領域の接合深さを増すことなく有効なチャネル長さを減じ、
    前記格子間原子を供給するステップは、ドレインが形成される領域とソースが形成される領域とのうち少なくとも一方に、３０°〜６０°の範囲の傾斜角度での格子間原子の浅い注入を行なうステップを含み、それにより、ゲート電極およびゲート酸化物の下方の場所に格子間原子を供給する、方法。
JP2000541729A 1998-03-30 1998-11-24 薄くドープされたドレイントランジスタの有効なチャネル長さを減じる方法およびトランジスタを形成する方法 Expired - Fee Related JP4708563B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/050,730 1998-03-30
US09/050,730 US5970353A (en) 1998-03-30 1998-03-30 Reduced channel length lightly doped drain transistor using a sub-amorphous large tilt angle implant to provide enhanced lateral diffusion
PCT/US1998/024907 WO1999050900A1 (en) 1998-03-30 1998-11-24 Reduced channel length lightly doped drain transistor using a sub-amorphous large tilt angle implant to provide enhanced lateral diffusion

Publications (3)

Publication Number Publication Date
JP2002510861A JP2002510861A (ja) 2002-04-09
JP2002510861A5 JP2002510861A5 (ja) 2006-01-05
JP4708563B2 true JP4708563B2 (ja) 2011-06-22

Family

ID=21967049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000541729A Expired - Fee Related JP4708563B2 (ja) 1998-03-30 1998-11-24 薄くドープされたドレイントランジスタの有効なチャネル長さを減じる方法およびトランジスタを形成する方法

Country Status (5)

Country Link
US (2) US5970353A (ja)
EP (1) EP1068637A1 (ja)
JP (1) JP4708563B2 (ja)
KR (1) KR100615657B1 (ja)
WO (1) WO1999050900A1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5645440A (en) 1995-10-16 1997-07-08 Masimo Corporation Patient cable connector
US6541756B2 (en) 1991-03-21 2003-04-01 Masimo Corporation Shielded optical probe having an electrical connector
JPH11168069A (ja) * 1997-12-03 1999-06-22 Nec Corp 半導体装置の製造方法
US6048784A (en) * 1997-12-17 2000-04-11 Texas Instruments Incorporated Transistor having an improved salicided gate and method of construction
US6153455A (en) 1998-10-13 2000-11-28 Advanced Micro Devices Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer
US6174778B1 (en) * 1998-12-15 2001-01-16 United Microelectronics Corp. Method of fabricating metal oxide semiconductor
KR100289810B1 (ko) * 1999-05-10 2001-05-15 김영환 반도체 소자 제조를 위한 할로 이온 주입 방법
US6194293B1 (en) * 1999-05-25 2001-02-27 Advanced Micro Devices, Inc. Channel formation after source and drain regions are formed
FR2794898B1 (fr) * 1999-06-11 2001-09-14 France Telecom Dispositif semi-conducteur a tension de seuil compensee et procede de fabrication
US6194278B1 (en) * 1999-06-21 2001-02-27 Infineon Technologies North America Corp. Device performance by employing an improved method for forming halo implants
US7091093B1 (en) * 1999-09-17 2006-08-15 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor device having a pocket dopant diffused layer
US6319798B1 (en) * 1999-09-23 2001-11-20 Advanced Micro Devices, Inc. Method for reducing lateral dopant gradient in source/drain extension of MOSFET
US7192836B1 (en) * 1999-11-29 2007-03-20 Advanced Micro Devices, Inc. Method and system for providing halo implant to a semiconductor device with minimal impact to the junction capacitance
US6255175B1 (en) * 2000-01-07 2001-07-03 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with minimized parasitic Miller capacitance
US20020061309A1 (en) * 2000-03-08 2002-05-23 Garger Stephen J. Production of peptides in plants as N-terminal viral coat protein fusions
US6500739B1 (en) * 2001-06-14 2002-12-31 Taiwan Semiconductor Manufacturing Company Formation of an indium retrograde profile via antimony ion implantation to improve NMOS short channel effect
US6475885B1 (en) * 2001-06-29 2002-11-05 Advanced Micro Devices, Inc. Source/drain formation with sub-amorphizing implantation
US6489223B1 (en) 2001-07-03 2002-12-03 International Business Machines Corporation Angled implant process
US6649460B2 (en) 2001-10-25 2003-11-18 International Business Machines Corporation Fabricating a substantially self-aligned MOSFET
US6509221B1 (en) 2001-11-15 2003-01-21 International Business Machines Corporation Method for forming high performance CMOS devices with elevated sidewall spacers
KR100422326B1 (ko) * 2002-06-25 2004-03-11 동부전자 주식회사 반도체 소자의 제조방법
DE10261374B4 (de) * 2002-12-30 2010-01-21 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von als Feldeffekttransistor ausgebildeten Halbleiterelementen mit verbesserten Dotierprofilen
US20040124458A1 (en) * 2002-12-31 2004-07-01 Chandrasekharan Kothandaraman Programmable fuse device
US6927414B2 (en) * 2003-06-17 2005-08-09 International Business Machines Corporation High speed lateral heterojunction MISFETs realized by 2-dimensional bandgap engineering and methods thereof
EP1678750A1 (en) * 2003-10-17 2006-07-12 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing such a semiconductor device
US7118979B2 (en) * 2003-11-05 2006-10-10 Texas Instruments Incorporated Method of manufacturing transistor having germanium implant region on the sidewalls of the polysilicon gate electrode
US7429771B2 (en) * 2004-05-07 2008-09-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device having halo implanting regions
KR100698069B1 (ko) * 2004-07-01 2007-03-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
US7122435B2 (en) * 2004-08-02 2006-10-17 Texas Instruments Incorporated Methods, systems and structures for forming improved transistors
DE102004042156B4 (de) * 2004-08-31 2010-10-28 Advanced Micro Devices, Inc., Sunnyvale Transistor mit asymmetrischem Source/Drain- und Halo- Implantationsgebiet und Verfahren zum Herstellen desselben
US10188348B2 (en) 2006-06-05 2019-01-29 Masimo Corporation Parameter upgrade system
US7880626B2 (en) 2006-10-12 2011-02-01 Masimo Corporation System and method for monitoring the life of a physiological sensor
JP2008198763A (ja) * 2007-02-13 2008-08-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008085355A (ja) * 2007-10-22 2008-04-10 Toshiba Corp イオン注入方法
DE102008026213B3 (de) * 2008-05-30 2009-09-24 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Durchlassstromerhöhung in Transistoren durch asymmetrische Amorphisierungsimplantation
US8124506B2 (en) * 2008-08-14 2012-02-28 Varian Semiconductor Equipment Associates, Inc. USJ techniques with helium-treated substrates
US8372735B2 (en) * 2008-08-14 2013-02-12 Varian Semiconductor Equipment Associates, Inc. USJ techniques with helium-treated substrates
US8571619B2 (en) 2009-05-20 2013-10-29 Masimo Corporation Hemoglobin display and patient treatment
JP6723775B2 (ja) * 2016-03-16 2020-07-15 エイブリック株式会社 半導体装置および半導体装置の製造方法
US10916652B2 (en) 2016-12-28 2021-02-09 Intel Corporation Asymmetric transistors and related devices and methods
CN115084238A (zh) * 2021-03-10 2022-09-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL141094B1 (en) * 1983-12-09 1987-06-30 Polska Akad Nauk Centrum Microwave balun transformer,especially for mixers and modulators
US4746964A (en) * 1986-08-28 1988-05-24 Fairchild Semiconductor Corporation Modification of properties of p-type dopants with other p-type dopants
US4861729A (en) * 1987-08-24 1989-08-29 Matsushita Electric Industrial Co., Ltd. Method of doping impurities into sidewall of trench by use of plasma source
JP3104265B2 (ja) * 1990-05-30 2000-10-30 松下電器産業株式会社 イオン注入方法
US5091763A (en) * 1990-12-19 1992-02-25 Intel Corporation Self-aligned overlap MOSFET and method of fabrication
US5362982A (en) * 1992-04-03 1994-11-08 Matsushita Electric Industrial Co., Ltd. Insulated gate FET with a particular LDD structure
JPH0629527A (ja) * 1992-07-10 1994-02-04 Asahi Kasei Micro Syst Kk 半導体装置およびその製造方法
JPH06267974A (ja) * 1993-03-12 1994-09-22 Oki Electric Ind Co Ltd 半導体素子の製造方法
US5500379A (en) * 1993-06-25 1996-03-19 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device
US5308780A (en) * 1993-07-22 1994-05-03 United Microelectronics Corporation Surface counter-doped N-LDD for high hot carrier reliability
US5360749A (en) * 1993-12-10 1994-11-01 Advanced Micro Devices, Inc. Method of making semiconductor structure with germanium implant for reducing short channel effects and subthreshold current near the substrate surface
US5470794A (en) * 1994-02-23 1995-11-28 Advanced Micro Devices Method for forming a silicide using ion beam mixing
JPH07263682A (ja) * 1994-03-24 1995-10-13 Oki Electric Ind Co Ltd サリサイド構造を有するｍｏｓｆｅｔの製造方法
US5574685A (en) * 1994-09-01 1996-11-12 Advanced Micro Devices, Inc. Self-aligned buried channel/junction stacked gate flash memory cell
US5593907A (en) * 1995-03-08 1997-01-14 Advanced Micro Devices Large tilt angle boron implant methodology for reducing subthreshold current in NMOS integrated circuit devices
JPH08250728A (ja) * 1995-03-10 1996-09-27 Sony Corp 電界効果型半導体装置及びその製造方法
US5585286A (en) * 1995-08-31 1996-12-17 Lsi Logic Corporation Implantation of a semiconductor substrate with controlled amount of noble gas ions to reduce channeling and/or diffusion of a boron dopant subsequently implanted into the substrate to form P- LDD region of a PMOS device
JP2848439B2 (ja) * 1995-11-10 1999-01-20 日本電気株式会社 半導体装置の製造方法
US5719425A (en) * 1996-01-31 1998-02-17 Micron Technology, Inc. Multiple implant lightly doped drain (MILDD) field effect transistor
US5627087A (en) * 1996-03-11 1997-05-06 United Microelectronics Corporation Process for fabricating metal-oxide semiconductor (MOS) transistors based on lightly doped drain (LDD) structure
EP0806794A3 (en) * 1996-04-29 1998-09-02 Texas Instruments Incorporated Method of forming shallow doped regions in a semiconductor substrate, using preamorphization and ion implantation
DE69730019T2 (de) * 1996-05-08 2004-12-30 Advanced Micro Devices, Inc., Sunnyvale Kontrolle der p-n-übergangstiefe und kanallänge durch erzeugung von die dotierstoffdiffusion hemmenden zwischengitterstellen-gradienten
US5654215A (en) * 1996-09-13 1997-08-05 Advanced Micro Devices, Inc. Method for fabrication of a non-symmetrical transistor
US5747373A (en) * 1996-09-24 1998-05-05 Taiwan Semiconductor Manufacturing Company Ltd. Nitride-oxide sidewall spacer for salicide formation
US5847428A (en) * 1996-12-06 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit gate conductor which uses layered spacers to produce a graded junction
US6124610A (en) * 1998-06-26 2000-09-26 Advanced Micro Devices, Inc. Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
US6268640B1 (en) * 1999-08-12 2001-07-31 International Business Machines Corporation Forming steep lateral doping distribution at source/drain junctions

Also Published As

Publication number Publication date
WO1999050900A1 (en) 1999-10-07
KR100615657B1 (ko) 2006-08-25
US6593623B1 (en) 2003-07-15
KR20010042320A (ko) 2001-05-25
EP1068637A1 (en) 2001-01-17
US5970353A (en) 1999-10-19
JP2002510861A (ja) 2002-04-09

Similar Documents

Publication Publication Date Title
JP4708563B2 (ja) 薄くドープされたドレイントランジスタの有効なチャネル長さを減じる方法およびトランジスタを形成する方法
US6682980B2 (en) Fabrication of abrupt ultra-shallow junctions using angled PAI and fluorine implant
US6008099A (en) Fabrication process employing a single dopant implant for formation of a drain extension region and a drain region of an LDD MOSFET using enhanced lateral diffusion
KR100341535B1 (ko) 소스/드레인 접합부에서 측방 도핑 분포를 급경사지게형성하는 방법 및 소자
CN100477092C (zh) 利用固相外延再生长的具有降低的结泄漏的半导体衬底及其制作方法
JP4597531B2 (ja) チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法
US7118980B2 (en) Solid phase epitaxy recrystallization by laser annealing
US5536959A (en) Self-aligned charge screen (SACS) field effect transistors and methods
US5909622A (en) Asymmetrical p-channel transistor formed by nitrided oxide and large tilt angle LDD implant
US6297098B1 (en) Tilt-angle ion implant to improve junction breakdown in flash memory application
US5925914A (en) Asymmetric S/D structure to improve transistor performance by reducing Miller capacitance
US5744371A (en) Asymmetrical p-channel transistor having a boron migration barrier and LDD implant only in the drain region
KR20110113761A (ko) 스트레인 유도 합금 및 그레이드형 도펀트 프로파일을 포함하는 인 시츄 형성되는 드레인 및 소스 영역들
JPH08250730A (ja) 集積回路を製造するための方法およびｐ形ドーパントの拡散を減少するための方法、ならびに集積回路
US5893739A (en) Asymmetrical P-channel transistor having a boron migration barrier and a selectively formed sidewall spacer
US6063682A (en) Ultra-shallow p-type junction having reduced sheet resistance and method for producing shallow junctions
US6104064A (en) Asymmetrical transistor structure
KR100796825B1 (ko) 반도체 디바이스 제조 방법
US5783458A (en) Asymmetrical p-channel transistor having nitrided oxide patterned to allow select formation of a grown sidewall spacer
US7151032B2 (en) Methods of fabricating semiconductor devices
EP1380049B1 (en) Method for making transistors having optimized source-drain structures
US6180470B1 (en) FETs having lightly doped drain regions that are shaped with counter and noncounter dorant elements
US20070114604A1 (en) Double-extension formation using offset spacer
US5930592A (en) Asymmetrical n-channel transistor having LDD implant only in the drain region
JPH0722623A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110317

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140325

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140325

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees