JP4709560B2 - モータ駆動装置 - Google Patents

Description

本発明は、モータ駆動装置に関する。

モータ（例えば、センサレスの３相ブラシレスＤＣモータ）駆動装置は、出力段として、電源電圧ＶＰと接地ＶＳＳ間に直列接続され、その接続点にコイルの一端が接続された、電源電圧ＶＰ側のソース側トランジスタと、接地ＶＳＳ側のシンク側トランジスタと、を３相のコイルそれぞれについて有している。３相の各コイルの他端は、共通に接続されている。また、モータ駆動装置は、３相のコイルに接続されたソース側トランジスタおよびシンク側トランジスタの駆動を制御する制御回路を有している。

図９は３相モータの出力構成について説明するための図である。Ｕ相コイル２の一端にはソース側トランジスタのＮチャンネル型ＭＯＳＦＥＴ（以下ＮＭＯＳとする）８とシンク側トランジスタのＮＭＯＳ１０が直列に接続されている。Ｖ相コイル４の一端にはソース側トランジスタのＮＭＯＳ１２とシンク側トランジスタのＮＭＯＳ１４が直列に接続されている。Ｗ相コイル６の一端にはソース側トランジスタのＮＭＯＳ１６とシンク側トランジスタのＮＭＯＳ１８が直列に接続されている。駆動コイル２、４、６の他端はＣ点で共通に接続されている。制御回路（不図示）は、ある相のソース側トランジスタと他の相のシンク側トランジスタを１つの組み合わせとして適宜の順序でＮＭＯＳ８、１０、１２、１４、１６、１８を選択的に駆動させている。

図７はモータの回転、例えば正回転時に上記の各相のコイルに印加される駆動電圧と、モータの回転に比例して発生する逆起電圧との関係を説明するための図である。尚、図７（ａ）は各相のコイルの逆起電圧を示しており、図７（ｂ）は各相のコイルに印加される駆動電圧を示している。Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６には、図７（ｂ）に示すように、ハイレベル（階段状波形の上部）、ミドルレベル（階段状波形の中央部）、ローレベル（階段状波形の下部）と順次切り替わる駆動電圧が、それぞれ電気角１２０度の位相差をもって印加される。ここで、各相のコイルの一端に接続されたソース側トランジスタがオンすべき期間に、当該コイルに対する駆動電圧がハイレベルとなる。また、各相のコイルの一端に接続されたシンク側トランジスタがオンすべき期間に、当該コイルに対する駆動電圧がローレベルとなる。また、各相のコイルの一端に接続されたソース側トランジスタおよびシンク側トランジスタが共にオフすべき期間に、当該コイルに対する駆動電圧がミドルレベルとなる。例えば図７の期間ａでは図９のＵ相のＮＭＯＳ８及びＶ相のＮＭＯＳ１４がオンしている。同様に、期間ｂではＵ相のＮＭＯＳ８とＷ相のＮＭＯＳ１８がオンしており、期間ｃではＶ相のＮＭＯＳ１２とＷ相のＮＭＯＳ１８がオンしている。

Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６の逆起電圧は、図７（ａ）に示すように電気各１２０度の位相差をもつ正弦波となる。そして、Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６には駆動電圧と逆起電圧の差分に相当する電流が流れることになる（例えば、特許文献１参照）。

このように、電気角６０度ごとに、通電の相を切り替えることによって、モータは、例えば正回転することになる。また、モータの駆動方法の一つとして、コイルに駆動電流を間欠的に供給してモータを駆動させるＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｎ）制御が知られている。ＰＷＭ制御では、電気角６０度ごとの通電において駆動されるソース側トランジスタおよびシンク側トランジスタの何れか一方を所定周波数で間欠的にオン／オフさせ、そのオン／オフのデューティに応じた駆動電流をコイルに流してモータを駆動させる。

尚、制御回路には、モータを正回転させるために通電の相を切り替える正転ロジック及び逆回転させるために通電の相を切り替える逆転ロジックが設定されている。モータを逆回転させる場合、制御回路のロジックを逆ロジックに切り替える。

正転ロジックと逆転ロジックの切り替えは、例えばマイコンなどから入力される制御電圧ＶＣＴＬ（以下単にＶＣＴＬとする）と所定の基準電圧ＶＲＥＦ（以下単にＶＲＥＦとする）との比較によって行なわれる。図８は正転ロジックと逆転ロジックの切り替えについて説明するための図である。図８において、ＶＣＴＬ＞ＶＲＥＦの場合には、正転ロジックとなり、ＶＣＴＬ＜ＶＲＥＦの場合には、逆転ロジックとなる。そして、ＶＣＴＬ＞Ｖａでは実線Ｓの傾きに応じて、また、ＶＣＴＬ＜Ｖｂでは実線Ｇの傾きに応じて、ＰＷＭ制御のオン／オフのデューティが決まることになる。尚、図８において、ＶＣＴＬの値がＶｂ＜ＶＣＴＬ＜Ｖａの範囲は、駆動電流の値を定めることが出来ない不感帯である。この範囲ではＰＷＭのオンデューティは０％となる。
特開２０００−２３６６８４号公報

図７、図９、図１０を用いて、従来のモータ駆動装置のＰＷＭ制御における問題点を説明する。尚、図１０は図９のＮＭＯＳ８がオンしている期間にＮＭＯＳ１４をオン／オフした場合のＮＭＯＳ１２とＮＭＯＳ１４の接続点（以下Ｘ点とする）の電圧の変化を示す図である。

図７の期間ａではＮＭＯＳ８とＮＭＯＳ１４がオンとなり電源電圧ＶＰ→ＮＭＯＳ８→Ｕ相コイル２→Ｖ相コイル４→ＮＭＯＳ１４→ＶＳＳの図９の実線で示す径路の電流が流れている。ここで、ＰＷＭ制御によってＮＭＯＳ１４がオフになると、Ｕ相コイル２、Ｖ相コイル４は実線方向に電流を流し続けようとするため、電源電圧ＶＰ→ＮＭＯＳ８→Ｕ相コイル２→Ｖ相コイル４→回生ダイオードＤ３→電源電圧ＶＰの、図９の破線で示す径路の回生電流が流れる。

Ｘ点の電圧は図１０に示すように変化する。すなわち、ＮＭＯＳ１４がオンして実線の径路の電流が流れている期間（ｔ＜ｔａ）では、Ｘ点の電圧はＮＭＯＳ１４の飽和電圧ＶＬとなるが、ｔ＝ｔａでＮＭＯＳ１４がオフになると破線の径路の電流が流れるため、Ｘ点の電圧は、電源電圧ＶＰに回生ダイオードＤ３の順方向電圧ＶＦを加算したＶＰ＋ＶＦとなる。このため、Ｃ点の電圧も高くなる、すなわち、図７に示す逆起電圧の振幅の中点電圧が高くなる。そして、逆起電圧と駆動電圧の大きさの関係が変化する。このことによって、Ｕ相コイル２、Ｖ相コイル４は次第に逆方向に電流を流そうとする。

例えば、図９の破線の径路の回生電流が流れている時に、ＮＭＯＳ１４がオンすると再度実線の径路の電流が流れるが、破線方向の回生電流が流れなくなるまでＮＭＯＳ１４のオフ期間が続いた場合、接地ＶＳＳ→回生ダイオードＤ４→Ｖ相コイル４→Ｕ相コイル２→ＮＭＯＳ８→電源電圧ＶＰの、実線と逆方向の径路の電流が流れるようになる。

このように、回生電流が流れなくなるまでＰＷＭのオフ期間が続く場合には、接地ＶＳＳから電源ＶＰに電流が流れることになる。そのため、電源電圧ＶＰが持ち上がる可能性がある。また、本来ソース側トランジスタであるＮＭＯＳ８がシンク側トランジスタの役目をすることになり、ＰＷＭ動作が不安定になる。

尚、ソース側トランジスタをＰＷＭ制御する場合にも同様の問題が発生する。例えば、ＮＭＯＳ１４をオンしている期間にＮＭＯＳ８を間欠的にオン／オフする場合、ＮＭＯＳ８がオフになると、接地ＶＳＳ→回生ダイオードＤ２→Ｕ相コイル２→Ｖ相コイル４→ＮＭＯＳ１４→接地ＶＳＳの径路の回生電流が流れる。しかし回生電流が流れなくなるまでＮＭＯＳ８のオフ期間続くと、接地ＶＳＳ→ＮＭＯＳ１４→Ｖ相コイル４→Ｕ相コイル２→回生ダイオードＤ１→電源電圧ＶＰの、実線と逆の径路の電流が流れるようになる。

ここで、図８に示す不感帯では、前述したようにＰＷＭのオンデューティが０％である。従って、モータが回転している状態で、ＶＣＴＬが不感帯の範囲の電圧（Ｖｂ＜ＶＣＴＬ＜Ｖａ）になると、ＰＷＭのオンデューティが０％となることによって、接地ＶＳＳから電源電圧ＶＰに電流が流れるようになる。そのため、電源電圧ＶＰが持ち上がることになる。

このように、従来のモータ駆動装置では、モータが回転している状態で、例えばＶＣＴＬが不感帯の範囲の電圧となることによって、回生電流が流れなくなるまでＰＷＭのオフ期間が続いた場合、電源電圧が持ち上がるなど、ＰＷＭ動作が不安定になるという問題点があった。

そこで、本発明は、ＰＷＭのオフ期間にかかわらず安定したＰＷＭ動作を実現することができるモータ駆動装置を提供することを目的とする。

前記課題を解決するための主たる発明は、コイルの一方向に駆動電流を吐出する第1ソース側トランジスタと、前記コイルの一方向に流れる駆動電流を吸い込む第1シンク側トランジスタと、前記コイルの他方向に駆動電流を吐出する第２ソース側トランジスタと、前記コイルの他方向に流れる駆動電流を吸い込む第２シンク側トランジスタと、前記第１ソース側トランジスタ、前記第１シンク側トランジスタ、前記第２ソース側トランジスタ、前記第２シンク側トランジスタが選択的にオフしたときの前記コイルに流れる電流を回生する回生ダイオードと、前記第１ソース側トランジスタ及び前記第１シンク側トランジスタ、又は、前記第２ソース側トランジスタ及び前記第２シンク側トランジスタを選択的に駆動するための駆動信号を出力するとともに、前記駆動電流の大きさを定める指示信号に応じて前記駆動信号の大きさを可変とする制御回路と、前記第１ソース側トランジスタ及び前記第１シンク側トランジスタの一方、又は、前記第２ソース側トランジスタ及び前記第２シンク側トランジスタの一方を、選択的にＰＷＭ駆動するためのＰＷＭ制御信号を出力するＰＷＭ制御回路と、を有するモータ駆動装置において、前記指示信号に応じた第１電圧と、前記駆動電流が流れる電圧検出用抵抗に発生する電圧に応じた第２電圧と、を比較する比較器を含み、前記指示信号が前記駆動電流の大きさを定めることができない所定の大きさになると、前記比較器が所定レベルの判別信号を出力するように構成される判別回路と、前記コンパレータが前記所定レベルの判別信号を出力した場合、前記第１ソース側トランジスタ及び前記第１シンク側トランジスタの一方、又は、前記第２ソース側トランジスタ及び前記第２シンク側トランジスタの一方のＰＷＭオフ期間が所定期間を超えたときに検出信号を出力する検出回路と、を備え、前記制御回路は、前記検出信号に基づいて、前記第1ソース側トランジスタ及び前記第1シンク側トランジスタ、又は、前記第２ソース側トランジスタ及び前記第２シンク側トランジスタのうち、駆動されていた側のトランジスタをオフするとともに、前記コイルに流れる電流が回生されるように駆動されていない側のトランジスタを駆動するための駆動信号を出力する、ことを特徴とする。

本発明によれば、ＰＷＭのオフ期間にかかわらず安定したＰＷＭ動作を実現することができる。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝モータ駆動装置の構成＝＝＝
図１、図２を参照しつつ、本発明にかかるモータ駆動装置について説明する。図１は、本発明にかかるモータ駆動装置を説明するための回路ブロック図である。図２は、本発明にかかるモータ駆動装置を説明するための波形図である。尚、本実施形態においてモータは、ＰＷＭ制御のセンサレスモータ、例えば３相のブラシレスＤＣモータとする。

Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６は、モータコイルであり、スター結線されるとともに電気角１２０度の位相差を有してステータに巻回されたものである。

ＮＭＯＳ８は、電源ＶＰからＵ相コイル２へコイル電流を供給するためのソース側トランジスタであり、ＮＭＯＳ１０は、Ｕ相コイル２から電圧検出抵抗５０を介して接地ＶＳＳへコイル電流を供給するためのシンク側トランジスタである。これらのＮＭＯＳ８、１０のドレイン・ソース路は電源ＶＰと抵抗５０の非接地側に直列接続され、これらのＭＯＳＦＥＴ８、１０のドレイン・ソース接続部は、Ｕ相コイル２の一端と接続されている。ＮＭＯＳ１２は、電源ＶＰからＶ相コイル４へコイル電流を供給するためのソース側トランジスタであり、ＮＭＯＳ１４は、Ｖ相コイル４から電圧検出抵抗５０を介して接地ＶＳＳへコイル電流を供給するためのシンク側トランジスタである。これらのＮＭＯＳ１２、１４のドレイン・ソース路は電源ＶＰと電圧検出抵抗５０の非接地側に直列接続され、これらのＮＭＯＳ１２、１４のドレイン・ソース接続部は、Ｖ相コイル４の一端と接続されている。ＮＭＯＳ１６は、電源ＶＰからＷ相コイル６へコイル電流を供給するためのソース側トランジスタであり、ＮＭＯＳ１８は、Ｗ相コイル６から電圧検出抵抗５０を介して接地ＶＳＳへコイル電流を供給するためのシンク側トランジスタである。これらのＮＭＯＳ１６、１８のドレイン・ソース路は電源ＶＰと電圧検出抵抗５０の非接地側に直列接続され、これらのＮＭＯＳ１６、１８のドレイン・ソース接続部は、Ｗ相コイル６の一端と接続されている。そして、ＮＭＯＳ８、１０、１２、１４、１６、１８が適宜のタイミングでオン／オフすると、モータは、Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６にコイル電流が供給されて予め定められた方向へ回転（例えば正回転）することとなる。これにより、Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６の一端には電気角１２０度の位相差を有するコイル電圧ＶＵ、ＶＶ、ＶＷが発生することとなる。尚、ソース側トランジスタ、シンク側トランジスタとして、ＭＯＳＦＥＴのみならず、バイポーラトランジスタを使用することも可能である。また、ＮＭＯＳ８、１０、１２、１４、１６、１８にはドレイン−ソース間に回生ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６がそれぞれ接続されている。

コンパレータ２２Ｕは、＋端子にコイル電圧ＶＵが印加されるとともに−端子に中性点電圧ＶＣＯＭが印加され、コイル電圧ＶＵと中性点電圧ＶＣＯＭを比較することによって、電気角１８０度のタイミングで変化する矩形の比較信号ＣＰＵを出力するものである。この比較信号ＣＰＵにはキックバックパルスＫＢに基づくパルスが重畳している。また、コンパレータ２２Ｖは、＋端子にコイル電圧ＶＶが印加されるとともに−端子に中性点電圧ＶＣＯＭが印加され、コイル電圧ＶＶと中性点電圧ＶＣＯＭを比較することによって、電気角１８０度のタイミングで変化する矩形の比較信号ＣＰＶを出力するものである。この比較信号ＣＰＶにはキックバックパルスＫＢに基づくパルスが重畳している。更に、コンパレータ２２Ｗは、＋端子にコイル電圧ＶＷが印加されるとともに−端子に中性点電圧ＶＣＯＭが印加され、コイル電圧ＶＷと中性点電圧ＶＣＯＭを比較することによって、電気角１８０度のタイミングで変化する矩形の比較信号ＣＰＷを出力するものである。この比較信号ＣＰＷにはキックバックパルスＫＢに基づくパルスが重畳している。尚、比較信号ＣＰＵ、ＣＰＶ、ＣＰＷはそれぞれ電気角１２０度の位相差を有する。

マスク回路２６は、コンパレータ２２Ｕの出力である比較信号ＣＰＵから矩形信号ＲＥ１に基づいてキックバックパルスＫＢと対応するノイズを除去（マスク）し、マスク信号ＵＭＡＳＫを生成して出力する。また、マスク回路２６は、コンパレータ２２Ｖの出力である比較信号ＣＰＶから矩形信号ＲＥ１に基づいてキックバックパルスＫＢと対応するノイズを除去（マスク）し、マスク信号ＶＭＡＳＫを生成して出力する。さらに、マスク回路２６は、コンパレータ２２Ｗの出力である比較信号ＣＰＷから矩形信号ＲＥ１に基づいてキックバックパルスＫＢと対応するノイズを除去（マスク）し、マスク信号ＷＭＡＳＫを生成して出力する。ここで、マスク信号ＵＭＡＳＫ、ＶＭＡＳＫ、ＷＭＡＳＫは、電気角１２０度の位相差を有する。

合成回路２８は、マスク回路２６から出力されるマスク信号ＵＭＡＳＫ、ＶＭＡＳＫ、ＷＭＡＳＫを合成し、電気角６０度のタイミングで変化する矩形の合成信号ＦＧを出力する。

逓倍回路３０は、合成回路２８から出力される合成信号ＦＧを逓倍することによって、合成信号ＦＧより高い周波数を有する矩形信号ＲＥ１を発生するものである。これにより、合成信号ＦＧの位相は矩形信号ＲＥ１の位相と一致しており、合成信号ＦＧの１／２周期は矩形信号ＲＥ１のｎ周期（例えば１６周期）と一致することとなる。尚、逓倍回路３０には、例えばアナログ信号処理をするＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）、デジタル信号処理を実行するＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）を適用可能である。

センサレスロジック回路４０（『制御回路』）は、Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６を適宜のタイミングで通電するための信号（『駆動信号』）を出力するものである。つまり、センサレスロジック回路４０は、センサレスモータ自体が起動前のロータとステータの間の相対位置を特定できないことを考慮し、ロータが停止している場合、マスク信号ＵＭＡＳＫ、ＶＭＡＳＫ、ＷＭＡＳＫの予め定められた初期レベル（例えば、ＵＭＡＳＫ＝“Ｌ”、ＶＭＡＳＫ＝“Ｌ”、ＷＭＡＳＫ＝“Ｈ”とする）から動作する。また、センサレスロジック回路４０は、通電信号ＵＬＯＧＩＣ１（＝ＵＭＡＳＫ−ＶＭＡＳＫ）、ＶＬＯＧＩＣ１（＝ＶＭＡＳＫ−ＷＭＡＳＫ）、ＷＬＯＧＩＣ１（＝ＷＭＡＳＫ−ＵＭＡＳＫ）を作成する。そして、Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６が通電することにより、センサレスロジック回路４０は、通電信号ＵＬＯＧＩＣ１、ＶＬＯＧＩＣ１、ＷＬＯＧＩＣ１より遅延する通電信号ＵＬＯＧＩＣ２、ＶＬＯＧＩＣ２、ＷＬＯＧＩＣ２を出力する。

また、センサレスロジック回路４０は、Ｄ型フリップフロップ回路（以下ＤＦＦとする）６０からＰＷＭ信号を入力し、電気角６０度ごとの通電において駆動されるソース側トランジスタおよびシンク側トランジスタの何れか一方を所定周波数で間欠的にオン／オフさせるＰＷＭ制御を行う。さらに、センサレスロジック回路４０は、ＤＦＦ６６からＲＥＶ信号を入力しており、ＲＥＶ信号が「Ｌ」から「Ｈ」に変化すると、特定の２相に対して逆転のロジックに切り替えを行う。

アンプ５２は、ＶＣＴＬ（『指示信号』）とＶＲＥＦとの差分を増幅する。
アンプ５４は、電圧検出抵抗５０に発生する電圧を、例えばアンプ５２と同じゲイン（便宜上１とする）で増幅する。
コンパレータ５６（『比較器』）の非反転入力端子（＋端子）にはアンプ５２の出力が印加され、コンパレータ５６の反転入力端子（−端子）には、アンプ５４の出力にオフセット電圧Ｖ０（『定電圧』）を加算した電圧が印加される。そしてコンパレータ５６は、アンプ５４の出力とオフセット電圧Ｖ０の加算電圧と、アンプ５２の出力との大小関係を比較し、その比較結果であるＰＷＭＯＦＦ信号を出力する。
発振回路５８は、一定周期のパルス信号ＰＷＭＣＬＫを発生する。

ＤＦＦ６０（『ＰＷＭ制御回路』）のデータ入力（以下Ｄ入力とする）には、例えば電源電圧ＶＰのハイレベルの電圧が印加される。また、ＤＦＦ６０のクロック入力（以下Ｃ入力とする）は発振回路５８の出力と接続され、リセット入力（以下Ｒ入力とする）はコンパレータ５６の出力と接続されている。そしてＤＦＦ６０は、Ｑ出力からセンサレスロジック回路４０にＰＷＭ信号を出力する。ＤＦＦ６０は、ＰＷＭＯＦＦ信号が「Ｈ」の状態でＰＷＭＣＬＫ信号が「Ｈ」になると「Ｈ」となり、ＰＷＭＯＦＦ信号が「Ｌ」となるとリセットされて「Ｌ」となるＰＷＭ信号を出力する。

インバータ６２は、ＰＷＭＯＦＦ信号を反転させ、ＬＩＭ信号を出力する。
ＤＦＦ６４のＤ入力とＲ入力はインバータ６２の出力と接続され、Ｃ入力は発振回路５８の出力と接続されている。また、ＤＦＦ６４のＱ出力はＤＦＦ６６のＤ入力と接続されている。ＤＦＦ６４は、ＬＩＭ信号が「Ｈ」の状態でＰＷＭＣＬＫ信号が「Ｈ」になると「Ｈ」となり、ＬＩＭ信号が「Ｌ」になるとリセットされて「Ｌ」となる信号を出力する。

ＤＦＦ６６のＣ入力は発振回路５８の出力と接続され、Ｒ入力はインバータ６２の出力と接続されている。またＤＦＦ６６のＤ入力はＤＦＦ６４のＱ出力と接続されている。ＤＦＦ６６は、ＤＦＦ６４のＱ出力が「Ｈ」の状態でＰＷＭＣＬＫ信号が「Ｈ」になると「Ｈ」となり、ＬＩＭ信号が「Ｌ」になるとリセットされて「Ｌ」となるＲＥＶ信号を出力する。

尚、アンプ５２、アンプ５４、コンパレータ５６は判別回路を構成し、インバータ６２、ＤＦＦ６４、ＤＦＦ６６は検出回路を構成している。
また、図１においてＵ相コイル２、Ｖ相コイル４、Ｗ相コイル６を除く部分は集積化することが可能である。その場合、ＮＭＯＳ８、１０、１２、１４、１６、１８にはプロセス上ソース−ドレイン間に寄生ダイオードが形成されるため回生ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６を設けなくてもよい。

＝＝＝ＰＷＭ制御の動作＝＝＝
図１、図３、図４、図５及び図９を用いて本発明のモータ駆動装置におけるＰＷＭ制御の動作について説明する。尚、図３はＶＣＴＬとオフセット電圧Ｖ０との関係を説明するための図である。図４は、本発明のモータ駆動装置のＰＷＭ制御動作を説明するためのタイムチャートである。図５は、本発明のモータ駆動装置のＰＷＭ制御動作を説明するためのフローチャートである。

まず、ＰＷＭＯＦＦ信号の発生について説明する。
尚、図３（ａ）、（ｂ）の縦軸Ｖはアンプ５２の出力を示している。

アンプ５２では、ＶＣＴＬとＶＲＥＦとの差分が増幅される、尚、アンプ５２の出力は、図３（ｂ）に示すようにＶＣＴＬがＶＲＥＦのときに０ボルトで、ＶＣＴＬの上昇又は低下に応じて直線的に上昇するように設定されている。また、アンプ５４では、アンプ５２と同じゲインで電圧検出用抵抗５０に発生する電圧が増幅される。

図３（ｂ）の破線は、電圧検出抵抗５０に電流が流れない場合のアンプ５４の出力に、オフセット電圧Ｖ０を加算した電圧である。このＶｂ＜ＶＣＴＬ＜Ｖａの不感帯の範囲では、アンプ５４の出力とオフセット電圧Ｖ０の加算電圧の方が、アンプ５２の出力より大となる。

アンプ５４の出力とオフセット電圧Ｖ０の加算電圧と、アンプ５２の出力はコンパレータ５６で大小比較される。アンプ５２の出力が、アンプ５４の出力とオフセット電圧Ｖ０の加算電圧より大きい場合には、コンパレータ５６の出力ＰＷＭＯＦＦ信号はハイレベル（以下「Ｈ」とする）となる。一方、アンプ５４の出力とオフセット電圧Ｖ０の加算電圧の方が、アンプ５２の出力より大きい場合には、ＰＷＭＯＦＦ信号はローレベル（以下「Ｌ」とする）となる。

ＶＣＴＬが不感帯の範囲の電圧（『所定の大きさ』）となると、アンプ５４の出力とオフセット電圧Ｖ０の加算電圧の方が、アンプ５２の出力より大きくなるので、ＰＷＭＯＦＦ信号は「Ｌ」に固定となる。また、ＰＷＭＯＦＦ信号がインバータ６２で反転されたＬＩＭ信号は「Ｈ」となる。

次に、図４及び図５を用いて、ＰＷＭ制御の動作について説明する。
まず、ＶＣＴＬが不感帯の範囲以外の電圧であるとする。
発信回路５８から出力されるＰＷＭＣＬＫ信号は、図４に示すように一定周期ｔｐｗｍのパルス信号である。

図４の時刻ｔ１でＰＷＭＣＬＫ信号のパルスがＤＦＦ６０に入力されることによって、ＰＷＭ信号が「Ｈ」となる。（Ｓ１００）。ＰＷＭ信号が「Ｈ」となることによって駆動電流が流れ、電圧検出用抵抗５０に発生する電圧が上昇する。そして、時刻ｔ２でアンプ５４の出力とオフセット電圧Ｖ０の加算電圧が、アンプ５２の出力よりも大きくなりＰＷＭＯＦＦ信号が「Ｌ」となる。そのため、ＤＦＦ６０がリセットされ、ＰＷＭ信号が「Ｌ」となる（Ｓ１０２）。ＰＷＭ信号が「Ｌ」となることによって電圧検出用抵抗５０に発生する電圧は低下しアンプ５２の出力の方が、アンプ５４の出力とオフセット電圧Ｖ０の加算電圧より大きくなる。したがってＰＷＭＯＦＦ信号は「Ｌ」になった後すぐに「Ｈ」になる。以下、同様に、ＰＷＭ信号は、時刻ｔ３〜ｔ７において、ＰＷＭＣＬＫ信号のパルスが入力されて「Ｈ」となり、ＰＷＭＯＦＦ信号が「Ｌ」となることで「Ｌ」となる。このように、時刻ｔ１〜ｔ７におけるＰＷＭ信号は、ＰＷＭＣＬＫ信号のパルス間隔ｔｐｗｍで「Ｈ」と「Ｌ」を繰り返すＰＷＭ信号となる。

ところが、例えば時刻ｔ８でＶＣＴＬが不感帯の範囲の電圧になると、ＰＷＭＯＦＦ信号が「Ｌ」に固定、すなわちＬＩＭ信号が「Ｈ」となる（Ｓ１０４）。すると、時刻ｔ９でＰＷＭＣＬＫ信号のパルスがＤＦＦ６０に入力されても、ＰＷＭ信号は「Ｌ」のままとなる。

次のＰＷＭＣＬＫ信号のパルス入力時にＰＷＭＯＦＦ信号が「Ｈ」である場合、すなわちＬＩＭ信号が「Ｌ」である場合（Ｓ１０６：ＮＯ）、パルス入力によってＰＷＭ信号が「Ｈ」となり、ステップ１０２を再度実行する。

一方、図４の時刻ｔ１０に示すように、次のＰＷＭパルス信号入力時にＬＩＭ信号が「Ｈ」の場合（Ｓ１０６：ＹＥＳ）、ＤＦＦ６６のＱ出力であるＲＥＶ信号が「Ｈ」となり、正転ロジックと逆転ロジックを特定の２相で切り替える信号としてセンサレスロジック回路４０に出力される（Ｓ１０８）。

次に図９を用いて本発明のモータ駆動装置のＰＷＭ制御方法について説明する。まず、図９において、ＮＭＯＳ８がオンしている期間にＮＭＯＳ１４を間欠的にオン／オフするＰＷＭ制御を行っているとする。電源電圧ＶＰ→ＮＭＯＳ８→Ｕ相コイル２→Ｖ相コイル４→ＮＭＯＳ１４→接地ＶＳＳの実線の径路の電流が流れている状態で、ＮＭＯＳ１４がオフになると、電源電圧ＶＰ→ＮＭＯＳ８→Ｕ相コイル２→Ｖ相コイル４→回生ダイオードＤ３→電源電圧ＶＰの径路の回生電流が流れる。

ここで、例えばＶＣＴＬが不感帯の範囲の電圧となり、回生電流が流れなくなるまでＮＭＯＳ１４のオフの期間が続いた場合、Ｕ相コイル２およびＶ相コイル４は、接地ＶＳＳ→回生ダイオードＤ４→駆動コイル４→駆動コイル２→ＮＭＯＳ８→電源電圧ＶＰの実線と逆方向の電流を流そうとする。そこで、センサレスロジック回路４０は「Ｈ」のＲＥＶ信号を入力すると、例えばＵ相とＶ相の２相についてロジックを切り替える。その場合、ＮＭＯＳ１０がオンしている期間にＮＭＯＳ１２が間欠的にオン／オフするＰＷＭ制御となるが、ＰＷＭのオンデューティが０％のためＮＭＯＳ１２はオフとなる。よって、接地ＶＳＳ→回生ダイオードＤ４→駆動コイル４→駆動コイル２→ＮＭＯＳ１０の回生電流が流れることになる。

ＲＥＶ信号が「Ｈ」となった場合、このように電流を回生させることによって、Ｕ相コイル２およびＶ相コイル４に蓄えられたエネルギーを放出させることができる。そして、Ｕ相コイル２およびＶ相コイル４に蓄えられたエネルギーが無くなると回生電流が流れなくなる。このように、ＲＥＶ信号が「Ｈ」となると、例えばＵ相とＶ相についてロジックを切り替えることによって、接地ＶＳＳから電源電圧ＶＰに電流が流れることによる電源電圧ＶＰの持ち上がりを防止することができる。

他の相のＰＷＭ制御を行っている場合も同様に、ＲＥＶ信号が「Ｈ」となることによって、ある特定の２相についてロジックを切り替える。このことにより、特定の２相におけるシンク側トランジスタ間、又はソース側トランジスタ間で電流を回生させることができ、接地ＶＳＳから電源電圧ＶＰに電流が流れることを防止することができる。よって電源電圧ＶＰの持ち上がりを防止することが出来、安定したＰＷＭ制御を行うことができる。

尚、検出回路を構成するＤＦＦ６４とＤＦＦ６６を１つのＤＦＦとした場合、ＰＷＭＯＦＦ信号の「Ｌ」の期間がＰＷＭＣＬＫ信号のパルスと重ると、誤動作する可能性がある。本実施の形態ではＤＦＦ６４とＤＦＦ６６とを設けているので、ＬＩＭ信号が「Ｈ」の状態で、ＰＷＭＣＬＫのパルスが２回入力されることによって出力となるＲＥＶ信号が変化する。よって、ＰＷＭのオフ期間が続いていることを簡素な構成で正確に検出することができる。尚、３つ以上のＤＦＦで検出回路を構成すればＰＷＭのオンデューティが０％の状態であることをより確実に検出することができる。

＝＝＝その他の実施形態＝＝＝
本発明のモータ駆動装置は、センサレスの３相ブラシレスＤＣモータ以外にも用いることもができる。例えば、ステータに対するロータの相対位置を検出するホール素子を有する３相モータのＰＷＭ制御に用いてもよい。この場合にも、ＲＥＶ信号が「Ｈ」となることで、特定の２相についてロジックを切り替えることによって、安定したＰＷＭ制御を実現できる。

また、単相モータの場合にも同様に本発明のモータ駆動装置を適用することができる。図６は、本発明のモータ駆動装置を単相モータに適用した場合の動作を説明するための図である。コイル６０９の一端にはＮＭＯＳ６０１とＮＭＯＳ６０２が、電源電圧ＶＰと電圧検出抵抗５０の非接地側との間に、直列に接続されている。また、コイル６０９の他端にはＮＭＯＳ６０３とＮＭＯＳ６０４が、電源電圧ＶＰと電圧検出抵抗５０の非接地側との間に、直列に接続されている。ＮＭＯＳ６０１、６０２、６０３、６０４にはそれぞれ回生ダイオード６０５、６０６、６０７、６０８が接続されている。

制御回路（不図示）は、ＮＭＯＳ６０１とＮＭＯＳ６０４、及びＮＭＯＳ６０２とＮＭＯＳ６０３を組み合わせとして、ＮＭＯＳ６０１、６０２、６０３、６０４を選択的に駆動させている。また、ＰＷＭ信号およびＲＥＶ信号を発生させる判別回路、ＰＷＭ制御回路、検出回路の構成は図１と同じであるとする。制御回路は、ＰＷＭ信号およびＲＥＶ信号を入力し、ＰＷＭ信号に基づいて、例えばＮＭＯＳ６０１がオンしている期間にＮＭＯＳ６０４を間欠的にオン／オフするＰＷＭ制御を行っているとする。

ＰＷＭ信号が「Ｈ」となりＮＭＯＳ６０４がオンすると電源電圧ＶＰ→ＮＭＯＳ６０１→コイル６０９→ＮＭＯＳ６０４→電圧検出用抵抗５０→接地ＶＳＳの径路の、図６の実線の径路電流が流れる。そして、ＰＷＭ信号が「Ｌ」となりＮＭＯＳ６０４がオフすると、電源電圧ＶＰ→ＮＭＯＳ６０１→コイル６０９→回生ダイオード６０７→電源電圧ＶＰの図６の一点鎖線の径路の回生電流が流れる。ＰＷＭのオンデューティが０％となり、この一点鎖線の径路の回生電流が流れなくなると接地ＶＳＳ→電圧検出用抵抗５０→回生ダイオード６０８→コイル６０９→ＮＭＯＳ６０１→電源電圧ＶＰの実線と逆の径路の電流が流れることになる。

そこで、制御回路は「Ｈ」のＲＥＶ信号を入力するとロジックを切り替える。すると、例えばＮＭＯＳ６０２がオンしている期間にＮＭＯＳ６０３を間欠的にオン／オフするＰＷＭ制御となる。尚、ＲＥＶ信号が「Ｈ」の場合ＰＷＭオンデューティ０％なのでＮＭＯＳ６０３はオフになる。よって、接地ＶＳＳ→電圧検出用抵抗５０→回生ダイオード６０８→コイル６０９→ＮＭＯＳ６０２の、図６の破線の径路の回生電流が流れ、コイル６０９に蓄えられたエネルギーを放出することができ、接地ＶＳＳから電源電圧ＶＰに電流が流れることを防止することができる。

以上、説明したように、本発明のモータ駆動装置は、ＲＥＶ信号が「Ｈ」となると、特定の２相でロジックを切り替えることによって、ソース側トランジスタ間、又はシンク側トランジスタ間で電流を回生させるため、接地ＶＳＳから電源ＶＰに電流が流れることを防止することができ、安定したＰＷＭ制御を行うことができる。

ＶＣＴＬが不感帯の範囲の電圧となった場合、ＰＷＭＯＦＦ信号は「Ｌ」に固定となりＬＩＭ信号は「Ｈ」に固定となる。ＬＩＭ信号が「Ｈ」であるときにＤＦＦ６４およびＤＦＦ６６にＰＷＭＣＬＫ信号のパルスが入力されることによって、ＰＷＭのオンデューティが０％の状態であることを検出することができる。

また、検出回路としてＤＦＦ６４とＤＦＦ６６を設けているので、ＬＩＭ信号が「Ｈ」の状態で、ＰＷＭＣＬＫ信号のパルスが２回入力されることによって出力のＲＥＶ信号の論理値が変化する。よって、ＰＷＭのオンデューティが０％の状態であることを簡素な構成で確実に検出することができる。

さらに、ＤＦＦ６０のＣ入力にＰＷＭＣＬＫ信号が入力され、Ｒ入力にＰＷＭＯＦＦ信号が入力されることによって、電気角６０度ごとの通電において駆動されるソース側トランジスタおよびシンク側トランジスタの何れか一方を所定周波数で間欠的にオン／オフさせるためのＰＷＭ信号を発生させることができる。

また、電圧検出用抵抗５０に発生する電圧をアンプ５２と同じゲインのアンプ５４で増幅した出力にオフセット電圧Ｖ０を加算した電圧と、アンプ５２の出力とをコンパレータ５６で比較しているので、駆動電流が流れない不感帯ではアンプ５４の出力とオフセット電圧Ｖ０の加算電圧の方が、アンプ５２の出力より大きくなる。よって、ＶＣＴＬが不感帯の範囲の電圧となることで、コンパレータ５６から「Ｌ」のＰＷＭＯＦＦ信号を正確に出力することができる。

以上、本実施の形態について、その実施の形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

本発明の実施形態にかかるモータ駆動装置の構成を示す回路図である。 本発明の実施形態にかかるモータ駆動装置を説明するための波形図である。 ＶＣＴＬとオフセット電圧Ｖ０との関係を説明するための図である。 本発明のモータ駆動装置のＰＷＭ制御動作を説明するためのタイムチャートである。 本発明のモータ駆動装置のＰＷＭ制御動作を説明するためのフローチャートである。 本発明のモータ駆動装置を単相モータに適用した場合の動作を説明するための図である。 駆動電圧と、逆起電圧との関係を説明するための図である。 正転ロジックと逆転ロジックの切り替えについて説明するための図である。 ３相モータの出力構成について説明するための図である。 ＰＷＭ制御によるＸ点の電圧の変化を示す図である。

符号の説明

２ Ｕ相コイル
４ Ｖ相コイル
６ Ｗ相コイル
８、１０、１２、１４、１６、１８ ＮＭＯＳ
２６ マスク回路
２８ 合成回路
３０ 逓倍回路
４０ センサレスロジック回路
５０ 電圧検出用抵抗
５２、５４ アンプ
５６ コンパレータ
６０、６４、６６ ＤＦＦ回路
６２ インバータ
Ｖ０ オフセット電圧
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６ 回生ダイオード

Claims (4)

1. コイルの一方向に駆動電流を吐出する第1ソース側トランジスタと、
   前記コイルの一方向に流れる駆動電流を吸い込む第1シンク側トランジスタと、
   前記コイルの他方向に駆動電流を吐出する第２ソース側トランジスタと、
   前記コイルの他方向に流れる駆動電流を吸い込む第２シンク側トランジスタと、
   前記第１ソース側トランジスタ、前記第１シンク側トランジスタ、前記第２ソース側トランジスタ、前記第２シンク側トランジスタが選択的にオフしたときの前記コイルに流れる電流を回生する回生ダイオードと、
   前記第１ソース側トランジスタ及び前記第１シンク側トランジスタ、又は、前記第２ソース側トランジスタ及び前記第２シンク側トランジスタを選択的に駆動するための駆動信号を出力するとともに、前記駆動電流の大きさを定める指示信号に応じて前記駆動信号の大きさを可変とする制御回路と、
   前記第１ソース側トランジスタ及び前記第１シンク側トランジスタの一方、又は、前記第２ソース側トランジスタ及び前記第２シンク側トランジスタの一方を、選択的にＰＷＭ駆動するためのＰＷＭ制御信号を出力するＰＷＭ制御回路と、
   を有するモータ駆動装置において、
   前記指示信号に応じた第１電圧と、前記駆動電流が流れる電圧検出用抵抗に発生する電圧に応じた第２電圧と、を比較する比較器を含み、前記指示信号が前記駆動電流の大きさを定めることができない所定の大きさになると、前記比較器が所定レベルの判別信号を出力するように構成される判別回路と、
   前記比較器が前記所定レベルの判別信号を出力した場合、前記第１ソース側トランジスタ及び前記第１シンク側トランジスタの一方、又は、前記第２ソース側トランジスタ及び前記第２シンク側トランジスタの一方のＰＷＭオフ期間が所定期間を超えたときに検出信号を出力する検出回路と、
   を備え、
   前記制御回路は、前記検出信号に基づいて、前記第1ソース側トランジスタ及び前記第1シンク側トランジスタ、又は、前記第２ソース側トランジスタ及び前記第２シンク側トランジスタのうち、駆動されていた側のトランジスタをオフするとともに、前記コイルに流れる電流が回生されるように駆動されていない側のトランジスタを駆動するための駆動信号を出力する、ことを特徴とするモータ駆動装置。
2. 前記検出回路は、前記指示信号が前記所定の大きさとなった場合に一方の論理値となる前記判別信号を、前記ＰＷＭ制御信号を生成するためのクロック信号で取り込む複数段のフリップフロップを有し、
   前記検出信号は、最終段の前記フリップフロップの出力が一方の論理値から他方の論理値へ変化した信号である、ことを特徴とする請求項１に記載のモータ駆動装置。
3. 前記ＰＷＭ制御回路は、一方の論理値となる信号を前記クロック信号で取り込むとともに、一方の論理値となる前記判別信号でリセットされる単一のフリップフロップであり、
   前記ＰＷＭ制御信号は、単一の前記フリップフロップの出力が一方の論理値となる信号である、ことを特徴とする請求項２に記載のモータ駆動装置。
4. 前記比較器は、前記第１電圧と、前記電圧検出用抵抗に発生する電圧及び定電圧を加算した第２電圧と、の大小関係を比較し、
   前記指示信号が前記駆動電流の大きさを定めることができない所定の大きさとなった場合、前記駆動電流が流れなくなるとともに前記指示信号が前記定電圧より小さくなることに伴って、前記比較器は、一方の論理値となる前記判別信号を出力する、ことを特徴とする請求項２又は３に記載のモータ駆動装置。

Images