JP4712940B2

JP4712940B2 - Manufacturing method of electronic member

Info

Publication number: JP4712940B2
Application number: JP2000208458A
Authority: JP
Inventors: 悟倉持; 真史佐藤
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 1999-07-12
Filing date: 2000-07-10
Publication date: 2011-06-29
Anticipated expiration: 2020-07-10
Also published as: JP2001085567A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置用リードフレーム、半導体装置用基板、各種接続端子部等を形成するための電子部材に関する。
【０００２】
【従来の技術】
近年、半導体技術の進歩と、小型化、薄型化という電子部品のマーケットトレンドにより、半導体素子の高密度化、微細化を含む半導体パケージの小型化、多端子化が益々進み、所謂、高密度実装の時代へと入ってきた。
【０００３】
これに伴い、半導体周辺電子部材、即ち、半導体装置用リードフレーム、半導体装置用基板などは、配線の高精化とともに、信号高速化対応、低ノイズ化、高放熱性が求められるようになってきた。
しかし、電子部材そのものに構造的対策を施すことは難しく、その対応が求められていた。
【０００４】
一方、プリント配線基板への高密度配線を実現するものとして、ビルトアップ多層配線基板が開発されつつある。
ビルトアップ法は、基材上に、一面にめっきにより形成された金属層（銅めっき層）をエッチングすることにより作成された金属配線（配線部）と絶縁層とを順次積層して、図７にその断面を示すような構造の多層配線基板を作製するもので、この方法により作製された多層配線基板をビルトアップ多層配線基板である。
尚、図７中、７００は多層配線基板、７１０は配線基板、７１１はベース基材、７１５は配線、７１７はスルーホール、７２０は１層目の絶縁樹脂層、７２５は配線、７２７はビア、７３０は２層目の絶縁樹脂層、７３５は配線、７３７はビアである。
この方法の場合には、高精細の配線と任意の位置での金属配線間の接続が可能となる。
ＢＴレジン等からなる絶縁性のベース基材７１１上ないし絶縁性樹脂層７２０、７３０上への金属層（銅めっき層）からなる配線（７１５、７２５、７３５）およびビア７２７、７３７の形成は、通常、絶縁性の基材７１１上ないし絶縁性樹脂層７２０、７３０上へスパッタリング、蒸着、無電解めっき等で導通層となる金属薄膜を直接形成した後、電気めっき等により全面に厚付け金属層を形成し、次いで該金属層上にレジストを所定のパターンに形成して、該レジストを耐腐蝕マスクとしてレジストの開口部から露出した部分のみをエッチングすることにより行う。
しかし、このビルトアップ法による多層基板の作製方法は、金属層のめっき形成工程、レジストのパターニング工程、エッチング工程を交互に複数回行うため、工程が複雑となる。
基材上に金属配線（配線部）と、絶縁層とを１層づつ積み上げる直接プロセスのため、中間工程でトラブルが発生すると、製品の再生が困難となり、且つ、製造コストが割高となるという問題がある。
【０００５】
また、このビルトアップ法による多層配線基板の作製方法においては、層間絶縁膜や配線保護膜を得るのに一般印刷によるパターン形成は安価で量産的な方法であるが、この方法は、得られるパターンの精度が悪く、細線の印刷ができず、高精度、高密度のパターンの形成には適していない。
この為、高精細、高密度のパターンの層間絶縁膜や配線保護膜を得るための、高精細、高密度のパターンの形成には、印刷法でなく、感光性絶縁材料（樹脂）を用いたフォトリソグラフィー法による形成が用いられるが、フォトリソグラフィー法の場合、工程が長くなり、設備も高価となり、パターン形成に長時間を要し、生産コストが高くなる。更に、現像により捨てる感光性絶縁材料の量が多く、コスト高の一因となっている。
【０００６】
【発明が解決しようとする課題】
上記のように、高密度実装が進む中、半導体周辺部材である電子部材においては、高精細化が求められ、更に、信号高速化対応、低ノイズ化、あるいは高放熱性が求められてていたが、電子部材そのものに構造的対策を施すことは難しくその対応が求められていた。また、プリント配線への高密度実装を実現するものとして、図７に示すようなビルトアップ多層配線基板が開発されつつあるが、種々問題があり、この対応も求められていた。本発明は、これらに対応するもので、特に、半導体周辺部材である電子部材で、低ノイズ化、あるいは高放熱性の電子部材を作製する電子部材の製造方法を提供しようとするものである。
【０００８】
【課題を解決するための手段】
本発明に関わる電子部材は、エッチング加工法、プレス加工法、めっき加工法等により、外形加工あるいは孔開け加工された導電性の基材をベース基材とする電子部材であって、導電性の基材は、絶縁性の樹脂層により被膜され、更に、樹脂層の表面部の全面にあるいは一部に、無電解めっき層、電解めっき層からなる導電性層を設けていることを特徴とするものである。
【０００９】
そして、上記絶縁性の樹脂または樹脂層の、無電解めっき層と接する面は、その表面粗度をウエットブラスト処理により調整されていることを特徴とするものであり、更に、上記において、調整された表面粗度が、中心線平均粗さＲａで０．１μｍ〜５μｍの範囲であることを特徴とするものである。
そしてまた、上記いずれかにおいて、半導体装置用リードフレーム、半導体装置用基板、各種接続端子部の１つを形成するための電子部材であることを特徴とするものである。
【００１１】
本発明の電子部材の製造方法は、エッチング加工法、プレス加工法、めっき加工法等により、外形加工あるいは孔開け加工された導電性の基材をベース基材とする電子部材で、導電性の基材は、絶縁性の樹脂層により被膜され、更に、樹脂層の表面部の全面にあるいは一部に、無電解めっき層、電解めっき層からなる導電性層を設けている電子部材を、製造するための電子部材の製造方法であって、（ａ）エッチング加工法、プレス加工法、めっき加工法等により、外形加工あるいは孔開け加工された導電性の基材の表面部に、絶縁性の樹脂層を形成する樹脂層形成工程と、（ｂ）導電性の基材の表面部に形成された樹脂層の表面粗度を調整するウエットブラスト処理を施す、ウエットブラスト処理工程と、（ｃ）絶縁性の樹脂層により被膜された導電性の基材の表面部に、無電解めっきを施し、無電解めっき層を形成する無電解めっき処理工程と、（ｄ）無電解めっき層上全面にあるいは一部に電解めっきにより電解めっき層を形成する電解めっき処理工程とを有し、無電解めっき処理工程の後、導電性の基材の、無電解めっき層上に所定領域を開口した耐めっき性のレジストを設けるレジストパターニング工程と、レジストの開口から露出した無電解めっき層上に電解めっきを施す、電解めっき処理工程と、レジストを剥離するレジスト剥離工程と、露出している無電解めっき層をエッチング除去するエッチング工程とを行うものであり、且つ、孔開け加工された導電性の基材をベース基材とし、基材を被膜する樹脂層の表面部の一部に、無電解めっき層、電解めっき層からなる導電性層を配線とする配線部を設けている配線基板を形成するもので、無電解めっき処理工程の後、導電性の基材の、無電解めっき層上に、形成する配線部領域、導電性の基材の孔部を含む領域を開口した耐めっき性のレジストを設けるレジストパターニング工程と、レジストの開口から露出した無電解めっき層上に電解めっきを施し、基材の孔部を埋める電解めっき処理を施す電解めっき処理工程と、レジストを剥離するレジスト剥離工程と、露出している無電解めっき層をエッチング除去するエッチング工程とを行うもので、前記配線基板は、孔部の無電解めっきと電解めっきからなる導電性層をビアホールとして、該配線基板同志を複数層積層するための、多層配線基板作製用の配線基板、あるいは、配線部形成側と反対側の、孔部の無電解めっきと電解めっきからなる導電性層形成部分を外部端子とする半導体装置用配線基板であることを特徴とするものである。
尚、樹脂層形成工程における、絶縁性も樹脂層形成には、塗布、ラミネート、印刷、その他公知のさまざまな手法を用いることができる。
【００１２】
そして、上記のいずれかにおいて、ウエットブラスト処理は、上記絶縁性の樹脂または上記絶縁性の樹脂層の表面粗度を、中心線平均粗さＲａで０．１μｍ〜５μｍの範囲に調整するものであることを特徴とするものである。更に、上記において、露出している無電解めっき層をエッチング除去するエッチング工程の後に、ウエットブラスト処理を施すことを特徴とするものである。
【００１３】
尚、ここでは、ウエットブラスト処理とは、アルミナビーズ（＃１５０〜＃１２００程度）、球状シリカ砥材（粒径２０μｍ程度）の砥粒等を、水等に混ぜ、樹脂層１２０の面に吹きつけて、機械的に表面粗度を調整する処理のことである。
【００１４】
【作用】
本発明に関わる電子部材は、このような構成にすることにより、半導体周辺部材である電子部材等の電子部材において、高精細化を達成するとともに、更に、低ノイズ化、あるいは高放熱性の電子部材の提供を可能とするものである。
あるいは、多層配線を比較的に簡単にできる電子部材の提供を可能とするものである。具体的には、エッチング加工法、プレス加工法、めっき加工法等により、外形加工あるいは孔開け加工された導電性の基材をベース基材とする電子部材であって、導電性の基材は、絶縁性の樹脂層により被膜され、更に、樹脂層の表面部の全面にあるいは一部に、無電解めっき層、電解めっき層からなる導電性層を設けていることにより、これを達成している。
特に、絶縁性の樹脂の表面粗度が、中心線平均粗さＲａで０．１μｍ〜５μｍの範囲であることにより、樹脂層と無電解めっき層との密着性を実用的なものとしている。
また、半導体装置用リードフレーム、半導体装置用基板、各種接続端子部の１つを形成するための電子部材の場合には有効である。
【００１５】
本発明の電子部材の製造方法は、このような構成にすることにより、高精細化を達成するとともに、更に、低ノイズ化、あるいは高放熱性の半導体周辺部材である電子部材等の電子部材の製造方法の提供を可能とするものである。
具体的には、（ａ）エッチング加工法、プレス加工法、めっき加工法等により、外形加工あるいは孔開け加工された導電性の基材の表面部に、絶縁性の樹脂層を形成する樹脂層形成工程と、（ｂ）導電性の基材の表面部に形成された樹脂層の表面粗度を調整するウエットブラスト処理を施す、ウエットブラスト処理工程と、（ｃ）絶縁性の樹脂層により被膜された導電性の基材の表面部に、無電解めっきを施し、無電解めっき層を形成する無電解めっき処理工程と、（ｄ）無電解めっき層上全面にあるいは一部に電解めっきにより電解めっき層を形成する電解めっき処理工程とを有し、無電解めっき処理工程の後、導電性の基材の、無電解めっき層上に所定領域を開口した耐めっき性のレジストを設けるレジストパターニング工程と、レジストの開口から露出した無電解めっき層上に電解めっきを施す、電解めっき処理工程と、レジストを剥離するレジスト剥離工程と、露出している無電解めっき層をエッチング除去するエッチング工程とを行うものであり、且つ、孔開け加工された導電性の基材をベース基材とし、基材を被膜する樹脂層の表面部の一部に、無電解めっき層、電解めっき層からなる導電性層を配線とする配線部を設けている配線基板を形成するもので、無電解めっき処理工程の後、導電性の基材の、無電解めっき層上に、形成する配線部領域、導電性の基材の孔部を含む領域を開口した耐めっき性のレジストを設けるレジストパターニング工程と、レジストの開口から露出した無電解めっき層上に電解めっきを施し、基材の孔部を埋める電解めっき処理を施す電解めっき処理工程と、レジストを剥離するレジスト剥離工程と、露出している無電解めっき層をエッチング除去するエッチング工程とを行うもので、前記配線基板は、孔部の無電解めっきと電解めっきからなる導電性層をビアホールとして、該配線基板同志を複数層積層するための、多層配線基板作製用の配線基板、あるいは、配線部形成側と反対側の、孔部の無電解めっきと電解めっきからなる導電性層形成部分を外部端子とする半導体装置用配線基板であることを特徴と
ことにより、これを達成している。
【００１６】
特に、孔開け加工された導電性の基材をベース基材とし、且つ、基材を被膜する樹脂層の表面部の一部に、無電解めっき層、電解めっき層からなる導電性層を配線とする配線部を設けている、多層配線基板作製用の配線基板を作製するに際し、無電解めっき処理工程の後、導電性の基材の一面の、無電解めっき層上に、形成する配線部領域、導電性の基材の孔部を含む領域を開口した耐めっき性のレジストを設けるレジストパターニング工程と、レジストの開口から露出した無電解めっき層上に電解めっきを施し、基材の孔部を埋める電解めっき処理を施す電解めっき処理工程と、レジストを剥離するレジスト剥離工程と、露出している無電解めっき層をエッチング除去するエッチング工程とを行うことにより、配線間の電気的接続の信頼性に優れ、且つ、配線の高精細化、高密度化に対応できる配線基板を、従来のビルトアップ法による多層配線基板の製造よりも、簡単に作製することを可能としている。
勿論、このような配線基板の形成方法は半導体装置用配線基板の製造に適用でき、二次元的に外部端子を配列させたＢＧＡタイプ（アレイタイプ）の半導体装置の提供を可能としている。
【００１７】
ウエットブラスト処理は機械的研磨のような、研磨方向に沿う方向に強い力を受けず樹脂層の剥がれが発生することも無く、孔開け加工された基材の側面部を覆う樹脂層の表面部をも処理できる。
特に、絶縁性の樹脂がポリイミドである場合、化学的研磨は難しく、実用的なものはなく、ウエットブラスト処理は有効である。
【００１８】
更に、露出している無電解めっき層をエッチング除去するエッチング工程の後に、ウエットブラスト処理を施すことにより、無電解めっきの触媒の除去を可能としている。
【００１９】
【発明の実施の形態】
本発明の実施の形態を図に基づいて説明する。
図１は本発明に関わる電子部材の参考実施形態の第１例の、多層配線基板作製用の配線基板を示した一部断面図で、図２は多層配線基板の作製を説明するための断面図で、図３（ａ）は本発明に関わる電子部材の参考実施形態の第２例の半導体装置用の配線基板を示した断面図で、図３（ｂ）は半導体装置の断面図で、図４は参考実施形態の第１例の配線基板を製造するための工程断面図で、図５は本発明に関わる電子部材の参考実施形態の第３例のリードフレームの、インナーリード先端部の図で、図６は本発明に関わる電子部材の参考実施形態の第４例の接続用ピンを説明するための図である。
また、図８（ｈ）は本発明に関わる電子部材の参考実施形態の第５例の配線部材を示した一部断面図で、図８（ａ）〜図８（ｈ）はその工程断面図で、図９（ｈ）は本発明に関わる電子部材の参考実施形態の第６例の配線部材を示した一部断面図で、図９（ａ）〜図９（ｈ）はその工程断面図である。
尚、図６（ａ）は接続端子部の断面図、図６（ｂ）は接続端子部の上面図（下面図）、図６（ｃ）は図６（ａ）のＡ１−Ａ２におけるピン５００の一断面図である。
図１〜図６中、１００、１０５は配線基板、１１０、１１０Ｂはベース基材（単に基材ともう言う）、１１０Ａは基材、１１５、１１５Ｂは基材の孔部、１２０、１２０Ｂは樹脂層、１３０、１３０Ｂは導電性層、１３１、１３１Ｂは無電解めっき層、１３２、１３２Ｂは電解めっき層、１３５、１３５Ａ、１３５Ｂは配線部、１３６、１３６Ｂはビアホール、１３７は端子部、１５０は絶縁性樹脂シート、１７０は多層配線基板、１８０はレジスト、１８５は開口、２１０は配線基板、２１１は半導体素子、２１２は端子部、４１０はインナーリード、４１１はワイヤボンディング面、４２０は樹脂層、４３０は配線（リード）、５００はピン、５０５は端面、５１０はベース基材（基材）、５２０は樹脂層、５３０は導電性層、５４０は封止用樹脂である。また、図８、図９中、８１０はベース基材、８１０Ａは基材、８２０は金属層、８３０はウエットブラスト、８４０は導電性層、８４１は無電解めっき層、８４２は電解めっき層、８５０はレジスト、９１０はベース基材、９１０Ａは基材、９２０は金属層、９３０はウエットブラスト、９４０は導電性層、９４１は無電解めっき層、９４２は電解めっき層、９５０はレジスト、９３６はビアホール、９３７は端子部である。
【００２０】
本発明に関わる電子部材の参考実施形態の第１例の配線基板を図１に基づいて説明する。
図１（ａ）、図１（ｂ）は、それぞれ、孔開け加工された導電性の基材１１０をベース基材とした、本例の多層配線基板形成用の配線基板である。
図１（ａ）、図１（ｂ）に示す配線基板の導電性の基材１１０は、絶縁性の樹脂層１２０により被膜され、更に、樹脂層の表面部の一部に、無電解めっき層１３１、電解めっき層１３２からなる導電性層１３０で配線部１３５（１３５Ａ）を設け、且つ、基材の孔部１１５を無電解めっき層１３１、電解めっき層１３２からなる導電性層１３０で埋めるように設けられたビアホール１３６を備えたものである。
配線部１３５（１３５Ａ）の材質としては、導電性の面、コスト面から銅を主材とするものが用いられるのが通常で、導電性層１３０としては、無電解めっき層１３１をニッケル層、電解めっき層１３２を銅層を主材とし、ニッケル層、銅層からなるものが挙げられるが、これに限定はされない。
ベース基材１１０としては、配線部１３５（１３５Ａ）やビアホール１３６を形成する材質と熱膨張係数が近いものが好ましく、ステンレス材が挙げられる。
ステンレス材の熱膨張係数は、ほぼ１７ｐｐｍと銅に近い。絶縁性の樹脂層１２０としては、例えば、天然系樹脂、アクリル系樹脂、ポリエステル系樹脂、アルキッド樹脂、マレイン化油系樹脂、ポリブタジエン系樹脂、エポキシ系樹脂、ポリアミド系樹脂、ポリイミド系樹脂等が挙げられる。
特に、絶縁性、化学的安定性、強度等からポリイミド樹脂であることが好ましい。
【００２１】
ここで、本例の配線部材１００、１０５の使用方法を簡単に説明しておく。
本例の配線部材１００、１０５は、図２（ａ）に示すように、絶縁性樹脂シート１５０を両者の間に挟むようにして、且つ、両者を位置合わせして、加圧して、積層して、図２（ｂ）に示すような配線層を２層とする配線基板１７０を形成することができる。
配線基板１００の配線部１３５はビアホール１３６を介して配線基板１０５の配線１３５Ａに電気的に接続される。
このようにして、更に別の配線基板（配線基板１００、１０５と同様の配線基板）を１７０の上およびまたは下に積層することにより、更に配線層を増やした多層の配線基板を得ることができる。
このようにして、本例の配線部材は多層配線基板を作製する際に用いられる。
尚、本例の配線基板においては、ビアホール１３６の配線部（１３５、１３５Ａ）側でない端子１３７がめっきにより突出したものである。
【００２２】
次に、配線基板１００の製造方法を図４に基づいて説明しておく。
尚、これを以て、本発明の配線基板の製造方法の実施の形態の１例の説明とする。
まず、ステンレス等からなる基材１１０Ａ（図４（ａ））に所定の孔１１５を開け、配線基板形成用のベース基板１１０を得る。（図４（ｂ））
孔１１５の形成方法は、エッチング加工、プレス加工、めっき加工法等の機械加工により行う。
次いで、ベース基板１１０の表面部に、樹脂層１２０を形成する。（図４（ｃ））
樹脂層１２０の機械的強度、安定性の面から、ポリイミド樹脂が選択される。
そして、形成された樹脂層を、必要に応じて、乾燥、あるいは熱処理を施して樹脂層１２０を形成する。
尚、樹脂層形成工程における、絶縁性も樹脂層形成には、塗布、ラミネート、印刷、その他公知のさまざまな手法が用いることができるが、必要に応じ、レジスト製版、エッチング、レーザ加工等による余分の樹脂部の除去も行なう。
【００２３】
次いで、樹脂層１２０の表面を、ウエットブラスト法により、所望の粗度に調整する。
前にも述べたように、ここでは、ウエットブラスト処理とは、アルミナビーズ（＃１５０〜＃１２００程度）、球状シリカ砥材（粒径２０μｍ程度）の砥粒等を、水等に混ぜ、樹脂層１２０の面に吹きつけて、機械的に表面粗度を調整する処理のことである。
表面粗度の調整は、無電解めっき（ニッケルめっき）をして、めっき層の十分な密着性を得るためのもので、中心線平均粗さＲａで０．１μｍ〜５μｍの範囲に調整する。
無電解めっきとしては、成膜が比較的簡易で安定という理由から、無電解めっきニッケルめっきが挙げられる。
【００２４】
樹脂層１２０の表面粗度を調整した後、無電解めっき処理（ニッケルめっき）を施し、その表面部に無電解めっき層（ニッケルめっき層）を形成する。
無電解めっきは、触媒にて活性化処理を行った後、所定のめっき液にて行う。
【００２５】
無電解めっき処理工程の後、導電性の基材の両面の、無電解めっき層上に、形成する配線部領域、導電性の基材の孔部を含む領域を開口した耐めっき性のレジスト１８０を設ける。（図４（ｅ））
レジスト１８０としては、所望の解像性があり、耐めっき性があり、処理性の良いものであれば特に限定はされない。
次いで、レジスト１８０の開口１８５から露出した無電解めっき層１３１上に電解めっきにより電解めっき１３２を形成する。（図４（ｆ））
無電解めっきとして、無電解めっきニッケルめっきを行った場合には、例えば、電解ニッケルめっき、電解銅めっきの順に電解めっきを行う。
電解銅めっき層は、導電性、コスト面から主材とするもので、電解ニッケルめっき層は、無電解ニッケルめっき層と電解銅めっきとの密着性の面から行う。
尚、電解銅めっき層、電解ニッケルめっき層を形成する際の、それぞれののめっき浴、めっき条件としては、公知のものが適用できる。
この後、レジスト１８０を剥離し、必要に応じて、洗浄、乾燥処理等を施す。
（図４（ｇ））
更に、露出している無電解ニッケルめっき層を専用の剥離液で除去し、ウエットブラスト処理を両面に行い、残留した触媒を除去して、配線基板１００を得る。（図４（ｈ））
【００２６】
本例では、電解めっきにより、配線部１３５形成側と反対側のビアホール１３６の端子面（端子１３７）を外側に突出させているが、必ずしも、電解めっきにより突出させる必要はない。
半田ボール等を端子面に付けて突出させても良い。
この場合、電解めっきは一面側（配線１３５形成側）からのみでも良く、電解めっき領域をきめるレジストの製版はベース基材１１０の一面側のみで、他面側を押さえ用の基材で覆っても良い。
【００２７】
次に、本発明に関わる電子部材の参考実施形態の第２例として、半導体装置用の配線基板を挙げる。
図３に基づいて説明する。
図３（ａ）に示す配線基板２００も、参考実施形態の第１例の配線基板と同様、導電性の基材１１０Ｂは、絶縁性の樹脂層１２０Ｂにより被膜され、更に、樹脂層の表面部の一部に、無電解めっき層１３１Ｂ、電解めっき層１３２Ｂからなる導電性層１３０Ｂで配線部１３５Ｂを設け、且つ、基材の孔部１１５Ｂを無電解めっき層１３１Ｂ、電解めっき層１３２Ｂからなる導電性層１３０Ｂで埋めるようにに設けられたビアホール１３６Ｂを備えたものであるが、その適用を外部端子を二次元的に配置する半導体装置用の配線基板としたものである。
本例の場合、ビアホール１３６Ｂの端子部１３７Ｂは、外部回路と接続するためのもので、二次元的に配列されている。図３（ｂ）は、図３（ａ）に示す配線基板を用いた半導体装置２１０の断面図である。図３（ｂ）に示す半導体装置２１０においては、ビアホール１３６Ｂの端子部１３７Ｂは、電解めっき層１３２Ｂ上に半田ボールを設けている。
半導体素子２１１は、その端子部２１２を介して、配線部１３５Ｂと電気的に接続されている。
配線部１３５Ｂを基材１１０Ｂ側から、無電解ニッケルメッキ層、電解ニッケル層、電解銅めっき層、電解ニッケルめっき層、電解金めっき層とし、最表層を金めっき層とすることにより、半導体素子２１１の端子と金−金共晶で接合できる。
場合によっては、最表層を錫層として、金−錫共晶で接合することもできる。
【００２８】
本例の配線基板の製造方法における電解めっきは、考実施形態の第１例と同様に行うことができるが、本例の場合、第１例のように、配線部１３５Ｂ形成側と反対側のビアホールの端子面を外側に突出させる必要はないので（半田ボールを付けて半導体装置の端子とするため）、電解めっき領域をきめるレジストの製版をベース基材１１０Ｂの一面側のみに施し、他面側を押さえ用の基材で覆って、一面側から行っても良い。
【００２９】
次に、本発明に関わる電子部材の参考実施形態の第３例を図５に挙げて説明する。
本例は、エッチング加工あるいはプレス加工により外形加工されたリードフレームに対して、その表面部に絶縁性の樹脂層４２０を設けた、更に、リードの樹脂層４２０の一部に配線４３０を設けたものである。
図５（ａ）はインナーリード先端部の上面を示したもので、図５（ｂ）はその一断面を示したものであり、４１１、４３１はワイヤボンディング部である。このようにすることにより、リードの本数を増やすことができ（多ピンと同等）、各リード（インナーリード４１０）は、樹脂層に覆われ、ノイズの影響が受けにくい。
本例の製造は、外形加工後に、第１の例と、同様に、樹脂層４３０を形成し、この上に無電解めっき層を形成した後、レジスト製版を行い、電解めっきを施すことにより、配線層４３０、樹脂層４２０を形成出来る。
各部の材質については、参考実施形態の第１例、参考実施形態の第２例と同様なものが使用できる。
ワイヤボンディング部４１１の露出はレーザ照射により行うことができる。
【００３０】
次に、本発明に関わる電子部材の参考実施形態の第４例を図６に挙げて説明する。
本例は、エッチング加工あるいはプレス加工により外形加工した断面が四角状のピン５００の端面５０５を、接続端子とするもので、ピン５００は、その断面を図６（ｃ）に示すように、基材５１０の表面部に樹脂層５２０を設け、更に、その表面を無電解めっき層と電解めっき層をこの順に設けて形成された導電性層５３０で覆っているものである。
図６（ａ）に示すように、ピン５００は封止用樹脂５４０等により固定され、その端面側を端子部として、所定の接続用端子として用いられる。
この作製は、例えば、ピン５００を多数、エッチングして外形加工した後、これを束ね、ピン部分全体を樹脂封止し、更に両側を切断まては研磨することにより作製できる。
尚、形状はこれに限定はされない。
ピン５００の端面５０５の配列は、図６（ｂ）のように二次元的に配列される。
各部の材質については、第１の例、第２の例と同様なものが使用できる。
【００３１】
次に、本発明に関わる電子部材の参考実施形態の第５例の配線部材を図８（ｈ）に挙げて説明する。
本例の配線部材は、外形加工、孔開け加工された絶縁性の樹脂層からなる基材をベース基材８１０とする電子部材で、ベース基材８１０の一方面に無電解めっき層８４１、電解めっき層８４２からなる導電性層８４０の配線を設け、更に、ベース基材８１０の他方面にエッチング形成された金属層８２０からなる配線を設け、且つ、導電性層８４０の配線と、エッチング形成された金属層８２０とを絶縁性の樹脂層の貫通孔部に設けられた導電性層８４０を介して接続しているものである。
本例の配線部材は、半導体装置用基板や、各種インターポーザ等として使用することができる。
本例の場合も、絶縁性の樹脂層としては、例えば、天然系樹脂、アクリル系樹脂、ポリエステル系樹脂、アルキッド樹脂、マレイン化油系樹脂、ポリブタジエン系樹脂、エポキシ系樹脂、ポリアミド系樹脂、ポリイミド系樹脂等が挙げられるが、特に、絶縁性、化学的安定性、強度等からポリイミド樹脂であることが好ましい。
金属層８２０としては、導電性、コストの面から、銅単層あるいは銅を主体とするものが好ましいがこれに限定はされない。
【００３２】
次いで、本例の配線部材の製造方法の１例を図８に基づいて簡単に説明する。
先ず、絶縁性の基材８１０Ａの一面に金属層８２０を配設した積層材を用意し（図８（ａ））、フォトリソ技術を用いたエッチング加工により、絶縁性の基材８１０Ａに所定の外形加工、孔開け加工を施し、ベース基材８１０を形成する。（図８（ｂ））
次いで、ベース基材８１０側表面部にウエットブラスト処理を施した（図８（ｃ））後、ベース基材８１０側表面部に無電解めっきを施し、無電解めっき層８４１を形成する。（図８（ｄ））
次いで、無電解めっき層８４１上に形成する配線形状に合せた開口を有するレジスト８５０を形成した（図８（ｅ））後、無電解めっき層８４１を給電層として、レジストの開口部に電解めっきを施し、電解めっき層８４２を形成する。（図８（ｆ））
次いで、レジスト８５０を除去した（図８（ｇ））後、ソフトエッチングにより、配線８４０を傷めないように、露出した無電解めっき層８４１のみを除去し、目的とする配線部材を形成する。（図８（ｈ））
【００３３】
次に、本発明に関わる電子部材の参考実施形態の第６例の配線部材を図９（ｈ）に挙げて説明する。
本例の配線部材は、外形加工、孔開け加工された絶縁性の樹脂からなる基材をベース基材９１０とする電子部材で、ベース基材９１０の両面に無電解めっき層９４１を設け、更にベース基材９１０の一面側に電解めっき層９４２からなる導電性層９４０の配線を設け、且つ、電解めっき層９４２にてベース基材９１０の貫通孔部を充填し、配線形成側とは反対側に突き出る電解めっき層９４２からなる端子部９４７を設けたものである。
本例の配線部材は、エリアアレイタイプの半導体装置用基板や、各種インターポーザ、多層基板用部材等として使用することができる。
本例の場合も、絶縁性の樹脂としては、例えば、天然系樹脂、アクリル系樹脂、ポリエステル系樹脂、アルキッド樹脂、マレイン化油系樹脂、ポリブタジエン系樹脂、エポキシ系樹脂、ポリアミド系樹脂、ポリイミド系樹脂等が挙げられるが、特に、絶縁性、化学的安定性、強度等からポリイミド樹脂であることが好ましい。
【００３４】
次いで、本例の配線部材の製造方法の１例を図９に基づいて簡単に説明する。
先ず、絶縁性の基材９１０Ａを用意し（図９（ａ））、フォトリソ技術を用いたエッチング加工により、絶縁性の基材９１０Ａに所定の外形加工、孔開け加工を施し、ベース基材９１０を形成する。（図９（ｂ））
次いで、ベース基材９１０の両表面部にウエットブラスト処理９３０を施した（図９（ｃ））後、ベース基材９１０の両表面部に無電解めっきを施し、無電解めっき層９４１を形成する。（図９（ｄ））
尚、図９（ｃ）では、ウエットブラスト処理９３０をベース基材９１０の片面側から施す図を示してあるが、ベース基材９１０の向きを替え両面にウエットブラスト処理９３０を施す。
次いで、無電解めっき層９４１上に形成する配線形状、端子形状に合せた開口を有するレジスト９５０を形成した（図９（ｅ））後、無電解めっき層９４１を給電層として、レジストの開口部に電解めっきを施し、電解めっき層９４２を形成する。（図９（ｆ））
次いで、レジスト９５０を除去した（図９（ｇ））後、ソフトッチングにより、配線９４０、端子９３７を傷めないように、露出した無電解めっき層９４１のみを除去し、目的とする配線部材を形成する。（図９（ｈ））
【００３５】
【実施例】
（実施例１）
実施例１は、図１に示す、多層配線基板作製用の配線基板１００、１０５を、図４に示す製造方法により作製したものである。
ここでは、配線基板１００の作製のみを図１、図４に基づいて説明する。
厚さ０．１ｍｍのステンレス基材１１０Ａ（図４（ａ））を、エッチング加工にて、所定の形状に、且つ所定の位置に所望の貫通孔（１１５）を設けたベース基板１１０を用意しておく。（図４（ｂ））
エッチング加工は、重クロム酸カリウムを感光剤とするカゼインレジストを用い、ステンレス基材１１０Ａの両面を覆った後、これを所定のパターン版を用い、高圧水銀灯で所定の領域のみ露光し、現像し、硬膜処理、乾燥等を経て、所定形状のレジストパターンを形成した後、レジストの開口部に、塩化第二鉄溶液（４１ボーメ）を吹き付けて、外形加工と孔開け加工を行ったものである。
次いで、洗浄処理等を経て、ベース基板１１０の表面に、厚さ１２μｍのポリイミドフィルム（カネッカ製、アピカリ）に４μｍの厚みでポリイミドワニス（三井化学製、ＰＡＡ）を塗布したフィルムをベース基板にラミネートした。
さらに、両面にポリイミドワニスをコーティング、乾燥したのち、余分な樹脂を取り除くために、ドライフィルムを両面に設け、製版を行い、熱アルカリでウェットエッチングを行なった。
【００３６】
次いで、以下のウエットブラスト処理条件により、ウエットブラスト処理を行い、樹脂層１２０の表面を中心線平均粗さＲａが１μｍとなるように調整した。
（ウエットブラスト処理条件）
使用砥材アルミナビーズ＃１０００
砥材濃度２０％
ポンプ圧力２．０ｋｇ／ｃｍ²
エアー圧力２．０ｋｇ／ｃｍ²
処理速度１５ｍｍ／ｓｅｃ
投射距離２０ｍｍ
投射角度９０°
【００３７】
洗浄処理を施した後、表面粗度を調整された樹脂層１２０の表面部に以下▲１▼〜▲３▼のようにして、無電解ニッケルめっきを行い厚さ０．３μｍのニッケル層を得た。（図４（ｄ））
▲１▼ センシタイザーＳ−１０Ｘ、５％水溶液（上村工業製）、浸漬３分
▲２▼ アクチベータＡ−１０Ｘ、５％水溶液（上村工業製）、浸漬３分
▲３▼ 無電解Ｎｉめっき、ＮＰＲ−４（上村工業製）、８０°Ｃ、浸漬１分
【００３８】
次いで、耐めっき性のレジスト、ＰＭＥＲＡＲ−９００（東京応化株式会社製）を用い、レジスト製版をベース基板の両面に施し、所定の形状に開口部１８５を有するレジストパターン１８０を得た。（図４（ｅ））
配線部を形成するための領域と、ビアホールとその端子を形成するための領域のみを開口１８５とした。
製版条件は以下の通りであった。
▲１▼ 塗布ディップコート、膜厚１５μｍ
▲２▼ プリベーク８５°Ｃ、３０分
▲３▼ 露光２００カウント
▲４▼ 現像５分
▲５▼ リンス５分
【００３９】
次いで、レジストパターンの開口から露出した無電解めっき層（ニッケルめっき層）１３１上に、下記のめっき条件にて、電解ニッケルめっきを施し、１μｍの厚さの電解めっき層を形成し、更にその上に、下記の条件にて、電解銅めっきを施し、１０μｍの厚さの銅めっき層を形成し、無電解めっき層１３１と電解めっき層１３２とからなる導電性層１３０を得た。（図４（ｆ））

【００４０】
この後、レジスト１８０を所定の剥離液（アセトン）にて剥離して、洗浄処理等を施した。（図４（ｇ））
【００４１】
次いで、無電解ニッケルめっき層をニムデンリップＣ−１１により剥離した後、両面、０．５Ｋｇ／ｃｍ²のエアー圧で、ウエットブラスト処理を行い、表面に吸着している、触媒層を除去した。
再度、無電解めっきを施し、触媒の残留の有無を確認したところ、残留は見られなかった。
配線のピール強度を（アークテック社製、ＢＴ２４００）により、５００μｍ／ｓｅｃの速度で９０°剥離させたところ、平均６ｇ／１００μｍの引張強度が得られた。
【００４２】
次いで、露出した無電解ニッケルめっき層を、エッチング液で除去し、所望の配線基板１００を得た（図４（ｈ））
同様にして、所望の配線基板１０５も得た。
【００４３】
更に、得られた配線基板１００、１０５を絶縁シート（プリプレグ）を用い、図２（ａ）に示すように重ね、位置合わせした後、真空型加熱加圧プレスを用いて、１７０°Ｃ、４０Ｋｇ／ｃｍ²（樹脂圧）でプレスし積層体化して、多層配線基板１７０を得た。（図２（ｂ））
配線１３５と配線１３５Ａとの接続を確認したが、特に異常は見られず、所望の多層配線基板１７０が得られた。
【００４４】
（実施例２〜実施例５）
実施例１において、無電解ニッケルめっきを行うためのウエットブラスト条件を変えて、種々の樹脂層の粗さを得て、無電解めっきを行い配線を形成した結果、以下の表１のようになった。
尚、ウエットブラスト条件と、これに対応する樹脂層の粗さ以外は、実施例１のように行った。
ウエットブラスト液は実施例１と同じものを使用した。
ピール強度の測定も実施例１と同様に行った。
【００４５】
【表１】

【００４６】
これより、ウエットブラスト処理により、樹脂層の中心線平均粗さ０．１〜５μｍの範囲に制御することにより、配線基板への配線形成が可能であることが分かった。
【００４７】
尚、参考として、市販のユーピレックスを用いて、ウエットブラスト処理を同様にして行い、その表面粗さと、ピール強度を確認した結果、表２に示すようになった。
ウエットブラスト液は実施例１と同じものを使用した。
ピール強度の測定も実施例１と同様に行った。
【００４８】
【表２】

【００４９】
これより、ユーピレックスを配線用基板に塗布して用いた場合にも、その上への配線形成は、上記実施例１と同様可能と判断される。
【００５０】
（実施例６）
実施例６は、実施例１における樹脂層の形成に代え、以下のようにして、ベース基材の表面に絶縁性の樹脂層を形成したものである。
他の各処理は実施例１と同じである。
下記のポリイミドワニスを、ベース基材の両面からスクリーン印刷し、温度２５０℃で６０分間熱処理して、ベース基材の表裏を覆い、所定の貫通孔部を埋めるように、ポリイミド層からなる絶縁性の樹脂層を形成し、更に、前記所定の貫通孔部をレーザ光（ＹＡＧレーザ光）にて、孔部壁面を絶縁性の樹脂層が覆うようにして、且つ孔開けして、図４（ｃ）に示すようにベース基材の表面に絶縁性の樹脂層を形成した。
尚、ウエットブラストによる絶縁性の樹脂層の中心線平均粗さはＲａ＝０. ２μｍとした。
その他については実施例１と同様に各処理を行なった。
ポリイミド印刷ワニスセントラル硝子製ＦＰＰ−３０１０
作製された配線部材については、実施例１と同様、良好なピール強度判定（配線状態○）が得られた。
【００５１】
（実施例７）
実施例７は、図８（ｈ）に示す配線部材を作製した例で、厚さ２５μｍのポリイミドフィルムの一面に、厚さ１８μｍの銅箔を積層した基材（株式会社東レ製、銅貼りポリイミドフィルム）を用い、配線部材を形成したものである。
図８に基づいて説明する。
先ず、上記ポリイミドフィルムからなる絶縁性の基材８１０Ａの一面に銅層からなる金属層８２０を配設した積層基材を用意し（図８（ａ））、その絶縁性の基材８１０Ａに対し、レジスト製版によるエッチング加工を行い、所定の外形加工、孔開け加工を施し、ベース基材８１０を形成した。（図８（ｂ））
レジストとしては、ＡＸ−１１０−４０（旭化成株式会社製）を用い、エッチング液としては、熱アルカリ（８０℃、５％水酸化ナトリウム）を用いた。
次いで、実施例１と同様に、ベース基材８１０側表面部にウエットブラスト処理を施した（図８（ｃ））後、ベース基材８１０側表面部に無電解めっきを施し、無電解めっき層８４１を形成した。（図８（ｄ））
本例では、ウエットブラストによる絶縁性の樹脂層の中心線平均粗さＲａは０. １５μｍとした。無電解めっき条件は実施例１と同じとした。
次いで、形成する配線に合せた開口を有するレジスト８５０（ＰＭＥＲＡＲ−９００（東京応化株式会社製）を厚さ２０μｍに無電解めっき層上に形成した（図８（ｅ））後、電解めっきを行い、無電解メッキ層８４１上に電解めっき層８４２を形成した。（図８（ｆ））
電解めっきも実施例１と同様に行い、１μｍの厚さの電解ニッケルめっき層を下引きとし、その上に、１０μｍの厚さの電解銅めっき層を形成した。
尚、実施３例では、レジスト８５０の塗布は実施例１と同様にディッピングにて行い、金属層８２０表面はレジスト８５０で覆ったまま電解めっきを行なった。
次いで、レジスト８５０を所定液で剥離除去した後、耐エッチング性のレジストとして、ドライフィルムレジストＡＸ１１０、３０μｍ厚（旭化成工業製）をその両面に配設し、金属層８２０側を形成する配線にあわせた開口を有するレジストとし、反対側（電解めっき層８４２側）を覆った状態として、塩化第二鉄液でエッチングを行い、レジストの下記項から露出している金属層を除去し、配線を形成した。（図８（ｇ））
次いで、耐エッチング性のレジストを所定液で除去し、目的とする配線部材を得た。（図８（ｈ））
作製された配線部材の電解めっき層８４２を含む配線については、実施例１と同様、良好なピール強度判定（配線状態○）が得られた。
【００５２】
（実施例８）
実施例８は、図９（ｈ）に示す配線部材を作製した例で、厚さ２５μｍのポリイミドフィルム（カネカ製、アピカル）の両面に三井化学製、ＰＡＡを４μｍの厚みで、それぞれ塗布し、２５０℃、６０分乾燥した基材９１０Ａを用い、配線部材を形成したものである。
図９に基づいて説明する。
先ず、上記絶縁性の基材９１０Ａを用意し（図９（ａ））、実施例７と同様にして、その絶縁性の基材９１０Ａに対し、レジスト製版によるエッチング加工を行い、所定の外形加工、孔開け加工を施し、ベース基材８１０を形成した。（図９（ｂ））
図９（ｂ）が図４（ｃ）に対応するもので、以下、実施例１と同様にして、各処理を行い、図９（ｈ）に示す配線部材を形成した。
ウエットブラスト処理によるベース基材９１０の表面を中心線平均粗さＲａは実施例とほぼ同じ約１μｍとなった。
作製された配線部材については、実施例１と同様、良好なピール強度判定（配線状態○）が得られた。
【００５３】
【発明の効果】
本発明は、上記のように、第１には、半導体周辺部材である電子部材において、配線の高精細化を可能とするとともに、低ノイズ化、あるいは高放熱性の電子部材を作製する製造方法の提供を可能とした。
そして、第２には、多層配線を比較的に簡単にできる電子部材を作製する製造方法の提供を可能とした。
【図面の簡単な説明】
【図１】本発明に関わる電子部材の参考実施形態の第１例の、多層配線基板作製用の配線基板を示した一部断面図である。
【図２】多層配線基板の作製を説明するための断面図である。
【図３】図３（ａ）は本発明に関わる電子部材の参考実施形態の第２例の半導体装置用の配線基板を示した断面図で、図３（ｂ）は半導体装置の断面図である。
【図４】参考実施形態の第１例の配線基板を製造するための工程断面図である。
【図５】本発明に関わる電子部材の参考実施形態の第３例のリードフレームの、インナーリード先端部の図である。
【図６】本発明に関わる電子部材の参考実施形態の第４例の接続用ピンを説明するための図である。
【図７】ビルトアップ基板の一部断面図である。
【図８】図８（ｈ）は本発明に関わる電子部材の参考実施形態の第５例の配線部材を示した一部断面図で、図８（ａ）〜図８（ｈ）はその工程断面図である。
【図９】図９（ｈ）は本発明に関わる電子部材の参考実施形態の第６例の配線部材を示した一部断面図で、図９（ａ）〜図９（ｈ）はその工程断面図である。
【符号の説明】
１００、１０５配線基板
１１０、１１０Ｂベース基材（単に基材ともう言う）
１１０Ａ基材
１１５、１１５Ｂ基材の孔部
１２０、１２０Ｂ樹脂層
１３０、１３０Ｂ導電性層
１３１、１３１Ｂ無電解めっき層
１３２、１３２Ｂ電解めっき層
１３５、１３５Ａ、１３５Ｂ配線部
１３６、１３６Ｂビアホール
１３７、１３７Ｂ端子部
１５０絶縁性樹脂シート
１７０多層配線基板
１８０レジスト
１８５開口
２１０配線基板
２１１半導体素子
２１２端子部
４１０インナーリード
４１１ワイヤボンディング面
４２０樹脂層
４３０配線（リード）
５００ピン
５０５端面
５１０ベース基材（基材）
５２０樹脂層
５３０導電性層
５４０封止用樹脂
８１０ベース基材
８１０Ａ基材
８２０金属層
８３０ウエットブラスト
８４０導電性層
８４１無電解めっき層
８４２電解めっき層
８５０レジスト
９１０ベース基材
９１０Ａ基材
９２０金属層
９３０ウエットブラスト
９４０導電性層
９４１無電解めっき層
９４２電解めっき層
９５０レジスト
９３６ビアホール
９３７端子部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic member for forming a lead frame for a semiconductor device, a substrate for a semiconductor device, various connection terminal portions, and the like.
[0002]
[Prior art]
In recent years, with the advancement of semiconductor technology and the market trend of electronic components such as downsizing and thinning, semiconductor packages including miniaturization and miniaturization of semiconductor packages have become increasingly smaller. Entered the era.
[0003]
As a result, semiconductor peripheral electronic members, that is, semiconductor device lead frames, semiconductor device substrates, and the like, are required to have higher wiring accuracy, lower signal speed, lower noise, and higher heat dissipation. It was.
However, it is difficult to apply structural countermeasures to the electronic member itself, and it has been required to cope with it.
[0004]
On the other hand, built-up multilayer wiring boards are being developed to realize high-density wiring to printed wiring boards.
In the built-up method, a metal wiring (wiring portion) created by etching a metal layer (copper plating layer) formed on one surface by plating is sequentially laminated on a base material, and FIG. A multilayer wiring board having a structure as shown in FIG. 1 is manufactured, and the multilayer wiring board manufactured by this method is a built-up multilayer wiring board.
In FIG. 7, 700 is a multilayer wiring board, 710 is a wiring board, 711 is a base substrate, 715 is wiring, 717 is a through hole, 720 is a first insulating resin layer, 725 is wiring, 727 is a via, 730 is a second insulating resin layer, 735 is a wiring, and 737 is a via.
In the case of this method, connection between high-definition wiring and metal wiring at an arbitrary position becomes possible.
Formation of wirings (715, 725, 735) and vias 727, 737 made of a metal layer (copper plating layer) on insulating base substrate 711 made of BT resin or the like or insulating resin layers 720, 730, Usually, after forming a metal thin film to be a conductive layer directly on the insulating base material 711 or the insulating resin layers 720 and 730 by sputtering, vapor deposition, electroless plating, etc., a thickened metal layer is formed on the entire surface by electroplating or the like. Next, a resist is formed in a predetermined pattern on the metal layer, and only the portion exposed from the opening of the resist is etched using the resist as an anti-corrosion mask.
However, the multi-layer substrate manufacturing method by the built-up method is complicated because the metal layer plating process, the resist patterning process, and the etching process are alternately performed a plurality of times.
Due to the direct process of stacking metal wiring (wiring parts) and insulating layers one layer at a time on the base material, if trouble occurs in the intermediate process, it becomes difficult to regenerate the product and the manufacturing cost becomes high There is.
[0005]
In addition, in this method of manufacturing a multilayer wiring board by the built-up method, pattern formation by general printing is an inexpensive and mass-produced method for obtaining an interlayer insulating film and a wiring protective film. Are not suitable for forming high-precision and high-density patterns.
For this reason, a photosensitive insulating material (resin) was used instead of a printing method to form a high-definition, high-density pattern to obtain a high-definition, high-density pattern interlayer insulating film or wiring protective film. Formation by photolithography is used, but in the case of photolithography, the process becomes long, the equipment becomes expensive, the pattern formation takes a long time, and the production cost increases. Furthermore, the amount of the photosensitive insulating material discarded by development is large, which contributes to high costs.
[0006]
[Problems to be solved by the invention]
  As described above, with the progress of high-density packaging, electronic components that are semiconductor peripheral members are required to have high definition, and further, high-speed signal handling, low noise, or high heat dissipation is required. However, it is difficult to apply structural measures to the electronic member itself, and it has been required to cope with it. Further, a built-up multilayer wiring board as shown in FIG. 7 is being developed as a means for realizing high-density mounting on printed wiring, but there are various problems, and this countermeasure has been demanded. This invention respond | corresponds to these, Especially the electronic member which is a semiconductor peripheral memberso,Low noise or high heat dissipation electronic componentsManufacturing method of electronic member to produceThings to offerIt is.
[0008]
[Means for Solving the Problems]
  Main departureElectricity related to MingThe child member is an electronic member having a base material that is a conductive base material that has been externally processed or perforated by an etching method, a press method, a plating method, etc. The conductive layer is coated with an insulating resin layer, and further, a conductive layer made of an electroless plating layer or an electrolytic plating layer is provided on the entire surface of the resin layer or on a part thereof.
[0009]
  The surface of the insulative resin or resin layer in contact with the electroless plating layer is characterized in that its surface roughness is adjusted by wet blasting, and is adjusted as described above. The surface roughness is in the range of 0.1 μm to 5 μm in terms of centerline average roughness Ra.
  And also aboveeitherThe semiconductor device is an electronic member for forming one of a semiconductor device lead frame, a semiconductor device substrate, and various connection terminal portions.
[0011]
  The electronic member manufacturing method of the present invention is an electronic member having a conductive base material that is a base material that has been subjected to outer shape processing or perforation processing by an etching method, a press method, a plating method, or the like. The base material is coated with an insulating resin layer, and further, an electronic member having a conductive layer made of an electroless plating layer and an electrolytic plating layer on the entire surface or part of the surface portion of the resin layer is manufactured. (A) An insulating material is formed on a surface portion of a conductive base material that has been subjected to outer shape processing or perforation processing by an etching method, a press method, a plating method, or the like. A resin layer forming step of forming a resin layer, (b) a wet blasting step of performing a wet blasting process for adjusting the surface roughness of the resin layer formed on the surface portion of the conductive substrate, and (c) Coating with insulating resin layer An electroless plating process for forming an electroless plating layer on the surface portion of the conductive base material, and (d) electrolysis by electroplating on the entire surface or part of the electroless plating layer. Electroplating process to form a plating layerThen, after the electroless plating treatment step, a resist patterning step of providing a plating-resistant resist having a predetermined area opened on the electroless plating layer of the conductive substrate, and the electroless plating layer exposed from the resist opening Electrolytic plating is performed on the top, and an electroplating treatment step, a resist stripping step for stripping the resist, and an etching step for etching and removing the exposed electroless plating layer are performed. Wiring in which a conductive base material is used as a base base material, and a wiring portion is provided on a part of the surface portion of the resin layer that coats the base material. A substrate is formed, and after the electroless plating treatment step, the wiring substrate region to be formed and the region including the hole portion of the conductive substrate are opened on the electroless plating layer of the conductive substrate. Plating-type cash register A resist patterning process for providing a resist, an electroplating process for performing electroplating on the electroless plating layer exposed from the resist opening, and filling a hole in the substrate, and a resist stripping process for stripping the resist And an etching process for removing the exposed electroless plating layer by etching. The wiring board uses a conductive layer made of electroless plating and electrolytic plating of the hole as a via hole, and the wiring board is connected with each other. A wiring board for producing a multilayer wiring board for laminating a plurality of layers, or a semiconductor device having a conductive layer forming portion made of electroless plating and electrolytic plating of a hole portion on the side opposite to the wiring portion forming side as an external terminal Wiring board forIt is characterized by this.
  In addition, in the resin layer forming step, the insulating property can also be applied to the resin layer by using various methods such as coating, laminating, printing, etc.it can.
[0012]
  And aboveOne ofIn the wet blast treatment, the surface roughness of the insulating resin or the insulating resin layer is adjusted to a range of 0.1 μm to 5 μm as a center line average roughness Ra. Is. Furthermore, in the above, a wet blasting process is performed after the etching step of etching away the exposed electroless plating layer.
[0013]
Here, the wet blasting is performed by mixing alumina beads (# 150 to # 1200), spherical silica abrasive particles (particle size of about 20 μm), etc. with water or the like, and spraying on the surface of the resin layer 120. It is a process that mechanically adjusts the surface roughness.
[0014]
[Action]
  Main departureElectronics related to MingBy adopting such a structure, it is possible to provide a high-definition electronic member such as an electronic member that is a semiconductor peripheral member, and to provide a low noise or high heat dissipation electronic member. It is what.
  Alternatively, it is possible to provide an electronic member that can make multilayer wiring relatively simple. Specifically, it is an electronic member whose base substrate is a conductive base material that has been externally processed or perforated by an etching method, a press method, a plating method, etc. This is achieved by providing a conductive layer made of an electroless plating layer and an electrolytic plating layer on the entire surface or part of the surface portion of the resin layer, which is coated with an insulating resin layer. Yes.
  In particular, the adhesiveness between the resin layer and the electroless plating layer is practical because the surface roughness of the insulating resin is in the range of 0.1 μm to 5 μm as the center line average roughness Ra.
  Further, it is effective in the case of an electronic member for forming one of a semiconductor device lead frame, a semiconductor device substrate, and various connection terminal portions.
[0015]
  The manufacturing method of the electronic member of the present invention achieves high definition by adopting such a configuration, and further reduces the noise or the electronic member such as an electronic member which is a high heat dissipation semiconductor peripheral member. It is possible to provide a manufacturing method.
  Specifically, (a) a resin layer that forms an insulating resin layer on a surface portion of a conductive base material that has been subjected to outer shape processing or perforation processing by an etching method, a press method, a plating method, or the like A forming step, (b) a wet blasting step for adjusting the surface roughness of the resin layer formed on the surface portion of the conductive substrate, and (c) a coating with an insulating resin layer. An electroless plating process for forming an electroless plating layer by applying electroless plating to the surface portion of the conductive base material, and (d) electrolysis by electrolytic plating on the entire surface or part of the electroless plating layer. Electroplating process to form a plating layerThen, after the electroless plating treatment step, a resist patterning step of providing a plating-resistant resist having a predetermined area opened on the electroless plating layer of the conductive substrate, and the electroless plating layer exposed from the resist opening Electrolytic plating is performed on the top, and an electroplating treatment step, a resist stripping step for stripping the resist, and an etching step for etching and removing the exposed electroless plating layer are performed. Wiring in which a conductive base material is used as a base base material, and a wiring portion is provided on a part of the surface portion of the resin layer that coats the base material. A substrate is formed, and after the electroless plating treatment step, the wiring substrate region to be formed and the region including the hole portion of the conductive substrate are opened on the electroless plating layer of the conductive substrate. Plating-type cash register A resist patterning process for providing a resist, an electroplating process for performing electroplating on the electroless plating layer exposed from the resist opening, and filling a hole in the substrate, and a resist stripping process for stripping the resist And an etching process for removing the exposed electroless plating layer by etching. The wiring board uses a conductive layer made of electroless plating and electrolytic plating of the hole as a via hole, and the wiring board is connected with each other. A wiring board for producing a multilayer wiring board for laminating a plurality of layers, or a semiconductor device having a conductive layer forming portion made of electroless plating and electrolytic plating of a hole portion on the side opposite to the wiring portion forming side as an external terminal Wiring board forWith features
This has been achieved.
[0016]
In particular, a conductive base material formed by perforation is used as a base base material, and a conductive layer composed of an electroless plating layer and an electrolytic plating layer is wired on a part of the surface portion of the resin layer covering the base material. The wiring part to be formed on the electroless plating layer on one surface of the conductive base material after the electroless plating treatment step when the wiring board for producing the multilayer wiring board is provided. A resist patterning step in which a plating-resistant resist having an opening including a region including a hole portion of the conductive base material is provided; and electroless plating is performed on the electroless plating layer exposed from the opening of the resist, and the hole portion of the base material The reliability of the electrical connection between the wirings is achieved by performing an electroplating process that performs electroplating to fill the surface, a resist stripping process that strips the resist, and an etching process that etches away the exposed electroless plating layer. sex Excellent, and higher definition of the wiring, the wiring board to accommodate higher density, than the production of the multilayer wiring substrate according to the conventional buildup method, it is made possible to easily produce.
Of course, such a method of forming a wiring board can be applied to the manufacture of a wiring board for a semiconductor device, and can provide a BGA type (array type) semiconductor device in which external terminals are two-dimensionally arranged.
[0017]
Wet blasting is not subject to strong force in the direction along the polishing direction, such as mechanical polishing, and the resin layer does not peel off, and the surface portion of the resin layer that covers the side surface of the perforated substrate Can also be processed.
In particular, when the insulating resin is polyimide, chemical polishing is difficult, there is nothing practical, and wet blasting is effective.
[0018]
Further, after the etching process for removing the exposed electroless plating layer by etching, a wet blast treatment is performed to remove the electroless plating catalyst.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
  Embodiments of the present invention will be described with reference to the drawings.
  FIG. 1 shows the present invention.Involved inElectronic componentFirst example of reference embodimentFIG. 2 is a partial sectional view showing a wiring board for producing a multilayer wiring board, FIG. 2 is a sectional view for explaining the production of the multilayer wiring board, and FIG.Involved inElectronic componentSecond example of reference embodimentFIG. 3B is a cross-sectional view of the semiconductor device, FIG. 3B is a cross-sectional view of the semiconductor device, and FIG.First example of reference embodimentWiring baseMade boardFIG. 5 is a cross-sectional view of the process for manufacturing, FIG.Involved inElectronic componentThird example of reference embodimentFIG. 6 is a view of the tip of the inner lead of the lead frame of FIG.Involved inElectronic componentFourth example of reference embodimentIt is a figure for demonstrating this connection pin.
  FIG. 8 (h) shows the present invention.Involved inReference embodiment of electronic memberOf the fifth exampleFIG. 8A to FIG. 8H are sectional views showing the wiring members, and FIG. 9H is the process sectional view of the present invention.Involved inElectronic componentThe sixth example of the reference embodiment9A to 9H are partial cross-sectional views showing the wiring member, and FIGS.
  6A is a cross-sectional view of the connection terminal portion, FIG. 6B is a top view (bottom view) of the connection terminal portion, and FIG. 6C is a pin 500 at A1-A2 in FIG. 6A. FIG.
  1 to 6, reference numerals 100 and 105 denote wiring boards, 110 and 110B denote base base materials (simply referred to as base materials), 110A denotes base materials, 115 and 115B denote holes in the base materials, and 120 and 120B denote resins. Layers 130 and 130B are conductive layers, 131 and 131B are electroless plating layers, 132 and 132B are electroplating layers, 135, 135A and 135B are wiring portions, 136 and 136B are via holes, 137 are terminal portions, and 150 is insulating. 170, multilayer wiring board, 180, resist, 185, opening, 210, wiring board, 211, semiconductor element, 212, terminal portion, 410, inner lead, 411, wire bonding surface, 420, resin layer, 430 Is a wiring (lead), 500 is a pin, 505 is an end face, 510 is a base substrate (base material), 520 is a resin layer, 530 is a conductive layer, 540 is A sealing resin. 8 and 9, 810 is a base substrate, 810A is a substrate, 820 is a metal layer, 830 is a wet blast, 840 is a conductive layer, 841 is an electroless plating layer, 842 is an electroplating layer, and 850. Is a base material, 910A is a base material, 920 is a metal layer, 930 is a wet blast, 940 is a conductive layer, 941 is an electroless plating layer, 942 is an electroplating layer, 950 is a resist, and 936 is a via hole. , 937 are terminal portions.
[0020]
  The present inventionInvolved inElectronic componentFirst example of reference embodimentThe wiring board will be described with reference to FIG.
  FIG. 1A and FIG. 1B are wiring boards for forming a multilayer wiring board according to this example, each using a conductive base material 110 that has been perforated as a base base material.
  The conductive substrate 110 of the wiring board shown in FIGS. 1A and 1B is coated with an insulating resin layer 120, and an electroless plating layer is formed on a part of the surface portion of the resin layer. 131, the conductive layer 130 made of the electrolytic plating layer 132 is provided with the wiring part 135 (135A), and the hole 115 of the base material is filled with the electroless plating layer 131 and the conductive layer 130 made of the electrolytic plating layer 132. Is provided with a via hole 136 provided in the.
  As the material of the wiring part 135 (135A), a material mainly made of copper is usually used from the viewpoint of conductivity and cost. As the conductive layer 130, an electroless plating layer 131 is a nickel layer, Examples of the electrolytic plating layer 132 include a copper layer as a main material and a nickel layer and a copper layer, but are not limited thereto.
  As the base material 110, a material having a thermal expansion coefficient close to that of the material forming the wiring part 135 (135A) and the via hole 136 is preferable, and a stainless material is used.
  The thermal expansion coefficient of the stainless steel is approximately 17 ppm, which is close to copper. Examples of the insulating resin layer 120 include natural resins, acrylic resins, polyester resins, alkyd resins, maleated oil resins, polybutadiene resins, epoxy resins, polyamide resins, polyimide resins, and the like. It is done.
  In particular, a polyimide resin is preferable from the viewpoint of insulation, chemical stability, strength, and the like.
[0021]
Here, the usage method of the wiring members 100 and 105 of this example is demonstrated easily.
As shown in FIG. 2A, the wiring members 100 and 105 of the present example are laminated so that the insulating resin sheet 150 is sandwiched between them, and both are aligned, pressed, and laminated. A wiring board 170 having two wiring layers as shown in FIG. 2B can be formed.
The wiring part 135 of the wiring substrate 100 is electrically connected to the wiring 135 </ b> A of the wiring substrate 105 through the via hole 136.
In this manner, by stacking another wiring board (a wiring board similar to the wiring boards 100 and 105) on and / or below the 170, a multilayer wiring board having an additional wiring layer can be obtained. .
Thus, the wiring member of this example is used when producing a multilayer wiring board.
In the wiring board of this example, the terminal 137 that is not on the wiring part (135, 135A) side of the via hole 136 is projected by plating.
[0022]
Next, a method for manufacturing the wiring substrate 100 will be described with reference to FIG.
This is an example of an embodiment of the method for manufacturing a wiring board according to the present invention.
First, a predetermined hole 115 is formed in a base material 110A (FIG. 4A) made of stainless steel or the like to obtain a base substrate 110 for forming a wiring board. (Fig. 4 (b))
The hole 115 is formed by machining such as etching, pressing, or plating.
Next, the resin layer 120 is formed on the surface portion of the base substrate 110. (Fig. 4 (c))
A polyimide resin is selected from the viewpoints of mechanical strength and stability of the resin layer 120.
Then, the formed resin layer is dried or heat-treated as necessary to form the resin layer 120.
In addition, in the resin layer forming process, the insulating property can also be applied to the resin layer by various methods such as coating, laminating, printing, and the like. However, if necessary, extra steps such as resist plate making, etching, laser processing, etc. The resin part is also removed.
[0023]
Next, the surface of the resin layer 120 is adjusted to a desired roughness by a wet blast method.
As described above, here, the wet blasting is a process in which alumina beads (# 150 to # 1200), spherical silica abrasive particles (particle size of about 20 μm) and the like are mixed with water or the like. It is a process of spraying the surface of the layer 120 to mechanically adjust the surface roughness.
The surface roughness is adjusted by electroless plating (nickel plating) to obtain sufficient adhesion of the plating layer, and the center line average roughness Ra is adjusted in the range of 0.1 μm to 5 μm.
The electroless plating includes electroless plating nickel plating because the film formation is relatively simple and stable.
[0024]
After adjusting the surface roughness of the resin layer 120, electroless plating treatment (nickel plating) is performed, and an electroless plating layer (nickel plating layer) is formed on the surface portion.
Electroless plating is performed with a predetermined plating solution after an activation treatment with a catalyst.
[0025]
After the electroless plating treatment step, a plating-resistant resist 180 having openings on the electroless plating layer on both sides of the conductive base material, the wiring portion region to be formed, and the region including the hole portion of the conductive base material. Is provided. (Fig. 4 (e))
The resist 180 is not particularly limited as long as it has desired resolution, plating resistance, and good processability.
Next, electrolytic plating 132 is formed on the electroless plating layer 131 exposed from the opening 185 of the resist 180 by electrolytic plating. (Fig. 4 (f))
When electroless plating nickel plating is performed as electroless plating, for example, electrolytic plating is performed in the order of electrolytic nickel plating and electrolytic copper plating.
The electrolytic copper plating layer is a main material from the viewpoint of conductivity and cost, and the electrolytic nickel plating layer is formed from the viewpoint of adhesion between the electroless nickel plating layer and the electrolytic copper plating.
In addition, a well-known thing is applicable as each plating bath and plating conditions at the time of forming an electrolytic copper plating layer and an electrolytic nickel plating layer.
Thereafter, the resist 180 is peeled off, and cleaning, drying treatment, etc. are performed as necessary.
(Fig. 4 (g))
Further, the exposed electroless nickel plating layer is removed with a dedicated stripping solution, wet blasting is performed on both sides, and the remaining catalyst is removed, whereby the wiring substrate 100 is obtained. (Fig. 4 (h))
[0026]
In this example, the terminal surface (terminal 137) of the via hole 136 on the side opposite to the wiring part 135 formation side is protruded outward by electrolytic plating, but it is not always necessary to protrude by electrolytic plating.
A solder ball or the like may be attached to the terminal surface to protrude.
In this case, the electrolytic plating may be performed only from one surface side (wiring 135 forming side), the resist plate making up the electrolytic plating region is only one surface side of the base substrate 110, and the other surface side is covered with a pressing substrate. Also good.
[0027]
  Next, in the present inventionInvolvedElectronic componentSecond example of reference embodimentAs an example, a wiring board for a semiconductor device is given.
  This will be described with reference to FIG.
  The wiring board 200 shown in FIG.First example of reference embodimentSimilar to the wiring substrate, the conductive substrate 110B is coated with an insulating resin layer 120B, and further, a conductive layer made of an electroless plating layer 131B and an electrolytic plating layer 132B on a part of the surface portion of the resin layer. The wiring portion 135B is provided by the layer 130B, and the via hole 136B is provided so that the hole portion 115B of the base material is filled with the electroconductive layer 130B including the electroless plating layer 131B and the electrolytic plating layer 132B. However, this is applied to a wiring board for a semiconductor device in which external terminals are two-dimensionally arranged.
  In the case of this example, the terminal portions 137B of the via holes 136B are for connection to an external circuit and are two-dimensionally arranged. FIG. 3B is a cross-sectional view of the semiconductor device 210 using the wiring board shown in FIG. In the semiconductor device 210 shown in FIG. 3B, the terminal portion 137B of the via hole 136B is provided with a solder ball on the electrolytic plating layer 132B.
  The semiconductor element 211 is electrically connected to the wiring part 135 </ b> B through the terminal part 212.
  By forming the wiring part 135B from the base 110B side as an electroless nickel plating layer, an electrolytic nickel layer, an electrolytic copper plating layer, an electrolytic nickel plating layer, an electrolytic gold plating layer, and an outermost layer as a gold plating layer, the semiconductor element 211 is obtained. Can be joined with gold terminals by gold-gold eutectic.
  In some cases, the outermost layer can be a tin layer and bonded by gold-tin eutectic.
[0028]
  Electroplating in the method of manufacturing the wiring board of this example isFirst example of the embodimentBut in this example,Of the first exampleThus, it is not necessary to project the terminal surface of the via hole opposite to the wiring part 135B formation side to the outside (to attach the solder ball to the terminal of the semiconductor device). It may be performed only on one side of the base material 110B, and the other side may be covered with a pressing base material, and may be performed from one side.
[0029]
  Next, in the present inventionInvolvedElectronic componentThird example of reference embodimentWill be described with reference to FIG.
  In this example, an insulating resin layer 420 is provided on the surface of a lead frame that has been externally processed by etching or pressing, and a wiring 430 is provided on a part of the resin layer 420 of the lead. Is.
  FIG. 5 (a) shows the top surface of the inner lead tip, FIG. 5 (b) shows one section thereof, and reference numerals 411 and 431 denote wire bonding portions. By doing so, the number of leads can be increased (equivalent to a multi-pin), and each lead (inner lead 410) is covered with a resin layer and is not easily affected by noise.
  In the manufacture of this example, after the outer shape processing, similarly to the first example, the resin layer 430 is formed, and after forming the electroless plating layer thereon, resist plate-making is performed, and electrolytic plating is performed. The wiring layer 430 and the resin layer 420 can be formed.
  For the material of each part,First example of reference embodiment, second example of reference embodimentThe same as can be used.
  The wire bonding part 411 can be exposed by laser irradiation.
[0030]
  Next, in the present inventionInvolvedElectronic componentFourth example of reference embodimentWill be described with reference to FIG.
  In this example, the end surface 505 of a pin 500 having a square cross section processed by etching or pressing is used as a connection terminal. The pin 500 has a cross section as shown in FIG. A resin layer 520 is provided on the surface portion of the material 510, and the surface thereof is covered with a conductive layer 530 formed by providing an electroless plating layer and an electrolytic plating layer in this order.
  As shown in FIG. 6A, the pin 500 is fixed by a sealing resin 540 or the like, and its end face side is used as a terminal portion and is used as a predetermined connection terminal.
  This fabrication can be performed, for example, by etching a large number of pins 500 to form an outer shape, bundling them, sealing the entire pin portion with resin, and further cutting or polishing both sides.
  The shape is not limited to this.
  The arrangement of the end faces 505 of the pins 500 is two-dimensionally arranged as shown in FIG.
  About the material of each part, the thing similar to a 1st example and a 2nd example can be used.
[0031]
  Next, in the present inventionInvolvedOf reference embodiment of electronic member5th exampleThe wiring member will be described with reference to FIG.
  The wiring member of this example is an electronic member having a base material 810 that is a base material made of an insulating resin layer that has been subjected to outer shape processing and perforation processing. The electroless plating layer 841, electrolysis is provided on one surface of the base base material 810. A wiring of the conductive layer 840 made of the plating layer 842 is provided, and further, a wiring made of the metal layer 820 formed by etching on the other surface of the base substrate 810 is provided, and the wiring of the conductive layer 840 is etched. The metal layer 820 is connected through a conductive layer 840 provided in the through hole portion of the insulating resin layer.
  The wiring member of this example can be used as a semiconductor device substrate, various interposers, and the like.
  Also in this example, as the insulating resin layer, for example, natural resin, acrylic resin, polyester resin, alkyd resin, maleated oil resin, polybutadiene resin, epoxy resin, polyamide resin, polyimide In particular, a polyimide resin is preferable from the viewpoint of insulation, chemical stability, strength, and the like.
  The metal layer 820 is preferably a copper single layer or a layer mainly composed of copper from the viewpoint of conductivity and cost, but is not limited thereto.
[0032]
Next, an example of the method of manufacturing the wiring member of this example will be briefly described with reference to FIG.
First, a laminated material in which a metal layer 820 is disposed on one surface of an insulating base material 810A is prepared (FIG. 8A), and a predetermined outer shape is formed on the insulating base material 810A by etching using a photolithographic technique. Processing and perforating are performed to form the base substrate 810. (Fig. 8 (b))
Next, the base 810 side surface portion is subjected to wet blasting (FIG. 8C), and then the base substrate 810 side surface portion is subjected to electroless plating to form an electroless plating layer 841. (Fig. 8 (d))
Next, after forming a resist 850 having an opening corresponding to the wiring shape to be formed on the electroless plating layer 841 (FIG. 8E), the electroless plating layer 841 is used as a power supply layer, and the resist opening is electroplated. To form an electrolytic plating layer 842. (Fig. 8 (f))
Next, after removing the resist 850 (FIG. 8G), only the exposed electroless plating layer 841 is removed by soft etching so as not to damage the wiring 840, thereby forming a target wiring member. (Fig. 8 (h))
[0033]
  Next, in the present inventionInvolvedOf reference embodiment of electronic member6th exampleThe wiring member will be described with reference to FIG.
  The wiring member of this example is an electronic member having a base substrate 910 that is a base material made of an insulating resin that has been subjected to outer shape processing and perforation processing. The electroless plating layer 941 is provided on both surfaces of the base substrate 910, and The wiring of the conductive layer 940 made of the electrolytic plating layer 942 is provided on one surface side of the base substrate 910, and the through-hole portion of the base substrate 910 is filled with the electrolytic plating layer 942, and the side opposite to the wiring formation side The terminal part 947 which consists of the electrolytic plating layer 942 which protrudes in this is provided.
  The wiring member of this example can be used as an area array type semiconductor device substrate, various interposers, a multilayer substrate member, and the like.
  Also in this example, as the insulating resin, for example, natural resin, acrylic resin, polyester resin, alkyd resin, maleated oil resin, polybutadiene resin, epoxy resin, polyamide resin, polyimide resin, for example Examples of the resin include a polyimide resin, particularly from the viewpoint of insulation, chemical stability, strength, and the like.
[0034]
Next, an example of the method of manufacturing the wiring member of this example will be briefly described with reference to FIG.
First, an insulating base material 910A is prepared (FIG. 9A), and a predetermined outer shape processing and perforation processing are performed on the insulating base material 910A by etching using a photolithographic technique. Form. (Fig. 9 (b))
Next, wet blasting 930 is applied to both surface portions of the base substrate 910 (FIG. 9C), and then electroless plating is applied to both surface portions of the base substrate 910 to form an electroless plating layer 941. . (Fig. 9 (d))
In FIG. 9C, the wet blasting process 930 is performed from one side of the base substrate 910, but the base 910 is changed in direction and the wet blasting process 930 is performed on both sides.
Next, after forming a resist 950 having openings corresponding to the wiring shape and terminal shape to be formed on the electroless plating layer 941 (FIG. 9E), an opening portion of the resist is formed using the electroless plating layer 941 as a power feeding layer. Is subjected to electrolytic plating to form an electrolytic plating layer 942. (Fig. 9 (f))
Next, after removing the resist 950 (FIG. 9G), only the exposed electroless plating layer 941 is removed by soft etching so as not to damage the wiring 940 and the terminal 937, thereby forming a target wiring member. . (Fig. 9 (h))
[0035]
【Example】
Example 1
In Example 1, wiring boards 100 and 105 for producing a multilayer wiring board shown in FIG. 1 are produced by the manufacturing method shown in FIG.
Here, only the production of the wiring substrate 100 will be described with reference to FIGS.
A base substrate 110 provided with a desired through hole (115) at a predetermined position by etching a stainless steel substrate 110A (FIG. 4A) having a thickness of 0.1 mm is prepared. Keep it. (Fig. 4 (b))
The etching process uses a casein resist using potassium dichromate as a photosensitizer, covers both surfaces of the stainless steel substrate 110A, and uses a predetermined pattern plate to expose only a predetermined area with a high-pressure mercury lamp and develop it. After forming a resist pattern with a predetermined shape through hardening, drying, etc., a ferric chloride solution (41 Baume) was sprayed on the resist opening to perform outline processing and perforation processing. is there.
Next, a film obtained by applying a polyimide varnish (made by Mitsui Chemicals, PAA) with a thickness of 4 μm to a 12 μm-thick polyimide film (manufactured by Apical) is applied to the surface of the base substrate 110 through a cleaning process and the like. did.
Further, after coating and drying polyimide varnish on both sides, in order to remove excess resin, a dry film was provided on both sides, plate making was performed, and wet etching was performed with hot alkali.
[0036]
Next, wet blasting was performed under the following wet blasting conditions, and the surface of the resin layer 120 was adjusted so that the center line average roughness Ra was 1 μm.
(Wet blasting conditions)
Abrasive Material Alumina Beads # 1000
Abrasive material concentration 20%
Pump pressure 2.0kg / cm²
Air pressure 2.0kg / cm²
Processing speed 15mm / sec
Projection distance 20mm
Projection angle 90 °
[0037]
After the cleaning treatment, the surface portion of the resin layer 120 whose surface roughness is adjusted is subjected to electroless nickel plating as described in (1) to (3) to obtain a nickel layer having a thickness of 0.3 μm. It was. (Fig. 4 (d))
(1) Sensitizer S-10X, 5% aqueous solution (made by Uemura Kogyo), 3 minutes immersion
(2) Activator A-10X, 5% aqueous solution (manufactured by Uemura Kogyo), immersion for 3 minutes
(3) Electroless Ni plating, NPR-4 (manufactured by Uemura Kogyo), 80 ° C, immersion for 1 minute
[0038]
Next, using a plating-resistant resist, PMER AR-900 (manufactured by Tokyo Ohka Kogyo Co., Ltd.), resist plate-making was applied to both sides of the base substrate to obtain a resist pattern 180 having openings 185 in a predetermined shape. (Fig. 4 (e))
Only the region for forming the wiring portion and the region for forming the via hole and its terminal were used as the opening 185.
The plate making conditions were as follows.
(1) Application Dip coat, film thickness 15μm
▲ 2 ▼ Pre-baking 85 ° C, 30 minutes
(3) Exposure 200 counts
▲ 4 ▼ Development 5 minutes
▲ 5 ▼ Rinse 5 minutes
[0039]
Next, electrolytic nickel plating is performed on the electroless plating layer (nickel plating layer) 131 exposed from the opening of the resist pattern under the following plating conditions to form an electrolytic plating layer having a thickness of 1 μm. Then, electrolytic copper plating was performed under the following conditions to form a copper plating layer having a thickness of 10 μm, and a conductive layer 130 composed of an electroless plating layer 131 and an electrolytic plating layer 132 was obtained. (Fig. 4 (f))

[0040]
Thereafter, the resist 180 was stripped with a predetermined stripping solution (acetone) and subjected to a cleaning treatment or the like. (Fig. 4 (g))
[0041]
Next, after peeling the electroless nickel plating layer with Nimden Lip C-11, both sides, 0.5 kg / cm²Wet blasting was performed at an air pressure of and the catalyst layer adsorbed on the surface was removed.
When electroless plating was performed again to confirm the presence or absence of the catalyst, no residue was found.
When the peel strength of the wiring was peeled by 90 ° at a speed of 500 μm / sec (BT2400, manufactured by Arctech Co., Ltd.), an average tensile strength of 6 g / 100 μm was obtained.
[0042]
Next, the exposed electroless nickel plating layer was removed with an etching solution to obtain a desired wiring board 100 (FIG. 4H).
Similarly, a desired wiring board 105 was also obtained.
[0043]
Further, the obtained wiring boards 100 and 105 were stacked and aligned using an insulating sheet (prepreg) as shown in FIG. 2A, and then subjected to 170 ° C. and 40 kg using a vacuum heating and pressing press. / Cm²The laminate was pressed with (resin pressure) to obtain a multilayer wiring board 170. (Fig. 2 (b))
Although the connection between the wiring 135 and the wiring 135A was confirmed, no abnormality was particularly observed, and a desired multilayer wiring board 170 was obtained.
[0044]
(Example 2 to Example 5)
In Example 1, the wet blasting conditions for performing electroless nickel plating were changed to obtain various resin layer roughnesses, and electroless plating was performed to form wiring. As shown in Table 1 below, It was.
In addition, it carried out like Example 1 except wet blast conditions and the roughness of the resin layer corresponding to this.
The same wet blast solution as in Example 1 was used.
The peel strength was measured in the same manner as in Example 1.
[0045]
[Table 1]

[0046]
From this, it was found that the wiring can be formed on the wiring substrate by controlling the center line average roughness of the resin layer in the range of 0.1 to 5 μm by wet blasting.
[0047]
For reference, wet blasting was performed in the same manner using a commercially available Iupilex, and the surface roughness and peel strength were confirmed. The results are shown in Table 2.
The same wet blast solution as in Example 1 was used.
The peel strength was measured in the same manner as in Example 1.
[0048]
[Table 2]

[0049]
Thus, even when Upilex is applied to the wiring substrate, it is determined that the wiring can be formed thereon as in the first embodiment.
[0050]
(Example 6)
In Example 6, instead of forming the resin layer in Example 1, an insulating resin layer was formed on the surface of the base substrate as follows.
Other processes are the same as those in the first embodiment.
The following polyimide varnish is screen-printed from both sides of the base substrate, heat treated at a temperature of 250 ° C. for 60 minutes, covers the front and back of the base substrate, and insulates the polyimide layer so as to fill the predetermined through-holes Further, the predetermined through-hole portion is formed with a laser beam (YAG laser beam) so that the wall surface of the hole portion is covered with an insulating resin layer, and a hole is formed. As shown in c), an insulating resin layer was formed on the surface of the base substrate.
The center line average roughness of the insulating resin layer by wet blasting was Ra = 0.2 μm.
The other processes were performed in the same manner as in Example 1.
Polyimide printing varnish FPP-3010 made by Central Glass
About the produced wiring member, the favorable peel strength determination (wiring state (circle)) was obtained similarly to Example 1. FIG.
[0051]
    (Example 7)
  Example 7Is an example of producing the wiring member shown in FIG. 8 (h). A base material (a copper-laminated polyimide film manufactured by Toray Industries, Inc.) in which a copper foil having a thickness of 18 μm is laminated on one surface of a polyimide film having a thickness of 25 μm. Used to form a wiring member.
  This will be described with reference to FIG.
  First, a laminated base material in which a metal layer 820 made of a copper layer is arranged on one surface of the insulating base material 810A made of the polyimide film is prepared (FIG. 8A), and the insulating base material 810A is compared with the insulating base material 810A. Then, an etching process using resist plate making was performed, and a predetermined outer shape process and a perforation process were performed to form a base substrate 810. (Fig. 8 (b))
  AX-110-40 (manufactured by Asahi Kasei Co., Ltd.) was used as the resist, and hot alkali (80 ° C., 5% sodium hydroxide) was used as the etching solution.
  Next, as in Example 1, the base 810 side surface portion was subjected to wet blasting (FIG. 8C), and then the base substrate 810 side surface portion was subjected to electroless plating and an electroless plating layer. 841 was formed. (Fig. 8 (d))
  In this example, the center line average roughness Ra of the insulating resin layer by wet blasting was set to 0.15 μm. The electroless plating conditions were the same as in Example 1.
  Next, a resist 850 (PMER AR-900 (manufactured by Tokyo Ohka Co., Ltd.)) having an opening corresponding to the wiring to be formed was formed on the electroless plating layer to a thickness of 20 μm (FIG. 8 (e)), and then electroplating was performed. Then, an electrolytic plating layer 842 was formed on the electroless plating layer 841 (FIG. 8F).
  Electrolytic plating was performed in the same manner as in Example 1, and an electrolytic nickel plating layer having a thickness of 1 μm was used as an undercoat, and an electrolytic copper plating layer having a thickness of 10 μm was formed thereon.
  In Example 3, application of the resist 850 was performed by dipping as in Example 1, and electrolytic plating was performed while the surface of the metal layer 820 was covered with the resist 850.
  Next, the resist 850 is peeled off with a predetermined solution, and then dry film resist AX110, 30 μm thick (manufactured by Asahi Kasei Kogyo Co., Ltd.) is provided on both sides as an etching resistant resist, and is adjusted to the wiring forming the metal layer 820 side. Etching with a ferric chloride solution with the opposite side (electrolytic plating layer 842 side) covered and forming a wiring by removing the exposed metal layer from the following items of the resist did. (Fig. 8 (g))
  Next, the etching resistant resist was removed with a predetermined solution to obtain a desired wiring member. (Fig. 8 (h))
  As for the wiring including the electrolytic plating layer 842 of the manufactured wiring member, as in Example 1, good peel strength determination (wiring state ◯) was obtained.
[0052]
    (Example 8)
  Example 8Is an example in which the wiring member shown in FIG. 9 (h) was prepared. On the both sides of a 25 μm thick polyimide film (Kaneka, Apical), Mitsui Chemicals, PAA was applied in a thickness of 4 μm. A wiring member is formed using a base material 910A dried for 60 minutes.
  This will be described with reference to FIG.
  First, the insulating base material 910A is prepared (FIG. 9A), and the insulating base material 910A is etched by resist plate-making in the same manner as in Example 7 to obtain a predetermined outer shape processing. The base substrate 810 was formed by punching. (Fig. 9 (b))
  FIG. 9B corresponds to FIG. 4C, and each process was performed in the same manner as in Example 1 to form a wiring member shown in FIG. 9H.
  The center line average roughness Ra of the surface of the base substrate 910 by wet blasting was about 1 μm, which was almost the same as in the example.
  About the produced wiring member, the favorable peel strength determination (wiring state (circle)) was obtained similarly to Example 1. FIG.
[0053]
【The invention's effect】
  As described above, according to the present invention, first, in an electronic member which is a semiconductor peripheral member, it is possible to increase the definition of wiring, and to reduce noise or to increase heat dissipation.Manufacturing method for producingIt was possible to provide.
  Second, an electronic member that can make multilayer wiring relatively simple.Manufacturing method for producingIt was possible to provide.
[Brief description of the drawings]
FIG. 1 shows the present invention.Involved inElectronic componentFirst example of reference embodimentFIG. 3 is a partial cross-sectional view showing a wiring board for producing a multilayer wiring board.
FIG. 2 is a cross-sectional view for explaining the production of a multilayer wiring board.
FIG. 3 (a) shows the present invention.Involved inElectronic componentSecond example of reference embodimentFIG. 3B is a cross-sectional view showing a wiring board for a semiconductor device, and FIG. 3B is a cross-sectional view of the semiconductor device.
[Fig. 4]First example of reference embodimentWiring baseMade boardIt is process sectional drawing for manufacturing.
FIG. 5 shows the present invention.Involved inElectronic componentThird example of reference embodimentIt is a figure of the inner lead front-end | tip part of this lead frame.
FIG. 6Involved inElectronic componentFourth example of reference embodimentIt is a figure for demonstrating this connection pin.
FIG. 7 is a partial cross-sectional view of a built-up substrate.
FIG. 8 (h) shows the present invention.Involved inReference embodiment of electronic memberOf the fifth exampleFIG. 8A to FIG. 8H are cross-sectional views showing the steps of the wiring member.
FIG. 9 (h) shows the present invention.Involved inElectronic componentThe sixth example of the reference embodiment9A to 9H are partial cross-sectional views showing the wiring member, and FIGS.
[Explanation of symbols]
100, 105 Wiring board
110, 110B Base substrate (simply called substrate)
110A base material
115, 115B Substrate hole
120, 120B resin layer
130, 130B conductive layer
131, 131B Electroless plating layer
132, 132B Electroplating layer
135, 135A, 135B Wiring part
136, 136B via hole
137, 137B terminal
150 Insulating resin sheet
170 Multilayer wiring board
180 resist
185 opening
210 Wiring board
211 Semiconductor elements
212 Terminal
410 Inner lead
411 Wire bonding surface
420 Resin layer
430 Wiring (Lead)
500 pins
505 End face
510 Base substrate (substrate)
520 resin layer
530 conductive layer
540 Resin for sealing
810 Base substrate
810A base material
820 metal layer
830 Wet Blast
840 Conductive layer
841 Electroless plating layer
842 Electrolytic plating layer
850 resist
910 Base material
910A base material
920 metal layer
930 Wet Blast
940 Conductive layer
941 Electroless plating layer
942 Electroplating layer
950 resist
936 Beer Hall
937 Terminal

Claims

An electronic member based on a conductive base material that has been processed by external processing or perforation by an etching method, a press method, a plating method, etc., and the conductive base material is made of an insulating resin layer. An electronic member manufacturing method for manufacturing an electronic member that is coated and further provided with an electroless plating layer or a conductive layer made of an electrolytic plating layer on the entire surface or part of the surface portion of the resin layer. (A) a resin layer forming step of forming an insulating resin layer on the surface portion of the conductive base material that has been externally processed or perforated by an etching method, a press method, a plating method, etc. (B) a wet blasting process for adjusting the surface roughness of the resin layer formed on the surface portion of the conductive base material, and (c) a conductive film coated with the insulating resin layer. On the surface of the base material Electrolytic plating, it possesses the electroless plating treatment to form an electroless plating layer, and an electrolytic plating treatment step of forming an electrolytic plating layer by electrolytic plating on a part or in (d) of electroless plating layer on the whole surface After the electroless plating treatment step, a resist patterning step of providing a plating-resistant resist having a predetermined area opened on the electroless plating layer of the conductive substrate, and on the electroless plating layer exposed from the resist opening An electroplating process, a resist stripping process for stripping the resist, and an etching process for etching away the exposed electroless plating layer. A wiring part with a conductive layer composed of an electroless plating layer and an electrolytic plating layer as a part of the surface part of the resin layer that coats the base material. A wiring substrate region to be formed on the electroless plating layer of the conductive base material after the electroless plating treatment step, and a region including the hole portion of the conductive base material. A resist patterning process for providing a plating-resistant resist having an opening, an electroplating process for performing electroplating on the electroless plating layer exposed from the resist opening, and filling the hole of the substrate, A resist stripping process for stripping the resist and an etching process for etching and removing the exposed electroless plating layer are performed. The wiring board includes a conductive layer formed by electroless plating and electrolytic plating of the hole portion. As a wiring board for producing a multilayer wiring board for laminating a plurality of layers of the wiring boards, or from electroless plating and electrolytic plating of a hole on the side opposite to the wiring part forming side. The method of manufacturing an electronic element, which is a wiring board for a semiconductor device the conductive layer forming portion external terminal that.

2. The method of manufacturing an electronic member according to claim 1 , wherein the wet blast treatment adjusts the surface roughness of the insulating resin layer in a range of 0.1 μm to 5 μm in terms of centerline average roughness Ra. The manufacturing method of the electronic member characterized by the above-mentioned.

3. The method of manufacturing an electronic member according to claim 1 , wherein a wet blast treatment is further performed after the etching step of removing the exposed electroless plating layer by etching. 4. A method for manufacturing an electronic member.