JP4713435B2 - Delta-sigma modulator - Google Patents
Delta-sigma modulator Download PDFInfo
- Publication number
- JP4713435B2 JP4713435B2 JP2006273351A JP2006273351A JP4713435B2 JP 4713435 B2 JP4713435 B2 JP 4713435B2 JP 2006273351 A JP2006273351 A JP 2006273351A JP 2006273351 A JP2006273351 A JP 2006273351A JP 4713435 B2 JP4713435 B2 JP 4713435B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- delay
- signal
- output
- delta
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
本発明は、入力信号にデルタシグマ変調を施して量子化信号に変調するデルタシグマ変調装置に関し、特に量子化ノイズの周波数特性における量子化ノイズが小なる帯域に入力信号を重畳するデルタシグマ変調装置に関する。 The present invention relates to a delta-sigma modulation apparatus that modulates an input signal by delta-sigma modulation to a quantized signal, and more particularly to a delta-sigma modulation apparatus that superimposes an input signal in a band in which quantization noise in the frequency characteristics of quantization noise is reduced. About.
図15は、従来のデルタシグマ変調回路の構成を示すブロック図であり、図16は、従来のデルタシグマ変調回路から出力される量子化信号の量子化ノイズ分布の周波数特性を示すグラフである。
入力信号にデルタシグマ変調を施して量子化信号に変調する従来のデルタシグマ変調回路20は、例えば、図15を参照すると、相互に縦続接続された7個の積分要素F1,…,F7と、各積分要素F1〜F7の前段にそれぞれ介在された乗算器Aa1〜Aa7とを有している。各積分要素F1〜F7は、出力を1サンプリング周期(Ts:1/サンプル周波数fs)だけ遅延する遅延器と、入力信号に遅延器からの出力を加算して出力する加算器とを備えてそれぞれ構成されており、従って、前段側からの入力信号に1サンプリング周期だけ以前の出力信号が加算されて、次段側への出力信号が作成される。
FIG. 15 is a block diagram illustrating a configuration of a conventional delta-sigma modulation circuit, and FIG. 16 is a graph illustrating a frequency characteristic of a quantization noise distribution of a quantized signal output from the conventional delta-sigma modulation circuit.
For example, referring to FIG. 15, a conventional delta
第1段目の積分要素F1には、入力端子P1に入力信号Xとして入力されたアナログ信号又はマルチビットデジタル信号が、加算器Cbと第1段目の乗算器Aa1とを介して、第1段目の積分要素F1に入力され、各積分要素F1〜F6の出力は、乗算器Aa2〜Aa7を介して次段の積分要素F2〜F7にそれぞれ入力され、各積分要素F1〜F7からの出力は、加算器Ccで相互に加算された後、量子化器10に入力される。量子化器10は、サンプル周波数fs毎に加算器Ccからの出力と予め定める値、例えば0レベルとを比較し、加算器Ccからの出力が予め定める値、例えば0レベル以上であるときには出力端子P2への出力信号Yを「1」とし、予め定める値未満であるときには「−1」とする。また、量子化器10からの出力信号Yは、mサンプリング周期だけ遅延する遅延器D1および乗算器Abを介して、第1段目の乗算器Aa1の前段に介在されている加算器Cbに負帰還されている。
An analog signal or a multi-bit digital signal input as an input signal X to the input terminal P1 is supplied to the first stage integration element F1 via the adder Cb and the first stage multiplier Aa1. Input to the integration element F1 at the stage, and outputs of the integration elements F1 to F6 are respectively input to the integration elements F2 to F7 of the next stage via the multipliers Aa2 to Aa7, and outputs from the integration elements F1 to F7. Are added to each other by the adder Cc and then input to the
また、積分要素F2、F4、F6の前段には、加算器Cd1〜Cd3がそれぞれ介在されており、積分要素F3、F5、F7の出力が、1サンプリング周期だけ遅延する遅延器D2〜D4および乗算器Ac1〜Ac3をそれぞれ介して、第1段目の乗算器Aa1の前段に介在されている加算器Cd1〜Cd3にそれぞれ負帰還される3つの部分負帰還ループが形成されている。 Further, adders Cd1 to Cd3 are interposed in front of the integration elements F2, F4, and F6, respectively, and delay elements D2 to D4 that delay the outputs of the integration elements F3, F5, and F7 by one sampling period and multiplications. Three partial negative feedback loops are respectively fed back to the adders Cd1 to Cd3 interposed in the preceding stage of the first-stage multiplier Aa1 through the units Ac1 to Ac3, respectively.
図16には、図15に示す従来のデルタシグマ変調装置の量子化ノイズ分布の周波数特性が示されており、量子化ノイズが高周波帯域側にシフトされて周波数0付近に量子化ノイズが小なる帯域が形成されていると共に、3つの部分負帰還ループにより、3つのディップがそれぞれ形成されている。 FIG. 16 shows the frequency characteristics of the quantization noise distribution of the conventional delta-sigma modulation device shown in FIG. 15, and the quantization noise is shifted to the high frequency band side, and the quantization noise is reduced to near zero. A band is formed and three dips are formed by three partial negative feedback loops.
デルタシグマ変調回路では、量子化ノイズが小なる帯域に入力された信号が重畳されることになるが、付加情報信号発生回路を設け、チャネル情報としてディップが形成された周波数を搬送周波数とする信号を生成し、加算器Ccに入力するように構成することにより、量子化信号の主信号(入力された信号)と共に、チャネル情報をディップが形成された周波数に重畳する信号多重化技術が提案されている(例えば、特許文献1参照)。 In the delta-sigma modulation circuit, the signal input in the band where the quantization noise is small is superimposed. However, the additional information signal generation circuit is provided, and the signal having the carrier frequency at which the dip is formed as the channel information And a signal multiplexing technique for superimposing channel information on the frequency at which the dip is formed together with the main signal (input signal) of the quantized signal. (For example, refer to Patent Document 1).
しかしながら、従来技術では、部分負帰還ループにより形成されるディップは、主信号が重畳される量子化ノイズが小なる帯域に形成されるため、ディップが形成された周波数に重畳する信号のデータ量が制限されてしまい、主信号と同程度のデータ量を有する信号を重畳させることができないという問題点があった。
本発明は斯かる問題点に鑑みてなされたものであり、その目的とするところは、複数の信号をそれぞれ重畳することが可能な量子化ノイズが小なる帯域を離れた周波数帯域に複数形成することができるデルタシグマ変調装置を提供する点にある。 The present invention has been made in view of such problems, and an object of the present invention is to form a plurality of signals in a frequency band apart from a band in which quantization noise capable of superimposing a plurality of signals is small. It is in providing a delta-sigma modulator that can be used.
本発明は上記課題を解決すべく、以下に掲げる構成とした。
本発明のデルタシグマ変調装置は、縦続接続された複数の積分手段と、各積分手段からの出力を加算する加算手段と、当該加算手段からの出力をサンプリング周波数に基づいて量子化して量子化信号を出力する量子化手段と、前記量子化手段からの出力を初段の前記積分手段に負帰還させる負帰還ループとを有し、初段の前記積分手段に入力された入力信号を前記量子化信号に変調するデルタシグマ変調装置であって、複数の前記積分手段は、1サンプリング周期だけ遅延させる遅延器が複数縦続接続され、当該遅延器の個数分のサンプリング周期だけ出力を遅延させる第1の遅延手段と、入力に前記第1の遅延手段からの出力を加算する加算手段とをそれぞれ備え、前記負帰還ループは、前記第1の遅延手段と同数の前記遅延器が縦続接続され、入力を前記第1の遅延手段と同数のサンプリング周期だけ遅延させる第2の遅延手段を介して前記量子化手段からの出力を初段の前記積分手段に負帰還させ、前記量子化手段から出力される前記量子化信号の量子化ノイズの周波数特性における周波数0から周波数fs/2の間に、量子化ノイズが小なる帯域を量子化ノイズが大なる帯域を間に挟んだ折り返し位置に複数形成させることを特徴とする。
In order to solve the above problems, the present invention has the following configuration.
Delta-sigma modulator of the present invention, vertical and continue a plurality of connected integrating means, and adding means for adding outputs from each integrating means, the output from the adding means is quantized based on the sampling frequency Quantum A quantizing means for outputting a quantized signal; and a negative feedback loop for negatively feeding back the output from the quantizing means to the integrating means at the first stage, and the quantizing of the input signal input to the integrating means at the first stage In the delta-sigma modulation apparatus that modulates a signal, the plurality of integrating means includes a plurality of delay units that are cascaded by one sampling period , and a first delay unit that delays an output by a sampling period corresponding to the number of the delay units . delay means, each comprise addition means for adding the output from said first delay means to the input, the negative feedback loop, cascaded first delay means and the same number of the delay units The output from the quantizing means is negatively fed back to the integrating means in the first stage via the second delay means for delaying the input by the same number of sampling periods as the first delay means, and the output from the quantizing means In the frequency characteristic of the quantization noise of the quantized signal, a plurality of bands where the quantization noise is small are formed between the
さらに、本発明のデルタシグマ変調装置は、前記第1の遅延手段および前記第2の遅延手段は、1サンプリング周期だけ遅延させる遅延器が2個縦続接続され、2サンプリング周期だけ遅延させる遅延手段であり、前記量子化手段から出力される前記量子化信号の量子化ノイズの周波数特性において周波数0付近の帯域と周波数fs/2付近の帯域とに量子化ノイズが小なる帯域が形成されることを特徴とする。
Further, in the delta-sigma modulation apparatus according to the present invention, the first delay means and the second delay means are delay means for delaying only two sampling periods by cascading two delay elements that delay one sampling period. And in the frequency characteristics of the quantization noise of the quantized signal output from the quantization means, a band where the quantization noise is reduced is formed in a band near the
さらに、本発明のデルタシグマ変調装置は、前記第1の遅延手段および前記第2の遅延手段は、1サンプリング周期だけ遅延させる遅延器が4個縦続接続され、4サンプリング周期だけ遅延させる遅延手段であり、前記量子化手段から出力される前記量子化信号の量子化ノイズの周波数特性において周波数0付近の帯域と周波数fs/4付近の帯域と周波数fs/2付近の帯域とに量子化ノイズが小なる帯域が形成されることを特徴とする。
Further, in the delta-sigma modulation apparatus according to the present invention, the first delay means and the second delay means are connected by four delay devices that delay one sampling period , and delay means that delays four sampling periods. Yes, in the frequency characteristics of the quantization noise of the quantized signal output from the quantization means, the quantization noise is small in a band near
本発明のデルタシグマ変調装置は、出力を複数サンプリング周期だけ遅延させる第1の遅延手段と入力に遅延手段からの出力を加算する加算手段とを備えた積分手段を複数縦続接続すると共に、各積分手段からの出力を加算する加算手段からの出力を量子化手段によってサンプリング周波数fsに基づいて量子化して量子化信号に変調し、入力を第1の遅延手段と同数のサンプリング周期だけ遅延させる第2の遅延手段を介して量子化手段からの出力を初段の積分手段に負帰還させるように構成することにより、量子化手段から出力される量子化信号の量子化ノイズの周波数特性において、複数の信号をそれぞれ重畳することが可能な量子化ノイズが小なる帯域を離れた周波数帯域に複数形成することができるため、複数の量子化ノイズが小なる複数の帯域にそれぞれ異なる信号を重畳させることができ、複数の信号が多重化された量子化信号を作成することができるという効果を奏する。また、本発明のデルタシグマ変調装置によって形成される量子化ノイズが小なる帯域は、量子化ノイズが大なる帯域を間に挟んだ折り返し位置、すなわちfs*k/N(Nは自然数、kは0≦k<(N+1)/2の範囲にある整数)にある周波数帯域にそれぞれ形成されるため、同程度のデータ量を有する複数の信号をそれぞれ重畳させることができる。さらに、部分負帰還させるための積分手段を増やしてディップを作成する場合、安定化のため係数を再設計する必要があるが、本発明のデルタシグマ変調装置においては、第1の遅延手段および第2の遅延手段における遅延時間を変更するだけであるため、従来法で設計された係数がそのまま利用でき、設計が容易である。 The delta-sigma modulation apparatus of the present invention includes a plurality of integrating means each including a first delay means for delaying an output by a plurality of sampling periods and an adding means for adding an output from the delay means to an input, The output from the adding means for adding the outputs from the means is quantized by the quantizing means based on the sampling frequency fs and modulated into a quantized signal, and the input is delayed by the same number of sampling periods as the first delay means. In the frequency characteristic of the quantization noise of the quantized signal output from the quantizing means, a plurality of signals are output by negatively feeding back the output from the quantizing means via the delay means. Can be formed in a frequency band apart from the band where the quantization noise that can be superimposed on each other is small. That a plurality of each can be superimposed with different signals in the band, an effect that a plurality of signals can be created quantized signals multiplexed. Further, the band where the quantization noise formed by the delta-sigma modulation apparatus of the present invention is small is the folding position sandwiching the band where the quantization noise is large, that is, fs * k / N (N is a natural number, k is Since each frequency band is an integer in the range of 0 ≦ k <(N + 1) / 2), it is possible to superimpose a plurality of signals having the same amount of data. Furthermore, when creating a dip by increasing integration means for partial negative feedback, it is necessary to redesign the coefficients for stabilization. In the delta-sigma modulation device of the present invention, the first delay means and Since only the delay time in the second delay means is changed, the coefficient designed by the conventional method can be used as it is, and the design is easy.
さらに、本発明のデルタシグマ変調装置においては、入力を複数サンプリング周期だけ遅延させる第1の遅延手段および第2の遅延手段として、1サンプリング周期だけ遅延させる遅延手段が複数縦続接続されたものを用いるように構成することにより、1サンプリング周期だけ遅延させる遅延手段を複数重ねるだけで、形成される量子化ノイズが小なる帯域の数を適宜設定することができ、設計が容易であるという効果を奏する。 Furthermore, in the delta-sigma modulation apparatus of the present invention, the first delay means for delaying the input by a plurality of sampling periods and the second delay means using a structure in which a plurality of delay means for delaying by one sampling period are connected in cascade. With this configuration, it is possible to appropriately set the number of bands in which the quantization noise to be formed is small by simply overlapping a plurality of delay means for delaying by one sampling period, and there is an effect that the design is easy. .
さらに、本発明のデルタシグマ変調装置においては、2サンプリング周期だけ遅延させる第1の遅延手段および第2の遅延手段を用い、量子化手段から出力される量子化信号の量子化ノイズの周波数特性において周波数0付近の帯域と周波数fs/2付近の帯域とに量子化ノイズが小なる帯域を形成するように構成することにより、”+1、−1”との反復である2値のみで表される方形波状のキャリア信号を用いるだけで、周波数fs/2付近の量子化ノイズが小なる帯域に重畳する信号を簡単に周波数シフトさせることができるという効果を奏する。
Furthermore, in the delta-sigma modulation device of the present invention, the first delay means and the second delay means that are delayed by two sampling periods are used, and the frequency characteristics of the quantization noise of the quantized signal output from the quantizing means are used. By forming a band in which the quantization noise is small in a band near the
さらに、本発明のデルタシグマ変調装置においては、4サンプリング周期だけ遅延させる第1の遅延手段および第2の遅延手段を用い、量子化手段から出力される量子化信号の量子化ノイズの周波数特性において周波数0付近の帯域と周波数fs/4付近の帯域と周波数fs/2付近の帯域とに量子化ノイズが小なる帯域を形成するように構成することにより、”+1、−1”の反復である2値のみで表される方形波状のキャリア信号を用いるだけで、周波数fs/2付近の量子化ノイズが小なる帯域に重畳する信号を簡単に周波数シフトさせることができると共に、”+1、+1、−1、−1”との反復である2値のみで表される方形波状のキャリア信号を用いるだけで、周波数fs/4付近の量子化ノイズが小なる帯域に重畳する信号を簡単に周波数シフトさせることができるという効果を奏する。
Furthermore, in the delta-sigma modulation apparatus of the present invention, the first delay means and the second delay means that are delayed by four sampling periods are used, and the frequency characteristics of the quantization noise of the quantized signal output from the quantizing means are used. It is a repetition of “+1, −1” by forming a band in which quantization noise is reduced in a band near
以下、本発明の実施の形態を図面に基づいて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は、本発明に係るデルタシグマ変調装置の実施の形態の電気的構成を示すブロック図であり、図2は、図1に示す遅延器の構成例を示すブロック図であり、図3は、本発明に係るデルタシグマ変調装置の実施の形態における量子化ノイズ分布の周波数特性を示すグラフであり、図4は、デルタシグマ変調回路をモデル化したブロック図であり、図5は、図4に示すデルタシグマ変調回路から出力される量子化信号の量子化ノイズ分布の周波数特性を説明するための説明図であり、図6は、2サンプリング周期だけ遅延する遅延器を用いた2次のデルタシグマ変調装置をモデル化したブロック図であり、図7は、図6に示す2次のデルタシグマ変調装置から出力される量子化信号の量子化ノイズ分布の周波数特性を示すグラフである。 FIG. 1 is a block diagram showing an electrical configuration of an embodiment of a delta-sigma modulation apparatus according to the present invention, FIG. 2 is a block diagram showing a configuration example of a delay device shown in FIG. 1, and FIG. FIG. 4 is a graph showing frequency characteristics of quantization noise distribution in the embodiment of the delta-sigma modulation apparatus according to the present invention, FIG. 4 is a block diagram modeling a delta-sigma modulation circuit, and FIG. FIG. 6 is an explanatory diagram for explaining the frequency characteristics of the quantization noise distribution of the quantized signal output from the delta sigma modulation circuit shown in FIG. 6, and FIG. 6 shows a second-order delta using a delay device that is delayed by two sampling periods. FIG. 7 is a block diagram modeling the sigma modulator, and FIG. 7 is a graph showing the frequency characteristics of the quantization noise distribution of the quantized signal output from the second-order delta sigma modulator shown in FIG.
本実施の形態のデルタシグマ変調装置1は、図1を参照すると、入力端子P1に入力信号Xとして入力されるアナログ信号又はマルチビットで表されるデジタル信号を、異なるN種類(Nは整数)の代表値で表される信号に量子化信号に変換し、変換した量子化信号を出力信号Yとして出力端子P2から出力するn次(n:1以上の整数)のデルタシグマ変調回路であり、相互に縦続接続されたn個の積分要素Fa1,…,Fanと、各積分要素Fa1〜Fanの前段にそれぞれ介在された乗算器Aa1〜Aanとを有している。各積分要素Fa1〜Fanは、出力をmサンプリング周期(Ts:1/サンプル周波数fs)(m:2以上の整数)だけ遅延する遅延器Da1〜Danと、入力に遅延器Da1〜Danからの出力を加算して出力する加算器Ca1〜Canとを備えてそれぞれ構成されており、従って、前段側からの入力信号にmサンプリング周期だけ以前の出力信号が加算されて、次段側への出力信号が作成される。
Referring to FIG. 1, the delta-
第1段目の積分要素Fa1には、入力端子P1に入力信号Xとして入力されたアナログ信号又はマルチビットデジタル信号が、加算器Cbと第1段目の乗算器Aa1とを介して入力され、各積分要素Fa1〜Fa(n−1)の出力は、乗算器Aa2〜Aanを介して次段の積分要素Fa2〜Fanにそれぞれ入力され、各積分要素Fa1〜Fanからの出力は、加算器Ccで相互に加算された後、量子化器10に入力される。量子化器10は、入力された信号を異なるN種類(Nは整数)の代表値で表される信号に量子化信号に変換する機能を有するものであり、本実施の形態では、入力された信号を2種類(+1とー1)の代表値で表される信号(1ビット信号)に変換する。具体的には、サンプル周波数fs毎に加算器Ccからの出力と予め定める値、例えば0レベルとを比較し、加算器Ccからの出力が予め定める値、例えば0レベル以上であるときには出力端子P2への出力信号Yを「1」とし、予め定める値未満であるときには「−1」とする。また、量子化器10からの出力信号Yは、mサンプリング周期だけ遅延する遅延器Dbおよび乗算器Abを介して、第1段目の乗算器Aa1の前段に介在されている加算器Cbに負帰還されている。
An analog signal or a multi-bit digital signal input as the input signal X to the input terminal P1 is input to the first-stage integration element Fa1 via the adder Cb and the first-stage multiplier Aa1. The outputs of the integration elements Fa1 to Fa (n−1) are respectively input to the integration elements Fa2 to Fan of the next stage via the multipliers Aa2 to Aan, and the outputs from the integration elements Fa1 to Fan are added to the adder Cc. Are added to each other and input to the
なお、積分要素Fa1,…,Fanの遅延器Da1〜Danおよび負帰還ループの遅延器Dbとしては、例えば、図2に示すように、出力を1サンプリング周期だけ遅延する遅延器Dをm個縦続接続したものを用いることができる。 As the delay elements Da1 to Dan of the integration elements Fa1,..., Fan and the delay element Db of the negative feedback loop, for example, as shown in FIG. 2, m delay elements D that delay the output by one sampling period are cascaded. A connected one can be used.
積分要素Fa1,…,Fanの遅延器Da1〜Danおよび負帰還ループの遅延器Dbの代わりに、出力を1サンプリング周期だけ遅延する遅延器Dを用いた従来のデルタシグマ変調回路は、図16に示すように、量子化ノイズを高周波帯域側にシフトするデルタシグマ変調回路に特有のノイズシェーピング効果を有することになるが、本実施の形態のデルタシグマ変調装置1は、図3(a)〜(c)に示すように、周波数分布上で量子化ノイズが小なる帯域が複数箇所形成される。図3(a)は、2個の遅延器Dを縦続接続した、2サンプリング周期だけ遅延する遅延器Da1〜Danおよび遅延器Dbを用いた場合の量子化ノイズ分布の周波数特性が示されており、周波数fs/2付近に新たな量子化ノイズが小なる帯域が形成され、周波数fs/4で折り返した位置に、2箇所の量子化ノイズが小なる帯域が形成される。図3(b)は、3個の遅延器Dを縦続接続した、3サンプリング周期だけ遅延する遅延器Da1〜Danおよび遅延器Dbを用いた場合の量子化ノイズ分布の周波数特性が示されており、周波数fs/3付近に新たな量子化ノイズが小なる帯域が形成され、周波数fs/6で折り返した位置に、2箇所の量子化ノイズが小なる帯域が形成される。図3(c)は、4個の遅延器Dを縦続接続した、4サンプリング周期だけ遅延する遅延器Da1〜Danおよび遅延器Dbを用いた場合の量子化ノイズ分布の周波数特性が示されており、周波数fs/4付近と、周波数fs/2付近に新たな量子化ノイズが小なる帯域が形成され、周波数fs/8と周波数fs/4とで折り返したそれぞれの位置に、3箇所の量子化ノイズが小なる帯域が形成される。このようにm=2n個の遅延器Dを縦続接続した、2nサンプリング周期だけ遅延する遅延器Da1〜Danおよび遅延器Db、もしくは、m=2n+1個の遅延器Dを縦続接続した、2n+1サンプリング周期だけ遅延する遅延器Da1〜Danおよび遅延器Dbm=2n+1サンプル遅延器を用いることで、周波数分布上で量子化ノイズが小なる帯域が、量子化ノイズが大なる帯域を間に挟んだ折り返し位置、すなわちfs*k/N(Nは自然数、kは0≦k<(N+1)/2の範囲にある整数)にある周波数帯域にn+1箇所形成されることになる。
FIG. 16 shows a conventional delta-sigma modulation circuit using a delay device D that delays the output by one sampling period instead of the delay devices Da1 to Dan of the integration elements Fa1,..., Fan and the delay device Db of the negative feedback loop. As shown, the noise shaping effect peculiar to the delta sigma modulation circuit that shifts the quantization noise to the high frequency band side is provided, but the delta
次に、デルタシグマ変調回路をモデル化した図4に示すブロック図を用いて、本実施の形態のデルタシグマ変調装置1における量子化ノイズ分布の周波数特性を検証する。なお、図4において、Gは、積分要素Fa1,…,Fanに、Hは、遅延器Dbにそれぞれ対応すると共に、量子化器10には、各帯域において均一なノイズNが加わるものする。
Next, the frequency characteristic of the quantization noise distribution in the delta
図4に示すモデルにおいて、ノイズNの伝達関数Qは、Q=G/(1+GH)で、入力信号xの伝達関数Pは、P=1/(1+GH)でそれぞれ表すことができ、P=1の場合には、G=1/Q、H=1−Qとなる。 In the model shown in FIG. 4, the transfer function Q of the noise N can be expressed by Q = G / (1 + GH), and the transfer function P of the input signal x can be expressed by P = 1 / (1 + GH), where P = 1. In this case, G = 1 / Q and H = 1-Q.
ここで、1次のデルタシグマ変調回路において、図5(a)に示すような高周波帯域側にシフトする量子化ノイズ分布の周波数特性は、Q=(1−Z−1)で表すことができ、G=1/(1−Z−1)、H=Z−1となり、積分要素Fa1,…,Fanの遅延器Da1〜Danおよび負帰還ループの遅延器Dbの代わりに、出力を1サンプリング周期だけ遅延する遅延器Dを用いた従来のデルタシグマ変調回路に相当する。 Here, in the first-order delta-sigma modulation circuit, the frequency characteristic of the quantization noise distribution shifted to the high frequency band side as shown in FIG. 5A can be expressed by Q = (1-Z −1 ). , G = 1 / (1-Z −1 ), H = Z −1 , and instead of the delay elements Da1 to Dan of the integration elements Fa1,... This corresponds to a conventional delta-sigma modulation circuit using a delay device D that is delayed by a delay time.
これに対し、1次のデルタシグマ変調回路において、図5(b)に示すような低周波数帯域と周波数fs/2付近の帯域とに量子化ノイズが小なる帯域が形成される量子化ノイズ分布の周波数特性は、Q=(1−Z−1)(1+Z−1)で表すことができ、G=1/(1−Z−2)、H=Z−2となり、2個の遅延器Dを縦続接続した、2サンプリング周期だけ遅延する遅延器Da1〜Danおよび遅延器Dbを用いた1次の本実施の形態のデルタシグマ変調装置1に相当する。
On the other hand, in the first-order delta-sigma modulation circuit, a quantization noise distribution in which a band in which the quantization noise is small is formed in a low frequency band and a band near the frequency fs / 2 as shown in FIG. Can be expressed by Q = (1-Z −1 ) (1 + Z −1 ), G = 1 / (1-Z −2 ), H = Z −2 , and two delay devices D Corresponds to the first-order delta-
また、2次のデルタシグマ変調回路において、図5(c)に示すような低周波数帯域と周波数fs/2付近の帯域とに量子化ノイズが小なる帯域が形成される量子化ノイズ分布の周波数特性は、Q=(1−Z−1)2(1+Z−1)2で表すことができ、G=1/(1−Z−2)2、H=1−(1−Z−2)2となり、2個の遅延器Dを縦続接続した、2サンプリング周期だけ遅延する遅延器Da1〜Danおよび遅延器Dbを用いた本実施の形態における2次のデルタシグマ変調装置1に相当する。
Further, in the second-order delta-sigma modulation circuit, the frequency of the quantization noise distribution in which a band in which the quantization noise is small is formed between the low frequency band and the band near the frequency fs / 2 as shown in FIG. The characteristic can be represented by Q = (1-Z- 1 ) 2 (1 + Z- 1 ) 2 , G = 1 / (1-Z- 2 ) 2 , H = 1- (1-Z- 2 ) 2. This corresponds to the second-order delta-
2次のデルタシグマ変調装置1は、図6に示すようにモデル化することができ、図6に示すモデルを用い、サンプリング周波数fs=2.8MHzでシミュレートした量子化ノイズ分布の周波数特性は、図7に示すように、低周波数(0)帯域と周波数fs/2=1.4MHz付近の帯域とに量子化ノイズが小なる帯域が形成されることが実証された。
The second-order delta-
次に、本実施の形態における7次のデルタシグマ変調装置2について図8および図9を参照して詳細に説明する。
図8は、本実施の形態における7次のデルタシグマ変調装置の構成を示すブロック図であり、図9は、図8に示す7次のデルタシグマ変調装置から出力される量子化信号の量子化ノイズ分布の周波数特性を示すグラフである。
Next, the seventh-order delta-
FIG. 8 is a block diagram showing the configuration of the 7th-order delta-sigma modulation apparatus in this embodiment, and FIG. 9 shows the quantization of the quantized signal output from the 7th-order delta-sigma modulation apparatus shown in FIG. It is a graph which shows the frequency characteristic of noise distribution.
デルタシグマ変調装置2は、図8を参照すると、相互に縦続接続された7個の積分要素Fa1,…,Fa7と、各積分要素Fa1〜Fa7の前段にそれぞれ介在された乗算器Aa1〜Aa7とを有している。各積分要素Fa1〜Fa7は、出力をmサンプリング周期(Ts:1/サンプル周波数fs)(m:2以上の整数)だけ遅延する遅延器と、当該遅延器からの出力を入力に加算して出力する加算器とを備えてそれぞれ構成されており、従って、前段側からの入力信号にmサンプリング周期だけ以前の出力信号が加算されて、次段側への出力信号が作成される。
Referring to FIG. 8, the delta
第1段目の積分要素Fa1には、入力端子P1に入力信号Xとして入力されたアナログ信号又はマルチビットデジタル信号が、加算器Cbと第1段目の乗算器Aa1とを介して、第1段目の積分要素Fa1に入力され、各積分要素Fa1〜Fa6の出力は、乗算器Aa2〜Aa7を介して次段の積分要素Fa2〜Fa7にそれぞれ入力され、各積分要素Fa1〜Fa7からの出力は、加算器Ccで相互に加算された後、量子化器10に入力される。量子化器10は、サンプル周波数fs毎に加算器Ccからの出力と予め定める値、例えば0レベルとを比較し、加算器Ccからの出力が予め定める値、例えば0レベル以上であるときには出力端子P2への出力信号Yを「1」とし、予め定める値未満であるときには「−1」とする。また、量子化器10からの出力信号Yは、mサンプリング周期だけ遅延する遅延器Dbおよび乗算器Abを介して、第1段目の乗算器Aa1の前段に介在されている加算器Cbに負帰還されている。
An analog signal or a multi-bit digital signal input as the input signal X to the input terminal P1 is input to the first stage integration element Fa1 via the adder Cb and the first stage multiplier Aa1. Input to the integration element Fa1 of the stage, and outputs of the integration elements Fa1 to Fa6 are respectively input to the integration elements Fa2 to Fa7 of the next stage via the multipliers Aa2 to Aa7, and are output from the integration elements Fa1 to Fa7. Are added to each other by the adder Cc and then input to the
また、積分要素Fa2、Fa4、Fa6の前段には、加算器Cd1〜Cd3がそれぞれ介在されており、積分要素Fa3、Fa5、Fa7の出力が、mサンプリング周期だけ遅延する遅延器Dc1〜Dc3および乗算器Ac1〜Ac3をそれぞれ介して、第1段目の乗算器Aa1の前段に介在されている加算器Cd1〜Cd3にそれぞれ負帰還される3つの部分負帰還ループが形成されている。 Further, adders Cd1 to Cd3 are interposed in front of the integration elements Fa2, Fa4, and Fa6, respectively, and delay elements Dc1 to Dc3 in which outputs of the integration elements Fa3, Fa5, and Fa7 are delayed by m sampling periods and multiplications. Three partial negative feedback loops are respectively fed back to the adders Cd1 to Cd3 interposed in the preceding stage of the first-stage multiplier Aa1 through the units Ac1 to Ac3, respectively.
図9は、4個の遅延器Dを縦続接続した、4サンプリング周期だけ遅延する遅延器Da1〜Dan、遅延器Dbおよび遅延器Dc1、Dc2、Dc3を用いたデルタシグマ変調装置2の量子化ノイズ分布の周波数特性が示されており、周波数fs/4付近と、周波数fs/2付近に新たな量子化ノイズが小なる帯域が形成され、周波数fs/8と周波数fs/4とで折り返したそれぞれの位置に、3箇所の量子化ノイズが小なる帯域が形成されていると共に、3つの部分負帰還ループにより、量子化ノイズが小なる各帯域における量子化ノイズ分布の立ち上がりおよび立ち下がりに3つのディップがそれぞれ形成されている。ディップの形状は、各乗算器Aa1〜Aa7、乗算器AbおよびAc1〜Ac3の乗算係数を適宜選択することで変更することができ、有効周波数帯域となる量子化ノイズが小なる各帯域の幅と、帯域内でのダイナミックレンジを適宜設定することが可能になる。
FIG. 9 shows the quantization noise of the delta-
次に、本実施の形態のデルタシグマ変調装置1を用いて信号を多重化する信号多重化装置について図10乃至図14を参照して詳細に説明する。
図10は、本発明に係るデルタシグマ変調装置の実施の形態を用いて信号を多重化する信号多重化装置の構成を示すブロック図であり、図11は、図10に示す多重化変調装置における多重化変調動作を説明するための説明図であり、図12は、図10に示す分離復調装置における分離復調動作を説明するための説明図であり、図13および図14は、図10に示す多重化変調装置の他の実施の形態の構成を示すブロック図である。
Next, a signal multiplexing apparatus that multiplexes signals using the delta-
FIG. 10 is a block diagram showing a configuration of a signal multiplexing apparatus that multiplexes signals using the embodiment of the delta-sigma modulation apparatus according to the present invention, and FIG. 11 is a block diagram of the multiplexing modulation apparatus shown in FIG. FIG. 12 is an explanatory diagram for explaining the multiplexed modulation operation, FIG. 12 is an explanatory diagram for explaining the demultiplexing and demodulating operation in the demultiplexing apparatus shown in FIG. 10, and FIGS. 13 and 14 are shown in FIG. It is a block diagram which shows the structure of other embodiment of a multiplexing modulation apparatus.
本実施の形態のデルタシグマ変調装置1を用いて信号を多重化する信号多重化装置3は、図10を参照すると、入力端子P11〜P14にそれぞれ入力される4つの入力信号X1〜X4を多重化して量子化信号に変調し、変調した量子化信号を出力する多重化変調装置4と、4つの入力信号X1〜X4が多重化された量子化信号を分離復調させ、出力端子P21から入力信号X1に対応する出力信号Y1を、出力端子P22から入力信号X2に対応する出力信号Y2を、出力端子P23から入力信号X3に対応する出力信号Y3を、出力端子P24から入力信号X4に対応する出力信号Y4をそれぞれ出力する分離復調装置5とからなり、処理装置6によって多重化変調装置4から出力された量子化信号に対して何らかの処理を行うことにより、多重化された4つの入力信号X1〜X4を一括して処理を行うことができるように構成されている。
Referring to FIG. 10, a
多重化変調装置4は、入力端子P11に入力される入力信号X1を量子化信号に変調するデルタシグマ変調装置1aと、入力端子P12に入力される入力信号X2を量子化信号に変調するデルタシグマ変調装置1bと、入力端子P13に入力される入力信号X3を量子化信号に変調するデルタシグマ変調装置1cと、入力端子P14に入力される入力信号X4を量子化信号に変調するデルタシグマ変調装置1dと、キャリア信号を用いてデルタシグマ変調装置1bからの出力を位相・周波数変調する乗算器Ad2と、キャリア信号を用いてデルタシグマ変調装置1cからの出力を位相・周波数変調する乗算器Ad3と、キャリア信号を用いてデルタシグマ変調装置1dからの出力を周波数変調する乗算器Ad4と、デルタシグマ変調装置1aからの出力、乗算器Ad2によって位相・周波数変調されたデルタシグマ変調装置1bからの出力、乗算器Ad3によって位相・周波数変調されたデルタシグマ変調装置1cからの出力および乗算器Ad4によって周波数変調されたデルタシグマ変調装置1dからの出力を加算する加算器Ceと、加算器Ceから出力される多ビット信号を量子化信号に変調するデルタシグマ変調装置1eとからなる。 Multiplexing modulator 4 modulates a delta-sigma modulator 1a for modulating an input signal X 1 that is input to the input terminal P11 to the quantized signal, the input signal X 2 which is input to the input terminal P12 to the quantized signal a delta-sigma modulator 1b, modulates the input signal X 3 input to the input terminal P13 and the delta-sigma modulator 1c for modulating the quantized signal, an input signal X 4 inputted to the input terminal P14 to the quantized signal The delta-sigma modulation device 1d, the multiplier Ad2 that phase-frequency modulates the output from the delta-sigma modulation device 1b using the carrier signal, and the phase-frequency modulation of the output from the delta-sigma modulation device 1c using the carrier signal A multiplier Ad3, a multiplier Ad4 for frequency-modulating the output from the delta-sigma modulation apparatus 1d using the carrier signal, and the delta-sigma modulation apparatus 1 The output from a, the output from the delta-sigma modulation device 1b phase-frequency modulated by the multiplier Ad2, the output from the delta-sigma modulation device 1c phase-frequency modulated by the multiplier Ad3, and the frequency modulated by the multiplier Ad4 The adder Ce for adding the outputs from the delta sigma modulator 1d and the delta sigma modulator 1e for modulating the multi-bit signal output from the adder Ce into a quantized signal.
デルタシグマ変調装置1a〜1dは、4個の遅延器Dを縦続接続した、4サンプリング周期だけ遅延する遅延器Da1〜Dan、遅延器Dbが用いられており、出力される量子化信号は、図3(c)に示すような、周波数0付近と、周波数fs/4付近と、周波数fs/2付近に量子化ノイズが小なる帯域が形成された量子化ノイズ分布の周波数特性を有し、図11に示すように、入力信号X1〜X4が周波数0付近の帯域に重畳される。なお、入力信号X1〜X4は、デルタシグマ変調装置1a〜1dの前段に設けられた図示しない帯域制限ローパスフィルタによって、(fs/2)/3以内に帯域制限されているものとする。
The delta-sigma modulators 1a to 1d use delay units Da1 to Dan and a delay unit Db, which are delayed by four sampling periods, in which four delay units D are connected in cascade, and an output quantized signal is shown in FIG. 3 (c), which has frequency characteristics of a quantization noise distribution in which bands near the
乗算器Ad2は、sin信号によって変調された周波数fs/4のキャリア信号を用いることで、図11に示すように、デルタシグマ変調装置1bから出力される量子化信号に重畳されている入力信号X2を、位相変調させると共に、周波数fs/4に周波数シフトさせる。
The multiplier Ad2 uses the carrier signal having the frequency fs / 4 modulated by the sin signal, so that the input signal X superimposed on the quantized signal output from the delta-
乗算器Ad3は、cos信号によって変調された周波数fs/4のキャリア信号を用いることで、図11に示すように、デルタシグマ変調装置1cから出力される量子化信号に重畳されている入力信号X3を、sin信号に基づいて位相変調された入力信号X2と直交する成分に位相変調させると共に、周波数fs/4に周波数シフトさせる。 The multiplier Ad3 uses the carrier signal with the frequency fs / 4 modulated by the cos signal, and as shown in FIG. 11, the input signal X superimposed on the quantized signal output from the delta-sigma modulation device 1c. 3, causes the phase modulated component orthogonal to the input signal X 2, which is phase-modulated based on the sin signal, is frequency shifted to a frequency fs / 4.
乗算器Ad4は、周波数fs/2のキャリア信号を用いることで、図11に示すように、デルタシグマ変調装置1dから出力される量子化信号に重畳されている入力信号X4を、周波数fs/2に周波数シフトさせる。
Multiplier Ad4, by using the carrier signal of a frequency fs / 2, as shown in FIG. 11, the input signal X 4 superimposed on the quantized signal outputted from the
加算器Ceは、入力信号X1が周波数0付近の量子化ノイズが小なる帯域に重畳されたデルタシグマ変調装置1aからの出力と、sin信号に基づいて位相変調された入力信号X2が周波数fs/4付近の量子化ノイズが小なる帯域に重畳された乗算器Ad2からの出力と、cos信号に基づいて位相変調された入力信号X3が周波数fs/4付近の量子化ノイズが小なる帯域に重畳された乗算器Ad3からの出力と、入力信号X4が周波数fs/2付近の量子化ノイズが小なる帯域に重畳された乗算器Ad4からの出力とを加算する。
Adder Ce is the output from the delta-sigma modulator 1a, the input signal X 1 is superimposed on the band in which quantization noise around
デルタシグマ変調装置1eは、4個の遅延器Dを縦続接続した、4サンプリング周期だけ遅延する遅延器Da1〜Dan、遅延器Dbが用いられており、加算器Ceからの多ビット出力に対してデルタシグマ変調を施すことで、図11に示すような、入力信号X1が周波数0付近の量子化ノイズが小なる帯域に、sin信号に基づいて位相変調された入力信号X2と、cos信号に基づいて位相変調され、入力信号X2に対して直交化された入力信号X3とが周波数fs/4付近の量子化ノイズが小なる帯域に、入力信号X4が周波数fs/2付近の量子化ノイズが小なる帯域にそれぞれ重畳された量子化信号を出力する。 The delta sigma modulation device 1e uses delay units Da1 to Dan and a delay unit Db that are connected by four delay units D and are delayed by four sampling periods. The multi-bit output from the adder Ce by performing delta-sigma modulation, as shown in FIG. 11, the band quantization noise is small near zero input signal X 1 frequency, and the input signal X 2, which is phase-modulated based on sin signal, cos signal based on the phase-modulated, orthogonalized input signal X 3 and the frequency fs / 4 near the quantization noise to the input signal X 2 is the small becomes band, the input signal X 4 is in the vicinity of the frequency fs / 2 A quantized signal superimposed on each band where the quantization noise is small is output.
このように、デルタシグマ変調装置1eの出力は、4つの入力信号X1〜X4が多重化されたデジタル信号である量子化信号となり、伝送路などの影響を受けにくく、エラーに強いという利点を有している。また、処理装置6によって量子化信号に処理(増幅等)を行うことにより、多重化された4つの入力信号X1〜X4を一括して処理すること可能になる。
Thus, the output of the delta-sigma modulator. 1e, four input signals X 1 to X 4 is a quantized signal that is a digital signal multiplexed, hardly affected by the transmission line, an advantage that a strong error have. Further, by performing the processing (amplification, etc.) to the quantized signal by the
分離復調装置5は、キャリア信号を用いてデルタシグマ変調装置1eの出力を位相・周波数変調する乗算器Ae2および乗算器Ae3と、キャリア信号を用いてデルタシグマ変調装置1eの出力を周波数変調する乗算器Ae4と、ベースバンドである周波数0付近の低域帯域のみをアナログ信号として通過させるローパスフィルタ(LBP)51a〜51dとからなる。
The
乗算器Ae2は、sin信号によって変調された周波数fs/4のキャリア信号を用いることで、デルタシグマ変調装置1eから出力される量子化信号に重畳されている入力信号X1〜X4を、位相変調させると共に、周波数シフトさせる。これにより、乗算器Ae2からの出力は、図12に示すように、入力信号X2が周波数0付近の量子化ノイズが小なる帯域に、入力信号X4と入力信号X1とが周波数fs/4付近の量子化ノイズが小なる帯域に、入力信号X2が周波数fs/2付近の量子化ノイズが小なる帯域にそれぞれ重畳された量子化信号となる。
Multiplier Ae2, by using the carrier signal of a frequency fs / 4 which is modulated by the sin signal, an input signal X 1 to X 4 which are superimposed on the quantized signal outputted from the delta sigma modulator 1e, a phase Modulate and frequency shift. Thus, the output from the multiplier Ae2, as shown in FIG. 12, the band input signals X 2 becomes the quantization noise around
乗算器Ae3は、cos信号によって変調された周波数fs/4のキャリア信号を用いることで、デルタシグマ変調装置1eから出力される量子化信号に重畳されている入力信号X1〜X4を、位相変調させると共に、周波数シフトさせる。これにより、乗算器Ae3からの出力は、図12に示すように、入力信号X3が周波数0付近の量子化ノイズが小なる帯域に、入力信号X4と入力信号X1とが周波数fs/4付近の量子化ノイズが小なる帯域に、入力信号X3が周波数fs/2付近の量子化ノイズが小なる帯域にそれぞれ重畳された量子化信号となる。
Multiplier Ae3, by using the carrier signal of a frequency fs / 4 modulated by cos signal, an input signal X 1 to X 4 which are superimposed on the quantized signal outputted from the delta sigma modulator 1e, a phase Modulate and frequency shift. Thus, the output from the multiplier Ae3, as shown in FIG. 12, the band input signals X 3 becomes the quantization noise around
乗算器Ae4は、周波数fs/2のキャリア信号を用いることで、デルタシグマ変調装置1eから出力される量子化信号に重畳されている入力信号X1〜X4を、周波数シフトさせる。これにより、乗算器Ae4からの出力は、図12に示すように、入力信号X4が周波数0付近の量子化ノイズが小なる帯域に、入力信号X2と入力信号X3とが周波数fs/4付近の量子化ノイズが小なる帯域に、入力信号X1が周波数fs/2付近の量子化ノイズが小なる帯域にそれぞれ重畳された量子化信号となる。 Multiplier Ae4, by using the carrier signal of a frequency fs / 2, the input signal X 1 to X 4 which are superimposed on the quantized signal outputted from the delta sigma modulator 1e, is frequency shifted. Thus, the output from the multiplier Ae4, as shown in FIG. 12, the band quantization noise is small near zero input signal X 4 frequency, the input signal X 2 and the input signal X 3 and the frequency fs / band quantization noise is small in the vicinity of 4, the input signal X 1 frequency fs / 2 near the quantization noise is respectively superimposed quantized signal into small becomes bands.
ローパスフィルタ(LBP)51aは、デルタシグマ変調装置1eの出力における周波数0付近の帯域のみをアナログ信号として通過させることで、図12に示すように、デルタシグマ変調装置1eの出力から入力信号X1のみをアナログ信号として取り出し、出力端子P21から出力信号Y1として出力する。
The low-pass filter (LBP) 51a passes only the band near the
ローパスフィルタ(LBP)51bは、乗算器Ae2の出力における周波数0付近の帯域のみをアナログ信号として通過させることで、図12に示すように、乗算器Ae2の出力から入力信号X2のみをアナログ信号として取り出し、出力端子P22から出力信号Y2として出力する。 A low-pass filter (LBP) 51b are only band around zero frequency at the output of the multiplier Ae2 by passing an analog signal, as shown in FIG. 12, the analog signal only input signals X 2 from the output of the multiplier Ae2 extraction as outputs from the output terminal P22 as an output signal Y 2.
ローパスフィルタ(LBP)51cは、乗算器Ae3の出力における周波数0付近の帯域のみをアナログ信号として通過させることで、図12に示すように、乗算器Ae3の出力から入力信号X3のみをアナログ信号として取り出し、出力端子P23から出力信号Y3として出力する。 A low-pass filter (LBP) 51c are only band around zero frequency at the output of the multiplier Ae3 by passing an analog signal, as shown in FIG. 12, the analog signal only the input signal X 3 from the output of the multiplier Ae3 extraction as outputs from the output terminal P23 as an output signal Y 3.
ローパスフィルタ(LBP)51dは、乗算器Ae4の出力における周波数0付近の帯域のみをアナログ信号として通過させることで、図12に示すように、乗算器Ae4の出力から入力信号X4のみをアナログ信号として取り出し、出力端子P23から出力信号Y4として出力する。 A low-pass filter (LBP) 51d is only band around zero frequency at the output of the multiplier Ae4 by passing an analog signal, as shown in FIG. 12, the analog signal only the input signal X 4 from the output of the multiplier Ae4 extraction as outputs from the output terminal P23 as an output signal Y 4.
このように、乗算器Ae2〜Ae4と、ローパスフィルタ(LBP)51a〜51dとからなる簡単な構成の分離復調装置5によって、多重化変調装置4から出力される量子化信号に多重化された4つの入力信号X1〜X4を簡単に分離させることができる。
As described above, 4 is multiplexed into the quantized signal output from the
なお、入力信号X1〜X4の多重化には、図14に示すように、多重化変調装置4の構成からデルタシグマ変調装置1a〜1dを省略した多重化変調装置41を用いても良い。すなわち、多重化変調装置41は、キャリア信号を用いて入力端子P12に入力される入力信号X2を位相・周波数変調する乗算器Ad2と、キャリア信号を用いて入力端子P13に入力される入力信号X3を位相・周波数変調する乗算器Ad3と、キャリア信号を用いて入力端子P14に入力される入力信号X4を周波数変調する乗算器Ad3と、入力端子P11に入力される入力信号X1、乗算器Ad2によって位相・周波数変調された入力信号X2、乗算器Ad3によって位相・周波数変調された入力信号X3および乗算器Ad4によって周波数変調された入力信号X4を加算する加算器Ceと、加算器Ceから出力される多ビット信号を量子化信号に変調するデルタシグマ変調装置1eとからなり、図14に示すように、入力信号X1〜X4を量子化信号に変調しない状態で加算し、デルタシグマ変調装置1eによって多重化された量子化信号に変調させるように構成されている。
For multiplexing the input signals X 1 to X 4 , as shown in FIG. 14, a
また、入力信号X1〜X4の多重化には、図15に示すように、多重化変調装置4の構成におけるデルタシグマ変調装置1a〜1dの代わりに、入力信号X1〜X4をそれぞれ量子化信号に変調する従来のデルタシグマ変調回路20a〜20dと、デルタシグマ変調回路20a〜20dから出力される量子化信号における量子化ノイズ分布の周波数特性を、デルタシグマ変調装置1a〜1dから出力される量子化信号における量子化ノイズ分布の周波数特性と同様になるように加工するフィルタ51a〜51dを備えた多重化変調装置42を用いても良い。
Also, the multiplexing of the input signals X 1 to X 4, as shown in FIG. 15, in place of the delta-sigma modulator 1a~1d in the configuration of the multiplexing
さらに、本実施の形態では、4個の遅延器Dを縦続接続した、4サンプリング周期だけ遅延する遅延器Da1〜Dan、遅延器Dbが用いられ、周波数0付近と、周波数fs/4付近と、周波数fs/2付近との3箇所に量子化ノイズが小なる帯域が形成された量子化ノイズ分布の周波数特性を有するデルタシグマ変調装置1a〜1eによって、4つの入力信号X1〜X4を多重化するように構成したが、遅延器Dの縦続接続数を変更することにより、量子化ノイズ分布の周波数特性における量子化ノイズが小なる帯域の数を任意に設定することができ、量子化ノイズが小なる帯域に重畳して多重化する入力信号数も任意に設定することができる。
Further, in the present embodiment, delay devices Da1 to Dan and delay device Db, which are connected by four delay devices D in cascade and are delayed by four sampling periods, are used, and the vicinity of
さらに、本実施の形態では、周波数fs/4付近の量子化ノイズが小なる帯域に直交化させた入力信号X2、X3の2つの信号を重畳させるように構成したが、周波数fs/4付近の量子化ノイズが小なる帯域に、位相変調を施すことなく、入力信号X2のみを重畳させるようにしても良い。 Furthermore, in the present embodiment, the two signals of the input signals X 2 and X 3 that are orthogonalized in a band where the quantization noise near the frequency fs / 4 is reduced are superimposed, but the frequency fs / 4 is used. band quantization noise is small in the vicinity, without performing the phase modulation, may be to superimpose only the input signal X 2.
以上説明したように、本実施の形態によれば、出力を複数サンプリング周期だけ遅延させる遅延器Da1〜Danと入力に遅延器Da1〜Danからの出力を加算する加算器Ca1〜Canとを備えた積分要素Fa1〜Fanを複数縦続接続すると共に、各積分要素Fa1〜Fanからの出力を加算する加算器Ccからの出力を量子化器10によってサンプリング周波数fsに基づいて量子化して量子化信号に変調し、入力を遅延器Da1〜Danと同数のサンプリング周期だけ遅延させる遅延器Dbを介して量子化器10からの出力を初段の積分要素Fa1に負帰還させるように構成することにより、量子化器10から出力される量子化信号の量子化ノイズの周波数特性において、複数の信号をそれぞれ重畳することが可能な量子化ノイズが小なる帯域を離れた周波数帯域に複数形成することができるため、複数の量子化ノイズが小なる複数の帯域にそれぞれ異なる信号を重畳させることができ、複数の信号が多重化された量子化信号を作成することができるという効果を奏する。また、本発明のデルタシグマ変調装置によって形成される量子化ノイズが小なる帯域は、量子化ノイズが大なる帯域を間に挟んだ折り返し位置、すなわちfs*k/N(Nは自然数、kは0≦k<(N+1)/2の範囲にある整数)にある周波数帯域に形成されるため、同程度のデータ量を有する複数の信号をそれぞれ重畳させることができる。さらに、部分負帰還させるための積分要素を増やしてディップを作成する場合、安定化のため係数を再設計する必要があるが、本発明のデルタシグマ変調装置においては、遅延器Da1〜Dan、Dbにおける遅延時間を変更するだけであるため、従来法で設計された係数がそのまま利用でき、設計が容易である。
As described above, according to the present embodiment, the delay devices Da1 to Dan that delay the output by a plurality of sampling periods and the adders Ca1 to Can that add the outputs from the delay devices Da1 to Dan to the input are provided. A plurality of integration elements Fa1 to Fan are connected in cascade, and the output from the adder Cc that adds the outputs from the integration elements Fa1 to Fan is quantized by the
さらに、本実施の形態によれば、入力を複数サンプリング周期だけ遅延させる遅延器Da1〜Dan、Dbとして、1サンプリング周期だけ遅延させる遅延器が複数縦続接続されたものを用いるように構成することにより、1サンプリング周期だけ遅延させる遅延器を複数重ねるだけで、形成される量子化ノイズが小なる帯域の数を適宜設定することができ、設計が容易であるという効果を奏する。 Furthermore, according to the present embodiment, the delay units Da1 to Dan, Db that delay the input by a plurality of sampling periods are configured so that a plurality of delay elements that are delayed by one sampling period are connected in cascade. By simply overlapping a plurality of delay devices that are delayed by one sampling period, the number of bands in which the formed quantization noise is reduced can be set as appropriate, and the design is easy.
さらに、本実施の形態によれば、2サンプリング周期だけ遅延させる遅延器Da1〜Dan、Dbを用い、量子化器10から出力される量子化信号の量子化ノイズの周波数特性において周波数0付近の帯域と周波数fs/2付近の帯域とに量子化ノイズが小なる帯域を形成するように構成することにより、”+1、−1”との反復である2値のみで表される方形波状のキャリア信号を用いるだけで、周波数fs/2付近の量子化ノイズが小なる帯域に重畳する信号を簡単に周波数シフトさせることができるという効果を奏する。
Furthermore, according to the present embodiment, the delay devices Da1 to Dan, Db that are delayed by two sampling periods are used, and the frequency characteristic of the quantization noise of the quantized signal output from the
さらに、本実施の形態によれば、4サンプリング周期だけ遅延させる遅延器Da1〜Dan、Dbを用い、量子化器10から出力される量子化信号の量子化ノイズの周波数特性において周波数0付近の帯域と周波数fs/4付近の帯域と周波数fs/2付近の帯域とに量子化ノイズが小なる帯域を形成するように構成することにより、”+1、−1”の反復である2値のみで表される方形波状のキャリア信号を用いるだけで、周波数fs/2付近の量子化ノイズが小なる帯域に重畳する信号を簡単に周波数シフトさせることができると共に、”+1、+1、−1、−1”との反復である2値のみで表される方形波状のキャリア信号を用いるだけで、周波数fs/4付近の量子化ノイズが小なる帯域に重畳する信号を簡単に周波数シフトさせることができるという効果を奏する。
Furthermore, according to the present embodiment, the delay units Da1 to Dan and Db that are delayed by four sampling periods are used, and the frequency characteristic of the quantization noise of the quantized signal output from the
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。 Note that the present invention is not limited to the above-described embodiments, and it is obvious that the embodiments can be appropriately changed within the scope of the technical idea of the present invention. In addition, the number, position, shape, and the like of the constituent members are not limited to the above-described embodiment, and can be set to a suitable number, position, shape, and the like in practicing the present invention. In each figure, the same numerals are given to the same component.
1、1a〜1e、2 デルタシグマ変調装置
3 信号多重化装置
4、41、42 多重化変調装置
43a〜43d フィルタ
5 分離復調装置
51a〜51d ローパスフィルタ(LBP)
6 処理装置
10 量子化器
P1〜P4 入力端子
X 入力信号
Y 出力信号
Aa1〜Aan、Ab、Ac1〜Ac3、Ad2〜Ad4、Ae2〜Ae4 乗算器
Ca1〜Can、Cb、Cc、Cd1〜Cd3、Ce 加算器
D1〜D4、Da1〜Dan、Db、Dc1〜Dc3 遅延器
F1〜Fn、Fa1〜Fan 積分要素
P11〜P14 入力端子
P21〜P24 出力端子
X1〜X4 入力信号
Y1〜Y4 出力信号
20、20a〜20d 従来のデルタシグマ変調回路
DESCRIPTION OF
6
Claims (3)
複数の前記積分手段は、1サンプリング周期だけ遅延させる遅延器が複数縦続接続され、当該遅延器の個数分のサンプリング周期だけ出力を遅延させる第1の遅延手段と、
入力に前記第1の遅延手段からの出力を加算する加算手段とをそれぞれ備え、
前記負帰還ループは、前記第1の遅延手段と同数の前記遅延器が縦続接続され、入力を前記第1の遅延手段と同数のサンプリング周期だけ遅延させる第2の遅延手段を介して前記量子化手段からの出力を初段の前記積分手段に負帰還させ、前記量子化手段から出力される前記量子化信号の量子化ノイズの周波数特性における周波数0から周波数fs/2の間に、量子化ノイズが小なる帯域を量子化ノイズが大なる帯域を間に挟んだ折り返し位置に複数形成させることを特徴とするデルタシグマ変調装置。 Vertical and continue a plurality of connected integrating means, and adding means for adding outputs from each integrating means, quantizing means for outputting a quantized signal by quantizing the basis the output from the adding means to the sampling frequency A negative feedback loop that negatively feeds back the output from the quantizing means to the integrating means in the first stage, and a delta-sigma modulation device that modulates an input signal input to the integrating means in the first stage into the quantized signal. There,
A plurality of delay units that delay one sampling period are connected in cascade , and a plurality of the integration units are configured to delay the output by a sampling period corresponding to the number of the delay units ;
Adding means for adding the output from the first delay means to the input respectively ;
In the negative feedback loop, the same number of the delay devices as the first delay means are connected in cascade, and the quantization is performed via the second delay means for delaying the input by the same number of sampling periods as the first delay means. The output from the means is negatively fed back to the integrating means in the first stage , and quantization noise is present between the frequency 0 and the frequency fs / 2 in the frequency characteristic of the quantization noise of the quantized signal output from the quantization means. delta-sigma modulator according to claim Rukoto is more formed sandwiched folding located between the band of small consisting band quantization noise becomes large.
前記量子化手段から出力される前記量子化信号の量子化ノイズの周波数特性において周波数0付近の帯域と周波数fs/2付近の帯域とに量子化ノイズが小なる帯域が形成されることを特徴とする請求項1記載のデルタシグマ変調装置。 In the frequency characteristic of the quantization noise of the quantization signal output from the quantization means, a band where the quantization noise is small is formed in a band near the frequency 0 and a band near the frequency fs / 2. The delta-sigma modulation device according to claim 1.
前記量子化手段から出力される前記量子化信号の量子化ノイズの周波数特性において周波数0付近の帯域と周波数fs/4付近の帯域と周波数fs/2付近の帯域とに量子化ノイズが小なる帯域が形成されることを特徴とする請求項1記載のデルタシグマ変調装置。 In the frequency characteristic of the quantization noise of the quantized signal output from the quantization means, a band in which the quantization noise is reduced to a band near frequency 0, a band near frequency fs / 4, and a band near frequency fs / 2. The delta-sigma modulation device according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006273351A JP4713435B2 (en) | 2006-10-04 | 2006-10-04 | Delta-sigma modulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006273351A JP4713435B2 (en) | 2006-10-04 | 2006-10-04 | Delta-sigma modulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008092470A JP2008092470A (en) | 2008-04-17 |
| JP4713435B2 true JP4713435B2 (en) | 2011-06-29 |
Family
ID=39376095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006273351A Active JP4713435B2 (en) | 2006-10-04 | 2006-10-04 | Delta-sigma modulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4713435B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6228832B2 (en) * | 2013-12-17 | 2017-11-08 | ルネサスエレクトロニクス株式会社 | Delta-sigma modulator |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3369438B2 (en) * | 1997-05-20 | 2003-01-20 | シャープ株式会社 | Signal transmission method via 1-bit digital signal, delta-sigma modulation circuit, and demodulation circuit |
| JP3549045B2 (en) * | 1999-11-24 | 2004-08-04 | シャープ株式会社 | Switching amplifier |
| WO2006046709A1 (en) * | 2004-10-29 | 2006-05-04 | Pioneer Corporation | Receiving device |
-
2006
- 2006-10-04 JP JP2006273351A patent/JP4713435B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008092470A (en) | 2008-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8604959B2 (en) | Multi-phased digital-to-analog converters for interpolation | |
| CA2361010A1 (en) | Vestigial sideband generator particularly for digital television | |
| US9590663B2 (en) | Radio apparatus | |
| JP2001160796A (en) | Up-sampling filter having one-bit multiplier for multiplex diffusion data streams | |
| JP4713435B2 (en) | Delta-sigma modulator | |
| CN103001644B (en) | Digital signal modulated device and the digital signal modulating mehtod of input sampling and output modulating frequency are arbitrarily provided | |
| CN102318199A (en) | receiving device | |
| JP4814150B2 (en) | Multiplexed signal transmission system and multiplexed signal transmission method | |
| JP4814151B2 (en) | Multiplexed signal transmission system and multiplexed signal transmission method | |
| JP3058878B2 (en) | Optical A / D converter and method | |
| JP4776496B2 (en) | Signal multiplexing system and signal demultiplexing method | |
| JP2008103958A (en) | Signal multiplexing system and signal demultiplexing method | |
| CN102592599A (en) | Signal processing method | |
| JP2008228010A (en) | Filter device | |
| EP0498457B1 (en) | Digital type VSB modulation apparatus | |
| WO2018230112A1 (en) | Δς modulator, transmitter, semiconductor integrated circuit, distortion compensation method, system, and computer program | |
| JP2008199246A (en) | Signal multiplexing system and signal demultiplexing method | |
| US8379740B2 (en) | Wide-band signal processor | |
| JP2008219695A (en) | Signal batch processing device | |
| CN100486113C (en) | Multirate filter as well as display system and mobile telephone comprising said multirate filter | |
| JP4058178B2 (en) | Audio signal processing device | |
| WO2006022382A1 (en) | Digital filter | |
| JP3812774B2 (en) | 1-bit signal processor | |
| US8036625B1 (en) | Method and apparatus for mixing a signal | |
| KR100878250B1 (en) | Sigma-Delta Pulse Width Modulator and Sigma-Delta Modulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110324 |