Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4716370B2 - 低誘電率膜のダメージ修復方法及び半導体製造装置 - Google Patents
[go: Go Back, main page]

JP4716370B2 - 低誘電率膜のダメージ修復方法及び半導体製造装置 - Google Patents

低誘電率膜のダメージ修復方法及び半導体製造装置 Download PDF

Info

Publication number
JP4716370B2
JP4716370B2 JP2006085973A JP2006085973A JP4716370B2 JP 4716370 B2 JP4716370 B2 JP 4716370B2 JP 2006085973 A JP2006085973 A JP 2006085973A JP 2006085973 A JP2006085973 A JP 2006085973A JP 4716370 B2 JP4716370 B2 JP 4716370B2
Authority
JP
Japan
Prior art keywords
gas
dielectric constant
low dielectric
radicals
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006085973A
Other languages
English (en)
Other versions
JP2007266099A (ja
Inventor
勝 堀
和宏 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya University NUC
Tokyo Electron Ltd
Tokai National Higher Education and Research System NUC
Original Assignee
Nagoya University NUC
Tokyo Electron Ltd
Tokai National Higher Education and Research System NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya University NUC, Tokyo Electron Ltd, Tokai National Higher Education and Research System NUC filed Critical Nagoya University NUC
Priority to JP2006085973A priority Critical patent/JP4716370B2/ja
Priority to TW096110408A priority patent/TWI452629B/zh
Priority to US11/727,392 priority patent/US7556970B2/en
Priority to KR1020070029331A priority patent/KR100870997B1/ko
Priority to CNB2007100915246A priority patent/CN100536084C/zh
Publication of JP2007266099A publication Critical patent/JP2007266099A/ja
Application granted granted Critical
Publication of JP4716370B2 publication Critical patent/JP4716370B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof

Landscapes

  • Drying Of Semiconductors (AREA)

Description

本発明は、シリコン、炭素、酸素及び水素を含む低誘電率膜に対して、プラズマなどにより炭素の脱離したダメージ層の修復を行う技術に関する。
半導体デバイスは年々高集積化する傾向にあり、半導体ウェハ(以下ウェハという)等の基板に形成されるパターンの微細化に応えるためにレジスト材料や露光技術の改善が進み、レジストマスクの開口寸法も相当小さくなってきている。
一方高集積化を図るためにデバイス構造が多層化されているが、動作速度を向上させるためには寄生容量を小さくすることが必要であることから、絶縁膜例えば層間絶縁膜についても低誘電率膜の材料の開発が進められている。この低誘電率膜の一つとして、例えばSi−C結合を有するポーラスMSQ(Methyl−hydrogen−Silses−Quioxane)膜などと呼ばれているSiCOH膜が挙げられる。
このSiOCH膜は、例えば銅配線が埋め込まれるため、レジストマスク及びハードマスクをエッチングのためのマスクとして用いて、例えばCF4ガスをプラズマ化したプラズマによりエッチングが行われ、次いで酸素ガスをプラズマ化したプラズマによりレジストマスクのアッシング(灰化処理)が行われる。図14はこの様子を模式的に示しており、100はSiOCH膜、101はレジストマスク、102はハードマスクである。
ところでSiOCH膜100に対してエッチングやアッシングなどのプラズマ処理を行う場合、プラズマに曝されたSiOCH膜100の露出面、即ち凹部の側壁及び底面において、プラズマによって例えばSi−C結合が切れてCが膜中から脱離する。Cの脱離によって不飽和結合手の生成したSiは、その状態では不安定であるため、その後例えば大気中の水分等と結合してSi−OHとなる。
このようにプラズマ処理によって、SiOCH膜100の露出面にはダメージ層103が形成されてしまうが、このダメージ層103は炭素の含有量が低下していることから、誘電率が低下してしまう。配線パターンの線幅の微細化及び配線層や絶縁膜等の薄膜化が進んでいることから、ウェハW全体に対して表面部の与える影響の割合が大きくなっており、表面部といえどもその誘電率の低下により半導体装置の特性が設計値から外れてしまう要因の一つになる。
一方、このような問題を解決する方法として、特許文献1に記載の技術が知られている。この技術は、Si−Si結合及びSi−CH3結合からなるシラザン系化合物を用いて、ドライエッチングによって生成したOH基からなるダメージ層の表面改質を行うものである。しかしながらこの技術は、OH基のHと上記シラザン系化合物とを置換する表面改質であり、プラズマ処理を行う前の状態に戻すものではないため、誘電率には設計値からのずれが生じる。また、上記シラザン系化合物の分子が大きいため、Hとの置換によって膜の表面に結合した分子が立体障害となり、分子が膜の内部まで浸透できず、膜の内部まで改質できなかった。
特開2005−340288((0010)、(0028))
本発明はこのような事情の下になされたものであり、その目的は、シリコン、炭素、酸素及び水素を含む低誘電率膜からなる絶縁膜が積層された基板において、プラズマなどにより処理が施されてCの脱離したダメージ層を修復する技術を提供することにある。
本発明の低誘電率膜のダメージ修復方法は、
シリコン、炭素、酸素及び水素を含む低誘電率膜がダメージを受けることによって炭素の脱離したダメージ層が形成された被処理体を処理室内に位置させる工程と、
前記処理室に外部側から接続されると共に熱源を備えた筐体内にCH3ラジカル生成用のガスを供給し、前記熱源の熱により前記ガスを熱分解して前記筐体内にCH3ラジカルを生成する工程と、
次いで、前記筐体内で生成されたCH3ラジカルを前記処理室内に供給して、前記ダメージ層にCH3を結合させる修復工程と、を含むことを特徴とする。
低誘電率膜がダメージを受けてダメージ層が形成されるダメージ層混入工程は、低誘電率膜がプラズマに曝される工程であることを特徴とする。
低誘電率膜がプラズマに曝される工程は、低誘電率膜に凹部を形成するためのエッチング工程及び/または低誘電率膜の上方に形成された有機膜よりなるレジスト膜を灰化するためのアッシング工程であることを特徴とする。
低誘電率膜が形成された被処理体は、低誘電率膜がダメージを受けてダメージ層が形成されるダメージ層混入工程から修復工程に至るまで真空雰囲気に置かれることを特徴とする。
ダメージ層混入工程及び修復工程は同一処理容器内にて行われることを特徴とする。
CH3ラジカル生成用のガスは、ジ−t−アルキルパーオキサイド((CH3)3COOC(CH3)3)、メタン(CH4)、アゾメタン((CH3)2N2、(CH3)3N)、2,2’−アゾビスイソブチルニトリル((CH3)2C(CN)N=N(CN)C(CH3)2)、ジメチルアミン((CH3)2NH)及びネオペンタン(C(CH3)4)の中から選択されるガスであることを特徴とする。
本発明の半導体製造装置は、
シリコン、炭素、酸素及び水素を含む低誘電率膜がダメージを受けることによって炭素の脱離したダメージ層が形成された被処理体を収納するための処理室とと、
前記処理室内に設けられ、被処理体を載置するための載置台と、
前記処理室内を真空排気するための手段と、
前記処理室に外部側から接続され、CH3ラジカルを生成するための熱源を備えた筐体と、
前記筐体内にCH3ラジカル生成用ガスを供給するためのガス導入管と、
前記熱源の温度を制御する温度制御手段と、
前記筐体内にCH3ラジカル生成用のガスを供給し、前記熱源の熱により前記ガスが熱分解して生成したCH3ラジカルを前記筐体内から前記処理容器内に供給して、前記ダメージ層にCH3を結合させて修復するように制御信号を出力する制御部と、を備えたことを特徴とする。
本発明は、シリコン、炭素、酸素及び水素を含む低誘電率膜におけるCの脱離したダメージ層に対して、CH3ラジカルを供給することによってCを結合させてダメージ層を修復でき、膜質の低下を抑えることができる。また、例えばポーラスな膜に対して表面部から奥深くまで侵入して修復でき、更にCH3ラジカルのライフタイムが長いことから、基板に対して面内均一性の高い修復処理を行うことができる。
次に、図1及び図2を用いて本発明における修復方法を実施する装置の一例について説明する。この装置は、基板に対してエッチング及びアッシングを行うことのできるプラズマ処理装置2に、SiOCH膜の修復を行うことのできる機能を付加した構成となっている。図1に示したプラズマ処理装置2は、例えば内部が密閉空間となっている真空チャンバからなるプラズマ処理室をなす処理室21と、この処理室21内の底面中央に配設された載置台3と、載置台3の上方に当該載置台3と対向するように設けられた上部電極4とを備えている。
前記処理室21は電気的に接地されており、また処理室21の底面の排気口22には排気管24を介して真空排気手段である排気装置23が接続されている。この排気装置23には図示しない圧力調整部が接続されており、この圧力調整部は後述の制御部2Aからの信号によって処理室21内を真空排気して所望の真空度に維持するように構成されている。処理室21の壁面にはウェハWの搬送口25が設けられており、この搬送口25はゲートバルブ26によって開閉可能となっている。
処理室21の内壁にはヒーターブロックが取り付けてあり、処理室21の内壁を高温例えば60℃以上に保持して、フルオロカーボン等の付着物が堆積しないように構成されているがここでは省略する。
載置台3は、下部電極31とこの下部電極31を下方から支持する支持体32とからなり、処理室21の底面に絶縁部材33を介して配設されている。載置台3の上部には静電チャック34が設けられ、この静電チャック34を介して載置台3上にウェハWが載置される。静電チャック34は絶縁材料からなり、この静電チャック34の内部には高圧直流電源35に接続された電極箔36が設けられている。高圧直流電源35からこの電極箔36に電圧が印加されることによって静電チャック34表面に静電気が発生して、載置台3に載置されたウェハWは静電チャック34に静電吸着されるように構成されている。静電チャック34には後述するバックサイドガスをこの静電チャック34の上部に放出するための貫通孔34aが設けられている。
載置台3内には所定の冷媒(例えば、従来公知のフッ素系流体、水等)が通る冷媒流路37が形成されており、冷媒がこの冷媒流路37を流れることで載置台3が冷却され、この載置台3を介して載置台3上に載置されたウェハWが所望の温度に冷却されるように構成されている。また、下部電極31には図示しない温度センサーが装着されており、この温度センサーによって下部電極31上のウェハWの温度が常時監視されている。
また載置台3の内部にはHe(ヘリウム)ガス等の熱伝導性ガスをバックサイドガスとして供給するガス流路38が形成されており、このガス流路38は載置台3の上面の複数箇所で開口している。これらの開口部は静電チャック34に設けられた前記貫通孔34aと連通しており、ガス流路38にバックサイドガスを供給すると、このバックサイドガスは貫通孔34aを介して静電チャック34の上部へ流出する。このバックサイドガスが静電チャック34と静電チャック34上に載置されたウェハWとの隙間全体に均等に拡散することにより、この隙間における熱伝導性が高まるようになっている。
前記下部電極31はハイパスフィルタ(HPF)3aを介して接地され、また下部電極31には第2の高周波に対応する高周波例えば2MHzの高周波電源31aが整合器31bを介して接続されている。
また下部電極31の外周縁には静電チャック34を囲むようにフォーカスリング39が配置され、プラズマ発生時にこのフォーカスリング39を介してプラズマが載置台3上のウェハWに集束するように構成されている。
上部電極4は中空状に形成され、その下面には処理室21内へ処理ガスを分散供給するための多数の孔41が例えば均等に分散して形成されてガスシャワーヘッドを構成している。また上部電極4の上面中央にはガス導入管42が設けられ、このガス導入管42は絶縁部材27を介して処理室21の上面中央を貫通している。そしてこのガス導入管42は上流側において4本に分岐して分岐管42A〜42Dを形成し、バルブ43A〜43Dと流量制御部44A〜44Dとを介してガス供給源45A〜45Dに接続されている。後述のガス導入管42Eにはバルブ43Eと流量制御部44Eとを介してガス供給源45Eに接続されている。
このバルブ43A〜43E、流量制御部44A〜44Eはガス供給系46を構成して後述の制御部2Aからの制御信号によって各ガス供給源45A〜45Eのガス流量及び給断の制御を行うことができる。また、分岐管42A〜42D、ガス供給系46及び各ガス供給源45A〜45Dはプラズマ処理用のガスを供給する手段を構成している。
上部電極4はローパスフィルタ(LPF)47を介して接地されており、またこの上部電極4には第1の高周波として、第2の高周波電源31aよりも周波数の高い高周波例えば60MHzの高周波電源4aが整合器4bを介して接続されている。
上部電極4に接続された高周波電源4aからの高周波は、第1の高周波に相当するものであって、処理ガスをプラズマ化するためのものであり、下部電極31に接続された高周波電源31aからの高周波は、第2の高周波に相当するものであって、ウェハWにバイアス電力を印加することでプラズマ中のイオンをウェハW表面に引き込むためのものである。これら上部電極4及び下部電極31は、プラズマ処理用のガスをプラズマ化する手段を構成している。尚、高周波電源4a及び31aは制御部2Aに接続されており、制御信号に従って上部電極4及び下部電極31に供給される電力が制御される。
また、処理室21の側面にはCH3ラジカル生成用のガスをウェハWに供給するための手段であるガス加熱部63が設けられており、このガス加熱部63は例えば図3に示すように円筒状の筐体64からなり、ガスが図中右側から左側に流れるように処理室21及びガス導入管42Eに接続されている。処理室21とガス加熱部63との間にはCH3ラジカルを含むガスを被処理体に供給するための供給口67が形成されている。ガス加熱部63の内部にはガスを例えば1000℃に加熱できる熱源65例えばタングステンフィラメントがガスの流路に沿ってコイル状に設けられており、熱源65には筐体64を介して電源66が接続されている。前述のガス供給源45Eからガス導入管42Eを介してガス加熱部63に供給されたガスは、この熱源65によって熱分解してラジカルとなり、処理室21内に供給されるように構成されている。ガス加熱部63、ガス導入管42E、ガス供給系46及びガス供給源45EはCH3ラジカルを被処理体に供給するための手段を構成している。筐体64には例えば図示しない石英製の窓が設けられており、熱源65の温度を図示しない放射温度計により外部から測定して、熱源65の温度制御を行うように構成しても良い。
このプラズマ処理装置2には例えばコンピュータからなる制御部2Aが設けられており、この制御部2Aはプログラム、メモリ、CPUからなるデータ処理部などを備えており、前記プログラムには制御部2Aからプラズマ処理装置2の各部に制御信号を送り、後述の各ステップを進行させることでウェハWに対してプラズマ処理を施すように命令が組み込まれている。また、例えばメモリには処理圧力、処理時間、ガス流量、電力値などの処理パラメータの値が書き込まれる領域を備えており、CPUがプログラムの各命令を実行する際これらの処理パラメータが読み出され、そのパラメータ値に応じた制御信号がこのプラズマ処理装置2の各部位に送られることになる。このプログラム(処理パラメータの入力操作や表示に関するプログラムも含む)は、コンピュータ記憶媒体例えばフレキシブルディスク、コンパクトディスク、MO(光磁気ディスク)、ハードディスク(HD)などの記憶部2Bに格納されて制御部2Aにインストールされる。
次に、前記プラズマ処理装置2を用いた本発明の半導体装置の製造方法の実施の形態について説明する。まずゲートバルブ26を開いて処理室21内へ図示しない搬送機構により300mm(12インチ)ウェハWを搬入する。このウェハWを載置台3上に水平に載置した後、ウェハWを載置台3に静電吸着する。その後搬送機構を処理室21から退去させてゲートバルブ26を閉じる。引き続きガス流路38からバックサイドガスを供給して、ウェハWを所定の温度に調整する。その後以下のステップを行う。
ここで、ウェハWの表面部の構造を図4(a)に示しておく。尚、この例では銅配線をデュアルダマシンで形成する工程の一部を表している。56はCu配線、53はエッチストッパであるSiC膜、54は層間絶縁膜であるSiOCH膜、59はハードマスクであるSiO2膜、51はレジストマスク、55は開口部である。
(ステップ1:エッチング工程)
排気装置23により排気管24を介して処理室21内の排気を行い処理室21内を所定の真空度に保持した後、ガス供給系46より例えばC4F8ガス、N2ガス及びArガスを供給する。続いて例えば周波数が60MHz、電力が1200Wの第1の高周波を上部電極4に供給して前記ガスの混合ガスである処理ガスをプラズマ化すると共に、例えば周波数が2MHz、電力が1200Wの第2の高周波を下部電極31に供給する。
このプラズマ中には、炭素とフッ素との化合物の活性種が含まれており、SiO2膜59及びSiOCH膜54がこれら活性種雰囲気に曝されると、これらの膜中の原子と反応した化合物が生成され、これにより図3(b)に示すようにSiO2膜59、SiOCH膜54及びSiC膜53がエッチングされて凹部57が形成される。
この時プラズマに曝されることによって、SiOCH膜54に形成された凹部57の側壁には既述の通りCの脱離したダメージ層60が形成される。
(ステップ2:アッシング工程)
次いで高周波電源4a、31aからの給電を止めて処理室21内におけるプラズマの発生を停止した後、ガス供給系46からのガスの供給を止める。次に排気装置23により処理室21内を排気して残存しているガスを除去して処理室21内を所定の真空度に保持する。
ガス供給系46より例えばO2ガスを供給して、例えば周波数が60MHz、電力が300Wの第1の高周波を上部電極4に供給して前記ガスをプラズマ化すると共に、例えば周波数が2MHz、電力が300Wの第2の高周波を下部電極31に供給する。
このプラズマにより図3(c)に示すようにレジストマスク51がアッシングされて除去される。
この時プラズマに曝されることによって、前述のエッチング工程において形成されていたダメージ層60は更に厚くなると考えられる。
(ステップ3:修復工程)
高周波電源4a、31aからの給電を止めて処理室21内におけるプラズマの発生を停止した後、ガス供給系46からのガスの供給を止める。次に排気装置23により処理室21内を排気して残存しているガスを除去して処理室21内を所定の真空度例えば1Pa(7.5mTorr)から10Pa(75mTorr)に保持する。一方予めガス加熱部63の熱源65例えばタングステンフィラメントに電源66から電力を供給して1000℃に保持しておく。
ガス供給源45EよりCH3ラジカル生成用のガスとして例えばC8H18O2(ジーt−アルキルパーオキサイド(構造式:(CH3)3COOC(CH3)3)ガスをガス導入管42Eを介してガス加熱部63に供給して、熱源65の熱によってこのガスを熱分解する。熱分解によってC8H18O2ガスは、(1)式及び(2)式に示す反応によりCH3ラジカルとなり、処理室21内に供給される。
C8H18O2 → 2(CH3)3CO ・・・・・・・(1)
(CH3)3CO → (CH3)2CO +CH3・・・・・・・(2)
この状態を所定の時間例えば20分保持することにより、図4(d)に示すように前述のエッチング工程及びアッシング工程におけるプラズマによってSiOCH膜54に生成したダメージ層60は修復される。この反応を(3)式及び(4)式に示す。
SiO− + ・CH3 → SiOCH3 ・・・・・・・・・・(3)
SiO2 + ・CH3 → SiOCH3 + O−・・・・・・(4)
尚、・CH3はCH3ラジカルを示している。また、この反応機構を図5に示す。同図(a)に示すように、エッチング工程及びアッシング工程におけるプラズマによって、SiOCH膜54の表面のSiはCとの結合を切られており、ダングリングボンドと呼ばれる不飽和結合手を生成している。SiOCH膜54の内部にもこのダングリングボンドは生成しており、その深さ(ダメージ層60の膜厚)はSiOCH膜54が曝されたプラズマの量の多い程増加する。通常このダングリングボンドには、この後例えば既述の通り大気中の水分が付着してSi−OH結合をなすこととなる。
このダングリングボンドに対してCH3ラジカルを供給すると、同図(b)に示すようにSi−CH3結合を生成する。また、SiOCH膜54は多孔質体であり、分子の小さいCH3ラジカルはSiOCH膜54の内部まで侵入できる。この時、上述のSiOCH膜54の表面に結合したCH3基は小さく、SiOCH膜54内部に侵入しようとするCH3ラジカルに対して、ほとんど立体障害とならない。このため、SiOCH膜54表面にSi−CH3結合が形成された後も、CH3ラジカルはSiOCH膜54内部に侵入して内部のダングリングボンドと結合してSi−CH3結合を生成し、ダメージ層60の修復を行うことができる。
一方、CH3ラジカルは同一平面上に各原子が配列する構造であり、SiOCH膜54上に堆積物の堆積はほとんど起こらないため、選択的にダングリングボンドと結合することができる。
また、CH3ラジカルは他のCH3ラジカル、C8H18O2の分解によって生成した他の化合物または一度修復されたダングリングボンドなどと反応しないため、ウェハWに対してCH3ラジカルが不均一に供給されたとしても、後述の実験例からも分かるように、処理室21内に長時間滞留するため、ウェハWの面内において均一性高く修復を行うことができる。
尚、この例ではCH3ラジカルの供給口を処理室21の側壁に一箇所に設けているが、処理室21の周方向に複数設けても良く、この場合にはウェハWの面内においてより一層高い均一性をもってダメージ層60の修復を行うことが期待できる。尚、そのような構成とした場合、ラジカルの供給量を増やすことができるため、ダメージ層60の修復を速やかに行うことができる。また、排気口22についても、ウェハWの周方向に複数箇所設けて、ウェハWの面内均一性を高めるようにしても良い。
ここで、式(1)及び式(2)において生成したCH3ラジカル以外の化合物は、SiOCH膜54との反応確率が低いため、SiOCH膜54に作用せず、排気口22から排出されていると考えられる。
CH3ラジカルを生成するためのガスとしてこの例ではC8H18O2ガスを用いたが、これに限らず例えばメタン(CH4)、アゾメタン((CH3)2N2、(CH3)3N)、2,2’−アゾビスイソブチルニトリル((CH3)2C(CN)N=N(CN)C(CH3)2)、ジメチルアミン((CH3)2NH)、ネオペンタン(C(CH3)4)等のCH3ラジカルを選択的に生成し、SiOCH膜54等に対して付着係数の大きいCH、CH2及びCの生成量が少ないガスを使用しても構わない。また、CH3ラジカルを生成するために、この例ではタングステンフィラメント等の熱源65によって熱分解を行ったが、これ以外例えば触媒CVD法による分解法や光など、CH、CH2及びCの生成量が少なく、CH3ラジカルを選択的に生成する方法を用いても良い。
尚、このようなSiOCH膜54に対する修復工程を行った後、例えば凹部57に犠牲膜となる有機膜を埋め込み、この有機膜を利用して凹部57を加工してCuを埋め込み、配線構造を形成する。
上述の実施の形態によれば、SiOCH膜54に対してプラズマ処理としてエッチング及びアッシングを行った後、プラズマにより生成したSiOCH膜54中のダメージ層60をCH3ラジカルによって修復する修復工程を行っており、SiOCH膜54の元素の組成比をプラズマ処理を行う前の組成比に近付けることができ、このためSiOCH膜54の誘電率の低下が抑えられるので、予定としている電気的特性を有する半導体装置を得ることができる。
この修復工程は、後述の実験例からも明らかなように、ウェハWの表面に形成された溝などの凹部の側壁に対して行うことができ、溝などの幅が狭い場合例えば180nm程度であっても修復することができる。
CH3ラジカルによる修復工程は、他の膜、半導体装置の特性やプラズマ処理装置2に対して悪影響を及ぼさないため、半導体装置の電気的特性が所望のレベルとなるまで、SiOCH膜54のダメージ層60の修復を継続することができる。
また本発明のプラズマ処理装置2は、ウェハWを処理室21内から搬入出することなく、SiOCH膜54のエッチング工程、アッシング工程及び修復工程を同じ処理室21内において、使用ガスや処理圧力などのプロセス条件を変更することによって行うことができる。このため、SiのダングリングボンドへのOH基の付着を抑制することで、プラズマ処理の後OH基を除去する工程を行わずに修復工程を行うことができるし、更にスループット及び装置の設置スペースにおいても有利である。修復工程は、SiOCH膜54のエッチング工程及びアッシング工程を終えた後に行うことができるが、エッチング工程及びアッシング工程のそれぞれの後に行うようにしても構わない。
本発明においてプラズマ処理を行うウェハWは、SiOCH膜54等の絶縁膜の上に直接レジストマスク51が形成されていても良いし、SiOCH膜54等の絶縁膜の上に形成されたSiO2膜59などのハードマスクとレジストマスク51との間に例えば露光時の反射を防止するための反射防止膜が形成されていても構わない。
本発明におけるダメージ層60の修復は、SiOCH膜54に限られず、Si、O、C及びHからなり、プラズマまたは放射線などの光によりCの脱離を起こす膜例えば、MSQ(Methyl−hydrogen−Silses−Quioxane)膜またはHSQ(Hydrogen−Silses−Quioxane)膜等に対して行うことができる。
また、エッチングによって凹部の形成される層間絶縁膜等の膜の上方に形成され、アッシング工程によって除去される有機膜に対してCH3ラジカルによる処理を行い、エッチング工程におけるプラズマへの耐性の高い有機膜に改質することもできる。
尚、本発明は、エッチングやアッシングの施されたSiOCH膜54に対して適用することに限られず、例えばSiOCH膜54の上に積層された積層物を剥離することによりSiOCH膜54がダメージを受けた場合、その後処理として適用しても良い。
本発明に用いたCH3ラジカルを得るためには、C8H18O2ガスに限らず既述のようなCH3基を有するガスの熱分解を利用しても良いし、熱分解に限らず光エネルギー等を利用しても良い。
本発明に用いるプラズマ処理装置2として、処理ガスをプラズマ化するための第1の高周波は上部電極4の代わりに下部電極31に供給するようにし、いわゆる下部2周波の構成の装置を採用してもよい。
この例において、ガス加熱部63は処理室21の外部に設けられているが、これに限られず。処理室21内にCH3ラジカル生成用のガスを供給して、処理室21内に熱源65を設けて、処理室21内でCH3ラジカルを生成するように構成しても良い。
ここで、この例においてプラズマ処理装置2はガス加熱部63を備え、ラジカルによる処理とプラズマ処理とを同じ処理室21において行うように構成されているが、各処理を異なる処理室内において行うようにしても構わない。その構成の一例を図6に示す。図6中70はラジカルによる処理とプラズマ処理とを行うためのクラスターツールあるいはマルチチャンバなどと呼ばれる半導体製造装置を示しており、71、72はウェハWの搬送容器であるキャリアCがゲートドアGTを介して大気側から搬入されるキャリア室であり、73は第1の搬送室、74、75は予備真空室、76は第2の搬送室であり、これらは気密構造とされており、大気側とは区画され、真空雰囲気あるいは不活性雰囲気とすることができる。77は第1の搬送手段、78は後述のプラズマ処理用の処理容器とダメージ層の修復を行うための処理容器との間で被処理体を搬送するように設けられた第2の搬送手段である。また、第2の搬送室76には、プラズマ処理装置80と、プラズマによって生成したダメージ層60をラジカルを用いて修復するためのラジカル処理装置81と、が気密に接続されている。プラズマ処理装置80の内部には図示しないプラズマ処理用の処理容器が設けられており、プラズマ処理用のガスを供給する手段である図示しないガス供給管が接続されている。またこの処理容器の内部には、ガス供給管から供給された処理ガスをプラズマ化するための手段である図示しない一対の高周波電極が設けられている。ここで、82として更にプラズマ処理装置80やラジカル処理装置81などの処理装置を設けても良い。
図6の半導体製造装置70において、キャリアC内のウェハWは、例えば第1の搬送手段77から予備真空室74(または75)及び第2の搬送手段78を経てプラズマ処理装置80に搬送されて、既述の通りエッチング工程及びアッシング工程などのプラズマ処理が行われる。その後ウェハWは第2の搬送手段78を介してラジカル処理装置81に搬入されて、既述の修復工程が行われる。この時第2の搬送室76内は真空雰囲気とされ、SiのダングリングボンドへのOH基等の付着を抑制することができる。この第2の搬送室76の雰囲気は真空雰囲気であることが好ましいが、それ以外例えばArやN2などのOを含まない不活性雰囲気としても良い。
ここで、ウェハWの修復工程を行うためのラジカル処理装置81を図7を用いて簡単に説明する。図7(a)中82は真空チャンバからなるダメージ層の修復を行うための処理容器であり、この処理容器82の内部にはウェハWの載置台83、熱源84、CH3ラジカル生成用のガスを供給するガス供給部85が設けられている。処理容器82の側面にはウェハWを載置台83と既述の第2の搬送手段78との間で受け渡すための開口部82aとゲートバルブ82bとが設けられている。処理容器82の下部には開口部82cが設けられ、排気管89を介して真空排気を行う排気装置90によって処理容器82内部の排気を行うことができる。また、載置台83には図示しない温度センサー及びウェハWの冷却機構が埋設され、ウェハWの温度を制御するように構成されている。ガス供給部85には複数の小孔86が開口しており、ガス供給管87を介してガス供給源88からガスを載置台83に向けて均等に供給するように構成されている。ガス供給部85と載置台83の間には熱源84例えばタングステンフィラメントが設けられており、図7(b)に示すように、処理容器82の外部に設けられた図示しない電源に接続されて、ガス供給部85から供給されるガスを熱分解してウェハWに供給するため、ガスとの接触面積が大きくなるように例えば蛇腹状に構成されている。
前述の第2の搬送手段78によって、処理容器82の開口部82aを介して載置台83に載置されたウェハWは、上述の載置台83に設けられた静電チャックによって載置台83に吸着される。次いで排気管89を介して排気装置90によって所定の真空度となるように処理容器82内部の圧力が制御されると共に、ガス供給管87を介してガス供給源88からラジカルを発生させるためのガス例えばC8H18O2ガスが処理容器82内に供給される。そしてガスはあらかじめ例えば1000℃に加熱された熱源84を通り、この熱によって熱分解して主としてCH3ラジカルを生成して、ウェハWに供給される。ウェハWでは既述の通りダメージ層60の修復が行われる。所定の時間修復が行われた後、ウェハWは搬入された順序と逆の順序でラジカル処理装置81及び半導体製造装置70から搬出される。
上述の構成とすることにより、ウェハWがプラズマ処理装置80において処理される時間が短縮されるため、生産性を向上することができる。また、ラジカルはウェハWの上方から供給されており、ウェハWに対して極めて均一に供給されるため、ウェハWの面内における修復を均一に行うことができる。
この例ではダメージ層60の修復が行われる処理容器82内においてCH3ラジカルを生成する構成としたが、これに限られず、処理容器82の外部に別途ガス分解部を設けて、この内部に熱源84を設けてCH3ラジカル生成用のガスを熱分解して、処理容器82内部に供給するようにしても良い。
次に本発明の効果を確認するために行った実験について説明する。各実験においてウェハWに対してプラズマ処理を行う装置として図1に示すプラズマ処理装置2を用いた。尚、処理室21の側壁にQMS(四重極質量分析計)の検知器を設けて、処理室21内に通流するラジカルの種類を分析できるように構成した。
(実験例1:修復工程における処理時間と修復量との相関確認)
実験には図8(a)に示すように、直径8インチ(200mm)のベアシリコンウェハ上に、SiOCH膜54を全面に形成したテスト用のウェハWを用い、プラズマによるダメージ層60を生成するため以下のプロセス条件におけるプラズマ処理を行った。尚このプラズマ処理とは、既述のステップ1及びステップ2におけるエッチング工程やアッシング工程等を想定している。
(プラズマ処理)
上部電極4の周波数 :60MHz
上部電極4の電力 :300W
下部電極31の周波数:2MHz
下部電極31の電力 :0W
処理圧力 :1.3Pa(9.75mTorr)
処理ガス :O2=300sccm
処理時間 :10sec
次に上記のプラズマ処理を施したウェハWに対して、以下のプロセス条件において各々修復工程を行った。
(修復工程)
処理ガス:C8H18O2=300sccm
処理圧力:5.3Pa(39.75mTorr)
熱源65の温度:1000℃
処理時間は、1分、3分、5分、7分、9分、15分及び25分の8通りに設定した。
尚、参考例として、上記のプラズマ処理を施した後、修復工程を行わないサンプルも準備した。
実験結果
各ウェハWに対して上記の処理を行った後、ウェハWを処理室21から大気中に取り出して、所定の実験装置内において次の測定を行った。まず、図8(a)に示したように、分光エリプソメトリーによりダメージ層60の膜厚Dを測定して、この結果を図9(a)に示した。また、XPS(X線光電子分光分析法)によりSiOCH膜54の表面の元素分析を行い、Si元素量に対するC及びOの元素量の比を計算して同図(b)に示した。上記のプラズマ処理を行う前のウェハWについてもこの元素分析を行い同図(b)の左側に示した。
尚、この実験ではSiOCH膜54の表面だけでなく内部までダメージ層60の測定を行うため、ダメージ層60の膜厚以上の測定深度を持つ測定装置を用いた。つまり、CH3ラジカルによる修復はSiOCH膜54の表面から始まり内部へ進行していくため、ダメージ層60の膜厚全体を非破壊で測定可能な装置とした。ただし、図8(a)のDは、SiOCH膜54の表面からの膜厚として簡略化して示している。
図9(a)において、修復工程の処理時間を増やす程、ダメージ層60の膜厚Dの減少していくことが分かった。25分の処理ではSiOCH膜54の表面からおよそ20nmの深さまで修復が進行していることが分かった。実験結果のデータに基づいて計算した一次近似曲線から、このダメージ層60の膜厚Dは50分程度でゼロになり、プラズマ処理を施す前の状態に戻ると予想できる。
図9(b)において、プラズマ処理によってCの割合が減少していることから(処理時間0分参照)、既述の通りこのダメージ層60はSiOCH膜54からのCの脱離によるものだと考えられる。また、Oの割合が増加していることから、これについても既述の通りCの脱離したダングリングボンドと大気中のOH基等とが結合していることを示していると考えられる。
CとOの元素量は修復工程によってプラズマ処理前の値に近づいている。しかし、25分処理を行った場合、Oの割合はプラズマ処理の前の値にかなり近づいているが、Cの割合はプラズマ処理前の2/3程度に留まっている。これは、一度OH基等と結合したSiのダングリングボンドにおいては、CH3ラジカルによるOH基等の脱離とその後のCH3基の結合といった過程を経ており、OH基等の脱離からCH3基の結合まで時間差を生じているためと考えられる。
また、同図(a)、(b)の修復の度合いを示すグラフの傾きから、CH3ラジカルは修復処理15分程度まではSiOCH膜54の表面の修復を行い、それ以後はSiOCH膜54内部の修復を行っていると考えられる。つまり、修復処理15分程度まではグラフの傾きは緩やかであり、その後急峻な傾きとなっていることから、初めはウェハWの表面に拡散して、その後内部に浸透していると考えられる。
(実験例2:ウェハWの面内における修復度合いの均一性)
次に、以下のプロセス条件において各処理を行った。
実施例2
以下のプロセス条件以外は実験例1と同じ条件でプラズマ処理及び修復工程を行った。
(修復工程)
処理時間:18分
参考例2
実験例1と同じ条件でプラズマ処理を行い、修復工程は行わなかった。
実験結果
処理後のウェハWに対して、実験例1と同様に分光エリプソメトリーにより、ダメージ層60の膜厚DをウェハWのX方向及びY方向において、各5点測定を行った。ここでCH3ラジカルの供給口は、ウェハWの中心部に向いており、この供給口とウェハWの中心部とを結ぶラインの伸びる方向をY方向、このY方向に直交する方向をX方向としている。
この測定結果を図10(b)に示した。尚、参考例において、ダメージ層60の膜厚はX方向及びY方向共にほぼ同じ値であったため、簡略化して表した。この結果、修復工程によってウェハWの全面に亘ってほぼ均等に、ダメージ層60を25nm程度修復していることが分かった。
ウェハWの面内の修復度合いはY方向において若干不均一であるものの、その差異は約10%以下と良好であった。このことから、CH3ラジカルはウェハWの表面に均一に供給されていることが分かる。これは、既述の通りCH3ラジカルがSiのダングリングボンドと選択的に反応して他の化合物等との反応性に乏しいということと、CH3ラジカルが処理室21内に均一に拡散する程長い時間、未反応のまま滞留することと、を示している。
Y方向における修復度合いの不均一性の原因は、処理室21に対するガス加熱部63の接続位置にあると考えられる。つまり、ウェハWから見てガス加熱部63が設けられている側と同じ方向から排気していることから、ガス加熱部63及び排気口22の設けられている側の反対側に通流するCH3ラジカルの量が少なく、Y方向においてCH3ラジカルの偏析が生じていると考えられる。これは既述の通り、ガス加熱部63及び排気口22の位置や数量を変更することで容易に改善され、更にウェハWの面内における修復度合いの均一性を高めることができると考えられる。
(実験例3:パターンの線幅による修復度合い)
続いて、図8(a)に示したウェハWの上方に、有機膜からなるレジストマスクを積層して、このレジストマスクに線幅L1の開口部を形成した。その後同図(b)に示すようにこのウェハWに対して以下のプロセス条件でエッチング工程及びアッシング工程を行って線幅L1の凹部57を形成し、その後修復工程を行った。また、以下に示すように参考例として、エッチング工程及びアッシング工程を行って、修復工程を行わないウェハWも準備した。尚、線幅L1については以下の各実施例及び比較例毎に設定して形成した。
(エッチング工程)
上部電極4の周波数 :60MHz
上部電極4の電力 :1200W
下部電極31の周波数:2MHz
下部電極31の電力 :1200W
処理圧力 :10Pa(75mTorr)
処理ガス :C4F8/N2/Ar=4/150/1000sccm
処理時間 :90sec
(アッシング工程)
上部電極4の周波数 :60MHz
上部電極4の電力 :300W
下部電極31の周波数:2MHz
下部電極31の電力 :300W
処理圧力 :1.3Pa(10mTorr)
処理ガス :O2=300sccm
処理時間 :45sec
(修復工程)
処理ガス:C8H18O2=300sccm
処理圧力:5.3Pa(39.75mTorr)
熱源65の温度:1000℃
処理時間:10分
実施例3−1
L1=180nmとした。
実施例3−2
L1=200nmとした。
実施例3−3
L1=250nmとした。
参考例3−1
L1=180nmとして、修復工程を行わなかった。
参考例3−2
L1=200nmとして、修復工程を行わなかった。
参考例3−3
L1=250nmとして、修復工程を行わなかった。
実験結果
上記の処理を行った各々のウェハWについて、1重量%のHF水溶液に30秒浸漬することにより、図8(b)に示すように、凹部57の側壁におけるダメージ層60を含む線幅L2を測定して、ダメージ層60を含む線幅の変化量を表すL(L=L2−L1)を図11に示した。即ちSiOCH膜54の表面部から炭素の脱離したダメージ層60はHF水溶液に溶解する一方、炭素の脱離していないSiOCH膜54はHF水溶液に溶解しないことから、HF水溶液への浸漬によって、SiOCH膜54に形成されたダメージ層60の量を知ることができる。
この実験の結果、線幅L1が180nmといった狭い場合であっても、CH3ラジカルは凹部57の側壁に作用して、ダメージ層60を修復することが可能であった。一方、凹部57に形成された線幅L1が狭くなるにつれて、ダメージ層60であるLの小さくなることが分かった。これは、線幅が狭い場合には、凹部57の側壁がエッチング工程及びアッシング工程においてプラズマに曝される時間が短いためと考えられる。
また、線幅L1が狭くなる程、アッシング後と修復後とにおけるLの差が大きくなっており、これは線幅L1が狭い程修復工程によって修復されるダメージ層60の量が多いことを示している。このことからも、線幅が狭い場合には、凹部57の側壁がエッチング工程及びアッシング工程においてプラズマに曝される時間が短いと考えられる。
(実験例4:ラジカル種の分析)
既述のQMS(四重極質量分析計)を用いて、処理室21内に供給されるラジカルの成分を測定した。実験は実験例1の修復工程と同様のプロセス条件にて行った。その結果を図12に示す。
実験結果
C8H18O2ガスの熱分解により、処理室21内には図12に示すようにCH3、C3H6O及びC4H9Oが生成していた。CO及びC3H6についてはピークの同定ができなかったため、質量数と生成する可能性のある化合物の推測とから、CO及びC3H6として表した。既述の通り、このC8H18O2ガスの熱分解では付着係数の高いCH、CH2及びC等は生成しておらず、CH3ラジカルの生成が認められた。このCH3ラジカル以外の生成物はウェハWに作用せずに排気口22から排気されているものと考えられる。
(実験例5:CH3ラジカルの経時変化)
実験例4と同様QMS(四重極質量分析計)を用いて、処理室21内に供給されているCH3ラジカルの量を測定した。この実験では熱源65の通電時間によってCH3ラジカルの量がどの程度変化するかを確かめるため、実験例1における修復工程において、熱源65に通電しない状態からC8H18O2ガスを処理室21内に供給し、次いで熱源65に通電させてCH3ラジカルの量の経時変化を確認した。この結果を図13に示した。
実験結果
CH3ラジカルの量は熱源65に通電させた後すぐに若干量増加して、その後急峻な傾きで増加していた。この増加量は熱源65の温度に対応したものだと考えられ、熱源65に通電させた後およそ30秒程度で熱源65の温度が安定したと認められる。また、CH3ラジカルはC8H18O2ガスの熱分解によって生成していることが確認できた。
本発明のプラズマ処理装置の一例を示す縦断面図である。 本発明のプラズマ処理装置の一例を示す横断面図である。 本発明におけるCH3ラジカルを生成するための装置の一例を示した概略図である。 本発明のプラズマ処理に用いられるウェハWの構成及び各プラズマ処理を示す図である。 本発明の修復工程における反応機構の一例と考えられる概念図である。 本発明における用いられる半導体製造装置の一例を示した概念図である。 本発明におけるラジカル処理装置の一例を示した概念図である。 本発明の実験に供したウェハWの概念図である。 本発明における実験例1の結果を示す図である。 本発明における実験例2の結果を示す図である。 本発明における実験例3の結果を示す図である。 本発明における実験例4の結果を示す図である。 本発明における実験例5の結果を示す図である。 従来のプラズマ処理におけるウェハWの模式図である。
符号の説明
2 プラズマ処理装置
21 処理室
3 載置台
31 下部電極
4 上部電極
54 SiOCH膜
57 凹部
60 ダメージ層
63 ガス加熱部
80 プラズマ処理装置
81 ラジカル処理装置

Claims (8)

  1. シリコン、炭素、酸素及び水素を含む低誘電率膜がダメージを受けることによって炭素の脱離したダメージ層が形成された被処理体を処理室内に位置させる工程と、
    前記処理室に外部側から接続されると共に熱源を備えた筐体内にCH3ラジカル生成用のガスを供給し、前記熱源の熱により前記ガスを熱分解して前記筐体内にCH3ラジカルを生成する工程と、
    次いで、前記筐体内で生成されたCH3ラジカルを前記処理室内に供給して、前記ダメージ層にCH3を結合させる修復工程と、を含むことを特徴とする低誘電率膜のダメージ修復方法。
  2. 前記ダメージ層は、前記低誘電率膜プラズマに曝すことにより形成されることを特徴とする請求項記載の低誘電率膜のダメージ修復方法。
  3. 前記ダメージ層は、前記低誘電率膜に凹部を形成するためのエッチング処理及び前記低誘電率膜の上方に形成された有機膜よりなるレジスト膜を灰化するためのアッシング処理の少なくとも一方により形成されることを特徴とする請求項記載の低誘電率膜のダメージ修復方法。
  4. 前記被処理体は、前記低誘電率膜ダメージ層の形成から修復工程に至るまで真空雰囲気に置かれることを特徴とする請求項1ないしのいずれか一つに記載の低誘電率膜のダメージ修復方法。
  5. 前記ダメージ層の形成及び修復工程は同一処理室内にて行われることを特徴とする請求項1ないしのいずれか一つに記載の低誘電率膜のダメージ修復方法。
  6. CH3ラジカル生成用のガスは、ジ−t−アルキルパーオキサイド((CH3)3COOC(CH3)3)、メタン(CH4)、アゾメタン((CH3)2N2、(CH3)3N)、2,2’−アゾビスイソブチルニトリル((CH3)2C(CN)N=N(CN)C(CH3)2)、ジメチルアミン((CH32NH)及びネオペンタン(C(CH34)の中から選択されるガスであることを特徴とする請求項1ないしのいずれか一つに記載の低誘電率膜のダメージ修復方法。
  7. シリコン、炭素、酸素及び水素を含む低誘電率膜がダメージを受けることによって炭素の脱離したダメージ層が形成された被処理体を収納するための処理室と、
    前記処理室内に設けられ、被処理体を載置するための載置台と、
    前記処理室内を真空排気するための手段と、
    前記処理室に外部側から接続され、CH3ラジカルを生成するための熱源を備えた筐体と、
    前記筐体内にCH3ラジカル生成用ガスを供給するためのガス導入管と、
    前記熱源の温度を制御する温度制御手段と、
    前記筐体内にCH3ラジカル生成用のガスを供給し、前記熱源の熱により前記ガスが熱分解して生成したCH3ラジカルを前記筐体内から前記処理容器内に供給して、前記ダメージ層にCH3を結合させて修復するように制御信号を出力する制御部と、を備えたことを特徴とする半導体製造装置。
  8. CH3ラジカル生成用のガスは、ジ−t−アルキルパーオキサイド((CH3)3COOC(CH3)3)、メタン(CH4)、アゾメタン((CH3)2N2、(CH3)3N)、2,2’−アゾビスイソブチルニトリル((CH3)2C(CN)N=N(CN)C(CH3)2)、ジメチルアミン((CH3)2NH)及びネオペンタン(C(CH3)4)の中から選択されるガスであることを特徴とする請求項に記載の半導体製造装置。
JP2006085973A 2006-03-27 2006-03-27 低誘電率膜のダメージ修復方法及び半導体製造装置 Expired - Fee Related JP4716370B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006085973A JP4716370B2 (ja) 2006-03-27 2006-03-27 低誘電率膜のダメージ修復方法及び半導体製造装置
TW096110408A TWI452629B (zh) 2006-03-27 2007-03-26 A method of repairing a low dielectric film, a semiconductor manufacturing apparatus, and a memory medium
US11/727,392 US7556970B2 (en) 2006-03-27 2007-03-26 Method of repairing damaged film having low dielectric constant, semiconductor device fabricating system and storage medium
KR1020070029331A KR100870997B1 (ko) 2006-03-27 2007-03-26 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체
CNB2007100915246A CN100536084C (zh) 2006-03-27 2007-03-27 低介电常数膜的损伤修复方法、半导体制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006085973A JP4716370B2 (ja) 2006-03-27 2006-03-27 低誘電率膜のダメージ修復方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
JP2007266099A JP2007266099A (ja) 2007-10-11
JP4716370B2 true JP4716370B2 (ja) 2011-07-06

Family

ID=38638831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006085973A Expired - Fee Related JP4716370B2 (ja) 2006-03-27 2006-03-27 低誘電率膜のダメージ修復方法及び半導体製造装置

Country Status (4)

Country Link
JP (1) JP4716370B2 (ja)
KR (1) KR100870997B1 (ja)
CN (1) CN100536084C (ja)
TW (1) TWI452629B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5132244B2 (ja) * 2007-10-18 2013-01-30 大陽日酸株式会社 絶縁膜のダメージ回復方法および回復剤
JP5261291B2 (ja) * 2009-06-01 2013-08-14 東京エレクトロン株式会社 処理方法および記憶媒体
KR20120038507A (ko) 2009-07-21 2012-04-23 스미또모 베이크라이트 가부시키가이샤 막 형성용 조성물, 절연막 및 반도체 장치
JP5544893B2 (ja) * 2010-01-20 2014-07-09 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP5654862B2 (ja) * 2010-04-12 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US8435901B2 (en) * 2010-06-11 2013-05-07 Tokyo Electron Limited Method of selectively etching an insulation stack for a metal interconnect
CN103377913B (zh) * 2012-04-18 2016-08-31 中芯国际集成电路制造(上海)有限公司 开口的形成方法
CN104134612B (zh) * 2014-08-20 2017-11-10 上海华力微电子有限公司 一种修复超低介质常数薄膜侧壁损伤的方法
CN104505344B (zh) * 2014-08-20 2017-12-15 上海华力微电子有限公司 形成多孔超低介电材料的方法
JP7463238B2 (ja) * 2020-09-08 2024-04-08 キオクシア株式会社 半導体製造装置および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028015A (en) * 1999-03-29 2000-02-22 Lsi Logic Corporation Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
US6114259A (en) * 1999-07-27 2000-09-05 Lsi Logic Corporation Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage
JP4999454B2 (ja) * 2003-01-25 2012-08-15 ハネウェル・インターナショナル・インコーポレーテッド 損傷誘電体材料及び膜の修復及び回復
JP3939711B2 (ja) * 2003-06-18 2007-07-04 富士通株式会社 半導体装置の製造方法
US7553769B2 (en) * 2003-10-10 2009-06-30 Tokyo Electron Limited Method for treating a dielectric film
JP5019714B2 (ja) * 2005-01-31 2012-09-05 大陽日酸株式会社 低誘電率膜のダメージ回復法
JP2006303422A (ja) * 2005-03-22 2006-11-02 Sony Corp プラズマ処理方法および半導体装置の製造方法

Also Published As

Publication number Publication date
CN100536084C (zh) 2009-09-02
TW200805493A (en) 2008-01-16
TWI452629B (zh) 2014-09-11
KR100870997B1 (ko) 2008-11-27
CN101047126A (zh) 2007-10-03
KR20070096956A (ko) 2007-10-02
JP2007266099A (ja) 2007-10-11

Similar Documents

Publication Publication Date Title
KR100870997B1 (ko) 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체
JP4256763B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP4049214B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP5289863B2 (ja) アモルファスカーボンナイトライド膜の形成方法、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体
US20100279510A1 (en) Etching method and recording medium
TWI402964B (zh) 層間絕緣膜及配線構造與此等之製造方法
US8288252B2 (en) Method for recovering damaged components in lower region of low dielectric insulating film
TW201300567A (zh) 藉由紫外線輔助之光化學沉積而介電回復電漿損壞之低介電常數薄膜
JP2008198659A (ja) プラズマエッチング方法
JP4924245B2 (ja) 半導体製造装置、半導体装置の製造方法及び記憶媒体
US7556970B2 (en) Method of repairing damaged film having low dielectric constant, semiconductor device fabricating system and storage medium
TWI499001B (zh) Substrate processing methods and memory media
JP2007194284A (ja) プラズマ処理方法、プラズマ処理装置、及び記憶媒体
JP4578507B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
US8524101B2 (en) Method and apparatus for manufacturing semiconductor device, and storage medium
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
TWI780185B (zh) 處理被處理體之方法
JP4758938B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP4940722B2 (ja) 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体
JP5233097B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
JP2007227529A (ja) 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体
JP3834004B2 (ja) エッチング後処理方法
JPH07254589A (ja) 試料の後処理方法
US20080038462A1 (en) Method of forming a carbon layer on a substrate
JPH04364731A (ja) エッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110324

R150 Certificate of patent or registration of utility model

Ref document number: 4716370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees