JP4718007B2 - 自己整合コンタクトを備えた集積回路の製造方法 - Google Patents
自己整合コンタクトを備えた集積回路の製造方法 Download PDFInfo
- Publication number
- JP4718007B2 JP4718007B2 JP2000538381A JP2000538381A JP4718007B2 JP 4718007 B2 JP4718007 B2 JP 4718007B2 JP 2000538381 A JP2000538381 A JP 2000538381A JP 2000538381 A JP2000538381 A JP 2000538381A JP 4718007 B2 JP4718007 B2 JP 4718007B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer dielectric
- drain
- dielectric layer
- source
- stacked gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0135—Manufacturing their gate conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/0698—Local interconnections
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
（技術分野）
本発明は、一般に、集積回路の製造に関する。より詳細には、本発明は、集積回路装置のコンタクトの製造方法に関する。
【０００２】
（背景技術）
集積回路装置の層またはレベル間の電気接続を提供するために、集積回路装置にはコンタクトが必要である。半導体装置は、一般に、コンタクトを使用して特定の構成で接続された多数のトランジスタを含む。
【０００３】
従来のフラッシュ・メモリ・セルにおいて、メモリ・セルは、積層ゲート、ドレインおよびソースを含む。ドレイン・コンタクトは、メモリ・セルのドレインを積層ゲート上の導電体層（ビット・ライン）に電気的に接続する。この導電体層は、ビット・ラインをメモリ・セルの記憶ノード（ドレイン）に接続するために利用されるポリシリコン層、第１の金属層、またはその他の層でよい。
【０００４】
さらに、メモリ・セルのソースは、ＶＳＳ埋没物（たとえば、ＶＳＳコネクタや自己整合ソース（ＳＡＳ）モジュール）によってソース・ラインに結合されることがある。隣り合ったトランジスタのソースは、基板レベル（活性領域内で）で結合される。ＳＡＳモジュールは、一般に、ＬＯＣＯＳ酸化物のＳＡＳマスクおよびエッチングと、ＶＳＳ接続マスクおよび注入の工程によって製造される。モジュールの製造には、ＳＡＳマスクとエッチングの間に１つとＶＳＳ接続マスクと注入の間にもう１つの２つの重要なマスクキング工程が必要である。
【０００５】
ＳＡＳモジュールと関連する製造工程は、多少都合が悪いことがある。エッチング工程で、活性領域に電荷による損傷が生じることがある。また、ＳＡＳモジュールは、そのシート抵抗とサイズのために都合が悪いことがある。
【０００６】
フラッシュ・メモリ・セルと関連するコンタクトは、積層ゲートと関連するポリシリコンから離されなければならない。集積回路プロセスに従ってフィーチャ・サイズが縮小されるため、記憶密度を高めるために寸法を小さくする必要がある。一般に、アライメント・エラーによってソース・コンタクトまたはドレイン・コンタクトと積層ゲートが短絡しないように、コンタクトは、積層ゲートから離されなければならない。コンタクトとゲートの間の間隔は、フラッシュ・メモリ・セル全体のサイズに影響を与える。
【０００７】
したがって、ＳＡＳモジュールの必要をなくす必要がある。さらに、コンタクトとゲートの間隔の要件を緩和する必要がある。さらに、セル・サイズが小さいフラッシュ・メモリが必要である。さらに、ＶＳＳソース・ライン抵抗を小さくする必要がある。
【０００８】
本発明は、一般に、積層ゲート、ソースおよびドレインを有するトランジスタのコンタクトを製造する方法に係り、この方法は、前記ドレイン及び前記ソースの上に、前記積層ゲートを覆うエッチ・ストップ層を成長する工程と、前記エッチ・ストップ層の上に第１の層間誘電体層を成長する工程と、前記ドレイン及び前記ソースが露出した状態で、前記積層ゲート上に形成された前記第１の層間誘電体層と前記積層ゲートの側面に形成された前記エッチ・ストップ層とが残存するように、前記ソース及び前記ドレインの上から前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングする工程と、前記ソース及びドレインの上に第１の導電体材料を同時に成長させ、前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングした領域に埋め込み、隣接するトランジスタの前記ソース同士を接続させる工程と、前記ソース及び前記ドレインの上の前記第１の導電体材料を、前記積層ゲート上に残存した前記第１の層間誘電体層の上面まで同時に平坦化する工程と、前記第１の導電体材料の上に第２の層間誘電体層を成長する工程と、前記第２の層間誘電体層をエッチングして、前記ドレインの上にコンタクト孔を形成する工程と、前記コンタクト孔を第２の導電体材料で埋めてコンタクトを形成する工程とを有することを特徴とする。
【０００９】
本発明は、さらに、半導体基板上に集積回路を製造する方法に係り、前記半導体基板が、ソースとドレインの間の前記半導体基板上に配置された少なくとも１つの積層ゲートを含み、前記積層ゲートが第１のバリア層を含み、前記積層ゲートを覆うように前記半導体基板上に絶縁体層を成長する工程と、前記積層ゲートの側面に前記積層ゲート用に絶縁体側壁スペーサを残すように前記絶縁体層をエッチングする工程と、前記積層ゲートと前記絶縁体側壁スペーサを覆うように前記半導体基板上にエッチ・ストップ層を成長する工程と、前記エッチ・ストップ層の上に第１の層間誘電体層を成長する工程と、自己整合コンタクト・マスクにより、前記ドレイン及び前記ソースが形成された領域の前記半導体基板が露出した状態で、前記積層ゲート上に形成された前記第１の層間誘電体層と前記積層ゲートの側面に形成された前記エッチ・ストップ層とが残存するように、前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングする工程と、前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングした領域に埋め込むように、前記ソース及びドレインが形成された前記半導体基板上に第１の導電体材料を同時に成長させ、隣接するトランジスタの前記ソース同士を接続させる工程と、前記ソース及び前記ドレインの上の前記第１の導電体材料を、前記積層ゲート上に残存した前記第１の層間誘電体層の上面まで同時に平坦化する工程と、前記第１の導電体材料の上に第２の層間誘電体層を成長する工程と、前記第２の層間誘電体層を貫通して前記第１の導電体材料に電気的に結合されたコンタクトを形成する工程とを有することを特徴とする。
【００１０】
本発明は、さらに、半導体基板上に集積回路を製造する方法に係り、前記半導体基板が、ソースとドレインの間の前記半導体基板上に配置された少なくとも１つの積層ゲートを含み、前記積層ゲートを覆うように、前記ソースおよび前記ドレインが形成された前記半導体基板上にエッチ・ストップ層を成長する工程と、前記エッチ・ストップ層の上に第１の層間誘電体層を成長する工程と、自己整合コンタクト・マスクによって前記ドレイン及び前記ソースが形成された領域の前記半導体基板が露出した状態で、前記積層ゲート上に形成された前記第１の層間誘電体層と前記積層ゲートの側面に形成された前記エッチ・ストップ層とが残存するように、前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングする工程と、前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングした領域に埋め込むように、前記ソース及びドレインが形成された前記半導体基板上に第１の導電体材料を同時に成長させ、隣接するトランジスタの前記ソース同士を接続させる工程と、前記ソース及び前記ドレインの上の前記第１の導電体材料を、前記積層ゲート上に残存した前記第１の層間誘電体層の上面まで同時に平坦化する工程と、前記第１の導電体材料と前記第１の層間誘電体層との上に第２の層間誘電体層を成長する工程と、前記第２の層間誘電体層を貫通して前記第１の導電体材料に電気的に結合されるコンタクトを形成する工程とを有することを特徴とする。
【００１４】
（発明を実施するための最良の形態）
次に、本発明の最良の形態を、同じ数字が同じ要素を示す添付図面を参照して説明する。
図１と図２を参照すると、集積回路（ＩＣ）または半導体装置の一部分１０は、２つのトランジスタを含む。第１のトランジスタは、ドレイン１２、ゲート１４及びソース１６を含む。同様に、第２のトランジスタは、ドレイン１８、ゲート２０及びソース２２を含む。ドレイン１２及び１８は、コンタクト２６及び２８にそれぞれ接続されている。図１に示したように、コンタクト２６及び２８は、ドレイン領域１２及び１８すべての上にそれぞれ広がることができる。したがって、コンタクト２６及び２８は、ゲート１４とコンタクト２６の間とゲート２０とコンタクト２８との間にそれぞれスペースが必要なくなるので、ドレイン１２及び１８と同じサイズかまたはそれよりも大きいと好都合である。
【００１５】
部分１０は、多数の様々な電子構成要素を含むことがあり、相補形金属酸化膜半導体（ＣＭＯＳ）プロセスなどの様々な半導体プロセスによって製造することができる。部分１０は、シリコンやその他の半導体材料であることが好ましい基板またはベース３４（図２）上に設けられる。ベース３４は、Ｐ形ドーパントまたはＮ形ドーパントがドープされることがある。ゲート１４および２０と関連するトランジスタは、Ｎ形またはＰ形ウェル内に設けられたＣＭＯＳトランジスタでもよい。図２において、ゲート１４及び２０は積層ゲートとして示され、部分１０は、フラッシュＥＥＰＲＯＭの一部分であることが好ましい。
【００１６】
ベース３４は、ドレイン１２及び１８とソース１６及び２２を含む。ベース３４の上面３６の上に、ゲート１４及び２０が提供される。
ゲート１４及び２０は、フローティング・ゲート・トランジスタの積層ゲート構造である。積層ゲート構造は、一般に、共重合体誘電体層（すなわち、ＯＮＯ）の上に設けられた第２のポリシリコン層を含むことができる。ＯＮＯ層は、トンネル酸化物の上に設けられた第１のポリシリコン層の上に設けられる。トンネル酸化物は、面３６の上に設けられる。さらに、積層ゲート１４および２０は、バリア層４２と絶縁側壁スペーサ３８を含むことがある。
【００１７】
ドレイン１２は、局部的相互接続プラグ５０によってコンタクト２６に結合される。同様に、ソース１６および２２は、局部的相互接続プラグ５２に結合される。局部的相互接続プラグ５１は、ドレイン１８に結合される。プラグ５０、５１および５２は、局部的相互接続工程で形成され、タングステン（Ｗ）を含むことが好ましい。プラグ５０は、好ましくはタングステン（Ｗ）プラグのコンタクト２６に結合される。プラグ５０および５２は、ゲート１４および２０と接合し重なると有利である。さらに、コンタクト２６が、スタック・ゲート１４に関連するプラグ５０に対してずれることがある。
【００１８】
第１の層間誘電体層６４が、ゲート１４および２０の上に設けられる。第２の層間誘電体層６６が、プラグ５０、５１および５２、ならびに層６４の上に設けられる。層６４および６６は、化学気相成長法（ＣＶＤ）により成長した二酸化ケイ素（ＳｉＯ2 ）でもよい。層６４および６６は、少なくとも一部分を、テトラエチルオルトシリケート（ＴＥＯＳ）またはテトラメチルシクロシロキサン（ＴＭＣＴＳ）から形成することができる。あるいは、層６４および６６は、ポリイミドサリンやジクロロシランなどの他の絶縁物質から形成してもよく、また、他の製造方法によって成長することができる。
【００１９】
図３〜図６を参照し、部分１０を製造するプロセス・フロー２００は、次の通りである。図３において、ベース３４が、バリア層４２を含む積層ゲート１４および２０と供に示される。バリア層４２は、１０００オングストロームの酸化シリコン窒化物（ＳｉＯＮ）の層でよい。ステップ２１０（図６）で、層４２をゲート１４および２０の上に第２の障壁反射防止膜（ＢＡＲＣ）の厚いバリア層として形成する。ステップ２２０において、層４２を、ゲート１４及び２０の上の層４２を残すように自己整合エッチング（ＳＡＥ）マスクによって部分的にエッチングする。層４２は、自己整合コンタクトのエッチング中にエッチ・ストップ層としてはたらく。層４２は、また、反射防止膜としてはたらく。
【００２０】
ステップ２３０において、酸化物材料などの絶縁材料を化学気相成長法（ＣＶＤ）によって成長する。そして、ステップ２３０で、この絶縁材料をゲート１４および２０と関連するスペーサ３８（図４）が形成されるようにエッチングする。一般に、層４２は、スペーサ３８形成するエッチング工程で、約１００オングストロームの材料を失う。ステップ２４０において、ライナーまたはエッチ・ストップ層４０として、窒化シリコン（ＳｉＮ）を含むバリア層４０を減圧化学気相成長法（ＬＰＣＶＤ）によって成長する。層４０は、自己整合コンタクト（ＳＡＣ）エッチ・ストップ層として機能し、１０００オングストロームの厚さのＳｉＮキャップ層またはＳｉＮ／ＳｉＯ2 からなる２層構造であることが好ましい。
【００２１】
ステップ２４２において、図５に示すように、第１の層間誘電体層６４を、ＣＶＤにより、層４０の上に成長する。層６４は、１．０〜１．５μｍで、ＣＭＰによってレベル７６まで平坦化されることが好ましい。ステップ２４４において、ゲート１４および２０の上の層６４を残すように自己整合コンタクト・マスクにより層６４をエッチングする。さらに、ステップ２４４において、自己整合コンタクト・マスクを利用して、ドレイン１２及びソース１６，２２の上から層４０をエッチングする。層４０及び６４をエッチングして、ドレイン１２及びソース１６，２２まで、穴またはビアを開口する。
【００２２】
図５を参照すると、ステップ２４６において、局部的相互接続の導電体材料をドレイン１２およびソース１６，２２の上に成長する。局部的相互接続の導電体材料は、タングステンが好ましく、ＣＶＤ法によって成長する。代替として、ポリシリコン、金属、その他の導電体材料などの他の導電体材料を利用することができる。この導電体材料を成長した後で、化学機械研磨（ＣＭＰ）法により、レベル７６まで研磨し、プラグ５０及び５２を形成する。ステップ２４８において、層６４、プラグ５０及びプラグ５２の上に、第２の誘電体層６６（図２）を成長する。層６６は、層６４と類似しており、層６４をＣＶＤ法により成長することができる。
【００２３】
層６６を成長し、平坦化した後、ステップ２５２において、コンタクト・マスクを使用して、層６６をエッチングする。そして、タングステンを含むコンタクト２６を、プラグ５０と接するように成長する。プラグ２６を、ゲート１４またはゲート８２に重なるようにして形成する。さらに、プラグ５０は、ゲート８２および１４に接することができる。このように、プラグ５０と５２及びコンタクト２６に、ゲートを積み重ねるためにコンタクトと関連する間隔は必要ない。したがって、部分１０のサイズを縮小することができ、またはコンタクト２６、プラグ５０及び５２のリソグラフィ要件を緩和することができる。
【００２４】
プロセス２００は、単一の局部的相互接続プロセスにおいてプラグ５０、５１および５２を同時に形成するため有利である。この局部的相互接続プロセスは、ステップ２４２、２４４および２４６を含む。ステップ２４４で、層４０を自己整合コンタクトのマスクとエッチングに利用することによって、同じセルサイズを維持しながら局部的相互接続およびコンタクトのサイズに余裕を持たせることができる。プラグ５０および５２が、０．３４×０．３４μｍのサイズを有し、０．３４μｍのＶＳＳ間隔を有することが好ましい。ゲート１４および２０の幅は、０．３μｍであることが好ましく、ゲート１４とプラグ５０の隙間がなくされることが好ましい。
【００２５】
示した詳細な図面と特定の例は、本発明の好ましい例示的な実施形態について説明しているが、それらが単に例示に過ぎないことを理解されたい。本発明は、開示した厳密な詳細、方法、材料および条件に制限されない。たとえば、タングステンを提案しているが、コンタクトと局部的相互接続は他の導電体材料を使用してもよい。さらに、ドライエッチングを提案しているが、材料を他の方法で除去することができる。さらに、絶縁を提供するためにＴＥＯＳを使用しているが、他の絶縁材料と置き換えることができる。図面に示した寸法、サイズ、厚さおよび形状は、単なる例として示した。様々な層、コンタクト、セルおよびトランジスタは、集積回路の設計および処理技術によって異なる幾何学形状になることがある。
【図面の簡単な説明】
【図１】 本発明の例示的な実施形態による２つのトランジスタを含む集積回路装置の平面図である。
【図２】 本発明のもう１つ例示的な実施形態による図１に示した集積回路の一部分の２−２線で切断した断面図である。
【図３】 図６に示したプロセスの工程を示す図２に示した半導体基板の断面図である。
【図４】 図６に示したプロセスの工程を示す図３に示した半導体基板の断面図である。
【図５】 図６に示したプロセスの工程を示す図４に示した半導体基板の断面図である。
【図６】 本発明のさらにもう１つの例示的な実施形態による工程図である。
（技術分野）
本発明は、一般に、集積回路の製造に関する。より詳細には、本発明は、集積回路装置のコンタクトの製造方法に関する。
【０００２】
（背景技術）
集積回路装置の層またはレベル間の電気接続を提供するために、集積回路装置にはコンタクトが必要である。半導体装置は、一般に、コンタクトを使用して特定の構成で接続された多数のトランジスタを含む。
【０００３】
従来のフラッシュ・メモリ・セルにおいて、メモリ・セルは、積層ゲート、ドレインおよびソースを含む。ドレイン・コンタクトは、メモリ・セルのドレインを積層ゲート上の導電体層（ビット・ライン）に電気的に接続する。この導電体層は、ビット・ラインをメモリ・セルの記憶ノード（ドレイン）に接続するために利用されるポリシリコン層、第１の金属層、またはその他の層でよい。
【０００４】
さらに、メモリ・セルのソースは、ＶＳＳ埋没物（たとえば、ＶＳＳコネクタや自己整合ソース（ＳＡＳ）モジュール）によってソース・ラインに結合されることがある。隣り合ったトランジスタのソースは、基板レベル（活性領域内で）で結合される。ＳＡＳモジュールは、一般に、ＬＯＣＯＳ酸化物のＳＡＳマスクおよびエッチングと、ＶＳＳ接続マスクおよび注入の工程によって製造される。モジュールの製造には、ＳＡＳマスクとエッチングの間に１つとＶＳＳ接続マスクと注入の間にもう１つの２つの重要なマスクキング工程が必要である。
【０００５】
ＳＡＳモジュールと関連する製造工程は、多少都合が悪いことがある。エッチング工程で、活性領域に電荷による損傷が生じることがある。また、ＳＡＳモジュールは、そのシート抵抗とサイズのために都合が悪いことがある。
【０００６】
フラッシュ・メモリ・セルと関連するコンタクトは、積層ゲートと関連するポリシリコンから離されなければならない。集積回路プロセスに従ってフィーチャ・サイズが縮小されるため、記憶密度を高めるために寸法を小さくする必要がある。一般に、アライメント・エラーによってソース・コンタクトまたはドレイン・コンタクトと積層ゲートが短絡しないように、コンタクトは、積層ゲートから離されなければならない。コンタクトとゲートの間の間隔は、フラッシュ・メモリ・セル全体のサイズに影響を与える。
【０００７】
したがって、ＳＡＳモジュールの必要をなくす必要がある。さらに、コンタクトとゲートの間隔の要件を緩和する必要がある。さらに、セル・サイズが小さいフラッシュ・メモリが必要である。さらに、ＶＳＳソース・ライン抵抗を小さくする必要がある。
【０００８】
本発明は、一般に、積層ゲート、ソースおよびドレインを有するトランジスタのコンタクトを製造する方法に係り、この方法は、前記ドレイン及び前記ソースの上に、前記積層ゲートを覆うエッチ・ストップ層を成長する工程と、前記エッチ・ストップ層の上に第１の層間誘電体層を成長する工程と、前記ドレイン及び前記ソースが露出した状態で、前記積層ゲート上に形成された前記第１の層間誘電体層と前記積層ゲートの側面に形成された前記エッチ・ストップ層とが残存するように、前記ソース及び前記ドレインの上から前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングする工程と、前記ソース及びドレインの上に第１の導電体材料を同時に成長させ、前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングした領域に埋め込み、隣接するトランジスタの前記ソース同士を接続させる工程と、前記ソース及び前記ドレインの上の前記第１の導電体材料を、前記積層ゲート上に残存した前記第１の層間誘電体層の上面まで同時に平坦化する工程と、前記第１の導電体材料の上に第２の層間誘電体層を成長する工程と、前記第２の層間誘電体層をエッチングして、前記ドレインの上にコンタクト孔を形成する工程と、前記コンタクト孔を第２の導電体材料で埋めてコンタクトを形成する工程とを有することを特徴とする。
【０００９】
本発明は、さらに、半導体基板上に集積回路を製造する方法に係り、前記半導体基板が、ソースとドレインの間の前記半導体基板上に配置された少なくとも１つの積層ゲートを含み、前記積層ゲートが第１のバリア層を含み、前記積層ゲートを覆うように前記半導体基板上に絶縁体層を成長する工程と、前記積層ゲートの側面に前記積層ゲート用に絶縁体側壁スペーサを残すように前記絶縁体層をエッチングする工程と、前記積層ゲートと前記絶縁体側壁スペーサを覆うように前記半導体基板上にエッチ・ストップ層を成長する工程と、前記エッチ・ストップ層の上に第１の層間誘電体層を成長する工程と、自己整合コンタクト・マスクにより、前記ドレイン及び前記ソースが形成された領域の前記半導体基板が露出した状態で、前記積層ゲート上に形成された前記第１の層間誘電体層と前記積層ゲートの側面に形成された前記エッチ・ストップ層とが残存するように、前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングする工程と、前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングした領域に埋め込むように、前記ソース及びドレインが形成された前記半導体基板上に第１の導電体材料を同時に成長させ、隣接するトランジスタの前記ソース同士を接続させる工程と、前記ソース及び前記ドレインの上の前記第１の導電体材料を、前記積層ゲート上に残存した前記第１の層間誘電体層の上面まで同時に平坦化する工程と、前記第１の導電体材料の上に第２の層間誘電体層を成長する工程と、前記第２の層間誘電体層を貫通して前記第１の導電体材料に電気的に結合されたコンタクトを形成する工程とを有することを特徴とする。
【００１０】
本発明は、さらに、半導体基板上に集積回路を製造する方法に係り、前記半導体基板が、ソースとドレインの間の前記半導体基板上に配置された少なくとも１つの積層ゲートを含み、前記積層ゲートを覆うように、前記ソースおよび前記ドレインが形成された前記半導体基板上にエッチ・ストップ層を成長する工程と、前記エッチ・ストップ層の上に第１の層間誘電体層を成長する工程と、自己整合コンタクト・マスクによって前記ドレイン及び前記ソースが形成された領域の前記半導体基板が露出した状態で、前記積層ゲート上に形成された前記第１の層間誘電体層と前記積層ゲートの側面に形成された前記エッチ・ストップ層とが残存するように、前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングする工程と、前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングした領域に埋め込むように、前記ソース及びドレインが形成された前記半導体基板上に第１の導電体材料を同時に成長させ、隣接するトランジスタの前記ソース同士を接続させる工程と、前記ソース及び前記ドレインの上の前記第１の導電体材料を、前記積層ゲート上に残存した前記第１の層間誘電体層の上面まで同時に平坦化する工程と、前記第１の導電体材料と前記第１の層間誘電体層との上に第２の層間誘電体層を成長する工程と、前記第２の層間誘電体層を貫通して前記第１の導電体材料に電気的に結合されるコンタクトを形成する工程とを有することを特徴とする。
【００１４】
（発明を実施するための最良の形態）
次に、本発明の最良の形態を、同じ数字が同じ要素を示す添付図面を参照して説明する。
図１と図２を参照すると、集積回路（ＩＣ）または半導体装置の一部分１０は、２つのトランジスタを含む。第１のトランジスタは、ドレイン１２、ゲート１４及びソース１６を含む。同様に、第２のトランジスタは、ドレイン１８、ゲート２０及びソース２２を含む。ドレイン１２及び１８は、コンタクト２６及び２８にそれぞれ接続されている。図１に示したように、コンタクト２６及び２８は、ドレイン領域１２及び１８すべての上にそれぞれ広がることができる。したがって、コンタクト２６及び２８は、ゲート１４とコンタクト２６の間とゲート２０とコンタクト２８との間にそれぞれスペースが必要なくなるので、ドレイン１２及び１８と同じサイズかまたはそれよりも大きいと好都合である。
【００１５】
部分１０は、多数の様々な電子構成要素を含むことがあり、相補形金属酸化膜半導体（ＣＭＯＳ）プロセスなどの様々な半導体プロセスによって製造することができる。部分１０は、シリコンやその他の半導体材料であることが好ましい基板またはベース３４（図２）上に設けられる。ベース３４は、Ｐ形ドーパントまたはＮ形ドーパントがドープされることがある。ゲート１４および２０と関連するトランジスタは、Ｎ形またはＰ形ウェル内に設けられたＣＭＯＳトランジスタでもよい。図２において、ゲート１４及び２０は積層ゲートとして示され、部分１０は、フラッシュＥＥＰＲＯＭの一部分であることが好ましい。
【００１６】
ベース３４は、ドレイン１２及び１８とソース１６及び２２を含む。ベース３４の上面３６の上に、ゲート１４及び２０が提供される。
ゲート１４及び２０は、フローティング・ゲート・トランジスタの積層ゲート構造である。積層ゲート構造は、一般に、共重合体誘電体層（すなわち、ＯＮＯ）の上に設けられた第２のポリシリコン層を含むことができる。ＯＮＯ層は、トンネル酸化物の上に設けられた第１のポリシリコン層の上に設けられる。トンネル酸化物は、面３６の上に設けられる。さらに、積層ゲート１４および２０は、バリア層４２と絶縁側壁スペーサ３８を含むことがある。
【００１７】
ドレイン１２は、局部的相互接続プラグ５０によってコンタクト２６に結合される。同様に、ソース１６および２２は、局部的相互接続プラグ５２に結合される。局部的相互接続プラグ５１は、ドレイン１８に結合される。プラグ５０、５１および５２は、局部的相互接続工程で形成され、タングステン（Ｗ）を含むことが好ましい。プラグ５０は、好ましくはタングステン（Ｗ）プラグのコンタクト２６に結合される。プラグ５０および５２は、ゲート１４および２０と接合し重なると有利である。さらに、コンタクト２６が、スタック・ゲート１４に関連するプラグ５０に対してずれることがある。
【００１８】
第１の層間誘電体層６４が、ゲート１４および２０の上に設けられる。第２の層間誘電体層６６が、プラグ５０、５１および５２、ならびに層６４の上に設けられる。層６４および６６は、化学気相成長法（ＣＶＤ）により成長した二酸化ケイ素（ＳｉＯ2 ）でもよい。層６４および６６は、少なくとも一部分を、テトラエチルオルトシリケート（ＴＥＯＳ）またはテトラメチルシクロシロキサン（ＴＭＣＴＳ）から形成することができる。あるいは、層６４および６６は、ポリイミドサリンやジクロロシランなどの他の絶縁物質から形成してもよく、また、他の製造方法によって成長することができる。
【００１９】
図３〜図６を参照し、部分１０を製造するプロセス・フロー２００は、次の通りである。図３において、ベース３４が、バリア層４２を含む積層ゲート１４および２０と供に示される。バリア層４２は、１０００オングストロームの酸化シリコン窒化物（ＳｉＯＮ）の層でよい。ステップ２１０（図６）で、層４２をゲート１４および２０の上に第２の障壁反射防止膜（ＢＡＲＣ）の厚いバリア層として形成する。ステップ２２０において、層４２を、ゲート１４及び２０の上の層４２を残すように自己整合エッチング（ＳＡＥ）マスクによって部分的にエッチングする。層４２は、自己整合コンタクトのエッチング中にエッチ・ストップ層としてはたらく。層４２は、また、反射防止膜としてはたらく。
【００２０】
ステップ２３０において、酸化物材料などの絶縁材料を化学気相成長法（ＣＶＤ）によって成長する。そして、ステップ２３０で、この絶縁材料をゲート１４および２０と関連するスペーサ３８（図４）が形成されるようにエッチングする。一般に、層４２は、スペーサ３８形成するエッチング工程で、約１００オングストロームの材料を失う。ステップ２４０において、ライナーまたはエッチ・ストップ層４０として、窒化シリコン（ＳｉＮ）を含むバリア層４０を減圧化学気相成長法（ＬＰＣＶＤ）によって成長する。層４０は、自己整合コンタクト（ＳＡＣ）エッチ・ストップ層として機能し、１０００オングストロームの厚さのＳｉＮキャップ層またはＳｉＮ／ＳｉＯ2 からなる２層構造であることが好ましい。
【００２１】
ステップ２４２において、図５に示すように、第１の層間誘電体層６４を、ＣＶＤにより、層４０の上に成長する。層６４は、１．０〜１．５μｍで、ＣＭＰによってレベル７６まで平坦化されることが好ましい。ステップ２４４において、ゲート１４および２０の上の層６４を残すように自己整合コンタクト・マスクにより層６４をエッチングする。さらに、ステップ２４４において、自己整合コンタクト・マスクを利用して、ドレイン１２及びソース１６，２２の上から層４０をエッチングする。層４０及び６４をエッチングして、ドレイン１２及びソース１６，２２まで、穴またはビアを開口する。
【００２２】
図５を参照すると、ステップ２４６において、局部的相互接続の導電体材料をドレイン１２およびソース１６，２２の上に成長する。局部的相互接続の導電体材料は、タングステンが好ましく、ＣＶＤ法によって成長する。代替として、ポリシリコン、金属、その他の導電体材料などの他の導電体材料を利用することができる。この導電体材料を成長した後で、化学機械研磨（ＣＭＰ）法により、レベル７６まで研磨し、プラグ５０及び５２を形成する。ステップ２４８において、層６４、プラグ５０及びプラグ５２の上に、第２の誘電体層６６（図２）を成長する。層６６は、層６４と類似しており、層６４をＣＶＤ法により成長することができる。
【００２３】
層６６を成長し、平坦化した後、ステップ２５２において、コンタクト・マスクを使用して、層６６をエッチングする。そして、タングステンを含むコンタクト２６を、プラグ５０と接するように成長する。プラグ２６を、ゲート１４またはゲート８２に重なるようにして形成する。さらに、プラグ５０は、ゲート８２および１４に接することができる。このように、プラグ５０と５２及びコンタクト２６に、ゲートを積み重ねるためにコンタクトと関連する間隔は必要ない。したがって、部分１０のサイズを縮小することができ、またはコンタクト２６、プラグ５０及び５２のリソグラフィ要件を緩和することができる。
【００２４】
プロセス２００は、単一の局部的相互接続プロセスにおいてプラグ５０、５１および５２を同時に形成するため有利である。この局部的相互接続プロセスは、ステップ２４２、２４４および２４６を含む。ステップ２４４で、層４０を自己整合コンタクトのマスクとエッチングに利用することによって、同じセルサイズを維持しながら局部的相互接続およびコンタクトのサイズに余裕を持たせることができる。プラグ５０および５２が、０．３４×０．３４μｍのサイズを有し、０．３４μｍのＶＳＳ間隔を有することが好ましい。ゲート１４および２０の幅は、０．３μｍであることが好ましく、ゲート１４とプラグ５０の隙間がなくされることが好ましい。
【００２５】
示した詳細な図面と特定の例は、本発明の好ましい例示的な実施形態について説明しているが、それらが単に例示に過ぎないことを理解されたい。本発明は、開示した厳密な詳細、方法、材料および条件に制限されない。たとえば、タングステンを提案しているが、コンタクトと局部的相互接続は他の導電体材料を使用してもよい。さらに、ドライエッチングを提案しているが、材料を他の方法で除去することができる。さらに、絶縁を提供するためにＴＥＯＳを使用しているが、他の絶縁材料と置き換えることができる。図面に示した寸法、サイズ、厚さおよび形状は、単なる例として示した。様々な層、コンタクト、セルおよびトランジスタは、集積回路の設計および処理技術によって異なる幾何学形状になることがある。
【図面の簡単な説明】
【図１】 本発明の例示的な実施形態による２つのトランジスタを含む集積回路装置の平面図である。
【図２】 本発明のもう１つ例示的な実施形態による図１に示した集積回路の一部分の２−２線で切断した断面図である。
【図３】 図６に示したプロセスの工程を示す図２に示した半導体基板の断面図である。
【図４】 図６に示したプロセスの工程を示す図３に示した半導体基板の断面図である。
【図５】 図６に示したプロセスの工程を示す図４に示した半導体基板の断面図である。
【図６】 本発明のさらにもう１つの例示的な実施形態による工程図である。
Claims (9)
- 積層ゲート、ソース及びドレインを有するトランジスタのコンタクトを製造する方法であって、
前記ドレイン及び前記ソースの上に、前記積層ゲートを覆うエッチ・ストップ層を成長する工程と、
前記エッチ・ストップ層の上に第１の層間誘電体層を成長する工程と、
前記ドレイン及び前記ソースが露出した状態で前記積層ゲート上に形成された前記第１の層間誘電体層と前記積層ゲートの側面に形成された前記エッチ・ストップ層とが残存するように、前記ソースと前記ドレインの上から前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングする工程と、
前記ソース及びドレインの上に第１の導電体材料を同時に成長させ、前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングした領域に埋め込み、隣接するトランジスタの前記ソース同士を接続させる工程と、
前記ソース及び前記ドレインの上の前記第１の導電体材料を、前記積層ゲート上に残存した前記第１の層間誘電体層の上面まで同時に平坦化する工程と、
前記第１の導電体材料の上に第２の層間誘電体層を成長する工程と、
前記第２の層間誘電体層をエッチングして、前記ドレインの上にコンタクト孔を形成する工程と、
前記コンタクト孔を第２の導電体材料で埋めてコンタクトを形成する工程と、を有することを特徴とする方法。 - 前記第１の導電性材料は、タングステンを含むことを特徴とする請求項１に記載の方法。
- 前記トランジスタが有する前記積層ゲートは、前記ソースと前記ドレインとの間に設けられると共にフローティングゲートを有し、前記ドレインはビットラインに前記コンタクトにより電気的に接続され、前記ソースは隣接するトランジスタのソースに前記第１の導電体材料により接続されていることを特徴とする請求項１に記載の方法。
- 前記エッチ・ストップ層は、厚さが１０００オングストロームのＳｉＮ４／ＳｉＯ２の２層構造からなることを特徴とする請求項１に記載の方法。
- 半導体基板上に集積回路を製造する方法であって、前記半導体基板が、ソースとドレインの間の前記半導体基板上に配置された少なくとも１つの積層ゲートを含み、前記積層ゲートが第１のバリア層を含み、
前記積層ゲートを覆うように前記半導体基板上に絶縁体層を成長する工程と、
前記積層ゲートの側面に前記積層ゲート用の絶縁体側壁スペーサを残すように前記絶縁体層をエッチングする工程と、
前記積層ゲートと前記絶縁体側壁スペーサを覆うように、前記半導体基板上にエッチ・ストップ層を成長する工程と、
前記エッチ・ストップ層の上に第１の層間誘電体層を成長する工程と、
自己整合コンタクト・マスクによって、前記ドレイン及び前記ソースが形成された領域の前記半導体基板が露出した状態で前記積層ゲート上に形成された前記第１の層間誘電体層と前記積層ゲートの側面に形成された前記エッチ・ストップ層とが残存するように、前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングする工程と、
前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングした領域に埋め込むように、前記ソース及びドレインが形成された前記半導体基板上に第１の導電体材料を同時に成長させ、隣接するトランジスタの前記ソース同士を接続させる工程と、
前記ソース及び前記ドレインの上の前記第１の導電体材料を、前記積層ゲート上に残存した前記第１の層間誘電体層の上面まで同時に平坦化する工程と、
前記第１の導電体材料の上に第２の層間誘電体層を成長する工程と、
前記第２の層間誘電体層を貫通して、前記第１の導電体材料に電気的に結合されたコンタクトを形成する工程と、を有することを特徴とする方法。 - 前記第２の層間誘電体層をエッチングして、前記ドレインの上にコンタクト孔を形成する工程と、
前記コンタクト孔を第２の導電体材料で埋めて前記コンタクトを形成する工程とをさらに含むことを特徴とする請求項５に記載の方法。 - 前記第１の導電体材料と前記第２の導電体材料とは、タングステンを含むことを特徴とする請求項５に記載の方法。
- 前記積層ゲートはフローティングゲートを有し、前記ドレインはビットラインに前記コンタクトにより電気的に接続され、前記ソースは隣接するトランジスタのソースに前記第１の導電体材料により接続されていることを特徴とする請求項５に記載の方法。
- 半導体基板上に集積回路を製造する方法であって、前記半導体基板が、ソースとドレインの間の前記半導体基板上に配置された少なくとも１つの積層ゲートを含み、
前記積層ゲートを覆うように、前記ソースおよび前記ドレインが形成された前記半導体基板上にエッチ・ストップ層を成長する工程と、
前記エッチ・ストップ層の上に第１の層間誘電体層を成長する工程と、
自己整合コンタクト・マスクによって、前記ドレイン及び前記ソースが形成された領域の前記半導体基板が露出した状態で前記積層ゲート上に形成された前記第１の層間誘電体層と前記積層ゲートの側面に形成された前記エッチ・ストップ層とが残存するように、前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングする工程と、
前記第１の層間誘電体層と前記エッチ・ストップ層とをエッチングした領域に埋め込むように、前記ソース及びドレインが形成された前記半導体基板上に第１の導電体材料を同時に成長させ、隣接するトランジスタの前記ソース同士を接続させる工程と、
前記ソース及び前記ドレインの上の前記第１の導電体材料を、前記積層ゲート上に残存した前記第１の層間誘電体層の上面まで同時に平坦化する工程と、
前記第１の導電体材料と前記第１の層間誘電体層との上に第２の層間誘電体層を成長する工程と、
前記第２の層間誘電体層を貫通して前記第１の導電体材料に電気的に結合されたコンタクトを形成する工程と、を有することを特徴とする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/049,517 US5907781A (en) | 1998-03-27 | 1998-03-27 | Process for fabricating an integrated circuit with a self-aligned contact |
| US09/049,517 | 1998-03-27 | ||
| PCT/US1998/026991 WO1999049508A1 (en) | 1998-03-27 | 1998-12-17 | Process for fabricating an integrated circuit with a self-aligned contact |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002508589A JP2002508589A (ja) | 2002-03-19 |
| JP4718007B2 true JP4718007B2 (ja) | 2011-07-06 |
Family
ID=21960245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000538381A Expired - Fee Related JP4718007B2 (ja) | 1998-03-27 | 1998-12-17 | 自己整合コンタクトを備えた集積回路の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5907781A (ja) |
| EP (1) | EP1064679A1 (ja) |
| JP (1) | JP4718007B2 (ja) |
| KR (1) | KR100578579B1 (ja) |
| WO (1) | WO1999049508A1 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100276387B1 (ko) * | 1998-01-08 | 2000-12-15 | 윤종용 | 반도체 장치의 자기정렬 콘택 형성 방법 |
| US6013547A (en) * | 1998-04-10 | 2000-01-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process for creating a butt contact opening for a self-aligned contact structure |
| US6607955B2 (en) * | 1998-07-13 | 2003-08-19 | Samsung Electronics Co., Ltd. | Method of forming self-aligned contacts in a semiconductor device |
| KR100268443B1 (ko) * | 1998-08-29 | 2000-10-16 | 윤종용 | 반도체 장치의 자기 정렬 콘택 형성 방법 |
| US6448631B2 (en) * | 1998-09-23 | 2002-09-10 | Artisan Components, Inc. | Cell architecture with local interconnect and method for making same |
| US6133096A (en) * | 1998-12-10 | 2000-10-17 | Su; Hung-Der | Process for simultaneously fabricating a stack gate flash memory cell and salicided periphereral devices |
| US6004853A (en) * | 1999-05-27 | 1999-12-21 | Vanguard International Semiconductor Corporation | Method to improve uniformity and the critical dimensions of a DRAM gate structure |
| TW417245B (en) * | 1999-07-16 | 2001-01-01 | Taiwan Semiconductor Mfg | Method of producing bitline |
| US6441418B1 (en) | 1999-11-01 | 2002-08-27 | Advanced Micro Devices, Inc. | Spacer narrowed, dual width contact for charge gain reduction |
| US6486506B1 (en) * | 1999-11-01 | 2002-11-26 | Advanced Micro Devices, Inc. | Flash memory with less susceptibility to charge gain and charge loss |
| US6551923B1 (en) * | 1999-11-01 | 2003-04-22 | Advanced Micro Devices, Inc. | Dual width contact for charge gain reduction |
| US6228716B1 (en) * | 1999-11-18 | 2001-05-08 | Frank M. Wanlass | Method of making damascene flash memory transistor |
| KR100624923B1 (ko) * | 1999-12-29 | 2006-09-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
| KR100357185B1 (ko) * | 2000-02-03 | 2002-10-19 | 주식회사 하이닉스반도체 | 비휘발성 메모리소자 및 그의 제조방법 |
| US6243300B1 (en) | 2000-02-16 | 2001-06-05 | Advanced Micro Devices, Inc. | Substrate hole injection for neutralizing spillover charge generated during programming of a non-volatile memory cell |
| US6266281B1 (en) | 2000-02-16 | 2001-07-24 | Advanced Micro Devices, Inc. | Method of erasing non-volatile memory cells |
| US6215702B1 (en) | 2000-02-16 | 2001-04-10 | Advanced Micro Devices, Inc. | Method of maintaining constant erasing speeds for non-volatile memory cells |
| US6534389B1 (en) * | 2000-03-09 | 2003-03-18 | International Business Machines Corporation | Dual level contacts and method for forming |
| US6329255B1 (en) * | 2000-07-20 | 2001-12-11 | United Microelectronics Corp. | Method of making self-aligned bit-lines |
| US6376360B1 (en) * | 2000-08-18 | 2002-04-23 | Chartered Semiconductor Manufacturing Ltd. | Effective retardation of fluorine radical attack on metal lines via use of silicon rich oxide spacers |
| KR100363710B1 (ko) * | 2000-08-23 | 2002-12-05 | 삼성전자 주식회사 | 셀프-얼라인 콘택 구조를 갖는 반도체 장치 및 그 제조방법 |
| US6306713B1 (en) * | 2000-10-10 | 2001-10-23 | Advanced Micro Devices, Inc. | Method for forming self-aligned contacts and local interconnects for salicided gates using a secondary spacer |
| US6750157B1 (en) | 2000-10-12 | 2004-06-15 | Advanced Micro Devices, Inc. | Nonvolatile memory cell with a nitridated oxide layer |
| US6498088B1 (en) | 2000-11-09 | 2002-12-24 | Micron Technology, Inc. | Stacked local interconnect structure and method of fabricating same |
| US6680514B1 (en) | 2000-12-20 | 2004-01-20 | International Business Machines Corporation | Contact capping local interconnect |
| US7189332B2 (en) | 2001-09-17 | 2007-03-13 | Texas Instruments Incorporated | Apparatus and method for detecting an endpoint in a vapor phase etch |
| US7294567B2 (en) * | 2002-03-11 | 2007-11-13 | Micron Technology, Inc. | Semiconductor contact device and method |
| KR100481177B1 (ko) * | 2002-08-21 | 2005-04-07 | 삼성전자주식회사 | 셀 패드 콘택의 저항을 감소시킨 반도체 장치 및 그제조방법 |
| US6716698B1 (en) | 2002-09-10 | 2004-04-06 | Advanced Micro Devices, Inc. | Virtual ground silicide bit line process for floating gate flash memory |
| US6828238B1 (en) * | 2003-06-03 | 2004-12-07 | Micron Technology, Inc. | Methods of forming openings extending through electrically insulative material to electrically conductive material |
| KR100671627B1 (ko) * | 2004-10-25 | 2007-01-19 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 소스 콘택 형성방법 |
| US7368350B2 (en) | 2005-12-20 | 2008-05-06 | Infineon Technologies Ag | Memory cell arrays and methods for producing memory cell arrays |
| US20080111182A1 (en) * | 2006-11-02 | 2008-05-15 | Rustom Irani | Forming buried contact etch stop layer (CESL) in semiconductor devices self-aligned to diffusion |
| US20080160740A1 (en) * | 2006-12-28 | 2008-07-03 | Hyun Ahn | Method For Manufacturing Semiconductor Device |
| JP2009158590A (ja) | 2007-12-25 | 2009-07-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8436404B2 (en) | 2009-12-30 | 2013-05-07 | Intel Corporation | Self-aligned contacts |
| US8535998B2 (en) * | 2010-03-09 | 2013-09-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a gate structure |
| TWI721546B (zh) | 2019-08-30 | 2021-03-11 | 華邦電子股份有限公司 | 記憶體元件及其製造方法 |
| US11894435B2 (en) * | 2020-10-15 | 2024-02-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact plug structure of semiconductor device and method of forming same |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028555A (en) * | 1987-12-02 | 1991-07-02 | Advanced Micro Devices, Inc. | Self-aligned semiconductor devices |
| US4977108A (en) * | 1987-12-02 | 1990-12-11 | Advanced Micro Devices, Inc. | Method of making self-aligned, planarized contacts for semiconductor devices |
| EP0326293A1 (en) * | 1988-01-27 | 1989-08-02 | Advanced Micro Devices, Inc. | Method for forming interconnects |
| EP0469214A1 (en) * | 1990-07-31 | 1992-02-05 | International Business Machines Corporation | Method of forming stacked conductive and/or resistive polysilicon lands in multilevel semiconductor chips and structures resulting therefrom |
| JP2893894B2 (ja) * | 1990-08-15 | 1999-05-24 | 日本電気株式会社 | 不揮発性メモリ及びその製造方法 |
| JPH04245622A (ja) * | 1991-01-31 | 1992-09-02 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP3116478B2 (ja) * | 1991-10-29 | 2000-12-11 | ソニー株式会社 | 半導体メモリ装置 |
| US5210047A (en) * | 1991-12-12 | 1993-05-11 | Woo Been Jon K | Process for fabricating a flash EPROM having reduced cell size |
| US5612254A (en) * | 1992-06-29 | 1997-03-18 | Intel Corporation | Methods of forming an interconnect on a semiconductor substrate |
| JP2975484B2 (ja) * | 1992-07-15 | 1999-11-10 | 三菱電機株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| JP3065829B2 (ja) * | 1992-12-25 | 2000-07-17 | 新日本製鐵株式会社 | 半導体装置 |
| JP3703885B2 (ja) * | 1995-09-29 | 2005-10-05 | 株式会社東芝 | 半導体記憶装置とその製造方法 |
| JP3402022B2 (ja) * | 1995-11-07 | 2003-04-28 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5652182A (en) * | 1995-12-29 | 1997-07-29 | Cypress Semiconductor Corporation | Disposable posts for self-aligned non-enclosed contacts |
| US5646063A (en) * | 1996-03-28 | 1997-07-08 | Advanced Micro Devices, Inc. | Hybrid of local oxidation of silicon isolation and trench isolation for a semiconductor device |
| US6121129A (en) * | 1997-01-15 | 2000-09-19 | International Business Machines Corporation | Method of contact structure formation |
| US5792684A (en) * | 1997-04-21 | 1998-08-11 | Taiwan Semiconductor Manufacturing Company Ltd | Process for fabricating MOS memory devices, with a self-aligned contact structure, and MOS logic devices with salicide, both on a single semiconductor chip |
| US5807779A (en) * | 1997-07-30 | 1998-09-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making tungsten local interconnect using a silicon nitride capped self-aligned contact process |
-
1998
- 1998-03-27 US US09/049,517 patent/US5907781A/en not_active Expired - Lifetime
- 1998-12-17 KR KR1020007010743A patent/KR100578579B1/ko not_active Expired - Lifetime
- 1998-12-17 WO PCT/US1998/026991 patent/WO1999049508A1/en not_active Ceased
- 1998-12-17 EP EP98963265A patent/EP1064679A1/en not_active Ceased
- 1998-12-17 JP JP2000538381A patent/JP4718007B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002508589A (ja) | 2002-03-19 |
| WO1999049508A1 (en) | 1999-09-30 |
| US5907781A (en) | 1999-05-25 |
| EP1064679A1 (en) | 2001-01-03 |
| KR20010042223A (ko) | 2001-05-25 |
| KR100578579B1 (ko) | 2006-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4718007B2 (ja) | 自己整合コンタクトを備えた集積回路の製造方法 | |
| US8294236B2 (en) | Semiconductor device having dual-STI and manufacturing method thereof | |
| KR100320332B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3953981B2 (ja) | 集積回路の製造方法 | |
| US7009234B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR19980079696A (ko) | 반도체장치 및 그 제조방법 | |
| US6271556B1 (en) | High density memory structure | |
| KR100273987B1 (ko) | 디램 장치 및 제조 방법 | |
| US7138675B2 (en) | Semiconductor devices having storage nodes | |
| US6808975B2 (en) | Method for forming a self-aligned contact hole in a semiconductor device | |
| US7928494B2 (en) | Semiconductor device | |
| US7678692B2 (en) | Fabrication method for a damascene bit line contact plug | |
| KR100658475B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20040079984A1 (en) | Polysilicon self-aligned contact and a polysilicon common source line and method of forming the same | |
| US6559489B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6444530B1 (en) | Process for fabricating an integrated circuit with a self-aligned contact | |
| JPH0661445A (ja) | 半導体記憶装置およびその製造方法 | |
| JP3348342B2 (ja) | 半導体装置の製造方法 | |
| JP3116889B2 (ja) | 半導体装置の製造方法 | |
| KR20010011640A (ko) | 반도체 장치의 플러그폴리 형성방법 | |
| CN100487886C (zh) | 形成半导体器件的位线的方法 | |
| US20060134859A1 (en) | Mask for forming landing plug contact hole and plug forming method using the same | |
| JP2000323674A (ja) | 半導体装置の製造方法 | |
| KR20070079807A (ko) | 반도체 소자의 제조 방법 | |
| KR19990021592A (ko) | 반도체 장치의 콘택홀 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051215 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070705 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070806 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071015 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110218 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110331 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |