JP4718138B2

JP4718138B2 - 半導体装置

Info

Publication number: JP4718138B2
Application number: JP2004224357A
Authority: JP
Inventors: 一英阿部
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2004-07-30
Filing date: 2004-07-30
Publication date: 2011-07-06
Anticipated expiration: 2024-07-30
Also published as: US20060024906A1; JP2006049366A; US7465981B2

Description

本発明は、半導体装置、特に金属酸化物誘電体を用いたキャパシタにおける配線構造に関する。

強誘電体メモリ（ＦｅＲＡＭ：ＦｅｒｒｏｅｌｅｃｔｒｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）は、強誘電体材料の持つヒステリシス特性を利用した高速かつ不揮発のメモリである。ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）並の高速な書き込み及び読み出しが可能であり、また、低消費電力であることなど優れた特長を有する。

ところで、金属酸化物である強誘電体を用いてキャパシタを形成する場合、強誘電体の焼結やエッチング後の特性回復のため、高温（６００〜８００℃）かつ酸素雰囲気中でのアニールが必要となる。そのため、強誘電体に接する両電極には、耐酸化性に優れたＰｔ（白金）やＩｒ（イリジウム）などの貴金属が用いられる。特にＰｔは、プロセス安定性、加工性などの面から最もよく使用されている。

Ｐｔを電極に用いた強誘電体キャパシタの配線構造が、例えば、特許文献１に記載されている。特許文献１に記載の配線構造は、主配線材料にＡｌを、主電極材料にＰｔを使用している。一般に、ＰｔとＡｌは過剰に反応することが知られている。この反応によりＡｌ配線にボイドが形成されたり、反応が激しくなる場合にはＡｌ配線パターンが剥離したりする。この発明では、ＡｌとＰｔとの反応を防止するための反応防止層をキャパシタ電極上に備えている。
特開平１０−２５６５０３号公報（第５−８頁、第１図）

上述したように、強誘電体キャパシタの電極材料に使用されるＰｔは、一般的な配線材料であるＡｌと過剰に反応する。この反応によりＡｌ配線にボイドが形成されたり、反応が激しくなる場合にはＡｌ配線パターンが剥離したりする。そのため、Ｐｔ電極とＡｌ配線との間には、ＴｉＮ（窒化チタン）などのバリア膜を形成することが一般的である。しかしながら、ＴｉＮの結晶構造は柱状結晶構造であるため、ＴｉＮの結晶粒間を通ってＡｌ原子が容易に拡散してしまう。従って、Ｐｔ電極とＡｌ配線との界面にＴｉＮ膜を一様に形成するだけでは十分なバリア効果が得られない。

特許文献１に記載の配線構造は、キャパシタのＰｔ電極とＡｌ配線との間に反応防止層、すなわち、バリア層、ストッパ層及び密着層を備えている。しかしながら、この反応防止層は、キャパシタ電極上にキャパシタ電極と一体に形成されるため、電極自体の膜厚が厚くなり、延いては構造全体が厚膜化してしまう。また、反応防止層の形成後に、キャパシタ電極と配線とを接続するためのコンタクト孔のエッチングが行われるが、このエッチングにおいて誘電体膜はダメージを受ける。そこで、誘電体膜の特性を回復するために酸素雰囲気中での高温アニールが必要となるが、このアニールによって既に形成された反応防止層が酸化され、電気特性が低下すると共に反応防止層の酸化による剥離が発生する虞がある。また、この引例では、スタック型のキャパシタ構造に対して、キャパシタの上部電極のみに反応防止層を形成しているが、キャパシタの上下電極双方から上方にコンタクトを引き出す構造の場合、下部電極にも反応防止層を形成する必要がある。しかしながら、この引例においては、下部電極への反応防止層の形成に関する記載は特になされていない。

本発明に係る半導体装置は、半導体基板と、半導体基板上に設けられる第１電極と、第１電極上に設けられる金属酸化物誘電体からなる容量絶縁膜と、容量絶縁膜上に設けられる第２電極と、第２電極の一部を露出させる開口部を有し第２電極を覆う第１絶縁膜と、第１絶縁膜上の一部及び開口部内を覆う第１導電膜と、開口部内の第１導電膜上を覆う第２絶縁膜と、第１導電膜上及び第２絶縁膜上を覆う第２導電膜と、を備えることを特徴とする。

本発明によれば、第２電極と第２導電膜とは、第１導電膜及び第２絶縁膜を介して接続される。第２電極を、例えば、強誘電体キャパシタのＰｔ電極とし、第１導電膜を、例えば、ＴｉＮのバリア膜とし、第２導電膜を、例えば、Ａｌ配線膜とし、第２絶縁膜を、例えば、シリコン酸化膜とすれば、第２電極（Ｐｔ電極）と第２導電膜（Ａｌ配線）との間には、通常の第１導電膜（ＴｉＮ）によるバリア膜に加え、よりバリア性能に優れる第２絶縁膜（シリコン酸化膜）が存在するため、主配線膜である第２導電膜の構成材料、例えば、Ａｌの拡散を効果的に抑制することができる。また、第１導電膜（ＴｉＮ）及び第２絶縁膜（シリコン酸化膜）からなる二重のバリア膜は、開口部、すなわち、コンタクト孔内部において配線構造の一部として形成されるため、バリア膜の形成によって表面段差が助長されたり、構造全体が厚膜化したりすることはない。

（１）第１実施形態
〔配線構造〕
図１は、本発明の第１実施形態に係る強誘電体キャパシタの配線構造である。
上部電極７ａ及び下部電極７ｂは、耐酸化性に優れた材料からなるキャパシタ電極で、例えば、Ｐｔを主成分としている。容量絶縁膜７ｃは、金属酸化物強誘電体膜で、例えば、ＳＢＴ（タンタル酸ストロンチウムビスマス：ＳｒＢｉ_２Ｔａ_２Ｏ_９）などである。下部電極７ｂと、下部電極７ｂ上に形成される容量絶縁膜７ｃと、容量絶縁膜７ｃ上に形成される上部電極７ａとによって強誘電体キャパシタ７が構成される。

絶縁膜８は、例えば、シリコン酸化膜であり、強誘電体キャパシタ７を覆っている。コンタクト孔９ａは、強誘電体キャパシタ７と外部素子とを接続するための開口部で、上部電極７ａ上の絶縁膜８に形成される。導電膜１１は、上部電極７ａと後述する導電膜１３との反応を抑制するためのバリア膜で、絶縁膜８上の一部及びコンタクト孔９ａ内部に形成される。導電膜１１及び１６は、例えば、ＴｉＮである。ただし、導電膜１６は省略してもよい。絶縁膜１２ａは、導電膜１１と同様に、上部電極７ａと後述する導電膜１３との反応を抑制するためのバリア膜で、コンタクト孔９ａ内部の導電膜１１上にのみ形成される。絶縁膜１２ａは、例えば、シリコン酸化膜（ＳｉｘＯｙ）である。また、シリコン窒化膜（ＳｉｘＮｙ）、シリコン酸窒化膜（ＳｉｘＯｙＮｚ）またはシリコン炭化膜（ＳｉｘＣｙ）であってもよい。導電膜１３は、主配線膜であり、導電層１１上及びコンタクト孔９ａ内部の絶縁膜１２ａ上に形成される。導電膜１３は、例えば、Ａｌを主成分としている。

このように、第１実施形態に係るキャパシタの配線構造では、Ｐｔを材料とする上部電極７ａと、Ａｌを材料とする導電膜１３との間に、通常のＴｉＮによる導電膜１１のバリア膜に加え、さらにバリア性に優れたシリコン酸化膜による絶縁膜１２ａのバリア膜を備えている。この二重バリア構造により、ＡｌとＰｔとの反応を効果的に抑制している。
〔製造方法〕
図２乃至５は、上述したキャパシタの配線構造を有する強誘電体メモリセル１００の一部の断面構造を、製造工程順に簡略に示したものである。

まず、図２（ａ）に示すように、半導体基板１上にＭＯＳトランジスタ２を形成する。ＭＯＳトランジスタ２は、ゲート電極２ａと、ドレイン領域及びソース領域の拡散層２ｂとを備えている。なお、図２（ａ）で示すＭＯＳトランジスタ２は、説明の便宜上、一部の構成要素を除いて描いている。次に、ＭＯＳトランジスタ２が形成された半導体基板１上に絶縁膜３を形成する。絶縁膜３の形成は、まず、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法により、ＢＰＳＧ（ＢｏｒｏｎＰｈｏｓｐｈｏｒｏｕｓＳｉｌｉｃａｔｅＧｌａｓｓ）膜を１２００ｎｍの膜厚で堆積し、Ｎ_２雰囲気中で８５０℃、２０分の熱処理でリフローして平坦化する。続いて、ＢＰＳＧ膜上にＳＯＧ（ＳｐｉｎＯｎＧｌａｓｓ）を４７０ｎｍの膜厚で塗布し、全面をエッチバックする。これにより、８５０ｎｍの膜厚を有する絶縁膜３が形成される。エッチバックに使用するガスは、例えば、Ｃ_４Ｆ_８（オクタフルオロシクロブテン）と、Ａｒ（アルゴン）と、Ｏ_２と、ＣＯとを使用する。エッチバックの条件は、例えば、ガス流量Ｃ_４Ｆ_８／Ａｒ／Ｏ_２／ＣＯ＝１４／１００／１５０／５ｓｃｃｍ、ＲＦパワー１．５ｋＷ、チャンバー内圧力５０ｍＴｏｒｒとする。

次に、図２（ｂ）に示すように、ＭＯＳトランジスタ２のドレイン領域及びソース領域の拡散層２ｂの一部を露出するコンタクト孔４を、ホトリソグラフィー及びエッチングにより形成する。エッチングに使用するガスは、例えば、ＣＨＦ_３（トリフルオロメタン）と、ＣＦ_４（四フッ化炭素）と、Ａｒとを使用する。エッチングの条件は、例えば、ガス流量ＣＨＦ_３／ＣＦ_４／Ａｒ＝４０／１５／４００ｓｃｃｍ、ＲＦパワー８００Ｗ、チャンバー内圧力５００ｍＴｏｒｒとする。次に、Ｐ＋、ＢＦ_２＋などのコンタクトインプラを行い、１０００℃、１０秒の熱処理を行う。

次に、図２（ｃ）に示すように、コンタクト孔４内部にプラグ５を形成する。プラグ５の形成は、まず、ＣＶＤ法により、Ｔｉ膜及びＴｉＮ膜からなる積層膜を形成する。Ｔｉ膜の膜厚は１５ｎｍであり、ＴｉＮ膜の膜厚は２０ｎｍである。Ｔｉ膜の形成方法は次の通りである。Ｔｉ膜の形成に使用するガスは、例えば、ＴｉＣｌ_４（四塩化チタニウム）と、Ａｒと、Ｈ_２とを使用する。成膜条件は、例えば、ガス流量ＴｉＣｌ_４／Ａｒ／Ｈ_２＝５／３５０／１５００ｓｃｃｍ、ＲＦパワー３５０Ｗ、チャンバー内圧力５Ｔｏｒｒ、ステージ温度６３０℃とする。Ｔｉを堆積後、同一チャンバー内で窒化処理を行う。窒化処理の条件は、例えば、ＮＨ_３（アンモニア）と、Ｎ_２と、Ａｒとを使用し、ガス流量ＮＨ_３／Ｎ_２／Ａｒ＝５００／２５０／３５０ｓｃｃｍ、ＲＦパワー５００Ｗ、チャンバー内圧力５Ｔｏｒｒ、ステージ温度６３０℃とする。一方、ＴｉＮ膜の形成方法は次の通りである。ＴｉＮ膜の形成に使用するガスは、例えば、ＴｉＣｌ_４と、ＮＨ_３と、Ａｒとを使用する。成膜条件は、例えば、ガス流量ＴｉＣｌ_４／ＮＨ_３／Ａｒ＝３５／４００／３５０ｓｃｃｍ、チャンバー内圧力３００ｍＴｏｒｒ、ステージ温度６８０℃とする。ＴｉＮ膜を堆積後、ＴｉＮ膜中の塩素除去、及び抵抗低減のため、同一チャンバー内で熱処理を行う。熱処理の条件は、例えば、ＮＨ_３と、Ｎ_２とを使用し、ガス流量ＮＨ_３／Ｎ_２＝４０００／４００ｓｃｃｍ、チャンバー内圧力８Ｔｏｒｒ、ステージ温度６８０℃とする。以上がＴｉ膜及びＴｉＮ膜の形成方法である。続いて、ＣＶＤ法により、ＴｉＮ膜上にＷ（タングステン）膜を６００ｎｍの膜厚で堆積する。Ｗ膜の形成は２ステップで行われる。第１ステップの膜形成では、例えば、ＷＦ_６（六フッ化タングステン）と、ＳｉＨ_４（モノシラン）とを使用する。成膜条件は、ガス流量ＷＦ_６／ＳｉＨ_４＝３００／１００ｓｃｃｍ、チャンバー内圧力３００ｍＴｏｒｒ、ステージ温度４００℃とする。第２ステップの膜形成では、例えば、ＷＦ_６と、Ｈ_２とを使用する。成膜条件は、ガス流量ＷＦ_６／Ｈ_２＝５００／６５００ｓｃｃｍ、チャンバー内圧力３０Ｔｏｒｒ、ステージ温度４００℃とする。この段階で、Ｔｉ膜、ＴｉＮ膜及びＷ膜からなる積層膜が形成される。続いて、Ｔｉ膜、ＴｉＮ膜及びＷ膜からなる積層膜をエッチバックすることで、プラグ５が形成される。エッチバックに使用するガスは、例えば、ＳＦ_６（六フッ化硫黄）と、Ｏ_２とを使用する。また、エッチバックの条件は、例えば、ガス流量ＳＦ_６／Ｏ_２＝２５０／５０ｓｃｃｍ、ＲＦパワー３００Ｗ、チャンバー内圧力１５０ｍＴｏｒｒとする。

次に、図３（ｄ）に示すように、強誘電体キャパシタ７を形成する。まず、スパッタ法により、全面に絶縁膜６を形成する。絶縁膜６は、後述する強誘電体キャパシタ７の下部電極７ｂに対する密着層であり、例えば、ＴａｘＯｙ（酸化タンタル）である。ＴａｘＯｙ膜の形成では、例えば、スパッタリングターゲットにＴａを使用し、スパッタリングガスにＡｒとＯ_２との混合ガスを使用する。成膜条件は、例えば、ＲＦパワー１．６ｋＷ、スパッタ雰囲気の圧力９．５ｍＴｏｒｒ、成膜温度を２００℃とする。次に、絶縁膜６上に、上部電極７ａ、下部電極７ｂ及び容量絶縁膜７ｃで構成される強誘電体キャパシタ７を形成する。強誘電体キャパシタ７の形成は、まず、スパッタ法により、下部電極７ｂとなるＰｔ膜を１５０ｎｍの膜厚で形成する。Ｐｔ膜の形成では、例えば、スパッタリングターゲットにＰｔを使用し、スパッタリングガスにＡｒを使用する。成膜条件は、例えば、ＲＦパワー１ｋＷ、スパッタ雰囲気の圧力１０ｍＴｏｒｒ、成膜温度を２００℃とする。続いて、容量絶縁膜７ｃとなる金属酸化物強誘電体を１２０ｎｍの膜厚で形成する。容量絶縁膜７ｃは、例えば、ＳＢＴ（タンタル酸ストロンチウムビスマス：ＳｒＢｉ_２Ｔａ_２Ｏ_９）である。ＳＢＴ膜の形成は、例えば、ＳＢＴを溶解した前駆体溶液をスピン塗布し、１５０〜２００℃に保たれたホットプレート上で５分間乾燥させて溶液を揮発除去した後、焼成炉で８００℃、３０分の酸素雰囲気中の熱処理を行い結晶化すればよい。続いて、スパッタ法により、上部電極７ａとなるＰｔ膜を２００ｎｍの膜厚で形成する。Ｐｔ膜の形成では、例えば、スパッタリングターゲットにＰｔを使用し、スパッタリングガスにＡｒを使用する。成膜条件は、例えば、ＲＦパワー１ｋＷ、スパッタ雰囲気の圧力１０ｍＴｏｒｒ、成膜温度を２００℃とする。この段階で、Ｐｔ膜（下部電極７ｂ）、ＳＢＴ膜（容量絶縁膜７ｃ）及びＰｔ膜（上部電極７ａ）からなるキャパシタの積層膜が形成される。続いて、Ｐｔ膜（上部電極７ａ）→ＳＢＴ膜（容量絶縁膜７ｃ）→Ｐｔ膜（下部電極７ｂ）のように順次ホトリソグラフィー及びエッチングによってパターン加工する。Ｐｔ膜からなる上部電極７ａのエッチングに使用するガスは、例えば、Ｃｌ_２と、Ａｒとを使用する。エッチングの条件は、例えば、ガス流量Ｃｌ_２／Ａｒ＝１０／１０ｓｃｃｍ、ＲＦパワー１２０〜５００Ｗ、チャンバー内圧力５ｍＴｏｒｒとする。ＳＢＴ膜からなる容量絶縁膜７ｃのエッチングに使用するガスは、例えば、Ｃｌ_２と、Ａｒと、ＨＢｒ（臭化水素）と、Ｏ_２とを使用する。エッチングの条件は、例えば、ガス流量Ｃｌ_２／Ａｒ／ＨＢｒ／Ｏ_２＝５／１２／３／３ｓｃｃｍ、ＲＦパワー１００〜８００Ｗ、チャンバー内圧力２ｍＴｏｒｒとする。Ｐｔ膜からなる下部電極７ｂのエッチングに使用するガスは、例えば、Ｃｌ_２と、Ａｒとを使用する。エッチングの条件は、例えば、ガス流量Ｃｌ_２／Ａｒ＝１０／１０ｓｃｃｍ、ＲＦパワー１２０〜５００Ｗ、チャンバー内圧力５ｍＴｏｒｒとする。この段階で、図２（ｄ）に示すような、上部電極７ａ、下部電極７ｂ及び容量絶縁膜７ｃで構成される強誘電体キャパシタ７が形成される。次に、ＣＶＤ法により、全面にシリコン酸化膜からなる絶縁膜８を形成する。

次に、図３（ｅ）に示すように、強誘電体キャパシタ７の上部電極７ａの一部を露出するコンタクト孔９ａと、下部電極７ｂの一部を露出するコンタクト孔９ｂとをホトリソグラフィー及びエッチングにより形成する。エッチングに使用するガスは、例えば、ＣＨＦ_３と、ＣＦ_４と、Ａｒとを使用する。エッチングの条件は、例えば、ガス流量ＣＨＦ_３／ＣＦ_４／Ａｒ＝８０／１５／４００ｓｃｃｍ、ＲＦパワー８００Ｗ、チャンバー内圧力５００ｍＴｏｒｒとする。コンタクト孔９ａ及び９ｂの形成後は、容量絶縁膜７ｃの金属酸化物強誘電体の特性を回復するために、６００〜７５０℃、１時間の酸素雰囲気中での熱処理を行う。

次に、図３（ｆ）に示すように、プラグ５の上面を露出するコンタクト孔１０をホトリソグラフィー及びエッチングにより形成する。エッチングに使用するガスは、例えば、ＣＨＦ_３と、ＣＦ_４と、Ａｒとを使用する。エッチングの条件は、例えば、ガス流量ＣＨＦ_３／ＣＦ_４／Ａｒ＝８０／１５／４００ｓｃｃｍ、ＲＦパワー８００Ｗ、チャンバー内圧力５００ｍＴｏｒｒとする。

次に、図４（ｇ）に示すように、スパッタ法により、絶縁膜８上と、コンタクト孔９ａ、９ｂ及び１０の内部とを覆うように導電膜１１を形成する。導電膜１１は、上部電極７ａと後述する導電膜１３との反応を抑制するためのバリア膜であり、ＴｉＮが使用される。ＴｉＮ膜の膜厚は７５ｎｍである。ＴｉＮ膜の形成では、例えば、スパッタリングターゲットにＴｉを使用し、スパッタリングガスにＮ_２を使用する。成膜条件は、例えば、ＤＣパワー５ｋＷ、スパッタ雰囲気の圧力７ｍＴｏｒｒ、成膜温度を１００℃とする。

次に、図４（ｈ）に示すように、ＣＶＤ法により、導電膜１１上に絶縁膜１２を形成する。絶縁膜１２は、導電膜１１と同様に、上部電極７ａと後述する導電膜１３との反応を抑制するためのバリア膜であり、シリコン酸化膜（ＳｉｘＯｙ）である。なお、本実施形態では、Ｐ−ＴＥＯＳ（Ｐｌａｓｍａ―ＴｅｔｒａＥｔｈｙｌＯｒｔｈｏＳｉｌｉｃａｔｅ）によるＳｉＯ_２膜を使用している。絶縁膜１２の膜厚は１０〜５０ｎｍである。ここで、絶縁膜１２の材料として、シリコン酸化膜（ＳｉｘＯｙ）を使用する代わりに、シリコン窒化膜（ＳｉｘＮｙ）、シリコン酸窒化膜（ＳｉｘＯｙＮｚ）またはシリコン炭化膜（ＳｉｘＣｙ）を主成分とする何れかを使用することも可能である。

次に、図４（ｉ）に示すように、ホトリソグラフィー及びエッチングにより、コンタクト孔９ａ及び９ｂの内部を覆う絶縁膜１２ａ及び１２ｂを残し、それ以外の領域の絶縁膜１２を除去する。エッチングに使用するガスは、例えば、Ｃ_４Ｆ_８と、Ａｒと、Ｏ_２と、ＣＯとを使用する。エッチングの条件は、例えば、ガス流量Ｃ_４Ｆ_８／Ａｒ／Ｏ_２／ＣＯ＝１４／１００／１５０／５ｓｃｃｍ、ＲＦパワー１．５ｋＷ、チャンバー内圧力５０ｍＴｏｒｒとする。このエッチングにおいて、Ｃ_４Ｆ_８系を使用することにより、シリコン酸化膜（ＳｉＯ_２）に対するＴｉＮのエッチング速度を１／５０以下にすることができる。従って、コンタクト孔９ａ及び９ｂ内部を除いた領域において、ＴｉＮからなる導電膜１１を残して、シリコン酸化膜からなる絶縁膜１２のみを効果的に除去することが可能となる。

次に、図５（ｊ）に示すように、スパッタ法により、導電膜１１上と、絶縁膜１２ａ及び１２ｂ上とに、導電膜１６、１３及び１４を順次形成する。導電膜１６は、ＴｉＮが使用される。ＴｉＮ膜の膜厚は７５ｎｍである。ＴｉＮ膜の形成では、例えば、スパッタリングターゲットにＴｉを使用し、スパッタリングガスにＮ_２を使用する。成膜条件は、例えば、ＤＣパワー５ｋＷ、スパッタ雰囲気の圧力７ｍＴｏｒｒ、成膜温度を１００℃とする。なお、本実施形態では導電膜１６を形成しているが、導電膜１６を省略することも可能である。導電膜１３は、主配線膜であり、Ａｌ合金が使用される。Ａｌ合金膜の形成は２ステップで行われる。第１ステップの膜形成では、例えば、スパッタリングターゲットにＡｌ合金を使用し、スパッタリングガスにＡｒを使用する。成膜条件は、ＤＣパワー９ｋＷ、スパッタ雰囲気の圧力３ｍＴｏｒｒ、成膜温度を４００℃とする。第２ステップの膜形成では、例えば、スパッタリングターゲットにＡｌ合金を使用し、スパッタリングガスにＡｒを使用する。成膜条件は、ＤＣパワー２ｋＷ、スパッタ雰囲気の圧力３ｍＴｏｒｒ、成膜温度を４００℃とする。ここで、導電膜１３の材料として、Ａｌ合金の代わりに、Ａｌ、ＣｕまたはＣｕを主成分とする合金を使用することも可能である。導電膜１４は、Ａｌ合金の導電膜１３に対する反射防止膜であり、ＴｉＮが使用される。ＴｉＮ膜の膜厚は７５ｎｍである。ＴｉＮ膜の形成では、例えば、スパッタリングターゲットにＴｉを使用し、スパッタリングガスにＮ_２を使用する。成膜条件は、例えば、ＤＣパワー５ｋＷ、スパッタ雰囲気の圧力７ｍＴｏｒｒ、成膜温度を１００℃とする。

次に、図５（ｋ）に示すように、ホトリソグラフィー及びエッチングにより、導電膜１１、１６、１３及び１４をパターン加工する。エッチングに使用するガスは、例えば、ＢＣｌ_３（三塩化ホウ素）と、Ｃｌ_２とを使用する。エッチングの条件は、例えば、ガス流量ＢＣｌ_３／Ｃｌ_２＝４０／６０ｓｃｃｍ、ＲＦパワー７０Ｗ、チャンバー内圧力１Ｐａとする。

以降、さらに層間絶縁膜の形成、上層配線の形成などが繰り返されて強誘電体メモリセル１００が完成するが、本発明に直接関係する部分ではないため説明を省略する。
〔作用効果〕
第１実施形態に係る強誘電体キャパシタの配線構造によれば、Ｐｔを材料とする上部電極７ａ（下部電極７ｂ）と、Ａｌを材料とする導電膜１３との間に、通常のＴｉＮによる導電膜１１のバリア膜に加え、さらにシリコン酸化膜の絶縁膜１２ａ（１２ｂ）を備えている。シリコン酸化膜中のＡｌ原子の拡散速度は非常に遅く、ほとんど問題とならないレベルであるため、Ａｌに対するバリア性が向上し、ＡｌとＰｔとの反応を効果的に抑制することができる。また、導電膜１１及び絶縁膜１２ａ（１２ｂ）からなる二重のバリア膜は、配線構造の一部として形成されるため、バリア膜の形成によって表面段差が助長されたり、構造全体が厚膜化したりすることはない。また、ＴｉＮのバリア膜である導電膜１１の形成は、コンタクト孔９ａ（９ｂ）のエッチングに伴う酸素雰囲気中でのアニール処理の後に行われるため、バリア膜が酸化されて電気特性が低下すること、あるいはバリア膜の酸化による剥離を抑制できる。

（２）第２実施形態
〔配線構造〕
図６は、本発明の第２実施形態に係る強誘電体キャパシタの配線構造である。図６では、第１実施形態に係る強誘電体キャパシタの配線構造（図１）を同一の構造については、図１と同一符号を付して一部その説明を省略する。

コンタクト孔９ａは、強誘電体キャパシタ７と外部素子とを接続するための開口部で、上部電極７ａ上の絶縁膜８に形成される。側壁膜１５ａは、コンタクト孔９ａの側壁に形成される。側壁膜１５ａは、例えば、シリコン酸化膜（ＳｉｘＯｙ）の絶縁体である。また、シリコン窒化膜（ＳｉｘＮｙ）、シリコン酸窒化膜（ＳｉｘＯｙＮｚ）またはシリコン炭化膜（ＳｉｘＣｙ）の絶縁体であってもよい。さらに、絶縁体の代わりとして、窒化チタン（ＴｉｘＮｙ）または窒化タンタル（ＴａｘＮｙ）などの導電体であってもよい。導電膜１１は、上部電極７ａと導電膜１３との反応を抑制するためのバリア層で、絶縁膜８上の一部及びコンタクト孔９ａ内部に形成される。また、コンタクト孔９ａの上端は導電膜１１によって完全に封をされている。導電膜１１は、例えば、ＴｉＮである。導電膜１３は主配線膜であり、導電層１１上に形成される。ただし、コンタクト孔９ａ内部には導電膜１３は存在しない。導電膜１３は、例えば、Ａｌを主成分としている。

このように、第２実施形態に係るキャパシタの配線構造では、コンタクト孔９ａ内部にＡｌを材料とする導電膜１３が埋め込まれていない。すなわち、Ｐｔを材料とする上部電極７ａと、Ａｌを材料とする導電膜１３とが物理的に離れた構造となっている。この構造により、Ｐｔを材料とする上部電極７ａまでのＡｌの拡散距離を長くし、ＡｌとＰｔとの反応を効果的に抑制している。
〔製造方法〕
第２実施形態に係る強誘電体メモリセル１０１の製造方法は、ＭＯＳトランジスタ２を形成する工程（図２（ａ））から、強誘電体キャパシタ７の上部電極７ａ及び下部電極７ｂに対してコンタクト孔９ａ及び９ｂを形成する工程（図３（ｅ））までは、第１実施形態を製造する方法と同じである。ただし、第２実施形態では、コンタクト孔９ａ及び９ｂの径を、例えば、０．６５μｍに設定しておく。強誘電体キャパシタ７の上部電極７ａ及び下部電極７ｂに対してコンタクト孔９ａ及び９ｂを形成する工程（図３（ｅ））に続いて、図７乃至８の工程を経て強誘電体メモリセル１０１が形成される。

図７（ａ）に示すように、ＣＶＤ法により、絶縁膜８上と、コンタクト孔９ａ及び９ｂの内部とを覆うように絶縁膜１５を形成する。絶縁膜１５は、シリコン酸化膜（ＳｉｘＯｙ）であり、本実施形態では、Ｐ−ＴＥＯＳによるＳｉＯ_２膜を使用している。絶縁膜１５の膜厚は、例えば、１５０〜２２５ｎｍである。正確には、絶縁膜１５の堆積膜厚は、コンタクト孔９ａ（９ｂ）の径と、後述する導電膜１１のコンタクト孔９ａ（９ｂ）上端における膜厚とで決定される。図９は、三要素、すなわち、絶縁膜１５と、コンタクト孔９ａ（９ｂ）と、導電膜１１との相関関係を示している。図９において、コンタクト孔９ａ（９ｂ）の径をＤ、絶縁膜１５の膜厚をｔ１、導電膜１１のコンタクト孔９ａ（９ｂ）上端における膜厚をｔ２とすれば、Ｄ＝２＊（ｔ１＋ｔ２）の関係が成り立つ。この式を変形すると、ｔ１＝Ｄ／２−ｔ２となることは容易にわかる。このｔ１以上の膜厚で絶縁膜１５を形成すれば、後の工程で導電膜１１を形成した際に、コンタクト孔９ａ（９ｂ）の上端が導電膜１１によって完全に封をされることになる。なお、絶縁膜１５の材料として、シリコン酸化膜（ＳｉｘＯｙ）を使用する代わりに、シリコン窒化膜（ＳｉｘＮｙ）、シリコン酸窒化膜（ＳｉｘＯｙＮｚ）またはシリコン炭化膜（ＳｉｘＣｙ）を主成分とする何れかを使用することも可能である。また、絶縁膜１５の代わりに、窒化チタン（ＴｉｘＮｙ）または窒化タンタル（ＴａｘＮｙ）の導電体を使用することも可能である。

次に、図７（ｂ）に示すように、絶縁膜１５をエッチバックして、コンタクト孔９ａ及び９ｂの側壁に側壁膜１５ａ及び１５ｂを形成する。エッチバックに使用するガスは、例えば、Ｃ_４Ｆ_８と、Ａｒと、Ｏ_２と、ＣＯとを使用する。エッチバックの条件は、例えば、ガス流量Ｃ_４Ｆ_８／Ａｒ／Ｏ_２／ＣＯ＝１４／１００／１５０／５ｓｃｃｍ、ＲＦパワー１．５ｋＷ、チャンバー内圧力５０ｍＴｏｒｒとする。

次に、図７（ｃ）に示すように、プラグ５の上面を露出するコンタクト孔１０をホトリソグラフィー及びエッチングにより形成する。エッチングに使用するガスは、例えば、ＣＨＦ_３と、ＣＦ_４と、Ａｒとを使用する。エッチングの条件は、例えば、ガス流量ＣＨＦ_３／ＣＦ_４／Ａｒ＝８０／１５／４００ｓｃｃｍ、ＲＦパワー８００Ｗ、チャンバー内圧力５００ｍＴｏｒｒとする。

次に、図８（ｄ）に示すように、スパッタ法により、絶縁膜８上と、コンタクト孔９ａ、９ｂ及び１０の内部とを覆うように導電膜１１を形成する。導電膜１１は、上部電極７ａと後述する導電膜１３との反応を抑制するためのバリア膜であり、ＴｉＮが使用される。ＴｉＮ膜の膜厚は１００〜１７５ｎｍである。この膜厚、すなわち、１００〜１７５ｎｍで形成することで、上述したように、コンタクト孔９ａ及び９ｂの上端が導電膜１１によって完全に封をされる。ここで、コンタクト孔９ａ及び９ｂの仕上がりのバラツキを考慮して、上記膜厚よりもＴｉＮ膜を厚くしてもよい。ＴｉＮ膜の形成では、例えば、スパッタリングターゲットにＴｉを使用し、スパッタリングガスにＮ_２を使用する。成膜条件は、例えば、ＤＣパワー５ｋＷ、スパッタ雰囲気の圧力７ｍＴｏｒｒ、成膜温度を１００℃とする。

次に、図８（ｅ）に示すように、スパッタ法により、導電膜１１上に導電膜１３及び１４を順次形成する。導電膜１３は、主配線膜であり、Ａｌ合金が使用される。Ａｌ合金膜の形成は２ステップで行われる。第１ステップの膜形成では、例えば、スパッタリングターゲットにＡｌ合金を使用し、スパッタリングガスにＡｒを使用する。成膜条件は、ＤＣパワー９ｋＷ、スパッタ雰囲気の圧力３ｍＴｏｒｒ、成膜温度を４００℃とする。第２ステップの膜形成では、例えば、スパッタリングターゲットにＡｌ合金を使用し、スパッタリングガスにＡｒを使用する。成膜条件は、ＤＣパワー２ｋＷ、スパッタ雰囲気の圧力３ｍＴｏｒｒ、成膜温度を４００℃とする。ここで、導電膜１３の材料として、Ａｌ合金の代わりに、Ａｌ、ＣｕまたはＣｕを主成分とする合金を使用することも可能である。導電膜１４は、Ａｌ合金の導電膜１３に対する反射防止膜であり、ＴｉＮが使用される。ＴｉＮ膜の膜厚は７５ｎｍである。ＴｉＮ膜の形成では、例えば、スパッタリングターゲットにＴｉを使用し、スパッタリングガスにＮ_２を使用する。成膜条件は、例えば、ＤＣパワー５ｋＷ、スパッタ雰囲気の圧力７ｍＴｏｒｒ、成膜温度を１００℃とする。

次に、図８（ｆ）に示すように、ホトリソグラフィー及びエッチングにより、導電膜１１、１３及び１４をパターン加工する。エッチングに使用するガスは、例えば、ＢＣｌ_３と、Ｃｌ_２とを使用する。エッチングの条件は、例えば、ガス流量ＢＣｌ_３／Ｃｌ_２＝４０／６０ｓｃｃｍ、ＲＦパワー７０Ｗ、チャンバー内圧力１Ｐａとする。
以降、さらに層間絶縁膜の形成、上層配線の形成などが繰り返されて強誘電体メモリセル１０１が完成するが、本発明に直接関係する部分ではないため説明を省略する。
〔作用効果〕
第２実施形態に係る強誘電体キャパシタの配線構造によれば、コンタクト孔９ａ（９ｂ）内部にＡｌを材料とする導電膜１３が埋め込まれていない。すなわち、Ｐｔを材料とする上部電極７ａ（下部電極７ｂ）と、Ａｌを材料とする導電膜１３とが物理的に離れた構造となっている。従って、導電膜１３からＰｔを材料とする上部電極７ａ（下部電極７ｂ）までのＡｌの拡散距離が長くなり、ＡｌとＰｔとの反応を効果的に抑制することができる。また、配線構造の一部としてバリア機能が実現できるため、バリア機能を構成することによって表面段差が助長されたり、構造全体が厚膜化したりすることはない。また、ＴｉＮのバリア膜である導電膜１１の形成は、コンタクト孔９ａ（９ｂ）のエッチングに伴う酸素雰囲気中でのアニール処理の後に行われるため、バリア膜が酸化されて電気特性が低下すること、あるいはバリア膜の酸化による剥離を抑制できる。さらに、第１実施形態に比べて、ホトリソグラフィーの工程、すなわち、第１実施形態において絶縁膜１２ａ及び１２ｂをパターン加工する工程（図４（ｉ））が不要となるため、工程の簡略化とコスト低減が実現できる。

（３）第３実施形態
〔配線構造〕
図１０は、本発明の第３実施形態に係る強誘電体キャパシタの配線構造である。図１０では、第１実施形態に係る強誘電体キャパシタの配線構造（図１）を同一の構造については、図１と同一符号を付して一部その説明を省略する。

コンタクト孔９ａは、強誘電体キャパシタ７と外部素子とを接続するための開口部で、上部電極７ａ上の絶縁膜８に形成される。導電膜１１は、上部電極９ａと導電膜１３との反応を抑制するためのバリア層で、絶縁膜８上の一部及びコンタクト孔９ａ内部に形成される。また、コンタクト孔９ａの上端は、導電膜１１によって完全に封をされている。導電膜１１は、例えば、ＴｉＮである。導電膜１３は、主配線膜であり、導電層１１上に形成される。ただし、コンタクト孔９ａ内部には導電膜１３は存在しない。導電膜１３は、例えば、Ａｌを主成分としている。

このように、第３実施形態に係るキャパシタの配線構造では、コンタクト孔９ａ内部にＡｌを材料とする導電膜１３が埋め込まれていない。すなわち、Ｐｔを材料とする上部電極７ａと、Ａｌを材料とする導電膜１３とが物理的に離れた構造となっている。この構造により、Ｐｔを材料とする上部電極７ａまでのＡｌの拡散距離を長くし、ＡｌとＰｔとの反応を効果的に抑制している。
〔製造方法〕
第３実施形態に係る強誘電体メモリセル１０２の製造方法は、ＭＯＳトランジスタ２を形成する工程（図２（ａ））から、強誘電体キャパシタ７を形成する工程（図３（ｄ））までは、第１実施形態を製造する方法と同じである。強誘電体キャパシタ７を形成する工程（図３（ｄ））に続いて、図１１乃至１２の工程を経て強誘電体メモリセル１０２が形成される。

図１１（ａ）に示すように、強誘電体キャパシタ７の上部電極７ａの一部を露出するコンタクト孔９ａと、下部電極７ｂの一部を露出するコンタクト孔９ｂとをホトリソグラフィー及びエッチングにより形成する。この時、コンタクト孔９ａ及び９ｂの径は、後述する導電膜１１のコンタクト孔９ａ（９ｂ）上端における膜厚の２倍以下で形成する。この径の大きさ、すなわち、コンタクト孔９ａ（９ｂ）上端における導電膜１１の膜厚の２倍以下でコンタクト孔９ａ及び９ｂを形成すれば、後の工程で導電膜１１を形成した際に、コンタクト孔９ａ及び９ｂの上端が導電膜１１によって完全に封をされることになる。エッチングに使用するガスは、例えば、ＣＨＦ_３と、ＣＦ_４と、Ａｒとを使用する。エッチングの条件は、例えば、ガス流量ＣＨＦ_３／ＣＦ_４／Ａｒ＝８０／１５／４００ｓｃｃｍ、ＲＦパワー８００Ｗ、チャンバー内圧力５００ｍＴｏｒｒとする。コンタクト孔９ａ及び９ｂの形成後は、容量絶縁膜７ｃの金属強誘電体の特性を回復するために、６００〜７５０℃、１時間の酸素雰囲気中での熱処理を行う。

次に、図１１（ｂ）に示すように、プラグ５の上面を露出するコンタクト孔１０をホトリソグラフィー及びエッチングにより形成する。エッチングに使用するガスは、例えば、ＣＨＦ_３と、ＣＦ_４と、Ａｒとを使用する。エッチングの条件は、例えば、ガス流量ＣＨＦ_３／ＣＦ_４／Ａｒ＝８０／１５／４００ｓｃｃｍ、ＲＦパワー８００Ｗ、チャンバー内圧力５００ｍＴｏｒｒとする。

次に、図１１（ｃ）に示すように、スパッタ法により、絶縁膜８上と、コンタクト孔９ａ、９ｂ及び１０の内部とを覆うように導電膜１１を形成する。導電膜１１は、上部電極７ａと後述する導電膜１３との反応を抑制するためのバリア膜であり、ＴｉＮが使用される。ＴｉＮ膜の膜厚は１００〜１７５ｎｍである。この膜厚、すなわち、１００〜１７５ｎｍで形成することで、上述したように、コンタクト孔９ａ及び９ｂの上端が導電膜１１によって完全に封をされる。ＴｉＮ膜の形成では、例えば、スパッタリングターゲットにＴｉを使用し、スパッタリングガスにＮ_２を使用する。成膜条件は、例えば、ＤＣパワー５ｋＷ、スパッタ雰囲気の圧力７ｍＴｏｒｒ、成膜温度を１００℃とする。

次に、図１２（ｄ）に示すように、スパッタ法により、導電膜１１上に導電膜１３及び１４を順次形成する。導電膜１３は、主配線膜であり、Ａｌ合金が使用される。Ａｌ合金膜の形成は２ステップで行われる。第１ステップの膜形成では、例えば、スパッタリングターゲットにＡｌ合金を使用し、スパッタリングガスにＡｒを使用する。成膜条件は、ＤＣパワー９ｋＷ、スパッタ雰囲気の圧力３ｍＴｏｒｒ、成膜温度を４００℃とする。第２ステップの膜形成では、例えば、スパッタリングターゲットにＡｌ合金を使用し、スパッタリングガスにＡｒを使用する。成膜条件は、ＤＣパワー２ｋＷ、スパッタ雰囲気の圧力３ｍＴｏｒｒ、成膜温度を４００℃とする。ここで、導電膜１３の材料として、Ａｌ合金の代わりに、Ａｌ、ＣｕまたはＣｕを主成分とする合金を使用することも可能である。導電膜１４は、Ａｌ合金の導電膜１３に対する反射防止膜であり、ＴｉＮが使用される。ＴｉＮ膜の膜厚は７５ｎｍである。ＴｉＮ膜の形成では、例えば、スパッタリングターゲットにＴｉを使用し、スパッタリングガスにＮ_２を使用する。成膜条件は、例えば、ＤＣパワー５ｋＷ、スパッタ雰囲気の圧力７ｍＴｏｒｒ、成膜温度を１００℃とする。

次に、図１２（ｅ）に示すように、ホトリソグラフィー及びエッチングにより、導電膜１１、１３及び１４をパターン加工する。エッチングに使用するガスは、例えば、ＢＣｌ_３と、Ｃｌ_２とを使用する。エッチングの条件は、例えば、ガス流量ＢＣｌ_３／Ｃｌ_２＝４０／６０ｓｃｃｍ、ＲＦパワー７０Ｗ、チャンバー内圧力１Ｐａとする。
以降、さらに層間絶縁膜の形成、上層配線の形成などが繰り返されて強誘電体メモリセル１０２が完成するが、本発明に直接関係する部分ではないため説明を省略する。

〔作用効果〕
第３実施形態に係る強誘電体キャパシタの配線構造によれば、コンタクト孔９ａ（９ｂ）内部にＡｌを材料とする導電膜１３が埋め込まれていない。すなわち、Ｐｔを材料とする上部電極７ａ（下部電極７ｂ）と、Ａｌを材料とする導電膜１３とが物理的に離れた構造となっている。従って、Ｐｔを材料とする上部電極７ａ（下部電極７ｂ）までのＡｌの拡散距離が長くなり、ＡｌとＰｔとの反応を効果的に抑制することができる。また、配線構造の一部としてバリア機能が実現できるため、バリア機能を構成することによって表面段差が助長されたり、構造全体が厚膜化したりすることはない。また、ＴｉＮのバリア膜である導電膜１１の形成は、コンタクト孔９ａ（９ｂ）のエッチングに伴う酸素雰囲気中でのアニール処理の後に行われるため、バリア膜が酸化されて電気特性が低下すること、あるいはバリア膜の酸化による剥離を抑制できる。さらに、第２実施形態に比べて、絶縁膜形成及びエッチングの工程、すなわち、第２実施形態において側壁膜１５ａ及び１５ｂを形成する工程（図７（ｂ））が不要となるため、さらに工程の簡略化とコスト低減が実現できる。

第１実施形態に係る強誘電体キャパシタの配線構造。第１実施形態に係る強誘電体メモリセルの製造工程図。第１実施形態に係る強誘電体メモリセルの製造工程図。第１実施形態に係る強誘電体メモリセルの製造工程図。第１実施形態に係る強誘電体メモリセルの製造工程図。第２実施形態に係る強誘電体キャパシタの配線構造。第２実施形態に係る強誘電体メモリセルの製造工程図。第２実施形態に係る強誘電体メモリセルの製造工程図。三要素の相関関係。第３実施形態に係る強誘電体キャパシタの配線構造。第３実施形態に係る強誘電体メモリセルの製造工程図。第３実施形態に係る強誘電体メモリセルの製造工程図。

符号の説明

１・・・半導体基板
２・・・ＭＯＳトランジスタ
２ａ・・・ゲート電極
２ｂ・・・拡散層
３、６、８、１２、１２ａ、１２ｂ、１５・・・絶縁膜
４、９ａ、９ｂ、１０・・・コンタクト孔
５・・・プラグ
７・・・強誘電体キャパシタ
７ａ・・・上部電極
７ｂ・・・下部電極
７ｃ・・・容量絶縁膜
１１、１３、１４、１６・・・導電膜
１５ａ、１５ｂ・・・側壁膜
１００、１０１、１０２・・・強誘電体メモリセル

Claims

半導体基板と、
前記半導体基板上に設けられる第１電極と、
前記第１電極上に設けられる金属酸化物誘電体からなる容量絶縁膜と、
前記容量絶縁膜上に設けられる第２電極と、
前記第２電極の一部を露出させる開口部を有し前記第２電極を覆う第１絶縁膜と、
前記第１絶縁膜上の一部及び前記開口部内を覆う第１導電膜と、
前記開口部内の前記第１導電膜上を覆う第２絶縁膜と、
前記第１導電膜上及び前記第２絶縁膜上を覆う第２導電膜と、
を備えることを特徴とする半導体装置。
前記第２絶縁膜は、ＳｉｘＯｙ、ＳｉｘＮｙ、ＳｉｘＯｙＮｚまたはＳｉｘＣｙの何れかを主成分とすることを特徴とする、請求項１に記載の半導体装置。
半導体基板と、
前記半導体基板上に設けられる第１電極と、
前記第１電極上に設けられる金属酸化物誘電体からなる容量絶縁膜と、
前記容量絶縁膜上に設けられる第２電極と、
前記第２電極の一部を露出させる開口部を有し前記第２電極を覆う第１絶縁膜と、
前記開口部内の側壁を覆う側壁膜と、
前記第１絶縁膜上の一部及び前記開口部内を覆い、かつ前記開口部の上端を封ずる第１導電膜と、
前記開口部内を除いて前記第１導電膜上を覆う第２導電膜と
を備えることを特徴とする半導体装置。
前記開口部における前記側壁膜の膜厚は、前記開口部の径の１／２から前記開口部上端における前記第１導電膜の膜厚を差し引いた値以上であることを特徴とする、請求項３に記載の半導体装置。
前記開口部上端における前記第１導電膜の膜厚は、前記開口部の径の１／２から前記開口部における前記側壁膜の膜厚を差し引いた値以上であることを特徴とする、請求項３に記載の半導体装置。
前記側壁膜は、ＳｉｘＯｙ、ＳｉｘＮｙ、ＳｉｘＯｙＮｚまたはＳｉｘＣｙの何れかを主成分とする絶縁体であることを特徴とする、請求項３乃至５のいずれか一項に記載の半導体装置。
前記側壁膜は、ＴｉｘＮｙまたはＴａｘＮｙの何れかを主成分とする導電体であることを特徴とする、請求項３乃至５のいずれか一項に記載の半導体装置。
前記第２導電膜は、Ａｌ、Ａｌを主成分とする合金、ＣｕまたはＡｌを主成分とする合金の何れかであることを特徴とする、請求項１乃至７のいずれか一項に記載の半導体装置。
前記第２電極は、Ｐｔを主成分とすることを特徴とする、請求項１乃至８のいずれか一項に記載の半導体装置。
前記第１導電膜は、ＴｉＮであることを特徴とする、請求項１乃至９のいずれか一項に記載の半導体装置。
前記半導体基板に形成され、前記第１導電膜及び前記第２導電膜を介して前記第２電極と拡散層が接続されるＭＯＳトランジスタをさらに備えることを特徴とする、請求項１乃至１０のいずれか一項に記載の半導体装置。