JP4720275B2 - 撮像装置 - Google Patents

Description

本発明は、物理量分布検知の半導体装置の一例である撮像装置に関する。より詳細には、たとえば光や放射線などの外部から入力される電磁波に対して感応性をする複数の単位構成要素が配列されてなり、単位構成要素によって電気信号に変換された物理量分布を電気信号として読み出し出力信号として外部に出力する仕組みに関する。

光や放射線などの外部から入力される電磁波あるいは圧力（接触など）などの物理量変化に対して感応性をする単位構成要素（たとえば画素）をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知半導体装置が様々な分野で使われている。

たとえば、映像機器の分野では、物理量の一例である光（電磁波の一例）の変化を検知するＣＣＤ（Charge Coupled Device ）型あるいはＭＯＳ（Metal Oxide Semiconductor ）やＣＭＯＳ（Complementary Metal-oxide Semiconductor ）型の撮像素子（撮像デバイス）を用いた固体撮像装置が使われている。ここで“固体”とは半導体製であることを意味している。

たとえばＣＣＤやＣＭＯＳイメージセンサに代表される固体撮像素子の小型化、低価格化により、これらを利用した各種映像機器、たとえば静止画を撮影するデジタルスチルカメラやカメラ付き携帯電話あるいは動画を撮影するビデオカメラなどが急激に普及しつつある。なかでもＣＭＯＳイメージセンサは、ＣＣＤに比べて低消費電力、低コストで製造可能であることから、将来ＣＣＤを置き換えるものとして注目を集めている。

また、近年、半導体技術の進歩により、固体撮像素子の高画素化が急速に進んでおり、たとえば数１００万画素の固体撮像素子が開発され、高解像度が要求されるデジタルスチルカメラや映画用のビデオカメラなどに利用されている。その中でもＣＭＯＳセンサは各画素に光電変換素子と読出回路が設けられた固体撮像装置であり、各画素をランダムにアクセスすることや、高速に読み出すことができることから、将来を有望視されているセンサである。

また、コンピュータ機器の分野では、指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置などが使われている。これらは、単位構成要素（固体撮像装置にあっては画素）によって電気信号に変換された物理量分布を電気信号として読み出す。

一方、固体撮像装置の中には、電荷生成部で生成された信号電荷に応じた画素信号を生成する画素信号生成部に静電誘導トランジスタやＭＯＳトランジスタなどの増幅用の駆動トランジスタを有する増幅型固体撮像素子（ＡＰＳ；Active Pixel Sensor ／ゲインセルともいわれる）構成の画素を備えた増幅型固体撮像装置がある。たとえば、ＣＭＯＳ型固体撮像装置の多くはそのような構成をなしている。

このような増幅型固体撮像装置において画素信号を外部に読み出すには、複数の単位画素が配列されている画素部に対してアドレス制御をし、個々の単位画素からの信号を任意に選択して読み出すようにしている。つまり、増幅型固体撮像装置は、アドレス制御型の固体撮像装置の一例である。

たとえば、単位画素がマトリクス状に配されたＸ−Ｙアドレス型固体撮像素子の一種である増幅型固体撮像素子は、画素そのものに増幅機能を持たせるために、ＭＯＳ構造などの能動素子（ＭＯＳトランジスタ）を用いて画素を構成している。すなわち、光電変換素子であるフォトダイオードに蓄積された信号電荷（光電子）を前記能動素子で増幅し、画像情報として読み出す。

この種のＸ−Ｙアドレス型固体撮像素子では、たとえば、画素トランジスタが２次元行列状に多数配列されて画素部が構成され、ライン（行）ごとあるいは画素ごとに入射光に対応する信号電荷の蓄積が開始され、その蓄積された信号電荷に基づく電流または電圧の信号がアドレス指定によって各画素から所定順に読み出される。ここで、ＭＯＳ（ＣＭＯＳを含む）型においては、アドレス制御の一例として、１行分を同時にアクセスして行単位で画素信号を画素部から読み出し、その後に、その１行分の画素信号を順次出力側に読み出す方式が多く用いられている。たとえばマトリクス状に配置された画素の信号出力が、行ごとに順次垂直信号線に送られ、垂直信号線からさらに水平方向に順次水平読出線に接続されて出力される（たとえば特許文献１参照）。

特開平１１−１６４２０４号公報

また、典型的なアナログ出力の固体撮像装置では、各単位画素で取得される画素信号が１本の水平信号線に集められ、１個の出力回路からアナログ信号で出力される。

ここで、出力回路の構成としては、様々なものがあるが、たとえば、適度なゲインで入力信号を増幅するための演算増幅器などの増幅機能素子を使用する。また、出力回路から出力されたアナログ信号における必要な部分を抽出するサンプルホールド回路や、出力バッファなどが設けられる。

サンプルホールド回路は、垂直列ごとに水平信号線を基準レベルにリセットしてから信号レベルを読み出すべく増幅機能素子が信号転送状態とリセット状態とを交互に繰り返しながら動作するものであることに対応して設けられ、実際に画像として必要な信号転送状態の信号を抽出する機能を持つ。

出力バッファは差動増幅回路構成を有し、サンプルホールド回路から出力される増幅機能素子の信号転送状態の電圧レベルと、増幅機能素子のリセット状態の電圧レベルとの差から信号成分を抽出する機能を持つ。一般的に、増幅機能素子をリセット状態にする際には所定の基準電圧にする。このため、典型的な回路構成としては、出力バッファの一方の入力端子にはサンプルホールド回路から出力される増幅機能素子の信号転送状態の電圧レベルを入力し、他方の入力端子にはリセット状態に対応する所定の基準電圧をボルテージフォロワ接続された増幅機能素子から供給する。

この場合、それぞれの増幅機能素子を構成する半導体素子のばらつきに起因して、信号転送状態やリセット状態（基準電圧）の各電圧レベルには固有の誤差電圧を含んでしまい、その差が直流オフセットとなり、後段の信号処理で悪影響を及ぼす。

この直流オフセットを最小限に抑えるためには、それぞれの増幅機能素子を同じ回路構成にするとともに、同じレイアウトで配置する手法を採ることが考えられる。しかしながら、ボルテージフォロワ（基準電圧取得）用の増幅機能素子に比べると、信号ライン用の増幅機能素子は、信号増幅用のものでありそれ相応の特性が必要であるとともに、負荷駆動能力やノイズ性能のよいものが必要であるため、消費電流が多く、レイアウトも大きくなる。一方、増幅機能素子をそれぞれの使用目的に最適化させて異なる回路構成にすると、オフセットが益々大きくなる傾向になる。

本発明は、上記事情に鑑みてなされたものであり、増幅機能素子を構成する半導体素子のばらつきが後段の回路に与える影響を緩和することのできる新たな仕組みを提供することを目的とする。

本発明に係る撮像装置においては、従来構成と同様に、信号処理部から出力される処理済み信号における信号転送状態の信号レベルとリセット状態の信号レベルとに基づいて物理量の変化に対応する出力信号を生成する出力信号生成部を設ける。ここで、本願発明においては、出力信号生成部の構成を、以下のように新規なものとする。

すなわち、先ず、信号処理部から出力される処理済み信号から信号転送状態の信号レベルを抽出する第１の信号抽出部を設ける。この点は、従来構成と同様のものと考えることができる。一方、リセット状態の信号レベルに関しては、第１の信号抽出部と同様に、信号処理部から出力される処理済み信号を処理対象として、その処理済み信号からリセット状態の信号レベルを抽出する第２の信号抽出部を設けるようにした。そしてこれら２つの信号抽出部にて抽出される各信号レベルの差に基づいて出力信号を生成するようにする。つまり、信号転送状態の信号レベルとリセット状態の信号レベルの双方について、同じ信号処理部から出力される処理済み信号を処理対象として信号抽出を行ない、その差を取ることで出力信号を生成する。

なお、本願発明において、撮像装置とは、物理量の変化を検知する複数の検知部と、それぞれの検知部で検知した物理量の変化に基づいて単位信号を出力する単位信号生成部とを単位構成要素内に含み、この単位構成要素が所定の順に配された物理量分布検知のための装置を使用し、物理量についての所定の検知条件の元で取得された単位信号に基づいて、所定目的用の物理情報を取得する物理情報取得装置の総称である。

本発明によれば、信号転送状態の信号レベルとリセット状態の信号レベルの双方について、同じ信号処理部から出力される処理済み信号を処理対象として信号抽出を行なうようにした。これにより、素子ばらつきの影響が抽出される双方の信号に同様に含まれるようになる。素子ばらつきの影響が両方の信号に同様に含まれるようにすることで、その差を取って出力信号を生成すれば、出力信号には、素子ばらつきの成分が含まれないことになり、後段の処理回路においては、信号処理部を構成する素子のばらつきの影響を排除できるようになる。

以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、ＣＭＯＳ撮像素子をデバイスとして使用した場合を例に説明する。

ただしこれは一例であって、対象となるデバイスはＭＯＳ型の撮像デバイスに限らない。光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の半導体装置の全てに、後述する実施形態が同様に適用できる。

＜撮像装置の概略構成＞
図１は、本発明に係る撮像装置（物理情報取得装置の一態様）の一実施形態であるＣＭＯＳ固体撮像装置の概略構成図である。この固体撮像装置１は、たとえばカラー画像を撮像し得る電子スチルカメラやＦＡ（Factory Automation）カメラとして適用されるようになっている。

固体撮像装置１は、入射光量に応じた信号を出力する図示しない検知部としての受光素子を含む単位画素が行および列の正方格子状に配列された（すなわち２次元マトリクス状の）撮像部を有し、各単位画素からの信号出力が電圧信号であって、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理機能部やその他の機能部が垂直列ごとに設けられたカラム型のものである。

すなわち、図１に示すように、固体撮像装置１は、フォトダイオードやフォトゲート（何れも光電変換素子の一例）などでなる電荷生成部を少なくとも１つと能動素子とを有した増幅型の光電変換画素（以下単位画素３という）が行方向および列方向に（２次元行列状に）多数配列された撮像部（画素部）１０いわゆるエリアセンサ部と、撮像部１０の外側に設けられた駆動制御部７と、各垂直列に配されたカラム信号処理部（図ではカラム回路と記す）２２を有するカラム処理部２０と、水平選択スイッチ部６０とを備えている。

駆動制御部７としては、たとえば水平走査部１２と垂直走査部１４とを備える。また、駆動制御部７の他の構成要素として、水平走査部１２、垂直走査部１４、あるいはカラム処理部２０などの固体撮像装置１の各機能部に所定タイミングの制御パルスを供給する駆動信号操作部（読出アドレス制御装置の一例）１６が設けられている。

これらの駆動制御部７の各要素は、撮像部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である固体撮像素子（撮像デバイス）として構成される。

図１では、簡単のため行および列の一部を省略して示しているが、現実には、撮像部１０の各行や各列には、数十から数千の単位画素３が配置される。なお、図示を割愛するが、撮像部１０には、各画素に所定のカラーコーディングを持つ色分離フィルタが形成される。もちろん、モノクロ撮像用など、構成によっては、色分離フィルタは必須とはならない。また図示を割愛するが、撮像部１０の各単位画素３は、フォトダイオードやフォトゲートなどの光電変換素子およびトランジスタ回路によって構成されている。

単位画素３は、垂直列選択のための垂直制御線１５を介して垂直走査部１４と、また複数の検知部で検知され増幅素子を有する単位信号生成部（図示せず）で増幅された後に単位画素３から出力される画素信号Ｓ０（＿１〜ｈ；１行中の画素番号）をそれぞれ伝送する伝送線としての垂直信号線１８を介してカラム処理部２０と、それぞれ接続されている。

すなわち、撮像部１０の単位画素３から画素信号が出力される垂直信号線１８は、それぞれ撮像部１０内における列方向の単位画素３に共通接続され、読出回路としてのカラム処理部２０内の各列に対応するカラム回路２２にそれぞれ接続されている。

水平走査部１２や垂直走査部１４は、駆動信号操作部１６から与えられる駆動パルスに応答してシフト動作（走査）を開始するようになっている。垂直制御線１５には、単位画素３を駆動するための種々のパルス信号が含まれる。

水平走査部１２は、水平方向の読出列（水平方向のアドレス）を規定する（カラム処理部２０内の個々のカラム信号処理部２２を選択する）水平アドレス設定部１２ａと、水平アドレス設定部１２ａにて規定された読出アドレスに従ってカラム処理部２０の各信号を水平信号線（水平読出線）８６に導く水平駆動部１２ｂとを有する。

水平アドレス設定部１２ａは、図示を割愛するが、シフトレジスタあるいはデコーダを有して構成されており、カラム信号処理部２２からの画素情報を所定の順に選択し、その選択した画素情報を水平信号線８６に出力する選択手段としての機能を持つ。

垂直走査部１４は、垂直方向の読出行（垂直方向のアドレス）や水平方向の読出列（水平方向のアドレス）を規定する（撮像部１０の行を選択する）垂直アドレス設定部１４ａと、垂直アドレス設定部１４ａにて規定された読出アドレス上（水平行方向）の単位画素３に対する制御線にパルスを供給して駆動する垂直駆動部１４ｂとを有する。

垂直アドレス設定部１４ａは、図示を割愛するが、信号を読み出す行の基本的な制御を行なう垂直シフトレジスタあるいはデコーダの他に、電子シャッタ用の行の制御を行なうシャッタシフトレジスタも有する。

垂直シフトレジスタは、撮像部１０から画素情報を読み出すに当たって各画素を行単位で選択するためのものであり、各行の垂直駆動部１４ｂとともに信号出力行選択手段を構成する。シャッタシフトレジスタは、電子シャッタ動作を行なうに当たって各画素を行単位で選択するためのものであり、各行の垂直駆動部１４ｂとともに電子シャッタ行選択手段を構成する。

駆動信号操作部１６は、図示しないが、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するタイミングジェネレータＴＧ（読出アドレス制御装置の一例）の機能ブロックと、端子１ａを介して入力クロックCLK0や動作モードなどを指令するデータを受け取り、また端子１ｂを介して固体撮像装置１の情報を含むデータDATAを出力する通信インタフェースの機能ブロックとを備える。また、水平アドレス信号を水平アドレス設定部１２ａへ、また垂直アドレス信号を垂直アドレス設定部１４ａへ出力し、各アドレス設定部１２ａ，１４ａは、それを受けて対応する行もしくは列を選択する。

なお、駆動信号操作部１６は、撮像部１０や水平走査部１２など、他の機能要素とは独立して、別の半導体集積回路として提供されてもよい。この場合、撮像部１０や水平走査部１２などから成る撮像デバイスと駆動信号操作部１６とにより、半導体システムの一例である撮像装置が構築される。この撮像装置は、周辺の信号処理回路や電源回路なども組み込まれた撮像モジュールとして提供されてもよい。

カラム処理部２０は、垂直列（カラム）ごとにカラム信号処理部２２を有して構成されており、１行分の画素の信号を受けて、各カラム信号処理部２２が対応列の画素信号Ｓ０（＿１〜ｈ；１行中の画素番号）を処理して、処理済みの画素信号Ｓ１（＿１〜ｈ；１行中の画素番号）を出力する。

たとえば、カラム信号処理部２２は、結合容量、信号転送スイッチ、および蓄積容量を持ち、垂直信号線１８からの信号に基づき信号電荷を蓄積する機能を備えるようにすることができる。また、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理を利用したノイズ除去手段の機能を備えるようにしてもよい。

たとえば、前者の構成の場合図示するように、それぞれのカラム回路２２には、一例として、結合容量１２３と、信号転送スイッチ１２４と、蓄積容量１２６とが設けられている。各列の結合容量１２３を纏めて結合容量群１２３Ｃといい、各列の信号転送スイッチ１２４を纏めて信号転送スイッチ部１２４ＱＴといい、各列の蓄積容量１２６を纏めて蓄積容量群１２６Ｃという。信号転送スイッチ部１２４ＱＴの各制御ゲート端には、クロックφＴが共通入力される。

カラム処理部２０内において、カラム出力線１２８には、他端が接地された蓄積容量１２６が接続され、各蓄積容量１２６は、行方向の蓄積容量群１２６Ｃを構成する。画素から出力された電気信号は、垂直信号線１８を通り、各々の垂直信号線１８に接続されている蓄積容量１２６に保持される。

カラム処理部２０からの出力信号は、水平読出用のスイッチ（たとえばＭＯＳトランジスタ）６２を備えた水平選択スイッチ部６０に入力される。カラム処理部２０の各カラム回路２２の出力は、カラム出力線１２８を介して、蓄積容量１２６に保持されている電荷を順次読み出すための各列に対応する水平読出用のスイッチ６２にそれぞれ接続されている。

水平選択スイッチ部６０の出力端側は、行方向の信号電荷を順次転送出力する水平信号線８６が共通接続される。一方、水平選択スイッチ部６０の各制御ゲート端は、水平シフトレジスタやデコーダなどで構成され水平方向の読出アドレスを制御する水平アドレス設定部１２ａおよび水平選択スイッチ部６０のスイッチ６２を駆動する水平駆動部１２ｂを備えた水平走査回路１２に接続される。

一方、ＣＤＳ処理を行なう場合、駆動信号操作部１６から与えられるサンプルパルスＳＨＰとサンプルパルスＳＨＤといった２つのサンプルパルスに基づいて、垂直信号線１８を介して入力された電圧モードの画素情報に対して、画素リセット直後の信号レベル（ノイズレベル；０レベル）と真の信号レベルとの差分をとる処理を行なうことで、画素ごとの固定ばらつきによる固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise ）やリセットノイズといわれるノイズ信号成分を取り除く。

なお、カラム信号処理部２２には、ＣＤＳ処理機能部などの後段に、必要に応じて信号増幅機能を持つＡＧＣ(Auto Gain Control) 回路やその他の処理機能回路などを設けることも可能である。

カラム処理部２０の後段には、図示しない水平読出用のスイッチ（選択スイッチ）を備えた水平選択スイッチ部６０が設けられており、各垂直列のカラム信号処理部２２の出力端は、カラム信号処理部２２から信号を順次読み出すための各垂直列に対応する選択スイッチの入力端ｉにそれぞれ接続されている。

水平選択スイッチ部６０の各垂直列の制御ゲート端ｃは、水平方向の読出アドレスを制御・駆動する水平走査部１２の水平駆動部１２ｂに接続される。一方、水平選択スイッチ部６０の各垂直列の選択スイッチの出力端ｏは、行方向に画素信号を順次転送出力する水平信号線８６が共通接続されている。水平信号線８６の後端には出力回路８８が設けられている。

水平信号線８６は、単位画素３のそれぞれから垂直信号線１８を介して伝送される個々の画素信号Ｓ０を、垂直信号線１８の配列方向である水平方向に所定順に出力するため読出線として機能するものであり、カラム信号処理部２２から、垂直列ごとに存在する図示しない選択スイッチによって選択された信号を取り出して出力回路８８に渡す。

すなわち、カラム信号処理部２２により処理された画素情報を表わす信号電荷に応じた各垂直列の電圧信号は、水平走査部１２からの水平選択信号φＨ１〜φＨｈに応じた駆動パルスφｇ１〜φｇｈにより駆動される垂直列ごとに設けられた選択スイッチにより所定のタイミングで選択され水平信号線８６に読み出される。そして、水平信号線８６の後端に設けられた出力回路８８に入力される。

出力回路８８の後段である撮像チップ外部の外部回路９７には、出力回路８８から出力されたアナログの撮像信号Ｓ３out （個々の画素信号Ｓ１＿１〜ｎの纏まり）をデジタルの撮像データに変換する機能部や、デジタル化された撮像データに基づいてデジタル信号処理を施す機能部が設けられる。

出力回路８８は、その構成例についての詳細は後述するが、信号転送状態とリセット状態の２つの状態を切り替えて動作することができるようになっている。これに対応して、信号転送状態とリセット状態の２つの状態を切り替えて動作させるパルスや信号転送状態の信号をサンプルするためのパルスなど種々の駆動パルスＣＮ１０が、駆動信号操作部１６から供給される。

出力回路８８は、撮像部１０から水平信号線８６を通して出力される各単位画素３の画素信号Ｓ１＿１〜ｈ（ｈ＝ｎ）を適当なゲインで増幅した後、駆動パルスＣＮ１０の制御の元で、撮像信号Ｓ３out として図示しない外部回路９７に出力端子８８ａを介して供給する。この出力回路８８は、たとえば、バッファリングだけする場合もあるし、その前に黒レベル調整、列ばらつき補正、色関係処理などを行なうこともある。

たとえば図１（Ｂ）に示すように、撮像チップ内部の出力回路８８は、適度なゲインで入力信号を増幅するなどの機能を持った出力アンプ２１０と、出力アンプ２１０から出力されたアナログの撮像信号Ｓ２における必要な部分を抽出するサンプルホールド部２３０と、出力バッファ２５０とをこの順に有し、出力バッファ２５０と撮像チップ外部の図示しないデジタル信号処理部の間には、外部回路９７の一部をなすＡＤ変換部９９が設けられる。

出力アンプ２１０は、撮像部１０の各単位画素３にて生成された画素信号を操作する信号処理部の一例である。また、サンプルホールド部２３０と出力バッファ２５０とで、信号処理部の一例である出力アンプ２１０から出力される処理済み信号Ｓ２における信号転送状態の信号レベルとリセット状態の信号レベルとに基づいて出力信号Ｓ３out を生成する出力信号生成部が構成される。

サンプルホールド部２３０は、垂直列ごとに水平信号線８６を基準レベルにリセットしてから信号レベルを読み出すべく出力アンプ２１０が信号転送状態とリセット状態とを交互に繰り返しながら動作するものであることに対応して設けられており、ＭＯＳトランジスタなどで構成されたサンプルスイッチ２３２とホールドコンデンサ（容量素子）２３４とを備え、実際に画像として必要な信号転送状態の信号を抽出する機能を持つ。

なお、本実施形態のサンプルホールド部２３０としては、サンプルスイッチ２３２とホールドコンデンサ２３４とを２系統備える点に特徴を有している。この点についての詳細は後述する。

ＡＤ変換部９９は、サンプルホールド部２３０から出力バッファ２５０を介して固体撮像装置１の外部に出力されたアナログの撮像信号Ｓ３をデジタルの撮像データＤ３に変換して、後段の図示しないデジタル信号処理部に渡す。

デジタル信号処理部は、たとえば、ＡＤ変換部９９から出力されるデジタル信号を適当に増幅して出力するデジタルアンプ部の機能を持つ。また、たとえば色分離処理を施してＲ（赤），Ｇ（緑），Ｂ（青）の各画像を表す画像データＲＧＢを生成し、この画像データＲＧＢに対してその他の信号処理を施してモニタ出力用の画像データＤ３を生成する。また、デジタル信号処理部には、記録メディアに撮像データを保存するための信号圧縮処理などを行なう機能部が備えられる。

また外部回路９７は、デジタル信号処理部にてデジタル処理された画像データＤ３をアナログの画像信号に変換するＤ／Ａ（Digital to Analog ）変換部を備える。Ｄ／Ａ変換部から出力された画像信号は、液晶モニタなどの表示デバイスに送られる。操作者は、この表示デバイスに表示されるメニューや画像を見ながら、撮像モードを切り替えるなどの各種の操作を行なうことが可能になる。

つまり、本実施形態のカラム型の固体撮像装置１においては、単位画素３からの出力信号（電圧信号）が、垂直信号線１８→カラム処理部２０（カラム信号処理部２２）→水平信号線８６→出力回路８８の順で伝送される。その駆動は、１行分の画素出力信号は垂直信号線１８を介してパラレルにカラム処理部２０に送り、処理後の信号は水平信号線８６を介してシリアルに出力するようにする。

なお、垂直列や水平列ごとの駆動が可能である限り、それぞれのパルス信号を単位画素３に対して水平行方向および垂直列方向の何れから供給するか、すなわちパルス信号を印加するための駆動クロック線の物理的な配線方法は自由である。

このような構成の固体撮像装置１において、水平走査部１２や垂直走査部１４およびそれらを制御する駆動信号操作部１６により、撮像部１０の各画素を水平行単位で順に選択し、その選択した１つの水平行分の画素の情報を同時に読み出すタイプのＣＭＯＳイメージセンサが構成される。

出力回路８８の後段に設けられる外部回路９７は、撮像部１０や駆動制御部７などが同一の半導体領域に一体的に形成された固体撮像素子とは別の基板（プリント基板もしくは半導体基板）上に構成されており、各撮影モードに対応した回路構成が採られるようになっている。

撮像部１０や駆動制御部７などからなる固体撮像素子（本発明に係る半導体装置や物理情報取得装置の一例）と外部回路とによって、固体撮像装置１が構成されている。駆動制御部７を撮像部１０やカラム処理部２０と別体にして、撮像部１０やカラム処理部２０で固体撮像素子（半導体装置の一例）を構成し、この固体撮像素子と別体の駆動制御部７とで、撮像装置（本発明に係る物理情報取得装置の一例）として構成してもよい。

なおここでは、固体撮像素子の後段の信号処理を担当する外部回路を固体撮像素子（撮像チップ）外で行なう例を示したが、外部回路の全てもしくは一部（たとえばＡ／Ｄ変換部やデジタルアンプ部など）の機能要素を、固体撮像素子のチップに内蔵するように構成してもよい。つまり、撮像部１０や駆動制御部７などが同一の半導体領域に一体的に形成された固体撮像素子と同一の半導体基板上に外部回路を構成して、実質的に、固体撮像装置１と物理情報取得装置とが同一のものとして構成してもよい。

また、図では、水平選択スイッチ部６０や駆動制御部７を撮像部１０とともに備えて固体撮像装置１を構成し、実質的に、固体撮像装置１が物理情報取得装置としても機能するように構成しているが、物理情報取得装置は、必ずしもこのような構成に限定されない。水平選択スイッチ部６０や駆動制御部７の全体もしくは前記一機能部分が撮像部１０と同一の半導体領域に一体的に形成されたものであることは要件ではない。水平選択スイッチ部６０および駆動制御部７を、撮像部１０とは異なる回路基板（別の半導体基板に限らず一般的な回路基板をも意味する）、たとえば外部回路が設けられる回路基板に形成してもよい。

＜出力回路の詳細；構成＞
図２は、出力回路８８の本実施形態の構成例を説明するブロック図である。また、図３は、比較例としての本実施形態の構成を取らない場合の一般的な出力回路８８の構成例を示すブロック図である。

図２および図３の双方において、出力アンプ２１０は、演算増幅器などで構成された差動アンプ２１２と、差動アンプ２１２の反転入力端子（−）と出力端子との間に接続された容量値Ｃ２の帰還容量２１４と、リセット用のスイッチ（たとえばＭＯＳトランジスタ；ＳＷ２）２１６とを有し、全体として、容量帰還形アンプ（ＡＭＰ１）として構成されている。水平選択スイッチ部６０のスイッチ６２（ＳＷ１）の出力側である水平信号線８６は、出力アンプ２１０を構成する差動アンプ２１２の反転入力端子に接続されている。差動アンプ２１２の非反転入力端子（＋）には、基準電圧Ｖref が供給されるようになっている。本例では、基準電圧Ｖref として接地（ＧＮＤ）電位が設定されるようになっている。

図示しない撮像部１０で検知された画素信号（Signal Input）は、垂直信号線１８を介して容量値Ｃ１の蓄積容量１２６に供給され、この蓄積容量１２６に一旦保持される。その後、水平選択スイッチ部６０のスイッチ６２（ＳＷ１）を介して、複数の垂直列に対する共通信号線である水平信号線８６に供給され、これにより水平信号線８６の電位が変化する。

水平信号線８６上の信号電位は容量帰還形アンプ構成の出力アンプ２１０（ＡＭＰ１）によって増幅された後にサンプルホールド部２３０に出力される。その際の増幅率Ｇamp はホールド容量である蓄積容量１２６の容量値Ｃ１と出力アンプ２１０の帰還容量２１４の容量値Ｃ２で決定され、Ｇamp ＝Ｃ１／Ｃ２となる。

連続して信号を読み出す場合には、各信号の基準電圧を同じにするため、水平信号線８６の寄生容量や帰還容量２１４を基準電圧Ｖref でリセットする。このリセットのためスイッチ２１６（ＳＷ２）が使用される。また、容量帰還アンプ構成の出力アンプ２１０（ＡＭＰ１）がリセット動作中も後段に信号の出力を維持するため、出力アンプ２１０の後段に、サンプルホールド部２３０が設けられている。なお、後述するように、本実施形態では、２系統のサンプルホールド部２３０ａ、２３０ｂが設けられている。

具体的には、出力アンプ２１０は、図示しない駆動信号操作部１６からの駆動パルスＣＮ１０に含まれているリセットパルスＲＳＴに従って、信号転送状態とリセット状態の２つの状態を切り替えて動作することができるようになっている。具体的には、出力アンプ２１０は、リセットパルスＲＳＴがアクティブ期間（後述する図６のｔ１４〜ｔ１８）に当該出力アンプ２１０をリセットし、インアクティブ期間（後述する図６のｔ１０〜ｔ１４）に読出列に対応する制御出力（水平転送クロックφＨｋ）がアクティブにされることで当該読出列の画素信号を取り出し、全体として撮像信号Ｓ２を取得する。

ここで本実施形態では、出力アンプ２１０の後段に、サンプルホールド部２３０を設けている。サンプルホールド部２３０は、サンプルスイッチ２３２とホールドコンデンサ２３４とを有している。

信号ライン用のサンプルホールド部２３０ａは、 出力アンプ２１０から出力される画素信号Ｓ２から信号転送状態の信号レベルを抽出する第１の信号抽出部の一例である。この信号ライン用のサンプルホールド部２３０ａは、垂直列ごとに水平信号線８６を基準レベルにリセットしてから信号レベルを読み出すべく出力アンプ２１０が信号転送状態とリセット状態の２つの状態を持ち、これら２つの状態をリセットパルスＲＳＴの制御に従って切り替えて動作する、すなわち交互に繰り返しながら動作するものであることに対応して設けられている。

サンプルスイッチ２３２ａは、図示しない駆動信号操作部１６からの駆動パルスＣＮ１０に含まれている、サンプリング期間とホールド期間の２つの状態を切り替えるためのタイミングパルスであるサンプルパルスＳＰａが入力されるようになっており、サンプルパルスＳＰａに基づいて、サンプリング期間とホールド期間を切り替えて動作するようになっている。

具体的には、サンプルスイッチ２３２ａは、サンプルパルスＳＰａがアクティブ（後述する図６のｔ１０〜ｔ１２）のときに、撮像信号Ｓ２のうちの実際に画像として必要な信号転送状態のみをホールドコンデンサ２３４ａにサンプルして、ホールドコンデンサ２３４に記憶する。この記憶された信号転送状態の信号は、出力バッファ２５０の一方の入力端子（本例では非反転入力端子（＋））に供給され、画素信号Ｓ３が取り出される。こうすることで、出力バッファ２５０の後段に設けられるＡＤ変換部９９におけるＡＤ変換時に、画素信号Ｓ２のリセット状態がＡＤ変換のサンプリング期間を侵さないようにすることができる。

また、サンプルホールド部２３０は、本実施形態特有の構成として、本来の信号ライン用のサンプルホールド部２３０ａとは別系統に、容量帰還アンプ構成の出力アンプ２１０の後段回路として機能する出力バッファ２５０で必要とする基準電圧Ｖref を取得するためのサンプルホールド部２３０ｂを有している。

各サンプルホールド部２３０ａ，２３０ｂは、回路図上は同様の構成をなしている。なお、信号ライン用のサンプルホールド部２３０ａに設けられるホールドコンデンサ２３４ａの容量値はＣ３、基準電圧取得用のサンプルホールド部２３０ｂに設けられるホールドコンデンサ２３４ｂの容量値はＣ４である。これらの容量値Ｃ３，Ｃ４は、後段の出力バッファ２５０の回路構成に応じた最適なものが設定され、一概に小容量であるとか大容量であるとかは決定できない。

基準電圧取得用のサンプルホールド部２３０ｂに設けられるサンプルスイッチ２３２ｂ（ＳＷ４）には、図示しない駆動信号操作部１６からの駆動パルスＣＮ１０に含まれている、サンプリング期間とホールド期間の２つの状態を切り替えるためのタイミングパルスであるサンプルパルスＳＰｂが入力されるようになっており、サンプルパルスＳＰｂに基づいて、サンプリング期間とホールド期間を切り替えて動作するようになっている。

基準電圧取得用のサンプルホールド部２３０ｂは、出力アンプ２１０がリセット状態のときに出力される水平信号線８６の基準レベル（＝Ｖref ）を抽出する第２の信号抽出部としての機能を持つ。具体的には、サンプルスイッチ２３２ｂは、サンプルパルスＳＰｂがアクティブ（後述する図６のｔ１０〜ｔ１２）のときに、出力アンプ２１０から出力されるリセット状態の信号のみをサンプルすることで水平信号線８６の基準レベル（＝Ｖref ）を抽出し、これをホールドコンデンサ２３４ｂに記憶した後、後段の出力バッファ２５０の他方の入力端子（本例では反転入力端子（−））に渡す。

図３に示す比較例の構成との対比で分かるように、本実施形態の出力回路８８においては、出力アンプ２１０の後段で使用するための基準電圧Ｖref を発生するバッファアンプ２２０（ＡＭＰ２）を不要とし、その代わりに、容量帰還アンプ構成の出力アンプ２１０（ＡＭＰ１）の後段に、追加のサンプルホールド部２３０ｂを備えた点に特徴を有している。

＜出力回路の詳細；動作＞
図４は、図２に示した本実施形態の出力回路８８の構成例における動作を説明するタイミングチャートである。また、図５は、比較例としての図３に示した出力回路８８の構成例における動作を説明するタイミングチャートである。比較例においては、本実施形態の構成におけるサンプルスイッチ２３２ｂ（ＳＷ４）に対する制御がないだけである。

図４に示す本実施形態の構成において、出力アンプ２１０をリセット状態とする動作時には、水平転用のスイッチ６２（ＳＷ１）をオフ、アンプリセット用のスイッチ２１６（ＳＷ２）をオン、信号ライン用のサンプルホールド部２３０ａのサンプルスイッチ２３２ａ（ＳＷ３）をオフ、基準電圧取得用のサンプルホールド部２３０ｂのサンプルスイッチ２３２ｂ（ＳＷ４）をオンとする。

また、信号転送時には、水平転用のスイッチ６２（ＳＷ１）をオン、アンプリセット用のスイッチ２１６（ＳＷ２）をオフ、信号ライン用のサンプルホールド部２３０ａのサンプルスイッチ２３２ａ（ＳＷ３）をオン、基準電圧取得用のサンプルホールド部２３０ｂのサンプルスイッチ２３２ｂ（ＳＷ４）をオフとする。

＜出力アンプとサンプルホールド部の動作の具体例＞
図６は、本実施形態の出力回路８８における出力アンプ２１０とサンプルホールド部２３０の動作を説明する図である。ここでは、図４とは異なり、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を制御する制御パルスだけでなく、信号波形の状態をも示している。

出力アンプ２１０は、図６（Ａ）に示すように、リセットパルスＲＳＴの制御に従って信号転送状態とリセット状態とを交互に繰り返しながら動作する。具体的には、出力アンプ２１０は、リセットパルスＲＳＴがアクティブ期間（ｔ１４〜ｔ１８）に当該回路をリセットする。この後、インアクティブ期間（ｔ１０〜ｔ１４）に、水平走査部１２により読出列に対応する制御出力（水平転送クロックφＨｋ／φｇｋ）をアクティブにすることで、出力アンプ２１０は、当該読出列の画素信号を取り出し、全体として撮像信号Ｓ２を取得する。

ここで、実際に画像として必要なのは信号転送状態だけであるので、図２に示したように、出力アンプ２１０の後段にサンプルホールド部２３０を設ける。そして、図６（Ｂ）に示すように、サンプルホールド部２３０ａにて、サンプルパルスＳＰａのアクティブ期間（ｔ１０〜ｔ１２）に、撮像信号Ｓ２における信号転送状態のみを取り出し、アナログの画素信号Ｓ３sig を得、これを差動アンプ構成の出力バッファ２５０の一方の入力端子に供給する。

また、図６（Ｃ）に示すように、サンプルホールド部２３０ｂにて、サンプルパルスＳＰｂのアクティブ期間（ｔ１５〜ｔ１６）に、撮像信号Ｓ２におけるリセット状態のみを取り出し、アナログの基準信号Ｓ３ref を得、これを差動アンプ構成の出力バッファ２５０の他方の入力端子に供給する。

こうすることで、信号抽出用のサンプルホールド部２３０ａのホールドコンデンサ２３４（Ｃ３）には、比較例と同じく、“Ｖref ＋Ｖｄ１”を基準電圧とする信号成分Ｓ３sig を記憶することができ、基準電圧取得用のサンプルホールド部２３０ｂのホールドコンデンサ２３４（Ｃ４）には、出力アンプ２１０がリセット動作中に出力する基準電圧（Ｖref ＋Ｖｄ１）が記憶される。

ここで、出力アンプ２１０を構成する差動アンプ２１２は、一般的に、当該差動アンプ２１２を構成する素子のばらつきにより、固有の誤差電圧成分Ｖｄ１を持つ。このため、出力アンプ２１０からは、真の信号成分の他に、誤差電圧成分も含んだ状態で信号が出力される。このため、信号ライン用のサンプルホールド部２３０ａで抽出される信号成分は“Ｖsig ＋Ｖｄ１”で表され、基準電圧取得用のサンプルホールド部２３０ｂで抽出される基準成分は“Ｖref ＋Ｖｄ１”で表される。

本構成例においては、２つのサンプルホールド部２３０ａ，２３０ｂで抽出される各成分の差が信号Ｓ３out となる。すなわち、サンプルホールド部２３０の後段の出力バッファ２５０において、式（１）に示すように差分演算処理を行なう。

式（１）から分かるように、信号Ｓ３out においては誤差電圧（Ｖｄ１）がキャンセルされる。つまり、出力バッファ２５０において、サンプルホールド部２３０ｂで抽出されホールドコンデンサ２３４に記憶された基準電圧を用いて信号Ｓ３out を生成することで、差動アンプ２１２が持つ誤差電圧の影響が後段回路に悪影響を与えなくなる。換言すれば、後段の信号処理では、容量帰還アンプ構成の出力アンプ２１０で発生するＤＣオフセットの影響を受けなくなる。

一方、図３に示す比較例の構成では、出力バッファ２５０で必要とする基準電圧Ｖref を取得するために、反転入力端子（−）と出力端子とが直結されたボルテージフォロワ構成のバッファアンプ２２０（ＡＭＰ２）を備えているのと大きく異なる。バッファアンプ２２０の非反転入力端子には、出力アンプ２１０の非反転入力端子（＋）と同様に、基準電圧Ｖref が供給されるようになっている。

ここで、出力アンプ２１０を構成する差動アンプ２１２は、当該差動アンプを構成する素子のばらつきにより、固有の誤差電圧成分Ｖｄ１を持つ。このため、出力アンプ２１０から出力される基準電圧は“Ｖref ＋Ｖｄ１”で表され、信号成分は“Ｖsig ＋Ｖｄ１”で表わされる。

また、バッファアンプ２２０を構成する差動アンプも、差動アンプ２１２と同様に、一般的に、当該差動アンプを構成する素子のばらつきにより、固有の誤差電圧成分Ｖｄ２を持つ。このため、バッファアンプ２２０からは、真の基準成分の他に、誤差電圧成分も含んだ状態で信号が出力されるようになり、得られる基準成分は“Ｖref ＋Ｖｄ２”で表される。

出力アンプ２１０およびバッファアンプ２２０で出力される基準電圧の差がＤＣオフセットとなり、そのオフセット電圧Ｖoffsetは、式（２）で求めることができる。

また、出力アンプ２１０で出力される信号成分とバッファアンプ２２０で出力される基準電圧の差が信号Ｓ３out となる。すなわち、出力バッファ２５０において、式（３）に示すように差分演算処理を行なう。

式（２）および式（３）から分かるように、Ｖｄ１＝Ｖｄ２でない限り、信号Ｓ３out にはオフセット電圧Ｖoffset（≠０）を持つようになり、後段の信号処理で悪影響を及ぼす。

出力アンプ２１０やバッファアンプ２２０を構成する各差動アンプ２１２を完全に同一の構成としても、素子のばらつきにより、Ｖｄ１≠Ｖｄ２となる。他方、信号成分抽出用の出力アンプ２１０を構成する差動アンプ２１２は高周波応答性やリニアリティなどの、信号ライン用のものとして特性の良好なものが要求される。また、帰還容量２１４およびスイッチ２１６および水平信号線８６などの負荷を駆動し、かつ、信号をノイズを抑えて増幅する必要があるため、消費電流が多く、レイアウトも大きくなる。

これに対して、基準電圧取得用のバッファアンプ２２０を構成する差動アンプは、ＤＣ（Direct Current）レベルである基準電圧をバッファリングする機能を備えていればよく、差動アンプ２１２ほどの高周波応答性やリニアリティなどの特性の良好なものが要求されることはない。回路構成規模だけを考えると、バッファアンプ２２０には簡易な構成のものを使用するのがよいが、この場合、オフセット電圧Ｖoffsetが益々大きくなる傾向になる。

これを避けるには、ＤＣオフセット（Ｖoffset）を最小限に抑えるため、バッファアンプ２２０を構成する差動アンプは出力アンプ２１０を構成する差動アンプ２１２と同じ構成および同じレイアウトを採るとよい。しかしながらこの場合には、バッファアンプ２２０用の演算増幅器についても、消費電流が多く、レイアウトも大きな差動アンプにしなければならない。

これに対して、本実施形態の出力回路８８の構成によれば、出力アンプ２１０の出力のうちの信号成分をサンプルホールド部２３０ａで抽出して差動アンプ構成の出力バッファ２５０の一方の入力端子に供給するとともに、同じ出力アンプ２１０の出力のうちの基準成分をサンプルホールド部２３０ｂで抽出して差動アンプ構成の出力バッファ２５０の他方の入力端子に供給するようにしたので、後段の信号処理では、容量帰還アンプ構成の出力アンプ２１０で発生するＤＣオフセットの影響を受けなくなる。

また、比較例では必要とされていたバッファアンプ２２０（ＡＭＰ２）が不要となる。新たに導入したサンプルホールド部２３０ｂの構成に比べると、差動アンプ２１２と同じ構成の差動アンプでバッファアンプ２２０（ＡＭＰ２）を構成した場合には、消費電流やレイアウトが大きくなる。換言すれば、差動アンプ２１２と同じ構成の差動アンプでバッファアンプ２２０（ＡＭＰ２）を構成した場合に対して、バッファアンプ２２０で消費される消費電流を低減できるし、レイアウトを削減することもできる。

図１は、本発明に係る撮像装置の一実施形態であるＣＭＯＳ固体撮像装置の概略構成図である。 出力回路の本実施形態の構成例を説明するブロック図である。 比較例としての本実施形態の構成を取らない場合の一般的な出力回路の構成例を示すブロック図である。 図２に示した本実施形態の出力回路の構成例における動作を説明するタイミングチャートである。 比較例としての図３に示した出力回路の構成例における動作を説明するタイミングチャートである。 本実施形態の出力回路における出力アンプとサンプルホールド部の動作を説明する図である。

符号の説明

１…固体撮像装置、３…単位画素、７…駆動制御部、１０…撮像部、１２…水平走査部、１４…垂直走査部、１５…垂直制御線、１６…駆動信号操作部、１８…垂直信号線、２０…カラム処理部、２２…カラム信号処理部（カラム回路）、６０…水平選択スイッチ部、６２…スイッチ、８６…水平信号線、８８…出力回路、９７…外部回路、９９…ＡＤ変換部、１２６…蓄積容量、２１０…出力アンプ、２１２…差動アンプ、２１４…帰還容量、２１６…スイッチ、２３０…サンプルホールド部、２３２，２３２ａ，２３２ｂ…サンプルスイッチ、２３４，２３４ａ，２３４ｂ…ホールドコンデンサ、２５０…出力バッファ

Claims (3)

1. 物理量の変化を検知する検知部と該検知部で検知した物理量の変化に基づいて単位信号を出力する単位信号生成部とを含む単位構成要素を複数有し、当該複数の単位構成要素が所定の順に配された撮像装置であって、
   前記複数の単位信号生成部からそれぞれパラレルに前記単位信号が入力されるカラム処理部と、
   前記カラム処理部にパラレルに入力された前記単位信号を所定の順序で選択して出力する選択スイッチ部と、
   前記選択スイッチ部から順次出力された前記単位信号を操作する信号処理部と、
   前記信号処理部を前記単位信号の信号転送状態としたときに前記信号処理部から出力される処理済み信号の信号レベルと、前記信号処理部をリセット状態としたときに前記信号処理部から出力される処理済み信号の信号レベルとに基づいて前記物理量の変化に対応する出力信号を生成する出力信号生成部とを備え、
   前記出力信号生成部は、前記信号処理部から出力される処理済み信号から前記信号転送状態の信号レベルを抽出する第１の信号抽出部と、前記信号処理部から出力される処理済み信号から前記リセット状態の信号レベルを抽出する第２の信号抽出部とを含み、それぞれの信号抽出部にて抽出される各信号レベルの差に基づいて前記出力信号を生成し、
   前記信号処理部が前記信号転送状態と前記リセット状態とを交互に繰り返して動作して処理済み信号を出力し、前記第１の信号抽出部で前記信号転送状態の信号レベルを抽出する動作が前記信号処理部から信号転送状態の信号レベルの処理済み信号が出力される期間に行われ、かつ、前記第２の信号抽出部で前記リセット状態の信号レベルを抽出する動作が前記信号処理部からリセット状態の信号レベルの処理済み信号が出力される期間に行われる
   撮像装置。
2. 前記信号処理部は、増幅素子と、この増幅素子の入出力間に接続された容量素子と、この容量素子の両端をショート可能に構成されたスイッチとを具備し、容量帰還形の増幅アンプとして構成されている
   請求項１に記載の撮像装置。
3. 前記第１および第２の信号抽出部は、サンプルスイッチおよび容量素子を具備し、前記サンプルスイッチがオン時における前記信号処理部から出力される処理済み信号を前記容量素子に記憶する
   請求項１に記載の撮像装置。

Images