Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4722566B2 - 液晶表示パネル - Google Patents
[go: Go Back, main page]

JP4722566B2 - 液晶表示パネル - Google Patents

液晶表示パネル Download PDF

Info

Publication number
JP4722566B2
JP4722566B2 JP2005158249A JP2005158249A JP4722566B2 JP 4722566 B2 JP4722566 B2 JP 4722566B2 JP 2005158249 A JP2005158249 A JP 2005158249A JP 2005158249 A JP2005158249 A JP 2005158249A JP 4722566 B2 JP4722566 B2 JP 4722566B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
liquid crystal
crystal display
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005158249A
Other languages
English (en)
Other versions
JP2006337390A (ja
Inventor
陽一 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005158249A priority Critical patent/JP4722566B2/ja
Publication of JP2006337390A publication Critical patent/JP2006337390A/ja
Application granted granted Critical
Publication of JP4722566B2 publication Critical patent/JP4722566B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、画素電極を駆動する薄膜トランジスタ上でゲート信号線とドレイン信号線とが直交する薄膜トランジスタ基板を有する液晶表示パネルに関する。
現在、液晶表示パネルにおいて、パッシブマトリクス型液晶表示パネル、及び、アクティブマトリクス型液晶表示パネルの2つの種類が存在している。この中でも、応答速度、視野角、及び、コントラストが改善されたアクティブマトリクス型液晶表示パネルが主流となっている。このアクティブマトリクス型液晶表示パネルは、画素毎に着色樹脂が形成された光透過性のカラーフィルタ基板と、画素毎に薄膜トランジスタ、もしくは、非線形素子が形成された光透過性の薄膜トランジスタ基板とが、液晶層を挟持して形成されている。
この液晶表示パネルの薄膜トランジスタ基板には、フォトリソグラフィにより、複数の薄膜トランジスタが形成されている。その複数の薄膜トランジスタにおいて、液晶表示パネルの表示ムラを抑えて液晶表示パネルの品質を向上し、液晶表示パネルの歩留まりを向上させるために、各薄膜トランジスタの特性が同一の特性になるように様々な工夫がなされている。
なお、1つの画素に対して2つの薄膜トランジスタを設けることで、薄膜トランジスタ基板の各薄膜トランジスタにおける特性をほぼ同一とする技術が提案されている(例えば、特許文献1参照)。
また、外部からのゲート信号線に接続されたゲート電極、及び、外部からのソース信号線に接続されたソース電極が互いに直交し、各薄膜トランジスタをソース信号線に対して1行毎に左右交互に形成することで、薄膜トランジスタ基板の各薄膜トランジスタにおける特性をほぼ同一とする技術が提案されている(例えば、特許文献2参照)。
特開平05−251700号公報 特開平10−090718号公報
ところで、フォトリソグラフィによった製造過程のゴミにより、局所的に薄膜トランジスタのパターンがずれてしまう。薄膜トランジスタのパターンがずれた場合、薄膜トランジスタ基板の各薄膜トランジスタにおける寄生容量等の特性が局所的に急峻に変動し、液晶表示パネルに表示ムラが発生してしまう。
本発明は、このような点に鑑みてなされたものであり、薄膜トランジスタ基板の各薄膜トランジスタにおける寄生容量がほぼ同一である液晶表示パネルを提供することを目的とする。
本発明では、上記課題を解決するために、図2に例示するように、画素電極を駆動する薄膜トランジスタ10上でゲート信号線11とドレイン信号線13とが直交する薄膜トランジスタ基板を有する液晶表示パネルにおいて、ゲート電極12上のドレイン電極14は、ドレイン信号線13に接続されている第1のドレイン電極部分14aと外側方向に伸びている第2のドレイン電極部分14bとを有し、ゲート電極12上の第1のドレイン電極部分14aとゲート電極12上の第2のドレイン電極部分14bとが、薄膜トランジスタ10の中心から点対称であることを特徴とする液晶表示パネルが提供される。
このような液晶表示パネルによると、ゲート電極12がずれて形成され、もしくは、ドレイン電極14及びソース電極15がずれて形成されても、各薄膜トランジスタ10のゲート電極12とドレイン電極14とによった寄生容量は変化しないので、薄膜トランジスタ基板の各薄膜トランジスタ10における寄生容量をほぼ同一とすることができる。
本発明では、ゲート電極上におけるドレイン信号線に接続されている第1のドレイン電極部分、及び、ゲート電極上における外側方向に伸びている第2のドレイン電極部分が、薄膜トランジスタの中心から点対称となるようにする。
このようにすると、ゲート電極がずれて形成され、もしくは、ドレイン電極及びソース電極がずれて形成されても、各薄膜トランジスタのゲート電極とドレイン電極とによった寄生容量は変化しないので、薄膜トランジスタ基板の各薄膜トランジスタにおける寄生容量をほぼ同一とすることができる。よって、液晶表示パネルの表示ムラを抑えることができる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、本発明の実施の形態の液晶表示パネルについて説明する。図1は、液晶表示パネルを示す図である。
液晶表示パネルは、画素毎に薄膜トランジスタ(図示せず)が形成された薄膜トランジスタ基板1と、画素毎に着色樹脂が形成されたカラーフィルタ基板3とが、液晶層2を挟持して形成されている。
画素毎に薄膜トランジスタ(図示せず)を有する薄膜トランジスタ基板1は、各画素に対応するカラーフィルタ基板3の透明電極(図示せず)と薄膜トランジスタ基板1の透明電極(図示せず)とを駆動することで、各画素の明るさを調節する。
複数の液晶分子(図示せず)を有する液晶層2は、カラーフィルタ基板3の透明電極と薄膜トランジスタ基板1の透明電極との電圧差に応じ、バックライトユニット(図示せず)から照射された光をカラーフィルタ基板3に通過させるか否かを決定する。例えば、所定の電圧差以上である場合、液晶分子が応答してバックライトユニットから照射された光をカラーフィルタ基板3に通過させる。また、所定の電圧差より小さい場合、液晶分子が応答しないでバックライトユニットから照射された光をカラーフィルタ基板3に通過させない。
画素毎に着色樹脂を有するカラーフィルタ基板3は、光の3原色の組み合わせにより、様々な色の表示を可能とする。複数の画素の着色樹脂による各原色の明るさを調整することで様々な色の表示を可能とし、カラーフィルタの役割を果たす。
このような液晶表示パネルにおいて、画素毎の薄膜トランジスタにより、各画素に対応するカラーフィルタ基板3の透明電極と薄膜トランジスタ基板1の透明電極とが駆動される。各透明電極が駆動されたことによった電圧差に応じ、画素毎の液晶分子により、バックライトユニットから照射された光をカラーフィルタ基板3に通過させるか否かが決定され、各画素の明るさが調節される。これらの複数の画素の着色樹脂によった光の3原色の組み合わせにより、所定の場所の色が決定され、それらが集まって様々な画像の表示が可能とされる。
次に、薄膜トランジスタ基板1に複数個形成された薄膜トランジスタについて説明する。図2は、薄膜トランジスタを示す図である。
ゲート信号線11に接続されたゲート電極12は、チャネル16に接している。このチャネル16を、ドレイン信号線13に接続されたドレイン電極14と透明電極(図示せず)に接続されたソース電極15とが挟持している。このドレイン電極14は、ドレイン信号線13に接続されている第1のドレイン電極部分14aと外側方向に伸びている第2のドレイン電極部分14bとを有している。ゲート信号線11、及び、ドレイン信号線13は、薄膜トランジスタ10がマトリクス状に形成されていない領域で、それぞれ、ゲートドライバ回路(図示せず)、及び、ドレインドライバ回路(図示せず)に接続されている。
薄膜トランジスタ10は、Al、及び、Mo等を用いたフォトリソグラフィにより、透明基板である薄膜トランジスタ基板1に対し、ゲート信号線11、ゲート電極12、ゲート絶縁膜(図示せず)、チャネル16、ドレイン信号線13、ドレイン電極14、ソース電極15、絶縁膜(図示せず)、及び、透明電極の順に形成される。ゲート信号線11、及び、ゲート電極12は同時に同一の材料で形成され、ドレイン信号線13、ドレイン電極14、及び、ソース電極15も同時に同一の材料で形成される。この薄膜トランジスタ10は、マトリクス状に複数個形成される。
ここで、第1のドレイン電極部分14aとゲート電極12とが重なり合い、寄生容量CGD1を形成し、その寄生容量CGD1は、重なり合う面積に比例している。同様に、第2のドレイン電極部分14bとゲート電極12とが重なり合い、寄生容量CGD2を形成し、その寄生容量CGD2は、重なり合う面積に比例している。これらの寄生容量CGD1、及び、寄生容量CGD2の合計の寄生容量CGDは、ゲート電極12に対するノイズとしてのゲート信号電位の急峻な立上りと立下りとの電位変動を、ドレイン電極14に伝達している。そのノイズの存在により、ソース電極15に書き込まれるドレイン信号電位が電位変動し、書き込まれたソース信号電位と書き込まれるドレイン信号電位とが異なっている。
ドレイン電極14の冗長部分である第2のドレイン電極部分14bは、ドレイン電極14の冗長性を高くし、薄膜トランジスタ10のパターンがずれても、薄膜トランジスタ基板1の各薄膜トランジスタ10におけるゲート電極12とドレイン電極14とが重なり合う面積に応じた寄生容量CGDがほぼ同一となるようにしている。具体的には、長さが5μmの第2のドレイン電極部分14bは、ゲート電極12が約5/√2μmずれて形成され、もしくは、ドレイン電極14及びソース電極15が約5/√2μmずれて形成されても、薄膜トランジスタ基板1の各薄膜トランジスタ10における寄生容量CGDがほぼ同一となるようにしている。つまり、第2のドレイン電極部分14bは、各薄膜トランジスタ10において、ソース電極15に書き込まれるドレイン信号電位のゲート電極12によった電位変動が、ほぼ同一に電位変動するようにしている。
次に、薄膜トランジスタ10のパターンがずれた場合について説明する。図3は、パターンがずれた薄膜トランジスタを示す図である。
ここで、液晶表示パネルの製造過程において、フォトステージ上に直径数十μmのゴミが乗り、さらに、その上に薄膜トランジスタ基板1が乗ったとする。
その薄膜トランジスタ基板1のゴミに対応する部分は、局部的にたわんで盛り上がる。このように局部的にたわんだ薄膜トランジスタ基板1に対してフォトリソグラフィを実行して複数の薄膜トランジスタ10を形成すると、そのたわんだ部分に対応する薄膜トランジスタ10において、図2の斜線部分と図3の斜線部分とに例示するように、ゲート電極12が約2μm〜3μmずれて形成され、もしくは、ドレイン電極14及びソース電極15が約2μm〜3μmずれて形成される。
複数の薄膜トランジスタ10を有する薄膜トランジスタ基板1は、各薄膜トランジスタ10がほぼ均一にパターニングされることが望ましく、各薄膜トランジスタ10における寄生容量CGDがほぼ同一となることが望ましい。この場合、各薄膜トランジスタ10において、ソース電極15に書き込まれるドレイン信号電位のゲート電極12によった電位変動が、ほぼ同一に電位変動し、ソース信号電位のゲート電極12によった電位変動も、ほぼ同一に電位変動する。
パターンがずれた薄膜トランジスタ10において、薄膜トランジスタ10のドレイン電極14は、ドレイン信号線13に接続されている第1のドレイン電極部分14aと外側方向に伸びている第2のドレイン電極部分14bとを有し、それらの部分は薄膜トランジスタ10の中心から点対称である。そのため、ゲート電極12がずれた場合、ドレイン電極14の冗長部分である第2のドレイン電極部分14bにより、寄生容量CGD1が減少してもその分寄生容量CGD2が増加し、寄生容量CGD1が増加してもその分寄生容量CGD2が減少する。よって、薄膜トランジスタ10において、ゲート電極12がずれても、寄生容量CGD1、及び、寄生容量CGD2の合計の寄生容量CGDは変化しない。同様に、ドレイン電極14及びソース電極15がずれた場合、第2のドレイン電極部分14bにより、寄生容量CGD1が減少してもその分寄生容量CGD2が増加し、寄生容量CGD1が増加してもその分寄生容量CGD2が減少する。よって、薄膜トランジスタ10において、ドレイン電極14及びソース電極15がずれても、寄生容量CGD1、及び、寄生容量CGD2の合計の寄生容量CGDは変化しない。
このようにすると、ゴミによって薄膜トランジスタ基板1のたわんだ部分において、ゲート電極12が約2μm〜3μmずれて形成され、もしくは、ドレイン電極14及びソース電極15が約2μm〜3μmずれて形成されても、各薄膜トランジスタ10の寄生容量CGD1、及び、寄生容量CGD2の合計の寄生容量CGDは変化しないので、薄膜トランジスタ基板1の各薄膜トランジスタ10における寄生容量CGDがほぼ同一となり、各薄膜トランジスタ10のソース電極15のソース信号電位の変動をほぼ同一とすることができる。よって、液晶表示パネルの表示ムラを抑えることができ、液晶表示パネルの品質を向上することができる。
また、ゴミによって薄膜トランジスタ基板1のたわんだ部分において、ゲート電極12が約2μm〜3μmずれて形成され、もしくは、ドレイン電極14及びソース電極15が約2μm〜3μmずれて形成されても、各薄膜トランジスタ10の寄生容量CGDは変化しないので、フォトリソグラフィによった製造過程のゴミが、液晶表示パネルの歩留まり低下の原因とならない。
液晶表示パネルを示す図である。 薄膜トランジスタを示す図である。 パターンがずれた薄膜トランジスタを示す図である。
符号の説明
10 薄膜トランジスタ
11 ゲート信号線
12 ゲート電極
13 ドレイン信号線
14 ドレイン電極
14a 第1のドレイン電極部分
14b 第2のドレイン電極部分
15 ソース電極
16 チャネル

Claims (5)

  1. 画素電極を駆動する薄膜トランジスタ上でゲート信号線とドレイン信号線とが直交する薄膜トランジスタ基板を有する液晶表示パネルにおいて、
    ゲート電極は、前記ゲート信号線と前記ドレイン信号線との交点近傍において、前記ゲート信号線に対して直角方向で、且つ、前記ゲート信号線から互いに反対方向に突出した2つの等脚台形状突出部を有する8角形状とされており、
    前記ゲート電極上のドレイン電極は、ドレイン信号線に接続されている第1のドレイン電極部分と前記ゲート電極の領域を越えてゲート電極の外側方向に伸びている第2のドレイン電極部分とを有し、
    前記ゲート電極上の前記第1のドレイン電極部分と前記ゲート電極上の前記第2のドレイン電極部分とが、薄膜トランジスタの中心から点対称であって、前記ゲート電極を構成する前記2つの等脚台形状突出部の相対する脚部分をそれぞれ横断して設けられていることを特徴とする液晶表示パネル。
  2. 前記ゲート電極上の前記第1のドレイン電極部分と前記ゲート電極上の前記第2のドレイン電極部分との長さは、5μm以上であることを特徴とする請求項1記載の液晶表示パネル。
  3. 請求項1または請求項2に記載の液晶表示パネルを用いたことを特徴とするテレビジョン受像装置。
  4. 請求項1または請求項2に記載の液晶表示パネルを用いたことを特徴とするコンピュータ。
  5. 請求項1または請求項2に記載の液晶表示パネルを用いたことを特徴とする携帯電話装置。
JP2005158249A 2005-05-31 2005-05-31 液晶表示パネル Expired - Lifetime JP4722566B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005158249A JP4722566B2 (ja) 2005-05-31 2005-05-31 液晶表示パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005158249A JP4722566B2 (ja) 2005-05-31 2005-05-31 液晶表示パネル

Publications (2)

Publication Number Publication Date
JP2006337390A JP2006337390A (ja) 2006-12-14
JP4722566B2 true JP4722566B2 (ja) 2011-07-13

Family

ID=37558044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005158249A Expired - Lifetime JP4722566B2 (ja) 2005-05-31 2005-05-31 液晶表示パネル

Country Status (1)

Country Link
JP (1) JP4722566B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621280B2 (en) * 2015-11-05 2023-04-04 Innolux Corporation Display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01238170A (ja) * 1988-03-18 1989-09-22 Seiko Epson Corp 薄膜トランジスタ
JPH01243033A (ja) * 1988-03-24 1989-09-27 Seiko Epson Corp 薄膜トランジスタ
JPH01267617A (ja) * 1988-04-20 1989-10-25 Seiko Epson Corp 薄膜トランジスタ
JPH05283695A (ja) * 1992-04-03 1993-10-29 Nec Corp 薄膜トランジスタ
JP2002141511A (ja) * 2000-11-01 2002-05-17 Matsushita Electric Ind Co Ltd アクティブマトリクス液晶表示素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621280B2 (en) * 2015-11-05 2023-04-04 Innolux Corporation Display device
US20240395828A1 (en) * 2015-11-05 2024-11-28 Innolux Corporation Display device

Also Published As

Publication number Publication date
JP2006337390A (ja) 2006-12-14

Similar Documents

Publication Publication Date Title
US9116400B2 (en) Liquid crystal display having minimized bezel area
JP4964898B2 (ja) 液晶表示装置
US6724447B2 (en) Liquid crystal display
WO2007141929A1 (ja) 表示装置及びその製造方法
US8212975B2 (en) Liquid crystal display device
JP6203575B2 (ja) 表示装置
JP4155227B2 (ja) 液晶表示装置および電子機器
JP6892065B2 (ja) 表示パネル
JP4881475B2 (ja) アクティブマトリクス基板及び液晶表示装置
JP4092309B2 (ja) 液晶表示装置
KR20050001942A (ko) 액정 표시 장치용 모기판 및 이의 제조 방법
JP2010164765A (ja) 液晶表示装置
JP2010074030A (ja) 薄膜トランジスタおよび電気光学装置
WO2017169137A1 (ja) 表示装置
JP2017146767A (ja) 表示装置
US10732473B2 (en) Display device
US8842249B2 (en) Display substrate, a method of manufacturing the same and a display apparatus having the same
JP4722566B2 (ja) 液晶表示パネル
KR101109963B1 (ko) 액정표시장치 및 그 제조방법
KR101889334B1 (ko) 액정표시패널
JPWO2016194804A1 (ja) アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
JP2006126772A (ja) 液晶ディスプレイ装置
JP4355556B2 (ja) 液晶表示装置
JP2007309970A (ja) 液晶表示装置及び電子機器
WO2011043247A1 (ja) 液晶表示パネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150