JP4723463B2 - 半導体装置 - Google Patents

Description

この発明は、電極間の耐圧向上を図れる半導体装置に関する。

従来、ショットキー電極およびオーミック電極が半導体層上に形成された半導体装置において、電極間の耐圧向上が求められている。
特開平１０−３３５６３７号公報

そこで、この発明の課題は、電極間の耐圧を向上できる半導体装置を提供することにある。

上記課題を解決するため、この発明の半導体装置は、半導体層と、
この半導体層上に形成された非オーミック電極である第１の電極と、
上記半導体層上に、上記第１の電極に対して間隔をあけて形成されたオーミック電極である第２の電極と
を備え、
上記第１の電極に対向すると共に上記半導体層と接する上記第２の電極の直線状のエッジが延在する方向を第１の方向とし、
上記半導体層の厚さ方向であって、かつ、上記第１の方向に直交する方向を第２の方向とし、
上記第１の方向および第２の方向に直交する方向を第３の方向とし、
上記第１の電極は、上記第１の方向に連続する少なくとも一部の領域において、上記第２の方向および第３の方向に延在する平面による断面が多角形であり、
上記多角形の断面において、上記第２の電極側の角のうちで、内角の２等分線の外向きの延長線が上記半導体層内または第２の電極内に達する角は、全て、内角が９０°を超えていることを特徴としている。

この発明の半導体装置によれば、第１の電極(非オーミック電極)は第２の電極(オーミック電極)側の角の内角が９０°を超えている。これにより、第１の電極と第２の電極との間の電界が第１の電極の角に集中することを抑制できるので、電極間の耐圧を向上できる。なお、本明細書において、非オーミック電極とは、ショットキー電極またはＭＩＳ(メタル・インシュレータ・セミコンダクタ)電極である。

また、一実施形態の半導体装置では、上記第１の電極は、ショットキー電極またはＭＩＳ電極である。

この実施形態の半導体装置によれば、電界の集中が起こり易いショットキー電極またはＭＩＳ電極への電界集中を緩和して、電極間の耐圧を向上できる。

また、一実施形態の半導体装置では、上記第１の電極の上記多角形の上記内角が９０°を超えている角を形成している角部を覆っていると共に上記半導体層よりも誘電率が高い高誘電体膜を備える。

この実施形態の半導体装置によれば、上記高誘電体膜が上記角部を覆っているので、第１の電極の角部での電界集中をより緩和でき、電極間の耐圧をより向上できる。

また、一実施形態の半導体装置では、上記第１の電極の上記多角形の上記内角が９０°を超えている角を第１の角とし、
さらに、上記多角形は、上記第２電極側の角であって、内角の２等分線の外向きの延長線が上記第２の電極および上記半導体層と交差しない第２の角を有し、上記第２の角は、上記第１の角よりも上記半導体層から離れている。

この実施形態の半導体装置によれば、第１の電極の多角形の第２の角は、内角の２等分線の外向きの延長線が第２の電極および半導体層と交差しないので、内角が鋭角であっても、この第２の角には、第１の電極と第２の電極との間の電界が集中し難い。これにより、第２の角への電界集中を抑制でき、電極間の耐圧低下を回避して、耐圧性能の向上を図れる。

また、一実施形態の半導体装置では、上記第２の角は、内角が９０°以下である。

この実施形態によれば、第１の電極の多角形の第２の角は、内角の２等分線の外向きの延長線が第２の電極および半導体層と交差しないので、内角が鋭角であっても、この第２の角には、第１の電極と第２の電極との間の電界が集中し難い。

また、一実施形態の半導体装置では、上記第２の角は、内角が９０°を超えている。

この実施形態によれば、第１の電極の多角形の第２の角は、内角の２等分線の外向きの延長線が第２の電極および半導体層と交差しない上に、内角が９０°を超えている。よって、この第２の角には、第１の電極と第２の電極との間の電界が特に集中し難い。

また、一実施形態の半導体装置では、上記第１の電極の上記第１の角を形成している第１の角部と上記第２の角を形成している第２の角部とを覆っていると共に上記半導体層よりも誘電率が高い高誘電体膜を備える。

この実施形態の半導体装置によれば、上記高誘電体膜が上記第１の角部と第２の角部を覆っているので、第１の電極の第１,第２の角部での電界集中をより緩和でき、電極間の耐圧をより向上できる。

また、一実施形態の半導体装置では、上記第２の角は内角が鋭角であり、上記第１の電極の上記多角形は、上記第１の角を複数有する。

この実施形態の半導体装置によれば、第１の電極は、第２の電極側において、複数の第１の角によって電界の集中を緩和して、電極間の耐圧を向上できる。

また、一実施形態の半導体装置では、上記複数の第１の角を形成している複数の第１の角部を覆っていると共に上記半導体層よりも誘電率が高い高誘電体膜を備える。

この実施形態の半導体装置によれば、上記高誘電体膜が上記複数の第１の角部を覆っているので、第１の電極の複数の第１の角部での電界集中が抑制され、電極間の耐圧をさらに向上できる。

また、一実施形態の半導体装置では、上記第２の角は内角が鋭角であり、上記第１の電極の上記多角形は、上記第１の角と上記第２の角とに隣り合う第３の角を有し、
上記第３の角は、内角の２等分線の外向きの延長線が上記第２の電極または上記半導体層の少なくとも一方と交差すると共に内角が９０°を超えており、
さらに、上記第１の電極の上記多角形は、
上記第３の角から第２の角に向かって延在すると共に上記半導体層の表面に対して略垂直である垂直辺を有する。

この実施形態の半導体装置によれば、第１の電極の第３の角から第２の角に向かって延在する垂直辺は、半導体層の表面に対して略垂直である。これによって、第１の電極と第２の電極との間の電界が第１の電極の角に集中することを抑制でき、電極間の耐圧を向上できる。

また、一実施形態の半導体装置では、上記第１の電極の上記第１の角を形成している第１の角部と上記第３の角を形成している第３の角部とを覆っていると共に上記半導体層よりも誘電率が高い高誘電体膜を備える。

この実施形態の半導体装置によれば、高誘電体膜が第１の角部と第３の角部とを覆っているので、第１の電極の第１,第３の角部での電界集中をさらに緩和でき、さらなる耐圧向上を図れる。

また、一実施形態の半導体装置では、上記第１の電極の上記第１の角を形成している第１の角部と上記第２の角を形成している第２の角部と上記第３の角を形成している第３の角部とを覆っていると共に上記半導体層よりも誘電率が高い高誘電体膜を備える。

この実施形態の半導体装置によれば、高誘電体膜が第１,第３と第２の角部を覆っているので、第１の電極の第１〜第３の角部での電界集中をさらに緩和でき、さらなる耐圧向上を図れる。

また、一実施形態の半導体装置では、上記第１の電極はゲート電極であり、上記第２の電極がソース電極またはドレイン電極である電界効果トランジスタである。

この実施形態によれば、ゲート電極とソース電極またはドレイン電極との間の電極間の耐圧を向上できる電界効果トランジスタとなる。

また、一実施形態の半導体装置では、ＧａＮヘテロ接合電界効果トランジスタである
この実施形態によれば、ゲート電極とソース電極またはドレイン電極との間の電極間の耐圧を向上できるＧａＮヘテロ接合電界効果トランジスタとなる。

この発明の半導体装置によれば、第１の電極(非オーミック電極)は第２の電極(オーミック電極)側の角の内角が９０°を超えている。これにより、第１の電極と第２の電極との間の電界が第１の電極の角に集中することを抑制できるので、電極間の耐圧を向上できる。

以下、この発明を図示の実施の形態により詳細に説明する。

(第１の実施の形態)
図１は、この発明の半導体装置の第１実施形態としてのショットキーゲート電界効果トランジスタの電極付近の部分的な断面図である。

この第１実施形態は、半導体層１００とこの半導体層１００の表面１００Ａ上に形成されたショットキー電極である第１の電極としてのゲート電極１と、半導体層１００の表面１００Ａ上に形成されたオーミック電極である第２の電極としてのドレイン電極２を備える。ゲート電極１とドレイン電極２とは、半導体層１００の表面１００Ａ上で所定の間隔を隔てている。また、ドレイン電極２の反対側の半導体層１００の表面１００Ａ上には、ゲート電極１に対して所定の間隔を隔ててソース電極(図示せず)が形成されている。

上記第１の電極から第２の電極までの間隔は５〜１０μｍがより望ましい。

上記ゲート電極１は、例えば、ＷＮ(窒化タングステン)／Ａｕを積層して作製される金属電極であってもよく、Ｐｔを主原料とする金属電極の一例としてのＴｉ／Ｐｔ／Ａｕ膜としてもよく、Ｔｉ／Ａｕ膜であってもよい。また、ドレイン電極２,ソース電極は、一例として、Ｔｉ／Ａｌ／Ａｕを積層して作製される金属電極としてもよい。また、半導体層１００は、例えば、ＧａＡｓ層、ＡｌＧａＡｓ層、ＧａＮ層、ＡｌＧａＮ層、ＳｉＣ層などのIII−Ｖ族半導体層で作製される。

図１に示すように、ゲート電極１に対向すると共に半導体層１００と接するドレイン電極２の直線状のエッジ２Ｃが延在している方向を第１の方向としてのＸ軸方向(紙面に垂直な方向)とする。また、半導体層１００の層厚さの方向であって、かつＸ軸方向と直交する方向を第２の方向としてのＺ軸方向とする。また、Ｘ軸方向とＺ軸方向に対して直交する方向を第３の方向としてのＹ軸方向とする。

そして、図１は、Ｙ軸方向とＺ軸方向とに延在するＹ−Ｚ平面による断面図である。

上記第１の電極としてのゲート電極１のＹ−Ｚ平面による断面の多角形Ｓ１は、ドレイン電極２側の第１の角３と第２の角５と第３の角６を有する。

第１の角３は、内角の２等分線の外向きの延長線Ｌ１が半導体層１００内に達し、延長線Ｌ１は半導体層１００の表面１００Ａへ垂直に投影した線像がゲート電極１とドレイン電極２の間で延在する。この第１の角３の内角θ１は、９０°を超えており、鈍角である。一例として、内角θ１は、１２０°〜１５０°であり、より具体的には、例えば、１３５°である。

また、ゲート電極１の断面Ｓ１の第２の角５は、内角の２等分線の外向きの延長線Ｌ２がドレイン電極２および半導体層１００と交差しない。延長線Ｌ２は、半導体層１００の表面１００Ａへ垂直に投影した線像がゲート電極１とドレイン電極２との間で延在している。この第２の角５は内角θ２が鋭角であり、例えば、４５°である。図１に示すように、第２の角５は、第１の角３よりも半導体層１００から離れている。

また、ゲート電極１の断面の多角形Ｓ１の第３の角６は、第１の角３と第２の角５とに隣り合っている。この第３の角６は、内角θ３の２等分線の外向きの延長線Ｌ３が半導体層１００と交差する。この延長線Ｌ３を半導体層１００の表面１００Ａへ垂直に投影した線像は、ゲート電極１とドレイン電極２との間で延在する。この第３の角６は、内角θ３が９０°を超えており、鈍角である。一例として、内角θ３は、１２０°〜１５０°であり、より具体的には、例えば、１３５°である。

一方、上記第２の電極としてのドレイン電極２は、Ｙ−Ｚ平面による断面形状が長方形になっている。なお、このドレイン電極２の断面形状は、長方形以外に正方形や他の多角形であってもよい。また、この第１実施形態では、ドレイン電極２の上記断面形状は、上記Ｘ軸方向(紙面に垂直な方向)に略同じ形状で連続している。

図１に示すように、ゲート電極１の断面の多角形Ｓ１は、第３の角６から第２の角５に向かって延在すると共に半導体層１００の表面１００Ａに対して略垂直である垂直辺７を有する。また、ゲート電極１の断面の多角形Ｓ１は、第１の角３から第３の角６に延在する斜辺１１を有する。また、断面の多角形Ｓ１は、この斜辺１１の反対側の斜辺１２を有する。

なお、この第１実施形態では、ゲート電極１の断面の多角形Ｓ１の形状は、上記Ｘ軸方向(紙面に垂直な方向)に略同じ形状で連続している。したがって、上記第１の角３,第２の角５,第３の角６は、それぞれ、ゲート電極１のドレイン電極２側の第１,第２,第３の角部を構成する。また、断面の多角形Ｓ１の垂直辺７はゲート電極１のドレイン電極２側の垂直面を構成し、斜辺１１はゲート電極１のドレイン電極２側の斜面を構成する。

この第１実施形態によれば、ショットキー電極であるゲート電極１はオーミック電極であるドレイン電極２側の第１の角３の内角θ１が９０°を超えている。これにより、ゲート電極１とドレイン電極２との間の電界がゲート電極１の第１の角３に集中することを抑制できるので、電極間の耐圧を向上できる。

また、この第１実施形態によれば、ゲート電極１の断面の多角形Ｓ１の第２の角５は、内角θ２が鋭角であるが、内角θ２の２等分線の外向きの延長線Ｌ２がドレイン電極２および半導体層１００と交差しないので、この第２の角５には、ゲート電極１とドレイン電極２との間の電界が集中し難い。これにより、ゲート電極１は、ドレイン電極２側に内角θ２が鋭角である第２の角５を有していても、第２の角５への電界集中を抑制でき、電極間の耐圧低下を回避して、耐圧性能の向上を図れる。

また、この第１実施形態によれば、ゲート電極１の断面の多角形Ｓ１は、第１の角３と第２の角５に隣接していて、第１の角３と同様に、内角θ３が鈍角で内角θ３の２等分線の延長線Ｌ３が半導体層１００に達する第３の角６を有する。この第３の角６と第１の角３とによる２つの鈍角の角部の存在により、ゲート電極１のドレイン電極２側の部分での電界集中をより緩和して、電極間の耐圧をさらに向上できる。

また、ゲート電極１の第３の角６から第２の角５に向かって延在する垂直辺７は、半導体層１００の表面１００Ａに対して略垂直であるので、ゲート電極１とドレイン電極２との間の電界がゲート電極１の角３,５,６に集中することをより抑制でき、電極間の耐圧をより向上できる。

なお、この第１実施形態では、ゲート電極１の断面の多角形Ｓ１は、ソース電極(図示せず)側で２つの角８,１０を有しこの２つの角８,１０の内角を略直角としたが、ゲート電極１の断面の多角形Ｓ１のソース電極(図示せず)側の形状をドレイン電極２側の形状と同様の形状としてもよい。また、この第１実施形態は、例えば、ＧａＮ系半導体を用いたＦＥＴ(電界効果トランジスタ)、ＧａＡｓ系半導体を用いたＦＥＴでもよく、その他の半導体を用いたＦＥＴでもよい。この第１実施形態は、特にゲート耐圧が求められるＧａＮヘテロ接合電界効果トランジスタとした場合に特に有効である。

(耐圧シミュレーション１)
ここで、第１実施形態のゲート電極１とドレイン電極２に相当する構造でのゲート電極１とドレイン電極２との間の耐圧シミュレーションを行った。図３２に、ゲート電極１とドレイン電極２との間に４００(Ｖ)を印加した場合の電位分布のシミュレーションの結果を示す。

なお、この耐圧シミュレーションは電圧を徐々に上げていった結果、ブレイクダウンが発生する直前での電界分布を示す。以降のシミュレーションは同様の方法で実施したものを示している。

また、図３４に、第１実施形態のゲート電極１の第１の角３の内角θ１と第３の角６の内角θ３との和(θ１＋θ３)を２７０°とした場合において、内角θ１,θ３を１３５°から増減させた場合の電極１,２間の耐圧(Ｖ)の変化を示す。図３４に示すように、内角θ１と内角θ３とが略等しいときに、電極間の耐圧が略最大値を示しており、内角θ１と内角θ３との差が大きくなる程、耐圧が低下している。

また、図３５に示すように、ゲート電極１に替えて、断面形状において半導体層に接する角の内角θ１０１が９０°であると共に、この９０°の角に隣接する角の内角θ１０２が９０°以上のゲート電極(ショットキー電極)３３１を備える比較例の耐圧シミュレーションを行った。図３５は、この比較例のゲート電極３３１とドレイン電極２との間に２００(Ｖ)を印加した場合の電位分布のシミュレーションの結果を示す。

図３２に示すような第１の実施形態のゲート電極１の構造であっても、第１の角３の内角θ１が９０°を超えているので、図３５に示すような半導体層と接する角の内角θ１０１が９０°以内のゲート電極３３１を有した比較例の構造に比べて、電極１の角３への電界集中を抑制できるので、電極間の耐圧が向上できる。

(第２の実施の形態)
次に、図２に、この発明の半導体装置の第２実施形態としてのショットキーゲート電界効果トランジスタの電極付近の部分的な断面図を示す。

この第２実施形態は、ゲート電極１に替えてゲート電極２１を備えた点だけが前述の第１実施形態と異なる。よって、この第２実施形態では、第１実施形態と同じ部分には同じ符号を付して説明を省略する。

図２に示すように、この第２実施形態のゲート電極２１は、Ｙ-Ｚ平面による断面の多角形Ｓ２を有する。このゲート電極２１の断面の多角形Ｓ２は、ドレイン電極２側の第１の角２２と第２の角２３を有する。また、この断面の多角形Ｓ２は、ドレイン電極２とは反対側の内角が略直角の角２７,２８を有する。

上記第１の角２２は、内角の２等分線の外向きの延長線Ｌ２１が半導体層１００内に達し、延長線Ｌ２１は半導体層１００の表面１００Ａへ垂直に投影した線像がゲート電極２１とドレイン電極２の間で延在する。この第１の角２２の内角θ２１は、９０°を超えており、鈍角である。一例として、内角θ２１は、１２０°〜１５０°であり、より具体的には、例えば、１３５°である。

また、ゲート電極２１の断面の多角形Ｓ２の第２の角２３は、内角の２等分線の外向きの延長線Ｌ２２がドレイン電極２および半導体層１００と交差しない。この延長線Ｌ２２は、半導体層１００の表面１００Ａへ垂直に投影した線像がゲート電極２１とドレイン電極２との間で延在している。この第２の角２３は内角θ２２が鋭角であり、例えば、４５°である。図２に示すように、第２の角２３は、第１の角２２に隣り合っていると共に半導体層１００から離れている。

図２に示すように、ゲート電極２１の断面の多角形Ｓ２は、第１の角２２から第２の角２３に延在する斜辺２５を有する。なお、この第２実施形態では、ゲート電極２１の断面の多角形Ｓ２の形状は、上記Ｘ軸方向(紙面に垂直な方向)に略同じ形状で連続している。したがって、上記第１の角２２,第２の角２３は、それぞれ、ゲート電極２１のドレイン電極２側の第１,第２の角部を構成する。また、断面の多角形Ｓ２の斜辺２５は、ゲート電極２１のドレイン電極２側の斜面を構成する。

この第２実施形態によれば、ショットキー電極であるゲート電極２１はオーミック電極であるドレイン電極２側の第１の角２２の内角θ２１が９０°を超えている。これにより、ゲート電極２１とドレイン電極２との間の電界がゲート電極２１の第１の角２３に集中することを抑制できるので、電極間の耐圧を向上できる。

また、この第２実施形態によれば、ゲート電極２１の断面の多角形Ｓ２の第２の角２３は、内角θ２２が鋭角であるが、内角θ２２の２等分線の外向きの延長線Ｌ２２がドレイン電極２および半導体層１００と交差しないので、この第２の角２３には、ゲート電極２１とドレイン電極２との間の電界が集中し難い。よって、ゲート電極２１は、ドレイン電極２側に内角θ２２が鋭角である第２の角２３を有していても、第２の角２３への電界集中を抑制でき、電極間の耐圧低下を回避して、耐圧性能の向上を図れる。

なお、この第２実施形態では、ゲート電極２１の断面の多角形Ｓ２は、ソース電極(図示せず)側で２つの角２７,２８を有し、この２つの角２７,２８の内角を略直角としたが、ゲート電極２１の断面の多角形Ｓ２のソース電極(図示せず)側の形状をドレイン電極２側の形状と同様としてもよい。

(耐圧シミュレーション２)
ここで、第２実施形態のゲート電極２１とドレイン電極２に相当する構造でゲート電極２１とドレイン電極２との間の耐圧シミュレーションを行った。図３１に、ゲート電極２１とドレイン電極２との間に２８０(Ｖ)を印加した場合の電位分布のシミュレーションの結果の一例を示す。

一方、図２９に示すように、ゲート電極１に替えて断面形状が長方形のゲート電極(ショットキー電極)３１１を備える比較例の耐圧シミュレーションを行った。図２９は、この比較例のゲート電極３１１とドレイン電極２との間に１５０(Ｖ)を印加した場合の電位分布のシミュレーションの結果を示す。

図３１,図２に示すような第２の実施形態のゲート電極２１の構造であっても、第１の角２２の内角θ２１が９０°を超えているので、第２の角２３の内角θ２２の内角が鋭角を有していても、図２９に示すような断面形状が長方形のゲート電極３１１の構造に比べ、電極２１の角２２への電界集中を抑制できるので、電極間の耐圧を向上できる。

(第３の実施の形態)
次に、図３に、この発明の半導体装置の第３実施形態としてのショットキーゲート電界効果トランジスタの電極付近の部分的な断面図を示す。

この第３実施形態は、ゲート電極１に替えてゲート電極３１を備えた点だけが前述の第１実施形態と異なる。よって、この第３実施形態では、第１実施形態と同じ部分には同じ符号を付して説明を省略する。

図３に示すように、この第３実施形態のゲート電極３１は、Ｙ-Ｚ平面による断面の多角形Ｓ３を有する。このゲート電極３１の断面の多角形Ｓ３は、ドレイン電極２側の第１の角３２Ａ,３２Ｂ,３２Ｃと第２の角３３を有する。また、この断面の多角形Ｓ３は、ドレイン電極２とは反対側の内角が略直角の角３４,３５を有する。

上記第１の角３２Ａは内角の２等分線の外向きの延長線Ｌ３１Ａが半導体層１００内へ達し、第１の角３２Ｂ,３２Ｃは、それぞれ、内角の２等分線の外向きの延長線Ｌ３１Ｂ,Ｌ３１Ｃが半導体層１００と交差する。この延長線Ｌ３１Ａ,Ｌ３１Ｂ,Ｌ３１Ｃは、半導体層１００の表面１００Ａへ垂直に投影した線像がゲート電極３１とドレイン電極２の間で延在する。この第１の角３２Ａ,３２Ｂ,３２Ｃの内角θ３１Ａ,θ３１Ｂ,θ３１Ｃは、９０°を超えており、鈍角である。

一例として、内角θ３１Ａ,内角θ３１Ｃは、１２０°〜１５０°であり、より具体的には、例えば、１３５°である。また、一例として、内角θ３１Ｂは、２１０°〜２４０°であり、より具体的には、例えば、２２５°である。

また、ゲート電極３１の断面の多角形Ｓ３の第２の角３３は、内角θ３２の２等分線の外向きの延長線Ｌ３２がドレイン電極２および半導体層１００と交差しない。この延長線Ｌ３２は、半導体層１００の表面１００Ａへ垂直に投影した線像がゲート電極３１とドレイン電極２との間で延在している。この第２の角３３は内角θ３２が鋭角であり、例えば、４５°である。図３に示すように、第２の角３３は、第１の角３２Ｃに隣り合っていると共に第１の角３２Ｃよりも半導体層１００から離れている。

図３に示すように、ゲート電極３１の断面の多角形Ｓ３は、第１の角３２Ｃから第２の角３３に延在する斜辺３６を有する。また、断面の多角形Ｓ３は、第１の角３２Ａから第１の角３２Ｂに延在する斜辺３７を有する。

なお、この第３実施形態では、ゲート電極３１の断面の多角形Ｓ３の形状は、上記Ｘ軸方向(紙面に垂直な方向)に略同じ形状で連続している。したがって、上記第１の角３２Ａ〜３２Ｃ,第２の角３３は、それぞれ、ゲート電極３１のドレイン電極２側の角部を構成する。また、断面の多角形Ｓ３の斜辺３６,３７は、ゲート電極３１のドレイン電極２側の斜面を構成する。

この第３実施形態によれば、ショットキー電極であるゲート電極３１はオーミック電極であるドレイン電極２側の第１の角３２Ａ〜３２Ｃの内角θ３１Ａ〜３１Ｃが９０°を超えている。これにより、ゲート電極３１とドレイン電極２との間の電界がゲート電極３１の第１の角３２Ａ〜３２Ｃに集中することを抑制できるので、電極間の耐圧を向上できる。

また、この第３実施形態によれば、ゲート電極３１の断面の多角形Ｓ３の第２の角３３は、内角θ３２が鋭角であるが、内角θ３２の２等分線の外向きの延長線Ｌ３２がドレイン電極２および半導体層１００と交差しないので、この第２の角３３には、ゲート電極３１とドレイン電極２との間の電界が集中し難い。よって、ゲート電極３１は、ドレイン電極２側に内角θ３２が鋭角である第２の角３３を有していても、第２の角３３への電界集中を抑制でき、電極間の耐圧低下を回避して、耐圧性能の向上を図れる。

なお、この第３実施形態では、ゲート電極３１の断面の多角形Ｓ３は、ソース電極(図示せず)側で２つの角３４,３５を有し、この２つの角３４,３５の内角を略直角としたが、ゲート電極３１の断面の多角形Ｓ３のソース電極(図示せず)側の形状を、ドレイン電極２側と同様の形状としてもよい。

(耐圧シミュレーション３)
ここで、第３実施形態のゲート電極３１とドレイン電極２に相当する構造でのゲート電極３１とドレイン電極２との間の耐圧シミュレーションを行った。図３３に、ゲート電極３１とドレイン電極２との間に３５０(Ｖ)を印加した場合の電位分布のシミュレーションの結果の一例を示す。

一方、図３０に示すように、ゲート電極１に替えて断面形状において各角の内角が９０°又は２７０°のゲート電極(ショットキー電極)３２１を備える比較例の耐圧シミュレーションを行った。図３０は、この比較例のゲート電極３２１とドレイン電極２との間に３００(Ｖ)を印加した場合の電位分布のシミュレーションの結果を示す。

図３３,図３に示すような第３の実施形態のゲート電極３１の構造であっても、第１の角３２Ａ〜３２Ｃの内角θ３１Ａ〜３１Ｃが９０°を超えているので、第２の角３３の内角θ３２が鋭角を有していても、図３０に示すような断面形状において各角の内角が９０°又は２７０°のゲート電極３２１の構造に比べ、電極３１の角への電界集中を抑制できるので、電極間の耐圧を向上できる。

(第４の実施の形態)
次に、図４に、この発明の半導体装置の第４実施形態としてのショットキーゲート電界効果トランジスタの電極付近の部分的な断面を示す。

この第４実施形態は、ゲート電極１に替えてゲート電極４１を備えた点だけが前述の第１実施形態と異なる。よって、この第４実施形態では、第１実施形態と同じ部分には同じ符号を付して説明を省略する。

上記第１の電極としてのゲート電極４１のＹ−Ｚ平面による断面の多角形Ｓ４は、ドレイン電極側の第１の角４２Ａと第１の角４２Ｂと第２の角４３を有する。

第１の角４２Ａは、内角の２等分線の外向きの延長線Ｌ４１Ａが半導体層１００内に達し、延長線Ｌ４１Ａは半導体層１００の表面１００Ａへ垂直に投影した線像がゲート電極４１とドレイン電極２の間で延在する。この第１の角４２Ａの内角θ４１Ａは、９０°を超えており、鈍角である。一例として、内角θ４１Ａは、１２０°〜１５０°であり、より具体的には、例えば、１３５°である。

また、第１の角４２Ｂは、内角の２等分線の外向きの延長線Ｌ４１Ｂがドレイン電極２と交差し、延長線Ｌ４１Ｂは半導体層１００の表面１００Ａへ垂直に投影した線像がゲート電極４１とドレイン電極２の間で延在する。この第１の角４２Ｂの内角θ４１Ｂは、９０°を超えており、鈍角である。一例として、内角θ４１Ｂは、１２０°〜１５０°であり、より具体的には、例えば、１４５°である。

また、ゲート電極４１の断面の多角形Ｓ４の第２の角４３は、内角の２等分線の外向きの延長線Ｌ４２がドレイン電極２および半導体層１００と交差しない。延長線Ｌ４２は、半導体層１００の表面１００Ａへ垂直に投影した線像がゲート電極４１とドレイン電極２との間で延在している。この第２の角４３は内角θ４２が鈍角であり、例えば、１１５°である。図１に示すように、第２の角４３は、第１の角４２Ｂよりも半導体層１００から離れている。

図４に示すように、ゲート電極４１の断面の多角形Ｓ４は、第１の角４２Ａから第１の角４２Ｂに延在する斜辺４７と、第１の角４２Ｂから第２の角４３に延在する斜辺４６を有する。

この第４実施形態では、ゲート電極４１の断面の多角形Ｓ４の形状は、第１の方向としてのＸ軸方向(紙面に垂直な方向)に略同じ形状で連続している。したがって、第１の角４２Ａ,４２Ｂ、第２の角４３は、それぞれ、ゲート電極４１のドレイン電極２側の角部を構成する。また、断面の多角形Ｓ４の斜辺４７はゲート電極４１のドレイン電極２側の斜面を構成し、斜辺４６はゲート電極４１のドレイン電極２側の斜面を構成する。

この第４実施形態によれば、ショットキー電極であるゲート電極４１はオーミック電極であるドレイン電極２側の第１の角４２Ａ,４２Ｂの内角θ４１Ａ,θ４１Ｂが９０°を超えている。これにより、ゲート電極４１とドレイン電極２との間の電界がゲート電極４１の第１の角４２Ａ,４２Ｂに集中することを抑制できるので、電極間の耐圧を向上できる。

また、この第４実施形態によれば、ゲート電極４１の断面の多角形Ｓ４の第２の角４３は、内角θ４２が鈍角である上に、内角θ４２の２等分線の外向きの延長線Ｌ４２がドレイン電極２および半導体層１００と交差しないので、この第２の角４３には、ゲート電極４１とドレイン電極２との間の電界が集中し難い。これにより、ゲート電極４１は、ドレイン電極２側の第２の角４３への電界集中を抑制でき、電極間の耐圧低下を回避して、耐圧性能の向上を図れる。

なお、この第４実施形態では、ゲート電極４１の断面の多角形Ｓ４は、ソース電極(図示せず)側で２つの角４４,４５を有し、この２つの角４４,４５の内角を略直角としたが、ゲート電極４１の断面の多角形Ｓ４のソース電極(図示せず)側の形状を、ドレイン電極２側と同様の形状としてもよい。

(第５の実施の形態)
次に、図５に、この発明の半導体装置の第５実施形態としてのショットキーゲート電界効果トランジスタの電極付近の部分的な断面を示す。

この第５実施形態は、ゲート電極１とドレイン電極２との間の半導体層１００の表面１００Ａ上に半導体層１００よりも誘電率が高い材料で作製された高誘電体膜５１を形成した点だけが、前述の第１実施形態と異なる。したがって、この第５実施形態では、前述の第１実施形態と同じ構成の箇所には同じ符号を付して、第１実施形態と異なる点を主に説明する。

図５に示すように、高誘電体膜５１は、半導体層１００の表面１００Ａ上に形成されており、ゲート電極１とドレイン電極２との間でＸ軸方向に延在している。この高誘電体膜５１は、ゲート電極１の断面の多角形Ｓ１のドレイン電極２側の第１の角３を含む角部と第３の角６を含む角部と斜辺１１を含む斜面を覆っている。また、高誘電体膜５１は、第１の角３を含む角部と第３の角６を含む角部と斜辺１１を含む斜面に接している。

また、高誘電体膜５１は、ゲート電極１の垂直辺７を含む垂直面の略下半分に接して上記垂直面の略下半分を覆っている。この高誘電体膜５１は、ゲート電極１とドレイン電極２との間の半導体層１００の表面１００Ａに接して表面１００Ａを覆っている。また、この高誘電体膜５１は、ドレイン電極２のゲート電極２側の端面２Ａに接して端面２Ａを覆っている。

この第５実施形態では、高誘電体膜５１がゲート電極１を第１の角３の角部から第３の角６の角部に亘って覆っているので、ゲート電極１のドレイン電極２側の角３,６での電界集中を第１実施形態に比べて緩和でき、電極間の耐圧をより向上できる。

なお、この第５実施形態では、高誘電体膜５１がドレイン電極２の端面２Ａに接するまで延在しているが、高誘電体膜５１はドレイン電極２との間に隙間を有していても良い。また、高誘電体膜５１は、一例として、Ｈｆ、Ｔｉ、Ｎｂ、Ｔａ、Ｚｒ、Ｌａ、Ｙ、Ｂａ、Ｓｒ、Ｍｇのうちから選択される元素を含む金属オキサイド膜、ＳｉＮＸ等で作製される。

(第６の実施の形態)
次に、図６に、この発明の半導体装置の第６実施形態としてのショットキーゲート電界効果トランジスタの電極付近の部分的な断面を示す。

この第６実施形態は、ゲート電極２１とドレイン電極２との間の半導体層１００の表面１００Ａ上に半導体層１００よりも誘電率が高い材料で作製された高誘電体膜６１を形成した点だけが、前述の第２実施形態と異なる。したがって、この第６実施形態では、前述の第２実施形態と同じ構成の箇所には同じ符号を付して、第２実施形態と異なる点を主に説明する。

図６に示すように、高誘電体膜６１は、半導体層１００の表面１００Ａ上に形成されており、ゲート電極２１とドレイン電極２との間でＸ軸方向に延在している。この高誘電体膜６１は、ゲート電極２１の断面の多角形Ｓ２のドレイン電極２側の第１の角２２を含む角部と第２の角２３を含む角部と斜辺２５を含む斜面を覆っている。また、高誘電体膜６１は、第１の角２２を含む角部と第２の角２３を含む角部と斜辺２５を含む斜面に接している。

また、この高誘電体膜６１は、ゲート電極２１とドレイン電極２との間の半導体層１００の表面１００Ａを覆っている。また、この高誘電体膜６１は、ドレイン電極２のゲート電極２１側の端面２Ａに接して端面２Ａを覆っている。

この第６実施形態では、高誘電体膜６１がゲート電極２１を第１の角２２の角部から第２の角２３の角部に亘って覆っているので、ゲート電極２１のドレイン電極２側の角２２,２３での電界集中を第２実施形態に比べて緩和でき、電極間の耐圧をより向上できる。

なお、この第６実施形態では、高誘電体膜６１がドレイン電極２の端面２Ａに接するまで延在しているが、高誘電体膜６１はドレイン電極２との間に隙間を有していても良い。また、高誘電体膜６１は、第１の角２２の角部と第２の角２３の角部のうちの第１の角の角部だけを覆っていても良い。

(第７の実施の形態)
次に、図７に、この発明の半導体装置の第７実施形態としてのショットキーゲート電界効果トランジスタの電極付近の部分的な断面を示す。

この第７実施形態は、ゲート電極３１とドレイン電極２との間の半導体層１００の表面１００Ａ上に半導体層１００よりも誘電率が高い材料で作製された高誘電体膜７１を形成した点だけが、前述の第３実施形態と異なる。したがって、この第７実施形態では、前述の第３実施形態と同じ構成の箇所には同じ符号を付して、第３実施形態と異なる点を主に説明する。

図７に示すように、高誘電体膜７１は、半導体層１００の表面１００Ａ上に形成されており、ゲート電極３１とドレイン電極２との間でＸ軸方向に延在している。この高誘電体膜７１は、ゲート電極３１の断面の多角形Ｓ３のドレイン電極２側の第１の角３２Ａ,３２Ｂ,３２Ｃを含む角部と斜辺３７を含む斜面および斜辺３６を含む斜面の一部を覆っている。

また、この高誘電体膜７１は、ゲート電極３１とドレイン電極２との間の半導体層１００の表面１００Ａを覆っている。また、この高誘電体膜７１は、ドレイン電極２のゲート電極３１側の端面２Ａに接して端面２Ａを覆っている。

この第７実施形態では、高誘電体膜７１がゲート電極３１を第１の角３２Ａの角部から斜辺３７の斜面,第１の角３２Ｂの角部,第１の角３２Ｃの角部に亘って覆っているので、ゲート電極３１のドレイン電極２側の角３２Ａ,３２Ｂ,３２Ｃでの電界集中を第３実施形態に比べて緩和でき、電極間の耐圧をより向上できる。

なお、この第７実施形態では、高誘電体膜７１がドレイン電極２の端面２Ａに接するまで延在しているが、高誘電体膜７１はドレイン電極２との間に隙間を有していても良い。また、高誘電体膜７１は、第１の角３２Ａ〜３２Ｃの角部だけでなく、第２の角３３の角部も覆っていてもよい。

(第８の実施の形態)
次に、図８に、この発明の半導体装置の第８実施形態としてのショットキーゲート電界効果トランジスタの電極付近の部分的な断面を示す。

この第８実施形態は、ゲート電極４１とドレイン電極２との間の半導体層１００の表面１００Ａ上に半導体層１００よりも誘電率が高い材料で作製された高誘電体膜８１を形成した点だけが、前述の第４実施形態と異なる。したがって、この第８実施形態では、前述の第４実施形態と同じ構成の箇所には同じ符号を付して、第４実施形態と異なる点を主に説明する。

図８に示すように、高誘電体膜８１は、半導体層１００の表面１００Ａ上に形成されており、ゲート電極４１とドレイン電極２との間でＸ軸方向に延在している。この高誘電体膜８１は、ゲート電極４１の断面の多角形Ｓ４のドレイン電極２側の第１の角４２Ａ,４２Ｂを含む角部と斜辺４７を含む斜面および斜辺４６を含む斜面の一部を覆っている。

また、この高誘電体膜８１は、ゲート電極４１とドレイン電極２との間の半導体層１００の表面１００Ａを覆っている。また、この高誘電体膜８１は、ドレイン電極２のゲート電極４１側の端面２Ａに接して端面２Ａを覆っている。

この第８実施形態では、高誘電体膜８１がゲート電極４１を第１の角４２Ａの角部から斜辺４７の斜面,第１の角４２Ｂの角部,斜辺４６の斜面の一部に亘って覆っている。これにより、ゲート電極４１のドレイン電極２側の角４２Ａ,４２Ｂでの電界集中を第４実施形態に比べて緩和でき、電極間の耐圧をより向上できる。

なお、この第８実施形態では、高誘電体膜８１がドレイン電極２の端面２Ａに接するまで延在しているが、高誘電体膜８１はドレイン電極２との間に隙間を有していても良い。また、高誘電体膜８１は、第１の角４２Ａ,４２Ｂの角部だけでなく、第２の角４３の角部も覆っていてもよい。

(第９の実施の形態)
次に、図９に、この発明の半導体装置の第９実施形態としてのショットキーゲート電界効果トランジスタの電極付近の部分的な断面を示す。

この第９実施形態は、第５実施形態に比べ、図５の高誘電体膜５１に替えて、半導体層１００よりも誘電率が高い材料で作製された３つの高誘電体膜９１〜９３を備えた点だけが、前述の第５実施形態と異なる。よって、この第９実施形態では、前述の第５実施形態と同じ構成の箇所には同じ符号を付して、第５実施形態と異なる点を主に説明する。

図９に示すように、高誘電体膜９１は、半導体層１００の表面１００Ａ上に形成されており、ゲート電極１とドレイン電極２との間でＸ軸方向に延在している。この高誘電体膜９１は、ゲート電極１の断面の多角形Ｓ１のドレイン電極２側の第１の角３を含む角部から斜辺１１を含む斜面を覆っておりこの斜面に接している。さらに、この高誘電体膜９１は、第３の角６を含む角部と垂直辺７を含む垂直面の略下半分に接して上記垂直面の略下半分まで覆っている。この高誘電体膜９１は、ゲート電極１とドレイン電極２との間の半導体層１００の表面１００Ａに接して表面１００Ａを覆っている。また、この高誘電体膜９１は、ドレイン電極２のゲート電極２側の端面２Ａに接して端面２Ａを覆っている。

また、高誘電体膜９２は、高誘電体膜９１上に形成されており、ゲート電極１の垂直辺７を含む垂直面の略上半分を覆っている。この高誘電体膜９２は、高誘電体膜９１よりもＹ軸方向に短く、ドレイン電極２に達していない。

また、高誘電体膜９３は、高誘電体膜９２上および斜辺１２上に形成され、第２の角５を含む角部の頂点を覆っている。この第２の角５を含む角部の頂点は、斜辺１２を含む斜面と垂直辺７を含む垂直面とで挟まれている。

したがって、３つの高誘電体膜９１〜９３によって、第１,第２,第３の角３,５,６を確実に覆うことができる。

この第９実施形態によれば、３つの高誘電体膜９１〜９３によって、第１の角３を含む角部と第３の角６を含む角部だけでなく第２の角５を含む角部を覆っているので、ゲート電極１のドレイン電極２側の角部での電界集中をさらに抑制でき、電極間の耐圧をより向上できる。

なお、この第９実施形態では、高誘電体膜９１がドレイン電極２の端面２Ａに接するまで延在しているが、高誘電体膜９１はドレイン電極２との間に隙間を有していてもよい。

(第１０の実施の形態)
次に、図１０に、この発明の半導体装置の第１０実施形態としてのショットキーゲート電界効果トランジスタの電極付近の部分的な断面を示す。

この第１０実施形態は、第６実施形態に比べて、図６の高誘電体膜６１に替えて、半導体層１００よりも誘電率が高い材料で作製された３つの高誘電体膜１０１〜１０３を備えた点だけが、前述の第６実施形態と異なる。よって、この第１０実施形態では、前述の第６実施形態と同じ構成の箇所には同じ符号を付して、第６実施形態と異なる点を主に説明する。

図１０に示すように、高誘電体膜１０１は、半導体層１００の表面１００Ａ上に形成されており、ゲート電極２１とドレイン電極２との間でＸ軸方向に延在している。この高誘電体膜１０１は、ゲート電極２１の断面の多角形Ｓ２のドレイン電極２側の第１の角２２を含む角部,斜辺２５を含む斜面,および第２の角２３を含む角部を覆っている。この高誘電体膜１０１は、ゲート電極２１とドレイン電極２との間でＹ軸方向に延在していて半導体層１００の表面１００Ａに接して表面１００Ａを覆っている。また、この高誘電体膜１０１は、ドレイン電極２のゲート電極２１側の端面２Ａに接して端面２Ａを覆っている。

また、高誘電体膜１０２は、高誘電体膜１０１上に形成されており、ゲート電極２１側の端は高誘電体膜１０１の端と揃っているが、Ｙ軸方向の寸法が高誘電体膜１０１よりも短い。また、高誘電体膜１０３は、高誘電体膜１０２上に形成されており、ゲート電極２１側の端は高誘電体膜１０２の端と揃っているが、Ｙ軸方向の寸法が高誘電体膜１０２よりも短くなっている。

この第１０実施形態によれば、３つの高誘電体膜１０１〜１０３によって、ゲート電極２１の第１の角２２を含む角部を覆うだけでなく、第２の角２３を含む角部を厚く覆うことができるので、ゲート電極２１のドレイン電極２側の角部での電界集中をさらに抑制でき、電極間の耐圧をより向上できる。

なお、この第１０実施形態では、高誘電体膜１０１がドレイン電極２の端面２Ａに接するまで延在しているが、高誘電体膜１０１はドレイン電極２との間に隙間を有していてもよい。

(第１１の実施の形態)
次に、図１１に、この発明の半導体装置の第１１実施形態としてのショットキーゲート電界効果トランジスタの電極付近の部分的な断面を示す。

この第１１実施形態は、第７実施形態に比べて、図７の高誘電体膜７１に替えて、半導体層１００よりも誘電率が高い材料で作製された３つの高誘電体膜１１１〜１１３を備えた点だけが、前述の第７実施形態と異なる。よって、この第１１実施形態では、前述の第７実施形態と同じ構成の箇所には同じ符号を付して、第７実施形態と異なる点を主に説明する。

図１１に示すように、高誘電体膜１１１は、半導体層１００の表面１００Ａ上に形成されており、ゲート電極３１とドレイン電極２との間でＸ軸方向に延在している。この高誘電体膜１１１は、ゲート電極３１の断面の多角形Ｓ３のドレイン電極２側の第１の角３２Ａ〜３２Ｃを含む角部,斜辺３７を含む斜面と斜辺３６を含む斜面の略下半分を覆っている。この高誘電体膜１１１は、ゲート電極３１とドレイン電極２との間でＹ軸方向に延在していて半導体層１００の表面１００Ａに接して表面１００Ａを覆っている。また、この高誘電体膜１１１は、ドレイン電極２のゲート電極３１側の端面２Ａに接して端面２Ａを覆っている。

また、高誘電体膜１１２は、高誘電体膜１１１上に形成されており、斜辺３６を含む斜面の上部,第２の角３３を含む角部,および上辺３９を含む上面,この上面に連なる斜面３８を覆っている。この高誘電体膜１１２は、ゲート電極３１側の端のＹ軸座標は高誘電体膜１１１と略揃っているが、Ｙ軸方向の寸法が高誘電体膜１１１よりも短い。

また、高誘電体膜１１３は、高誘電体膜１１２上に形成されており、ゲート電極３１側の端のＹ軸座標は高誘電体膜１１２と略揃っている。この高誘電体膜１１３は、ドレイン電極２側の端が第２の角３３を含む角部よりもＹ軸方向に延在しているが、Ｙ軸方向の寸法が高誘電体膜１１２よりも短い。

この第１１実施形態によれば、３つの高誘電体膜１１１〜１１３によって、第１の角３２Ａ〜３２Ｃの角部だけでなく、第２の角３３の角部を厚く覆うことができるので、ゲート電極３１のドレイン電極２側の角部での電界集中をさらに抑制でき、電極間の耐圧をより向上できる。

なお、この第１１実施形態では、高誘電体膜１１１がドレイン電極２の端面２Ａに接するまで延在しているが、高誘電体膜１１１はドレイン電極２との間に隙間を有していてもよい。

(第１２の実施の形態)
次に、図１２に、この発明の半導体装置の第１２実施形態としてのショットキーゲート電界効果トランジスタの電極付近の部分的な断面を示す。

この第１２実施形態は、第８実施形態に比べて、図８の高誘電体膜８１に替えて、半導体層１００よりも誘電率が高い材料で作製された３つの高誘電体膜１２１〜１２３を備えた点だけが、前述の第８実施形態と異なる。よって、この第１２実施形態では、前述の第８実施形態と同じ構成の箇所には同じ符号を付して、第８実施形態と異なる点を主に説明する。

図１２に示すように、高誘電体膜１２１は、半導体層１００の表面１００Ａ上に形成されており、第１の角４２Ａを含む角部と斜辺４７を含む斜面および第１の角４２Ｂを含む角部と斜辺４６を含む斜面の略下半分を覆っている。この高誘電体膜１２１は、ゲート電極４１とドレイン電極２との間の半導体層１００の表面１００Ａを覆っている。また、この高誘電体膜１２１は、ドレイン電極２のゲート電極４１側の端面２Ａに接して端面２Ａを覆っている。

また、高誘電体膜１２２は、高誘電体膜１２１上に形成され、斜辺４６を含む斜面の略上半分を第２の角４３を含む角部の頂点まで覆っている。この高誘電体膜１２２は、Ｙ軸方向の寸法が高誘電体膜１２１よりも短く、ドレイン電極２側の端は、高誘電体膜１２１のドレイン電極２側の端に達していない。

また、高誘電体膜１２３は、高誘電体膜１２２上に形成され、第２の角４３を含む角部の頂点、第２の角４３に隣接する角４４を含む角部を覆っている。この高誘電体膜１２３は、ドレイン電極２側の端が、高誘電体膜１２２のドレイン電極２側の端に達していない。

この第１２実施形態によれば、高誘電体膜１２１〜１２３によって、第１の角４２Ａ,４２Ｂを含む角部だけでなく、第２の角４３を含む角部および角４４を含む角部を覆っている。よって、ゲート電極４１のドレイン電極２側の角部での電界集中を緩和でき、電極間の耐圧を向上できる。

なお、この第１２実施形態では、高誘電体膜１２１がドレイン電極２の端面２Ａに接するまで延在しているが、高誘電体膜１２１はドレイン電極２との間に隙間を有していてもよい。

(第１３の実施の形態)
次に、図１３に、この発明の半導体装置の第１３実施形態としてのＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面を示す。

この第１３実施形態は、図１のゲート電極１が絶縁膜１１８を挟んで半導体層１００の表面１００Ａ上に形成されたＭＩＳ電極である点だけが、前述の第１実施形態と異なる。なお、絶縁膜１１８は、半導体層１００よりも誘電率が高い材料で作製された高誘電体膜であってもよい。

この第１３実施形態によれば、電極間の耐圧を向上したＭＩＳ電極構造の電界効果トランジスタを実現できる。

(第１４の実施の形態)
次に、図１４に、この発明の半導体装置の第１４実施形態としてのＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面を示す。

この第１４実施形態は、図２のゲート電極２１が絶縁膜１２８を挟んで半導体層１００の表面１００Ａ上に形成されたＭＩＳ電極である点だけが、前述の第２実施形態と異なる。なお、絶縁膜１２８は、半導体層１００よりも誘電率が高い材料で作製された高誘電体膜であってもよい。

この第１４実施形態によれば、電極間の耐圧を向上したＭＩＳ電極構造の電界効果トランジスタを実現できる。

(第１５の実施の形態)
次に、図１５に、この発明の半導体装置の第１５実施形態としてのＭＩＳ構造の電界効果トランジスタの電極付近の部分的な断面を示す。

この第１５実施形態は、図３のゲート電極３１が絶縁膜１３８を挟んで半導体層１００の表面１００Ａ上に形成されたＭＩＳ電極である点だけが、前述の第３実施形態と異なる。なお、絶縁膜１３８は、半導体層１００よりも誘電率が高い材料で作製された高誘電体膜であってもよい。

この第１５実施形態によれば、電極間の耐圧を向上したＭＩＳ電極構造の電界効果トランジスタを実現できる。

(第１６の実施の形態)
次に、図１６に、この発明の半導体装置の第１６実施形態としてのＭＩＳ構造の電界効果トランジスタの電極付近の部分的な断面を示す。

この第１６実施形態は、図１３の第１３実施形態の変形例であり、ゲート電極１に替えて、ゲート電極１６１を備える点が、前述の第１３実施形態と異なる。

この第１６実施形態が備えるゲート電極１６１は、Ｙ−Ｚ平面による断面の多角形Ｓ１６が、ゲート電極１の第１の角３の内角θ１と同じ内角θ１１を有する第１の角１６３を有する。一方、ゲート電極１６１は、ゲート電極１の第３の角６の内角θ３よりも大きな内角θ１３を有する第３の角１６６を有する。この第３の角１６６の内角θ１３は、一例として、１４５°である。

また、第１の角１６３の内角θ１１の２等分線の外向きの延長線Ｌ１１は、半導体層１００と交差し、第３の角１６６の内角θ１３の２等分線の外向きの延長線Ｌ１３は、ドレイン電極２と交差する。また、延長線Ｌ１１とＬ１３は半導体層１００の表面１００Ａへ垂直に投影した線像がゲート電極１６１とドレイン電極２の間で延在する。

また、ゲート電極１６１は、第３の角１６６よりも半導体層１００の表面１００Ａから離隔した第２の角１６５を有する。この第２の角１６５は、内角の２等分線の外向きの延長線Ｌ１２がドレイン電極２および半導体層１００と交差しない。延長線Ｌ１２は、半導体層１００の表面１００Ａへ垂直に投影した線像がゲート電極１６１とドレイン電極２との間で延在している。この第２の角１６５は内角θ１２が鋭角であり、例えば、３５°である。

この第１６実施形態では、ゲート電極１６１の断面の多角形Ｓ１６は、第１の角１６３と第３の角１６６との間の斜辺１７１と、第３の角１６６と第２の角１６５との間の斜辺１６７を有する。

この第１６実施形態では、ゲート電極１６１の断面の多角形Ｓ１６の形状は、上記Ｘ軸方向(紙面に垂直な方向)に略同じ形状で連続している。したがって、上記第１の角１６３,第２の角１６５,第３の角１６６は、それぞれ、ゲート電極１６１のドレイン電極２側の第１,第２,第３の角部を構成する。また、断面の多角形Ｓ１６の斜辺１６７はゲート電極１６１のドレイン電極２側の斜面を構成し、斜辺１７１はゲート電極１６１のドレイン電極２側の斜面を構成する。

この第１６実施形態によれば、ＭＩＳ電極であるゲート電極１６１はオーミック電極であるドレイン電極２側の第１の角１６３の内角θ１１が９０°を超えている。これにより、ゲート電極１６１とドレイン電極２との間の電界がゲート電極１６１の第１の角１６３に集中することを抑制できるので、電極間の耐圧を向上できる。

また、この第１６実施形態によれば、ゲート電極１６１の断面の多角形Ｓ１６の第２の角１６５は、内角θ１２が鋭角であるが、内角θ１２の２等分線の外向きの延長線Ｌ１２がドレイン電極２および半導体層１００と交差しないので、この第２の角１６５には、ゲート電極１６１とドレイン電極２との間の電界が集中し難い。これにより、ゲート電極１６１は、ドレイン電極２側に内角θ１２が鋭角である第２の角１６５を有していても、第２の角１６５への電界集中を抑制でき、電極間の耐圧低下を回避して、耐圧性能の向上を図れる。

また、この第１６実施形態によれば、ゲート電極１６１の断面の多角形Ｓ１６は、第１の角１６３と第２の角１６５に隣接していて、第１の角１６３と同様に、内角θ１３が鈍角で内角θ１３の２等分線の延長線Ｌ１３がドレイン電極２に達する第３の角１６６を有する。この第３の角１６６と第１の角１６３とによる２つの鈍角の角部の存在により、ゲート電極１６１のドレイン電極２側の部分での電界集中をより緩和して、電極間の耐圧をさらに向上できる。

よって、この第１６実施形態によれば、電極間の耐圧を向上したＭＩＳ電極構造の電界効果トランジスタを実現できる。

(第１７の実施の形態)
次に、図１７に、この発明の半導体装置の第１７実施形態としてのＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面を示す。

この第１７実施形態は、図１３の第１３実施形態の変形例であり、ゲート電極１とドレイン電極２との間の半導体層１００の表面１００Ａ上に半導体層１００よりも誘電率が高い材料で作製された高誘電体膜１７１を形成した点だけが、前述の第１３実施形態と異なる。したがって、この第１７実施形態では、前述の第１３実施形態と同じ構成の箇所には同じ符号を付して、第１３実施形態と異なる点を主に説明する。

図１７に示すように、高誘電体膜１７１は、半導体層１００の表面１００Ａ上に形成されており、ゲート電極１とドレイン電極２との間でＸ軸方向に延在している。この高誘電体膜１７１は、ゲート電極１の断面の多角形Ｓ１のドレイン電極２側の第１の角３を含む角部と第３の角６を含む角部と斜辺１１を含む斜面を覆っている。また、高誘電体膜１７１は、第１の角３を含む角部と第３の角６を含む角部と斜辺１１を含む斜面に接している。

また、高誘電体膜１７１は、ゲート電極１の垂直辺７を含む垂直面の略下半分に接して上記垂直面の下部を覆っている。この高誘電体膜１７１は、ゲート電極１とドレイン電極２との間の半導体層１００の表面１００Ａに接して表面１００Ａを覆っている。また、この高誘電体膜１７１は、ドレイン電極２のゲート電極２側の端面２Ａに接して端面２Ａを覆っている。

この第１７実施形態では、高誘電体膜１７１がゲート電極１を第１の角３の角部から第３の角６の角部に亘って覆っているので、ゲート電極１のドレイン電極２側の角３,６での電界集中を第１３実施形態に比べて緩和でき、電極間の耐圧をより向上できる。

なお、この第１７実施形態では、高誘電体膜１７１がドレイン電極２の端面２Ａに接するまで延在しているが、高誘電体膜１７１はドレイン電極２との間に隙間を有していても良い。また、高誘電体膜１７１は、一例として、Ｈｆ、Ｔｉ、Ｎｂ、Ｔａ、Ｚｒ、Ｌａ、Ｙ、Ｂａ、Ｓｒ、Ｍｇのうちから選択される元素を含む金属オキサイド膜、ＳｉＮＸ等で作製される。

(第１８の実施の形態)
次に、図１８に、この発明の半導体装置の第１８実施形態としてのＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面を示す。

この第１８実施形態は、図１４の第１４実施形態の変形例であり、ゲート電極２１とドレイン電極２との間の半導体層１００の表面１００Ａ上に半導体層１００よりも誘電率が高い材料で作製された高誘電体膜１８１を形成した点だけが、前述の第１４実施形態と異なる。したがって、この第１８実施形態では、前述の第１４実施形態と同じ構成の箇所には同じ符号を付して、第１４実施形態と異なる点を主に説明する。

図１８に示すように、高誘電体膜１８１は、半導体層１００の表面１００Ａ上に形成されており、ゲート電極２１とドレイン電極２との間でＸ軸方向に延在している。この高誘電体膜１８１は、ゲート電極２１の断面の多角形Ｓ２のドレイン電極２側の第１の角２２を含む角部と第２の角２３を含む角部と斜辺２５を含む斜面を覆っている。また、高誘電体膜１８１は、第１の角２２を含む角部と第２の角２３を含む角部と斜辺２５を含む斜面に接している。

また、この高誘電体膜１８１は、ゲート電極２１とドレイン電極２との間の半導体層１００の表面１００Ａを覆っている。また、この高誘電体膜１８１は、ドレイン電極２のゲート電極２１側の端面２Ａに接して端面２Ａを覆っている。

この第１８実施形態では、高誘電体膜１８１がゲート電極２１を第１の角２２の角部から第２の角２３の角部に亘って覆っているので、ゲート電極２１のドレイン電極２側の角２２,２３での電界集中を第１４実施形態に比べて緩和でき、電極間の耐圧をより向上できる。

なお、この第１８実施形態では、高誘電体膜１８１がドレイン電極２の端面２Ａに接するまで延在しているが、高誘電体膜１８１はドレイン電極２との間に隙間を有していても良い。また、高誘電体膜１８１は、第１の角２２の角部と第２の角２３の角部のうちの第１の角の角部だけを覆っていてもよい。

(第１９の実施の形態)
次に、図１９に、この発明の半導体装置の第１９実施形態としてのＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面を示す。

この第１９実施形態は、図１５の第１５実施形態の変形例であり、ゲート電極３１とドレイン電極２との間の半導体層１００の表面１００Ａ上に半導体層１００よりも誘電率が高い材料で作製された高誘電体膜１９１を形成した点だけが、前述の第１５実施形態と異なる。したがって、この第１９実施形態では、前述の第１５実施形態と同じ構成の箇所には同じ符号を付して、第１５実施形態と異なる点を主に説明する。

図１９に示すように、高誘電体膜１９１は、半導体層１００の表面１００Ａ上に形成されており、ゲート電極３１とドレイン電極２との間でＸ軸方向に延在している。この高誘電体膜１９１は、ゲート電極３１の断面の多角形Ｓ３のドレイン電極２側の第１の角３２Ａ,３２Ｂ,３２Ｃを含む角部と斜辺３７を含む斜面および斜辺３６を含む斜面の一部を覆っている。

また、この高誘電体膜１９１は、ゲート電極３１とドレイン電極２との間の半導体層１００の表面１００Ａを覆っている。また、この高誘電体膜１９１は、ドレイン電極２のゲート電極３１側の端面２Ａに接して端面２Ａを覆っている。

この第１９実施形態では、高誘電体膜１９１がゲート電極３１を第１の角３２Ａの角部から斜辺３７の斜面,第１の角３２Ｂの角部,第１の角３２Ｃの角部に亘って覆っているので、ゲート電極３１のドレイン電極２側の角３２Ａ,３２Ｂ,３２Ｃでの電界集中を第１３実施形態に比べて緩和でき、電極間の耐圧をより向上できる。

なお、この第１９実施形態では、高誘電体膜１９１がドレイン電極２の端面２Ａに接するまで延在しているが、高誘電体膜１９１はドレイン電極２との間に隙間を有していても良い。また、高誘電体膜１９１は、第１の角３２Ａ〜３２Ｃの角部だけでなく、第２の角３３の角部も覆っていてもよい。

(第２０の実施の形態)
次に、図２０に、この発明の半導体装置の第２０実施形態としてのＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面を示す。

この第２０実施形態は、図４の第４実施形態の変形例であり、前述の第４実施形態と同じ構成の箇所には同じ符号を付して、第４実施形態と異なる点を主に説明する。

この第２０実施形態では、図４のゲート電極４１が絶縁膜２０８を挟んで半導体層１００の表面１００Ａ上に形成されたＭＩＳ電極であり、ＭＩＳ電極構造の電界効果トランジスタである点が、前述の第４実施形態と異なる。なお、絶縁膜２０８は、半導体層１００よりも誘電率が高い材料で作製された高誘電体膜であってもよい。この第２０実施形態によれば、電極間の耐圧を向上したＭＩＳ電極構造の電界効果トランジスタを実現できる。

また、この第２０実施形態は、ゲート電極４１とドレイン電極２との間の半導体層１００の表面１００Ａ上に半導体層１００よりも誘電率が高い材料で作製された高誘電体膜２０１を形成した点が、前述の第４実施形態と異なる。

この第２０実施形態によれば、図２０に示すように、高誘電体膜２０１は、半導体層１００の表面１００Ａ上に形成されており、ゲート電極４１とドレイン電極２との間でＸ軸方向に延在している。この高誘電体膜２０１は、ゲート電極４１の断面の多角形Ｓ４のドレイン電極２側の第１の角４２Ａを含む角部と第１の角４２Ｂを含む角部と斜辺４７を含む斜面および斜辺４６を含む斜面の一部を覆っている。

この第２０実施形態では、高誘電体膜２０１がゲート電極４１を第１の角４２Ａの角部から第１の角４２Ｂの角部に亘って覆っているので、ゲート電極４１のドレイン電極２側の角４２Ａ,４２Ｂでの電界集中を第４実施形態に比べて緩和でき、電極間の耐圧をより向上できる。

なお、この第２０実施形態では、高誘電体膜２０１がドレイン電極２の端面２Ａに接するまで延在しているが、高誘電体膜２０１はドレイン電極２との間に隙間を有していても良い。

(第２１の実施の形態)
次に、図２１に、この発明の半導体装置の第２１実施形態としてのＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面を示す。

この第２１実施形態は、図１７の第１７実施形態の変形例であり、第１７実施形態に比べて、図１７の高誘電体膜１７１に替えて、半導体層１００よりも誘電率が高い材料で作製された３つの高誘電体膜２１１〜２１３を備えた点だけが、前述の第１７実施形態と異なる。よって、この第２１実施形態では、前述の第１７実施形態と同じ構成の箇所には同じ符号を付して、第１７実施形態と異なる点を主に説明する。

図２１に示すように、高誘電体膜２１１は、半導体層１００の表面１００Ａ上に形成されており、ゲート電極１とドレイン電極２との間でＸ軸方向に延在している。この高誘電体膜２１１は、ゲート電極１の断面の多角形Ｓ１のドレイン電極２側の第１の角３を含む角部から斜辺１１を含む斜面と第３の角６を含む角部から垂直辺７を含む垂直面の一部を覆っている。この高誘電体膜２１１は、ゲート電極１とドレイン電極２との間の半導体層１００の表面１００Ａに接して表面１００Ａを覆っている。また、この高誘電体膜２１１は、ドレイン電極２のゲート電極２側の端面２Ａに接して端面２Ａを覆っている。

また、高誘電体膜２１２は、高誘電体膜２１１上に形成されており、ゲート電極１の垂直辺７を含む垂直面の大部分と第２の角５を含む角部の頂辺まで覆っている。この高誘電体膜２１２は、高誘電体膜２１１よりもＹ軸方向に短く、ドレイン電極２に達していない。

また、高誘電体膜２１３は、高誘電体膜２１２上および斜辺１２上に形成され、第２の角５を含む角部の頂点を覆っている。この第２の角５を含む角部は、斜辺１２を含む斜面と垂直辺７を含む垂直面とで挟まれている。

この第２１実施形態によれば、３つの高誘電体膜２１１〜２１３によって、第１,第２,第３の角３,５,６を確実に覆うことができる。

この第２１実施形態によれば、３つの高誘電体膜２１１〜２１３によって、第１の角３を含む角部と第３の角６を含む角部だけでなく第２の角５を含む角部を覆っているので、ゲート電極１のドレイン電極２側の角部での電界集中をさらに抑制でき、電極間の耐圧をより向上できる。

なお、この第２１実施形態では、高誘電体膜２１１がドレイン電極２の端面２Ａに接するまで延在しているが、高誘電体膜２１１はドレイン電極２との間に隙間を有していてもよい。

(第２２の実施の形態)
次に、図２２に、この発明の半導体装置の第２２実施形態としてのＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面を示す。

この第２２実施形態は、図１８の第１８実施形態の変形例であり、第１８実施形態に比べて、図１８の高誘電体膜１８１に替えて、半導体層１００よりも誘電率が高い材料で作製された３つの高誘電体膜２２１〜２２３を備えた点だけが、前述の第１８実施形態と異なる。よって、この第２２実施形態では、前述の第１８実施形態と同じ構成の箇所には同じ符号を付して、第１８実施形態と異なる点を主に説明する。

この第２２実施形態は、図２２に示すように、高誘電体膜２２１は、半導体層１００の表面１００Ａ上に形成されており、ゲート電極２１とドレイン電極２との間でＸ軸方向に延在している。この高誘電体膜２２１は、ゲート電極２１の断面の多角形Ｓ２のドレイン電極２側の第１の角２２を含む角部,斜辺２５を含む斜面,および第２の角２３を含む角部を覆っている。この高誘電体膜２２１は、ゲート電極２１とドレイン電極２との間でＹ軸方向に延在していて半導体層１００の表面１００Ａに接して表面１００Ａを覆っている。また、この高誘電体膜２２１は、ドレイン電極２のゲート電極２１側の端面２Ａに接して端面２Ａを覆っている。

また、高誘電体膜２２２は、高誘電体膜２２１上に形成されており、ゲート電極２１側の端は高誘電体膜２２１の端と揃っているが、Ｙ軸方向の寸法が高誘電体膜２２１よりも短い。また、高誘電体膜２２３は、高誘電体膜２２２上に形成されており、ゲート電極２１側の端は高誘電体膜２２２の端と揃っているが、Ｙ軸方向の寸法が高誘電体膜２２２よりも短くなっている。

この第２２実施形態によれば、３つの高誘電体膜２２１〜２２３によって、ゲート電極２１の第１の角２２を含む角部を覆うだけでなく、ゲート電極２１の第２の角２３を含む角部を厚く覆うことができるので、ゲート電極２１のドレイン電極２側の角部での電界集中をさらに抑制でき、電極間の耐圧をより向上できる。

なお、この第２２実施形態では、高誘電体膜２２１がドレイン電極２の端面２Ａに接するまで延在しているが、高誘電体膜２２１はドレイン電極２との間に隙間を有していてもよい。

(第２３の実施の形態)
次に、図２３に、この発明の半導体装置の第２３実施形態としてのＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面を示す。

この第２３実施形態は、図１９の第１９実施形態の変形例であり、第１９実施形態に比べて、図１９の高誘電体膜１９１に替えて、半導体層１００よりも誘電率が高い材料で作製された３つの高誘電体膜２３１〜２３３を備えた点だけが、前述の第１９実施形態と異なる。よって、この第２３実施形態では、前述の第１９実施形態と同じ構成の箇所には同じ符号を付して、第１９実施形態と異なる点を主に説明する。

この第２３実施形態は、図２３に示すように、高誘電体膜２３１は、半導体層１００の表面１００Ａ上に形成されており、ゲート電極３１とドレイン電極２との間でＸ軸方向に延在している。この高誘電体膜２３１は、ゲート電極３１の断面の多角形Ｓ３のドレイン電極２側の第１の角３２Ａ〜３２Ｃを含む角部,斜辺３７を含む斜面と斜辺３６を含む斜面の一部を覆っている。この高誘電体膜２３１は、ゲート電極３１とドレイン電極２との間でＹ軸方向に延在していて半導体層１００の表面１００Ａに接して表面１００Ａを覆っている。また、この高誘電体膜２３１は、ドレイン電極２のゲート電極３１側の端面２Ａに接して端面２Ａを覆っている。

また、高誘電体膜２３２は、高誘電体膜２３１上に形成されており、斜辺３６を含む斜面,第２の角３３を含む角部,および上辺３９を含む上面,この上面に連なる斜面３８を覆っている。この高誘電体膜２３２は、ゲート電極３１側の端のＹ軸座標は高誘電体膜２３１と略揃っているが、Ｙ軸方向の寸法が高誘電体膜２３１よりも短い。

また、高誘電体膜２３３は、高誘電体膜２３２上に形成されており、ゲート電極３１側の端のＹ軸座標は高誘電体膜２３２と略揃っている。この高誘電体膜２３３は、ドレイン電極２側の端が第２の角３３を含む角部よりもＹ軸方向に延在しているが、Ｙ軸方向の寸法が高誘電体膜２３２よりも短い。

この第２３実施形態によれば、３つの高誘電体膜２３１〜２３３によって、第１の角３２Ａ〜３２Ｃの角部だけでなく、第２の角３３の角部を厚く覆うことができるので、ゲート電極３１のドレイン電極２側の角部での電界集中をさらに抑制でき、電極間の耐圧をより向上できる。

なお、この第２３実施形態では、高誘電体膜２３１がドレイン電極２の端面２Ａに接するまで延在しているが、高誘電体膜２３１はドレイン電極２との間に隙間を有していてもよい。

(第２４の実施の形態)
次に、図２４に、この発明の半導体装置の第２４実施形態としてのＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面を示す。

この第２４実施形態は、図２０の第２０実施形態の変形例であり、第２０実施形態に比べて、図２０の高誘電体膜２０１に替えて、半導体層１００よりも誘電率が高い材料で作製された３つの高誘電体膜２４１〜２４３を備えた点だけが、前述の第２０実施形態と異なる。よって、この第２４実施形態では、前述の第２０実施形態と同じ構成の箇所には同じ符号を付して、第２０実施形態と異なる点を主に説明する。

この第２４実施形態は、図２４に示すように、高誘電体膜２４１は、半導体層１００の表面１００Ａ上に形成されており、第１の角４２Ａ〜４２Ｂを含む角部と斜辺４７を含む斜面と斜辺４６を含む斜面の略下半分を覆っている。この高誘電体膜２４１は、ゲート電極４１とドレイン電極２との間の半導体層１００の表面１００Ａを覆っている。また、この高誘電体膜２４１は、ドレイン電極２のゲート電極４１側の端面２Ａに接して端面２Ａを覆っている。

また、高誘電体膜２４２は、高誘電体膜２４１上に形成され、斜辺４６を含む斜面の略上半分と第３の角４３を含む角部と第四の角４４を含む角部の頂点まで覆っている。この高誘電体膜２４２は、Ｙ軸方向の寸法が高誘電体膜２４１よりも短く、ドレイン電極２側の端は、高誘電体膜２４１のドレイン電極２側の端に達していない。

また、高誘電体膜２４３は、高誘電体膜２４２上に形成され、第４の角４４を含む角部を覆っている。この高誘電体膜２４３は、ドレイン電極２側の端が、高誘電体膜２４２のドレイン電極２側の端に達していない。

この第２４実施形態によれば、高誘電体膜２４１〜２４３によって、第１の角４２Ａ,４２Ｂを含む角部だけでなく、第２の角４３を含む角部および角４４を含む角部を覆っている。よって、ゲート電極４１のドレイン電極２側の角部での電界集中を緩和でき、電極間の耐圧を向上できる。

なお、この第２４実施形態では、高誘電体膜２４１がドレイン電極２の端面２Ａに接するまで延在しているが、高誘電体膜２４１はドレイン電極２との間に隙間を有していてもよい。

(第２５の実施の形態)
次に、図２５に、この発明の第２５実施形態としてのショットキー電極構造の電界効果トランジスタの電極付近の断面を示す。

この第２５実施形態は、図１の第１実施形態のゲート電極１に替えて、ゲート電極２５１を備えた。このゲート電極２５１は、断面の多角形Ｓ２５のドレイン電極２５４側の形状を、ゲート電極１の断面の多角形Ｓ１と同様の形状とすると共に、ソース電極２５２側の形状をドレイン電極２５４側の形状と同様の形状とした。

さらに、この第２５実施形態は、ゲート電極２５１、ドレイン電極２５４、ソース電極２５２、および半導体層１００の表面１００Ａを覆う高誘電体膜２６１を備えた。高誘電体膜２６１は、半導体層１００よりも誘電率が高い材料で作製されている。

この第２５実施形態のショットキー電極構造の電界効果トランジスタによれば、ドレイン電極２５４,ソース電極２５２とゲート電極２５１との間の電界がゲート電極２５１の角２５１Ａ〜２５１Ｆに集中することを抑制でき、電極間の耐圧を向上できる。

(第２６の実施の形態)
次に、図２６に、図２５の第２５実施形態の変形例である第２６実施形態を示す。この第２６実施形態は、図２５のゲート電極２５１と半導体層１００の表面１００Ａとの間に、絶縁膜２６８を形成した点だけが、前述の第２５実施形態と異なる。なお、絶縁膜２６８は、半導体層１００よりも誘電率が高い材料で作製された高誘電体膜であってもよい。

この第２６実施形態によれば、電極間の耐圧を向上したＭＩＳ電極構造の電界効果トランジスタを実現できる。

(第２７の実施の形態)
次に、図２７に、図２５の第２５実施形態の変形例である第２７実施形態を示す。

この第２７実施形態は、ゲート電極２５１とドレイン電極２５４との間に半導体層１００よりも誘電率が高い材料で作製された高誘電体層２７１を形成した。この高誘電体層２７１は、半導体層１００の表面１００Ａ上に形成され、ゲート電極２５１のドレイン電極２５４側の角２５１Ａと２５１Ｂを覆っていて、Ｙ軸方向に延在しており、ドレイン電極２５４の端面２５４Ａも覆っている。

一方、ゲート電極２５１とソース電極２５２との間に、半導体層１００よりも誘電率が高い材料で作製された高誘電体層２７２を形成した。この高誘電体層２７２は、半導体層１００の表面１００Ａ上に形成され、ゲート電極２５１のソース電極２５２側の角２５１Ｄと２５１Ｅを覆っていて、Ｙ軸方向に延在しており、ソース電極２５２の端面２５２Ａも覆っている。

そして、半導体層１００よりも誘電率が高い材料で作製されている高誘電体膜２６２が、ソース電極２５２、高誘電体層２７２、ゲート電極２５１、高誘電体層２７１、ドレイン電極２５４を覆っている。

この第２７実施形態のショットキー電極構造の電界効果トランジスタによれば、高誘電体層２７１,２７２がゲート電極２５１の角２５１Ａ,２５１Ｂ,２５２Ｄ,２５１Ｅを覆っているので、第２５実施形態よりも電極間の耐圧を向上できる。

(第２８の実施の形態)
次に、図２８に、図２６の第２６実施形態の変形例である第２８実施形態を示す。

この第２８実施形態は、ゲート電極２５１,絶縁膜２６８とドレイン電極２５４との間に半導体層１００よりも誘電率が高い材料で作製された高誘電体層２７３を形成した。この高誘電体層２７３は、半導体層１００の表面１００Ａ上に形成され、ゲート電極２５１のドレイン電極２５４側の角２５１Ａと２５１Ｂを覆っていて、Ｙ軸方向に延在しており、ドレイン電極２５４の端面２５４Ａも覆っている。

一方、ゲート電極２５１とソース電極２５２との間に、半導体層１００よりも誘電率が高い材料で作製された高誘電体層２７４を形成した。この高誘電体層２７４は、半導体層１００の表面１００Ａ上に形成され、ゲート電極２５１のソース電極２５２側の角２５１Ｄと２５１Ｅを覆っていて、Ｙ軸方向に延在しており、ソース電極２５２の端面２５２Ａも覆っている。

そして、半導体層１００よりも誘電率が高い材料で作製されている高誘電体膜２６２が、ソース電極２５２、高誘電体層２７４、ゲート電極２５１、高誘電体層２７３、ドレイン電極２５４を覆っている。

この第２８実施形態のＭＩＳ電極構造の電界効果トランジスタによれば、高誘電体層２７３,２７４がゲート電極２５１の角２５１Ａ,２５１Ｂ,２５２Ｄ,２５１Ｅを覆っているので、第２６実施形態よりも電極間の耐圧を向上できる。

尚、上記実施形態では、ゲート電極は、例えば、ＷＮ／Ａｕを積層して作製される金属電極であってもよく、Ｐｔを主原料とする金属電極の一例としてのＴｉ／Ｐｔ／Ａｕ膜としてもよく、Ｔｉ／Ａｕ膜であってもよい。また、ドレイン電極,ソース電極は、一例として、Ｔｉ／Ａｌ／Ａｕを積層して作製される金属電極としてもよい。また、半導体層１００は、例えば、ＧａＡｓ層、ＡｌＧａＡｓ層、ＧａＮ層、ＡｌＧａＮ層、ＳｉＣ層などのIII−Ｖ族半導体層で作製される。また、上記実施形態では、高誘電体膜は、一例として、Ｈｆ、Ｔｉ、Ｎｂ、Ｔａ、Ｚｒ、Ｌａ、Ｙ、Ｂａ、Ｓｒ、Ｍｇのうちから選択される元素を含む金属オキサイド膜、ＳｉＮＸ等で作製される。

また、上記実施形態では、例えば、ＧａＮ系半導体を用いたＦＥＴ(電界効果トランジスタ)、ＧａＡｓ系半導体を用いたＦＥＴでもよく、その他の半導体を用いたＦＥＴでもよい。上記実施形態では、特に、ゲート耐圧が求められるＧａＮヘテロ接合電界効果トランジスタとした場合に特に有効である。

また、上記第１〜第２４実施形態では、ゲート電極の断面の多角形は、ソース電極(図示せず)側で２つの角を有しこの２つの角の内角を略直角としたが、ゲート電極の断面の多角形のソース電極(図示せず)側の形状をドレイン電極２側の形状と同様の形状としてもよい。

また、上記実施形態では、半導体装置が電界効果トランジスタである場合を説明したが、この発明は、ショットキー電極とオーミック電極とが半導体層上に形成された半導体装置であれば適用でき、例えば、ＩＧＢＴ(絶縁ゲートバイポーラトランジスタ)やサイリスタ等にも適用できる。

この発明の半導体装置の第１実施形態であるショットキーゲート電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第２実施形態であるショットキーゲート電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第３実施形態であるショットキーゲート電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第４実施形態であるショットキーゲート電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第５実施形態であるショットキーゲート電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第６実施形態であるショットキーゲート電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第７実施形態であるショットキーゲート電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第８実施形態であるショットキーゲート電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第９実施形態であるショットキーゲート電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第１０実施形態であるショットキーゲート電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第１１実施形態であるショットキーゲート電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第１２実施形態であるショットキーゲート電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第１３実施形態であるＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第１４実施形態であるＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第１５実施形態であるＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第１６実施形態であるＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第１７実施形態であるＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第１８実施形態であるＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第１９実施形態であるＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第２０実施形態であるＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第２１実施形態であるＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第２２実施形態であるＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第２３実施形態であるＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第２４実施形態であるＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第２５実施形態であるショットキー電極構造の電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第２６実施形態であるＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第２７実施形態であるショットキー電極構造の電界効果トランジスタの電極付近の部分的な断面図である。 この発明の半導体装置の第２８実施形態であるＭＩＳ電極構造の電界効果トランジスタの電極付近の部分的な断面図である。 第２実施形態の比較例の耐圧シミュレーション結果を示す電位分布図である。 第３実施形態の比較例の耐圧シミュレーション結果を示す電位分布図である。 第２実施形態の耐圧シミュレーション結果を示す電位分布図である。 第１実施形態の耐圧シミュレーション結果を示す電位分布図である。 第３実施形態の耐圧シミュレーション結果を示す電位分布図である。 第１実施形態の電極間の耐圧試験結果を示す図である。 従来技術((特許文献１)特開平１０−３３５６３７号公報)の構造を模したシミュレーション結果を示す電位分布図である。

１,２１,３１,４１,１６１,２５１ ゲート電極
２,２５４ ドレイン電極
２Ｃ エッジ
３,２２,３２Ａ〜３２Ｃ,４２Ａ,４２Ｂ 第１の角
５,２３,３３,４３ 第２の角
６ 第３の角
７ 垂直辺
８,１０,２７,２８,３４,３５ 角
１１,１２,２５,３６,３７,４６,４７,１６７,１７１ 斜辺
５１,６１,７１,８１,９１〜９３,１０１〜１０３ 高誘電体膜
１１１〜１１３,１２１〜１２３ 高誘電体膜
１７１,１８１,１９１,２０１,２１１〜２１３ 高誘電体膜
２２１〜２２３,２３１〜２３３,２４１〜２４３ 高誘電体膜
２６１,２６２ 高誘電体膜
２７１〜２７４ 高誘電体層
１１８,１２８,１３８,２０８,２６８ 絶縁膜
１００ 半導体層
１００Ａ 表面
２５２ ソース電極
Ｓ１,Ｓ２,Ｓ３,Ｓ４,Ｓ１６,Ｓ２５ 断面の多角形
θ１,θ２,θ３,θ１１〜θ１３,θ２１,θ２２ 内角
θ３１Ａ〜θ３１Ｃ,θ３２,θ４１Ａ,θ４１Ｂ,θ４２ 内角
Ｌ１〜Ｌ３,Ｌ１１〜Ｌ１３ 内角の２等分線の外向きの延長線
Ｌ２１,Ｌ２２ 内角の２等分線の外向きの延長線
Ｌ３１Ａ〜Ｌ３１Ｃ,Ｌ３２ 内角の２等分線の外向きの延長線
Ｌ４１Ａ,Ｌ４１Ｂ,Ｌ４２ 内角の２等分線の外向きの延長線

Claims (14)

1. 半導体層と、
   この半導体層上に形成された非オーミック電極である第１の電極と、
   上記半導体層上に、上記第１の電極に対して間隔をあけて形成されたオーミック電極である第２の電極と
   を備え、
   上記第１の電極に対向すると共に上記半導体層と接する上記第２の電極の直線状のエッジが延在する方向を第１の方向とし、
   上記半導体層の厚さ方向であって、かつ、上記第１の方向に直交する方向を第２の方向とし、
   上記第１の方向および第２の方向に直交する方向を第３の方向とし、
   上記第１の電極は、上記第１の方向に連続する少なくとも一部の領域において、上記第２の方向および第３の方向に延在する平面による断面が多角形であり、
   上記多角形の断面において、上記第２の電極側の角のうちで、内角の２等分線の外向きの延長線が上記半導体層内または第２の電極内に達する角は、全て、内角が９０°を超えていることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   上記第１の電極は、
   ショットキー電極またはＭＩＳ電極であることを特徴とする半導体装置。
3. 請求項１に記載の半導体装置において、
   上記第１の電極の上記多角形の上記内角が９０°を超えている角を形成している角部を覆っていると共に上記半導体層よりも誘電率が高い高誘電体膜を備えることを特徴とする半導体装置。
4. 請求項１に記載の半導体装置において、
   上記第１の電極の上記多角形の上記内角が９０°を超えている角を第１の角とし、
   さらに、上記多角形は、上記第２電極側の角であって、内角の２等分線の外向きの延長線が上記第２の電極および上記半導体層と交差しない第２の角を有し、
   上記第２の角は、上記第１の角よりも上記半導体層から離れていることを特徴とする半導体装置。
5. 請求項４に記載の半導体装置において、
   上記第２の角は、内角が９０°以下であることを特徴とする半導体装置。
6. 請求項４に記載の半導体装置において、
   上記第２の角は、内角が９０°を超えていることを特徴とする半導体装置。
7. 請求項５または６に記載の半導体装置において、
   上記第１の電極の上記第１の角を形成している第１の角部と上記第２の角を形成している第２の角部とを覆っていると共に上記半導体層よりも誘電率が高い高誘電体膜を備えることを特徴とする半導体装置。
8. 請求項４に記載の半導体装置において、
   上記第２の角は内角が鋭角であり、
   上記第１の電極の上記多角形は、
   上記第１の角を複数有することを特徴とする半導体装置。
9. 請求項８に記載の半導体装置において、
   上記複数の第１の角を形成している複数の第１の角部を覆っていると共に上記半導体層よりも誘電率が高い高誘電体膜を備えることを特徴とする半導体装置。
10. 請求項４に記載の半導体装置において、
    上記第２の角は内角が鋭角であり、
    上記第１の電極の上記多角形は、
    上記第１の角と上記第２の角とに隣り合う第３の角を有し、
    上記第３の角は、
    内角の２等分線の外向きの延長線が上記第２の電極または上記半導体層の少なくとも一方と交差すると共に内角が９０°を超えており、
    さらに、上記第１の電極の上記多角形は、
    上記第３の角から第２の角に向かって延在すると共に上記半導体層の表面に対して略垂直である垂直辺を有することを特徴とする半導体装置。
11. 請求項１０に記載の半導体装置において、
    上記第１の電極の上記第１の角を形成している第１の角部と上記第３の角を形成している第３の角部とを覆っていると共に上記半導体層よりも誘電率が高い高誘電体膜を備えることを特徴とする半導体装置。
12. 請求項１０に記載の半導体装置において、
    上記第１の電極の上記第１の角を形成している第１の角部と上記第２の角を形成している第２の角部と上記第３の角を形成している第３の角部とを覆っていると共に上記半導体層よりも誘電率が高い高誘電体膜を備えることを特徴とする半導体装置。
13. 請求項１に記載の半導体装置において、
    上記第１の電極がゲート電極であり、上記第２の電極がソース電極またはドレイン電極である電界効果トランジスタであることを特徴とする半導体装置。
14. 請求項１１に記載の半導体装置において、
    ＧａＮヘテロ接合電界効果トランジスタであることを特徴とする半導体装置。

Images