JP4725232B2

JP4725232B2 - 液晶パネルの製造方法

Info

Publication number: JP4725232B2
Application number: JP2005223933A
Authority: JP
Inventors: 徹晶室橋
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-08-02
Filing date: 2005-08-02
Publication date: 2011-07-13
Anticipated expiration: 2025-08-02
Also published as: JP2007042778A

Description

本発明は、液晶パネルの製造方法に関する。

半導体装置等の製造工程において、基板表面に形成された薄膜を微細加工する手段として、ドライエッチングが多用されている。ドライエッチング（以下、単にエッチングと称する）とは、基板を真空チャンバー内に載置して、被エッチング材料に合わせて導入したエッチングガスを高周波電圧の印加によりプラズマ化し、被エッチング材料表面に科学反応を起してパターニングする技術である。

エッチング工程において、被エッチング材料がエッチングされる速度（以下、エッチングレートと称する）は基板温度の影響を受けることは知られており、そのことを積極的に利用して品質や生産性の向上を図る手法は、これまでもいくつかが提案されている。

例えば特許文献１では、エッチング工程の初期と終期で基板温度を変えて、生産性とエッチングにより形成される導電性薄膜の微細パターンの品質とを、共に向上させる方法が提案されている。

また特許文献２では、基板温度を変化させることによるエッチングレートの変化が被エッチング材料の種類により異なることを利用して、２種類の材料層を同時に（同一条件で）エッチングする方法が提案されている。

特開２００５−１２３２７６号公報特開平８−４５９１２号公報

しかしながら上記の特許文献１、及び２に記載の半導体装置の製造方法は、基板温度を上昇させることをヒーターで加熱したエッチング装置を構成する部材からの熱伝導により行っているため、所定の温度まで上昇させるには相当の時間を要するという課題がある。また、当該装置を、基板温度の上昇が必要でない他の処理条件に用いる場合、上記部材を自然冷却させるのに相当の時間を要するため、装置の利用効率が低下するという課題がある。さらに、上記の特許文献２に記載の半導体装置の製造方法は、硬化した表面部分を有する２種類の薄膜を同一工程でエッチングするものであり、表面が硬化されていない３種類以上の薄膜を、同時にエッチング除去する工程には対応できないという課題がある。

本発明は上記課題を鑑みてなされたものであり、第１の目的はエッチング装置の利用効率を低下させずにエッチングレートの温度依存性を利用可能な半導体の製造方法、及び製造装置を提供することである。そして第２の目的は、３種類以上の薄膜を同時にエッチング除去する場合に利用可能な半導体の製造方法、及び製造装置を提供することである。

上記目的を達成するために、本発明による半導体装置の製造方法は、基板の表面に露出している薄膜に対するエッチング能力をほぼ有しないガスのプラズマの印加により上記基板を加熱する第１の工程と、上記薄膜に対するエッチング能力を有するガスのプラズマの印加により上記薄膜をエッチングする第２の工程と、を含む。

かかる製造方法によれば、エッチング装置を構成する部材からの熱伝導で加熱するよりも短時間で基板温度を上昇させることができる。したがって、処理時間をあまり増加させずにエッチングレートの温度依存性を利用できる。また、上記部材の冷却に要する時間が短縮されるので、一台の装置を異なる基板温度を必要とする各種の工程に適用する際の利用効率を向上させることができる。

また、上記目的を達成するために、本発明による半導体装置の製造方法は、表面に薄膜が露出した基板を第１のガスのプラズマの印加により加熱する第１の工程と、上記第１のガスに第２のガスを混合して得られる、上記第１のガスに比べて上記薄膜に対するエッチング能力が高いガスのプラズマの印加により上記薄膜をエッチングする第２の工程と、を含むことを特徴とする。

かかる製造方法によれば、上記第１の工程の終了後、エッチングチャンバー内をパージせずに、直ちに第２のガスの供給を開始して第２の工程に移行できる。したがって、処理時間をあまり増加させずにエッチングレートの温度依存性を利用できる。

また、上記目的を達成するために、本発明による半導体装置の製造方法は、表面に薄膜が露出した基板をフロン系ガス、又はフロン系ガスを主成分とするガスのプラズマの印加により加熱する第１の工程と、上記薄膜を上記フロン系ガス又はフロン系ガスを主成分とするガスに酸素ガス又は酸素ガスを主成分とするガスを混合したガスのプラズマの印加によりエッチングする第２の工程と、を含むことを特徴とする。

フロン系ガスと酸素ガスの混合ガスは、シリコン膜等のエッチングに利用されることが多い。したがってかかる製造方法によれば、多くのエッチング装置においてガス供給配管の増設等を行わずに、基板の表面に露出している薄膜に対するエッチング能力をほぼ有しないガスのプラズマの印加が可能となる。そのため、製造コストをあまり増加させずにエッチングレートの温度依存性を利用できる。

好ましくは、上記フロン系ガスはＣＦ₄である。

ＣＦ₄は単独で用いられた場合、フロン系のガスのなかでもエッチング能力が特に小さい。したがってかかる製造方法によれば、表面の薄膜をエッチングすることなく基板を加熱した後にエッチング工程を行うという目的を、より一層確実に果たすことができる。

好ましくは、上記第１の工程においてプラズマの印加に消費される電力は、上記第２の工程においてプラズマの印加に消費される電力よりも大きい。

上記電力は、プラズマ印加中に容易に変更できる。そして一般的に、プラズマ印加時の電力が大きい方が、基板の加熱はより早く進む。したがってかかる製造方法により、上記第１の工程における基板の加熱時間をより短縮でき、上記第１の工程と上記第２との工程の合計の処理時間が短縮される。

好ましくは、上記第１の工程におけるプラズマが発生する空間の圧力は、上記第２の工程におけるプラズマが発生する空間の圧力よりも高い。

上記圧力は、プラズマ印加中に容易に変更できる。そして一般的に、プラズマ印加時の圧力が高い方が、基板の加熱はより早く進む。したがってかかる製造方法により、上記第１の工程における基板の加熱時間をより短縮でき、上記第１の工程と上記第２との工程の合計の処理時間が短縮される。

また、上記目的を達成するために、本発明による半導体装置の製造方法は、基板表面に第１の薄膜と第２の薄膜が露出している場合において、上記基板を加熱して上記第２の薄膜のエッチングレートに対する上記第１の薄膜のエッチングレートの比を増加させる第１の工程と、上記第１の薄膜と上記第２の薄膜を同時にエッチングする第２の工程と、を含む。

基板を加熱すると一般的にエッチングレートは高まるが、その変動率は被エッチング材質により異なる。したがって、かかる製造方法により、上記第１の薄膜を除去するために所定の時間エッチングした場合における、第２の種類の薄膜のエッチング量を少なくできる。その結果、上記第２の薄膜に対するオーバーエッチングの弊害、例えば下地層のエッチング等を抑制できるため、これまではそれぞれ個別にエッチングしていた２種類の薄膜を同時にエッチングすることが可能になる。

また、上記目的を達成するために、本発明による半導体装置の製造方法は、基板表面に３種類以上の薄膜が露出している場合において、上記基板を加熱して、上記３種類以上の薄膜の内の１種類の薄膜のエッチングレートの、上記１種類の薄膜を除く２種類以上の薄膜のうちの少なくとも１種類の薄膜のエッチングレートに対する比を増加させる第１の工程と、上記３種類以上の薄膜を同時にエッチングする第２の工程と、を含む。

基板を加熱すると一般的にエッチングレートは高まるが、その変動率は被エッチング材質により異なる。したがって、かかる製造方法により、ある特定の種類の薄膜を除去するために所定の時間エッチングした場合における、他の種類の薄膜のエッチング量を少なくできる。その結果、上記他の薄膜に対するオーバーエッチングの弊害、例えば下地層のエッチング等を抑制でき、これまではそれぞれ個別にエッチングしていた３種類以上の薄膜を同時にエッチングすることが可能になる。

また、上記目的を達成するために本発明による半導体装置の製造装置は、表面に複数種の薄膜が露出している基板を、上記複数種の薄膜に対するエッチング能力をほぼ有しないガスのプラズマの印加により加熱する加熱手段と、上記複数種の薄膜の内の少なくとも１種類の薄膜をエッチングするエッチング手段とを有し、かつ、上記２つの手段による加熱工程とエッチング工程とを同一チャンバー内で連続的に行う。

かかる構成により、基板を加熱する手段による加熱工程と、基板表面に露出している薄膜をエッチング除去する手段によるエッチング工程とを、同一チャンバー内で連続的に実施できる。その結果、装置の増設等によるコストアップを起さずに、エッチングレートの温度依存性を利用することが可能となる。

以下、本発明に係る実施形態について、図面、及び表に基づいて説明する。本実施形態では、半導体装置として薄膜トランジスタ（以下、ＴＦＴと称する）で駆動されるアクティブマトリクス型液晶表示装置（以下、単に液晶表示装置と称する）を例として説明する。なお、各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。また、本発明を説明する際に不要なものについては記載を省いている。

図１は、液晶表示装置の中核的な部材である液晶表示パネルを構成する部材を概略的に示したものである。液晶表示パネルは、上下２枚の基板と、その基板間に狭持された液晶等からなる。そして、裏面（表示面の反対側）から図示しないバックライト等で光を照射されて画像を形成する。ＴＦＴ基板１０が下基板で対向基板２０が上基板である。対向基板２０上には、図示しないカラーフィルター等が形成されている。そして対向基板２０が表示面となる。

ＴＦＴ基板１０上には、液晶表示パネルの表示部分となる表示領域１００と、その周辺回路であるＸドライバ１０２、Ｙドライバ１０４等が形成されている。また、ＴＦＴ基板１０上には、上記周辺回路を囲むように、開口部１０６を有するシール材１０８が環状に形成されている。上下２枚の基板をシール材１０８で貼り合わせ、ＴＦＴ基板１０と対向基板２０、及びシール材１０８とで構成される空間に液晶を注入し、開口部１０６を封止して、その他若干の工程を実施することにより、液晶表示パネルが完成する。

ここで、上下２枚の基板を貼り合わせるときの位置合わせに用いるのが位置合わせマークである。ＴＦＴ基板１０には下側位置合わせマーク１１２が、そして対向基板２０には上側位置合わせマーク１１４が、それぞれ２つずつ形成されている。貼り合わせ時には、各々の位置合わせマークが対向する位置合わせマークと重なるようにカメラで制御して、上下２枚の基板の相対位置のずれを基準内に収めている。上記カメラはコントラストの差で目標（位置合わせマーク）を識別する。そして、位置合わせマーク周辺の酸化シリコン膜の表面は反射率が低い。したがってコントラストを高めるために、位置合わせマークの表面は充分な反射率を有することが必要とされ、反射率が低い場合は、反射率を高める処置が必要となる。本実施形態では上記処置を行っており、それについては後述する。

図２は、ＴＦＴ基板（以下、基板と称する）１０の概略図である。スイッチング用のＴＦＴ２０２で制御される画素電極２０６が、蓄積容量２０４と並列に接続されて、１つの画素領域となっている。画素領域がマトリクス状に形成されている領域が、表示領域１００である。表示領域１００の周囲には、遮光層として図示しないタングステン・シリコン合金膜が形成され、バックライトの光が表示面に漏れることを防止している。

スイッチング用のＴＦＴ２０２のゲート電極は、ゲート線２１０でＹドライバ１０４に接続されている。走査線２１２は、Ｘドライバ１０２と接続されており、蓄積容量の０電位側は、容量線２１４で接地されている。そしてＴＦＴ基板の形成過程において、各ゲート線２１０は、表示領域１００とＹドライバ１０４の間で、ヒューズ線２１６により電気的に接続されて、同電位にされている。同電位にする理由は、ＴＦＴの形成工程中にはＩ／Ｉ（イオンインプランテーション）等のチャージアップの原因となり得る工程があるので、その影響を防いで、ＴＦＴが破壊されるのを回避するためである。しかし、各ゲート線２１０を接続したままでは、液晶表示パネルは正常に動作しないため、ＴＦＴ基板１０の形成過程の最終段階で、ヒューズ線２１６を各々のゲート線２１０の間でカット（除去）する必要がある。このカットと、上述した位置合わせマーク上面の反射率向上のための、表面層の除去と、を同一工程でエッチング処理するのが本実施形態の目的である。以下、各部分について詳述する。

図３は、ゲート線２１０とヒューズ線２１６の接続部分の概略図である。３０２がヒューズ線カット穴（ヒューズ線切断個所）であり、フォトリソグラフィー法で後述する第２の層間絶縁膜を局所的に除去して形成されている。この部分のヒューズ線２１６をエッチングにより除去する工程に本発明が適用されている。ヒューズ線２１６とヒューズ線カット穴３０２が重なる領域がヒューズ線カット領域３０６であり、この領域のヒューズ線２１６をエッチング除去する。そして、斜線部分がヒューズ線両脇部分３０４で、後述する図４（ｂ）に示すようにヒューズ線カット穴３０２を形成することにより、タングステン・シリコン合金膜４０４が露出している。

図４（ａ）は、ヒューズ線カット穴３０２の図３のＡ−Ａ´線における断面図である。そして図４（ｂ）は、ヒューズ線カット穴３０２の図３のＢ−Ｂ´線における断面図である。図示するように、ヒューズ線カット穴３０２が形成される領域において、基板１０の上層には、下から順に遮光層たるタングステン・シリコン合金膜（以下、ＷＳｉ膜と称する）４０４、第１の層間絶縁膜４０６、ヒューズ線２１６、第２の層間絶縁膜４０８が形成されている。ヒューズ線２１６は多結晶シリコン膜（以下、Ｐｏｌｙ−Ｓｉ膜と称する）で形成されており、膜厚は約３５０ｎｍである。ＷＳｉ膜４０４は図１に示す表示領域１００の周囲に形成されており、液晶表示パネルの使用時に、上述したバックライトの光が表示面に漏れることを防止している。

基板１０の全面には第２の層間絶縁膜４０８が形成されているので、ヒューズ線２１６を切断する工程の前に、まず所定の範囲において第２の層間絶縁膜４０８をフォトリソグラフィー法で除去する。その場合、フォトリソグラフィー法は若干の合わせずれがあるので、ヒューズ線２１６を確実に切断するためには、図３に示すように線の幅よりも大きく（広く）第２の層間絶縁膜４０８を除去する必要がある。

第１の層間絶縁膜４０６と第２の層間絶縁膜４０８は、ともに酸化シリコンという共通の材質からなる。したがって、図３に示すヒューズ線両脇部分３０４では、上層の第２の層間絶縁膜４０８を除去するために充分なエッチングをすると第１の層間絶縁膜４０６もエッチングされ、図４（ｂ）に示すようにＷＳｉ膜４０４が露出してしまう。そして、Ｐｏｌｙ−Ｓｉ膜のエッチングに用いられるＣＦ₄ガスとＯ₂ガスの混合ガスのプラズマは、ＷＳｉ膜４０４をもエッチング可能なため、この状態でヒューズ線２１６をエッチングにより切断すると、ＷＳｉ膜４０４もエッチングしてしまうことになる。

この場合、垂直方向にのみエッチングが進み、ヒューズ線両脇部分３０４と略同面積の穴がＷＳｉ膜４０４に生じるだけならば、微小な穴なので問題はない。しかし、Ｐｏｌｙ−Ｓｉ膜や後述するＴｉＮ膜６０２（位置合わせマークの上層）を完全に除去するために充分な時間エッチングすると、ＷＳｉ膜４０４は横方向にもエッチングされて穴が拡大される。その拡大の程度が大きい場合、上述したバックライトの光が表示面に多量に漏れて、表示性能上問題となる。

次に、位置合わせマークについて詳述する。

図５は、下側位置合わせマーク１１２の拡大図である。上側位置合わせマーク１１４も同様の形状であり、双方のマークが重なるように、上述した上下２枚の基板を貼り合わせる。

図６は、下側位置合わせマーク１１２の図５のＣ−Ｃ´線における断面図である。図示すように、下側位置合わせマーク１１２は上層の窒化チタニウム膜（以下、ＴｉＮ膜と称する）６０２と下層のアルミニウム膜（以下、Ａｌ膜と称する）６０４の２層の薄膜で形成されている。２層である理由は、図示しない各素子間の配線層と同一工程で同時に形成するからである。膜厚は上層のＴｉＮ膜６０２が約１５０ｎｍ、下層のＡｌ膜６０４が約３５０ｎｍである。

しかし、この構成の位置合わせマークは実際には使用できないことが判明している。ＴｉＮ膜６０２は、位置合わせマーク周辺の酸化シリコン膜と同様に光をあまり反射しないので、コントラストが不足し、上下基板の位置合わせ時にカメラで位置確認できないからである。一方、Ａｌ膜６０４は光を良く反射する。したがって、貼り合わせを正確に行うためには、上層のＴｉＮ膜６０２を除去して、下側位置合わせマーク１１２の表面をＡｌ膜６０４にして、コントラストを高める必要がある。そしてＴｉＮ膜６０２は、ＣＦ₄ガスとＯ₂ガスの混合ガスでエッチング可能なため、製造コストの観点からは、上述したヒューズ線２１６と同一工程でエッチングすることが好ましい。つまり本実施形態で目指していることをまとめると、上述したＰｏｌｙ−Ｓｉ膜からなるヒューズ線２１６の切断と、下側位置合わせマーク１１２表面のＴｉＮ膜６０２のエッチング除去を、ＷＳｉ膜４０４をできる限りエッチングせずに、１回のフォトリソグラフィー工程で同時に行うことである。

ここで問題となるのは、ＴｉＮ膜６０２はエッチング残りが発生しやすいので、膜厚とエッチングレートから換算される時間に充分な余裕時間を加えたエッチング時間が必要となることである。しかし、エッチング時間を延ばすと上述したように、ＷＳｉ膜４０４に発生する穴が拡大されて表示不良を引き起こす。したがってヒューズ線２１６の切断とＴｉＮ膜６０２のエッチング除去を同時に行うためには、ＷＳｉ膜４０４のエッチングレートに対するＴｉＮ膜６０２のエッチングレートの比率を上げることが必要となる。そこで、本実施形態では、ＴｉＮ膜６０２の、基板加熱によるエッチングレートの変化（増加）率がＰｏｌｙ−Ｓｉ膜やＷＳｉ膜４０４の変化率と比較して非常に高いことを利用して、ＴｉＮ膜６０２とＰｏｌｙ−Ｓｉ膜を完全にエッチング除去し、かつ、ＷＳｉ膜４０４はできるかぎりエッチング量を抑えている。

なお、被エッチング膜の下層の膜について述べると、ＷＳｉ膜４０４の下層のＡｌ膜６０４と、Ｐｏｌｙ−Ｓｉ膜の下層の、酸化シリコンからなる第１の層間絶縁膜４０６は、ＣＦ₄ガスとＯ₂ガスの混合ガスではエッチングされない。

次に、本発明にかかる製造装置について説明する。図９は、本発明にかかる半導体製造装置である平行平板型反応性イオンエッチング装置の概略断面図である。基板の搬送機構は図示を省略している。真空チャンバー９０２内には、上部電極９０４と下部電極９０６が互いに略平行に配置されている。真空チャンバー９０２内にガスを導入し、両電極間に高周波を印加すると上記ガスがプラズマ化する。上述したように、導入するガス種により、基板表面に露出している複数の薄膜をエッチングすることもでき、又、基板の加熱のみをすることもできる。下部電極上にはプレート９０８があり、エッチング時、及び加熱時に、基板１０はプレートピン９１０で保持される。プレートピン９１０の先端は球面であり、基板１０と点接触することにより、基板の熱をプレートに伝えにくくしている。真空チャンバー９０２には２本のボンベが接続され、それぞれ独立して制御されている。すなわち、フロン系ガスの１種であるＣＦ₄ガスのボンベ９１２は、第１のマスフローメータ９１６及び第１の電磁弁９１８を介して真空チャンバー９０２に接続され、Ｏ₂ガスのボンベ９１４は、第２のマスフローメータ９２０及び第２の電磁弁９２２を介して真空チャンバー９０２に接続されている。上記２つの電磁弁は、制御部９３０により独立して制御されている。したがって、第１の電磁弁９１８を開いてＣＦ₄ガスのみを真空チャンバー９０２内に供給することもでき、あるいは双方の電磁弁を開いてＣＦ₄ガスとＯ₂ガスの混合ガスを真空チャンバー９０２内に供給することもできる。真空ポンプ９４０は、第３の電磁弁９４２を介して真空チャンバー９０２内のガスを当該エッチング装置の外部へ排出している。真空ポンプ９４０の吸引力は、圧力計９４４が測定する真空チャンバー９０２内の圧力が設定値と一致するように制御部９３０でコントロールされる。

そして本装置は、制御部９３０に内蔵されている記憶部９３２により、下記の２つのステップを連続して実施できる。まず、第１ステップでは、第１の電磁弁９１８のみを開き真空チャンバー９０２内にＣＦ₄ガスを供給し、上部電極９０４と下部電極９０６間に高周波を印加してプラズマを発生させ、基板１０を加熱する。次の第２ステップでは、上述した高周波の印加を維持し、第１の電磁弁９１８を開いたまま、第２の電磁弁９２２を開くことにより、真空チャンバー９０２内にＣＦ₄ガスとＯ₂ガスの混合ガスを供給し、基板１０の表面に露出している薄膜をエッチングする。第１ステップと第２ステップを連続して実施することにより、第１ステップの実施による総処理時間の増加を抑えつつ、基板の加熱により、複数の薄膜間のエッチングレート比が変更されることの効果を得ることができる。

なお、上記実施形態では基板の加熱をプラズマの印加のみで行ったが、プレートからの伝熱を併用して基板を加熱しても良い。他の条件の工程に切り替える時には、プレートを冷却する時間が必要になるが、１つの条件で多数の基板を連続して処理する場合には有利になり得る。そして併用する場合は、プレートピン９１０は用いずにプレートと基板を面接触させることが好ましい。その方が、伝熱効率が向上するからである。

図１０は、基板温度とエッチングガス種切り替えのタイミングとの関係を示したものである。まず第１の工程として、時刻Ｔ₀からＣＦ₄ガスのみのプラズマを印加して、基板の温度を所定の値まで上昇させる。チャンバー内圧力と供給電力を第２の工程での値に比べて高くして、基板温度をエッチング時に比べて高いレートで上昇させている。そして次に、時刻Ｔ₁でエッチングガスをＯ₂ガスとＣＦ₄ガスの混合ガスに切り替え、終点の時刻Ｔ₂までエッチングして被エッチング物を除去する（第２の工程）。時刻Ｔ₁、及び時刻Ｔ₂は、各々の処理（エッチング）条件ごとに定めて、制御部９３０に内蔵されている記録部９３２に記録してある。そして、処理（エッチング）条件に合わせて切り替える。

なお、本装置では実験で得た結果により時間で切り替え時を設定しているが、プレートピン等の基板に接触している部材に熱電対の端子等の測温手段を設けて、上記部材の温度が所定の値になったときにエッチングガスを切り替えることもできる。上記部材の温度は基板温度と相関を有するため、時間で制御するのと同じく、基板温度が所定の温度に達した時点でエッチングガスが切り替わることになる。

また、エッチング装置にはバッチ式と枚葉式があるが、本発明はどちらにも適用可能である。１回のフォトリソグラフィー工程で複数種の薄膜を同時にエッチングできるという効果は変わらないからである。

以下、上記装置を用いて得られた基板加熱温度とエッチングレートの関係と、その結果を基に定められた本実施形態におけるエッチング条件を記す。

図７は、基板加熱条件と基板温度の変化との関係を示す図である。後述する基板を載置するプレートの温度を１２０℃に保ち、プラズマを印加したときの基板温度の経時変化を図示したものである。エッチング装置を構成する部材からの伝熱を併用する理由は、加熱時間を短縮するためである。

現行エッチング条件は、Ｏ₂ガスとＣＦ₄ガスの混合ガスで基板表面の薄膜をエッチングしたときの基板温度の変化を測定したものである。つまり、後述する表１に記載した比較条件を１８０秒間継続したときの基板温度の変化を測定したものである。そしてプラズマ加熱条件は、後述する表１に記載した実施条件の第１ステップの条件を１８０秒間継続したときの基板温度の変化を測定したものである。プラズマはＣＦ₄ガスのみからなる。プラズマの印加に供給される電力は現行エッチング条件の２５０Ｗより高い３５０Ｗであり、チャンバー内圧力は現行エッチング条件の９３Ｐａより高い１７３Ｐａである。そしてプラズマ無しは、プラズマの印加無しに、１２０℃に保たれているプレートからの伝熱のみによる基板温度の変化を測定したものである。

プレート温度が同一でも、プラズマの印加により基板温度の上昇率が高まり、また、エッチングガスの供給量は同一であっても、圧力と電力を増加させることにより基板温度の上昇率が高まることが分かる。

図８は、基板温度とエッチングレートの関係を示す図である。基板を所定の温度まで上昇させた後、３０秒間ＣＦ₄ガスとＯ₂ガスの混合ガスによるプラズマを印加したときのエッチング量を記載している。ＴｉＮ膜６０２のエッチングレートは基板温度の影響を強く受けており、基板温度が６１℃から９８℃に上昇することにより、エッチング量は６ｎｍから１６５ｎｍと大きく（約２７倍）上昇する。一方、Ｐｏｌｙ−Ｓｉ膜、及びＷＳｉ膜４０４のエッチング量は２倍に満たない増加率である。

後述するように、ＷＳｉ膜４０４のオーバーエッチングによる弊害を抑制するために、ＷＳｉ膜４０４のエッチングレートに対するＴｉＮ膜６０２のエッチングレートの比ができるだけ高くなる条件でエッチングすべきである。したがって、基板温度が９８℃まで上昇する間はＯ₂ガスとＣＦ₄ガスの混合ガスを供給してエッチングを開始せずに、ＣＦ₄ガスのみを供給して、エッチングは極力せずに基板温度を上昇させた方がよいことが判る。

上記の結果から、本実施形態におけるエッチング条件を以下のように定める。まず、ＷＳｉ膜４０４の許容エッチング量を考える。上述したようにＷＳｉ膜４０４の膜厚は約２００ｎｍである。したがって、エッチング量（エッチングレートとエッチング時間の積）が２００ｎｍを超えると、ＷＳｉ膜４０４に生じた穴が横方向（基板の水平方向）に拡大される。上述したように、ＷＳｉ膜４０４はバックライトの光が表示面に漏れることを抑制する遮光層なので、上記横方向への拡大はできる限り抑制することが好ましい。そして、これまでの経験から、エッチング量が７００ｎｍまでは、横方向への拡大が表示性能に悪影響を与えないことが判明している。なお、ＷＳｉ膜４０４の下地は基板１０であり、ＷＳｉ膜４０４に比べ極めて厚いのでオーバーエッチングは許容される。一方で、ＴｉＮ膜６０２はエッチング残りが発生しやすく、エッチング残りを発生させないためには、膜厚とエッチングレートから換算される時間の最低でも２倍、好ましくは４倍のエッチング時間が必要なことが経験的に確かめられている。

これらの結果を基に定めた新しいエッチング条件（以下、実施条件と称する）を、比較のための従来のエッチング条件（以下、比較条件と称する）と共に、表１に示す。比較条件は基板の加熱のみを目的としたステップ（工程）は設けずに、最初からＣＦ₄ガスとＯ₂ガスの混合ガスで１５０秒間エッチングしている（ステップは１つである）。つまり、プレートからの伝熱により基板を加熱しつつエッチングしている。

それに対し実施条件、すなわち本実施形態の条件は２つのステップがあり、まず第１ステップでＣＦ₄ガスのみのプラズマを６０秒間印加している。上記３種類の薄膜に対するエッチング能力を殆んど有しないガスのプラズマの印加により、エッチングの直前に基板を加熱するためである。上記加熱により、上記３種類の薄膜の中のある特定の薄膜（ＴｉＮ膜６０２）のエッチングレートの、他の種類の薄膜のエッチングレートに対する比、が増加する。そして次に第２ステップで、上記３種類の薄膜に対するエッチング能力を有するＣＦ₄ガスとＯ₂ガスの混合ガスのプラズマを１０５秒間印加している。上記第１ステップの加熱により、比較条件に比べて、他の２種類の薄膜のエッチング量を抑えつつ、ＴｉＮ膜６０２をエッチング除去できる。なお、上記第１ステップは基板温度をより早く上昇させるために、チャンバー内圧力、及び供給電力を増加させている。

実施条件は、比較条件に比べて下記のような効果が得られる。

まず、ＷＳｉ膜４０４が約６６０ｎｍまでエッチングされる時間のプラズマ処理を行った場合の、ＴｉＮ膜６０２のエッチング量を、実施条件と比較条件を比べると下記のようになる。（上述したようにＷＳｉ膜４０４に対しては、約７００ｎｍエッチングされる時間のプラズマ処理を行える。）
比較条件：ＴｉＮ＝９３ｎｍ、Ｐｏｌｙ−Ｓｉ＝１３２５ｎｍ、ＷＳｉ＝６６０ｎｍ
実施条件：ＴｉＮ＝５８９ｎｍ、Ｐｏｌｙ−Ｓｉ＝１４４５ｎｍ、ＷＳｉ＝６５６ｎｍ
比較条件では、ＷＳｉ膜４０４のエッチング量を６６０ｎｍまでに抑えた場合、ＴｉＮ膜６０２は（初期の１５０ｎｍの膜厚に対し）６０パーセント程度しかエッチングできず、位置合わせマークの上層のＴｉＮ膜６０２を完全には除去できない。一方実施条件では、ＴｉＮ膜６０２を初期の１５０ｎｍの膜厚に対して４倍近くエッチングでき、エッチング残りの発生を充分に抑制できる。

次に、ＴｉＮ膜６０２を約６００ｎｍまでエッチングされる時間のプラズマ処理を行った場合の、ＷＳｉ膜４０４のエッチング量を、実施条件と比較条件を比べると下記のようになる。
比較条件：ＴｉＮ＝６０４ｎｍ、Ｐｏｌｙ−Ｓｉ＝８６１０ｎｍ、ＷＳｉ＝４３００ｎｍ
実施条件：ＴｉＮ＝５８９ｎｍ、Ｐｏｌｙ−Ｓｉ＝１４４５ｎｍ、ＷＳｉ＝６５６ｎｍ
比較条件では、ＴｉＮ膜６０２を約６００ｎｍまでエッチングした場合、ＷＳｉ膜４０４は４３００ｎｍエッチングされる。これはＷＳｉ膜４０４の穴が、図４に示す第１の層間絶縁膜４０６、及び第２の層間絶縁膜４０８に形成された穴に比べて１６μｍ以上拡大される事となり、表示性能に悪影響を及ぼし得る。一方実施条件では、ＴｉＮ膜６０２を約６００ｎｍエッチング可能な時間プラズマを印加しても、ＷＳｉ膜４０４のエッチング量は６６０ｎｍに留まる。これはＷＳｉ膜４０４の穴を同様に約０．９μｍ拡大するが、その程度なら表示面に漏れる光は少なく、表示性能に悪影響を及ぼさない。

このように、本発明により、表示性能に悪影響を及ぼさずに、ＴｉＮ膜６０２除去工程とヒューズ線カット工程を同時に実施でき、生産性が向上する。

なお、本実施形態ではプラズマの印加による基板の加熱時の圧力と供給電力の双方を、その後のエッチング時の圧力や供給電力と比較して高くしたが、どちらか一方のみ高くても、あるいは双方とも同一でも、本発明は実施可能である。さらに、上記加熱時の圧力と供給電力のどちらか一方、あるいは双方が、その後のエッチング時の圧力や供給電力よりも低くても、本発明は実施可能である。

また、本実施形態では、基板温度の加熱時間を短縮するためにプレートからの伝熱を併用したが、プラズマの印加のみで加熱しても本発明は実施可能である。

また、本実施形態では、フロン系ガスとしてＣＦ₄ガスを用いたが、他のフロン系ガス、例えばＳＦ₆やＣＨＦ₃を用いても本発明は実施可能である。

さらに、エッチングの対象となる薄膜の種類によっては、フロン系ガスとＯ₂ガスの組み合わせではなく、全く別のガスを用いても本発明は実施可能である。

（変形例）
上記の第１の実施形態では、３種類の薄膜を同時にエッチングする場合において、基板の加熱によるエッチングレートの上昇率が薄膜の形成材料によって異なることを利用していたが、１種類の薄膜をエッチングする工程にも本発明は適用可能である。

図１１（ａ）〜（ｄ）は本発明の変形例を示す工程断面図である。ＴＦＴ基板上に形成したＴｉＮ膜の一部をフォトリソグラフィー法により選択的に除去して配線を形成する工程を示したものである。まず図１１（ａ）に示すように、基板１１０２上にＴＦＴ素子１１０４を形成する。そして、基板全面に層間膜１１０６を形成後、所定の個所にコンタクトホール１１０８を形成し、さらに基板全面にＴｉＮ膜１１１０を形成する。そしてＴｉＮ膜１１１０からなる配線が必要とされる部分にレジスト膜１１１２を形成する。次に図１１（ｂ）に示すように、基板全面にＣＦ₄ガスのプラズマを印加して、基板温度を上昇させる（加熱工程）。次に図１１（ｃ）に示すように、基板全面にＣＦ₄ガスとＯ₂ガスの混合ガスのプラズマを印加して、レジスト膜１１１２で覆われていない領域のＴｉＮ膜１１１０をエッチング除去する（エッチング工程）。そして最後に、図１１（ｄ）に示すように、レジスト膜１１１２を除去する。これで、ＴｉＮ膜１１１０からなる配線が形成される。

図８に示すように、ＴｉＮ膜のエッチングレートは基板温度の影響を強く受ける。例えば基板温度が６１℃から９８℃に上昇すると、エッチングレートは約２７倍上昇する。したがって、基板の加熱と基板上に形成された薄膜のエッチングを同一チャンバー内で連続的に行える場合には、ＴｉＮ膜のみをエッチングする工程に本発明を適用しても、総処理時間を削減できるという効果が得られる。

液晶表示パネルを構成する部材を概略的に示す図。ＴＦＴ基板の概略を示す図。ゲート線とヒューズ線の接続部分の概略図。ヒューズ線カット穴の断面図。下側位置合わせマークの拡大図。下側位置合わせマークの断面図。基板加熱条件と基板温度の変化との関係を示す図。基板温度とエッチングレートの関係を示す図。本発明にかかる半導体製造装置の概略断面図。基板温度とエッチングガス種切り替えのタイミングとの関係を示す図。変形例の概略を示す工程断面図。

符号の説明

１０…ＴＦＴ基板、２０…対向基板、１００…表示領域、１０２…Ｘドライバ、１０４…Ｙドライバ、１０６…開口部、１０８…シール材、１１２…下側位置合わせマーク、１１４…上側位置合わせマーク、２０２…スイッチング用のＴＦＴ、２０４…蓄積容量、２０６…画素電極、２１０…ゲート線、２１２…走査線、２１４…容量線、２１６…ヒューズ線、３０２…ヒューズ線カット穴、３０４…ヒューズ線両脇部分、３０６…ヒューズ線カット領域、４０４…ＷＳｉ膜、４０６…第１の層間絶縁膜、４０８…第２の層間絶縁膜、６０２…ＴｉＮ膜、６０４…Ａｌ膜、９０２…真空チャンバー、９０４…上部電極、９０６…下部電極、９０８…プレート、９１０…プレートピン、９１２…ＣＦ₄ガスのボンベ、９１４…Ｏ₂ガスのボンベ、９１６…第１のマスフローメータ、９１８…第１の電磁弁、９２０…第２のマスフローメータ、９２２…第２の電磁弁、９３０…制御部、９３２…記憶部、９４０…真空ポンプ、９４２…第３の電磁弁、９４４…圧力計、１１０２…基板、１１０４…ＴＦＴ素子、１１０６…層間膜、１１０８…コンタクトホール、１１１０…ＴｉＮ膜、１１１２…レジスト膜。

Claims

ＴＦＴ基板と対向基板とが貼り合わされてなる液晶パネルの製造方法において、
ＷＳｉ膜からなる遮光層と、前記遮光層の上層に配置されるとともに複数のゲート線間を接続し、且つ多結晶シリコンからなるヒューズ線と、前記対向基板との貼り合せる際の位置合わせに用いられるとともにＡｌ膜及びＴｉＮ膜の積層膜からなる位置合わせマークと、が表面に露出した前記ＴＦＴ基板に対し、前記ヒューズ線を切断するとともに前記位置合わせマークにおける前記ＴｉＮ膜を除去するエッチング工程を有し、
前記エッチング工程は、ＣＦ _４、又はＣＦ _４を主成分とするガスのプラズマの印加により前記ＴＦＴ基板を加熱することで、前記ＴｉＮ膜のエッチングレートの、前記ＷＳｉ膜又は前記ヒューズ線を構成する多結晶シリコンのエッチングレートに対する比を増加させる第１の工程と、
前記ヒューズ線及び前記ＴｉＮ膜を前記ＣＦ _４、又はＣＦ _４を主成分とするガスにＯ _２ガス又はＯ _２ガスを主成分とするガスを混合したガスのプラズマの印加によりエッチングする第２の工程と、を含むことを特徴とする液晶パネルの製造方法。