JP4726499B2

JP4726499B2 - Control device for voltage-driven semiconductor switching element

Info

Publication number: JP4726499B2
Application number: JP2005008710A
Authority: JP
Inventors: 健志高尾
Original assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Current assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date: 2005-01-17
Filing date: 2005-01-17
Publication date: 2011-07-20
Anticipated expiration: 2025-01-17
Also published as: JP2006197763A

Description

本発明は、直列接続された電圧駆動型半導体スイッチング素子の制御装置に関する。 The present invention relates to a control device for voltage-driven semiconductor switching elements connected in series.

周知の通り、電圧駆動型半導体スイッチング素子、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、電鉄車両用や産業用のインバータ、無停電電源装置におけるインバータ等の電力変換装置に用いられており、３相交流を直流変換する電力変換装置では、３相のブリッジを構成している６つのアームそれぞれに、通常は主回路を構成するよう複数個が直列に接続されている。そして、各ＩＧＢＴの制御は、ホトカプラ等を介して入力された制御入力に基づき動作するゲート駆動回路を備えた制御装置によって行われる。 As is well known, voltage-driven semiconductor switching elements, such as insulated gate bipolar transistors (IGBTs), are used in power converters such as inverters for electric vehicles and industrial use, and inverters in uninterruptible power supplies. In a power converter that converts DC to DC, a plurality of the arms that normally form a three-phase bridge are normally connected in series to form a main circuit. Each IGBT is controlled by a control device including a gate drive circuit that operates based on a control input input via a photocoupler or the like.

こうした電力変換装置におけるＩＧＢＴの制御装置には、分圧抵抗を用いてゲート駆動回路の電源を主回路から給電し、回路の小型化を図ったものがある（例えば、非特許文献１参照）。そして、この非特許文献１に示された第１の従来技術のものは、ブリッジの各アームが、図５に示す構成となっている。 Among the IGBT control devices in such a power converter, there is one in which a power supply of a gate drive circuit is supplied from a main circuit using a voltage dividing resistor to reduce the size of the circuit (for example, see Non-Patent Document 1). In the first prior art shown in Non-Patent Document 1, each arm of the bridge has the configuration shown in FIG.

すなわち、図５において、１は主回路を構成するＩＧＢＴであり、２はＩＧＢＴ１のゲートドライブ回路であり、３，４はＩＧＢＴ１に並列に設けられたゲートドライブ回路２の電源を構成する直列接続された分圧抵抗とコンデンサである。またゲートドライブ回路２は、信号増幅器５と、コンデンサ４の両極間に接続され電圧を安定化して信号増幅器５に電力を供給する自動電圧調整器（ＡＶＲ）６とで構成され、信号増幅器５には、図示しない制御信号源からオン、オフの光信号Ｓが入力端７に入力され、信号増幅器５からは、ＩＧＢＴ１のゲートにゲート信号が出力され、ＩＧＢＴ１のオン、オフの動作が制御される。 That is, in FIG. 5, 1 is an IGBT constituting the main circuit, 2 is a gate drive circuit of the IGBT 1, and 3 and 4 are connected in series constituting the power source of the gate drive circuit 2 provided in parallel to the IGBT 1. A voltage dividing resistor and a capacitor. The gate drive circuit 2 includes a signal amplifier 5 and an automatic voltage regulator (AVR) 6 connected between both electrodes of the capacitor 4 to stabilize the voltage and supply power to the signal amplifier 5. The on / off optical signal S is input to the input terminal 7 from a control signal source (not shown), the gate signal is output from the signal amplifier 5 to the gate of the IGBT 1, and the on / off operation of the IGBT 1 is controlled. .

なお、ＩＧＢＴ１のコレクタとエミッタには、コレクタにカソード、エミッタにアノードを接続するようにしてダイオード８が逆並列に接続されており、さらに、スナバコンデンサ９とスナバ抵抗１０を直列接続してなるスナバ回路１１が接続されている。また、ＶｇｅはＩＧＢＴ１のゲート、エミッタ間電圧、Ｖｑはエミッタ、コレクタ間電圧（素子電圧）であり、ｉｃはコンデンサ４を流れる電流、Ｖｃはコンデンサ４の端子電圧である。 A diode 8 is connected in antiparallel to the collector and emitter of the IGBT 1 so that the cathode is connected to the collector and the anode is connected to the emitter, and a snubber capacitor 9 and a snubber resistor 10 are connected in series. A circuit 11 is connected. Further, Vge is a gate-emitter voltage of the IGBT 1, Vq is an emitter-collector voltage (element voltage), ic is a current flowing through the capacitor 4, and Vc is a terminal voltage of the capacitor 4.

そして、ゲートドライブ回路２の電源では、直列接続されたＩＧＢＴ１の漏れ電流のばらつきによる素子電圧分担不平衡を抑制するために、ＩＧＢＴ１と並列に分圧抵抗３を設け、ＩＧＢＴ１がオフしている期間に流れる電流をコンデンサ４に蓄えて平滑を行い、さらに、ＡＶＲ６でコンデンサ４に蓄えられたエネルギをゲート駆動に必要な電流、電圧に変換し、ゲートドライブ回路２に供給するようになっている。ゲートドライブ回路２によるＩＧＢＴ１のゲート駆動には、数Ｗ程度の電力を必要とするにすぎないために、分圧抵抗３を通常流れる数１０ｍＡ程度の電流であっても、ＩＧＢＴ１のゲートを駆動することができる。 The power source of the gate drive circuit 2 is provided with a voltage dividing resistor 3 in parallel with the IGBT 1 to suppress the device voltage sharing imbalance due to the variation in leakage current of the IGBTs 1 connected in series, and the IGBT 1 is turned off. The current flowing in the capacitor 4 is stored in the capacitor 4 for smoothing, and the energy stored in the capacitor 4 by the AVR 6 is converted into a current and voltage required for gate driving and supplied to the gate drive circuit 2. The gate drive of the IGBT 1 by the gate drive circuit 2 requires only about several watts of power, and therefore the gate of the IGBT 1 is driven even with a current of about several tens mA that normally flows through the voltage dividing resistor 3. be able to.

しかしながら、上記の回路では、次のような問題がある。１つは、インバータでは、パルスオフ時に、個々のＩＧＢＴ１に中間電圧であるＥｄｃ／[（ＩＧＢＴの直列数）×２]の電圧が印加されるが、このような状態においてもゲートドライブ回路２がＩＧＢＴ１のゲート駆動に必要な電力を供給可能なように、分圧抵抗３の抵抗値を選定しなければならない。このため、インバータ運転時（ＩＧＢＴ１がスイッチングしている時）には、ゲート駆動に必要な電力以上の電力が分圧抵抗３を介してコンデンサ４に供給されるため、コンデンサ４の端子電圧Ｖｃが上昇し、コンデンサ４やゲートドライブ回路２が過電圧破壊する虞が生じる。 However, the above circuit has the following problems. First, in the inverter, at the time of pulse-off, a voltage of Edc / [(number of IGBTs in series) × 2], which is an intermediate voltage, is applied to each IGBT 1. Even in such a state, the gate drive circuit 2 is connected to the IGBT 1. The resistance value of the voltage dividing resistor 3 must be selected so that the power required for driving the gate can be supplied. For this reason, during inverter operation (when the IGBT 1 is switching), more power than that required for gate drive is supplied to the capacitor 4 via the voltage dividing resistor 3, so that the terminal voltage Vc of the capacitor 4 is As a result, the capacitor 4 and the gate drive circuit 2 may be destroyed by overvoltage.

こうしたゲートドライブ回路２の電源を構成するコンデンサ４や、ゲートドライブ回路２が過電圧破壊してしまう虞をなくすために、電源のコンデンサ４の端子電圧Ｖｃが破壊電圧に至らないように監視する過電圧検出器を、コンデンサの端子間に設けるようにしたものがある。（例えば、特許文献１参照）。そして、この特許文献１に示された第２の従来技術のものは、同様に、ブリッジの各アームが、図６に示す構成となっている。なお、第１の従来技術と同一部位には同符号を付して示す。 In order to eliminate the possibility that the capacitor 4 constituting the power source of the gate drive circuit 2 and the gate drive circuit 2 will be destroyed by overvoltage, overvoltage detection is performed so that the terminal voltage Vc of the capacitor 4 of the power source does not reach the breakdown voltage. Some devices are provided between the terminals of the capacitor. (For example, refer to Patent Document 1). And the thing of the 2nd prior art shown by this patent document 1 similarly has the structure which each arm of a bridge | bridging shows in FIG. The same parts as those in the first prior art are denoted by the same reference numerals.

すなわち、図６において、１２はＩＧＢＴ１のゲート駆動回路であり、１３はＩＧＢＴ１に並列に設けられたゲート駆動回路１２の電源回路で、電源回路１３は直列接続された分圧抵抗１４、ダイオード１５、コンデンサ１６と、コンデンサ１６の端子間に接続され端子電圧Ｖｃ１を監視する過電圧検出器１７と、直列接続されているダイオード１５とコンデンサ１６に対し並列に接続された直列接続状態の放電抵抗１８、スイッチ１９とにより構成され、スイッチ１９は過電圧検出器１７によって開閉動作が制御され、常時は開状態になっている。 That is, in FIG. 6, 12 is a gate drive circuit of the IGBT 1, 13 is a power supply circuit of the gate drive circuit 12 provided in parallel to the IGBT 1, and the power supply circuit 13 includes a voltage dividing resistor 14, a diode 15, Capacitor 16, overvoltage detector 17 connected between terminals of capacitor 16 and monitoring terminal voltage Vc1, series-connected diode 15 and discharge resistor 18 in series connected in parallel to capacitor 16, switch 19, the switch 19 is controlled to be opened and closed by the overvoltage detector 17, and is always open.

さらに、ゲート駆動回路１２は、電源回路１３のコンデンサ１６の端子電圧Ｖｃ１を他の直流電圧に変換するＤＣ／ＤＣコンバータ２０から電力の供給を受け、また入力端７には、図示しない制御信号源からオン、オフの光信号Ｓが入力される。そして、ゲート駆動回路１２からは、ＩＧＢＴ１のゲートにゲート信号が出力され、ＩＧＢＴ１のオン、オフの動作が制御される。なお、ＩＧＢＴ１のコレクタ、エミッタ間には、ダイオード８が接続されている。なおまた、ＶＲ２は放電抵抗１８の端子電圧である。 Further, the gate drive circuit 12 is supplied with power from a DC / DC converter 20 that converts the terminal voltage Vc1 of the capacitor 16 of the power supply circuit 13 into another DC voltage, and a control signal source (not shown) is connected to the input terminal 7. The on / off optical signal S is input from. A gate signal is output from the gate drive circuit 12 to the gate of the IGBT 1 to control the on / off operation of the IGBT 1. A diode 8 is connected between the collector and emitter of the IGBT 1. VR2 is a terminal voltage of the discharge resistor 18.

このように構成されたものでは、ＩＧＢＴ１がオフ動作している期間に、分圧抵抗１４とダイオード１５を介してコンデンサ１６が充電される。そして、コンデンサ１６に充電された電荷は、ＤＣ／ＤＣコンバータ２０において、ゲート駆動回路１２が行うＩＧＢＴ１のゲート駆動動作に必要な電流、電圧に変換され、これによってＩＧＢＴ１のゲート駆動が実行される。また、分圧抵抗１４については、直列接続されている各ＩＧＢＴ１のそれぞれの電圧分担を均等にするために必要な電流を流すと共に、インバータがパルスオフしている時にＩＧＢＴ１に印加される電圧である中間電圧のＥｄｃ／[（ＩＧＢＴの直列数）×２]において、ゲート駆動回路１２のゲート駆動動作に必要な電力が供給可能であるような抵抗値に設定される。 With this configuration, the capacitor 16 is charged via the voltage dividing resistor 14 and the diode 15 during the period in which the IGBT 1 is in the OFF operation. Then, the electric charge charged in the capacitor 16 is converted into a current and voltage necessary for the gate driving operation of the IGBT 1 performed by the gate driving circuit 12 in the DC / DC converter 20, whereby the gate driving of the IGBT 1 is executed. In addition, for the voltage dividing resistor 14, a current necessary for equalizing the voltage sharing of each of the IGBTs 1 connected in series flows, and an intermediate voltage that is applied to the IGBT 1 when the inverter is pulsed off. At the voltage Edc / [(number of IGBTs in series) × 2], the resistance value is set such that power necessary for the gate driving operation of the gate driving circuit 12 can be supplied.

よって、インバータのパルスオフ時に、分圧抵抗１４を介してコンデンサ１６に供給される電流Ｉｏｆｆは、
Ｉｏｆｆ＝{ Ｅｄｃ／[（ＩＧＢＴの直列数）×２−Ｖｃ１] }／Ｒ１ ‥‥（１）式
但し、Ｖｃ１：コンデンサ１６の端子電圧
Ｒ１：分圧抵抗１４の抵抗値
になる。 Therefore, when the inverter is turned off, the current Ioff supplied to the capacitor 16 via the voltage dividing resistor 14 is
Ioff = {Edc / [(number of IGBTs in series) × 2-Vc1]} / R1 (1) where Vc1: terminal voltage of the capacitor 16
R1: The resistance value of the voltage dividing resistor 14 is obtained.

また、インバータ運転時に、分圧抵抗１４を介してコンデンサ１６に供給される電流Ｉｏｎは、
Ｉｏｎ＝{ Ｅｄｃ／[（ＩＧＢＴの直列数）−Ｖｃ１] }／Ｒ１×Ｄ ‥‥（２）式
但し、Ｄ：ＩＧＢＴのオン、オフのデューティ比、Ｄ＝０．５
になる。 Further, during the inverter operation, the current Ion supplied to the capacitor 16 via the voltage dividing resistor 14 is
Ion = {Edc / [(the number of IGBTs in series) −Vc1]} / R1 × D (2) where D: IGBT on / off duty ratio, D = 0.5
become.

すなわち、上記（１）式と（２）式とから、インバータ運転時には、パルスオフ時に比べて、約２倍の電流が分圧抵抗１４を介してコンデンサ１６に供給されることになり、その結果、コンデンサ１６の端子電圧Ｖｃ１が上昇して過電圧となる。そのため、過電圧検出器１７によってコンデンサ１６の端子電圧Ｖｃ１を監視し、その値が予め設定した設定電圧値Ｖａ以上になったら、スイッチ１９を閉動作させ、放電抵抗１８を回路に投入する。このとき、放電抵抗１８の電圧ＶＲ２が設定電圧値Ｖａ以下となるように放電抵抗１８の抵抗値を選んでおくことによって、コンデンサ１６への充電は停止する。 That is, from the above formulas (1) and (2), when the inverter is operated, about twice as much current is supplied to the capacitor 16 through the voltage dividing resistor 14 as compared with the time when the pulse is turned off. The terminal voltage Vc1 of the capacitor 16 rises and becomes overvoltage. For this reason, the terminal voltage Vc1 of the capacitor 16 is monitored by the overvoltage detector 17, and when the value becomes equal to or higher than a preset voltage value Va, the switch 19 is closed and the discharge resistor 18 is inserted into the circuit. At this time, the charging of the capacitor 16 is stopped by selecting the resistance value of the discharge resistor 18 so that the voltage VR2 of the discharge resistor 18 is equal to or lower than the set voltage value Va.

つまり、放電抵抗１８の回路への投入によって充電は停止されると共に、ダイオード１５によりコンデンサ１６に蓄えられた電荷は放電抵抗１８を介して放電することがなく、不必要な充放電が行われない。その後、コンデンサ１６の端子電圧Ｖｃ１が低下したらスイッチ１９を開動作させ、放電抵抗１８を開放して再びコンデンサ１６の充電を開始する。 In other words, charging is stopped by charging the discharge resistor 18 into the circuit, and the charge stored in the capacitor 16 by the diode 15 is not discharged through the discharge resistor 18, so that unnecessary charging / discharging is not performed. . Thereafter, when the terminal voltage Vc1 of the capacitor 16 decreases, the switch 19 is opened, the discharge resistor 18 is opened, and charging of the capacitor 16 is started again.

しかし、上記のような構成では、次のような問題が考えられる。すなわち、コンデンサ１６が過電圧になった時にスイッチ１９を閉動作させるので、過電圧の抑制の目的は果たすものの、分圧抵抗１４にはパルスオフ時の２倍の電流が流れることになり、このため分圧抵抗１４の抵抗容量は大きなものでなくてはならず、ＩＧＢＴ１の分圧抵抗としては必要以上の耐電力量を有するものでなければならない回路構成になってしまう。 However, the following problems can be considered in the above configuration. That is, when the capacitor 16 becomes overvoltage, the switch 19 is closed, so that although the purpose of suppressing overvoltage is achieved, a current twice as large as that at the time of pulse-off flows through the voltage dividing resistor 14. The resistance capacity of the resistor 14 must be large, resulting in a circuit configuration that must have a power withstand capability higher than necessary as a voltage dividing resistor of the IGBT 1.

また、図５に示す第１の従来技術においては、直列接続するＩＧＢＴ１間の電圧を均一化するために、スナバコンデンサ９とスナバ抵抗１０とによるスナバ回路１１を使用している。こうしたものでは、ＩＧＢＴ１間の電圧を均一化するためスナバ抵抗１０の抵抗値を小さくすることや、スナバコンデンサ９の静電容量を大きくすることが行われるが、これらは均一化の役割を果たすものの、一方では回路の大型化、損失の増加という問題が生じる。こうしたスナバ回路１１を小型化する問題に対しては、さらに別の提案がある。（例えば、特許文献２参照）。そして、この特許文献２に示された第３の従来技術のものは、直列接続された複数個の電圧駆動型半導体スイッチング素子と、電圧駆動型半導体スイッチング素子の主端子間にそれぞれ並列接続された分圧抵抗回路と、電圧駆動型半導体素子をオンオフするために電圧駆動型半導体スイッチング素子のゲート端子にゲート信号を供給するゲート駆動回路とからなる半導体スイッチ回路において、分圧抵抗回路それぞれの合成抵抗値をゲート信号に基づいて変化させ、簡単な回路で素子間の電圧を均一化するもので、同様に分圧抵抗を有する第２の従来技術の回路にも適用可能である。 In the first prior art shown in FIG. 5, a snubber circuit 11 including a snubber capacitor 9 and a snubber resistor 10 is used to equalize the voltage between the IGBTs 1 connected in series. In such a case, the resistance value of the snubber resistor 10 is reduced in order to make the voltage between the IGBTs 1 uniform, and the capacitance of the snubber capacitor 9 is increased. On the other hand, problems such as an increase in circuit size and an increase in loss occur. There is yet another proposal for the problem of downsizing the snubber circuit 11. (For example, refer to Patent Document 2). The third prior art disclosed in Patent Document 2 is connected in parallel between a plurality of voltage-driven semiconductor switching elements connected in series and the main terminals of the voltage-driven semiconductor switching elements. In a semiconductor switch circuit including a voltage dividing resistor circuit and a gate driving circuit that supplies a gate signal to the gate terminal of the voltage driven semiconductor switching element to turn on and off the voltage driven semiconductor element, the combined resistance of each of the voltage dividing resistor circuits The value is changed based on the gate signal, and the voltage between the elements is made uniform with a simple circuit. Similarly, the second prior art circuit having a voltage dividing resistor can be applied.

しかし、第３の従来技術のものでは、分圧抵抗回路の合成抵抗値をゲート信号に基づいて変化させるので、直列接続の電圧駆動型半導体スイッチング素子間にゲート信号によらない電圧アンバランスが生じた場合、電圧駆動型半導体スイッチング素子やこれに並列接続されたダイオードのオフ時の漏れ電流による電圧アンバランスが改善されることはない。 However, in the third prior art, since the combined resistance value of the voltage dividing resistor circuit is changed based on the gate signal, a voltage imbalance that does not depend on the gate signal occurs between the voltage-driven semiconductor switching elements connected in series. In this case, the voltage imbalance due to the leakage current when the voltage-driven semiconductor switching element or the diode connected in parallel with the voltage-driven semiconductor switching element is OFF is not improved.

以下、第３の従来技術の電圧駆動型半導体スイッチング素子が２つ直列接続されている２レベルインバータの１相分の回路要部を示す図７を用い、ゲート信号によらない電圧アンバランスについて説明する。すなわち、図７において、２１ａ，２１ｂはブリッジの上アームと下アームであり、上アーム２１ａは、直列接続した２つの電圧駆動型半導体スイッチング素子１ａ１，１ａ２によって主回路が構成され、下アーム２１ｂは、同じく直列接続した２つの電圧駆動型半導体スイッチング素子１ｂ１，１ｂ２によって主回路が構成されている。 Hereinafter, the voltage imbalance not depending on the gate signal will be described with reference to FIG. 7 showing a circuit main part for one phase of a two-level inverter in which two voltage-driven semiconductor switching elements of the third prior art are connected in series. To do. That is, in FIG. 7, reference numerals 21a and 21b denote an upper arm and a lower arm of the bridge. The upper arm 21a has a main circuit constituted by two voltage-driven semiconductor switching elements 1a1 and 1a2 connected in series, and the lower arm 21b Similarly, a main circuit is constituted by two voltage-driven semiconductor switching elements 1b1 and 1b2 connected in series.

また、２２ａ１，２２ａ２，２２ｂ１，２２ｂ２は各電圧駆動型半導体スイッチング素子１ａ１，１ａ２，１ｂ１，１ｂ２のゲート駆動回路であり、２３ａ１，２３ａ２，２３ｂ１，２３ｂ２は各電圧駆動型半導体スイッチング素子１ａ１，１ａ２，１ｂ１，１ｂ２のエミッタ、コレクタ間に並列に接続された分圧抵抗回路を構成する分圧抵抗である。なお、分圧抵抗回路を構成する他の素子は省略してある。さらに、２４ａ１，２４ａ２，２４ｂ１，２４ｂ２は同じく各エミッタ、コレクタ間に、エミッタにアノード、コレクタにカソードを接続するようにして逆並列に接続されたダイオードであり、Ｅｄは電源電圧である。 Reference numerals 22a1, 22a2, 22b1, and 22b2 denote gate drive circuits for the voltage-driven semiconductor switching elements 1a1, 1a2, 1b1, and 1b2. Reference numerals 23a1, 23a2, 23b1, and 23b2 denote voltage-driven semiconductor switching elements 1a1, 1a2, and 1b2, respectively. This is a voltage dividing resistor constituting a voltage dividing resistor circuit connected in parallel between the emitter and collector of 1b1 and 1b2. The other elements constituting the voltage dividing resistor circuit are omitted. Further, 24a1, 24a2, 24b1, and 24b2 are diodes connected in reverse parallel between the emitters and collectors so that the anode is connected to the emitter and the cathode is connected to the collector, and Ed is the power supply voltage.

そして、このように構成された回路における各電圧駆動型半導体スイッチング素子１ａ１，１ａ２，１ｂ１，１ｂ２に対するオンオフ指令Ｓａ，Ｓｂ、電圧駆動型半導体スイッチング素子１ａ１，１ａ２及びダイオード２４ｂ１，２４ｂ２を流れる負荷電流Ｌ、エミッタ、コレクタ間の素子電圧Ｖｑａ，Ｖｑｂの概略は、図８に示す通りとなっている。また図８において、上アーム２１ａの電圧駆動型半導体スイッチング素子１ａ１，１ａ２が、Ｔ１のタイミングでターンオフ動作をする際に、一方の電圧駆動型半導体スイッチング素子１ａ１が他方の電圧駆動型半導体スイッチング素子１ａ２よりも早いタイミングでオフした時の各部の波形は、図９に示す通りとなる。 Then, on / off commands Sa and Sb for the voltage-driven semiconductor switching elements 1a1, 1a2, 1b1, and 1b2 in the circuit configured as described above, the load current L that flows through the voltage-driven semiconductor switching elements 1a1, 1a2, and the diodes 24b1, 24b2. The outline of the device voltages Vqa and Vqb between the emitter and the collector is as shown in FIG. In FIG. 8, when the voltage-driven semiconductor switching elements 1a1 and 1a2 of the upper arm 21a are turned off at the timing T1, one voltage-driven semiconductor switching element 1a1 is switched to the other voltage-driven semiconductor switching element 1a2. The waveform of each part when it is turned off at an earlier timing is as shown in FIG.

すなわち、図９において、モードＴａ１はスイッチング過渡状態の期間を示し、モードＴａ２はスイッチング過渡状態から定常状態に移行する期間を示していて、各期間の各部の波形を見ると、モードＴａ１の期間では、一方の電圧駆動型半導体スイッチング素子１ａ１が先にターンオフ動作を開始しても、この開始時点よりΔｔの期間の間は、他方の電圧駆動型半導体スイッチング素子１ａ２は未だオン状態にあることから、一方の電圧駆動型半導体スイッチング素子１ａ１の素子電圧Ｖｑａ１のみが上昇し、２つの電圧駆動型半導体素子１ａ１，１ａ２間で電圧のアンバランスが生じる。なお、図中のＶｇｅａ１，Ｖｇｅａ２は、電圧駆動型半導体スイッチング素子１ａ１，１ａ２のゲート電圧を示す。 That is, in FIG. 9, the mode Ta1 indicates the period of the switching transient state, the mode Ta2 indicates the period of transition from the switching transient state to the steady state, and the waveform of each part in each period shows the mode Ta1 period. Even if one of the voltage-driven semiconductor switching elements 1a1 starts the turn-off operation first, the other voltage-driven semiconductor switching element 1a2 is still in the ON state for the period of Δt from this start time. Only the element voltage Vqa1 of one voltage-driven semiconductor switching element 1a1 rises and voltage imbalance occurs between the two voltage-driven semiconductor elements 1a1 and 1a2. In the figure, Vgea1 and Vgea2 indicate gate voltages of the voltage-driven semiconductor switching elements 1a1 and 1a2.

また、スイッチング過渡状態を過ぎ定常状態に移行するモードＴａ２の期間における電圧駆動型半導体スイッチング素子１ａ１，１ａ２の素子電流Ｉｃａ１，Ｉｃａ２であるテイル電流に差があり、その差が大きく、電流のアンバランスが大きい状態であると、テイル電流が少ない方の一方の電圧駆動型半導体スイッチング素子１ａ１の素子電圧Ｖｑａ１をより上昇させてしまう。 Further, there is a difference in the tail currents that are the element currents Ica1 and Ica2 of the voltage-driven semiconductor switching elements 1a1 and 1a2 in the period of the mode Ta2 that passes the switching transient state and transitions to the steady state. Is larger, the device voltage Vqa1 of one voltage-driven semiconductor switching device 1a1 having a smaller tail current is further increased.

さらに、図１０は下アーム２１ｂの電圧駆動型半導体スイッチング素子１ｂ１，１ｂ２が、オン状態からオフ状態に移行する際の各部の波形を示すもので、電流は下アーム２１ｂ側のダイオード２４ｂ１，２４ｂ２を流れているので、電圧駆動型半導体スイッチング素子１ｂ１，１ｂ２に対するオンオフ指令Ｓａ，Ｓｂのオフ指令Ｓｂでは電圧駆動型半導体スイッチング素子１ｂ１，１ｂ２の素子電圧Ｖｑｂ１，Ｖｑｂ２は上昇せず、上アーム２１ａ側の電圧駆動型半導体スイッチング素子１ａ１，１ａ２がオン状態になることによって素子電圧Ｖｑｂ１，Ｖｑｂ２は上昇を始める。 Further, FIG. 10 shows the waveforms of the respective parts when the voltage-driven semiconductor switching elements 1b1 and 1b2 of the lower arm 21b shift from the on state to the off state. The current flows through the diodes 24b1 and 24b2 on the lower arm 21b side. Therefore, the element voltages Vqb1 and Vqb2 of the voltage-driven semiconductor switching elements 1b1 and 1b2 do not increase with the off-command Sb of the on / off commands Sa and Sb for the voltage-driven semiconductor switching elements 1b1 and 1b2, and the upper arm 21a side As voltage-driven semiconductor switching elements 1a1 and 1a2 are turned on, element voltages Vqb1 and Vqb2 start to rise.

また、上記と同様に、スイッチング過渡状態の期間をモードＴｂ１とし、スイッチング過渡状態から定常状態に移行する期間をモードＴｂ２としたとき、モードＴｂ２ではダイオード２４ｂ１，２４ｂ２のダイオード電流Ｉｄｂ１，Ｉｄｂ２であるリカバリテイル電流のアンバランスが大きいと、リカバリテイル電流の少ないダイオード２４ｂ１の素子電圧Ｖｑｂ１をより上昇させてしまう。 Similarly to the above, when the period of the switching transient state is mode Tb1 and the period of transition from the switching transient state to the steady state is mode Tb2, the recovery of the diode currents Idb1 and Idb2 of the diodes 24b1 and 24b2 in the mode Tb2 If the tail current imbalance is large, the element voltage Vqb1 of the diode 24b1 having a small recovery tail current is further increased.

よって、第３の従来の技術の方式では、分圧抵抗回路の合成抵抗値の変化期間を設定するにあたり、図９では電圧駆動型半導体スイッチング素子１ａ１，１ａ２，１ｂ１，１ｂ２の上下アーム２１ａ，２１ｂのデッドタイム期間ｔｄ１程度とするのに対し、図９では電圧駆動型半導体スイッチング素子１ａ１，１ａ２，１ｂ１，１ｂ２の上下アーム２１ａ，２１ｂのデッドタイム期間ｔｄ２に、電流値により変化するリカバリテイル期間（図１０のモードＴｂ１）とダイオードの素子特性によるアンバランス制定時間（図１０のモードＴｂ２）を考慮した時間をゲート信号に基づいて変化させなければならないので、時間設定が難しく、ゲート信号に基づき変化させた場合は、電圧アンバランスが改善される前に合成抵抗値の変化を停止してしまう可能性がある。 Therefore, in the third prior art method, when setting the change period of the combined resistance value of the voltage dividing resistor circuit, the upper and lower arms 21a, 21b of the voltage driven semiconductor switching elements 1a1, 1a2, 1b1, 1b2 are set in FIG. 9 is about the dead time period td1 of FIG. 9, while in FIG. 9, the recovery tail period (which varies depending on the current value) during the dead time period td2 of the upper and lower arms 21a, 21b of the voltage driven semiconductor switching elements 1a1, 1a2, 1b1, 1b2. Since the time considering the unbalance establishment time (mode Tb2 in FIG. 10) based on the mode Tb1) in FIG. 10 and the element characteristics of the diode must be changed based on the gate signal, the time setting is difficult, and the time changes based on the gate signal. If this happens, stop the change in the combined resistance value before the voltage imbalance is improved. There is a possibility that the Mau.

さらに、合成抵抗値が電圧駆動型半導体スイッチング素子１ａ１，１ａ２，１ｂ１，１ｂ２のターンオフ期間の途中で高くなることは、電圧駆動型半導体スイッチング素子１ａ１，１ａ２，１ｂ１，１ｂ２や、ダイオード２４ａ１，２４ａ２，２４ｂ１，２４ｂ２の漏れ電流のばらつきによる電圧アンバランスが生じた場合、この時には電圧アンバランスを改善することができない。
平成１１年電気学会全国大会発表論文１００９「ＩＧＢＴ変換器用ゲート電源の主回路給電方式」上田茂太、森和久、伊予谷隆二著特開２００２−２８１７３７号公報特開２００３−１８９５９０号公報 Furthermore, the increase in the combined resistance value during the turn-off period of the voltage-driven semiconductor switching elements 1a1, 1a2, 1b1, 1b2 means that the voltage-driven semiconductor switching elements 1a1, 1a2, 1b1, 1b2 and the diodes 24a1, 24a2, When voltage imbalance occurs due to variations in leakage currents 24b1 and 24b2, voltage imbalance cannot be improved at this time.
1999 Annual Conference of the Institute of Electrical Engineers of Japan 1009 "The main circuit power supply system of the gate power supply for IGBT converter" by Ueda Shigeta, Mori Kazuhisa and Iyoya Ryuji JP 2002-281737 A JP 2003-189590 A

上記のような状況に鑑みて本発明はなされたもので、その目的とするところは、直列接続された主回路の電圧駆動型半導体スイッチング素子に並列な分圧抵抗値を可変としたゲート駆動回路を有する電圧駆動型半導体スイッチング素子の制御装置で、時間制約を受けることなく、より確実に半導体スイッチング素子間における素子電圧のアンバランスを抑制することができ、さらに抵抗ロスを低減することができる制御装置を提供することにある。 The present invention has been made in view of the above situation, and an object of the present invention is to provide a gate drive circuit in which a voltage dividing resistance value is variable in parallel with a voltage-driven semiconductor switching element of a main circuit connected in series. A voltage-driven semiconductor switching device control device having a control that can more reliably suppress device voltage unbalance between semiconductor switching devices without being restricted by time, and can further reduce resistance loss. To provide an apparatus.

本発明の電圧駆動型半導体スイッチング素子の制御装置は、
直列接続されて主回路を構成する複数の電圧駆動型半導体スイッチング素子と、該電圧駆動型半導体スイッチング素子のゲートにゲート信号を供給するゲート駆動回路と、前記電圧駆動型半導体スイッチング素子の端子間に逆並列に接続されたダイオードと、前記電圧駆動型半導体スイッチング素子の端子間に並列接続された分圧抵抗回路を備えた電圧駆動型半導体スイッチング素子の制御装置において、
前記分圧抵抗回路には、前記電圧駆動型半導体スイッチング素子の端子間に、分圧抵抗、直列接続された抵抗及びスイッチ、前記電圧駆動型半導体スイッチング素子の素子電圧を検出し前記スイッチを制御する過電圧検出器がそれぞれ並列に接続されていることを特徴とするものであり、
さらに、前記過電圧検出器が、前記電圧駆動型半導体スイッチング素子の端子間の電圧が予め設定した所定電圧以上となった時に、前記抵抗を前記分圧抵抗回路に投入するよう前記スイッチを制御することを特徴とするものである。 The control device for the voltage-driven semiconductor switching element of the present invention comprises:
A plurality of voltage-driven semiconductor switching elements that are connected in series to form a main circuit, a gate drive circuit that supplies a gate signal to the gate of the voltage-driven semiconductor switching element, and a terminal of the voltage-driven semiconductor switching element In a voltage-driven semiconductor switching element control device comprising a diode connected in antiparallel and a voltage dividing resistor circuit connected in parallel between terminals of the voltage-driven semiconductor switching element,
In the voltage dividing resistor circuit, a voltage dividing resistor, a resistor and a switch connected in series between terminals of the voltage driven semiconductor switching element, an element voltage of the voltage driven semiconductor switching element is detected, and the switch is controlled. The overvoltage detectors are each connected in parallel,
Further, the overvoltage detector controls the switch so that the resistor is inserted into the voltage dividing resistor circuit when the voltage between the terminals of the voltage-driven semiconductor switching element becomes equal to or higher than a predetermined voltage set in advance. It is characterized by.

以上の説明から明らかなように、本発明によれば、
電圧駆動型半導体スイッチング素子の制御装置で、時間制約を受けることなく、より確実に半導体スイッチング素子間の素子電圧のアンバランスを抑制することができ、さらに抵抗ロスを低減することができる等の効果を奏する。
As is clear from the above description, according to the present invention ,
The voltage- driven semiconductor switching element control device can more reliably suppress the device voltage unbalance between the semiconductor switching elements without being restricted by time, and can further reduce the resistance loss. Play.

以下本発明の実施の形態を、図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.

先ず第１の実施形態を、図１に示す要部の回路構成図により説明する。なお、図１は３相交流を直流変換する電力変換装置の主回路を構成する３相ブリッジの同様に構成された６つの上下アームの１つにおける回路構成図である。 First, a first embodiment will be described with reference to a circuit configuration diagram of a main part shown in FIG. FIG. 1 is a circuit configuration diagram of one of six upper and lower arms configured in the same manner as a three-phase bridge that constitutes a main circuit of a power converter that converts a three-phase alternating current into a direct current.

図１において、３１は電圧駆動型半導体スイッチング素子の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）であり、ブリッジのアームを直列に複数個を接続することによって主回路を構成している。３２はＩＧＢＴ３１の制御装置を構成するゲート駆動回路であり、３３は、ＩＧＢＴ３１のコレクタ、エミッタ間に並列に設けられたゲート駆動回路３２の自己給電式に構成した電源回路で、電源回路３３は、順に直列接続された第１の分圧抵抗３４、第２の分圧抵抗３５、第１のダイオード３６、コンデンサ３７と、コンデンサ３７の端子間に接続され端子電圧Ｖｃ０を監視する過電圧検出器３８と、第２の分圧抵抗３５に対して並列に接続されたスイッチ３９とにより構成されている。そして、スイッチ３９は過電圧検出器３８によって開閉動作（オンオフ動作）が制御されるようになっており、常時は閉状態（オン状態）となっている。 In FIG. 1, reference numeral 31 denotes an insulated gate bipolar transistor (IGBT) of a voltage-driven semiconductor switching element, which constitutes a main circuit by connecting a plurality of bridge arms in series. 32 is a gate drive circuit constituting the control device of the IGBT 31, 33 is a power supply circuit configured in a self-feeding manner of the gate drive circuit 32 provided in parallel between the collector and emitter of the IGBT 31, A first voltage dividing resistor 34, a second voltage dividing resistor 35, a first diode 36, a capacitor 37, and an overvoltage detector 38 that are connected between the terminals of the capacitor 37 and monitor the terminal voltage Vc0. The switch 39 is connected in parallel to the second voltage dividing resistor 35. The switch 39 is controlled in its opening / closing operation (ON / OFF operation) by the overvoltage detector 38, and is normally closed (ON state).

さらに、ゲート駆動回路３２は、電源回路３３のコンデンサ３７の端子電圧Ｖｃ０を他の直流電圧に変換するＤＣ／ＤＣコンバータ４０から電力の供給を受け、また入力端４１には、図示しない制御信号源からホトカプラを介してオン、オフの光信号Ｓが入力されるようになっている。そして、ゲート駆動回路３２からは、オン、オフの光信号Ｓに基づくゲート信号がＩＧＢＴ３１のゲートに出力され、ＩＧＢＴ３１のオン、オフの動作が制御される。なお、ＩＧＢＴ３１のコレクタ、エミッタ間には、コレクタにカソード、エミッタにアノードを接続するようにして逆並列に第２のダイオード４２が接続されている。なおまた、Ｖｑ０はＩＧＢＴ３１のコレクタ、エミッタ間の素子電圧である。 Further, the gate drive circuit 32 is supplied with power from a DC / DC converter 40 that converts the terminal voltage Vc0 of the capacitor 37 of the power supply circuit 33 into another DC voltage, and a control signal source (not shown) is connected to the input terminal 41. An on / off optical signal S is input from the through a photocoupler. The gate drive circuit 32 outputs a gate signal based on the on / off optical signal S to the gate of the IGBT 31 to control the on / off operation of the IGBT 31. A second diode 42 is connected in reverse parallel between the collector and emitter of the IGBT 31 so that the cathode is connected to the collector and the anode is connected to the emitter. Vq0 is an element voltage between the collector and emitter of the IGBT 31.

そして、このように構成されたものでは、常時はスイッチ３９が閉状態となっているので、第１の分圧抵抗３４と第１のダイオード３６を介してコンデンサ３７が充電される。そして、コンデンサ３７に充電された電荷は、ＤＣ／ＤＣコンバータ４０において、ゲート駆動回路３２が行うＩＧＢＴ３１のゲート駆動動作に必要な電流、電圧に変換され、この電流電圧が供給されることによってゲート駆動回路３２が作動し、ＩＧＢＴ３１のゲート駆動が実行されるようになっている。なお、第１の分圧抵抗３４は、アームを構成する直列接続されている各ＩＧＢＴ３１のそれぞれの電圧分担を均等にするために必要な電流を流すと共に、インバータがパルスオフしている時にＩＧＢＴ３１に印加される中間電圧で、ゲート駆動回路３２のゲート駆動動作に必要な電力が供給可能であるような抵抗値に設定されている。 In such a configuration, since the switch 39 is normally closed, the capacitor 37 is charged via the first voltage dividing resistor 34 and the first diode 36. Then, the charge charged in the capacitor 37 is converted into current and voltage necessary for the gate drive operation of the IGBT 31 performed by the gate drive circuit 32 in the DC / DC converter 40, and gate drive is performed by supplying this current voltage. The circuit 32 operates and the gate drive of the IGBT 31 is executed. The first voltage dividing resistor 34 supplies a current necessary for equalizing the voltage sharing of the serially connected IGBTs 31 constituting the arm, and is applied to the IGBT 31 when the inverter is pulsed off. The resistance value is set such that the power necessary for the gate drive operation of the gate drive circuit 32 can be supplied with the intermediate voltage.

また、過電圧検出器３８は、コンデンサ３７の端子電圧Ｖｃ０を監視し、端子電圧Ｖｃ０の値が予め設定した所定のオフ電圧値Ｖｃｘ以上となったことを検知すると、スイッチ３９を開状態（オフ状態）となるように制御する。スイッチ３９が開状態になることにより、第２の分圧抵抗３５が電源回路３３に投入され、電源回路３３の分圧抵抗回路は、（第１の分圧抵抗３４＋第２の分圧抵抗３５）を備えることになる。そして、第２の分圧抵抗３５の抵抗値を、回路へ投入することによりコンデンサ３７の端子電圧Ｖｃ０が、前記した所定のオフ電圧値Ｖｃｘより低くなるよう選定しておくことによって、コンデンサ３７への充電が抑制される。また第１のダイオード３６が設けられていることにより、コンデンサ３７に充電された電荷の逆流は阻止される。 Further, the overvoltage detector 38 monitors the terminal voltage Vc0 of the capacitor 37. When the overvoltage detector 38 detects that the value of the terminal voltage Vc0 is equal to or higher than a predetermined off voltage value Vcx set in advance, the overvoltage detector 38 opens the switch 39 (off state). ). When the switch 39 is opened, the second voltage dividing resistor 35 is input to the power supply circuit 33, and the voltage dividing resistor circuit of the power supply circuit 33 is (first voltage dividing resistor 34 + second voltage dividing resistor 35). ). Then, by applying the resistance value of the second voltage dividing resistor 35 to the circuit, the terminal voltage Vc0 of the capacitor 37 is selected so as to be lower than the predetermined off-voltage value Vcx. Charging is suppressed. Further, since the first diode 36 is provided, the backflow of the charge charged in the capacitor 37 is prevented.

その後、コンデンサ３７の端子電圧Ｖｃ０が低下し、予め設定した所定のオン電圧値Ｖｃｙ以下になると、これを過電圧検出器３８が検知してスイッチ３９を制御し、スイッチ３９を閉状態（オン状態）とする。これにより第２の分圧抵抗３５は短絡され、電源回路３３から切り離された状態となり、再び、第１の分圧抵抗３４と第１のダイオード３６を介してコンデンサ３７への充電が開始される。 Thereafter, when the terminal voltage Vc0 of the capacitor 37 decreases and becomes equal to or lower than a predetermined on-voltage value Vcy set in advance, this is detected by the overvoltage detector 38 to control the switch 39, and the switch 39 is closed (on state). And As a result, the second voltage dividing resistor 35 is short-circuited and disconnected from the power supply circuit 33, and charging of the capacitor 37 is started again via the first voltage dividing resistor 34 and the first diode 36. .

よって、インバータのパルスオフ時に第１の分圧抵抗３４を介してコンデンサ３７に供給される電流Ｉｏｆｆは、
Ｉｏｆｆ＝{ Ｅｄｃ／[（ＩＧＢＴの直列数）×２−Ｖｃ０] }／Ｒ０１
‥‥（３）式
但し、Ｒ０１：第１の分圧抵抗３４の抵抗値
になり、前記した第２の従来技術で示した（１）式と同形の式となる。 Therefore, the current Ioff supplied to the capacitor 37 via the first voltage dividing resistor 34 at the time of pulse-off of the inverter is
Ioff = {Edc / [(the number of IGBTs in series) × 2-Vc0]} / R01
Equation (3) where R01 is the resistance value of the first voltage dividing resistor 34, and is the same shape as Equation (1) shown in the second prior art.

一方、インバータ運転時に、（第１の分圧抵抗３４＋第２の分圧抵抗３５）を介してコンデンサ３７に供給される電流Ｉｏｎは、
Ｉｏｎ＝{ Ｅｄｃ／[（ＩＧＢＴの直列数）−Ｖｃ０] }／（Ｒ０１＋Ｒ０２）×Ｄ
‥‥（４）式
但し、Ｄ：ＩＧＢＴのオン、オフのデューティ比、Ｄ＝０．５
Ｒ０２：第２の分圧抵抗３５の抵抗値
になる。 On the other hand, during the inverter operation, the current Ion supplied to the capacitor 37 via the (first voltage dividing resistor 34 + second voltage dividing resistor 35) is:
Ion = {Edc / [(the number of IGBTs in series) −Vc0]} / (R01 + R02) × D
Equation (4) where D: IGBT on / off duty ratio, D = 0.5
R02: The resistance value of the second voltage dividing resistor 35 is obtained.

ここで、計算し易いように、仮に、［Ｅｄｃ／（ＩＧＢＴの直列数）］>>Ｖｃ０とした場合、Ｒ０１＝Ｒ０２とすれば、インバータ運転時に（第１の分圧抵抗３４＋第２の分圧抵抗３５）を介してコンデンサ３７に供給される電流Ｉｏｎは、パルスオフ時に第１の分圧抵抗３４を介してコンデンサ３７に供給される電流Ｉｏｆｆと同じになり、コンデンサ３７の端子電圧Ｖｃ０は、インバータ運転時とパルスオフ時とで同じ電圧となる。 Here, for easy calculation, if [Edc / (the number of IGBTs in series)] >> Vc0, if R01 = R02, then when the inverter is operating (first voltage dividing resistor 34 + second dividing voltage). The current Ion supplied to the capacitor 37 via the voltage resistor 35) is the same as the current Ioff supplied to the capacitor 37 via the first voltage dividing resistor 34 at the time of pulse-off, and the terminal voltage Vc0 of the capacitor 37 is The voltage is the same during inverter operation and pulse off.

また、第１の分圧抵抗３４を流れる電流も、パルスオフ時もインバータ運転時も同じであることより、前記した第２の従来技術ではパルスオフ時の約２倍の電流がインバータ運転時に流れていたことからすると、第１の分圧抵抗３４の耐電力容量は、従来の１／４でよいことになり、第２の分圧抵抗３５の耐電力容量も第１の分圧抵抗３４と同じでよいことになる。なお、第２の分圧抵抗３５で消費する電流と前記した第２の従来技術における放電抵抗で消費する電流は同じになるので、両者の大きさに変化はなく、結果的には、第１の分圧抵抗３４の大きさは、耐電力容量が少なくてすむ分の大きさだけ低減することができる。 In addition, since the current flowing through the first voltage dividing resistor 34 is the same during the pulse-off and the inverter operation, in the second prior art described above, approximately twice the current during the pulse-off flowed during the inverter operation. Therefore, the withstand power capacity of the first voltage dividing resistor 34 may be ¼ that of the conventional voltage dividing resistor 34, and the withstand power capacity of the second voltage dividing resistor 35 is the same as that of the first voltage dividing resistor 34. It will be good. Since the current consumed by the second voltage dividing resistor 35 and the current consumed by the discharge resistor in the second prior art are the same, there is no change in the magnitude of both, and as a result, the first The size of the voltage dividing resistor 34 can be reduced by an amount that requires less power withstanding capacity.

次に第２の実施形態を、図２乃至図４により説明する。図２は電圧駆動型半導体スイッチング素子が２つ直列接続されている２レベルインバータの１相分の回路要部を示す回路構成図であり、図３は電圧駆動型半導体スイッチング素子に対するオンオフ指令、負荷電流Ｌ、素子電圧の概略を示す図であり、図４は電圧駆動型半導体スイッチング素子が、オン状態からオフ状態に移行する際の各部の波形を示す波形図である。 Next, a second embodiment will be described with reference to FIGS. FIG. 2 is a circuit configuration diagram showing a main part of a circuit for one phase of a two-level inverter in which two voltage-driven semiconductor switching elements are connected in series. FIG. 3 shows an on / off command and load for the voltage-driven semiconductor switching element. FIG. 4 is a schematic diagram showing current L and device voltage, and FIG. 4 is a waveform diagram showing waveforms of respective parts when the voltage-driven semiconductor switching device shifts from an on state to an off state.

図２乃至図４において、５１ａ，５１ｂはブリッジの上アームと下アームであり、上アーム５１ａは、直列接続した２つの電圧駆動型半導体スイッチング素子のＩＧＢＴ３１ａ１，３１ａ２によって主回路が構成され、下アーム５１ｂは、同じく直列接続した２つの電圧駆動型半導体スイッチング素子のＩＧＢＴ３１ｂ１，３１ｂ２によって主回路が構成されている。また、５２ａ１，５２ａ２，５２ｂ１，５２ｂ２は各ＩＧＢＴ３１ａ１，３１ａ２，３１ｂ１，３１ｂ２のゲート駆動回路であり、５３ａ１，５３ａ２，５３ｂ１，５３ｂ２は各ＩＧＢＴ３１ａ１，３１ａ２，３１ｂ１，３１ｂ２のエミッタ、コレクタ間に並列に接続された分圧抵抗回路である。 2 to 4, reference numerals 51a and 51b denote an upper arm and a lower arm of the bridge. The upper arm 51a has a main circuit constituted by two voltage-driven semiconductor switching elements IGBTs 31a1 and 31a2 connected in series. The main circuit 51b is composed of two voltage-driven semiconductor switching elements IGBTs 31b1 and 31b2 that are also connected in series. 52a1, 52a2, 52b1, 52b2 are gate drive circuits for the IGBTs 31a1, 31a2, 31b1, 31b2, and 53a1, 53a2, 53b1, 53b2 are connected in parallel between the emitters and collectors of the IGBTs 31a1, 31a2, 31b1, 31b2. This is a divided resistor circuit.

各分圧抵抗回路５３ａ１，５３ａ２，５３ｂ１，５３ｂ２はＩＧＢＴ３１ａ１，３１ａ２，３１ｂ１，３１ｂ２のコレクタ、エミッタ間に並列接続された分圧抵抗５４ａ１，５４ａ２，５４ｂ１，５４ｂ２を備え、また直列接続された例えばトランジスタ等の半導体素子によりなるスイッチ５５ａ１，５５ａ２，５５ｂ１，５５ｂ２と抵抗５６ａ１，５６ａ２，５６ｂ１，５６ｂ２を備え、さらにＩＧＢＴ３１ａ１，３１ａ２，３１ｂ１，３１ｂ２のコレクタ、エミッタ間の素子電圧Ｖｑａ１，Ｖｑａ２，Ｖｑｂ１，Ｖｑｂ２を検出、監視する過電圧検出器５７ａ１，５７ａ２，５７ｂ１，５７ｂ２を備えて構成されている。そして、スイッチ５５ａ１，５５ａ２，５５ｂ１，５５ｂ２は過電圧検出器５７ａ１，５７ａ２，５７ｂ１，５７ｂ２によって開閉動作（オンオフ動作）が制御されるようになっており、常時は開状態（オフ状態）となっている。 Each of the voltage dividing resistor circuits 53a1, 53a2, 53b1, and 53b2 includes voltage dividing resistors 54a1, 54a2, 54b1, and 54b2 connected in parallel between the collectors and emitters of the IGBTs 31a1, 31a2, 31b1, and 31b2. Switches 55a1, 55a2, 55b1, and 55b2 and resistors 56a1, 56a2, 56b1, and 56b2 made of semiconductor elements, and the like. Overvoltage detectors 57a1, 57a2, 57b1, and 57b2 for detection and monitoring are provided. The switches 55a1, 55a2, 55b1, and 55b2 are controlled to be opened and closed (on / off operation) by the overvoltage detectors 57a1, 57a2, 57b1, and 57b2, and are always in an open state (off state). .

また、５８ａ１，５８ａ２，５８ｂ１，５８ｂ２は、ゲート駆動回路５２ａ１，５２ａ２，５２ｂ１，５２ｂ２の入力端で、ここに図示しない制御信号源からホトカプラを介してオン、オフの光信号Ｓが入力されるようになっており、ゲート駆動回路５２ａ１，５２ａ２，５２ｂ１，５２ｂ２からは、オン、オフの光信号Ｓに基づくゲート信号がＩＧＢＴ３１ａ１，３１ａ２，３１ｂ１，３１ｂ２のゲートに出力され、ＩＧＢＴ３１ａ１，３１ａ２，３１ｂ１，３１ｂ２のオン、オフの動作が制御される。なお、ＩＧＢＴ３１ａ１，３１ａ２，３１ｂ１，３１ｂ２のコレクタ、エミッタ間には、コレクタにカソード、エミッタにアノードを接続するようにして、逆並列にダイオード５９ａ１，５９ａ２，５９ｂ１，５９ｂ２が接続されている。また、Ｅｄは電源電圧である。 58a1, 58a2, 58b1, and 58b2 are input terminals of the gate drive circuits 52a1, 52a2, 52b1, and 52b2, and an on / off optical signal S is input from a control signal source (not shown) through a photocoupler. From the gate drive circuits 52a1, 52a2, 52b1, 52b2, gate signals based on the on / off optical signal S are output to the gates of the IGBTs 31a1, 31a2, 31b1, 31b2, and the IGBTs 31a1, 31a2, 31b1, 31b2 ON / OFF operation is controlled. Diodes 59a1, 59a2, 59b1, and 59b2 are connected in antiparallel between the collectors and emitters of the IGBTs 31a1, 31a2, 31b1, and 31b2, with the cathode connected to the collector and the anode connected to the emitter. Ed is a power supply voltage.

そして、常時はスイッチ５５ａ１，５５ａ２，５５ｂ１，５５ｂ２が開状態となっているので、ＩＧＢＴ３１ａ１，３１ａ２，３１ｂ１，３１ｂ２のコレクタ、エミッタ間に接続された分圧抵抗回路５３ａ１，５３ａ２，５３ｂ１，５３ｂ２では、分圧抵抗５４ａ１，５４ａ２，５４ｂ１，５４ｂ２のみが有効に働くことになる。 Since the switches 55a1, 55a2, 55b1, 55b2 are normally open, the voltage dividing resistor circuits 53a1, 53a2, 53b1, 53b2 connected between the collectors and emitters of the IGBTs 31a1, 31a2, 31b1, 31b2 Only the voltage dividing resistors 54a1, 54a2, 54b1, and 54b2 work effectively.

また、ＩＧＢＴ３１ａ１，３１ａ２，３１ｂ１，３１ｂ２のコレクタ、エミッタ間の素子電圧Ｖｑａ１，Ｖｑａ２，Ｖｑｂ１，Ｖｑｂ２を監視している過電圧検出器５７ａ１，５７ａ２，５７ｂ１，５７ｂ２では、端子電圧、すなわち素子電圧Ｖｑａ１，Ｖｑａ２，Ｖｑｂ１，Ｖｑｂ２の値が予め設定した所定のオン電圧値Ｖｑｙ以上となったことを検知すると、スイッチ５５ａ１，５５ａ２，５５ｂ１，５５ｂ２を閉状態（オン状態）となるように制御する。 In the overvoltage detectors 57a1, 57a2, 57b1, and 57b2 that monitor the device voltages Vqa1, Vqa2, Vqb1, and Vqb2 between the collectors and emitters of the IGBTs 31a1, 31a2, 31b1, and 31b2, the terminal voltages , that is, the device voltages Vqa1, Vqa2 , Vqb1 and Vqb2 are controlled so that the switches 55a1, 55a2, 55b1 and 55b2 are closed (ON state) when it is detected that the values of Vqb1 and Vqb2 are equal to or higher than a predetermined ON voltage value Vqy.

これにより、スイッチ５５ａ１，５５ａ２，５５ｂ１，５５ｂ２が、開状態から閉状態になることによって、抵抗５６ａ１，５６ａ２，５６ｂ１，５６ｂ２が分圧抵抗５４ａ１，５４ａ２，５４ｂ１，５４ｂ２に並列に接続され、分圧抵抗回路５３ａ１，５３ａ２，５３ｂ１，５３ｂ２の回路抵抗は、分圧抵抗５４ａ１，５４ａ２，５４ｂ１，５４ｂ２と抵抗５６ａ１，５６ａ２，５６ｂ１，５６ｂ２を並列に合成したものとなる。なお、過電圧検出器５７ａ１，５７ａ２，５７ｂ１，５７ｂ２は、端子電圧、すなわち素子電圧Ｖｑａ１，Ｖｑａ２，Ｖｑｂ１，Ｖｑｂ２の値が予め設定した所定のオフ電圧値Ｖｑｘ以下となったことを検知すると、スイッチ５５ａ１，５５ａ２，５５ｂ１，５５ｂ２を開状態（オフ状態）となるように制御するようになっている。
As a result, the switches 55a1, 55a2, 55b1, and 55b2 are changed from the open state to the closed state, so that the resistors 56a1, 56a2, 56b1, and 56b2 are connected in parallel to the voltage dividing resistors 54a1, 54a2, 54b1, and 54b2. The circuit resistances of the resistor circuits 53a1, 53a2, 53b1, and 53b2 are obtained by combining the voltage dividing resistors 54a1, 54a2, 54b1, and 54b2 and the resistors 56a1, 56a2, 56b1, and 56b2 in parallel. When the overvoltage detectors 57a1, 57a2, 57b1, and 57b2 detect that the terminal voltage , that is, the values of the element voltages Vqa1, Vqa2, Vqb1, and Vqb2 are equal to or lower than a predetermined off-voltage value Vqx set in advance, the switch 55a1 , 55a2, 55b1, and 55b2 are controlled to be in an open state (off state).

また、このように構成されたものでは、ＩＧＢＴ３１ａ１，３１ａ２，３１ｂ１，３１ｂ２に対するオンオフ指令Ｓａ，Ｓｂ、ＩＧＢＴ３１ａ１，３１ａ２，３１ｂ１，３１ｂ２及びダイオード５９ａ１，５９ａ２，５９ｂ１，５９ｂ２を流れる負荷電流Ｌａ，Ｌｂ、コレクタ、エミッタ間の素子電圧Ｖｑａ１，Ｖｑａ２，Ｖｑｂ１，Ｖｑｂ２の概略は、図３に示す通りとなっている。 Further, in the above configuration, on / off commands Sa and Sb for the IGBTs 31a1, 31a2, 31b1, and 31b2, IGBTs 31a1, 31a2, 31b1, and 31b2, load currents La and Lb that flow through the diodes 59a1, 59a2, 59b1, and 59b2, collectors The device voltages Vqa1, Vqa2, Vqb1, and Vqb2 between the emitters are outlined as shown in FIG.

そして、このように構成されたものの動作状態を、図４を用いて説明すると、図４は下アーム５１ｂ側のＩＧＢＴ３１ｂ１，３１ｂ２がオン状態からオフ状態に移行する状態を示している。すなわち、オン状態からオフ状態への移行時、電流は下アーム５１ｂ側のダイオード５９ｂ１，５９ｂ２を流れているので、ＩＧＢＴ３１ｂ１，３１ｂ２に対するオンオフ指令Ｓａ，Ｓｂのオフ指令ＳｂではＩＧＢＴ３１ｂ１，３１ｂ２の素子電圧Ｖｑｂ１，Ｖｑｂ２は上昇せず、上アーム５１ａ側のＩＧＢＴ３１ａ１，３１ａ２がオン状態になることによって素子電圧Ｖｑｂ１，Ｖｑｂ２は上昇を始める。なお、図中のＶｇｅａ１，Ｖｇｅａ２は、ＩＧＢＴ３１ａ１，３１ａ２のゲート電圧を示す。 The operation state of the above-described configuration will be described with reference to FIG. 4. FIG. 4 shows a state in which the IGBTs 31b1 and 31b2 on the lower arm 51b side shift from the on state to the off state. That is, since the current flows through the diodes 59b1 and 59b2 on the lower arm 51b side during the transition from the on-state to the off-state, the device voltage Vqb1 of the IGBTs 31b1 and 31b2 in the on-off command Sa and the off command Sb of the Sb for the IGBTs 31b1 and 31b2. , Vqb2 does not rise, and the device voltages Vqb1, Vqb2 begin to rise when the IGBTs 31a1, 31a2 on the upper arm 51a side are turned on. In the figure, Vgea1 and Vgea2 indicate the gate voltages of the IGBTs 31a1 and 31a2.

またこの時、スイッチング過渡状態の期間をモードＴｂ１とし、スイッチング過渡状態から定常状態に移行する期間をモードＴｂ２とし、モードＴｂ２で図４に示すようにダイオード５９ｂ１，５９ｂ２のダイオード電流Ｉｄｂ１，Ｉｄｂ２であるリカバリテイル電流間のアンバランスが大きいと、リカバリテイル電流の少ないダイオード５９ｂ１の素子電圧Ｖｑｂ１がより上昇する、すなわち、ＩＧＢＴ３１ｂ１の素子電圧Ｖｑｂ１がより上昇することになる。 At this time, the period of the switching transient state is mode Tb1, the period of transition from the switching transient state to the steady state is mode Tb2, and the diode currents Idb1 and Idb2 of the diodes 59b1 and 59b2 in mode Tb2 as shown in FIG. When the imbalance between the recovery tail currents is large, the element voltage Vqb1 of the diode 59b1 having a small recovery tail current is further increased, that is, the element voltage Vqb1 of the IGBT 31b1 is further increased.

そして、この上昇を監視している過電圧検出器５７ｂ１で予め設定した所定のオン電圧値Ｖｑｙ以上となったことを検知すると、スイッチ５５ｂ１を閉状態（オン状態）となるように制御する。スイッチ５５ｂ１が閉状態になることにより、抵抗５６ｂ１が分圧抵抗５４ｂ１に並列に接続され、分圧抵抗回路５３ｂ１の回路抵抗は、分圧抵抗５４ｂ１と抵抗５６ｂ１を並列に合成したものとなる。これにより、ＩＧＢＴ３１ｂ１の素子電圧Ｖｑｂ１の上昇が、図４に２点鎖線で示すように上昇せず、実線で示すように抑制され、漸次下降する。 When it is detected by the overvoltage detector 57b1 that monitors this rise that the predetermined on-voltage value Vqy is exceeded, the switch 55b1 is controlled to be in the closed state (on state). When the switch 55b1 is closed, the resistor 56b1 is connected in parallel to the voltage dividing resistor 54b1, and the circuit resistance of the voltage dividing resistor circuit 53b1 is a combination of the voltage dividing resistor 54b1 and the resistor 56b1 in parallel. As a result, the increase in the element voltage Vqb1 of the IGBT 31b1 does not increase as indicated by the two-dot chain line in FIG. 4, but is suppressed as indicated by the solid line and gradually decreases.

一方、ＩＧＢＴ３１ｂ２の素子電圧Ｖｑｂ２は、スイッチ５５ｂ１が閉状態になることにより、同じく図４に２点鎖線で示すように下降せず、実線で示すように上昇する。そして、素子電圧Ｖｑｂ１が所定のオフ電圧値Ｖｑｘ以下となると、再び過電圧検出器５７ｂ１がこれを検知し、スイッチ５５ｂ１が開状態になり、抵抗５６ｂ１が切り離されて分圧抵抗回路５３ｂ１の回路抵抗は分圧抵抗５４ｂ１のみとなり、分圧抵抗回路５３ｂ１では分圧抵抗５４ｂ１が有効に働く。その結果、ＩＧＢＴ３１ｂ１の素子電圧Ｖｑｂ１とＩＧＢＴ３１ｂ２の素子電圧Ｖｑｂ２の間の差が減少し、電圧のアンバランスが解消する。 On the other hand, when the switch 55b1 is closed, the element voltage Vqb2 of the IGBT 31b2 does not decrease as shown by a two-dot chain line in FIG. 4, but increases as indicated by a solid line. When the element voltage Vqb1 becomes equal to or lower than the predetermined off-voltage value Vqx, the overvoltage detector 57b1 detects this again, the switch 55b1 is opened, the resistor 56b1 is disconnected, and the circuit resistance of the voltage dividing resistor circuit 53b1 is Only the voltage dividing resistor 54b1 is provided, and the voltage dividing resistor 54b1 works effectively in the voltage dividing resistor circuit 53b1. As a result, the difference between the element voltage Vqb1 of the IGBT 31b1 and the element voltage Vqb2 of the IGBT 31b2 decreases, and the voltage imbalance is eliminated.

なお、図示しないが、例えば上アーム５１ａ側のＩＧＢＴ３１ａ１，３１ａ２がオン状態からオフ状態に移行する際、上アーム５１ａのＩＧＢＴ３１ａ１，３１ａ２の一方であるＩＧＢＴ３１ａ１が、他方のＩＧＢＴ３１ａ２よりも早いタイミングでオフした時にも、このスイッチング過渡状態では、早いタイミングでオフしたＩＧＢＴ３１ａ１の素子電圧Ｖｑａ１のみが上昇し、２つのＩＧＢＴ３１ａ１，３１ａ２間で電圧のアンバランスが生じる。また、例えばスイッチング過渡状態を過ぎ定常状態に移行する期間においても、ＩＧＢＴ３１ａ１，３１ａ２の素子電流であるテイル電流に差があり、その差が大きく、電流のアンバランスが大きい状態であると、テイル電流が少ない方のＩＧＢＴ３１ａ１の素子電圧Ｖｑａ１がより上昇する。 Although not shown, for example, when the IGBTs 31a1 and 31a2 on the upper arm 51a side shift from the on state to the off state, the IGBT 31a1 which is one of the IGBTs 31a1 and 31a2 of the upper arm 51a is turned off at an earlier timing than the other IGBT 31a2. Sometimes, in this switching transient state, only the element voltage Vqa1 of the IGBT 31a1 turned off at an early timing rises, and voltage imbalance occurs between the two IGBTs 31a1 and 31a2. Further, for example, even in a period in which the switching transient state is passed and the transition is made to the steady state, there is a difference in the tail current that is the element current of the IGBTs 31a1 and 31a2, and the difference is large and the current imbalance is large. The device voltage Vqa1 of the IGBT 31a1 with the smaller number of the rises more.

この上昇を監視している過電圧検出器５７ａ１が、素子電圧Ｖｑａ１が所定のオン電圧値Ｖｑｙ以上となったことを検知すると、スイッチ５５ａ１を閉状態（オン状態）に制御する。これにより、分圧抵抗回路５３ａ１の回路抵抗が、分圧抵抗５４ａ１と抵抗５６ａ１を並列に合成したものとなり、ＩＧＢＴ３１ａ１の素子電圧Ｖｑａ１の上昇が抑制され、漸次下降する。 When the overvoltage detector 57a1 monitoring this rise detects that the element voltage Vqa1 has become equal to or higher than a predetermined on-voltage value Vqy, the switch 55a1 is controlled to be in a closed state (on state). As a result, the circuit resistance of the voltage dividing resistor circuit 53a1 is a combination of the voltage dividing resistor 54a1 and the resistor 56a1, and the increase in the element voltage Vqa1 of the IGBT 31a1 is suppressed and gradually decreases.

一方、ＩＧＢＴ３１ａ２の素子電圧Ｖｑａ２は、スイッチ５５ａ１が閉状態になることにより上昇する。そして、素子電圧Ｖｑａ１が所定のオフ電圧値Ｖｑｘ以下となると、過電圧検出器５７ａ１によってスイッチ５５ａ１が開状態になり、分圧抵抗回路５３ａ１の回路抵抗は分圧抵抗５４ａ１のみとなり、分圧抵抗５４ａ１が有効に働く。その結果、ＩＧＢＴ３１ａ１の素子電圧Ｖｑａ１とＩＧＢＴ３１ａ２の素子電圧Ｖｑａ２の間の差が減少し、電圧のアンバランスが解消する。 On the other hand, the element voltage Vqa2 of the IGBT 31a2 increases when the switch 55a1 is closed. When the element voltage Vqa1 becomes equal to or lower than the predetermined off-voltage value Vqx, the overvoltage detector 57a1 opens the switch 55a1, the circuit resistance of the voltage dividing resistor circuit 53a1 is only the voltage dividing resistor 54a1, and the voltage dividing resistor 54a1 is Works effectively. As a result, the difference between the element voltage Vqa1 of the IGBT 31a1 and the element voltage Vqa2 of the IGBT 31a2 decreases, and the voltage imbalance is eliminated.

以上の通り、分圧抵抗回路５３ａ１，５３ａ２，５３ｂ１，５３ｂ２をＩＧＢＴ３１ａ１，３１ａ２，３１ｂ１，３１ｂ２のコレクタ電圧により動作させることで、時間制約によらない確実な電圧アンバランスの抑制を行うことができる。また過電圧検出器５７ａ１，５７ａ２，５７ｂ１，５７ｂ２により過電圧の発生を検出することで、対応する分圧抵抗回路の合成抵抗値を変え、直列接続されたＩＧＢＴ３１ａ１，３１ａ２，３１ｂ１，３１ｂ２のうちの過電圧を生じたもののみを動作させることで、抵抗によるロスを少なくすることができる。 As described above, by operating the voltage dividing resistor circuits 53a1, 53a2, 53b1, and 53b2 with the collector voltages of the IGBTs 31a1, 31a2, 31b1, and 31b2, it is possible to reliably suppress voltage imbalance regardless of time constraints. Further, by detecting the occurrence of overvoltage by the overvoltage detectors 57a1, 57a2, 57b1, 57b2, the combined resistance value of the corresponding voltage dividing resistor circuit is changed, and the overvoltage of the IGBTs 31a1, 31a2, 31b1, 31b2 connected in series is changed. By operating only what has occurred, loss due to resistance can be reduced.

本発明の第１の実施形態を示す要部の回路構成図である。It is a circuit block diagram of the principal part which shows the 1st Embodiment of this invention. 本発明の第２の実施形態を示す要部の回路構成図である。It is a circuit block diagram of the principal part which shows the 2nd Embodiment of this invention. 本発明の第２の実施形態に係るオンオフ指令、負荷電流、素子電圧の概略を示す図である。It is a figure which shows the outline of the on-off instruction | command, load current, and element voltage which concern on the 2nd Embodiment of this invention. 本発明の第２の実施形態に係る下アーム側の電圧駆動型半導体スイッチング素子がオン状態からオフ状態に移行する際の各部の波形を示す波形図である。It is a wave form diagram which shows the waveform of each part when the voltage drive type semiconductor switching element by the side of the lower arm which concerns on the 2nd Embodiment of this invention transfers from an ON state to an OFF state. 第１の従来技術を示す要部の回路構成図である。It is a circuit block diagram of the principal part which shows 1st prior art. 第２の従来技術を示す要部の回路構成図である。It is a circuit block diagram of the principal part which shows a 2nd prior art. 第３の従来技術を示す要部の回路構成図である。It is a circuit block diagram of the principal part which shows a 3rd prior art. 第３の従来技術に係るオンオフ指令、負荷電流、素子電圧の概略を示す図である。It is a figure which shows the outline of the on-off instruction | command, load current, and element voltage which concern on 3rd prior art. 第３の従来技術に係る上アーム側の電圧駆動型半導体スイッチング素子がオン状態からオフ状態に移行する際の各部の波形を示す波形図である。It is a wave form diagram which shows the waveform of each part when the voltage drive type semiconductor switching element by the side of the upper arm which concerns on 3rd prior art transfers to an OFF state from an ON state. 第３の従来技術に係る下アーム側の電圧駆動型半導体スイッチング素子がオン状態からオフ状態に移行する際の各部の波形を示す波形図である。It is a wave form diagram which shows the waveform of each part when the voltage drive type semiconductor switching element by the side of the lower arm which concerns on 3rd prior art transfers to an OFF state from an ON state.

Explanation of symbols

３１…ＩＧＢＴ（電圧駆動型半導体スイッチング素子）
３２…ゲート駆動回路
３３…電源回路
３４…第１の分圧抵抗
３５…第２の分圧抵抗
３６…ダイオード
３７…コンデンサ
３８…過電圧検出器
３９…スイッチ 31 ... IGBT (voltage driven semiconductor switching element)
32 ... Gate drive circuit 33 ... Power supply circuit 34 ... First voltage dividing resistor 35 ... Second voltage dividing resistor 36 ... Diode 37 ... Capacitor 38 ... Overvoltage detector 39 ... Switch

Claims

A plurality of voltage-driven semiconductor switching elements that are connected in series to form a main circuit, a gate drive circuit that supplies a gate signal to the gate of the voltage-driven semiconductor switching element, and a terminal of the voltage-driven semiconductor switching element In a voltage-driven semiconductor switching element control device comprising a diode connected in antiparallel and a voltage dividing resistor circuit connected in parallel between terminals of the voltage-driven semiconductor switching element,
In the voltage dividing resistor circuit, a voltage dividing resistor, a resistor and a switch connected in series between terminals of the voltage driven semiconductor switching element, an element voltage of the voltage driven semiconductor switching element is detected, and the switch is controlled. An apparatus for controlling a voltage-driven semiconductor switching element, wherein the overvoltage detectors are connected in parallel.

The overvoltage detector controls the switch to inject the resistor into the voltage dividing resistor circuit when a voltage between terminals of the voltage-driven semiconductor switching element becomes equal to or higher than a predetermined voltage set in advance. The control device for a voltage-driven semiconductor switching element according to claim 1.