JP4727486B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4727486B2 JP4727486B2 JP2006100345A JP2006100345A JP4727486B2 JP 4727486 B2 JP4727486 B2 JP 4727486B2 JP 2006100345 A JP2006100345 A JP 2006100345A JP 2006100345 A JP2006100345 A JP 2006100345A JP 4727486 B2 JP4727486 B2 JP 4727486B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- semiconductor
- semiconductor substrate
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Pressure Sensors (AREA)
Description
本発明は、半導体装置に関する。特に、半導体素子の温度が上昇したときに半導体素子の電気特性が低下することを抑制する半導体装置に関する。 The present invention relates to a semiconductor device. In particular, the present invention relates to a semiconductor device that suppresses deterioration of electrical characteristics of a semiconductor element when the temperature of the semiconductor element rises.
図1に、従来技術における半導体装置10の構造を図示する。半導体装置10は、半導体基板20,ベースプレート14,及びセラミック基板18を備える。
FIG. 1 shows the structure of a
半導体基板20は、MOSトランジスタ,ダイオード,バイポーラトランジスタ,サイリスタ及びIGBTなどの半導体素子が形成されたシリコン基板である。
The
セラミック基板18は、DBC(Direct Bond Copper)基板である。セラミック基板18の表面には、接着層16aを介して半導体基板20が実装される。
The
ベースプレート14は、銅やアルミニウムなどの金属によって形成される。ベースプレート14の表面には、接着層16bを介して、セラミック基板18が実装される。
The
半導体基板20に形成された半導体素子に電流が流れると、半導体素子においてジュール熱が発生し、半導体装置10の温度が上昇する。半導体装置10の温度が上昇すると、半導体基板20,セラミック基板18及びベースプレート14がそれぞれ熱膨張する。半導体基板20,セラミック基板18及びベースプレート14は、それぞれ異なる熱膨張係数を有するので、接着層16a,16bを介した各構成要素の間の接合部では、熱膨張係数の差と温度とによって決まる熱応力が発生する。
When a current flows through the semiconductor element formed on the
半導体装置10においては、半導体基板20の材料であるシリコンの熱膨張係数は約3.0ppmであり、ベースプレート14の材料であるアルミニウムの熱膨張係数は約20ppmである。一方、セラミック基板18として用いられるDBC基板の線膨張係数は約5〜7ppmである。したがって、ベースプレート14の表面にセラミック基板18を介して実装された半導体基板20において発生する熱応力は、ベースプレート14の表面に半導体基板20が実装された場合に発生する熱応力よりも小さくなる。すなわち、半導体装置10においては、ベースプレート14と半導体基板20との間にセラミック基板18を備えることによって、半導体基板20に発生する熱応力を緩和することができる。
In the
半導体基板20に形成された半導体素子に大きな電流が流れる場合には、半導体素子において発生するジュール熱が大きくなるので、半導体装置10の温度が上昇する。半導体素子においては、温度が上昇するとキャリアの移動度が低下して、電流経路の電気抵抗が増加する。その結果、従来の技術においては、高温下では半導体素子に流すことができる電流が制限されるという問題がある。
When a large current flows through the semiconductor element formed on the
そこで、本発明では、半導体素子の温度が上昇したときに、半導体素子の電気特性が低下することを抑制する半導体装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a semiconductor device that suppresses deterioration in electrical characteristics of a semiconductor element when the temperature of the semiconductor element rises.
本発明は、実装基板と、前記実装基板の表面に接着層を介して実装された半導体基板とを有する半導体装置において、前記半導体基板の側面と隣り合うように配置され、前記実装基板に対して摺動可能に設けられた押さえ具と、前記実装基板の表面上に実装され、前記押さえ具の一部を固定して支持する固定具と、を備えることを特徴とする。 In a semiconductor device having a mounting substrate and a semiconductor substrate mounted on the surface of the mounting substrate via an adhesive layer, the present invention is disposed adjacent to a side surface of the semiconductor substrate, It is provided with the pressing tool provided so that sliding was possible, and the fixing tool mounted on the surface of the mounting substrate, and fixing and supporting a part of the pressing tool.
また、前記押さえ具は、前記半導体基板の4つの側面と隣り合うように配置されることを好適とする。この場合は、半導体装置の温度が上昇したときに押さえ具が熱膨張し、その熱膨張した押さえ具によって、半導体基板の4つの側面に圧力が印加される。その結果、半導体基板には、基板表面に対して平行な方向への圧縮応力が発生する。半導体基板に形成された半導体素子が、半導体基板の表面と裏面とに電極を有する縦型半導体素子である場合には、半導体基板に発生した上記の圧縮応力によって、温度上昇に伴う半導体素子の電気特性の低下を抑制できる。 Further, it is preferable that the pressing tool is disposed adjacent to the four side surfaces of the semiconductor substrate. In this case, when the temperature of the semiconductor device rises, the pressing tool thermally expands, and pressure is applied to the four side surfaces of the semiconductor substrate by the thermally expanded pressing tool. As a result, a compressive stress is generated in the semiconductor substrate in a direction parallel to the substrate surface. When the semiconductor element formed on the semiconductor substrate is a vertical semiconductor element having electrodes on the front surface and the back surface of the semiconductor substrate, the electrical stress of the semiconductor element due to the temperature rise due to the compressive stress generated in the semiconductor substrate. The deterioration of characteristics can be suppressed.
あるいは、前記押さえ具は、前記半導体基板の側面の一つと、前記半導体基板の側面の一つとは反対側にある側面とのそれぞれに隣り合うように配置されることが好ましい。この場合は、半導体装置の温度が上昇したときに押さえ具が熱膨張し、その熱膨張した押さえ具によって、半導体基板の2つの側面に圧力が印加される。その結果、半導体基板には、2つの側面によってはさまれた方向への圧縮応力が発生する。半導体基板に発生したこの圧縮応力によって、温度上昇に伴う半導体素子の電気特性の低下を抑制できる。 Alternatively, it is preferable that the pressing member is disposed adjacent to each of one side surface of the semiconductor substrate and a side surface opposite to one of the side surfaces of the semiconductor substrate. In this case, the pressing tool thermally expands when the temperature of the semiconductor device rises, and pressure is applied to the two side surfaces of the semiconductor substrate by the thermally expanded pressing tool. As a result, compressive stress is generated in the semiconductor substrate in the direction sandwiched between the two side surfaces. Due to this compressive stress generated in the semiconductor substrate, it is possible to suppress a decrease in electrical characteristics of the semiconductor element accompanying a temperature increase.
さらに、前記押さえ具は、線膨張係数とヤング率との積が2MPa/K以上の材料を含むことが好適である。例えば、前記押さえ具の材料は、銅,鉄,ニッケル,アルミナ,サファイヤ,またはチタニアのいずれか一つであることが好ましい。この場合は、半導体基板の温度が上昇したときに、押さえ具によって半導体基板に発生する圧縮応力を大きくすることができる。 Furthermore, it is preferable that the pressing tool includes a material having a product of a linear expansion coefficient and a Young's modulus of 2 MPa / K or more. For example, the material of the pressing member is preferably any one of copper, iron, nickel, alumina, sapphire, or titania. In this case, when the temperature of the semiconductor substrate rises, the compressive stress generated in the semiconductor substrate by the presser can be increased.
また、前記押さえ具の表面は、絶縁性材料によって被覆されることが好適である。この場合は、半導体基板の温度が上昇したときに、押さえ具と半導体基板とが接触しても、押さえ具と半導体基板との間は電気的な絶縁を維持することができる。 Moreover, it is preferable that the surface of the pressing tool is covered with an insulating material. In this case, even when the presser and the semiconductor substrate come into contact with each other when the temperature of the semiconductor substrate rises, electrical insulation can be maintained between the presser and the semiconductor substrate.
また、前記実装基板に対して摺動可能に設けられた前記押さえ具は、前記実装基板の表面に向かって突出した摺動部を有することが好適である。さらに、前記摺動部の形状は先鋭な形状または曲面を有する形状であり、かつ、前記摺動部の先鋭な形状または曲面を有する形状の一部が前記実装基板の表面に接することが好ましい。この場合は、実装基板の表面と押さえ具との接触面積を小さくできるので、実装基板の表面に対する押さえ具の摺動性を向上することができる。 In addition, it is preferable that the pressing member provided to be slidable with respect to the mounting substrate has a sliding portion protruding toward the surface of the mounting substrate. Furthermore, it is preferable that the shape of the sliding portion is a sharp shape or a shape having a curved surface, and a part of the shape of the sliding portion having a sharp shape or a curved surface is in contact with the surface of the mounting substrate. In this case, since the contact area between the surface of the mounting substrate and the pressing tool can be reduced, the slidability of the pressing tool with respect to the surface of the mounting substrate can be improved.
さらに、前記摺動部は、フッ素樹脂またはフッ素樹脂で被覆されたものであることが好ましい。この場合は、実装基板の表面と摺動部とが接触する面において、摩擦係数が小さくなる点で効果が顕著である。 Furthermore, it is preferable that the sliding portion is coated with a fluororesin or a fluororesin. In this case, the effect is remarkable in that the coefficient of friction is reduced on the surface where the surface of the mounting substrate and the sliding portion come into contact.
また、前記接着層の材料は半田であることが好適である。この場合には、実装基板と半導体基板との熱膨張の差によって生じる熱応力を緩和できる。 The material of the adhesive layer is preferably solder. In this case, thermal stress caused by the difference in thermal expansion between the mounting substrate and the semiconductor substrate can be relaxed.
また、前記実装基板はセラミック基板であり、前記固定具の材料は鉄鋼材であることが好適である。この場合は、押さえ具に比べて剛性が高い材料からなる固定具を実装基板に実装できる。 Further, it is preferable that the mounting substrate is a ceramic substrate, and the material of the fixture is a steel material. In this case, a fixture made of a material having higher rigidity than the presser can be mounted on the mounting board.
本発明によれば、半導体素子の温度が上昇したときに、半導体素子の電気特性が低下することを抑制することができる。 ADVANTAGE OF THE INVENTION According to this invention, when the temperature of a semiconductor element rises, it can suppress that the electrical property of a semiconductor element falls.
(第一の実施の形態)
図2は、本発明における半導体装置50の上面図を示したものである。図3は、図2のA1−A2間の断面構造図を示したものである。
(First embodiment)
FIG. 2 is a top view of the
半導体装置50は、実装基板52,半導体基板54,接着層56,押さえ具58及び固定具60を備える。
The
半導体基板54は、MOSトランジスタ,バイポーラトランジスタ,ダイオード,サイリスタ及びIGBTなどの半導体素子が形成されたシリコンやシリコン−ゲルマニウム、化合物半導体などの基板である。例えば、本実施の形態において、半導体基板54は厚さ0.1mmから0.5mm程度のシリコン基板であって、さらに、半導体基板54に形成された半導体素子は、半導体基板54の表面と裏面とに電極(図示しない)を有する縦型半導体素子である。
The
実装基板52の表面の略中央には、接着層56を介して半導体基板54が実装され、実装された半導体基板54の周辺には、押さえ具58と固定具60が実装される。実装基板52の材料は、絶縁性材料であることが好ましい。例えば、実装基板52の表面に実装される固定具60を強固に拘束できるものとして、セラミック材料が用いられる。また、実装基板52の表面には、回路配線として用いられる銅,アルミニウムなどの金属配線層(図示しない)が形成される。
A
実装基板52と半導体基板54との間に形成される接着層56は、導電性材料であり、実装基板52の表面に形成された金属配線層と接して形成される。これによって、半導体基板54の裏面に形成された電極(図示しない)と実装基板52の表面に形成された金属配線層とが電気的に接続される。接着層56の導電性材料としては、実装基板と半導体基板との熱膨張の差によって生じる熱応力の影響を緩和できるものが好ましい。例えば、半田や銀系エポキシ接着剤が接着層56に用いられる。
The adhesive layer 56 formed between the
押さえ具58は平板状である。押さえ具58の広い面が、実装基板の表面に対して平行になり、かつ、平板状の押さえ具58の端面の一つが、実装基板52の表面に実装された半導体基板54の側面の一つと向かい合うように配置される。また、本実施の形態においては、半導体基板54の4つの側面のそれぞれに対して、端面の一つが向かい合うように少なくとも4つ以上の押さえ具58が配置される。また、押さえ具58の厚さは、半導体基板54の厚さよりも厚くなるように形成される。
The
例えば室温(10℃から30℃)において、半導体基板54の側面との間隙が5μm以下になるように、押さえ具58が実装基板52の表面上に配置される。また、半導体基板54の厚さが0.1mmから0.5mm程度の場合には、押さえ具は0.2mmから0.8mm程度の厚さで形成される。
For example, the
押さえ具58の材料としては、半導体装置50の温度の上昇に伴って熱膨張しやすいものが好ましく、かつ、半導体基板54の材料であるシリコンと略同じ程度、あるいは高いヤング率を有する材料であることが好ましい。特に、熱膨張した押さえ具58によって半導体基板54の側面に圧力が印加されて、半導体基板54に大きな圧縮応力を発生させるためには、押さえ具の材料の線膨張係数とヤング率との積が、2MPa/K以上であると好ましい。このような材料として、銅,鉄,ニッケル,アルミナなどの導電性材料か、あるいは、サファイア,チタニアなどの絶縁性材料が押さえ具58に用いられる。押さえ具58に銅,鉄,ニッケル,アルミナなどの導電性材料が用いられる場合、高温時に押さえ具58と半導体基板54とが電気的に接触することが好ましくないときは、押さえ具58の表面は、絶縁性材料によって被覆される。
The material of the
押さえ具58の一部は、実装基板52の表面と接触する。この接触面積を小さくして、実装基板52に対する押さえ具58の摺動性を向上するために、押さえ具58には、押さえ具58から実装基板54の表面に向かって突出した摺動部58aが形成される。図3に示すように、この摺動部58aはナイフエッジ形状のように先鋭な形状を有し、この先鋭な形状が実装基板52の表面に接する。あるいは図4に示すように、摺動部58aは曲面を有する形状であってもよい。この場合は、摺動部58aの曲面の一部が、実装基板52の表面に接する。
A part of the
また、押さえ具58と実装基板52とが接触する面において、実装基板54の表面に対して押さえ具が摺動可能になるように、テフロン(登録商標)などのフッ素樹脂で押さえ具58の表面が被覆されてもよい。あるいは、押さえ具58から突出した摺動部58aを、テフロン(登録商標)などのフッ素樹脂によって形成しても良い。
Further, the surface of the
あるいは、図5に示すように、押さえ具58と摺動部62とを別体形成してもよい。この場合は、押さえ具58と実装基板52との間に摺動部62が形成される。また、摺動部62はテフロン(登録商標)などのフッ素樹脂で形成されるか、あるいは、テフロン(登録商標)などのフッ素樹脂によって摺動部62の表面が被覆されることが好ましい。
Alternatively, as shown in FIG. 5, the
固定具60は、実装基板52の表面に実装され、各押さえ具58の一部をぞれぞれ固定して支持する。固定具60の材料としては、押さえ具58の材料よりも高いヤング率を有し、かつ、実装基板52に強固に固定されるものが用いられる。例えば、鉄鋼材が固定具60に用いられる。
The fixing
半導体装置50においては、摺動部58aを有する押さえ具58は、実装基板52の表面に対して平行な方向(図2のx軸方向またはy軸方向)に摺動可能である。半導体装置50の温度が室温の範囲内の基準温度のときに、押さえ具58と半導体基板54とが接触するが、押さえ具58によって半導体基板54には圧力が印加されないように、半導体基板54と押さえ具58とが実装基板52に実装された場合について説明する。半導体装置50の温度が上記の基準温度から更にΔT上昇すると、押さえ具58が熱膨張し、実装基板52の表面に対して平行な方向(図2のx軸方向またはy軸方向)に摺動する。これによって、半導体基板54の4つの側面のそれぞれに対して、押さえ具58から圧力が印加される。その結果、半導体基板54には、半導体基板54の表面に対して平行な方向(図2のx軸方向またはy軸方向)に圧縮応力が発生する。この圧縮応力の大きさσは次式のようになる。
In the
例えば、半導体基板54の材料がシリコン(α1=3×10-6K-1,E1=170×109Pa)であり、押さえ具58の材料が銅(α2=17×10-6K-1,E2=120×109Pa)であり、半導体基板54の長さl1が10mm,押さえ具58の長さl2が10mmである場合は、ΔT=125℃のとき、約205MPaの圧縮応力が半導体基板54に発生する。
For example, the material of the
半導体装置50においては、半導体基板54に形成された縦型半導体素子の主な電流経路は、図3に示すz軸方向である。また、半導体基板54に発生する圧縮応力は、x軸方向成分とy軸方向成分とを有する。それぞれの方向への応力の大きさをσx,σyとすると、半導体素子の電流経路の電気抵抗率ρzは、ピエゾ抵抗効果によって次式のように変化する。
In the
上記の例においては、σx,σyはそれぞれ約−205MPaであり、さらに、シリコンにおけるピエゾ抵抗係数Πvは53.4×10-11Pa-1であるので、Δρz/ρzは約−22%になる。すなわち、半導体装置50の温度の変化量ΔTが125℃の場合には、半導体基板54に形成された縦型半導体素子の電流経路の電気抵抗率は、約22%低減される。
In the above example, σ x and σ y are each about −205 MPa, and the piezoresistance coefficient Π v in silicon is 53.4 × 10 −11 Pa −1 , so Δρ z / ρ z is about -22%. That is, when the temperature change ΔT of the
以上のように、本発明の構成によれば、半導体装置50の温度が上昇した場合には、押さえ具58によって半導体基板54に圧縮応力を発生させ、キャリア移動度の変化に伴う電気特性の低下が抑制される。
As described above, according to the configuration of the present invention, when the temperature of the
半導体装置50の温度が室温よりも低い場合には、半導体基板54に形成された縦型半導体素子において、キャリアの移動度は増加し、電気抵抗は小さくなる。このとき、半導体基板54及び押さえ具58は、温度の低下によって、それぞれ熱収縮する。したがって、半導体基板54の側面と押さえ具58との間の間隙が広がる。その結果、半導体基板54に形成された縦型半導体素子の電流経路の電気抵抗は、押さえ具58の影響を受けない。また、低温時の半導体基板54と押さえ具58との間隙の発生は、モジュールの信頼性確保の面でも有利である。
When the temperature of the
(第二の実施の形態)
図6は、本発明における半導体装置70の上面図を示したものである。図6のB1−B2間の断面構造は、第一の実施の形態に示した図3と同様であるので、ここでは図示を省略する。また、半導体装置50と重複する構成要素については、半導体装置50と同じ符号を付して、詳細な説明を省略する。
(Second embodiment)
FIG. 6 is a top view of the semiconductor device 70 according to the present invention. Since the cross-sectional structure between B1 and B2 in FIG. 6 is the same as that in FIG. 3 shown in the first embodiment, the illustration is omitted here. Further, the same components as those of the
本実施の形態においては、半導体基板54に形成された半導体素子は、図6のy軸方向に電流経路を有する横型半導体素子である。
In the present embodiment, the semiconductor element formed on the
また、実装基板52の表面上に実装された平板状の押さえ具58は2個であり、半導体基板54の側面の一つと、この側面とは反対側にある半導体基板54の他の側面とのそれぞれに対して、各押さえ具58の端面の一つが向かい合うように配置される。
There are two flat
半導体装置70の温度が室温の範囲内の基準温度のときには、押さえ具58と半導体基板54とが接触するが、押さえ具58によって半導体基板54には圧力が印加されないように、半導体基板54と押さえ具58とが実装基板52に実装された場合について説明する。半導体装置70の温度が上記の基準温度から更にΔT上昇すると、x軸方向に熱膨張した押さえ具58によって、半導体基板54の2つの側面にそれぞれ圧力が印加される。これによって、半導体基板54には、x軸方向への圧縮応力が発生する。この圧縮応力の大きさσxは、式(1)と同様になる。
When the temperature of the semiconductor device 70 is a reference temperature within the range of room temperature, the
例えば、半導体基板54の材料がシリコン(α1=3×10-6K-1,E1=170×109Pa)であり、押さえ具58の材料が銅(α2=17×10-6K-1,E2=120×109Pa)であり、半導体基板54の長さl1が10mm,押さえ具58の長さl2が10mmである場合は、ΔT=125℃のとき、約205MPaのx軸方向への圧縮応力が半導体基板54に発生する。
For example, the material of the
半導体装置70において、半導体基板54に形成された横型半導体素子の電流経路は、図6に示すy軸方向であるので、この電流経路の電気抵抗率ρの変化は、ピエゾ抵抗効果によって次式のようになる。
In the semiconductor device 70, the current path of the lateral semiconductor element formed on the
上記の例においては、σxは約−205MPaであり、さらに、シリコンにおけるピエゾ抵抗係数Πvは53.4×10-11Pa-1であるので、Δρ/ρは約−22%になる。すなわち、半導体装置70の温度の変化量ΔTが125℃の場合には、半導体基板54に形成された横型半導体素子のy軸方向への電流経路の電気抵抗率は、約22%低減される。
In the above example, σ x is about −205 MPa, and the piezoresistance coefficient Π v in silicon is 53.4 × 10 −11 Pa −1 , so Δρ / ρ is about −22%. That is, when the temperature change ΔT of the semiconductor device 70 is 125 ° C., the electrical resistivity of the current path in the y-axis direction of the lateral semiconductor element formed on the
以上のように、半導体装置70の温度が上昇した場合には、押さえ具58によって半導体基板54に一軸方向の圧縮応力が発生し、この圧縮応力の方向に直交する方向に対しては、キャリア移動度の変化に伴う電気特性の低下が抑制される。
As described above, when the temperature of the semiconductor device 70 rises, a compressive stress in the uniaxial direction is generated in the
半導体装置70においては、半導体基板54に形成された半導体素子が、z軸方向に電流経路を有する縦型半導体素子である場合であっても、半導体基板54に発生する圧縮応力の方向と、電流経路とが直交する。更に、シリコンにおいては、x軸方向の応力が半導体基板54に発生している場合には、z軸方向の電流経路の電気抵抗率に影響するピエゾ抵抗係数は、y軸方向の電流経路の電気抵抗率に影響するピエゾ抵抗係数Πvと同じである。したがって、半導体装置70においては、半導体基板54に形成された半導体素子が縦型半導体素子の場合も、電流経路の電気抵抗率の変化は式(3)で表される。その結果、半導体装置70の温度が上昇した場合に、押さえ具58によって半導体基板54に発生した圧縮応力によって、縦型半導体素子の電気特性の低下も抑制される。
In the semiconductor device 70, even if the semiconductor element formed on the
また、半導体装置70の温度が室温よりも低い場合には、半導体基板54に形成された横型半導体素子あるいは縦型半導体素子において、電流経路の方向に対するキャリアの移動度は増加し、電気抵抗は小さくなる。このとき、半導体基板54及び押さえ具58は、温度の低下によって、それぞれ熱収縮するので、半導体基板54の側面と押さえ具58との間の間隙が広がる。その結果、半導体基板54に形成された横型半導体素子あるいは縦型半導体素子の電流経路の電気抵抗は、押さえ具58の影響を受けない。また、低温時の半導体基板54と押さえ具58との間隙の発生は、モジュールの信頼性確保の面でも有利である。
Further, when the temperature of the semiconductor device 70 is lower than room temperature, in the horizontal semiconductor element or the vertical semiconductor element formed on the
10,50,70 半導体装置、14 ベースプレート、16a,16b,56 接着層、18 セラミック基板、20,54 半導体基板、52 実装基板、58 押さえ具、58a,62 摺動部、60 固定具。 10, 50, 70 Semiconductor device, 14 Base plate, 16a, 16b, 56 Adhesive layer, 18 Ceramic substrate, 20, 54 Semiconductor substrate, 52 Mounting substrate, 58 Presser, 58a, 62 Sliding part, 60 Fixing tool.
Claims (11)
前記半導体基板の側面と隣り合うように配置され、前記実装基板に対して摺動可能に設けられた前記半導体基板を押さえるための押さえ具と、
前記実装基板の表面上に実装され、前記押さえ具の一部を固定して支持する固定具と、
を備えることを特徴とする半導体装置。 In a semiconductor device having a mounting substrate and a semiconductor substrate mounted on the surface of the mounting substrate via an adhesive layer,
A pressing tool for pressing the semiconductor substrate, which is disposed adjacent to the side surface of the semiconductor substrate and is slidable with respect to the mounting substrate;
A fixture that is mounted on the surface of the mounting substrate and fixes and supports a part of the presser;
A semiconductor device comprising:
前記押さえ具は、前記半導体基板の4つの側面と隣り合うように配置されることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The semiconductor device according to claim 1, wherein the pressing member is disposed adjacent to four side surfaces of the semiconductor substrate.
前記押さえ具は、前記半導体基板の側面の一つと、前記半導体基板の側面の一つとは反対側にある側面とのそれぞれに隣り合うように配置されることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The semiconductor device according to claim 1, wherein the pressing member is arranged adjacent to each of one side surface of the semiconductor substrate and a side surface opposite to one of the side surfaces of the semiconductor substrate.
前記押さえ具は、線膨張係数とヤング率との積が2MPa/K以上の材料を含むことを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 3,
The said pressing tool contains the material whose product of a linear expansion coefficient and a Young's modulus is 2 Mpa / K or more, The semiconductor device characterized by the above-mentioned.
前記押さえ具の材料は、銅,鉄,ニッケル,アルミナ,サファイヤ,またはチタニアのいずれか一つであることを特徴とする半導体装置。 The semiconductor device according to claim 4,
The material of the pressing tool is any one of copper, iron, nickel, alumina, sapphire, or titania.
前記押さえ具の表面は、絶縁性材料によって被覆されることを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 5,
The surface of the said pressing tool is coat | covered with an insulating material, The semiconductor device characterized by the above-mentioned.
前記実装基板に対して摺動可能に設けられた前記押さえ具は、前記実装基板の表面に向かって突出した摺動部を有することを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 6,
The semiconductor device according to claim 1, wherein the pressing member provided to be slidable with respect to the mounting substrate has a sliding portion protruding toward the surface of the mounting substrate.
前記摺動部の形状は先鋭な形状または曲面を有する形状であり、かつ、前記摺動部の先鋭な形状または曲面を有する形状の一部が前記実装基板の表面に接することを特徴とする半導体装置。 The semiconductor device according to claim 7,
A shape of the sliding portion is a sharp shape or a shape having a curved surface, and a part of the shape of the sliding portion having a sharp shape or a curved surface is in contact with the surface of the mounting substrate. apparatus.
前記摺動部は、フッ素樹脂またはフッ素樹脂で被覆されたものであることを特徴とする半導体装置。 The semiconductor device according to claim 7 or 8,
The semiconductor device according to claim 1, wherein the sliding portion is coated with fluororesin or fluororesin.
前記実装基板はセラミック基板であり、前記固定具の材料は鉄鋼材であることを特徴とする半導体装置。
The semiconductor device according to any one of claims 1 to 10,
The mounting substrate is a ceramic substrate, and the material of the fixture is a steel material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006100345A JP4727486B2 (en) | 2006-03-31 | 2006-03-31 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006100345A JP4727486B2 (en) | 2006-03-31 | 2006-03-31 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007273882A JP2007273882A (en) | 2007-10-18 |
| JP4727486B2 true JP4727486B2 (en) | 2011-07-20 |
Family
ID=38676338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006100345A Expired - Fee Related JP4727486B2 (en) | 2006-03-31 | 2006-03-31 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4727486B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5725886B2 (en) * | 2011-01-28 | 2015-05-27 | 京セラ株式会社 | Device storage package and mounting structure |
| JP6767417B2 (en) | 2018-03-29 | 2020-10-14 | 平田機工株式会社 | Processing system and processing method |
| JP7183354B1 (en) * | 2021-07-27 | 2022-12-05 | 三菱電機株式会社 | semiconductor module |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2777212B2 (en) * | 1989-08-11 | 1998-07-16 | 富士通株式会社 | Package for electronic components |
| JP2000082774A (en) * | 1998-06-30 | 2000-03-21 | Sumitomo Electric Ind Ltd | Power module substrate and power module using the substrate |
| JP2003243601A (en) * | 2002-02-19 | 2003-08-29 | Toyota Motor Corp | Semiconductor device |
-
2006
- 2006-03-31 JP JP2006100345A patent/JP4727486B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007273882A (en) | 2007-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8974914B2 (en) | Metal-ceramic substrate and method for manufacturing such a substrate | |
| JP4815245B2 (en) | Power semiconductor module having terminal elements arranged in a brazing manner | |
| JP5662565B2 (en) | Pressure contact type semiconductor device and manufacturing method thereof | |
| US20180151533A1 (en) | Manufacturing method for power semiconductor device, and power semiconductor device | |
| US10014237B2 (en) | Circuit board having a heat dissipating sheet with varying metal grain size | |
| JP2017123379A (en) | Semiconductor device | |
| JPWO2017168756A1 (en) | Semiconductor device | |
| TWI666748B (en) | Semiconductor module | |
| US9997430B2 (en) | Heat dissipation structure of semiconductor device | |
| JP4727486B2 (en) | Semiconductor device | |
| US11350492B2 (en) | Sample holder | |
| JP2018152408A (en) | Heat Spreader | |
| JP5069876B2 (en) | Semiconductor module and heat sink | |
| JP2017004999A (en) | Thermistor mounting device and thermistor parts | |
| JP2016025161A (en) | Heat dissipation device | |
| US9723718B2 (en) | Electronic component mounting device and semiconductor device including the same | |
| JP6128005B2 (en) | Semiconductor device | |
| JP6603098B2 (en) | Circuit board and electronic device | |
| JP6500210B2 (en) | Metal plate resistor | |
| JP6060053B2 (en) | Power semiconductor device | |
| JP2014041876A (en) | Power semiconductor device | |
| JP4649948B2 (en) | Semiconductor device | |
| CN105244293A (en) | Method for producing a circuit carrier and for connecting an electrical conductor to a metallization layer of a circuit carrier | |
| JP6699519B2 (en) | Semiconductor module | |
| JP6538524B2 (en) | Circuit board and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110413 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4727486 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |