JP4727964B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置、特に炭化珪素を用いた半導体装置に関するものである。

炭化珪素を用いた電界効果トランジスタは、その優れた性質により、シリコンを用いた電界効果トランジスタでは実現できない例えば１５０℃以上の高温環境下、望ましくは３００℃以上の高温で用いることが期待されている。

しかし、炭化珪素を用いた電界効果トランジスタでも、どんな高温環境下でも適用できるわけではなく、その動作温度には上限があるため、温度センサを搭載しなければならない。シリコンを用いた電界効果トランジスタでは、例えば、非特許文献１に開示されているように、同一基体上に絶縁膜を介して多結晶シリコンで形成したダイオードを用いて、温度をセンシングしている。

ところが、多結晶シリコンで形成したダイオードは、炭化珪素で期待されるような高温環境下では動作せず、温度センサとして用いることができない。そのため、炭化珪素を用いたダイオード又は炭化珪素と多結晶シリコンで作成したヘテロ接合ダイオードを用いて高温をセンシングする必要がある。

また、高温をセンシングに限らず、過電流のセンシング、過電圧のセンシング等電界効果トランジスタとともに、ｐｎ接合ダイオード、ヘテロ接合ダイオード、ショットキーダイオード等のダイオードが電界効果トランジスタと同一の基体に形成できれば、コストという観点からも非常に恩恵を得ることができる。

電界効果トランジスタとして、特許文献１、非特許文献２及び非特許文献３に開示されたような溝部をもつノーマリオフ型のＪＦＥＴがある。これらのＪＦＥＴは、溝部に沿って形成された基体と異なる導電型の制御層（制御領域）が、電圧を印加しない状態でピンチオフしている状態になるように制御層の濃度と幅を決定することにより、ノーマリオフ型を実現している。

パワーデバイス・パワーＩＣハンドブック、１９９６年７月３０日初版第１刷発行、コロナ社（図７．５３） 特表平９−５０８４９２号公報（図６〜図１１） Materials Science Forum Vols. 433-436 (2003) p.777-780 IEEE Electron Device Letter Vol.24 NO.7, p.463-465

本発明の目的は、炭化珪素を用いた電界効果トランジスタと確実に絶縁したダイオードを、同一基体上に形成した半導体装置を提供することである。

本発明の望ましい実施態様においては、電界効果トランジスタとして、特許文献１、非特許文献２及び非特許文献３に挙げたような、溝部をもつノーマリオフ型のＪＦＥＴを備える。これらのＪＦＥＴは、溝部に沿って形成された第２導電型ｐ（又はｎ）の制御領域（制御層）が、電圧を印加しない状態でピンチオフ状態になっており、これを利用して素子間を分離する。すなわち、ＪＦＥＴのソース部分に相当する溝上部にダイオードを造り込む構造である。

本発明の望ましい一実施形態においては、ソース部の第１導電型ｎ（又はｐ）層をカソードとし、内側に第２導電型ｐ（又はｎ）のアノード層をイオン注入などにより形成する。また、ソース部の第１導電型ｎ（又はｐ）層の上部に第２導電型ｐ（又はｎ）のポリシリコン層を堆積しパターニングすることで、ヘテロ接合ダイオードを形成する。

また、本発明の他の望ましい実施態様においては、第１導電型ｎ（又はｐ）の半導体基体の他面に溝部をもつノーマリオフの縦型炭化珪素ＪＦＥＴに形成された深い第２導電型ｐ（又はｎ）の第３層の内側に、第１導電型ｎ（又はｐ）の第４層を形成し、この第４層と前記他面との間にダイオードを造り込む。

さらに、本発明の他の望ましい実施態様においては、前記電界効果トランジスタとダイオードとの間で、半導体基体の他面に沿って、第２導電型の第５層を形成し、この第５層に電極を接合し、この電極を接地する。これにより、半導体基体の一面に印加される高電圧が、造り込んだダイオードに印加されないよう分離し、この分離部を接地した。

本発明の望ましい実施態様においては、溝に沿った制御層により通常ピンチオフしているため、半導体基体の一面に印加された電圧はダイオードには影響しない。これにより、高温まで動作可能なダイオードを、電界効果トランジスタと同一の基体上に得ることができる。

また、本発明の他の望ましい実施態様においては、基体の一面に印加された電圧は、深い第２導電型ｐ（又はｎ）の第３層により、その内側のダイオードには影響しない。これにより、高温まで動作可能なダイオードを、電界効果トランジスタと同一の基体上に得ることができる。

本発明のその他の目的と特徴は以下の実施形態の説明で明らかにする。

図１は、本発明の第１の実施形態による半導体装置の縦断面図である。バンドギャップが２．０ｅＶ以上であり、低不純物濃度の炭化珪素半導体基体は、その一面側（図の下方）から、基体より低抵抗の第１導電型ｎ（又はｐ）の第１層１０と、これに隣接して同じ第１導電型ｎ（又はｐ）のエピタキシャル層１１を持つ。以下、第１導電型ｎ（又はｐ）を単にｎ型、第２導電型ｐ（又はｎ）を単にｐ型と記す。

さて、他面側（図の上側）から、深い溝部１１０，１１１を形成し、これらの溝部には、それぞれ絶縁膜１０１，１０３を充填する。溝部１１０，１１１の側壁に沿って、ｐ型の制御領域１２，１４がある。隣接する２つの溝部１１０，１１１に挟まれた部位の他面に沿ってソース領域１３があり、ドレイン電極２１、ソース電極２２及びゲート電極２３を備えた静電誘導トランジスタを構成している。ｐ層１６は、ｐ型制御層電界緩和部であり、ｎ層１７は、パンチスルーストッパー層である。

この静電誘導トランジスタと同一基体上に、上述の溝１１０，１１１とは独立した溝部１１２，１１３を有し、これらの溝部には、同様に絶縁膜１０５，１０７が充填されている。これらの溝部１０５，１０７に沿ってｐ型制御層１８，２０を有し、両溝部１１２，１１３に挟まれた領域にｎ型層１９を持ち、このｎ型カソード層１９と接するようにｐ型の多結晶シリコン２５を有する。このｐ型の多結晶シリコン２５は、ヘテロ接合ダイオード１１４のアノード部であり、図の奥行き方向では、最深部までは存在せず、最深部には、ダイオード１１４のカソード電極がｎ型カソード層１９にオーミック接触する形で形成されている（後述する図５参照）。

この実施形態を要約すれば次の通りである。すなわち、バンドギャップが２．０ｅＶ以上で低不純物濃度の第１導電型ｎ（又はｐ）の半導体基体と、この基体より低抵抗の第１導電型の第１層１０と、この第１層１０の一面に形成されたドレイン電極２１と、前記半導体の他面に形成された溝部１１０，１１１と、前記半導体の他面に前記溝部の間に形成された第１導電型のソース領域１３と、このソース領域１３に接合したソース電極２２と、前記半導体の他面に形成された第２導電型ｐ（又はｎ）のゲート領域１５と、このゲート領域１５に隣接するゲート電極２３を備えた縦型の電界効果トランジスタを備えた半導体装置を対象としている。ここで、前記半導体の他面に形成された一対の溝部１１２，１１３と、これらの溝部に沿って形成された第２導電型の制御領域１８，２０と、一対の前記溝部１１２，１１３に挟まれ前記半導体の他面に接合を形成されたヘテロ接合ダイオード１１４を備えている。

また、前記ヘテロ接合ダイオード１１４は、一対の前記溝部の間で前記他面に沿って形成され第１導電型のカソード領域（カソード層）１９と、このカソード領域に接する第２導電型の多結晶シリコン２５を含み、さらに、前記電界効果トランジスタと前記ダイオードとの間で、半導体の前記他面に沿って形成された第１導電型のパンチスルーストッパー層１７を備えている。

このようにして、ヘテロ接合ダイオード１１４が形成され、ｐ型制御層１８と２０間の距離及び濃度は、このｐ型制御層に電圧が印加されない状態でピンチオフするように設定されている。静電誘導トランジスタのドレイン電極２１には数百から数千ボルトが印加されるが、ｐ型制御層１８，２０がピンチオフしていることにより、ヘテロ接合ダイオード１１４は、このドレイン電圧には影響を受けずに動作する。この結果、このヘテロ接合ダイオード１１４を、温度センシング、過電流センシング、あるいは過電圧センシング等に適用することができる。

図２は、本発明の第２の実施形態による半導体装置の縦断面図である。ｎ＋層１０に、同じくｎ型のエピタキシャル層１１を持つ炭化珪素上に、溝部１１０，１１１があり、これらの溝部には、それぞれ絶縁膜１０１、１０３が充填されている。溝部１１０，１１１の側壁に沿ってｐ型の制御領域１２、１４がある。隣接する２つの溝部１１０，１１１に挟まれた部位の一面に沿ってソース領域１３があり、ドレイン電極２１、ソース電極２２及びゲート電極２３を備えた静電誘導トランジスタを構成している。ｐ層１６は、ｐ型制御層電界緩和部であり、ｎ層１７は、パンチスルーストッパー層であり、ここまでの構成は、図１と同じである。以下、図１と同一の部分については同一符号を付けて、重複説明は避け、異なる構成についてのみ説明する。

図の右側において、静電誘導トランジスタと同一基体上に、深いｐ型の第３層３０を設け、その内側にｎ型の第４層２４を形成し、そのほぼ中央表面部にｐ型の多結晶ポリシリコン２５を持ち、ヘテロ接合ダイオード１１５のアノード部を形成している。また、ｎ型の第４層２４の内側には、半導体基体の一面の他の表面部に沿って高濃度ｎ＋型のカソード層２９を持ち、この高濃度ｎ＋型のカソード層２９にオーミック接触した電極２８を備え、ヘテロ接合ダイオード１１５のカソード電極を構成している。

また、深いｐ型の第３層３０の内側で、前記一面に沿ってｐ＋型の第５層２７を持つ。このｐ＋型の第５層２７とオーミック接触を形成する電極２６を設け、これを接地している。この接地電極２６により、図の左右部分間すなわち、左方の静電誘導トランジスタと、右方のダイオードとを分離することができる。

この実施形態を要約すると次の通りである。すなわち、対象とする半導体装置は前述の実施形態と同じであり、前記電界効果トランジスタとは独立して、半導体の他面に沿って前記溝部よりも深く形成された第２導電型の第３層３０と、この第３層の内側に前記他面に沿って形成された第１導電型の第４層２４と、この第４層２４と前記他面との間に形成されたダイオードを備えている。

このダイオードは、第４層２４の表面に接する第２導電型の多結晶シリコン２５を含むヘテロ接合ダイオード１１５である。また、前記ダイオードは、前記第４層２４の内側で、この第４層２４よりも高濃度の第１導電型のカソード領域２９と、その表面にオーミック接触するカソード電極２８を備えている。さらに、前記第３層３０の内側で、かつ前記電界効果トランジスタと前記ダイオードとの間で、前記他面に沿って形成された第２導電型の第５層２７と、この第５層２７にオーミック接触するとともに接地された電極２６を備えている。

ここで、深いｐ型の第３層３０の濃度は、ドレイン電極２１に電圧が印加されても降伏しない濃度に設定されており、ヘテロ接合ダイオード１１５の動作に影響を及ぼさない。この結果、このヘテロ接合ダイオード１１５を温度センシング、過電流センシング、あるいは過電圧センシング等に用いることができる。

図３は、本発明の第３の実施形態による半導体装置の縦断面図である。以下、図１と同一の部分については同一符号を付け重複説明は避け、異なる構成についてのみ説明する。隣接した２つの溝部１１２と１１３に挟まれた領域にｎ型のカソード層１９を持ち、その内側にｐ型のアノード層３２を有し、このｐ型アノード層３２とオーミック接触したアノード電極３１を備えている。これらのｐ型アノード層３２及びアノード電極３１は、ｐｎ接合ダイオード１１６のアノード部とその電極であり、図の奥行き方向では、最深部までは存在していない。最深部には、ｐｎ接合ダイオード１１６のカソード電極（図示せず）がｎ型カソード層１９にオーミック接触する形で形成されている。

その他は図１と同様であり、ｐ型制御層１８と２０間の距離及び濃度は、このｐ型制御層に電圧が印加されない状態でピンチオフするように設定されている。静電誘導トランジスタのドレイン電極２１には数百から数千ボルトが印加されるが、ｐ型制御層１８，２０がピンチオフしていることにより、このドレイン電圧には影響を受けずに、ｐｎ接合ダイオード１１６は動作する。この結果、このｐｎ接合ダイオード１１６を温度センシング、過電流センシング、あるいは過電圧センシング等に適用することができる。

図４は、本発明の第４の実施形態による半導体装置の縦断面図である。図の左方の静電誘導トランジスタの構成は図２と同一である。また、この静電誘導トランジスタと同一基体上に、深いｐ型の第３層３０を持ち、その表面にｐ＋型の第５層２７を持ち、これにオーミック接触する電極２６を設けて接地している。この電極２６を境として、図の左右を分離絶縁している点も図２と同一である。さらに、溝部１１０，１１１よりも深いｐ型の第３層３０の内側に、ｎ型の第４層２４を持ち、その内側で、表面部に沿ってｎ＋型のカソード層２９を持ち、その表面にオーミック接触するカソード電極２８を持つ点も図２と同じである。

ここで、ｎ型の第４層２４の内側で、ほぼ中央表面に沿ってｐ型のアノード層３２を持ち、このｐ型アノード層３２とオーミック接触するアノード電極３１を形成し、ｐｎ接合ダイオード１１７を形成している。

ここで、深いｐ型の第３層３０の濃度は、ドレイン電極２１に電圧が印加されても降伏しない濃度に設定されており、ｐｎ接合ダイオード１１７の動作に影響を及ぼさない。その結果、このｐｎ接合ダイオード１１７を、温度センシング、過電流センシング、あるいは過電圧センシング等に適用することができる。

図５は、図１に示した炭化珪素半導体装置を実現するためのマスクパターン図である。パターン５０１〜５０５で静電誘導トランジスタを、パターン５０６〜５０９でＳｉＣと多結晶シリコンのヘテロ接合ダイオード１１４を形成する。パターン５０１は、図１のｎ型パンチスルーストッパー層１７を形成するためのイオン注入用マスクパターンであり、内側の部分がイオン注入される領域となる。パターン５０２は、図１のｐ層１６を形成するためのイオン注入用マスクパターンであり、斜線部分がイオン注入領域となる。通常、マスクの合わせずれ等を考慮して、溝部形成のマスクパターン５０３にオーバラップさせる。また、図５には描けないが、図１のｐ＋層１５を形成するマスクパターンが、パターン５０２と同上、又は数μｍ程度内側にイオン注入領域ができるように形成される。パターン５０３は、図１のｐ型制御層１２、１４に相当する溝部を形成するパターンであり、斜線部分が溝部となる。パターン５０４の太い実線は、図１のｎ層ソース領域１３を形成するマスクパターンであり、実線の内側がイオン注入領域となる。パターン５０２と同様マスク合わせずれを考慮し、溝部形成パターン５０３とオーバラップさせる。パターン５０５は、図１におけるソース領域１３とソース電極２２を接続するためのコンタクト穴を開口するパターンであり、斜線部分が開口する部分である。

パターン５０６は、図１のｐ型制御層１８，２０に相当する溝部形成パターンであり、斜線部分が溝部である。パターン５０７は、図１の奥行き方向の最深部において、ｎ型カソード層１９に電圧を印加するために、高濃度のｎ＋層を形成するためのパターンであり、斜線部分がイオン注入領域である。また、パターン５０８は、そのｎ＋層とカソード電極（図示せず）を結ぶためのコンタクト穴であり、斜線部分が開口部分である。パターン５０９は、ダイオードのアノード部である図１の多結晶ポリシリコン２５を加工するためのパターンであり、斜線部分に多結晶シリコン２５が残るようにする。図５には表示できないが、当然のことながら、コンタクト開口穴５０５、５０８には金属膜が堆積され、その金属膜を加工するパターンが必要であり、さらにその上にパシベーション膜を形成すれば、パシベーション膜の開口パターンも必要となる。

以上のパターンにより、図１に示した炭化珪素半導体装置を実現することができる。

図６は、図４に示した炭化珪素半導体装置を実現するためのマスクパターン図である。パターン５０１〜５０５は、静電誘導トランジスタを形成するためのものであり、図５に示したものと同じである。一方、パターン６１０〜６１４は、ｐｎ接合ダイオード１１７を形成するためのものである。まず、パターン６１０は、図４の深いｐ型の第３層３０を形成するものであり、内側がイオン注入領域である。パターン６１１は、図４のｐ＋型の第５層２７を形成するパターンであり、内側がイオン注入領域である。パターン６１２は、図４のｎ型の第４層２４を形成するパターンであり、内側がイオン注入領域である。パターン６１３は、図４のｐ＋型のアノード層３２を形成するためのパターンであり、斜線部分がイオン注入領域である。パターン６１４は、図４のｎ＋型のカソード層２９を形成する領域であり、斜線部分がイオン注入領域である。

本図には、図示していないが、通常、パターン６１３、６１４内にコンタクト開口穴用のパターンを配置する。また、当然のことながら、コンタクト開口穴には金属膜が堆積され、その金属膜を加工するパターンが必要であり、さらにその上にパシベーション膜を形成すれば、パシベーション膜の開口パターンも必要となる。

以上のパターンにより、図４に示した炭化珪素半導体装置を実現することができる。

図７Ａ〜図７Ｈは、図１の炭化珪素半導体装置を実現するための製造工程Ａ〜Ｈを順を追って示した断面構造図である。

まず、図７Ａに示したｎ＋型の第１層１０と、ｎ型エピタキシャル層１１をもつ炭化珪素基体に対して、図７Ｂに示したように、例えばイオン注入法などによりｎ＋領域１３、ｎ層１７とｎ型カソード層（カソード領域）１９を炭化珪素基体中に選択的に形成する。

次に、図７Ｃに示したように、炭化珪素基体中に溝１１０〜１１３を形成する。なお、図中で示した１１８〜１２１は溝部加工の際のマスク材であり、次工程のイオン注入のマスクとしても利用する。

ここで、図７Ｄに示すように、例えばアルミイオンなどのｐ型不純物イオン１２２を溝部側壁に斜めイオン注入法により注入し、ｐ型制御層１２、１４、１８、及び２０を形成する。マスク材１１８〜１２１により、ソース領域のｎ＋層は、ｐ型不純物イオンが入らない領域となる。

次に、図７Ｅに示すように、絶縁膜１０１、１０３、１０５、及び１０７を、例えばＣＶＤ法などにより堆積し、ＣＭＰ法やエッチバック法を用いて、溝部に充填する。ここで、マスク材１２３、１２４を用いて、ｐ層１６をイオン注入法により形成し、次に、新たなマスク材を用いてイオン注入法などにより、ｐ＋層１５を形成する。

ここで、図７Ｆに示したように全ての膜を除去し、例えば、１５００℃〜２０００℃程度で数秒から数十分程度アニールを施すことで、イオン注入の際に生じた欠陥を低減させるとともに、イオン注入のドーパントを活性化させる。

次に、図７Ｇに示したように、再び、溝の内部を絶縁膜等で充填したのち、多結晶シリコンを堆積、パターニングすることで、図中のヘテロ接合ダイオード１１４のアノード部を作成する。ここで、層間絶縁膜を堆積し、静電誘導トランジスタ部のソースコンタクト、及びゲートコンタクトを形成、金属膜を堆積する。また、炭化珪素基体の表面に金属膜を堆積し、例えば１０００℃程度の高温でアニールすることで、ソース部、ゲート部、及びこれらとは反対面のドレイン電極２１にシリサイデーション層を形成する。この後、多結晶シリコン膜２５と電極を接続するコンタクト穴を設けたのち、金属膜を堆積、パターニングすることで、図７Ｈに示すように、静電誘導トランジスタとヘテロ接合ダイオード１１４を同一炭化珪素基体上に得ることができる。

図８Ａ〜図８Ｆは、図４の炭化珪素半導体装置を実現するための製造工程Ａ〜Ｆを順を追って示した断面構造図である。

まず、図８Ａに示したｎ＋層１０とｎエピタキシャル層１１をもつ炭化珪素基体に対して、図８Ｂに示したように、例えばイオン注入法などによりｎ＋層１３、１７を炭化珪素基体中に選択的に形成する。

次に、図８Ｃに示したように、炭化珪素基体中に溝１１０、１１１を形成する。なお、図中で示した１２５、１２６は、溝部加工の際のマスク材であり、次工程のイオン注入のマスクとしても利用する。

ここで、図８Ｄに示すように、例えばアルミイオンなどのｐ型不純物イオン１２７を溝部側壁に斜めイオン注入法により注入し、ｐ型制御層１２、１４を形成する。マスク材１２５、１２６により、ソース領域のｎ＋層は、ｐ型不純物イオンが入らない領域となる。

次に、図８Ｅに示すように、絶縁膜１０１、１０３を、例えばＣＶＤ法などにより堆積し、ＣＭＰ法やエッチバック法を用いることで、溝部に充填する。ここで、ｐ型制御層１６、深いｐ型第３層３０、ｎ型第４層２４、ｐ＋引出し層１５、ｐ＋型第５層２７、ｐ型アノード層３２、並びに高濃度ｎ＋カソード層２９を、それぞれ適当なマスク材を用いてイオン注入法により形成する。

ここで、図８Ｆに示したように全ての膜を除去し、例えば、１５００℃〜２０００℃程度で数秒から数十分程度アニールを施すことで、イオン注入の際に生じた欠陥を低減させるとともに、イオン注入のドーパントを活性化させる。

次に、再び溝の内部を絶縁膜等で充填したのち、層間絶縁膜を堆積し、静電誘導トランジスタ部のソースコンタクト、及びゲートコンタクトを形成、金属膜を堆積する。また、炭化珪素基体の面に金属膜を堆積し、例えば１０００℃程度の高温でアニールすることで、ソース部、ゲート部、及びソース部、及び反対面のドレイン電極２１にシリサイデーション層を形成する。さらに、同時にｐｎ接合ダイオードのアノード部、カソード部にもコンタクト穴を形成、電極のパターニングにより、アノード電極、カソード電極を形成する。これにより、図４に示した静電誘導トランジスタとｐｎ接合ダイオード１１７を同一炭化珪素基体上に得ることができる。

本発明の第１の実施形態例による半導体装置の縦断面図。 本発明の第２の実施形態例による半導体装置の縦断面図。 本発明の第３の実施形態例による半導体装置の縦断面図。 本発明の第４の実施形態例による半導体装置の縦断面図。 図１の炭化珪素半導体装置を実現するためのマスクパターン。 図４の炭化珪素半導体装置を実現するためのマスクパターン。 図１の炭化珪素半導体装置を実現するための製造工程Ａを示す断面構造図。 図１の炭化珪素半導体装置を実現するための製造工程Ｂを示す断面構造図。 図１の炭化珪素半導体装置を実現するための製造工程Ｃを示す断面構造図。 図１の炭化珪素半導体装置を実現するための製造工程Ｄを示す断面構造図。 図１の炭化珪素半導体装置を実現するための製造工程Ｅを示す断面構造図。 図１の炭化珪素半導体装置を実現するための製造工程Ｆを示す断面構造図。 図１の炭化珪素半導体装置を実現するための製造工程Ｇを示す断面構造図。 図１の炭化珪素半導体装置を実現するための製造工程Ｈを示す断面構造図。 図４の炭化珪素半導体装置を実現するための製造工程Ａを示す断面構造図。 図４の炭化珪素半導体装置を実現するための製造工程Ｂを示す断面構造図。 図４の炭化珪素半導体装置を実現するための製造工程Ｃを示す断面構造図。 図４の炭化珪素半導体装置を実現するための製造工程Ｄを示す断面構造図。 図４の炭化珪素半導体装置を実現するための製造工程Ｅを示す断面構造図。 図４の炭化珪素半導体装置を実現するための製造工程Ｆを示す断面構造図。

符号の説明

１０…炭化珪素基体のｎ型第１層、１１…炭化珪素エピタキシャル層、１２，１４，１８，２０…ｐ型制御層、１３…ｎ型ソース領域、１５…ｐ型制御層引き出し部、１６…ｐ型制御層電界緩和部、１７…ｎ型パンチスルーストッパー層、１９…ｎ型のダイオードカソード領域、２１…ドレイン電極、２２…ソース電極、２３…ゲート電極、２４…ｎ型の第４層、２５…ｐ型多結晶シリコン（ヘテロ接合ダイオードのアノード部）、２６…接地電極（静電誘導トランジスタとダイオードを素子間分離する領域）、２７…ｐ＋型の第５層、２８…ダイオードのカソード電極、２９…高濃度ｎ＋型のカソード層、３０…深いｐ型の第３層、３１…ダイオードのアノード電極、３２…ｐ型のダイオードアノード領域、１０１〜１０８…層間絶縁膜、１１０〜１１３…溝部、１１８〜１２１，１２５，１２６…マスク材、１２２，１２７…ｐ型不純物イオン、５０１〜５０９，６１０〜６１４…マスクパターン。

Claims (18)

1. 半導体の第１導電型ｎ（又はｐ）の一面に形成されたドレイン電極と、前記半導体の他面に形成された一対の第１の溝部と、前記一対の第１の溝部に沿って形成された第２導電型ｐ（又はｎ）の制御領域と、前記一対の第１の溝部の間で半導体の前記他面に形成された第１導電型のソース領域と、前記ソース領域に接合したソース電極と、前記制御領域に隣接するゲート電極を備えた縦型の電界効果トランジスタを備えた半導体装置において、
   前記電界効果トランジスタとは独立して、前記半導体の前記他面に形成された一対の第２の溝部と、前記一対の第２の溝部に沿って形成された第２導電型の制御領域と、前記一対の第２の溝部の間で前記他面に形成された第１導電型のカソード層と、前記カソード層の上に形成された第２導電型のアノード層を含むダイオードを備えたことを特徴とする半導体装置。
2. 請求項１において、前記ダイオードの接合が、炭化珪素と多結晶シリコンとのヘテロ接合、ｐｎ接合、又はショットキー接合であることを特徴とする半導体装置。
3. 請求項１において、前記電界効果トランジスタと前記ダイオードとの間で半導体の前記他面に沿って形成された第１導電型のパンチスルーストッパー層を備えたことを特徴とする半導体装置。
4. 半導体の第１導電型ｎ（又はｐ）の一面に形成されたドレイン電極と、前記半導体の他面に形成された一対の第１の溝部と、前記一対の第１の溝部に沿って形成された第２導電型ｐ（又はｎ）の制御領域と、前記一対の第１の溝部の間で半導体の前記他面に形成された第１導電型のソース領域と、前記ソース領域に接合したソース電極と、前記制御領域に隣接するゲート電極を備えた縦型の電界効果トランジスタを備えた半導体装置において、
   前記電界効果トランジスタとは独立して、前記半導体の前記他面に形成された一対の第２の溝部と、前記一対の第２の溝部に沿って形成された第２導電型の制御領域と、前記一対の第２の前記溝部の間で前記他面に沿って形成された第１導電型のカソード層と、前記カソード層に接する第２導電型の多結晶シリコンを含むヘテロ接合ダイオードを備えたことを特徴とする半導体装置。
5. 請求項４において、前記電界効果トランジスタと前記ダイオードとの間で半導体の前記他面に沿って形成された第１導電型のパンチスルーストッパー層を備えたことを特徴とする半導体装置。
6. バンドギャップが２．０ｅＶ以上の半導体であり、低不純物濃度の第１導電型ｎ（又はｐ）の基体と、この基体の一面に形成され、基体より低抵抗の第１導電型の第１層と、前記第１層の表面に形成されたドレイン電極と、前記基体の他面に形成された一対の第１の溝部と、前記一対の第１の溝部に接触するように半導体の前記他面に形成された第１導電型の第２領域と、前記第２領域に形成されたソース電極と、前記一対の第１の溝部に沿って形成された第２導電型の制御領域と、前記制御領域に隣接するゲート電極を備えた縦型の電界効果トランジスタを備えた炭化珪素半導体装置において、
   前記電界効果トランジスタとは独立して、前記半導体の前記他面に形成された一対の第２の溝部と、前記一対の第２の溝部に沿って形成された第２導電型の制御領域と、前記一対の第２の溝部の間で前記他面に沿って形成された第１導電型のカソード領域と、前記カソード領域に接する第２導電型の多結晶シリコンを含むヘテロ接合ダイオードを備えたことを特徴とする炭化珪素半導体装置。
7. 請求項６において、前記電界効果トランジスタと前記ダイオードとの間で、半導体の前記他面に沿って形成された第１導電型のパンチスルーストッパー層を備えたことを特徴とする炭化珪素半導体装置。
8. 半導体の第１導電型ｎ（又はｐ）の一面に形成されたドレイン電極と、前記半導体の他面に形成された一対の溝部と、前記一対の溝部に沿って形成された第２導電型ｐ（又はｎ）の制御領域と、前記一対の溝部の間で前記半導体の他面に形成された第１導電型の第２領域と、前記第２領域に接合したソース電極と、前記制御領域に隣接するゲート電極を備えた縦型の電界効果トランジスタを備えた半導体装置において、
   前記電界効果トランジスタとは独立して、前記半導体の他面側から形成された第２導電型の第３層と、前記第３層の内側でかつ前記他面に亘って形成された第１導電型の第４層と、前記第４層の内側でほぼ中央表面に沿って形成された第２導電型のアノード層と、前記第４層の内側で前記第４層よりも高濃度の第１導電型のカソード層を含むダイオードを備え、前記第３層は、前記一対の溝部よりも深く形成されていることを特徴とする半導体装置。
9. 請求項８において、前記ダイオードの接合が、炭化珪素と多結晶シリコンとのヘテロ接合、ｐｎ接合、又はショットキー接合であることを特徴とする半導体装置。
10. 請求項８において、前記第４層よりも高濃度の第１導電型のカソード層の表面にオーミック接触するカソード電極を備えたことを特徴とする半導体装置。
11. 請求項８において、前記アノード層は、第２導電型の多結晶シリコンであることを特徴とする半導体装置。
12. 請求項８において、前記第２導電型のアノード層の表面にオーミック接触するアノード電極を含むことを特徴とする半導体装置。
13. 請求項８において、前記第３層の内側で、かつ前記電界効果トランジスタと前記ダイオードとの間で前記他面に沿って形成された第２導電型の第５層と、前記第５層にオーミック接触するとともに接地された電極を備えたことを特徴とする半導体装置。
14. バンドギャップが２．０ｅＶ以上の半導体であり、低不純物濃度の第１導電型ｎ（又はｐ）の基体と、前記基体の一面に形成され、基体より低抵抗の第１導電型の第１層と、前記第１層の表面に形成されたドレイン電極と、前記基体の他面に形成された一対の溝部と、前記一対の溝部に接触するように半導体の前記他面に形成された第１導電型の第２領域と、前記第２領域に形成されたソース電極と、前記一対の溝部に沿って形成された第２導電型の制御領域と、前記制御領域に隣接するゲート電極を備えた縦型の電界効果トランジスタを備えた炭化珪素半導体装置において、
    前記電界効果トランジスタとは独立して、前記半導体の前記他面に沿って形成された第２導電型の第３層と、前記第３層の内側に前記他面に沿って形成された第１導電型の第４層と、前記第４層の内側でほぼ中央表面に沿って形成された第２導電型のアノード層と、前記第４層の内側で前記第４層よりも高濃度の第１導電型のカソード層を含むダイオードを備え、前記第３層は、前記一対の溝部よりも深く形成されていることを特徴とする炭化珪素半導体装置。
15. 請求項１４において、前記ダイオードの接合が、炭化珪素と多結晶シリコンとのヘテロ接合、ｐｎ接合、又はショットキー接合であることを特徴とする炭化珪素半導体装置。
16. 請求項１４において、前記第２導電型のアノード層は多結晶シリコンであることを特徴とする炭化珪素半導体装置。
17. 請求項１４において、前記第４層よりも高濃度の第１導電型のカソード層の表面にオーミック接触するカソード電極を備えたことを特徴とする炭化珪素半導体装置。
18. 請求項１４において、前記半導体の他面側から形成された前記第３層の内側で、かつ前記電界効果トランジスタと前記ダイオードとの間で、前記他面に沿って形成された第２導電型の第５層と、前記第５層にオーミック接触するとともに接地された電極を備えたことを特徴とする炭化珪素半導体装置。

Images