JP4729893B2 - Manufacturing method of semiconductor optical device - Google Patents
Manufacturing method of semiconductor optical device Download PDFInfo
- Publication number
- JP4729893B2 JP4729893B2 JP2004268106A JP2004268106A JP4729893B2 JP 4729893 B2 JP4729893 B2 JP 4729893B2 JP 2004268106 A JP2004268106 A JP 2004268106A JP 2004268106 A JP2004268106 A JP 2004268106A JP 4729893 B2 JP4729893 B2 JP 4729893B2
- Authority
- JP
- Japan
- Prior art keywords
- optical component
- microlens
- optical
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5366—Shapes of wire connectors the bond wires having kinks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Mounting And Adjusting Of Optical Elements (AREA)
- Optical Couplings Of Light Guides (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、半導体光学装置の製造方法に関する。 The present invention relates to a method of manufacturing a semiconductor optical device.
従来、半導体光学装置として、例えば、半導体レーザと、半導体基板と一体的に形成されたマイクロレンズとを備え、その半導体基板上に形成された半導体レーザ用ガイド溝に、半導体レーザが配置されているものがある(例えば、特許文献1参照)。 2. Description of the Related Art Conventionally, as a semiconductor optical device, for example, a semiconductor laser and a microlens formed integrally with a semiconductor substrate are provided, and the semiconductor laser is disposed in a semiconductor laser guide groove formed on the semiconductor substrate. There are some (see, for example, Patent Document 1).
これは、次のようにして製造される。まず、半導体基板のエッチング加工された部分に、スパッタリング法によりSiO2膜を成膜した後、そのSiO2膜をエッチング加工することでマイクロレンズを形成する。さらに、半導体基板をエッチング加工することで、半導体レーザ用ガイド溝を形成する。最後に、その半導体レーザ用ガイド溝に半導体レーザを配置する。 This is manufactured as follows. First, the etched portions of the semiconductor substrate, after forming a SiO 2 film by a sputtering method to form the microlens by etching the SiO 2 film. Furthermore, a semiconductor laser guide groove is formed by etching the semiconductor substrate. Finally, a semiconductor laser is placed in the semiconductor laser guide groove.
このように半導体レーザ用ガイド溝に半導体レーザを配置することで、マイクロレンズと半導体レーザとの間隔を容易に制御することができる。したがって、この製造方法によれば、マイクロレンズと半導体レーザとの位置決めを容易にし、これらの光結合効率を高めることができる。
しかし、上記した半導体光学装置の製造方法では、マイクロレンズと半導体レーザ用ガイド溝とを別々のエッチング工程で形成しているため、エッチング工程で用いるマスクのズレ等により、マイクロレンズと半導体レーザとの位置決めにばらつきが生じる。なお、このような問題は、マイクロレンズと半導体レンズとの位置決めのみに限らず、他の光学部品同士の位置決めにおいても同様に発生する。 However, in the semiconductor optical device manufacturing method described above, the microlens and the semiconductor laser guide groove are formed in separate etching processes. Variation in positioning occurs. Such a problem occurs not only in the positioning of the microlens and the semiconductor lens but also in the positioning of other optical components.
本発明は、上記点に鑑み、光学部品同士の位置決め精度を従来技術よりも向上させることを目的とする。 In view of the above points, an object of the present invention is to improve the positioning accuracy between optical components as compared with the prior art.
上記目的を達成するため、請求項1に記載の発明では、半導体基板(1)をエッチングすることで、半導体基板(1)における第1の光学部品の形成予定領域(30)を第1の光学部品(1a)の輪郭形状に加工すると同時に、第2の光学部品(2)の位置を決めるための位置決め用構造部(1c)を半導体基板(1)に形成する第1の工程と、第1の光学部品の形成予定領域(30)に第1の光学部品(1a)を形成する第2の工程と、位置決め用構造部(1c)に第2の光学部品(2)を接触させて、半導体基板(1)に第2の光学部品(2)を搭載する第3の工程とを有し、
第1の工程では、半導体基板(1)のうち、第1の光学部品の形成予定領域(30)に複数のトレンチ(33)を形成し、
第2の工程では、トレンチ(33)の内部を半導体基板(1)を構成する材料の酸化物(37)で充填し、かつ、トレンチ(33)間に位置するトレンチ側壁部(36)を酸化物(37)に置き換えることで、第1の光学部品(1a)を形成することを特徴としている。
In order to achieve the above object, according to the first aspect of the present invention, the first optical component formation region ( 30 ) in the semiconductor substrate (1) is formed in the first optical component by etching the semiconductor substrate (1). A first step of forming a positioning structure (1c) on the semiconductor substrate (1) for determining the position of the second optical component ( 2 ) simultaneously with processing into the contour shape of the component ( 1a ); A second step of forming the first optical component ( 1a ) in the planned formation region ( 30 ) of the optical component, and the second optical component ( 2 ) in contact with the positioning structure (1 c) A third step of mounting the second optical component ( 2 ) on the substrate (1),
In the first step, a plurality of trenches (33) are formed in the formation planned region ( 30 ) of the first optical component in the semiconductor substrate (1),
In the second step, the inside of the trench (33) is filled with the oxide (37) of the material constituting the semiconductor substrate (1), and the trench sidewall (36) located between the trenches (33) is oxidized. The first optical component ( 1a ) is formed by replacing the object (37).
本発明では、第1の工程で、一回のエッチングにより、半導体基板の第1の光学部品の形成予定領域を加工するとともに、同一の半導体基板に位置決め用構造部を形成し、第2に工程で、第1の光学部品の形成予定領域に第1の光学部品を形成している。 In the present invention, in the first step, the formation region of the first optical component of the semiconductor substrate is processed by one etching, and the positioning structure portion is formed on the same semiconductor substrate, and the second step. Thus, the first optical component is formed in the region where the first optical component is to be formed.
このため、第1の光学部品と位置決め用構造部との相対的な位置は、エッチングの精度により決まる。これにより、上記した従来技術のように、第1の光学部品と位置決め用構造部とを別々に形成する場合と比較して、第1の光学部品と位置決め用構造部との位置決めを高精度に行うことができる。 Therefore, the relative position between the first optical component and the positioning structure is determined by the etching accuracy. Thereby, as compared with the case where the first optical component and the positioning structure are separately formed as in the conventional technique described above, the positioning of the first optical component and the positioning structure is highly accurate. It can be carried out.
そして、本発明では、第3の工程で、第2の光学部品を位置決め用構造部に接触させて、半導体基板に搭載しているので、第1の光学部品と第2の光学部品との位置決め精度を従来技術よりも向上させることができ、光学部品同士の光結合効率を従来よりも向上させることができる。 In the present invention, since the second optical component is brought into contact with the positioning structure and mounted on the semiconductor substrate in the third step, the positioning of the first optical component and the second optical component is performed. The accuracy can be improved as compared with the conventional technique, and the optical coupling efficiency between the optical components can be improved as compared with the conventional technique.
具体的には、請求項4に示すように、第1の工程では、位置決め用構造部(1c)のうち、第2の光学部品(2)との接触面(2a)が、第1の光学部品における第2の光学部品に対向する面(21)よりも第2の光学部品側に位置するように、位置決め用構造部(1c)を形成する。そして、第3の工程では、位置決め用構造部(1c)に第2の光学部品(2)を接触させることで、第1の光学部品(1a)と第2の光学部品(2)の間隔を所定の大きさとすることができる。
Specifically, as shown in
これにより、第1の光学部品と第2の光学部品との必要な距離を確保することができる。すなわち、第1の光学部品と第2の光学部品との間隔を従来技術よりも高精度に制御することができる。 Thereby, the necessary distance between the first optical component and the second optical component can be ensured. That is, the distance between the first optical component and the second optical component can be controlled with higher accuracy than in the prior art.
また、請求項5に示すように、第1の工程では、第3の工程で半導体基板(1)に第2の光学部品(2)を搭載したとき、第2の光学部品(2)における第1の光学部品に対向する面の一部(2a)が、位置決め用構造部(1c)と接触するように、位置決め用構造部(1c)を配置することができる。 In the first step, when the second optical component ( 2 ) is mounted on the semiconductor substrate (1) in the third step, the first step in the second optical component ( 2 ) is performed. The positioning structure portion (1c) can be arranged so that a part (2a) of the surface facing one optical component is in contact with the positioning structure portion (1c).
仮に、第2の光学部品における第1の光学部品に対向する面の全領域を、位置決め用構造部と接触させた場合では、これらの接触している領域のどこかに異物が入ると、第1の光学部品と第2の光学部品との間隔が変わってしまうという問題が発生する。 If the entire region of the surface of the second optical component that faces the first optical component is brought into contact with the positioning structure, if a foreign object enters somewhere in these contacting regions, There arises a problem that the distance between the first optical component and the second optical component changes.
そこで、請求項5に記載の発明では、第2の光学部品における第1の光学部品に対向する面の全領域ではなく、その面の一部を位置決め用構造部と接触させることで、第2の光学部品における第1の光学部品に対向する面の全領域を位置決め用構造部と接触させる場合と比較して、接触面積を小さくしている。 Therefore, in the invention described in claim 5 , the second optical component is not the entire region of the surface facing the first optical component, but a part of the surface is brought into contact with the positioning structure portion, thereby the second optical component. Compared with the case where the entire region of the surface facing the first optical component in this optical component is brought into contact with the positioning structure portion, the contact area is reduced.
これにより、第2の光学部品における第1の光学部品に対向する面の全領域を位置決め用構造部と接触させる場合と比較して、接触領域に異物が入る確率を低減できる。 Thereby, compared with the case where the whole area | region of the surface facing the 1st optical component in a 2nd optical component is made to contact with the structure part for positioning, the probability that a foreign material will enter into a contact area can be reduced.
なお、第1の光学部品として、例えば、請求項6に示すように、マイクロレンズを形成することができる。
As the first optical component, for example, as shown in
また、請求項2に示すように、第1の工程で、さらに、半導体基板における第3の光学部品(3)の形成予定領域(40)を第3の光学部品(3)の輪郭形状に加工するとともに、第3の光学部品の形成予定領域(40)においても複数のトレンチ(33)を形成し、第2の工程で、トレンチ(33)の内部を、半導体基板を構成する材料の酸化物で充填し、かつ、トレンチ(33)間に位置するトレンチ側壁部(36)を酸化物に置き換えることで、第3の光学部品(3)を形成することもできる。 According to a second aspect of the present invention, in the first step, the formation planned region (40) of the third optical component (3) in the semiconductor substrate is further processed into the contour shape of the third optical component (3). At the same time, a plurality of trenches (33) are formed also in the formation planned region (40) of the third optical component, and in the second step, the inside of the trench (33) is an oxide of a material constituting the semiconductor substrate. The third optical component (3) can also be formed by replacing the trench sidewall (36) located between the trenches (33) with an oxide.
これにより、第1の光学部品と第3の光学部品との相対的な位置も、エッチングの精度のみにより決まる。したがって、第1の光学部品と第3の光学部品とを異なる半導体基板に形成する場合と比較して、第1の光学部品と第3の光学部品との位置決めを高精度に行うことができる。この結果、半導体光学装置全体の光軸を高精度で合わせることができる。 Thereby, the relative positions of the first optical component and the third optical component are also determined only by the etching accuracy. Therefore, as compared with the case where the first optical component and the third optical component are formed on different semiconductor substrates, the positioning of the first optical component and the third optical component can be performed with high accuracy. As a result, the optical axis of the entire semiconductor optical device can be aligned with high accuracy.
なお、第1の光学部品、第3の光学部品としては、例えば、請求項7に示すように、それぞれ、マイクロレンズ(1a)、光導波路(3)を形成することができる。
As the first optical component and the third optical component, for example, as shown in
また、請求項8に示すように、第2の光学部品として、例えば、レーザダイオード(2)もしくは発光ダイオードを形成することができる。
Further, as shown in
請求項3に記載の発明では、第1の工程で、第1の光学部品(1a)の光軸と第2の光学部品(2)の光軸とを一致させるために、第1の光学部品の形成予定領域(30)に、所定深さの複数のトレンチ(33)を形成することを特徴としている。
In the invention according to
請求項1に記載の方法で第1の光学部品を形成する場合、半導体基板上における第1の光学部品の光軸の位置は、第1の光学部品の形成予定領域に形成されるトレンチの深さで決まる。したがって、このように第1の光学部品の形成予定領域でのトレンチの深さを調整することで、第1の光学部品の光軸と第2の光学部品の光軸とを一致させることができる。
When the first optical component is formed by the method according to
また、請求項9に記載の発明では、第3の工程では、第1の光学部品(1a)の光軸と第2の光学部品(2)の光軸とを一致させるために、所定厚さの基板上に形成された第2の光学部品(2)を用意し、第2の光学部品(2)を半導体基板(1)に搭載することを特徴としている。
In the invention described in
第2の光学部品の光軸の高さは、第2の光学部品が形成されている基板の厚さによって決まる。したがって、第2の光学部品が形成されている基板の厚さを調整することで、第1の光学部品の光軸と第2の光学部品の光軸とを一致させることができる。 The height of the optical axis of the second optical component is determined by the thickness of the substrate on which the second optical component is formed. Therefore, by adjusting the thickness of the substrate on which the second optical component is formed, the optical axis of the first optical component and the optical axis of the second optical component can be matched.
また、請求項10に示すように、サブマウント材(7)を介して、半導体基板(1)に第2の光学部品(2)を搭載し、このサブマウント材の厚さを調整することで、第1の光学部品の光軸と第2の光学部品の光軸とを一致させることもできる。
Further, as shown in
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
(第1実施形態)
図1に本発明の第1実施形態における半導体光学装置の斜視図を示す。また、図2に図1中の半導体光学装置のA−A’線断面図を示し、図3に図1、2中の破線で示す領域Bの斜視図を示す。なお、図1ではヒートシンクを省略している。
(First embodiment)
FIG. 1 is a perspective view of a semiconductor optical device according to the first embodiment of the present invention. 2 is a cross-sectional view taken along the line AA ′ of the semiconductor optical device in FIG. 1, and FIG. 3 is a perspective view of a region B indicated by a broken line in FIGS. In FIG. 1, the heat sink is omitted.
本実施形態の半導体光学装置は第1の光学部品としての第1のマイクロレンズ1aと、該マイクロレンズ1aと独立して搭載される第2のマイクロレンズ基板4、第2の光学部品としてのレーザダイオード基板2と、第3の光学部品としての光導波路3と、ヒートシンク6とを備えている。
The semiconductor optical device of this embodiment includes a
第1のマイクロレンズ1aは平凸型のシリンドリカルレンズであり、図3に示すように、平坦な入射面21と凸面よりなる出射面22を有している。第1のマイクロレンズ1aは、第1のマイクロレンズ基板1と一体形成されたマイクロレンズ台座部1bの上に配置されている。ここで、本明細書で言う一体とは、別々の部材が接合等されているのではなく、同一材料が連続している状態を意味する。また、マイクロレンズ台座部1bは、マイクロレンズ1aの輪郭と同一形状となっている。
The
独立して搭載される第2のマイクロレンズ基板4は、図3には図示していないが、平凸型のシリンドリカルレンズが形成された基板である。この第2のマイクロレンズ基板4は、第1のマイクロレンズ1aとレーザダイオード基板2との間に配置されており、レーザダイオードからの速軸方向の拡がり光をコリメートして、第1のマイクロレンズ1aに入射させる機能を持つ。レーザダイオードからの光は、さらに、第1のマイクロレンズ1aによって、遅軸方向の拡がり光がコリメートされ、第1のマイクロレンズ1aより出射される。なお、図示していないが、コリメートされた光はポリゴンミラー等に入射させ、レーザ光をスキャニングして対象物までの距離を計測する装置としての応用が可能である。
The
なお、本実施形態では、第1のマイクロレンズ基板1は例えばシリコンにより構成されており、第1のマイクロレンズ1aは例えばシリコン酸化膜により構成されている。また、第1のマイクロレンズ1aは、図3に示すように、上下方向の厚さ(高さ)24が10μm以上、具体的には100μm程度である。また、第1のマイクロレンズ1aの水平方向の幅25は500μm程度である。
In the present embodiment, the
第1のマイクロレンズ基板1には、第1のマイクロレンズ1aの他に位置決め用構造部1cが形成されている。位置決め用構造部1cは、第1のマイクロレンズ基板1の面のうち、第1のマイクロレンズ1aが形成されている側の面上に形成されている。位置決め用構造部1cも第1のマイクロレンズ基板1と一体となっている。また、位置決め用構造部1cは、第1のマイクロレンズ基板1のうち、第1のマイクロレンズ1aの外側の領域に配置されている。
In addition to the
本実施形態では、図3に示すように、第1のマイクロレンズ1aの両端に位置決め用構造部1cが配置されている。また、位置決め用構造部1cは第1のマイクロレンズ1aとレーザダイオード基板2および第2のマイクロレンズ4とレーザダイオード基板2との位置合わせをするための基準面23aおよび23bを有している。この基準面23aおよび23bはマイクロレンズ1aの入射面21と平行である。なお、第2のマイクロレンズは基準面23bに接触している。
In the present embodiment, as shown in FIG. 3,
レーザダイオード基板2はレーザダイオード基板2の発光面2aと第1のマイクロレンズ1aの入射面21とは位置決め用構造体1cを介して向かい合っており、レーザダイオード基板2のレーザダイオードは第1のマイクロレンズ1aと結合されている。
In the
具体的には、レーザダイオード基板2は、第1のマイクロレンズ基板1の第1のマイクロレンズ1aが形成されている側の面上に、サブマウント材7を介して、搭載されている。そして、レーザダイオード基板2の側面のうち、発光面2aである側面の一部が、基準面23aである位置決め用構造部1cの側面と接触している。
Specifically, the
なお、本実施形態では、図3に示すように、第1のマイクロレンズ基板1の表面上での位置合わせ用構造部1cの上下方向の厚さ(高さ)26は、第1のマイクロレンズ1aの高さとマイクロレンズ台座部1bの高さの合計と同じである。位置決め用構造部1cの水平方向の幅27は、レーザダイオード基板2を基準面に突き合わせて保持できればよいことから、500μm程度となっている。
In the present embodiment, as shown in FIG. 3, the vertical thickness (height) 26 of the
また、位置決め用構造部1cの基準面23aと、第1のマイクロレンズ1aの入射面21との光軸方向での間隔28aは、レーザダイオード基板2の発光面2aからのレーザ光をコリメートすることができる位置に第1のマイクロレンズ1aが置かれるように設定されている。また、第1のマイクロレンズ1aとレーザ2の発光面2aの光軸の高さが一致するように、レーザダイオード基板2の厚さおよびサブマウント材7の厚さが設定されている。
The
また、第2のマイクロレンズ基板4と接触している基準面23bと、レーザダイオード基板2と接触している基準面23aとの間隔28bは、第2のマイクロレンズ基板4とレーザダイオード基板2との距離や、第2のマイクロレンズ基板4と第1のマイクロレンズ1aとの距離が所定の大きさとなるように、設定されている。
Further, an
サブマウント材7は、レーザダイオード基板の残留応力を低減するために熱膨張係数がレーザダイオード基板2と同一の材質により構成されている。なお、レーザダイオード基板2と異なる材質により構成されたサブマウント材7を用いることもできる。そして、図3に示すように、サブマウント材7と第1のマイクロレンズ基板1は第1の接合材8で接合されている。また、サブマウント材7とレーザダイオード基板2は第2の接合材9で接合されている。
The
このようにして、本実施形態の半導体光学装置では、レーザダイオード基板2のレーザダイオードから出射された光が第1のマイクロレンズ1aによってコリメートされている。
Thus, in the semiconductor optical device of this embodiment, the light emitted from the laser diode of the
なお、本実施形態では、サブマウント材7をレーザダイオード基板2と第1のマイクロレンズ基板1bとの間に配置しているが、レーザダイオード基板2を製造する際にレーザダイオード基板2の厚さに制約がない、もしくは、サブマウント材7を設けなくても、レーザダイオード基板2の厚さで光軸を一致させることができれ、サブマウント材7を設けないようにすることもできる。
In the present embodiment, the
ヒートシンク6は、第3の接合材10により、レーザダイオード基板2と接合されている。ヒートシンク6は、レーザダイオード基板2の発光時の発熱を放出させるため、例えば、Cu、CuW、CuMo、Mo、WC等の熱伝導率が大きな材料により構成されている。また、図3に示すように、ヒートシンク材7にはレーザダイオードを駆動するための電位取り出しパッド11が形成されている。そして、その電位取り出しパッド11とレーザ基板2の表面とが配線ワイヤ12により電気的に接続されている。
The
光導波路3はマイクロレンズ基板1に形成されており、第1のマイクロレンズ1aと一対一で対応するように配置され、第1のマイクロレンズ1aと光導波路3とが結合されている。光導波路3は、図2に示すように、第1のマイクロレンズ基板1と一体形成された光導波路台座部1d上に形成されており、下側から順に、第1のシリコン酸化膜13、高濃度の不純物を含む第2のシリコン酸化膜14、第3のシリコン酸化膜15により構成されている。また、光導波路3は、第4の接合材17により、ヒートシンク6と接合されている。
The
なお、図1〜3では、第1のマイクロレンズ1aは、1つであったが、複数とすることもできる。この場合、レーザダイオードの数は、第1のマイクロレンズ1aと同じである第1のマイクロレンズ1aを複数とすることで、距離計測用としてのレーザ出力を向上させることができる。
1 to 3, the number of the
次に、本実施形態における半導体光学装置の製造方法について説明する。以下では、第1のマイクロレンズ1aの数が2つである場合を説明する。図4〜8に半導体光学装置の製造工程を示す。なお、図4〜6では、便宜上、第1のマイクロレンズ1aの数を1つとしている。
Next, a method for manufacturing the semiconductor optical device in the present embodiment will be described. Below, the case where the number of the 1st
まず、図4に示す工程で、第1のマイクロレンズ基板1上に第1のマイクロレンズ1a、光導波路3および位置決め用構造部1cを形成する。具体的には、例えば、図9〜図11に示す工程を行う。なお、図9、10において、図(a)は基板の上面図を示しており、図(b)は図(a)中の半導体基板のC−C’線断面図を示しており、図(c)は図(a)中の半導体基板のD−D’線断面図を示している。図11は基板の上面図を示している。
First, in the step shown in FIG. 4, the
図9に示す工程では、図示しないが、第1のマイクロレンズ基板1となるシリコンウェハを用意し、第1のマイクロレンズ基板1の上に酸化膜を形成する。その後、この酸化膜をパターニングする。そして、パターニングされた酸化膜をマスクとして、図9(a)、(b)に示すように、第1のマイクロレンズ1aの形成予定領域30と位置決め用構造部1cの形成予定領域31を残すように第1のマイクロレンズ基板1をエッチングし、第1のトレンチ32を形成する。
In the step shown in FIG. 9, although not shown, a silicon wafer to be the
これにより、第1のマイクロレンズ基板1のうち、第1のマイクロレンズ1aの形成予定領域30を第1のマイクロレンズ1aの輪郭と同様の形状に加工すると同時に、第1のマイクロレンズ基板1に位置決め用構造部1cを形成する。なお、この工程が本発明の第1の工程に相当する。
As a result, in the
このとき、図9(a)、(b)に示すように、第1のマイクロレンズ1aの形成予定領域30内に、一定の幅である第2のトレンチ33を一定の間隔で多数並設する。なお、複数の第2のトレンチ33の開口形状は、図9(a)に示すように、同一方向に、かつ、光軸に対して平行な状態で延びている形状とする。
At this time, as shown in FIGS. 9A and 9B, a large number of
具体的には、トレンチ幅(以下では、抜き幅と呼ぶ)34とトレンチ間に位置し、側壁となるシリコンの幅(以下では、残し幅と呼ぶ)35の比率は、0.55:0.45となるようにマスクの開口部の幅および開口部の間隔を調整する。例えば、抜き幅34が1.1μmなら、残し幅35は0.9μm、抜き幅が2.2μmなら、残し幅は1.8μmとする。なお、この第2のトレンチ33の下側で、エッチングされずに残された部分がマイクロレンズ台座部1bとなる。
Specifically, the ratio of the trench width (hereinafter referred to as the extraction width) 34 and the silicon width (hereinafter referred to as the remaining width) 35 located between the trenches and serving as the sidewall is 0.55: 0. The width of the opening of the mask and the interval between the openings are adjusted so as to be 45. For example, if the
このように、第1のマイクロレンズ基板1に第1のトレンチ32と第2のトレンチ33とを形成することで、第1のマイクロレンズ1aの輪郭形状とされたマイクロレンズ台座部1bを形成すると同時に、位置決め用構造部1cを形成する。
As described above, when the
なお、第1のマイクロレンズ基板1上での第1のマイクロレンズ1aの光軸の高さは、マイクロレンズ台座部1bの高さによって決まる。また、マイクロレンズ台座部1bの高さは、第2のトレンチ33の深さにより決まることから、第2のトレンチ33の深さにより、第1のマイクロレンズ1aの光軸の高さが決まる。このため、第2のトレンチ33を形成するとき、第1のマイクロレンズ1aの光軸とレーザダイオード基板2の光軸とを一致させるように、第2のトレンチ33の深さを設定する。
Note that the height of the optical axis of the
また、位置決め用構造部1cを形成するとき、位置決め用構造部1cの基準面23aおよび23bが、後の工程で第1のマイクロレンズ基板1に搭載するレーザダイオード基板2の発光面2aと平行となるように、位置決め用構造部1cを形成する。本実施形態では、基準面23aが第1のマイクロレンズ1aの入射面と平行となるように、位置決め用構造部1cを形成する。これは、後の工程で、レーザダイオード基板2の発光面2aと、第1のマイクロレンズ1aの入射面21とを平行に向かい合わせ、レーザダイオード基板2と第1のマイクロレンズ1aとを結合させるためである。
Further, when forming the
また、位置決め用構造部1cを形成するとき、図3に示すように、位置決め用構造部1cの基準面23aと第1のマイクロレンズ1aの入射面21とが、同一平面上に位置せず、これらの面の位置がずれている状態となるように、基準面23aの位置を設定する。すなわち、基準面23aが第1のマイクロレンズ1aの入射面21よりもレーザダイオード基板2側に位置するように、基準面23aの位置を設定する。
Further, when forming the
具体的には、位置決め用構造部1cの基準面23aの第1のマイクロレンズ1aに対する位置を、レーザダイオードからの光をコリメートできるように、第1のマイクロレンズ1aの焦点距離を考慮した位置となるように設定する。例えば、半導体レーザのコリメート用に用いる場合を想定すると、レーザの広がり角を90°とした場合、半導体レーザの発光端と第1のマイクロレンズ1aの距離28を例えば1000μm程度とする。すなわち、半導体レーザの発光端に第1のマイクロレンズ1aの入射面21を1000μm程度まで近づけたとき、その位置でレーザダイオード基板2の側面2aと位置決め用構造部1cの基準面23aとが接触するように、位置決め用構造部1cを形成する。
Specifically, the position of the
また、第2のマイクロレンズ基板4と接触させるための基準面23bが、レーザダイオード基板2と接触させるための基準面23aと、第1のマイクロレンズ1aとの間に位置するように、基準面23bの位置を設定する。
The
また、図9(a)、(c)に示すように、図9に示す工程では、第1のマイクロレンズ基板1に第1のトレンチ32を形成することで、第1のマイクロレンズ1aの形成予定領域30を第1のマイクロレンズ1aの輪郭形状に加工し、かつ、位置決め用構造部1cを形成すると同時に、第1のマイクロレンズ基板1のうち、光導波路3の形成予定領域40を光導波路3の輪郭形状に加工する。なお、光導波路3の形成予定領域40においても、第1のマイクロレンズ1aの形成予定領域30と同様に第2のトレンチ33を形成する。これにより、光導波路3の形成予定領域40に光導波路3と同様の輪郭形状の光導波路台座部1dを形成する。
Further, as shown in FIGS. 9A and 9C, in the process shown in FIG. 9, the
エッチング後の第1のトレンチ32の側壁表面、特に第1のマイクロレンズ1aの形成予定領域30の最外周部を規定する側壁表面の平坦性は、この面が光の入射あるいは出射する面21、22となるため重要である。このため、第1のマイクロレンズ基板1をエッチングした後、図示しないが、基板1の全体を水素雰囲気中でアニール処理してトレンチ側壁での表面粗さを小さくする。この後、いわゆる犠牲酸化を行うことで平滑な表面を持つレンズ面を得ることができる。なお、この技術に関しては特開2002−231945号公報に開示されている。さらに、エッチングの際に用いた酸化膜マスクをフッ酸溶液への浸漬等により除去する。
The flatness of the side wall surface of the
続いて、図10に示す工程では、第1のマイクロレンズ1aの形成予定領域30に第1のマイクロレンズ1aを形成し、光導波路3の形成予定領域40の形成予定領域に光導波路3を形成する。より具体的には、熱酸化により第2のトレンチ33内をシリコン酸化物37で充填するとともに、第2のトレンチ33間のシリコン層であるトレンチ側壁部36をシリコン酸化物37で置き換える。このようにして、第1のマイクロレンズ基板1と一体的な第1のマイクロレンズ1aを形成する。なお、この工程が本発明の第2の工程に相当する。
Subsequently, in the step shown in FIG. 10, the
このときの酸化膜37の厚さは、抜き幅34と残し幅35との合計と同じか、それ以上に設定する。通常、熱酸化膜はシリコン表面の内側と外側に0.45:0.55の割合で進行する。本実施形態では、この比率に合わせて抜き幅34と残し幅35を設定しており、すなわち、熱酸化において第2のトレンチ33内がシリコン酸化物で充填されると同時にトレンチ間のシリコン層36がシリコン酸化物になる寸法となっている。
At this time, the thickness of the
したがって、第2のトレンチ33の内部が全て熱酸化膜で埋まった時点でトレンチ間のシリコン層36も全て酸化される。すなわち、図10(a)に示すように、この時点で第1のマイクロレンズ1aの形成予定領域30全体が一塊りのシリコン酸化物(SiO2)37となり、第1のマイクロレンズ1aができる。このとき、第1のトレンチ32を構成する側壁面から位置決め用構造部1cの表面にかけて酸化膜38が形成される。すなわち、第1のマイクロレンズ1aの形成と同時に位置決め用構造部1cも形成される。
Therefore, when the entire interior of the
なお、この熱酸化工程の後に、第1のマイクロレンズ1aの光透過率向上のために、必要に応じて基板全体に反射防止膜をコーティングすることができる。
In addition, after this thermal oxidation process, in order to improve the light transmittance of the
また、光導波路3の形成予定領域40においても、第1のマイクロレンズ1aの形成予定領域30と同様に、図10に示す工程で、熱酸化により第2のトレンチ33内をシリコン酸化物37で充填するとともに、第2のトレンチ33間のシリコン層36をシリコン酸化物37で置き換える。このように本実施形態では、第1のマイクロレンズ1aの形成と同時に、光導波路台座部1dの上にシリコン酸化物層を形成する。
Further, in the planned
さらに、このシリコン酸化物層に不純物を注入することで、図10(b)、(c)に示すように、第1のシリコン酸化膜13、第2のシリコン酸化膜14、第3のシリコン酸化膜15から構成された第1のマイクロレンズ1aおよび光導波路3を形成する。
Further, by implanting impurities into this silicon oxide layer, as shown in FIGS. 10B and 10C, the first
なお、本実施形態では、第1のマイクロレンズ1aと光導波路3とを同一の半導体基板1に形成する場合を説明したが、光導波路3と第1のマイクロレンズ1aとを別々の半導体基板に形成し、これらを接合することもできる。
In the present embodiment, the case where the
次に、図11に示す工程では、メタルマスクを用いて、第1のマイクロレンズ1aが形成されたウェハ1の表面に対し、レーザダイオード基板2の搭載予定領域41のみにAu/Ti膜42を成膜する。なお、図11では光導波路3を省略している。
Next, in the process shown in FIG. 11, an Au /
ここで、Au/Ti膜42におけるTiは第1のマイクロレンズ基板1表面の酸化膜38とAuとの密着性を良好にするためのものであり、Au/Ti膜42におけるAuは、あらかじめサブマウント材7の裏面に成膜されたAuSn共晶はんだと共晶接合するためと、後の工程でAu配線と接続させるためのものである。
Here, Ti in the Au /
その後、第1のマイクロレンズ1aが形成されたウェハ1をダイシングカットする。ダイシングカットは、図示していない領域に対して行う。これにより、ウェハ1を所望の大きさとする。ダイシングカットする際では、Siの切り屑が第1のマイクロレンズ表面に付着するため、レジスト等の保護膜をウェハ表面に塗布してカットする。あるいは、ウェハ裏面からハーフカットして劈開する。これにより、マイクロレンズを汚損することなくチップ状にすることができる。
Thereafter, the
このようにして、図4に示すように、第1のマイクロレンズ基板1にマイクロレンズ1a、位置決め用構造部1cを形成する。なお、図4(a)は図11中のE−E’断面図であり、図4(b)は図11中のF−F’断面図である。また、図4(c)は第1のマイクロレンズ1aと位置決め用構造部1cが形成されている部分の斜視図である。
In this way, as shown in FIG. 4, the
次に、図5に示す工程では、図5(a)、(b)、(c)に示すように、第2のマイクロレンズ基板4を、基準面23bに接触させて、第1のマイクロレンズ基板1に搭載する。そして、マイクロレンズ基板1上に、サブマウント材7を位置決め用構造部1cの基準面23aに接触させてマウントする。サブマウント材7は、レーザダイオードの光軸と第1のマイクロレンズ1aの光軸とを一致させるためのものである。なお、サブマウント材7の表裏面にはあらかじめ、AuとSnからなる共晶合金層等の接合材43、44が成膜されている。これらの接合材43、44におけるサブマウント材7の裏面側の接合材43と、Au/Ti膜42とが第1の接合材8である。
Next, in the step shown in FIG. 5, as shown in FIGS. 5A, 5B, and 5C, the
続いて、図6に示す工程では、図6(a)、(b)、(c)に示すように、レーザダイオード基板2の側面2aを位置決め用構造部1cの基準面23aに接触させて、サブマウント材7の上にマウントする。これにより、レーザダイオードの発光面2aと第1のマイクロレンズ1aとの必要な距離が確保される。このようにして、レーザダイオード基板2の発光面2aと第1のマイクロレンズ1aの入射面21とを向かい合わせ、レーザダイオード基板2と第1のマイクロレンズ1aとを結合させる。
Subsequently, in the step shown in FIG. 6, as shown in FIGS. 6A, 6B, and 6C, the
なお、この工程が本発明の第3の工程に相当する。また、レーザダイオード基板2の表裏面にはあらかじめAu膜45、46が成膜されている。これらのAu膜45、46におけるレーザダイオード基板2の裏面側のAu膜45と、サブマウント材7の表面側の接合材44とが第2の接合材9である。
This step corresponds to the third step of the present invention. Further,
なお、レーザダイオード基板2の厚さにより、レーザダイオード基板2の光軸の位置を調整することができる。したがって、第1のマイクロレンズ1aの光軸とレーザダイオード基板2の光軸とを一致させるために、レーザダイオード基板2の厚さが所定厚さに設定されたものを用意する。
The position of the optical axis of the
その後、加熱加圧してレーザダイオード基板2、サブマウント材7、および第1のマイクロレンズ基板1を接合する。このとき、Au−Sn共晶合金の共晶点以上の温度、例えば300℃程度で加熱する。なお、ここでは、接合材としてAu−Sn共晶合金を用いたが、これに限らず、例えば、Au−Si共晶合金、AuとGeからなる合金層あるいはSnPbはんだを用いることもできる。
Thereafter, the
次に、図7に示す工程では、図6に示されている基板1を上下反転させ、レーザダイオード発光時の熱を放熱するためのヒートシンク材6を第3の接合材10となるInを介して熱圧着する。なお、図7は図6(a)と同じ断面を示している。Inはあらかじめヒートシンク材6での接合領域のみにマスク蒸着等により成膜しておく。また、ヒートシンク材6の表面には、電位取り出しパッド11として、ポリイミド等の絶縁膜11a、Au膜11bを順に接合前にあらかじめ成膜しておく。
Next, in the step shown in FIG. 7, the
なお、第3の接合材10としては、Inの他に、例えば、Au−Si共晶合金、AuとSnからなる共晶合金、AuとGeからなる合金層あるいはSnPbはんだを用いることができる。
In addition to In, for example, an Au—Si eutectic alloy, an eutectic alloy composed of Au and Sn, an alloy layer composed of Au and Ge, or SnPb solder can be used as the
このとき、第2のマイクロレンズ基板4は、ヒートシンク6とマイクロレンズ基板1とにより挟み込むことで固定される。
At this time, the
続いて、図8に示す工程で、ワイヤボンディングを行い、レーザダイオード基板2とヒートシンク6上に形成された電位取り出しパッド11とを、配線ワイヤ12により電気的に接続する。配線ワイヤ12としては、図8(b)に示すように、例えば、幅広のAuリボンを用いることができる。幅広のAuリボンを使用する目的は、レーザダイオードの発光時に放熱するためである。なお、Auリボンをボンディングする位置や、Auリボンの本数はデイスの特性に応じて変更可能である。
Subsequently, in the step shown in FIG. 8, wire bonding is performed, and the
以上のようにして、図1、2、3に示す半導体光学装置を製造することができる。 The semiconductor optical device shown in FIGS. 1, 2, and 3 can be manufactured as described above.
本実施形態では、図9に示す工程で、第1のマイクロレンズ基板1に対して一回のエッチングを行うことで、第1のマイクロレンズ基板1の第1のマイクロレンズ1aの形成予定領域30を第1のマイクロレンズ1aの形状に加工すると同時に、位置決め用構造部1cを形成している。そして、第1のマイクロレンズ1aの形成予定領域30に第1のマイクロレンズ1aを形成している。
In the present embodiment, in the process shown in FIG. 9, the
このため、第1のマイクロレンズ1aと位置決め用構造部1cとの相対的な位置は、エッチングの精度のみにより決まる。これにより、第1のマイクロレンズと位置決め用構造部とを別々に形成する場合と比較して、第1のマイクロレンズ1aと位置決め用構造部1cとの位置決めを高精度に行うことができる。
For this reason, the relative positions of the
また、位置決め用構造部1cの基準面23aの位置は、第1のマイクロレンズ1aの入射面21とレーザダイオード基板2の発光面2aとの間における必要な距離が確保できるように設定されている。そして、図6に示す工程で、レーザダイオード基板2の側面のうち、発光面2aとなる側面の一部を、位置決め用構造部1cの基準面23aに接触させて、第1のマイクロレンズ基板1にレーザダイオード基板2を搭載している。
Further, the position of the
このことから、レーザダイオード基板2の発光面2aと第1のマイクロレンズ1aの入射面21との間隔を所定の大きさとすることができる。すなわち、第1のマイクロレンズ1aとレーザダイオード基板2との位置決め精度を従来技術よりも向上させることができ、第1のマイクロレンズ1aとレーザダイオード基板2との光結合効率を従来よりも向上させることができる。
Accordingly, the distance between the
また、位置決め用構造部1cの基準面23bに接触させて、第1のマイクロレンズ基板1に第2のマイクロレンズ基板4を搭載している。これにより、レーザダイオード基板2の発光面2aと第2のマイクロレンズ基板4との間隔や、第2のマイクロレンズ基板4と第1のマイクロレンズ1aとの間隔を、容易に所望の大きさとすることができる。
In addition, the
さらに、本実施形態では、図9に示す工程で、第1のマイクロレンズ1aの形成予定領域30の加工と同時に、光導波路3の形成予定領域40を光導波路3の形状に加工している。そして、その光導波路3の形成予定領域40に光導波路3を形成している。
Furthermore, in this embodiment, in the step shown in FIG. 9, the formation planned
このため、第1のマイクロレンズ1aと光導波路3との相対的な位置も、エッチングの精度のみにより決まる。これにより、第1のマイクロレンズ1aと光導波路3とを異なる半導体基板に形成する場合と比較して、第1のマイクロレンズ1aと光導波路3との位置決めを高精度に行うことができる。
Therefore, the relative position between the
また、上記背景技術の欄で説明したように、スパッタリング法により半導体基板上に酸化膜を堆積させてレンズを製造する場合、スパッタリング法ではレンズの高さを5μm以上とすることが困難であった。また、仮に上記背景技術の欄で説明した技術により、例えば、10μm程度の厚さの酸化膜が形成できたとしても、この技術では、基板の全面上に酸化膜を形成するため、基板を構成するシリコンと酸化膜の熱膨張係数差により、基板が反ることが予想される。このため、エッチング工程でのウェハチャッキング時にウェハが割れる不具合が多発する恐れがある。 In addition, as described in the background section above, when a lens is manufactured by depositing an oxide film on a semiconductor substrate by a sputtering method, it is difficult to set the height of the lens to 5 μm or more by the sputtering method. . Further, even if an oxide film having a thickness of, for example, about 10 μm can be formed by the technique described in the above background art section, this technique forms an oxide film on the entire surface of the substrate. It is expected that the substrate warps due to the difference in thermal expansion coefficient between the silicon and the oxide film. For this reason, there is a possibility that a problem that the wafer breaks during wafer chucking in the etching process frequently occurs.
これに対して、本実施形態では、図9に示す工程で、第1のマイクロレンズ基板1のうち、第1のマイクロレンズ1aの形成予定領域30を第1のマイクロレンズ1aの輪郭形状とするとともに、第1のマイクロレンズ1aの形成予定領域30内に複数の第2のトレンチ33を形成している。そして、図10に示す工程で、熱酸化により、第2のトレンチ33を酸化膜37で充填し、第2のトレンチ33間のシリコン層36を酸化膜37に置換することで、マイクロレンズ台座部1bの上に第1のマイクロレンズ1aを形成している。
On the other hand, in the present embodiment, in the step shown in FIG. 9, in the
このような方法により第1のマイクロレンズ1aを形成するため、本実施形態では高さ24が5μm以上である第1のマイクロレンズ1aを形成することが容易である。また、第1のマイクロレンズ1aの形成予定領域30のみに厚い酸化膜を形成していることから、高さ24が5μm以上である第1のマイクロレンズ1aを形成しても、第1のマイクロレンズ基板1に反りが発生するのを抑制することができる。
Since the
また、上記背景技術の欄で説明した従来技術では、マイクロレンズ設置面とガイド溝との段差に、レーザダイオード基板を引っかけて固定することで、レーザダイオード基板とマイクロレンズとの相対的な位置が決定されていた。一方、上記した従来技術では、基板上にマイクロレンズを形成した後、フォトリソグラフィおよびエッチング技術により、同一の基板上にガイド溝を形成していた。したがって、基板の凹凸部では、フォトレジストの被覆性が悪く、また、それを回避するためにフォトレジストを厚くすると露光が困難となる。 In the prior art described in the background section above, the relative position between the laser diode substrate and the microlens is fixed by hooking and fixing the laser diode substrate to the step between the microlens installation surface and the guide groove. It was decided. On the other hand, in the above-described prior art, after forming a microlens on a substrate, a guide groove is formed on the same substrate by photolithography and etching techniques. Therefore, the unevenness of the substrate has poor photoresist coverage, and exposure becomes difficult if the photoresist is thickened to avoid it.
このことから、上記背景技術の欄で説明した従来技術では、例えば、100μm程度等の深いガイド溝を形成するのは困難であり、マイクロレンズ設置面とガイド溝との段差は小さかった。このため、レーザダイオード基板をその段差に引っかけて十分に固定することができない恐れがあった。 For this reason, in the prior art described in the background section above, it is difficult to form a deep guide groove of about 100 μm, for example, and the step between the microlens installation surface and the guide groove is small. For this reason, there is a possibility that the laser diode substrate cannot be sufficiently fixed by being caught on the step.
これに対して、本実施形態では、図9に示す工程で、第1のマイクロレンズ基板1に凹凸部が存在する前に、フォトリソグラフィおよびエッチングを行い、第1のマイクロレンズ基板1に第1のトレンチ32を形成することで、位置決め用構造部1cを形成している。
On the other hand, in the present embodiment, in the step shown in FIG. 9, photolithography and etching are performed before the uneven portion exists in the
このため、上記従来技術でのガイド溝よりも深い第1のトレンチ32を形成することができる。これにより、位置決め用構造部1cの第1のマイクロレンズ基板1上での高さ26(図3参照)を上記従来技術の段差よりも大きくできる。この結果、レーザダイオード基板2を位置決め用構造部1cの基準面23aに接触させて、レーザダイオード基板2をマイクロレンズ基板1に搭載したとき、レーザダイオード基板2を位置決め用構造部1cに引っかけて十分に固定することができる。
For this reason, the
また、上記した従来技術では、レーザダイオード基板の側面のうち、発光面となる側面の全てを、マイクロレンズ設置面とガイド溝との段差に接触させていた。この場合、レーザダイオード基板の発光面となる側面と段差との間のどこかに異物が入ると、レーザダイオードとマイクロレンズとの相対的な位置がずれてしまうという問題があった。 In the above-described prior art, all of the side surfaces of the laser diode substrate that serve as the light emitting surface are brought into contact with the step between the microlens installation surface and the guide groove. In this case, there is a problem that the relative position between the laser diode and the microlens is shifted if a foreign substance enters somewhere between the side surface that becomes the light emitting surface of the laser diode substrate and the step.
これに対して、本実施形態では、図3、図6に示すように、レーザダイオード基板2の発光面2aとなる側面のうち、位置決め用構造部1cに対応する部分を、位置決め用構造部1cの基準面23aと接触させている。このように本実施形態では、レーザダイオード基板2の発光面2aとなる側面のうち、必要最小限の領域のみを位置決め用構造部1cの基準面23と接触させている。
On the other hand, in this embodiment, as shown in FIGS. 3 and 6, the portion corresponding to the
これにより、レーザダイオード基板2の発光面2aの全てが位置決め用構造部1cと接触している場合よりも、異物によるレーザダイオード基板2とマイクロレンズ1aとの相対的な位置のずれが発生するのを抑制することができる。
As a result, the relative position shift between the
また、上記した従来技術では、台座部を設けず、半導体基板上に直にSiO2膜からなるマイクロレンズを形成していた。この場合、半導体基板とマイクロレンズとの界面には、マイクロレンズの側面と半導体基板とがなす角部が存在する。このため、半導体基板とマイクロレンズとの熱膨張係数差により、その角部において応力が集中してしまう。これが、マイクロレンズの強度に対する信頼性を低下させる原因であった。 Further, in the above-described prior art, a microlens made of a SiO 2 film is formed directly on a semiconductor substrate without providing a pedestal portion. In this case, a corner formed by the side surface of the microlens and the semiconductor substrate exists at the interface between the semiconductor substrate and the microlens. For this reason, stress is concentrated at the corner due to the difference in thermal expansion coefficient between the semiconductor substrate and the microlens. This was a cause of reducing the reliability with respect to the strength of the microlens.
これに対して、本実施形態では、マイクロレンズ台座部1bの形状を第1のマイクロレンズ1aと同一の形状としている。すなわち、マイクロレンズ台座部1bの側面と第1のマイクロレンズ1aの側面とを一致させている。
In contrast, in the present embodiment, the shape of the
これにより、マイクロレンズ台座部1bと第1のマイクロレンズ1aとの界面に角部が存在しないようにすることができる。また、本実施形態では、マイクロレンズ台座部1bと第1のマイクロレンズ基板1との界面に、マイクロレンズ台座部1bの側面と第1のマイクロレンズ基板1の上面とがなす角部が存在する。
Thereby, a corner | angular part can be made not to exist in the interface of the micro
このように、本実施形態では、半導体光学装置の構造を、第1のマイクロレンズ1aから離れたマイクロレンズ台座部1bと第1のマイクロレンズ基板1との界面に角部が存在する構造としているので、第1のマイクロレンズ1aの強度に対する信頼性を向上させることができる。
As described above, in the present embodiment, the structure of the semiconductor optical device is a structure in which corners are present at the interface between the
また、本実施形態では、半導体光学装置に温度変化が生じた場合、熱膨張係数差により、マイクロレンズ台座部1bと第1のマイクロレンズ1aとの界面に応力が生じるが、マイクロレンズ台座部1bが変形することで、この応力が緩和されるようになっている。このことからも、第1のマイクロレンズ1aの強度に対する信頼性が向上されていると言える。
In the present embodiment, when a temperature change occurs in the semiconductor optical device, a stress is generated at the interface between the
なお、マイクロレンズ台座部1bの形状が第1のマイクロレンズ1aよりも大きな場合、第1のマイクロレンズ1aとマイクロレンズ台座部1bとの界面において、マイクロレンズ台座部1bの上面と第1のマイクロレンズ1aの側面とがなす角部が存在する。このため、単にマイクロレンズ台座部1bが存在するだけでは、第1のマイクロレンズ1aの強度に対する信頼性の向上には、不十分である。
When the shape of the
また、本実施形態のように、マイクロレンズ台座部1bの形状を第1のマイクロレンズ1aと同一の形状とすることで、第1のマイクロレンズ1aとレーザダイオード基板2の発光面2aとの距離を任意に設定することができる。すなわち、本実施形態によれば、第1のマイクロレンズ1aとレーザダイオード基板2の性能、例えば、第1のマイクロレンズ1aの焦点距離が短い場合、第1のマイクロレンズ1aとレーザダイオード基板2の発光面2aとの距離を小さく設定することが容易となる。
In addition, as in the present embodiment, the distance between the
(第2実施形態)
図12に本実施形態における半導体光学装置の一部を示す。図12は図2に対応する断面図であり、図12では光導波路3を省略している。なお、図12に示す半導体光学装置の構造部のうち、図2に示す半導体光学装置と同様の構造部には同一の符号を付すことで説明を省略する。
(Second Embodiment)
FIG. 12 shows a part of the semiconductor optical device according to this embodiment. FIG. 12 is a cross-sectional view corresponding to FIG. 2, and the
第1実施形態の半導体光学装置では、図2に示すように、第1のマイクロレンズ1aとレーザダイオード基板2との間に第2のマイクロレンズ基板4を挿入した構造となっていたのに対して、本実施形態の半導体光学装置は、第2のマイクロレンズ1aをレーザダイオード基板2と光軸方向に対し、反対側に設置した構造例である。ヒートシンク6に衝立部51を有するレンズ台座基板52が接合されており、その衝立部51にレンズ4が接合された構造となっている。
In the semiconductor optical device according to the first embodiment, as shown in FIG. 2, the
本実施形態の半導体光学装置は、一部を除いて、第1実施形態と同様の製造工程により製造することができる。第1実施形態での製造工程と異なる点は、図7に示す工程で、例えば共晶はんだによりレンズ台座基板52が接合されたヒートシンク6を用意する点と、レンズ4を衝立部51にエポキシ樹脂を主成分とするUV硬化性の接着剤等により接合する点である。
The semiconductor optical device of this embodiment can be manufactured by the same manufacturing process as that of the first embodiment, except for a part. 7 differs from the manufacturing process of the first embodiment in the process shown in FIG. 7 in that, for example, a
なお、レンズ4とレーザダイオード発光面2aからの距離はレンズを保持するレンズ台座基板52の衝立部51の厚さ51aで調整する。位置精度が要求される場合は、衝立側面を位置合わせ用構造部1cの側面のうち、基準面23aの反対側の面53と接触させて位置決めする。また、レンズ台座基板52とヒートシンク材6との固定は共晶はんだを用いた方法に限らず、他の方法で接合することもできる。例えば、接合温度が他の材料に影響する、あるいは接合強度に問題が出る場合は、銀ロウ付けによって、レンズ台座基板とヒートシンクを一体にしておくこともできる。
The distance between the
本実施形態のように半導体光学装置を製造しても第1実施形態と同様の効果を有する。 Even if the semiconductor optical device is manufactured as in the present embodiment, the same effect as in the first embodiment is obtained.
(第3実施形態)
第1、第2実施形態では、第1の光学部品として、第1のマイクロレンズ1aを用いる場合を例として説明したが、本実施形態では、第1の光学部品として、光導波路3を用いる場合を説明する。なお、速軸方向の光の拡がりをコリメートするための第2のマイクロレンズ基板の挿入する位置は第1実施形態と同じである。
(Third embodiment)
In the first and second embodiments, the case where the
図13に本実施形態における半導体光学装置の断面図を示す。なお、図13に示す半導体光学装置は、図2に示す半導体光学装置に対して、第1のマイクロレンズ1aを有していない点が異なり、他の構造部については図2と同様であるため、同一の符号を付すことで説明を一部省略する。
FIG. 13 is a sectional view of the semiconductor optical device according to this embodiment. The semiconductor optical device shown in FIG. 13 is different from the semiconductor optical device shown in FIG. 2 in that it does not have the
この半導体光学装置は、光導波路3と、第2の光学部品としてのレーザダイオード基板2と、ヒートシンク6とを備えている。
This semiconductor optical device includes an
光導波路3は、第1実施形態と同様に、半導体基板1と一体形成されており、この半導体基板1には、位置決め用構造部1cも半導体基板1と一体形成されている。そして、レーザダイオード基板2の発光面となる側面2aが位置決め用構造部1cの基準面23aに接触した状態で、レーザダイオード基板2が半導体基板1に搭載されている。
As in the first embodiment, the
次に、本実施形態の半導体光学装置の製造方法について説明する。ここでは、光導波路3および位置決め用構造部1cを形成する工程について主に説明する。図14、15(a)、(b)に半導体光学装置の製造工程の一部を示す。図14は半導体基板の上面図であり、図15(a)、(b)はそれぞれ、図14中のG−G’断面図、H−H’断面図である。なお、これらの図では、図9、図10と同様の構造部については、図9、10と同一の符号を付している。
Next, a method for manufacturing the semiconductor optical device of this embodiment will be described. Here, the process of forming the
図14に示す工程では、半導体基板1を用意し、図9に示す工程と同様に、半導体基板1に対してエッチングを行う。なお、この工程が図9と異なるのは、図9中のマイクロレンズ1aの形成予定領域30が光導波路3の形成予定領域40に置き換わっている点である。
In the step shown in FIG. 14, the
具体的には、半導体基板1に第1のトレンチ32を形成することで、半導体基板1のうち、光導波路3の形成予定領域40を光導波路3の輪郭形状に加工すると同時に、半導体基板1に位置決め用構造部1cを形成する。このとき、図9に示す工程と同様に、光導波路3の形成予定領域40に第2のトレンチ33を形成する。
Specifically, by forming the
このように、半導体基板1に第1のトレンチ32と第2のトレンチ33とを形成することで、光導波路3の輪郭と同様の形状とされた光導波路台座部1dを形成すると同時に、位置決め用構造部1cを形成する。
Thus, by forming the
次に、図15に示す工程では、図10に示す工程と同様に、熱酸化により、光導波路3の形成予定領域40において、第2のトレンチ33内をシリコン酸化物で充填するとともに、第2のトレンチ33間のシリコン層36をシリコン酸化物で置き換える。これにより、光導波路台座部1dの上にシリコン酸化物層を形成する。さらに、このシリコン酸化物層に不純物を注入することで、第1のシリコン酸化膜13、第2のシリコン酸化膜14、第3のシリコン酸化膜15から構成された光導波路3を形成する。
Next, in the step shown in FIG. 15, as in the step shown in FIG. 10, the
その後は、図示しないが、第1実施形態と同様に、位置決め用構造部1cに接触させながら、第2のマイクロレンズ基板4を半導体基板に搭載する。さらに、サブマウント材7およびレーザダイオード基板2を半導体基板1に搭載し、レーザダイオード基板2と光導波路3とを結合させる。そして、第2のマイクロレンズ基板4を半導体基板1とヒートシンク6とにより挟み込みながら、レーザダイオード基板2および光導波路3と、ヒートシンク6とを接合する。このようにして、図13に示す半導体光学装置を製造することができる。
Thereafter, although not shown, the
本実施形態においても、半導体基板1に対して一回のエッチングを行うことで、半導体基板1の光導波路3の形成予定領域40を光導波路3の形状に加工すると同時に、位置決め用構造部1cを形成している。そして、その光導波路台座部1dの上に光導波路3を形成している。
Also in this embodiment, by performing etching once on the
このため、光導波路3と位置決め用構造部1cとの相対的な位置は、エッチングの精度のみにより決まる。これにより、光導波路と位置決め用構造部とを別々に形成する場合と比較して、光導波路3と位置決め用構造部1cとの位置決めを高精度に行うことができる。
For this reason, the relative position between the
また、本実施形態でも第1実施形態と同様に、レーザダイオード基板2を、位置決め用構造部1cの基準面23aに接触させて、半導体基板1にレーザダイオード基板2を搭載している。このことから、光導波路3とレーザダイオード基板2との位置決め精度を従来技術よりも向上させることができ、光導波路3とレーザダイオード基板2との光結合効率を従来よりも向上させることができる。
Also in this embodiment, as in the first embodiment, the
また、本実施形態によれ、第1実施形態と比較して、第1のマイクロレンズ1aを省略している分、部品点数を少なくできるため、低コストで半導体光学装置を製造することができる。
Further, according to the present embodiment, compared with the first embodiment, since the number of parts can be reduced by the amount of the
また、本実施形態においても、第1実施形態におけるマイクロレンズ台座部1bと同様に、光導波路台座部1dが光導波路3の輪郭と同様の形状となっている。これにより、光導波路3の強度に対する信頼性を向上させることができる。
Also in this embodiment, the optical
(他の実施形態)
(1)第1から第3実施形態では、基板1のうち、光導波路3の形成予定領域を光導波路3の形状に加工し、その領域に酸化膜を形成した後、その領域に不純物を注入することで、光導波路3を形成していたが、他の方法で光導波路3を形成することもできる。
(Other embodiments)
(1) In the first to third embodiments, a region where the
例えば、次のように光導波路3を形成することもできる。図16に光導波路3の製造工程を示す。図16(a)に示すように、シリコン基板61を用意する。続いて、図16(b)に示すように、シリコン基板61の表面に高濃度不純物を含むシリコン層62をエピタキシャル成長法により形成する。さらに、図16(c)に示すように、シリコン層62の上に、エピタキシャル成長法により不純物を含まないノンドープシリコン層63を形成する。このようにして、高濃度不純物を含むシリコン層62を有する基板1を形成する。
For example, the
続いて、図16(d)に示すように、第1、第2実施形態の図9に示す工程や第3実施形態の図14に示す工程で、第1のトレンチ32、第2のトレンチ33を形成する。
その後、図10に示す工程、図15に示す工程と同様に熱酸化を行うことで、光導波路3を形成することができる。
Subsequently, as shown in FIG. 16D, in the step shown in FIG. 9 of the first and second embodiments and the step shown in FIG. 14 of the third embodiment, the
Then, the
(2)上記した各実施形態では、図9、10に示す工程により、第1のマイクロレンズ1aを形成する場合を説明したが、他の方法により、第1のマイクロレンズ1aを形成することもできる。例えば、図9に示す工程に対して、第1のマイクロレンズ1aの形成予定領域30に第2のトレンチ33を形成せず、第1のマイクロレンズ1aの形成予定領域30を第1のマイクロレンズ1aの形状に加工する。その後、SOG(Spin-On Glass)により、第1のマイクロレンズ1aの形成予定領域30の上にガラス膜を塗布することで、第1のマイクロレンズ1aを形成することもできる。
(2) In each of the embodiments described above, the case where the
(3)上記した各実施形態では、図3に示すように、レーザダイオード基板2とヒートシンク6とを第3の接合材10により接続していたが、低出力での発光で、レーザダイオード基板2とヒートシンク6との間に、シリコン基板を挿入しても特性劣化を生じない場合には、図17に示す構造とすることもできる。
(3) In each of the above-described embodiments, as shown in FIG. 3, the
図17に他の実施形態における半導体光学装置の一部を示す。なお、図17では、半導体光学装置の構造部のうち、図3と同様の構造部には同一の符号を付している。図17に示す半導体光学装置は、第1のマイクロレンズ1aが形成された第1のマイクロレンズ基板1にレーザダイオード基板2を搭載した後、第3の接合材10により、第1のマイクロレンズ基板1をヒートシンク6に接合した構造となっている。
FIG. 17 shows a part of a semiconductor optical device according to another embodiment. In FIG. 17, the same reference numerals are assigned to the same structural portions as those in FIG. 3 among the structural portions of the semiconductor optical device. In the semiconductor optical device shown in FIG. 17, after the
(4)半導体光学装置を図18に示す構造とすることもできる。図18に示す半導体光学装置では、図3に示しているマイクロレンズ基板1とレーザダイオード基板2とが結合されている部分を1つの光学部品ユニット71として、その光学部品ユニット71を2つ用いた構造となっている。
(4) The semiconductor optical device may have a structure shown in FIG. In the semiconductor optical device shown in FIG. 18, a part where the
このように、レーザダイオード基板2を2つ用いることで、上記した各実施形態よりも大出力化することができる。なお、レーザの出力を大きくする方法としては、1つのレーザダイオード基板2中の発光層数を増加させることが考えられるが、レーザダイオード基板2が長くなる程、レーザダイオード基板2に反りが発生し易くなり、製造歩留まりが低下してしまう。これに対して、図18に示す半導体光学装置では、レーザダイオード基板2を複数用いるため、レーザダイオード基板2を長くしなくてもよい。これにより、レーザダイオード2の反りによる製造歩留まりを向上することができる。
Thus, by using two
(5)上記した各実施形態では、レーザダイオード基板2を用いる場合を例として説明したが、レーザダイオードの代わりに発光ダイオードを用いることもできる。
(5) In each of the embodiments described above, the case where the
(6)第1、第2実施形態では、第1の光学部品として、マイクロレンズ1aを用いる場合を例として説明したが、第1の光学部品として、プリズム、ミラーとしての機能を持つ光学素子や、格子などの偏光素子を用いることもできる。
(6) In the first and second embodiments, the case where the
1…マイクロレンズ基板(半導体基板)、1a…第1のマイクロレンズ、
1b…マイクロレンズ台座部、1c…位置決め用構造部、1d…光導波路台座部、
2…レーザダイオード基板、3…光導波路、4…第2のマイクロレンズ、
6…ヒートシンク、7…サブマウント材、8…第1の接合材、9…第2の接合材、
10…第3の接合材、11…電位取り出しパッド、12…配線ワイヤ、21…入射面、
22…出射面、23…位置決め用構造部の基準面。
DESCRIPTION OF
1b: Microlens base part, 1c: Positioning structure part, 1d: Optical waveguide base part,
2 ... laser diode substrate, 3 ... optical waveguide, 4 ... second microlens,
6 ... heat sink, 7 ... submount material, 8 ... first bonding material, 9 ... second bonding material,
DESCRIPTION OF
22 ... Outgoing surface, 23 ... Reference surface of positioning structure.
Claims (10)
半導体基板(1)をエッチングすることで、前記半導体基板(1)における前記第1の光学部品の形成予定領域(30)を前記第1の光学部品(1a)の輪郭形状に加工すると同時に、前記第2の光学部品(2)の位置を決めるための位置決め用構造部(1c)を前記半導体基板(1)に形成する第1の工程と、
前記第1の光学部品の形成予定領域(30)に前記第1の光学部品(1a)を形成する第2の工程と、
前記位置決め用構造部(1c)に前記第2の光学部品(2)を接触させて、前記半導体基板(1)に前記第2の光学部品(2)を搭載する第3の工程とを有し、
前記第1の工程では、前記半導体基板(1)のうち、前記第1の光学部品の形成予定領域(30)に複数のトレンチ(33)を形成し、
前記第2の工程では、前記トレンチ(33)の内部を前記半導体基板(1)を構成する材料の酸化物(37)で充填し、かつ、前記トレンチ(33)間に位置するトレンチ側壁部(36)を前記酸化物(37)に置き換えることで、前記第1の光学部品(1a)を形成することを特徴とする半導体光学装置の製造方法。 In the method of manufacturing a semiconductor optical device in which the first optical component ( 1a ) formed on the semiconductor substrate (1) and the second optical component ( 2 ) are coupled,
By etching the semiconductor substrate (1), the formation planned region ( 30 ) of the first optical component in the semiconductor substrate (1) is processed into the contour shape of the first optical component ( 1a ), and at the same time, A first step of forming on the semiconductor substrate (1) a positioning structure (1c) for determining the position of the second optical component ( 2 );
A second step of forming the first optical component ( 1a ) in the formation planned region ( 30 ) of the first optical component;
A third step of mounting the second optical component ( 2 ) on the semiconductor substrate (1) by bringing the second optical component ( 2 ) into contact with the positioning structure (1c). ,
In the first step, a plurality of trenches (33) are formed in a region ( 30 ) where the first optical component is to be formed in the semiconductor substrate (1),
In the second step, the inside of the trench (33) is filled with an oxide (37) of a material constituting the semiconductor substrate (1), and a trench side wall portion (between the trenches (33)) ( 36) replacing the oxide (37) to form the first optical component ( 1a ), a method for manufacturing a semiconductor optical device.
前記第2の工程では、前記トレンチ(33)の内部を、前記半導体基板を構成する材料の酸化物で充填し、かつ、前記トレンチ(33)間に位置するトレンチ側壁部(36)を前記酸化物に置き換えることで、前記第3の光学部品(3)を形成することを特徴とする請求項1に記載の半導体光学装置の製造方法。 In the first step, simultaneously with the processing of the formation planned region (30) of the first optical component (1a), the formation planned region (40) of the third optical component (3) in the semiconductor substrate is formed in the first step. while machining the contour shape of the third optical component (3), also forming a plurality of trenches (33) Oite to the third optical component formation region (40),
In the second step, the inside of the trench (33) is filled with an oxide of a material constituting the semiconductor substrate, and the trench sidewall (36) located between the trenches (33) is oxidized. The method of manufacturing a semiconductor optical device according to claim 1, wherein the third optical component (3) is formed by replacing with an object.
前記第3の工程では、前記位置決め用構造部(1c)に前記第2の光学部品(2)を接触させることで、前記第1の光学部品(1a)と前記第2の光学部品(2)との間隔を所定の大きさとすることを特徴とする請求項1ないし3のいずれか1つに記載の半導体光学装置の製造方法。 In the first step, a contact surface (23a) with the second optical component ( 2 ) of the positioning structure portion (1c) serves as the second optical component in the first optical component. The positioning structure (1c) is formed so as to be positioned closer to the second optical component ( 2 ) than the opposing surface (21),
Wherein in the third step, the positioning structure by contacting said second optical component (2) to (1c), said first optical component (1a) and said second optical component (2) 4. The method of manufacturing a semiconductor optical device according to claim 1, wherein the distance between the first and second electrodes is set to a predetermined size. 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004268106A JP4729893B2 (en) | 2003-10-06 | 2004-09-15 | Manufacturing method of semiconductor optical device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003347147 | 2003-10-06 | ||
| JP2003347147 | 2003-10-06 | ||
| JP2004268106A JP4729893B2 (en) | 2003-10-06 | 2004-09-15 | Manufacturing method of semiconductor optical device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005136385A JP2005136385A (en) | 2005-05-26 |
| JP4729893B2 true JP4729893B2 (en) | 2011-07-20 |
Family
ID=34655920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004268106A Expired - Fee Related JP4729893B2 (en) | 2003-10-06 | 2004-09-15 | Manufacturing method of semiconductor optical device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4729893B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8371034B2 (en) | 2005-06-30 | 2013-02-12 | Hitachi Koki Co., Ltd. | Dust collection cover attachable to cutter |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4967283B2 (en) * | 2005-09-12 | 2012-07-04 | 株式会社デンソー | Semiconductor optical device |
| JP4830415B2 (en) * | 2005-09-12 | 2011-12-07 | 株式会社デンソー | Optical device and manufacturing method thereof |
| JP4674565B2 (en) * | 2006-04-13 | 2011-04-20 | 株式会社デンソー | Optical element manufacturing method |
| TW201123410A (en) * | 2009-12-25 | 2011-07-01 | Bright Led Electronics Corp | LED light-emitting module and its manufacturing method thereof. |
| JP5375856B2 (en) * | 2011-02-25 | 2013-12-25 | 株式会社デンソー | Optical device and manufacturing method thereof |
| JP7513872B2 (en) | 2020-04-28 | 2024-07-10 | 日亜化学工業株式会社 | Manufacturing method of laser light source |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276756A (en) * | 1991-12-06 | 1994-01-04 | Amoco Corporation | High speed electro-optical signal translator |
| JPH05241047A (en) * | 1992-02-26 | 1993-09-21 | Sumitomo Electric Ind Ltd | Coupling device for optical parts |
| JP2809267B2 (en) * | 1995-12-15 | 1998-10-08 | 日本電気株式会社 | Optical waveguide device and manufacturing method thereof |
| JP2001343559A (en) * | 2000-05-30 | 2001-12-14 | Kyocera Corp | Optical module |
-
2004
- 2004-09-15 JP JP2004268106A patent/JP4729893B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8371034B2 (en) | 2005-06-30 | 2013-02-12 | Hitachi Koki Co., Ltd. | Dust collection cover attachable to cutter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005136385A (en) | 2005-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271049B1 (en) | Method for producing an optoelectronic component | |
| US7358109B2 (en) | Surface emitting laser package having integrated optical element and alignment post | |
| US7522648B2 (en) | Hybrid type integrated optical device | |
| US7991251B2 (en) | Optical module mounted with WDM filter | |
| JPH0745811A (en) | Assembly structure of optical integrated circuit device | |
| JPH0774343A (en) | Integrated optical device and manufacturing method thereof | |
| JPH07202350A (en) | Optoelectronic device and manufacturing method thereof | |
| US9887515B2 (en) | Optical module, optical apparatus, method for fabricating optical module | |
| US10018835B2 (en) | Projective MEMS device for a picoprojector of the flying spot type and related manufacturing method | |
| CN101501543B (en) | Wafer-level alignment of optical elements | |
| KR100427582B1 (en) | Optical waveguide platform and method of manufacturing the same | |
| JP4729893B2 (en) | Manufacturing method of semiconductor optical device | |
| JPH08264748A (en) | Optical waveguide integrated circuit device and manufacturing method thereof | |
| US20100061418A1 (en) | Mounting surface-emitting devices | |
| CN103180939A (en) | Optical module and manufacturing method | |
| JP7627364B2 (en) | Optoelectronic semiconductor chips and components | |
| US20050079716A1 (en) | Semiconductor optical device and method for manufacturing the same | |
| JPH07151940A (en) | Optical coupling structure and manufacturing method thereof | |
| JPH10170765A (en) | Optical waveguide | |
| Kapulainen et al. | Hybrid integration of InP lasers with SOI waveguides using thermocompression bonding | |
| KR100524672B1 (en) | Method of flip chip bonding utilizing slanted groove for optical passive alignment and optical module | |
| US9825426B2 (en) | Optical module, optical apparatus, method for fabricating optical module | |
| JP4967283B2 (en) | Semiconductor optical device | |
| JPH06160676A (en) | Method for manufacturing semiconductor laser module | |
| JP2003131088A (en) | Optical path conversion body, method for manufacturing the same, and optical module using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060925 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |