JP4730993B2 - 半導体素子の電導性ライン形成方法 - Google Patents
半導体素子の電導性ライン形成方法Info
- Publication number
- JP4730993B2 JP4730993B2 JP2000159790A JP2000159790A JP4730993B2 JP 4730993 B2 JP4730993 B2 JP 4730993B2 JP 2000159790 A JP2000159790 A JP 2000159790A JP 2000159790 A JP2000159790 A JP 2000159790A JP 4730993 B2 JP4730993 B2 JP 4730993B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive line
- tungsten
- film
- heat treatment
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
- H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
- H10D64/01312—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01314—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of Ge, C or of compounds of Si, Ge or C contacting the insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
- H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子に関し、特に熱的安定性を高め、低い電気抵抗を有するようにした半導体素子の電導性ライン、例えばトランジスタのゲートに使用される導電性ラインの形成方法に関する。
【０００２】
【従来の技術】
一般的に、タングステン／シリコン構造の電導性ラインの形成工程において、６００℃以上の温度になると、タングステンとシリコンとが反応してタングステンシリサイドが形成されやすい。
タングステンシリサイドはタングステンに比べて電気抵抗が１０倍以上高く、その上高集積回路の電導性ライン物質として使用しにくい。また、シリサイドの形成時にシリコン膜の破壊が発生するので、タングステンとシリコンの間に反応抑制層を形成させる必要がある。
【０００３】
以下、添付の図面を参照して従来技術の電導性ライン形成について説明する。
図１ａないし図１ｄは従来技術による電導性ラインを形成するための工程断面図であり、図２ａないし図２ｅは同様に従来技術による電導性ライン形成のための他の工程断面図である。
図１ａないし図１ｄはタングステン／反応防止膜／シリコン構造の電導性ラインを形成する工程を示すものである。
まず、図１ａのように、半導体基板１１上にゲート絶縁膜１２を形成する。
そして、ゲート絶縁膜１２上に電導性ライン形成用物質層として半導体層１３を形成する。ここで、半導体層１３としてはポリシリコンを使用する。
【０００４】
次いで、図１ｂのように、半導体層１３上に反応防止膜１４とタングステン膜１５を順に形成する。
この反応防止膜１４は、タングステン膜１５と半導体層１３とが反応しない物質を使用するが、代表的には遷移金属と高融点金属などの窒化物または電気電導性のある酸化物を用いる。
そして、図１ｃのように、フォトリソグラフィー工程でタングステン膜１５，反応防止膜１４，半導体層１３を選択的にエッチングして半導体層１３とタングステン膜１５とからなる電導性ライン１６を形成する。
【０００５】
次いで、図１ｄのように、電導性ライン１６をマスクに全面に不純物イオンを注入し、ドライブイン拡散させて電導性ライン１６両側の半導体基板１１の表面内にソース／ドレイン領域１７を形成する。
【０００６】
このようなタングステン／反応防止膜／シリコン構造における電導性ラインの中間の反応防止膜１４は、半導体層１３とタングステン膜１５との反応を抑える機能を果たしている。
このような電導性ライン形成工程は低温で行われるため、下部層に加えられる熱的ストレスは大きくない。したがって、熱による半導体基板１１の不純物分布がほとんど変わらないという特徴がある。
【０００７】
一方、高温で行われる電導性ライン製造工程は次の通りである。
図２ａないし図２ｅはデニューディション（denudation）タングステン／シリコン構造の電導性ラインを形成する工程を示すものである。
まず、図２ａのように、半導体基板１１上にゲート絶縁膜１２を形成する。
そして、ゲート絶縁膜１２上に電導性ライン形成用物質層として半導体層１３を形成する。ここで、半導体層１３としてはポリシリコンを使用する。
【０００８】
次いで、図２ｂのように、半導体層１３上に窒化タングステン膜２１を形成する。
図２ｃのように、窒化タングステン膜２１が形成された基板を１０００℃で熱処理する。
この熱処理工程で窒化タングステン膜２１と半導体層１３との界面にシリコン窒化物の反応防止層（図示しない）が形成され、これと同時に、窒化タングステン膜２１がタングステン膜２１ａに変化する。
【０００９】
そして、図２ｄのように、フォトリソグラフィ工程でタングステン膜２１ａと半導体層１３を選択的にエッチングして電導性ライン２２を形成する。
【００１０】
次いで、図２ｅのように、電導性ライン２２をマスクに全面に不純物イオンを注入し、ドライブインさせ、電導性ライン２２の両側の半導体基板１１の表面内にソース／ドレイン領域１７を形成する。
【００１１】
このような電導性ライン形成工程は、半導体層１３上に窒化タングステン膜２１を堆積させ、高温で熱処理するが、熱処理中に高温で不安定な窒化タングステン膜２１がタングステン膜２１ａに変化する。
これと同時に、窒化タングステン膜２１に含まれた窒素と半導体層１３内のシリコンとが結合し、タングステン膜２１ａと半導体層１３との界面にシリコン窒化物が形成される。
【００１２】
このように形成されたシリコン窒化物は１０００℃以上の高温でもシリコンとタングステンとの反応を抑えることができる。
このようなデニューディション・タングステン／シリコン構造の電導性ラインは、堆積状態で電気抵抗は高いが、高温熱処理後の抵抗はタングステン／反応防止膜／シリコン構造の電導性ラインとほぼ同じ程度である。
したがって、別に行われる反応防止膜の堆積工程を行わなくても、タングステンとシリコンとの反応を抑えることができ、熱的安定性が良いという特徴を有する。
【００１３】
【発明が解決しようとする課題】
上記のような従来技術の半導体素子の電導性ライン形成方法は次のような問題がある。
タングステンとシリコンとの反応を抑えるために反応防止膜を形成するタングステン／反応防止膜／シリコン構造の電導性ライン形成方法では、
第一，別途反応防止膜を堆積させる工程が必要であり、その上、反応防止膜の抵抗がタングステンより大きいため、ゲートの電気抵抗が増加し、素子の動作特性を低下させる。
第二，反応防止膜の形状により上側に形成されるタングステン膜の電気的電導性に影響を与え、電導性ラインの電気的特性が劣化する。
第三，低温で電導性ラインを形成しているので、後続のソース／ドレイン領域形成時などの熱処理工程で抵抗が増加するなど熱安定性を確保できない。
【００１４】
また、シリコン上に窒化タングステン膜を形成するデニューディション・タングステン／シリコン構造の電導性ライン形成方法では、
第一、高温熱処理工程によってシリコン窒化物の反応防止層を形成するので、素子に加えられる熱的ストレスが高い。
第二、高温の熱処理工程時半導体基板の不純物分布を変化させるため、素子の特性を低下させる。
【００１５】
本発明は、このような従来技術の電導性ライン形成時の問題点を解決するためになされたもので、高い温度でも熱的安定性を確保でき、低い電気抵抗を有するようにした半導体素子の電導性ライン形成方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成する本発明の半導体素子の電導性ライン形成方法は、半導体基板上に絶縁層を形成し、その上に半導体層、タングステン膜を順に形成し、タングステン膜を熱処理工程で窒化させ、タングステン膜と半導体層を選択的にエッチングすることを特徴とする。
【００１７】
【発明の実施の形態】
以下、添付の図面を参照して本発明実施形態の半導体素子の電導性ライン形成方法について詳細に説明する。
図３ａないし図３ｆは本実施形態による電導性ライン形成のための工程断面図である。
本実施形態の電導性ライン形成方法は、工程を単純化し、かつ低温で工程を実施することにより低抵抗特性を有する電導性ラインを得るようにしたもので、以下その工程について説明する。
【００１８】
まず、図３ａのように、半導体基板３１上にゲート絶縁膜３２を形成し、その上に電導性ライン形成用物質層として半導体層３３を形成する。
半導体層３３としてシリコンまたはゲルマニウム（Ｇｅ）またはシリコンゲルマニウム化合物（ＳｉxＧｅ1-x）を使用することができ、その堆積厚さは６００〜８００Åである。
【００１９】
厚さ６００〜８００Åに形成させた半導体層３３上に、図３ｂのように、タングステン膜３４を形成する。タングステン層に代えてモリブデン（Ｍｏ）層とすることができ、その厚さは６００〜８００Åである。
【００２０】
図３ｃのように、タングステン膜３４が形成された基板を５００〜１０００℃のアンモニア雰囲気で第１熱処理し、タングステン膜３４を窒化させ窒化タングステン膜３４ａを形成する。
【００２１】
そして、図３ｄのように、窒化タングステン膜３４ａが形成された基板を６００〜１４１０℃の窒素またはアルゴン雰囲気で第２熱処理を行う。
この第２熱処理のとき窒化タングステン膜３４ａの窒素含量が減少する同時にタングステンの結晶粒が成長し、窒素の含量が減少した窒化タングステン膜３４ｂが形成される。
第２熱処理工程で窒素またはアルゴンガス以外にタングステンと反応しない他のガスを使用することも可能である。
２．０Ω／ｓｑ以下の低抵抗が要求されない素子の場合は、１次熱処理を行うだけでも必要な抵抗特性を満足させることができるので、２次熱処理工程を省略することができる。
【００２２】
次いで、図３ｅのように、フォトリソグラフィ工程で窒素が減少した窒化タングステン膜３４ｂ、半導体層３３を選択的にエッチングして電導性ライン３５を形成する。
【００２３】
最後に、図３ｆのように、電導性ライン３５をマスクにして全面に不純物イオンを注入し、ドライブイン拡散させ、電導性ライン３５両側の半導体基板３１の表面内にソース／ドレイン領域３６ａ、３６ｂを形成する。
【００２４】
以上のような本実施形態の半導体素子の電導性ライン形成方法において、１，２次熱処理工程を電導性ライン３５形成後に実施することも可能である。
また、１，２次熱処理工程を、ソース／ドレイン領域３６ａ、３６ｂを形成するための不純物イオン注入後に実施することも可能である。
【００２５】
このような方法で形成された本実施形態による半導体素子の電導性ラインは以下で述べる特性がある。
図４は熱処理温度による面抵抗の変化を示すグラフであり、図５は、本実施形態によるアンモニア熱処理による抵抗と圧縮応力の変化を示すグラフである。図６は第１、２次熱処理による面抵抗の変化を示すグラフである。
【００２６】
本実施形態の電導性ライン形成工程は、半導体層３３上に純粋タングステン膜３４を堆積し、そのタングステン膜を形成させた基板をアンモニア雰囲気で熱処理するだけであるので、工程を極めて単純化することができる。しかも、抵抗特性は十分に確保することができる。
１次熱処理工程により形成された、本実施形態による窒化タングステン膜３４ａの面抵抗は、デニューディション・タングステン／シリコン電導性ライン構造で使用された従来の窒化タングステン膜の面抵抗より７０％〜９０％程度減少させることができた。両者の違いは、従来技術では堆積時に窒化タングステンを形成させるのに対して、本実施形態の窒化タングステン膜３４ａは堆積段階では純粋タングステンであり、後続の熱処理工程で窒化することである。
【００２７】
図４は、従来のデニューディション・タングステン／シリコン電導性ライン構造でポリシリコンを７００Å、窒化タングステン膜を７００Åの厚さで形成した後の熱処理温度による面抵抗の変化を示したもので、素子の面抵抗特性を満足させるためには９５０℃以上の高温熱処理が必要である。
これでは、面抵抗特性は満足するが、基板に加えられる熱的ストレスを防ぐことはできないことを意味する。
これに対して、本実施形態の方法による電導性ラインは、図５のように、６５０〜７５０℃の低温での熱処理でも十分に低抵抗特性を確保できる。
【００２８】
図５は、タングステン膜を６５０Åの厚さに形成し、１次熱処理を６０秒間実施した場合の面抵抗および圧縮応力の変化を示したもので、（Ｉ）は面抵抗変化を、（II）は圧縮応力を示したものである。
熱処理温度の上昇と共に抵抗が増加し、圧縮応力が低下するのはタングステン膜３４が窒化されていることを意味する。
このような窒化段階を経て形成された窒化タングステン膜３４ａはその下側にあるシリコンとの反応性を十分に減らすことができる。
【００２９】
図６は、ＮＨ3雰囲気でそれぞれ６５０℃（四角で表示）、７５０℃（丸で表示）、８５０℃（三角で表示）の温度で１次熱処理した後、Ｎ2雰囲気で２次熱処理した場合の熱処理温度によって変化する面抵抗特性を示すものである。
７５０℃の温度で熱処理した試料の場合、１次熱処理後には面抵抗が３．５Ω／ｓｑであり、２次熱処理工程で、温度が上昇するほど抵抗が減少し、１０００℃では２．３Ω／ｓｑになる。
これは、１次熱処理後の窒化タングステン膜３４ａが、後続する高温熱処理工程中にシリコンと反応しないことを意味する。
このような２次熱処理工程により窒化タングステン膜３４ａ内の窒素が外に拡散され、窒素の含有量が減少し、同時に結晶粒界が成長する。このようにして形成された窒素が減少したタングステン膜３４ｂは１次熱処理前のＷ／Ｓｉ層の電気抵抗よりさらに低い電気抵抗を有する。
【００３０】
【発明の効果】
上述した本発明の半導体素子の電導性ライン形成方法は次のような効果を備えている。
本発明は、半導体層とタングステン層との反応を抑えるための反応防止膜を別の工程で形成しないので、工程を単純化することができ、ひいては製造コストを節減する効果がある。
また本発明は、低抵抗特性を確保するための熱処理工程を低温で行っているので、下部層（基板を含む）に加えられる熱的ストレスを減少させることができ、素子の信頼度を高くできるという効果がある。
これはまた、下側の半導体基板内部の不純物拡分布の変化を防ぐという効果もある。
さらに本発明は、電導性ラインパターニング後に熱処理工程を行ったり、ソース／ドレインを形成するための不純物イオン注入後に行うこともでき、製造工程を任意に変化させることができるという効果がある。
さらに本発明は、低抵抗特性を有する電導性ラインを確保することができるので、素子の動作特性を向上させることができる。
【図面の簡単な説明】
【図１ａ】 従来技術の電導性ライン形成のための工程断面図
【図１ｂ】 従来技術の電導性ライン形成のための工程断面図
【図１ｃ】 従来技術の電導性ライン形成のための工程断面図
【図１ｄ】 従来技術の電導性ライン形成のための工程断面図
【図２ａ】 従来技術の電導性ライン形成のための他の工程断面図
【図２ｂ】 従来技術の電導性ライン形成のための他の工程断面図
【図２ｃ】 従来技術の電導性ライン形成のための他の工程断面図
【図２ｄ】 従来技術の電導性ライン形成のための他の工程断面図
【図２ｅ】 従来技術の電導性ライン形成のための他の工程断面図
【図３ａ】 本発明実施形態による電導性ライン形成のための工程断面図
【図３ｂ】 本発明実施形態による電導性ライン形成のための工程断面図
【図３ｃ】 本発明実施形態による電導性ライン形成のための工程断面図
【図３ｄ】 本発明実施形態による電導性ライン形成のための工程断面図
【図３ｅ】 本発明実施形態による電導性ライン形成のための工程断面図
【図３ｆ】 本発明実施形態による電導性ライン形成のための工程断面図
【図４】 熱処理温度による面抵抗の変化を示すグラフ
【図５】 本発明によるアンモニア熱処理による抵抗および圧縮応力の変化を示すグラフ
【図６】 第１，２次熱処理に従う面抵抗の変化を示すグラフ
【符号の説明】
３１：半導体基板 ３２：ゲート絶縁膜
３３：半導体層 ３４：タングステン膜
３４ａ：窒化タングステン膜 ３４ｂ：窒素含量減少タングステン膜
３５：電導性ライン ３６ａ、３６ｂ：ソース／ドレイン
【発明の属する技術分野】
本発明は半導体素子に関し、特に熱的安定性を高め、低い電気抵抗を有するようにした半導体素子の電導性ライン、例えばトランジスタのゲートに使用される導電性ラインの形成方法に関する。
【０００２】
【従来の技術】
一般的に、タングステン／シリコン構造の電導性ラインの形成工程において、６００℃以上の温度になると、タングステンとシリコンとが反応してタングステンシリサイドが形成されやすい。
タングステンシリサイドはタングステンに比べて電気抵抗が１０倍以上高く、その上高集積回路の電導性ライン物質として使用しにくい。また、シリサイドの形成時にシリコン膜の破壊が発生するので、タングステンとシリコンの間に反応抑制層を形成させる必要がある。
【０００３】
以下、添付の図面を参照して従来技術の電導性ライン形成について説明する。
図１ａないし図１ｄは従来技術による電導性ラインを形成するための工程断面図であり、図２ａないし図２ｅは同様に従来技術による電導性ライン形成のための他の工程断面図である。
図１ａないし図１ｄはタングステン／反応防止膜／シリコン構造の電導性ラインを形成する工程を示すものである。
まず、図１ａのように、半導体基板１１上にゲート絶縁膜１２を形成する。
そして、ゲート絶縁膜１２上に電導性ライン形成用物質層として半導体層１３を形成する。ここで、半導体層１３としてはポリシリコンを使用する。
【０００４】
次いで、図１ｂのように、半導体層１３上に反応防止膜１４とタングステン膜１５を順に形成する。
この反応防止膜１４は、タングステン膜１５と半導体層１３とが反応しない物質を使用するが、代表的には遷移金属と高融点金属などの窒化物または電気電導性のある酸化物を用いる。
そして、図１ｃのように、フォトリソグラフィー工程でタングステン膜１５，反応防止膜１４，半導体層１３を選択的にエッチングして半導体層１３とタングステン膜１５とからなる電導性ライン１６を形成する。
【０００５】
次いで、図１ｄのように、電導性ライン１６をマスクに全面に不純物イオンを注入し、ドライブイン拡散させて電導性ライン１６両側の半導体基板１１の表面内にソース／ドレイン領域１７を形成する。
【０００６】
このようなタングステン／反応防止膜／シリコン構造における電導性ラインの中間の反応防止膜１４は、半導体層１３とタングステン膜１５との反応を抑える機能を果たしている。
このような電導性ライン形成工程は低温で行われるため、下部層に加えられる熱的ストレスは大きくない。したがって、熱による半導体基板１１の不純物分布がほとんど変わらないという特徴がある。
【０００７】
一方、高温で行われる電導性ライン製造工程は次の通りである。
図２ａないし図２ｅはデニューディション（denudation）タングステン／シリコン構造の電導性ラインを形成する工程を示すものである。
まず、図２ａのように、半導体基板１１上にゲート絶縁膜１２を形成する。
そして、ゲート絶縁膜１２上に電導性ライン形成用物質層として半導体層１３を形成する。ここで、半導体層１３としてはポリシリコンを使用する。
【０００８】
次いで、図２ｂのように、半導体層１３上に窒化タングステン膜２１を形成する。
図２ｃのように、窒化タングステン膜２１が形成された基板を１０００℃で熱処理する。
この熱処理工程で窒化タングステン膜２１と半導体層１３との界面にシリコン窒化物の反応防止層（図示しない）が形成され、これと同時に、窒化タングステン膜２１がタングステン膜２１ａに変化する。
【０００９】
そして、図２ｄのように、フォトリソグラフィ工程でタングステン膜２１ａと半導体層１３を選択的にエッチングして電導性ライン２２を形成する。
【００１０】
次いで、図２ｅのように、電導性ライン２２をマスクに全面に不純物イオンを注入し、ドライブインさせ、電導性ライン２２の両側の半導体基板１１の表面内にソース／ドレイン領域１７を形成する。
【００１１】
このような電導性ライン形成工程は、半導体層１３上に窒化タングステン膜２１を堆積させ、高温で熱処理するが、熱処理中に高温で不安定な窒化タングステン膜２１がタングステン膜２１ａに変化する。
これと同時に、窒化タングステン膜２１に含まれた窒素と半導体層１３内のシリコンとが結合し、タングステン膜２１ａと半導体層１３との界面にシリコン窒化物が形成される。
【００１２】
このように形成されたシリコン窒化物は１０００℃以上の高温でもシリコンとタングステンとの反応を抑えることができる。
このようなデニューディション・タングステン／シリコン構造の電導性ラインは、堆積状態で電気抵抗は高いが、高温熱処理後の抵抗はタングステン／反応防止膜／シリコン構造の電導性ラインとほぼ同じ程度である。
したがって、別に行われる反応防止膜の堆積工程を行わなくても、タングステンとシリコンとの反応を抑えることができ、熱的安定性が良いという特徴を有する。
【００１３】
【発明が解決しようとする課題】
上記のような従来技術の半導体素子の電導性ライン形成方法は次のような問題がある。
タングステンとシリコンとの反応を抑えるために反応防止膜を形成するタングステン／反応防止膜／シリコン構造の電導性ライン形成方法では、
第一，別途反応防止膜を堆積させる工程が必要であり、その上、反応防止膜の抵抗がタングステンより大きいため、ゲートの電気抵抗が増加し、素子の動作特性を低下させる。
第二，反応防止膜の形状により上側に形成されるタングステン膜の電気的電導性に影響を与え、電導性ラインの電気的特性が劣化する。
第三，低温で電導性ラインを形成しているので、後続のソース／ドレイン領域形成時などの熱処理工程で抵抗が増加するなど熱安定性を確保できない。
【００１４】
また、シリコン上に窒化タングステン膜を形成するデニューディション・タングステン／シリコン構造の電導性ライン形成方法では、
第一、高温熱処理工程によってシリコン窒化物の反応防止層を形成するので、素子に加えられる熱的ストレスが高い。
第二、高温の熱処理工程時半導体基板の不純物分布を変化させるため、素子の特性を低下させる。
【００１５】
本発明は、このような従来技術の電導性ライン形成時の問題点を解決するためになされたもので、高い温度でも熱的安定性を確保でき、低い電気抵抗を有するようにした半導体素子の電導性ライン形成方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成する本発明の半導体素子の電導性ライン形成方法は、半導体基板上に絶縁層を形成し、その上に半導体層、タングステン膜を順に形成し、タングステン膜を熱処理工程で窒化させ、タングステン膜と半導体層を選択的にエッチングすることを特徴とする。
【００１７】
【発明の実施の形態】
以下、添付の図面を参照して本発明実施形態の半導体素子の電導性ライン形成方法について詳細に説明する。
図３ａないし図３ｆは本実施形態による電導性ライン形成のための工程断面図である。
本実施形態の電導性ライン形成方法は、工程を単純化し、かつ低温で工程を実施することにより低抵抗特性を有する電導性ラインを得るようにしたもので、以下その工程について説明する。
【００１８】
まず、図３ａのように、半導体基板３１上にゲート絶縁膜３２を形成し、その上に電導性ライン形成用物質層として半導体層３３を形成する。
半導体層３３としてシリコンまたはゲルマニウム（Ｇｅ）またはシリコンゲルマニウム化合物（ＳｉxＧｅ1-x）を使用することができ、その堆積厚さは６００〜８００Åである。
【００１９】
厚さ６００〜８００Åに形成させた半導体層３３上に、図３ｂのように、タングステン膜３４を形成する。タングステン層に代えてモリブデン（Ｍｏ）層とすることができ、その厚さは６００〜８００Åである。
【００２０】
図３ｃのように、タングステン膜３４が形成された基板を５００〜１０００℃のアンモニア雰囲気で第１熱処理し、タングステン膜３４を窒化させ窒化タングステン膜３４ａを形成する。
【００２１】
そして、図３ｄのように、窒化タングステン膜３４ａが形成された基板を６００〜１４１０℃の窒素またはアルゴン雰囲気で第２熱処理を行う。
この第２熱処理のとき窒化タングステン膜３４ａの窒素含量が減少する同時にタングステンの結晶粒が成長し、窒素の含量が減少した窒化タングステン膜３４ｂが形成される。
第２熱処理工程で窒素またはアルゴンガス以外にタングステンと反応しない他のガスを使用することも可能である。
２．０Ω／ｓｑ以下の低抵抗が要求されない素子の場合は、１次熱処理を行うだけでも必要な抵抗特性を満足させることができるので、２次熱処理工程を省略することができる。
【００２２】
次いで、図３ｅのように、フォトリソグラフィ工程で窒素が減少した窒化タングステン膜３４ｂ、半導体層３３を選択的にエッチングして電導性ライン３５を形成する。
【００２３】
最後に、図３ｆのように、電導性ライン３５をマスクにして全面に不純物イオンを注入し、ドライブイン拡散させ、電導性ライン３５両側の半導体基板３１の表面内にソース／ドレイン領域３６ａ、３６ｂを形成する。
【００２４】
以上のような本実施形態の半導体素子の電導性ライン形成方法において、１，２次熱処理工程を電導性ライン３５形成後に実施することも可能である。
また、１，２次熱処理工程を、ソース／ドレイン領域３６ａ、３６ｂを形成するための不純物イオン注入後に実施することも可能である。
【００２５】
このような方法で形成された本実施形態による半導体素子の電導性ラインは以下で述べる特性がある。
図４は熱処理温度による面抵抗の変化を示すグラフであり、図５は、本実施形態によるアンモニア熱処理による抵抗と圧縮応力の変化を示すグラフである。図６は第１、２次熱処理による面抵抗の変化を示すグラフである。
【００２６】
本実施形態の電導性ライン形成工程は、半導体層３３上に純粋タングステン膜３４を堆積し、そのタングステン膜を形成させた基板をアンモニア雰囲気で熱処理するだけであるので、工程を極めて単純化することができる。しかも、抵抗特性は十分に確保することができる。
１次熱処理工程により形成された、本実施形態による窒化タングステン膜３４ａの面抵抗は、デニューディション・タングステン／シリコン電導性ライン構造で使用された従来の窒化タングステン膜の面抵抗より７０％〜９０％程度減少させることができた。両者の違いは、従来技術では堆積時に窒化タングステンを形成させるのに対して、本実施形態の窒化タングステン膜３４ａは堆積段階では純粋タングステンであり、後続の熱処理工程で窒化することである。
【００２７】
図４は、従来のデニューディション・タングステン／シリコン電導性ライン構造でポリシリコンを７００Å、窒化タングステン膜を７００Åの厚さで形成した後の熱処理温度による面抵抗の変化を示したもので、素子の面抵抗特性を満足させるためには９５０℃以上の高温熱処理が必要である。
これでは、面抵抗特性は満足するが、基板に加えられる熱的ストレスを防ぐことはできないことを意味する。
これに対して、本実施形態の方法による電導性ラインは、図５のように、６５０〜７５０℃の低温での熱処理でも十分に低抵抗特性を確保できる。
【００２８】
図５は、タングステン膜を６５０Åの厚さに形成し、１次熱処理を６０秒間実施した場合の面抵抗および圧縮応力の変化を示したもので、（Ｉ）は面抵抗変化を、（II）は圧縮応力を示したものである。
熱処理温度の上昇と共に抵抗が増加し、圧縮応力が低下するのはタングステン膜３４が窒化されていることを意味する。
このような窒化段階を経て形成された窒化タングステン膜３４ａはその下側にあるシリコンとの反応性を十分に減らすことができる。
【００２９】
図６は、ＮＨ3雰囲気でそれぞれ６５０℃（四角で表示）、７５０℃（丸で表示）、８５０℃（三角で表示）の温度で１次熱処理した後、Ｎ2雰囲気で２次熱処理した場合の熱処理温度によって変化する面抵抗特性を示すものである。
７５０℃の温度で熱処理した試料の場合、１次熱処理後には面抵抗が３．５Ω／ｓｑであり、２次熱処理工程で、温度が上昇するほど抵抗が減少し、１０００℃では２．３Ω／ｓｑになる。
これは、１次熱処理後の窒化タングステン膜３４ａが、後続する高温熱処理工程中にシリコンと反応しないことを意味する。
このような２次熱処理工程により窒化タングステン膜３４ａ内の窒素が外に拡散され、窒素の含有量が減少し、同時に結晶粒界が成長する。このようにして形成された窒素が減少したタングステン膜３４ｂは１次熱処理前のＷ／Ｓｉ層の電気抵抗よりさらに低い電気抵抗を有する。
【００３０】
【発明の効果】
上述した本発明の半導体素子の電導性ライン形成方法は次のような効果を備えている。
本発明は、半導体層とタングステン層との反応を抑えるための反応防止膜を別の工程で形成しないので、工程を単純化することができ、ひいては製造コストを節減する効果がある。
また本発明は、低抵抗特性を確保するための熱処理工程を低温で行っているので、下部層（基板を含む）に加えられる熱的ストレスを減少させることができ、素子の信頼度を高くできるという効果がある。
これはまた、下側の半導体基板内部の不純物拡分布の変化を防ぐという効果もある。
さらに本発明は、電導性ラインパターニング後に熱処理工程を行ったり、ソース／ドレインを形成するための不純物イオン注入後に行うこともでき、製造工程を任意に変化させることができるという効果がある。
さらに本発明は、低抵抗特性を有する電導性ラインを確保することができるので、素子の動作特性を向上させることができる。
【図面の簡単な説明】
【図１ａ】 従来技術の電導性ライン形成のための工程断面図
【図１ｂ】 従来技術の電導性ライン形成のための工程断面図
【図１ｃ】 従来技術の電導性ライン形成のための工程断面図
【図１ｄ】 従来技術の電導性ライン形成のための工程断面図
【図２ａ】 従来技術の電導性ライン形成のための他の工程断面図
【図２ｂ】 従来技術の電導性ライン形成のための他の工程断面図
【図２ｃ】 従来技術の電導性ライン形成のための他の工程断面図
【図２ｄ】 従来技術の電導性ライン形成のための他の工程断面図
【図２ｅ】 従来技術の電導性ライン形成のための他の工程断面図
【図３ａ】 本発明実施形態による電導性ライン形成のための工程断面図
【図３ｂ】 本発明実施形態による電導性ライン形成のための工程断面図
【図３ｃ】 本発明実施形態による電導性ライン形成のための工程断面図
【図３ｄ】 本発明実施形態による電導性ライン形成のための工程断面図
【図３ｅ】 本発明実施形態による電導性ライン形成のための工程断面図
【図３ｆ】 本発明実施形態による電導性ライン形成のための工程断面図
【図４】 熱処理温度による面抵抗の変化を示すグラフ
【図５】 本発明によるアンモニア熱処理による抵抗および圧縮応力の変化を示すグラフ
【図６】 第１，２次熱処理に従う面抵抗の変化を示すグラフ
【符号の説明】
３１：半導体基板 ３２：ゲート絶縁膜
３３：半導体層 ３４：タングステン膜
３４ａ：窒化タングステン膜 ３４ｂ：窒素含量減少タングステン膜
３５：電導性ライン ３６ａ、３６ｂ：ソース／ドレイン
Claims (3)
- 半導体基板上にゲート絶縁膜、半導体層を順に形成するステップ；
前記半導体層上にタングステン膜を形成するステップ；
アンモニアガス雰囲気での第１熱処理工程で前記タングステン膜を窒化させ、窒化タングステン膜を形成するステップ；
前記ステップで窒化させたタングステン膜に１次熱処理とは異なった雰囲気中で、前記タングステン膜が露出された状態で２次熱処理工程を行って、窒化タングステン膜内の窒素を膜外に拡散させ、界面の結晶粒を成長させて窒素の含有量が減少した窒化タングステン膜を形成するステップ；
フォトリソグラフィー工程で前記窒素の含有量が減少した窒化タングステン膜と半導体層を選択的にエッチングし、電導性ラインを形成するステップ；
前記電導性ラインをマスクに全面に不純物イオンを注入し、ドライブイン拡散させ、前記電導性ライン両側の半導体基板の表面内にソース／ドレイン領域を形成するステップを含むことを特徴とする半導体素子の電導性ライン形成方法。 - 前記１，２次熱処理工程を、タングステン膜と半導体層を選択的にエッチングした後に行うことを特徴とする請求項１に記載の半導体素子の電導性ライン形成方法。
- ２次熱処理工程を窒素またはアルゴンガス雰囲気で６００〜１４１０℃の温度で行うことを特徴とする請求項１に記載の半導体素子のゲート電極形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990022579A KR100294697B1 (ko) | 1999-06-16 | 1999-06-16 | 반도체 소자의 전도성 라인 형성 방법 |
| KR22579/1999 | 1999-06-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001015754A JP2001015754A (ja) | 2001-01-19 |
| JP4730993B2 true JP4730993B2 (ja) | 2011-07-20 |
Family
ID=19592856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000159790A Expired - Fee Related JP4730993B2 (ja) | 1999-06-16 | 2000-05-30 | 半導体素子の電導性ライン形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6335297B1 (ja) |
| JP (1) | JP4730993B2 (ja) |
| KR (1) | KR100294697B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100650467B1 (ko) | 2001-03-12 | 2006-11-28 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적 회로 장치 및 그 제조 방법 |
| KR100441999B1 (ko) * | 2002-08-23 | 2004-07-30 | 삼성전자주식회사 | 반도체 장치에서 도전막 형성 방법 및 도전성 패턴 형성방법. |
| KR100881716B1 (ko) | 2007-07-02 | 2009-02-06 | 주식회사 하이닉스반도체 | 낮은 시트저항의 텅스텐막을 갖는 텅스텐배선 제조 방법 및그를 이용한 반도체소자의 게이트 제조 방법 |
| JP6521703B2 (ja) * | 2014-04-11 | 2019-05-29 | キヤノン株式会社 | 振動型アクチュエータの製造方法、振動型アクチュエータを搭載する画像形成装置 |
| JP2020047706A (ja) | 2018-09-18 | 2020-03-26 | キオクシア株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2624736B2 (ja) * | 1988-01-14 | 1997-06-25 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH0748562B2 (ja) * | 1988-06-03 | 1995-05-24 | シャープ株式会社 | 半導体装置の製造方法 |
| JPH05335562A (ja) * | 1992-05-29 | 1993-12-17 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US5506449A (en) * | 1993-03-24 | 1996-04-09 | Kawasaki Steel Corporation | Interconnection structure for semiconductor integrated circuit and manufacture of the same |
| US6162715A (en) * | 1997-06-30 | 2000-12-19 | Applied Materials, Inc. | Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride |
| TW402809B (en) * | 1997-10-18 | 2000-08-21 | United Microelectronics Corp | The manufacture method of electrical charge storage structure |
-
1999
- 1999-06-16 KR KR1019990022579A patent/KR100294697B1/ko not_active Expired - Fee Related
-
2000
- 2000-05-30 JP JP2000159790A patent/JP4730993B2/ja not_active Expired - Fee Related
- 2000-06-12 US US09/592,438 patent/US6335297B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010002668A (ko) | 2001-01-15 |
| US6335297B1 (en) | 2002-01-01 |
| KR100294697B1 (ko) | 2001-07-12 |
| JP2001015754A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| JPH10173177A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JP2877104B2 (ja) | 半導体装置の製造方法 | |
| JP2630292B2 (ja) | 半導体装置の製造方法 | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| JP4730993B2 (ja) | 半導体素子の電導性ライン形成方法 | |
| JP2930042B2 (ja) | 半導体装置の製造方法 | |
| JPH0917998A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH10335265A (ja) | 半導体装置の製造方法 | |
| JPH1126397A (ja) | 半導体装置の製造方法 | |
| JP3061027B2 (ja) | 半導体装置の製造方法 | |
| JPH08130216A (ja) | 半導体装置およびその製造方法 | |
| JP2738402B2 (ja) | 半導体装置の製造方法 | |
| JP2746100B2 (ja) | 半導体装置の製造方法 | |
| JPH0232545A (ja) | 半導体装置の製造方法 | |
| JP3334692B2 (ja) | 半導体装置の製造方法 | |
| JPH0878358A (ja) | 半導体装置の製造方法 | |
| KR100806136B1 (ko) | 금속 게이트전극을 구비한 반도체소자의 제조 방법 | |
| JPH07201777A (ja) | 半導体装置の製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JP3067433B2 (ja) | 半導体装置の製造方法 | |
| JP3468616B2 (ja) | Ｍｏｓ半導体装置およびその製造方法 | |
| JP2004534401A (ja) | 異なる厚みのゲート酸化物を有する複数のｍｏｓトランンジスタを備えた半導体装置の製造方法 | |
| JPH05226647A (ja) | 半導体集積回路装置の製造方法 | |
| JP3238804B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080924 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081003 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110419 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |