Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4731892B2 - Method of manufacturing semiconductor substrate supply port and through-hole for liquid discharge head - Google Patents
[go: Go Back, main page]

JP4731892B2 - Method of manufacturing semiconductor substrate supply port and through-hole for liquid discharge head - Google Patents

Method of manufacturing semiconductor substrate supply port and through-hole for liquid discharge head Download PDF

Info

Publication number
JP4731892B2
JP4731892B2 JP2004344304A JP2004344304A JP4731892B2 JP 4731892 B2 JP4731892 B2 JP 4731892B2 JP 2004344304 A JP2004344304 A JP 2004344304A JP 2004344304 A JP2004344304 A JP 2004344304A JP 4731892 B2 JP4731892 B2 JP 4731892B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
film
etching
oxide film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004344304A
Other languages
Japanese (ja)
Other versions
JP2006150744A (en
Inventor
幸宏 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004344304A priority Critical patent/JP4731892B2/en
Publication of JP2006150744A publication Critical patent/JP2006150744A/en
Application granted granted Critical
Publication of JP4731892B2 publication Critical patent/JP4731892B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

本発明は液体吐出ヘッド用の半導体基板の供給口および貫通口の製造方法に関する。 The present invention relates to a method for manufacturing a supply port and a through port of a semiconductor substrate for a liquid discharge head.

従来、プリンタなどに用いられる液体吐出ヘッド、特に、流路を形成する基板の板面を実質的に垂直に貫通する吐出口からインクを吐出させる、いわゆるサイドシューター型の液体吐出ヘッド(インクジェットヘッド)においては、シリコン基板をベースとする半導体基板を用い、基板内に構成された半導体を吐出エネルギー発生素子(例えばヒーター)やその駆動回路として利用するとともに、半導体製造方法として一般に普及している加工技術を応用して、この液体吐出ヘッドの流路や吐出口の微細な形状を精度よく形成することが行われている。   2. Description of the Related Art Liquid discharge heads used in printers and the like, in particular, so-called side shooter type liquid discharge heads (inkjet heads) that discharge ink from discharge ports that substantially vertically penetrate the plate surface of a substrate that forms a flow path Uses a semiconductor substrate based on a silicon substrate, uses the semiconductor configured in the substrate as a discharge energy generating element (for example, a heater) and its drive circuit, and is a processing technique that is generally popular as a semiconductor manufacturing method Is applied to precisely form the fine shape of the flow path and discharge port of the liquid discharge head.

具体的には、例えば、シリコン基板の一方の主面(表側の面)に、所望の印字密度(例えば600dpi)を達成し得る間隔で並ぶように、多数のヒーターが作り込まれ、このヒーターを囲む流路がそれぞれ形成される。通常、吐出すべき液体(インク)を各流路に供給するために、シリコン基板の他方の主面(裏側の面)から一方の主面(表側の面)へ貫通する、インクの供給口となるスルーホールが形成される。このように、半導体基板を貫通するスルーホールを形成する方法としては、例えば有機アルカリ溶液であるTMAH(Tetra Methyl Ammonium Hydroxide)等を用いた異方性エッチングが用いられている。   Specifically, for example, a large number of heaters are formed on one main surface (front surface) of a silicon substrate so as to be arranged at intervals that can achieve a desired printing density (for example, 600 dpi). Surrounding channels are each formed. Usually, in order to supply liquid (ink) to be discharged to each flow path, an ink supply port that penetrates from the other main surface (back surface) of the silicon substrate to one main surface (front surface); Through-holes are formed. As described above, anisotropic etching using, for example, TMAH (Tetra Methyl Ammonium Hydroxide), which is an organic alkaline solution, is used as a method for forming a through hole penetrating a semiconductor substrate.

液体吐出ヘッドにおいては、インクを吐出した後に直ちに流路内にインクが補充されないと、記録速度が著しく遅くなってしまう。このインク補充速度をできるだけ速くするためには、スルーホールからヒーターまでの距離を短く、かつ精度良く形成しなければならない。スルーホールとヒーターの間の距離の精度を決める要因の一つとして、半導体基板の表面におけるスルーホールの開口部分の加工精度が挙げられる。スルーホールの加工精度を向上させるために、半導体基板の表面に犠牲層を設けておき、この犠牲層を除去した後の凹部を利用してスルーホールを形成する技術が存在し、さらに、近年では、半導体製造方法の配線形成工程において配線層と同時に犠牲層を形成する技術が提案されている(特許文献1参照)。   In the liquid discharge head, if ink is not replenished in the flow path immediately after ink is discharged, the recording speed is remarkably reduced. In order to make this ink replenishment speed as fast as possible, the distance from the through hole to the heater must be made short and accurate. One factor that determines the accuracy of the distance between the through hole and the heater is the processing accuracy of the opening portion of the through hole on the surface of the semiconductor substrate. In order to improve the processing accuracy of the through hole, there is a technique in which a sacrificial layer is provided on the surface of the semiconductor substrate, and a through hole is formed using a recess after the sacrificial layer is removed. A technique for forming a sacrificial layer simultaneously with a wiring layer in a wiring forming process of a semiconductor manufacturing method has been proposed (see Patent Document 1).

この従来の方法によると、インクの供給口となるスルーホールを、TMAH等のエッチング液を用いた異方性エッチングで形成する際に、半導体基板の表面に位置するいわゆるメンブレン膜がエッチングストッパーとして作用し、TMAHによるエッチングの直後は、半導体基板の表面にこのメンブレン膜が残る。   According to this conventional method, when a through hole serving as an ink supply port is formed by anisotropic etching using an etching solution such as TMAH, a so-called membrane film located on the surface of the semiconductor substrate acts as an etching stopper. However, immediately after the etching with TMAH, this membrane film remains on the surface of the semiconductor substrate.

具体的には、図7(a)に示すように、シリコン基板31をベースとする半導体基板32に、公知の半導体製造方法によって、インクを発泡させるためのヒーター33と、図示しないドライバーおよび周辺素子を作り込む際に、犠牲層34と共に形成される、アルミニウム等からなる第1の配線層(図示せず)と、その上層に形成される第2の配線層35との間に形成される層間絶縁膜であるシリコン酸化膜36(プラズマCVD(Chemical Vapor Deposition)法によって形成されるP−SiO)と、半導体基板の保護膜として形成されるシリコン窒化膜37(プラズマCVD法によって形成されるP−SiN)とが積層される。その後、公知の方法によって、半導体基板32の表側の面に樹脂基板38を積層する。そして、図7(b)に示すように、犠牲層34を除去し、シリコン基板31をエッチングしてスルーホール(供給口39)を形成する際に、シリコン酸化膜36およびシリコン窒化膜37は、TMAHによってエッチングされずに残ってメンブレン状になる。   Specifically, as shown in FIG. 7A, a heater 33 for foaming ink on a semiconductor substrate 32 based on a silicon substrate 31 by a known semiconductor manufacturing method, a driver and peripheral elements not shown. Is formed between the first wiring layer (not shown) made of aluminum or the like and the second wiring layer 35 formed thereabove, which is formed together with the sacrificial layer 34. A silicon oxide film 36 (P-SiO formed by a plasma CVD (Chemical Vapor Deposition) method) as an insulating film and a silicon nitride film 37 (P-- formed by a plasma CVD method) formed as a protective film of a semiconductor substrate. SiN) is laminated. Thereafter, a resin substrate 38 is laminated on the front surface of the semiconductor substrate 32 by a known method. 7B, when the sacrificial layer 34 is removed and the silicon substrate 31 is etched to form a through hole (supply port 39), the silicon oxide film 36 and the silicon nitride film 37 are It remains unetched by TMAH to form a membrane.

シリコン酸化膜36とシリコン窒化膜37からなるメンブレン膜は、スルーホール(供給口39)を形成するためのTMAHによるエッチングに続く工程において除去される。具体的には、フッ化水素酸溶液(フッ酸)によるウェットエッチングでシリコン酸化膜36を除去し、続いて、フッ素系のガスを用いたドライエッチングでシリコン窒化膜37を除去する。その後、公知の方法によって、半導体基板32の表側の面の樹脂基板38をパターニングして、インクの流路40および吐出口(ノズル)41を形成する工程と、図示しないインクタンクを実装する工程を行って、液体吐出ヘッドを形成する。
特開平10−181032号公報
The membrane film composed of the silicon oxide film 36 and the silicon nitride film 37 is removed in a step subsequent to etching by TMAH for forming a through hole (supply port 39). Specifically, the silicon oxide film 36 is removed by wet etching using a hydrofluoric acid solution (hydrofluoric acid), and then the silicon nitride film 37 is removed by dry etching using a fluorine-based gas. Thereafter, a step of patterning the resin substrate 38 on the front side of the semiconductor substrate 32 by a known method to form an ink flow path 40 and an ejection port (nozzle) 41 and a step of mounting an ink tank (not shown). And a liquid discharge head is formed.
Japanese Patent Laid-Open No. 10-181032

上述の方法では、シリコン酸化膜36とシリコン窒化膜37からなるメンブレン膜を除去する工程の第1段階であるフッ酸によるウェットエッチングの際に、図7(c)に示すように、メンブレン膜の一部からフッ酸が上層に浸み出してしまい、樹脂基板38がフッ酸によってエッチングされるおそれがある。図7(c)には破損部42が示されている。その結果、図8に示すように流路40の形状が乱れ、記録特性の劣化の原因となるおそれがある。この不良は、メンブレン膜を構成するシリコン酸化膜36やシリコン窒化膜37の完成状態の膜厚が、想定されていた膜厚よりも薄くなってしまったとき、あるいは、フッ酸のエッチングレートが想定されていた速度よりも速いときに生じやすい。   In the above-described method, during wet etching with hydrofluoric acid, which is the first step in the process of removing the membrane film composed of the silicon oxide film 36 and the silicon nitride film 37, as shown in FIG. There is a risk that hydrofluoric acid will ooze out from the upper layer from a part and the resin substrate 38 may be etched by hydrofluoric acid. FIG. 7C shows the damaged portion 42. As a result, as shown in FIG. 8, the shape of the flow path 40 is disturbed, which may cause deterioration in recording characteristics. This defect is assumed when the completed film thickness of the silicon oxide film 36 or the silicon nitride film 37 constituting the membrane film becomes thinner than the assumed film thickness, or the etching rate of hydrofluoric acid is assumed. It is likely to occur when it is faster than it was.

メンブレン膜は、犠牲層34(図7(a)参照)の上と、フィールド酸化膜43を形成するLOCOS(local oxidation of silicon)工程によって生じる段差や、犠牲層34をシリコン基板31上に直接形成する必要があるために層間絶縁膜44を開口することによって生じるコンタクト段差などの段差部分45の上に構成される。通常、段差部分45におけるメンブレン膜のステップカバレッジ形状により、この段差部分45のエッチングレートは、犠牲層34の上の平坦部分のエッチングレートに比べて速くなる。従って、段差部分45のステップカバレッジ形状が、想定されていた以上に悪いものであれば、前記した不良はさらに引き起こされ易くなる。   The membrane film is formed directly on the silicon substrate 31 on the sacrificial layer 34 (see FIG. 7A), the step generated by the LOCOS (local oxidation of silicon) process for forming the field oxide film 43, and the sacrificial layer 34. Therefore, it is formed on a step portion 45 such as a contact step generated by opening the interlayer insulating film 44. Usually, due to the step coverage shape of the membrane film in the step portion 45, the etching rate of the step portion 45 is faster than the etching rate of the flat portion on the sacrificial layer 34. Therefore, if the step coverage shape of the stepped portion 45 is worse than expected, the above-described defect is more likely to be caused.

フッ酸によるウェットエッチングは、メンブレン膜のうちの下層であるシリコン酸化膜36をエッチングするように設計されているが、前記した理由により段差部分45のシリコン酸化膜36のエッチングレートは平坦部分のエッチングレートに対して1.5〜2倍の速度であるため、平坦部分のシリコン酸化膜36が全てエッチングされるようにウェットエッチング時間を設定すると、段差部分45ではシリコン酸化膜36のエッチングが短時間で完了し、その上層に存在するシリコン窒化膜37がフッ酸にさらされる時間が平坦部分よりも長くなる。段差部分45においてシリコン窒化膜37がフッ酸にさらされる時間が長くなると、ついにはシリコン窒化膜37もフッ酸によるウェットエッチングによってエッチングされてしまい、シリコン酸化膜36とシリコン窒化膜37により構成されるメンブレン膜からフッ酸が上層に浸み出てしまう。メンブレン膜がフッ酸によるウェットエッチングによって部分的にエッチングされてしまうと、樹脂基板38がフッ酸によりエッチングされてしまう(図7(c)参照)。樹脂基板38の浸食が激しいため(破損部42)、インクの流路40および吐出口41を破壊してしまう(図8参照)。   The wet etching with hydrofluoric acid is designed to etch the silicon oxide film 36, which is the lower layer of the membrane film. For the reasons described above, the etching rate of the silicon oxide film 36 in the stepped portion 45 is the etching of the flat portion. Since the rate is 1.5 to 2 times the rate, if the wet etching time is set so that the silicon oxide film 36 in the flat portion is completely etched, the etching of the silicon oxide film 36 in the stepped portion 45 takes a short time. The time for the silicon nitride film 37 existing thereon to be exposed to hydrofluoric acid is longer than that of the flat portion. When the time during which the silicon nitride film 37 is exposed to hydrofluoric acid in the stepped portion 45 becomes long, the silicon nitride film 37 is finally etched by wet etching using hydrofluoric acid, and is constituted by the silicon oxide film 36 and the silicon nitride film 37. Hydrofluoric acid oozes out from the membrane membrane into the upper layer. If the membrane film is partially etched by wet etching with hydrofluoric acid, the resin substrate 38 is etched with hydrofluoric acid (see FIG. 7C). Since the erosion of the resin substrate 38 is severe (damaged portion 42), the ink flow path 40 and the ejection port 41 are destroyed (see FIG. 8).

従来、このような不良に対しては、メンブレン膜を構成するシリコン酸化膜36の、最終的に残る膜厚の公差を所定の膜厚の±9%以内に設定し、また、ウェットエッチングの時間を、平坦部分のオーバーエッチング量が計算上で最悪の場合にも10%以下となるように処理条件を設定することによって対処している。それでもなお、前記したような不良が、液体吐出ヘッドの製造歩留まりを下げる要因の一つとして問題となっている。   Conventionally, for such defects, the final remaining film thickness tolerance of the silicon oxide film 36 constituting the membrane film is set within ± 9% of the predetermined film thickness, and the wet etching time This is dealt with by setting the processing conditions so that the over-etching amount of the flat portion is 10% or less even in the worst case in the calculation. Nevertheless, the above-described defects are a problem as one of the factors that lower the manufacturing yield of the liquid discharge head.

そこで本発明の目的は、処理条件を特に精緻に設定する必要がなく、流路および吐出口を精度よく形成することができる液体吐出ヘッド用の半導体基板の供給口および貫通口の製造方法を提供することにある。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method for manufacturing a supply port and a through-hole of a semiconductor substrate for a liquid discharge head that can accurately form a flow path and a discharge port without the need to set processing conditions particularly precisely. There is to do.

本発明は、半導体基板と、半導体基板の一方の主面に配されたヒーターと、半導体基板の他方の主面から一方の主面へと半導体基板を貫通して形成された液体供給用の供給口および貫通口とを有する液体吐出ヘッド用の半導体基板の供給口および貫通口の製造方法において、半導体基板の一方の主面にシリコン酸化膜を形成する工程と、シリコン酸化膜上に、シリコン酸化膜を除去するためのエッチングを停止させるエッチングストッパー層を形成する工程と、エッチングストッパー層上にシリコン窒化膜を形成する工程と、エッチングによりシリコン酸化膜を除去する工程と、シリコン酸化膜を除去した後、エッチングによりエッチングストッパー層とシリコン窒化膜を除去することにより、内部にヒーターが位置する流路と供給口との接続部分となる貫通口を形成する工程と、を含み、エッチングストッパー層を、ヒーターと同一工程で形成することを特徴とする。 The present invention relates to a semiconductor substrate, a heater disposed on one main surface of the semiconductor substrate, and a liquid supply supply formed through the semiconductor substrate from the other main surface of the semiconductor substrate to the one main surface. in the mouth and through-hole and a manufacturing method of the supply port and the through hole of the semiconductor substrate for a liquid discharge head having the steps of forming a silicon oxide film on one principal surface of the semiconductor substrate, on the silicon oxide film, a silicon oxide A step of forming an etching stopper layer for stopping etching for removing the film, a step of forming a silicon nitride film on the etching stopper layer, a step of removing the silicon oxide film by etching, and the removal of the silicon oxide film after contact of by removing the etching stopper layer and the silicon nitride film by etching, a flow path and the supply port that the heater is located inside Seen containing a step of forming a through hole to be a part, and the etching stopper layer, and forming a heater in the same step.

本発明によれば、従来に比べて工程を追加することも、処理条件をさほど厳しくすることもなく、高精度の流路を有する液体吐出ヘッドが得られる。   According to the present invention, it is possible to obtain a liquid ejection head having a highly accurate flow path without adding a process and making the processing conditions not so severe as compared with the conventional one.

以下、本発明の実施の形態について図面を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1に示す本実施形態の液体吐出ヘッドは、半導体基板1上に樹脂基板2が積層され、半導体基板1内に複数のヒーター3が作り込まれ、半導体基板1と樹脂基板2の間に流路4が形成されている。そして、各流路4の内部に各ヒーター3がそれぞれ位置している。さらに、各流路4に連通する、半導体基板1を貫通する供給口5と、各流路4のそれぞれに対応して設けられている、樹脂基板2を貫通する複数の吐出口6が設けられている。   In the liquid discharge head according to the present embodiment shown in FIG. 1, a resin substrate 2 is laminated on a semiconductor substrate 1, a plurality of heaters 3 are formed in the semiconductor substrate 1, and flow between the semiconductor substrate 1 and the resin substrate 2. A path 4 is formed. Each heater 3 is located inside each flow path 4. Furthermore, a supply port 5 penetrating the semiconductor substrate 1 and communicating with each flow path 4 and a plurality of discharge ports 6 penetrating the resin substrate 2 provided corresponding to each flow path 4 are provided. ing.

半導体基板1は、シリコン基板(シリコンウエハー)7の一方の主面(表側の面)側に、詳述しないが、公知の方法によって拡散層やゲート電極が形成されてMOSトランジスタが構成されている。そして、フィールド酸化膜10と、リンガラスからなる第1の層間絶縁膜12が形成されている。MOSトランジスタへの電気接続のための第1の金属配線層(図示せず)と、発熱抵抗体(ヒーター材)14および第2の金属配線層15が、シリコン酸化膜13からなる第2の層間絶縁膜を介して積層されている。さらに、保護膜となるシリコン窒化膜16と耐キャビテーション用のタンタル膜17が形成されている。一方、樹脂基板2はノズル材19からなるものであり、半導体基板1との間に流路4を形成するとともに、吐出口6が設けられている。   Although not described in detail, the semiconductor substrate 1 is formed with a diffusion layer and a gate electrode on one main surface (front surface) side of a silicon substrate (silicon wafer) 7 to form a MOS transistor. . A field oxide film 10 and a first interlayer insulating film 12 made of phosphorous glass are formed. A first metal wiring layer (not shown) for electrical connection to the MOS transistor, a heating resistor (heater material) 14 and a second metal wiring layer 15 are formed of a second interlayer made of a silicon oxide film 13. They are stacked via an insulating film. Further, a silicon nitride film 16 serving as a protective film and a tantalum film 17 for cavitation resistance are formed. On the other hand, the resin substrate 2 is made of a nozzle material 19, and a flow path 4 is formed between the resin substrate 2 and the semiconductor substrate 1, and a discharge port 6 is provided.

この液体吐出ヘッドにおいては、発熱抵抗体14が、吐出エネルギーを発生するためのヒーター4として機能する部分のみならず、LOCOS工程によって生じる段差や、層間絶縁膜13を開口することによって生じるコンタクト段差などの段差部分にも形成されている。この発熱抵抗体14は、フッ酸によるウェットエッチング時にエッチングストッパー層として機能し、完成状態の液体吐出ヘッドにおいては、供給口5の、流路4との接続部分である貫通口5aの内壁面に、層間絶縁膜(シリコン酸化膜)13とシリコン窒化膜16の間に挟まれた状態で端面が露出している。   In this liquid discharge head, the heating resistor 14 is not only a portion that functions as the heater 4 for generating discharge energy, but also a step generated by the LOCOS process, a contact step generated by opening the interlayer insulating film 13, and the like. It is also formed in the step portion. The heating resistor 14 functions as an etching stopper layer during wet etching with hydrofluoric acid. In the liquid discharge head in a completed state, the heating resistor 14 is formed on the inner wall surface of the through-hole 5a that is the connection portion of the supply port 5 to the flow path 4. The end face is exposed in a state sandwiched between the interlayer insulating film (silicon oxide film) 13 and the silicon nitride film 16.

次に、本実施形態の液体吐出ヘッドの製造方法について、詳細に説明する。   Next, the manufacturing method of the liquid discharge head of this embodiment will be described in detail.

まず、図2(a)に示すように、P型のシリコン基板7、具体的には、結晶方位が<1,0,0>で厚さが625μmのシリコンウエハーを用意し、その表面を酸化して、厚さ10〜50nmのシリコン酸化膜8を形成する。次に、図2(b)に示すように、シリコン酸化膜8上に減圧CVD法によって、厚さ100〜300nmのシリコン窒化膜9を堆積させる。そして、図2(c)に示すように、シリコン窒化膜9を所望の形状にパターニングし、シリコン基板7の裏面側にもシリコン窒化膜9が堆積している場合にはそれをエッチングによって除去する。次に、図2(d)に示すように、シリコン熱酸化によってシリコン酸化膜8を部分的に厚くして厚さ6000〜12000Åのフィールド酸化膜(シリコン酸化膜)10を形成する。これはいわゆるLOCOS工程であり、パターニングされたシリコン窒化膜9の下(アクティブ領域)に位置するシリコン酸化膜8は成長せず厚くならず、シリコン窒化膜9の存在しない位置(フィールド領域)のシリコン酸化膜8のみが成長して厚くなってフィールド酸化膜10となる。それから、シリコン窒化膜9をエッチングにより除去する。   First, as shown in FIG. 2A, a P-type silicon substrate 7, specifically, a silicon wafer having a crystal orientation of <1, 0, 0> and a thickness of 625 μm is prepared, and its surface is oxidized. Then, a silicon oxide film 8 having a thickness of 10 to 50 nm is formed. Next, as shown in FIG. 2B, a silicon nitride film 9 having a thickness of 100 to 300 nm is deposited on the silicon oxide film 8 by low pressure CVD. Then, as shown in FIG. 2C, the silicon nitride film 9 is patterned into a desired shape, and if the silicon nitride film 9 is also deposited on the back side of the silicon substrate 7, it is removed by etching. . Next, as shown in FIG. 2D, the silicon oxide film 8 is partially thickened by silicon thermal oxidation to form a field oxide film (silicon oxide film) 10 having a thickness of 6000 to 12000 mm. This is a so-called LOCOS process, and the silicon oxide film 8 located under the patterned silicon nitride film 9 (active region) does not grow and does not thicken, and silicon at a position (field region) where the silicon nitride film 9 does not exist. Only the oxide film 8 grows and becomes a field oxide film 10. Then, the silicon nitride film 9 is removed by etching.

その後、詳述しないが、従来から公知である半導体製造方法を利用して、アクティブ領域に拡散層やゲート電極を形成して、この液体吐出ヘッドの駆動回路を構成するMOSトランジスタを形成する。   Thereafter, although not described in detail, a diffusion layer and a gate electrode are formed in the active region by using a conventionally known semiconductor manufacturing method, and a MOS transistor constituting the driving circuit of the liquid discharge head is formed.

続いて、図3(a)に示すように、MOSトランジスタの電気接続を確保するための、アルミニウム等からなる第1の配線層(不図示)と、リンガラスからなる第1の層間絶縁膜12を形成する。第1の配線層の一部は、特許文献1に記載されている方法と同様に、犠牲層11として機能させてもよい。この犠牲層11は、供給口5となるスルーホールをシリコン基板7に精度良く形成できるようにするためのものである。   Subsequently, as shown in FIG. 3A, a first wiring layer (not shown) made of aluminum or the like and a first interlayer insulating film 12 made of phosphorous glass for ensuring electrical connection of the MOS transistor. Form. A part of the first wiring layer may function as the sacrificial layer 11 as in the method described in Patent Document 1. The sacrificial layer 11 is used to accurately form a through hole serving as the supply port 5 in the silicon substrate 7.

その後、図3(b)に示すように、シリコン酸化膜13からなる第2の層間絶縁膜を形成してパターニングし、さらに、図3(c)に示すように、発熱抵抗体(ヒーター材)14と第2の配線層15を形成する。そして、図3(d)に示すように、第2の配線層15をパターニングして部分的に除去する。この点について詳しく説明すると、後述する吐出口6と対向する、吐出エネルギーを発生するためのヒーター領域や、トランジスタ配線領域のみならず、犠牲層11の直上の領域にも、発熱抵抗体14と第2の配線層15を形成する。そして、ヒーター領域において、第2の配線層15を適宜にパターニングすることによって、ヒーター3を形成する。また、犠牲層11の直上の領域においては、第2の配線層15を除去して発熱抵抗体14のみを残す。   Thereafter, as shown in FIG. 3B, a second interlayer insulating film made of the silicon oxide film 13 is formed and patterned, and as shown in FIG. 3C, a heating resistor (heater material) is formed. 14 and the second wiring layer 15 are formed. Then, as shown in FIG. 3D, the second wiring layer 15 is patterned and partially removed. This point will be described in detail. The heating resistor 14 and the second electrode 14 are disposed not only in the heater region for generating discharge energy and the transistor wiring region, but also in the region immediately above the sacrificial layer 11, opposite to the discharge port 6 described later. Two wiring layers 15 are formed. Then, in the heater region, the heater 3 is formed by appropriately patterning the second wiring layer 15. In the region immediately above the sacrificial layer 11, the second wiring layer 15 is removed, leaving only the heating resistor 14.

次に、図3(e)に示すように、半導体の保護膜となる、厚さ250〜800nm程度のシリコン窒化膜16をプラズマCVD法により形成し、その上に、図3(f)に示すように、耐キャビテーション膜となる、厚さ50〜600nm程度のタンタル膜17をスパッタ法により形成して所望のパターンに加工する。その後、図示しないが、シリコン窒化膜16をパターニングして、電極の取り出しを行なう。   Next, as shown in FIG. 3E, a silicon nitride film 16 having a thickness of about 250 to 800 nm, which serves as a semiconductor protective film, is formed by plasma CVD, and shown in FIG. 3F. As described above, a tantalum film 17 having a thickness of about 50 to 600 nm, which becomes an anti-cavitation film, is formed by sputtering and processed into a desired pattern. Thereafter, although not shown, the silicon nitride film 16 is patterned and the electrodes are taken out.

なお、平面図である図4に示すように、犠牲層11の外側で、さらに犠牲層11をシリコン基板7上に直接積層させるために設けられている第1の層間絶縁膜12の開口部12aの外側まで、発熱抵抗体14が形成されているのが望ましい。図4にはアクティブ領域Aが図示されている。 As shown in FIG. 4 is a plan view, outside of the sacrificial layer 11, the first opening of the interlayer insulating film 12 is provided in order to stack more directly the sacrificial layer 11 on the silicon down board 7 It is desirable that the heating resistor 14 is formed to the outside of the portion 12a. FIG. 4 shows the active area A.

このようにして半導体基板1を形成した後、図5(a)に示すように、吐出口6および流路4を形成するためのノズル型材18およびノズル材19からなる樹脂基板2を、半導体基板1上に積層する。そして、エッチング液としてTMAH水溶液を用い、エッチング温度は80〜90℃、エッチング時間は15〜20時間(シリコン基板7の厚さが約625μmの場合)で、シリコン基板7の裏面側(他方の主面側)から異方性エッチングを行って、図5(b)に示すように、シリコン基板7を貫通する供給口5を形成する。このとき、犠牲層11もエッチングされる。なお、このエッチング工程においては、シリコン基板7の裏面側に配設された樹脂材20a,20bがマスクとして働き、さらに犠牲層11が供給口5を形成する基準となって、高精度の供給口5が形成できる。樹脂材20bはその後に除去される。   After forming the semiconductor substrate 1 in this way, as shown in FIG. 5A, the resin substrate 2 composed of the nozzle mold material 18 and the nozzle material 19 for forming the discharge ports 6 and the flow paths 4 is replaced with the semiconductor substrate. Laminate on 1. Then, an aqueous solution of TMAH is used as the etching solution, the etching temperature is 80 to 90 ° C., the etching time is 15 to 20 hours (when the thickness of the silicon substrate 7 is about 625 μm), and the back surface side of the silicon substrate 7 (the other main) An anisotropic etching is performed from the (surface side) to form the supply port 5 penetrating the silicon substrate 7 as shown in FIG. At this time, the sacrificial layer 11 is also etched. In this etching process, the resin materials 20a and 20b disposed on the back side of the silicon substrate 7 serve as a mask, and the sacrificial layer 11 serves as a reference for forming the supply port 5 to provide a highly accurate supply port. 5 can be formed. The resin material 20b is removed thereafter.

次に、図5(c)に示すように、供給口5内に存在する、いわゆるメンブレン膜のうち犠牲層11に接していたシリコン酸化膜(第2の層間絶縁膜)13と、供給口5内にはみ出している余分なフィールド酸化膜10とを、バッファードフッ酸を用いたウェットエッチングにより同時に除去する。この工程を、便宜上、メンブレン膜を除去する第1のメンブレン膜エッチング工程と呼ぶ。この工程においては、供給口5が実質的なエッチングマスクとして作用する。そして、厚さ約1000nmのシリコン酸化膜(第2の層間絶縁膜)13が存在し、厚さ約700nmの余分なフィールド酸化膜10が存在する場合には、バッファードフッ酸によるエッチング時間は従来通り約10分とする。なお、前記した通り発熱抵抗体14がエッチングストッパー層として機能するのでウェットエッチング時間を長めに設定することができる。そこで、シリコン酸化膜(第2の層間絶縁膜)13が残らないように完全にエッチングしてしまうようにエッチング時間を設定することも可能である。具体的には、ウェットエッチングのエッチング時間を、従来同様の10分間ではなく、例えば13分間に設定することも可能である。   Next, as shown in FIG. 5C, a silicon oxide film (second interlayer insulating film) 13 that is in contact with the sacrificial layer 11 in the so-called membrane film existing in the supply port 5, and the supply port 5. The excess field oxide film 10 protruding inside is simultaneously removed by wet etching using buffered hydrofluoric acid. This process is referred to as a first membrane film etching process for removing the membrane film for convenience. In this step, the supply port 5 functions as a substantial etching mask. When the silicon oxide film (second interlayer insulating film) 13 having a thickness of about 1000 nm is present and the extra field oxide film 10 having a thickness of about 700 nm is present, the etching time using buffered hydrofluoric acid is conventionally reduced. The street is about 10 minutes. As described above, since the heating resistor 14 functions as an etching stopper layer, the wet etching time can be set longer. Therefore, it is possible to set the etching time so that the silicon oxide film (second interlayer insulating film) 13 is completely etched so as not to remain. Specifically, the etching time of the wet etching can be set to, for example, 13 minutes instead of the conventional 10 minutes.

このようなウェットエッチングを行う場合、図5(c)に示す段差部分Bのエッチングレートは、その他の平坦部分のバッファードフッ酸によるエッチングレートに比較して約1.5倍である。従って、段差部分Bにおいては、その他の平坦部分に比べて早くシリコン酸化膜(第2の層間絶縁膜)13が除去されてしまい、その上層の発熱抵抗体14(ヒーター材、例えばTaSiN)が、バッファードフッ酸にさらされることになる。前記したエッチング条件の場合には、発熱抵抗体14が3分以上バッファードフッ酸にさらされる。しかし、発熱抵抗体14(TaSiN)のバッファードフッ酸に対するエッチングレートは、シリコン酸化膜のエッチングレートに比べて100分の1以下であるため、発熱抵抗体14はバッファードフッ酸に3分強さらされても殆どエッチングされない。このように発熱抵抗体14がエッチングストッパー層として作用するため、平坦部分のシリコン酸化膜(第2の層間絶縁膜)13が十分に除去できるだけウェットエッチングを行っても、段差部分Bにおいてシリコン窒化膜16まで損傷することはない。すなわち、従来技術で問題となっていたメンブレン膜の破損に伴う不良は発生しない。   When such wet etching is performed, the etching rate of the stepped portion B shown in FIG. 5C is about 1.5 times the etching rate of the other flat portion by the buffered hydrofluoric acid. Therefore, in the stepped portion B, the silicon oxide film (second interlayer insulating film) 13 is removed earlier than other flat portions, and the heating resistor 14 (heater material, for example, TaSiN) in the upper layer is removed. You will be exposed to buffered hydrofluoric acid. In the case of the etching conditions described above, the heating resistor 14 is exposed to buffered hydrofluoric acid for 3 minutes or more. However, since the etching rate of the heating resistor 14 (TaSiN) with respect to buffered hydrofluoric acid is 1/100 or less compared with the etching rate of the silicon oxide film, the heating resistor 14 is slightly stronger than buffered hydrofluoric acid over 3 minutes. Even if exposed, it is hardly etched. Since the heating resistor 14 acts as an etching stopper layer in this way, the silicon nitride film in the stepped portion B can be obtained even if wet etching is performed so that the silicon oxide film (second interlayer insulating film) 13 in the flat portion can be sufficiently removed. No damage up to 16. That is, the defect accompanying the breakage of the membrane film, which has been a problem in the prior art, does not occur.

その後に、図6に示すように、メンブレン膜の残りの部分である発熱抵抗体14およびシリコン窒化膜16を、フッ素系または酸素系のガスを用いたドライエッチングにより除去する。この工程を、便宜上、メンブレン膜を除去する第2のメンブレン膜エッチング工程と呼ぶ。この工程でも、供給口5が実質的なエッチングマスクとして作用する。こうして、供給口5の、流路4との接続部分である貫通口5aが精度よく形成される。 Thereafter, as shown in FIG. 6, the heating resistor 14 and the silicon nitride film 16 which are the remaining part of the membrane film are removed by dry etching using a fluorine-based or oxygen-based gas. This process is referred to as a second membrane film etching process for removing the membrane film for convenience. Also in this step, the supply port 5 functions as a substantial etching mask. In this way, the through-hole 5a which is a connection part with the flow path 4 of the supply port 5 is formed with sufficient precision.

さらにその後に、樹脂基板2のうち有機樹脂からなるノズル型材18を溶媒を用いて除去して、ノズル材19にインクの流路4を形成し、さらに、ノズル材19に各流路4に連通する吐出口6を形成する。このようにして、半導体基板1を用いた液体吐出ヘッド(インクジェットヘッド)が完成する。   Thereafter, the nozzle mold material 18 made of an organic resin is removed from the resin substrate 2 using a solvent to form the ink flow path 4 in the nozzle material 19, and the nozzle material 19 communicates with each flow path 4. A discharge port 6 is formed. In this way, a liquid discharge head (inkjet head) using the semiconductor substrate 1 is completed.

以上説明した本実施形態の方法により製造された液体吐出ヘッドは、供給口5から吐出口6へ至る流路4が精度よく形成されている。従来は、供給口5の、流路4との接続部分である貫通口5aを形成するために、いわゆるメンブレン膜の下層に位置するシリコン酸化膜(第2の層間絶縁膜)13をウェットエッチングする際に、平坦部分と段差部分のエッチングレートの差に起因して、段差部分で早々にシリコン酸化膜13が除去された後もエッチングが続行されて、メンブレン膜の上層に位置するシリコン窒化膜16まで侵食されてメンブレン膜が破損し、その結果、流路形成部材であるノズル型材18まで侵食されてしまうという問題があった。しかし、本実施形態では、メンブレン膜の下層に位置するシリコン酸化膜(第2の層間絶縁膜)13と、上層に位置するシリコン窒化膜16との間に、例えばTaSiNからなる発熱抵抗体14が存在し、この発熱抵抗体14がエッチングストッパー層として作用するため、シリコン酸化膜(第2の層間絶縁膜)13をウェットエッチングする際に、段差部分Bでシリコン窒化膜16まで侵食されてメンブレン膜が破損することがなく、その結果、流路形成部材となるノズル型材18が侵食されることがない。従って、後工程で所定の流路形成が行われて、流路4が精度よく形成できる。エッチングストップ膜としてヒーター材を用いたが、層間絶縁膜に対して、エッチング選択比をとることが可能な材料をそれ専用に設けることも可能である。しかしながら、ヒーター材をそのまま用いる方が余分な工程が増えることがないため好ましい。   In the liquid discharge head manufactured by the method of the present embodiment described above, the flow path 4 from the supply port 5 to the discharge port 6 is accurately formed. Conventionally, a silicon oxide film (second interlayer insulating film) 13 located under a so-called membrane film is wet-etched in order to form a through-hole 5a that is a connection portion of the supply port 5 with the flow path 4. At this time, due to the difference in etching rate between the flat portion and the step portion, the etching is continued even after the silicon oxide film 13 is removed at the step portion, and the silicon nitride film 16 located above the membrane film. As a result, there was a problem that the membrane film was damaged, and as a result, the nozzle mold material 18 which is a flow path forming member was eroded. However, in the present embodiment, a heating resistor 14 made of, for example, TaSiN is provided between the silicon oxide film (second interlayer insulating film) 13 located in the lower layer of the membrane film and the silicon nitride film 16 located in the upper layer. Since the heating resistor 14 functions as an etching stopper layer, when the silicon oxide film (second interlayer insulating film) 13 is wet-etched, the silicon nitride film 16 is eroded at the stepped portion B to be membrane film. Is not damaged, and as a result, the nozzle mold material 18 which becomes the flow path forming member is not eroded. Therefore, a predetermined flow path is formed in a subsequent process, and the flow path 4 can be formed with high accuracy. Although a heater material is used as the etching stop film, a material capable of taking an etching selection ratio with respect to the interlayer insulating film can be provided exclusively for it. However, it is preferable to use the heater material as it is because an extra process does not increase.

なお、犠牲層11の上において、シリコン酸化膜(第2の層間絶縁膜)13とシリコン窒化膜16の間には発熱抵抗体14のみを介在させ、アルミニウムからなる第2配線層15は予め除去しておくのは、メンブレン膜を除去するためにエッチングを行う対象となる膜の数が増えると工程が煩雑になるからである。エッチングストッパー層として有効である発熱抵抗体14のみがメンブレン膜中に存在しさえすれば、前記したように流路4を精度よく形成するという目的は達せられる。   On the sacrificial layer 11, only the heating resistor 14 is interposed between the silicon oxide film (second interlayer insulating film) 13 and the silicon nitride film 16, and the second wiring layer 15 made of aluminum is removed in advance. This is because the process becomes complicated when the number of films to be etched to remove the membrane film increases. As long as only the heating resistor 14 effective as an etching stopper layer is present in the membrane film, the purpose of forming the flow path 4 with high accuracy can be achieved as described above.

このように、本発明によると、半導体基板1を有する液体吐出ヘッドにおいて、従来技術に比べてほとんど工程を追加することなくメンブレン膜の構成を変更することによって、メンブレン膜を除去するエッチング時にメンブレン膜が破れてノズル材の形状不良を引き起こすおそれを回避できる。すなわち、フッ酸によるシリコン酸化膜13のエッチングにおけるエッチングストッパー層としての役割を担う発熱抵抗体14を、メンブレン膜のシリコン酸化膜13とシリコン窒化膜16の間に配置している。この発熱抵抗体14は、Ta−Si−N系の材料またはTa−N系の材料であるとよい。   As described above, according to the present invention, in the liquid ejection head having the semiconductor substrate 1, the membrane film is removed during the etching to remove the membrane film by changing the configuration of the membrane film with almost no additional steps as compared with the prior art. It is possible to avoid the risk of tearing and causing a defective shape of the nozzle material. That is, the heating resistor 14 serving as an etching stopper layer in the etching of the silicon oxide film 13 with hydrofluoric acid is disposed between the silicon oxide film 13 and the silicon nitride film 16 of the membrane film. The heating resistor 14 may be a Ta-Si-N-based material or a Ta-N-based material.

これによって、メンブレン膜除去時のフッ酸エッチング時間を長くし(例えば600秒から780秒にする)、シリコン酸化膜13の膜厚公差を緩和する(例えば±9%から±15%以上にする)ことができ、半導体基板1を有する液体吐出ヘッドの歩留まりを向上させて、製造コストの低減が可能になる。その上、前記した通り、流路4の形状不良による吐出不良や吐出速度の低下を防ぎ、記録品位および記録速度など液体吐出ヘッドの性能を向上することができる。   As a result, the hydrofluoric acid etching time when removing the membrane film is lengthened (for example, 600 seconds to 780 seconds), and the film thickness tolerance of the silicon oxide film 13 is relaxed (for example, ± 9% to ± 15% or more). Therefore, the yield of the liquid discharge head having the semiconductor substrate 1 can be improved, and the manufacturing cost can be reduced. In addition, as described above, it is possible to prevent the discharge failure and the decrease in the discharge speed due to the defective shape of the flow path 4 and improve the performance of the liquid discharge head such as the recording quality and the recording speed.

本発明による半導体基板を有する液体吐出ヘッドの要部拡大断面図である。3 is an enlarged cross-sectional view of a main part of a liquid discharge head having a semiconductor substrate according to the present invention. FIG. 図1に示す液体吐出ヘッドの前半の製造工程を示す拡大断面図である。FIG. 4 is an enlarged cross-sectional view illustrating a manufacturing process of the first half of the liquid ejection head illustrated in FIG. 1. 図1に示す液体吐出ヘッドの、図2に続く製造工程を示す拡大断面図である。FIG. 3 is an enlarged cross-sectional view showing a manufacturing process subsequent to FIG. 2 of the liquid ejection head shown in FIG. 1. 図1に示す液体吐出ヘッドの半導体基板の平面図である。FIG. 2 is a plan view of a semiconductor substrate of the liquid discharge head shown in FIG. 図1に示す液体吐出ヘッドの、図3に続く製造工程を示す拡大断面図である。FIG. 4 is an enlarged sectional view showing a manufacturing process subsequent to FIG. 3 of the liquid ejection head shown in FIG. 1. 図1に示す液体吐出ヘッドの、図5に続く製造工程を示す拡大断面図である。FIG. 6 is an enlarged cross-sectional view showing a manufacturing process subsequent to FIG. 5 of the liquid ejection head shown in FIG. 1. 従来の半導体基板を有する液体吐出ヘッドの製造工程を示す拡大断面図である。It is an expanded sectional view which shows the manufacturing process of the liquid discharge head which has the conventional semiconductor substrate. 従来の半導体基板を有する液体吐出ヘッドの要部拡大断面図である。It is a principal part expanded sectional view of the liquid discharge head which has the conventional semiconductor substrate.

符号の説明Explanation of symbols

1 半導体基板
2 樹脂基板
3 ヒーター
4 流路
5 供給口
5a 貫通口
6 吐出口
7 シリコン基板(シリコンウエハー)
10 フィールド酸化膜
11 犠牲層
12 第1の層間絶縁膜
12a 開口部
13 シリコン酸化膜(第2の層間絶縁膜)
14 発熱抵抗体(ヒーター材)
15 第2の金属配線層
16 シリコン窒化膜
17 タンタル膜
18 ノズル型材
19 ノズル材
20a,20b 樹脂材
A アクティブ領域
B 段差部分
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Resin substrate 3 Heater 4 Flow path 5 Supply port 5a Through port 6 Discharge port 7 Silicon substrate (silicon wafer)
10 Field oxide film 11 Sacrificial layer 12 First interlayer insulating film 12a Opening 13 Silicon oxide film (second interlayer insulating film)
14 Heating resistor (heater material)
15 Second metal wiring layer 16 Silicon nitride film 17 Tantalum film 18 Nozzle mold material 19 Nozzle material 20a, 20b Resin material A Active region B Stepped portion

Claims (2)

半導体基板と、前記半導体基板の一方の主面に配されたヒーターと、前記半導体基板の他方の主面から前記一方の主面へと該半導体基板を貫通して形成された液体供給用の供給口および貫通口とを有する液体吐出ヘッド用の半導体基板の供給口および貫通口の製造方法において、
前記半導体基板の前記一方の主面にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に、前記シリコン酸化膜を除去するためのエッチングを停止させるエッチングストッパー層を形成する工程と、
前記エッチングストッパー層上にシリコン窒化膜を形成する工程と、
エッチングにより前記シリコン酸化膜を除去する工程と、
前記シリコン酸化膜を除去した後、エッチングにより前記エッチングストッパー層と前記シリコン窒化膜を除去することにより、内部に前記ヒーターが位置する流路と前記供給口との接続部分となる貫通口を形成する工程と、
を含み、
前記エッチングストッパー層を、前記ヒーターと同一工程で形成する
ことを特徴とする液体吐出ヘッド用の半導体基板の供給口および貫通口の製造方法。
A semiconductor substrate, a heater disposed on one main surface of the semiconductor substrate, and a supply for liquid supply formed through the semiconductor substrate from the other main surface of the semiconductor substrate to the one main surface in the mouth, and a manufacturing method of the supply port and the through hole of the semiconductor substrate for a liquid discharge head having a through-hole,
Forming a silicon oxide film on the one main surface of the semiconductor substrate;
Forming an etching stopper layer on the silicon oxide film for stopping the etching for removing the silicon oxide film;
Forming a silicon nitride film on the etching stopper layer;
Removing the silicon oxide film by etching;
After removing the silicon oxide film, the etching stopper layer and the silicon nitride film are removed by etching, thereby forming a through-hole serving as a connection portion between the flow path in which the heater is located and the supply port. Process,
Only including,
The method for manufacturing a supply port and a through-hole of a semiconductor substrate for a liquid discharge head , wherein the etching stopper layer is formed in the same process as the heater .
前記シリコン酸化膜を形成する工程の前に、前記半導体基板の、前記貫通口が形成される部分に対応する領域の、前記一方の主面上に、配線層と同一工程で犠牲層を形成する工程と、
前記エッチングストッパー層と前記シリコン窒化膜を除去する前に、前記半導体基板の前記領域と前記犠牲層とを除去して前記供給口の一部を形成する工程と、
をさらに含み、
前記エッチングストッパー層を、前記犠牲層を覆うように形成する、請求項1に記載の液体吐出ヘッド用の半導体基板の供給口および貫通口の製造方法。
Before the step of forming the silicon oxide film, a sacrificial layer is formed in the same process as the wiring layer on the one main surface of the region corresponding to the portion where the through hole is formed of the semiconductor substrate. Process,
Before removing the etching stopper layer and the silicon nitride film, removing the region of the semiconductor substrate and the sacrificial layer to form a part of the supply port;
Further including
The method for manufacturing a supply port and a through port of a semiconductor substrate for a liquid discharge head according to claim 1, wherein the etching stopper layer is formed so as to cover the sacrificial layer.
JP2004344304A 2004-11-29 2004-11-29 Method of manufacturing semiconductor substrate supply port and through-hole for liquid discharge head Expired - Fee Related JP4731892B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004344304A JP4731892B2 (en) 2004-11-29 2004-11-29 Method of manufacturing semiconductor substrate supply port and through-hole for liquid discharge head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004344304A JP4731892B2 (en) 2004-11-29 2004-11-29 Method of manufacturing semiconductor substrate supply port and through-hole for liquid discharge head

Publications (2)

Publication Number Publication Date
JP2006150744A JP2006150744A (en) 2006-06-15
JP4731892B2 true JP4731892B2 (en) 2011-07-27

Family

ID=36629605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004344304A Expired - Fee Related JP4731892B2 (en) 2004-11-29 2004-11-29 Method of manufacturing semiconductor substrate supply port and through-hole for liquid discharge head

Country Status (1)

Country Link
JP (1) JP4731892B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5038054B2 (en) * 2007-08-08 2012-10-03 キヤノン株式会社 Liquid discharge head and manufacturing method thereof
JP6157184B2 (en) 2012-04-10 2017-07-05 キヤノン株式会社 Method for manufacturing liquid discharge head

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194877A (en) * 1991-05-24 1993-03-16 Hewlett-Packard Company Process for manufacturing thermal ink jet printheads having metal substrates and printheads manufactured thereby
JPH1058716A (en) * 1996-08-26 1998-03-03 Hitachi Denshi Ltd Recording apparatus and recording method by ejecting recording liquid
JP2004055845A (en) * 2002-07-19 2004-02-19 Canon Inc Circuit board and method of manufacturing the same

Also Published As

Publication number Publication date
JP2006150744A (en) 2006-06-15

Similar Documents

Publication Publication Date Title
JP2008162267A (en) Inkjet printhead manufacturing method
JP2005035281A (en) Method for manufacturing liquid discharge head
JP4979793B2 (en) Manufacturing method of substrate for liquid discharge head
JP7309358B2 (en) LIQUID EJECTION HEAD AND MANUFACTURING METHOD THEREOF
US6875365B2 (en) Method for producing liquid discharge head
JP4731892B2 (en) Method of manufacturing semiconductor substrate supply port and through-hole for liquid discharge head
JP2009066933A (en) Through-hole forming method, inkjet head, and silicon substrate
JP4235420B2 (en) Substrate processing method
JP5807362B2 (en) Method for manufacturing liquid jet head
JP4378322B2 (en) Method for manufacturing ink jet recording head
JP2007160624A (en) Ink jet recording head and manufacturing method thereof
JP2005144782A (en) A method for manufacturing an inkjet recording head.
JP3237176B2 (en) Thermal inkjet head
JP2009006503A (en) Substrate for inkjet recording head and method for manufacturing the same
JPH11277755A (en) Method for manufacturing silicon substrate having concave portion and ink jet head, and silicon substrate and ink jet head
JP4120954B2 (en) Electrostatic actuator, inkjet head, and image forming apparatus
JP4821982B2 (en) Method for manufacturing liquid jet head
JP4306364B2 (en) Droplet discharge head manufacturing method, droplet discharge head, and printer including the discharge head
JP4298286B2 (en) Method for manufacturing ink jet recording head
JP3942810B2 (en) Electrostatic ink jet head and manufacturing method thereof
JP2006224590A (en) Method for manufacturing ink jet recording head
JP2007245639A (en) Method for manufacturing ink jet recording head
JP2012218241A (en) Method for manufacturing liquid ejecting head
JP2009067025A (en) Ink jet head and method of manufacturing ink jet head
JP2005144850A (en) Method of manufacturing inkjet recording head

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees