JP4733877B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4733877B2 JP4733877B2 JP2001246654A JP2001246654A JP4733877B2 JP 4733877 B2 JP4733877 B2 JP 4733877B2 JP 2001246654 A JP2001246654 A JP 2001246654A JP 2001246654 A JP2001246654 A JP 2001246654A JP 4733877 B2 JP4733877 B2 JP 4733877B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- clock control
- clock
- signal
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Executing Machine-Instructions (AREA)
- Bus Control (AREA)
- Microcomputers (AREA)
- Power Sources (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般にクロック信号に同期して動作する半導体装置に関し、詳しくはクロック信号を制御することにより消費電力を削減可能な半導体装置に関する。
【従来の技術】
プロセッサ等の半導体装置においては、消費電力を削減するために、高速処理を必要としない期間のクロック周波数を低く抑える或いは停止させる制御が行われる。即ち、クロックの動作周波数を必要に応じて段階的に切りかえたり（以下「クロックギア」と呼ぶ）、或いは動作させる必要の無いモジュールブロックへのクロックを停止させる（以下「パワーダウンモード」と呼ぶ）制御が行われる。
クロックギアは、一般に、プロセッサ内の一番早いクロックに対応したマスク用の同期信号を供給し、ゲーテッドクロックバッファでクロック出力のパルス数を減らすことにより実現する。或いは分周回路でクロック信号を分周することにより実現する。またパワーダウンモードは、プロセッサ内の特定の一部或いは全部のモジュールに対して、動作の必要がない期間、それらモジュールへのクロック信号の供給をマスクすることにより実現する。これらのクロック制御は、チップの端子設定及びプログラムによるソフトウェア的な制御に基づいて、プロセッサ内のクロック制御部により実行するのが一般的である。
従来、プロセッサ内部のオンチップバスやバスブリッジを介する内部周辺バス等がある場合において、上記のようなクロックギア切り替え或いはパワーダウンモードへの遷移を行う際には、ソフトウェアによって一定の手順を実行する必要がある。即ち、クロックギアの切り替え或いはパワーダウンモードへの遷移をするためには、その準備として、バス転送等の特定のプロトコル（動作仕様）に沿った動作を、ソフトウェア的に完了させる必要がある。
【発明が解決しようとする課題】
例えば、このような手順を経ないで、バスを経由するデータ転送（特に命令フェッチ等）の最中にクロックギアの切り替え等をした場合、命令の取りこぼしによるプロセッサのハングアップを発生させる危険性がある。また例えば、バスブリッジを経由する内部周辺バスに接続されたモジュールへの突き放し制御のストア命令を実行する場合においては、オンチップバス上での転送が完了した後も内部周辺バスで引き続きライト動作が行われているので、ストア動作が実際に完了する時間まで待たずにクロックギアの切り替え等を行ってしまったのでは、ストアが正常に行われない危険性がある。また例えば、ＳＤＲＡＭコントローラをチップに搭載している場合においては、予めＳＤＲＡＭをセルフリフレッシュモードへ遷移させずにＳＤＲＡＭコントローラのクロックを停止したのでは、ＳＤＲＡＭのデータが破壊されてしまう。
【０００２】
こうした問題を避けるために、クロックギア切り替えやパワーダウンモードへの遷移に際して所定の手順を実行するプログラムを、予め作成しておく必要がある。しかしその手順が完璧に実行されない場合には、予期せぬハングアップ等が発生する恐れがあった。
特に、複雑な転送プロトコルを持つオンチップバスや、バスブリッジ、チップ外部バス（ＳＤＲＡＭ、ＳＲＡＭ、ＲＯＭ、コンパニオンチップ等に接続するバス）等を持つプロセッサのクロック制御プログラムを作成する際には、種々の条件を考慮して制御する必要があるので、人為的なミスによるハングアップやデータ転送エラーの危険性を完全に排除することは容易でない。
【０００３】
以上を鑑みて、本発明は、クロックギア切り替え時やパワーダウンモード遷移時等におけるハングアップの危険性を取り除くハードウェア機構を備えた半導体装置を提供することを目的とする。
【課題を解決するための手段】
本発明による半導体装置は、クロック信号を生成するクロック生成部と、クロック制御リクエスト信号をアサートする第１のモジュールと、該クロック制御リクエスト信号のアサート状態に応答して、現在実行中の処理が終了するとその後の処理を停止してクロック制御アクノリッジ信号をアサートする１つ又は複数の第２のモジュールと、オンチップバスと、該オンチップバスに接続される複数のモジュールと、該複数のモジュールのうちバスマスターであるモジュール間でバス権を調停するバスアービタと、チップ内部周辺バスと、該チップ内部周辺バスと該オンチップバスとを接続するバスブリッジとを含み、該１つ又は複数の第２のモジュールからの該クロック制御アクノリッジ信号が全てアサートされると該クロック生成部は該第２のモジュールに供給する該クロック信号を選択的に変化させ、該バスアービタは、該１つ又は複数の第２のモジュールのうちの１つであり、該クロック制御リクエスト信号のアサート状態に応答して、現在実行中の転送動作が終了すると該バスマスターであるモジュールに対する全てのバス権を不許可として該クロック制御アクノリッジ信号をアサートし、該バスブリッジは、該１つ又は複数の第２のモジュールのうちの１つであり、該クロック制御リクエスト信号のアサート状態に応答して、現在実行中のデータ転送処理が終了するとその後のデータ転送処理を停止して該クロック制御アクノリッジ信号をアサートする。
【０００４】
以上のハードウェア制御によって、本発明においては、クロックギア切り替えやパワーダウンモード遷移等の処理を行う際に、クロック制御により動作に問題が生じる可能性があるモジュールを予め処理停止状態にし、誤動作の危険性が無い状態になってからクロック制御を実行することが可能となる。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【０００５】
図１は、本発明によるプロセッサの第１実施例の構成を示す図である。
【０００６】
図１のプロセッサ１０は、クロック制御部１１、ＣＰＵコア部１２、ＤＳＰコア部１３、モジュール１４、モジュール１５、オンチップバス（ＯＣＢ）と内蔵周辺バス（ＰＢ）のバスブリッジ１６、ＤＭＡコントローラ１７、ＳＤＲＡＭコントローラ１８、外部バスコントローラ１９、オンチップバスのバスアービタ２０、オンチップバス（ＯＣＢ）２１、モジュール２２乃至２４、内部周辺バス（ＰＢ）２５、プロセッサ１０の外部に設けられ外部バスコントローラ１９に接続されるＳＲＡＭ２６及び外部バスマスター・チップ２７、外部バス２８、プロセッサ１０の外部に設けられＳＤＲＡＭコントローラ１８に接続されるＳＤＲＡＭ２９を含む。ここで、ＣＰＵコア部１２、ＤＳＰコア部１３、モジュール１４、モジュール１５、ＤＭＡコントローラ１７、ＳＤＲＡＭコントローラ１８、外部バスコントローラ１９は、オンチップバス２１に接続されるオンチップバスモジュールであり、モジュール２２乃至２４は、内部周辺バス２５に接続される周辺バスモジュールである。またＳＲＡＭ２６及び外部バスマスター・チップ２７は、外部バス２８に接続される外部バスモジュールである。
【０００７】
クロック制御部１１は、クロック生成部３０と、クロック制御判定部３１を含む。またモジュール２２は、クロック制御レジスタ３２を含む。
【０００８】
以下に、本発明によるプロセッサ１０の動作を説明する。
【０００９】
プロセッサ１０により特定のアプリケーションを動作させるためのソフトウェアを実行中に、プロセッサ１０のクロック制御（ギア切り替えやパワーダウンモードへの遷移等）を行うとする。まずクロック制御を指示するために、内部周辺バス２５に接続されるモジュール２２のクロック制御レジスタ３２に、クロック制御指示データのストア（ライト）命令をプログラムから発行する。具体的には、このストア命令に係るライトデータは、ＣＰＵコア部１２から発行され、オンチップバス２１の転送仕様に従ってバスブリッジ１６へ転送される。更に、バスブリッジ１６から、モジュール２２へ当該ライトデータに関するライト要求が送出され、モジュール２２内のクロック制御レジスタ３２にライトデータが格納される。
【００１０】
上記ライト動作に係るシーケンスの実行中において、ＣＰＵコア部１２は、当該クロック制御指示データのストア命令を発行した後、パイプライン処理により順次後続する命令を実行する。
【００１１】
クロック制御レジスタ３２へ上記クロック制御指示データが格納されると、クロック制御レジスタ３２から、クロック制御部１１にクロック制御要求信号が発行される。このクロック制御要求信号は、クロック制御部１１のクロック制御判定部３１が受信する。クロック制御判定部３１は、クロック制御要求信号がアサートされたことを認識すると、クロック制御対象の各モジュールに対してクロック制御リクエスト信号ｒｅｑをアサートする。
【００１２】
クロック制御リクエスト信号ｒｅｑは、クロック制御完了通知信号ＤＮがアサートされるまでの期間、アサート状態に維持される。
【００１３】
クロック制御リクエスト信号ｒｅｑを受け取った各モジュールは、その時点で実行中の処理が終了した時点で、その処理を一旦停止させ、クロック制御アクノリッジ信号ａｃｋｘ（ｘ＝０、１、２、・・・、６）をアサートする。ここで、クロック制御リクエスト信号ｒｅｑを受け取り、クロック制御アクノリッジ信号をアサートするモジュールは、バスアービタ２０、ＣＰＵコア部１２、ＤＳＰコア部１３、ＤＭＡコントローラ１７、ＳＤＲＡＭコントローラ１８、外部バスコントローラ１９、及びバスブリッジ１６である。バスアービタ２０は、オンチップバス２１に接続されるモジュール間でバス権を調停し、選択されたモジュールにバス権を与えることでバスに対するアクセスを許可する。バスブリッジ１６は、オンチップバス２１と内部周辺バス２５との間のデータ転送を行う。
【００１４】
例えば、バスアービタ２０の場合、クロック制御リクエスト信号ｒｅｑを受け取った後は、実行中のデータ転送のトランザクションが終了した時点で、全てのバスマスター（この例の場合、ＣＰＵコア部１２、ＤＳＰコア部１３、ＤＭＡコントローラ１７、及び外部バスコントローラ１９の各モジュール）へのバスグラント信号ｇｎｔｘ（ｘ＝１、２、３、４）をネゲート状態にディアサートする。即ち、各マスターモジュールに対してバス権を否定することで、各マスターモジュールによるデータ転送を不許可にする。その後、バスアービタ２０は、クロック制御アクノリッジ信号ａｃｋ０をアサートする。
【００１５】
クロック制御アクノリッジ信号ａｃｋｘは、クロック制御リクエスト信号ｒｅｑがネゲートされるまでの間、アサート状態に維持される。
【００１６】
各クロック制御対象モジュールからのクロック制御アクノリッジ信号ａｃｋｘの全てがアサートされると、クロック制御判定部３１はこれを認識し、クロック生成部３０に対して、クロック制御イネーブル信号ＥＮをアサートする。この時、クロック制御対象となっている全てのモジュールは、動作を一時的に中断している。
【００１７】
クロック生成部３０は、クロック制御イネーブル信号ＥＮがアサートされたのを確認すると、プログラムから要求されたクロック制御動作（クロックギアの切替やパワーダウンモードへの遷移等）を実行する。この際、クロック制御動作の詳細は、クロック制御レジスタ３２に書き込まれたクロック制御指示データの内容によって指定される。クロック生成部３０は、各モジュールに対してクロック信号を供給しており、プログラムからの要求に従って、各モジュールに供給するクロック信号を選択的に制御して、モジュール毎に動作周波数を変更したりクロック信号の供給を停止する。
【００１８】
クロック生成部３０は更に、クロック制御の処理が完了した時点で、クロック制御完了通知信号ＤＮをアサートする。
【００１９】
クロック制御判定部３１は、クロック制御完了通知信号ＤＮがアサートされたことを認識すると、クロック制御リクエスト信号ｒｅｑをネゲートする。クロック制御リクエスト信号ｒｅｑがネゲートされたことに応答して、各クロック制御対象モジュールは、クロック制御アクノリッジ信号ａｃｋｘをネゲートする。クロック制御アクノリッジ信号ａｃｋｘがネゲートされると、クロック制御イネーブル信号ＥＮがネゲートされ、その後、クロック制御完了通知信号ＤＮもネゲートされる。
【００２０】
図２は、上記動作における各信号を示すタイミング図である。
【００２１】
図２（ａ）に示されるようにクロック制御リクエスト信号ｒｅｑがアサートされると、これに応答して、図２（ｂ）に示されるようにバスグラント信号ｇｎｔｘがネゲート状態にされる。更に、各モジュールで現在実行中の動作が終了するタイミングで、図２（ｃ）乃至（ｊ）に示されるように、各モジュールからのクロック制御アクノリッジ信号ａｃｋｘがＨＩＧＨ（アサート状態）になる。
【００２２】
全てのクロック制御アクノリッジ信号ａｃｋｘがＨＩＧＨになると、図２（ｋ）に示されるようにクロック制御イネーブル信号ＥＮがＨＩＧＨになり、クロックギア切り替えやクロック停止等のクロック制御動作が実行される。このクロック制御動作が完了すると、図２（ｌ）に示されるように、クロック制御完了通知信号ＤＮがアサートされる。
【００２３】
以上のハードウェア制御によって、本発明においては、クロックギア切り替えやパワーダウンモード遷移等の処理を行う際に、クロック制御により動作に問題が生じる可能性があるモジュールを予め処理停止状態にし、誤動作の危険性が無い状態になってからクロック制御を実行することが可能となる。
【００２４】
図３は、クロック制御判定部３１の構成例を示す図である。
【００２５】
図３のクロック制御判定部３１は、フリップフロップ４１、フリップフロップ４２−０乃至４２−６、クロック制御デコーダ回路４３、ＡＮＤ回路４４、及びリクエスト信号生成回路４５を含む。フリップフロップ４１は、クロック制御レジスタ３２から供給されるクロック制御要求信号をラッチする。ラッチされたクロック制御要求信号は、クロック制御デコーダ回路４３に供給されてデコードされる。クロック制御要求信号は複数のビットからなる信号であり、クロック制御を要求すると共に、クロック制御がクロックギア切り替えとクロック停止の何れであるのか、どのモジュールに対するクロック制御であるのか等に関して、具体的な制御の詳細を指定する。クロック制御デコーダ回路４３は、このクロック制御要求信号をデコードし、指定されたクロック制御動作を実行するための制御信号ＣＴＬを生成して、クロック生成部３０に供給する。また更に、クロック制御デコーダ回路４３は、クロック制御を示す信号ｃｌｋ＿ｃｔｒをリクエスト信号生成回路４５に供給する。リクエスト信号生成回路４５は、単純なステートマシンであり、入力信号に応じて、アイドル状態ＩＤＬＥとクロック制御状態ＣＬＫ＿ＣＴＲＬとの間を遷移する。クロック制御を示す信号ｃｌｋ＿ｃｔｒがアサートされると、リクエスト信号生成回路４５は、アイドル状態ＩＤＬＥからクロック制御状態ＣＬＫ＿ＣＴＲＬに遷移し、クロック制御リクエスト信号ｒｅｑをアサートする。またクロック制御完了通知信号ＤＮがアサートされると、クロック制御状態ＣＬＫ＿ＣＴＲＬからアイドル状態ＩＤＬＥに遷移して、クロック制御リクエスト信号ｒｅｑをネゲートする。リクエスト信号生成回路４５を、セットリセットフリップフロップ等の単純な順序回路によって実現することが可能であることは、当業者にとっては容易に理解出来るであろう。
【００２６】
またクロック制御判定部３１は、各モジュールから供給されるクロック制御アクノリッジ信号ａｃｋｘ（ｘ＝０、１、２、・・・、６）を、それぞれフリップフロップ４２−０乃至４２−６によりラッチする。ラッチされたクロック制御アクノリッジ信号ａｃｋｘ（ｘ＝０、１、２、・・・、６）は、ＡＮＤ回路４４に供給される。ＡＮＤ回路４４は、ＡＮＤ演算により、全てのクロック制御アクノリッジ信号がアサート状態になると、クロック制御イネーブル信号ＥＮをアサートする。
【００２７】
図４は、クロック制御対象であるバスブリッジ１６におけるクロック制御機構を示す図である。
【００２８】
図４のクロック制御機構は、入力信号に応じて状態が遷移する単純なステートマシンであり、取り得る状態にはクロック制御状態、書き込み状態ＷＲＩＴＥ、読み出し状態ＲＥＡＤ、及びアイドル状態ＩＤＬＥの４つがある。アイドル状態ＩＤＬＥにおいては、バスブリッジ１６は待機して動作指示を待っている。この状態でライト要求或いはリード要求が到来すると、それぞれ書き込み状態ＷＲＩＴＥ或いは読み出し状態ＲＥＡＤに遷移する。書き込み状態ＷＲＩＴＥでは、オンチップバス２１からのデータを内部周辺バス２５のモジュールに書き込む処理を実行し、読み出し状態ＲＥＡＤにおいては、内部周辺バス２５のモジュールからデータを読み出してオンチップバス２１に供給する処理を実行する。
【００２９】
書き込み状態ＷＲＩＴＥ、読み出し状態ＲＥＡＤ、及びアイドル状態ＩＤＬＥの何れかの状態において、クロック制御リクエスト信号ｒｅｑがアサートされると、クロック制御状態に遷移する。クロック制御状態に遷移すると、クロック切り替え或いはクロック停止等に対する準備として必要な動作を実行し、この動作が終了するとクロック制御アクノリッジ信号ａｃｋ（図１ではａｃｋ６）をアサートする。即ち、現在実行中の動作を完了させ、処理を停止し、クロック制御アクノリッジ信号ａｃｋ（図１ではａｃｋ６）をアサートする。その後クロック制御リクエスト信号ｒｅｑがネゲートされると、動作状態はアイドル状態ＩＤＬＥに遷移する。上記動作を実行するステートマシンを、セットリセットフリップフロップ等を組み合わせた順序回路によって実現可能であることは、当業者にとっては容易に理解出来るであろう。
【００３０】
図１に示されるクロック制御対象となるモジュールの各々には、図４に示されるのと同様のステートマシンが備えられており、クロック制御リクエスト信号ｒｅｑのアサートに応答して、クロック切り替え或いはクロック停止等に対する準備動作を実行し、この動作が終了するとクロック制御アクノリッジ信号ａｃｋをアサートするよう構成される。
【００３１】
図５は、本発明によるプロセッサの第２実施例の構成を示す図である。図５において、図１と同一の構成要素は同一の番号で参照される。
【００３２】
図５に示されるプロセッサ１０Ａに於いては、クロック制御部１１の代わりにクロック制御部１１Ａが設けられ、またＣＰＵコア部１２の代わりにＣＰＵコア部１２Ａが設けられる。更に、モジュール２２の代わりにモジュール２２Ａが設けられる。
【００３３】
この第２実施例に於いては、クロック制御レジスタ３２がＣＰＵコア部１２Ａに設けられており、ＣＰＵコア部１２Ａがクロック制御リクエスト信号ｒｅｑを生成して各ユニットに供給する点が、第１実施例の場合の構成及び動作と異なる。プログラム動作によってクロック制御レジスタ３２にクロック制御指示データが格納されると、ＣＰＵコア部１２Ａが、クロック制御リクエスト信号ｒｅｑをアサートする。これに応答して、各モジュールは現在実行中の動作を完了後に処理を停止し、それぞれのクロック制御アクノリッジ信号ａｃｋｘをＨＩＧＨ（アサート状態）にする。クロック制御部１１Ａは、ＣＰＵコア部１２Ａからクロック制御リクエスト信号ｒｅｑを受け取った後、全てのクロック制御アクノリッジ信号ａｃｋｘがＨＩＧＨになると、クロック制御イネーブル信号ＥＮをＨＩＧＨにする。これにより、クロックギア切り替えやクロック停止等のクロック制御動作が実行される。クロック制御動作が完了すると、クロック制御完了通知信号ＤＮがアサートされる。
【００３４】
以上説明したように、ＣＰＵコア部１２Ａがクロック制御リクエスト信号ｒｅｑをアサートする以外の動作は、基本的に、第１実施例の場合と同様である。
【００３５】
図６は、本発明によるプロセッサの第３実施例の構成を示す図である。図６において、図１と同一の構成要素は同一の番号で参照される。
【００３６】
図６に示されるプロセッサ１０Ｂに於いては、クロック制御部１１Ｂのクロック制御判定部３１Ｂがアサートするクロック制御リクエスト信号ｒｅｑは、バスアービタ２０にだけ供給される。第１実施例と異なり、ＣＰＵコア部１２Ｂ、ＤＳＰコア部１３Ｂ、バスブリッジ１６Ｂ、ＤＭＡコントローラ１７Ｂ、ＳＤＲＡＭコントローラ１８Ｂ、及び外部バスコントローラ１９Ｂには、クロック制御リクエスト信号ｒｅｑは供給されない。
【００３７】
バスアービタ２０は、クロック制御リクエスト信号ｒｅｑを受け取った後は、実行中のデータ転送のトランザクションが終了した時点で、全てのバスマスター（この例の場合、ＣＰＵコア部１２Ｂ、ＤＳＰコア部１３Ｂ、ＤＭＡコントローラ１７Ｂ、及び外部バスコントローラ１９Ｂの各モジュール）へのバスグラント信号ｇｎｔｘ（ｘ＝１、２、３、４）をネゲート状態にディアサートする。即ち、各マスターモジュールに対してバス権を否定することで、各マスターモジュールによるデータ転送を不許可にする。その後、バスアービタ２０は、クロック制御アクノリッジ信号ａｃｋ０をアサートする。
【００３８】
このようにクロック制御リクエスト信号ｒｅｑをバスアービタ２０に供給して、各バスマスターへのバスグラント信号ｇｎｔｘ（ｘ＝１、２、３、４）をネゲート状態にすれば、各バスマスターモジュールはバス権を取得できないことになり、バスを介した送受信処理がそれ以後実行されることはない。
【００３９】
上記の第３実施例の構成は、クロックギア切り替えやパワーダウンモード遷移等のクロック制御を実行する際に、クロック制御により問題が生じる可能性があるのは、オンチップバス２１を介した送受信動作だけである場合に有効である。このような場合には、クロック制御リクエスト信号ｒｅｑをバスアービタ２０だけ供給し、バスグラント信号の制御によってオンチップバス２１に接続されるバスマスターの動作を停止すれば、オンチップバス２１を介した送受信動作をクロック制御前に停止することが出来る。
【００４０】
図１と図６とを比較すれば分かるように、第３実施例のような構成にすれば、クロック制御リクエスト信号ｒｅｑによる制御対象のモジュール数を少なくして、回路規模を削減することが可能である。
【００４１】
図７は、本発明によるプロセッサの第４実施例の構成を示す図である。図７において、図６と同一の構成要素は同一の番号で参照される。
【００４２】
図７に示されるプロセッサ１０Ｃに於いては、クロック制御部１１Ｃのクロック制御判定部３１Ｃがアサートするクロック制御リクエスト信号ｒｅｑは、バスアービタ２０及びバスブリッジ１６にだけ供給される。第３実施例の場合と同様に、オンチップバス２１に接続されるモジュールに関しては、バスアービタ２０によるバスグラント信号制御でバス権を不許可にすれば、バスブリッジ１６を除いては動作に問題が生じない場合を想定している。従って、ＣＰＵコア部１２Ｂ、ＤＳＰコア部１３Ｂ、ＤＭＡコントローラ１７Ｂ、ＳＤＲＡＭコントローラ１８Ｂ、及び外部バスコントローラ１９Ｂには、クロック制御リクエスト信号ｒｅｑは供給されない。
【００４３】
バスブリッジ１６は、クロック制御リクエスト信号ｒｅｑを受け取った後は、実行中のデータ転送のトランザクションが終了した時点で、オンチップバス２１から内部周辺バス２５のモジュールへの書き込み、或いは内部周辺バス２５のモジュールからのオンチップバス２１への読み出しを停止する。その後、バスブリッジ１６は、クロック制御アクノリッジ信号ａｃｋ６をアサートする。
【００４４】
上記の第４実施例の構成は、クロックギア切り替えやパワーダウンモード遷移等のクロック制御を実行する際に、クロック制御により問題が生じる可能性があるのは、オンチップバス２１を介した送受信動作とバスブリッジ１６を介したデータ転送動作だけである場合に有効である。このような場合には、クロック制御リクエスト信号ｒｅｑをバスアービタ２０及びバスブリッジ１６にだけ供給し、バスグラント信号の制御によってオンチップバス２１に接続されるバスマスターの動作を停止すると共にバスブリッジ１６の動作を停止すれば、問題が生じる可能性がある全ての動作をクロック制御前に停止することが出来る。
【００４５】
図１と図７とを比較すれば分かるように、第４実施例のような構成にすれば、クロック制御リクエスト信号ｒｅｑによる制御対象のモジュール数を少なくして、回路規模を削減することが可能である。
【００４６】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【発明の効果】
以上のハードウェア制御によって、本発明においては、クロックギア切り替えやパワーダウンモード遷移等の処理を行う際に、クロック制御により動作に問題が生じる可能性があるモジュールを予め処理停止状態にし、誤動作の危険性が無い状態になってからクロック制御を実行することが可能となる。
結果として、クロックギアの切り替えやパワーダウンモード遷移等の処理を行う際に、制御対象であるモジュール毎の特有の仕様やそれによる制約を気にすることなく、容易にクロック制御プログラムの開発をすることが可能となる。
【図面の簡単な説明】
【図１】本発明によるプロセッサの第１実施例の構成を示す図である。
【図２】図１のプロセッサにおける各信号を示すタイミング図である。
【図３】クロック制御判定部の構成例を示す図である。
【図４】クロック制御対象であるバスブリッジにおけるクロック制御機構を示す図である。
【図５】本発明によるプロセッサの第２実施例の構成を示す図である。
【図６】本発明によるプロセッサの第３実施例の構成を示す図である。
【図７】本発明によるプロセッサの第４実施例の構成を示す図である。
【符号の説明】
１０ プロセッサ
１１ クロック制御部
１２ ＣＰＵコア部
１３ ＤＳＰコア部
１４ モジュール
１５ モジュール
１６ バスブリッジ
１７ ＤＭＡコントローラ
１８ ＳＤＲＡＭコントローラ
１９ 外部バスコントローラ
２０ バスアービタ
２１ オンチップバス
２２ モジュール
２３ モジュール
２４ モジュール
２５ 内部周辺バス
２６ ＳＲＡＭ
２７ 外部バスマスター・チップ
２８ 外部バス
２９ ＳＤＲＡＭ
３０ クロック生成部
３１ クロック制御判定部
３２ クロック制御レジスタ
【発明の属する技術分野】
本発明は、一般にクロック信号に同期して動作する半導体装置に関し、詳しくはクロック信号を制御することにより消費電力を削減可能な半導体装置に関する。
【従来の技術】
プロセッサ等の半導体装置においては、消費電力を削減するために、高速処理を必要としない期間のクロック周波数を低く抑える或いは停止させる制御が行われる。即ち、クロックの動作周波数を必要に応じて段階的に切りかえたり（以下「クロックギア」と呼ぶ）、或いは動作させる必要の無いモジュールブロックへのクロックを停止させる（以下「パワーダウンモード」と呼ぶ）制御が行われる。
クロックギアは、一般に、プロセッサ内の一番早いクロックに対応したマスク用の同期信号を供給し、ゲーテッドクロックバッファでクロック出力のパルス数を減らすことにより実現する。或いは分周回路でクロック信号を分周することにより実現する。またパワーダウンモードは、プロセッサ内の特定の一部或いは全部のモジュールに対して、動作の必要がない期間、それらモジュールへのクロック信号の供給をマスクすることにより実現する。これらのクロック制御は、チップの端子設定及びプログラムによるソフトウェア的な制御に基づいて、プロセッサ内のクロック制御部により実行するのが一般的である。
従来、プロセッサ内部のオンチップバスやバスブリッジを介する内部周辺バス等がある場合において、上記のようなクロックギア切り替え或いはパワーダウンモードへの遷移を行う際には、ソフトウェアによって一定の手順を実行する必要がある。即ち、クロックギアの切り替え或いはパワーダウンモードへの遷移をするためには、その準備として、バス転送等の特定のプロトコル（動作仕様）に沿った動作を、ソフトウェア的に完了させる必要がある。
【発明が解決しようとする課題】
例えば、このような手順を経ないで、バスを経由するデータ転送（特に命令フェッチ等）の最中にクロックギアの切り替え等をした場合、命令の取りこぼしによるプロセッサのハングアップを発生させる危険性がある。また例えば、バスブリッジを経由する内部周辺バスに接続されたモジュールへの突き放し制御のストア命令を実行する場合においては、オンチップバス上での転送が完了した後も内部周辺バスで引き続きライト動作が行われているので、ストア動作が実際に完了する時間まで待たずにクロックギアの切り替え等を行ってしまったのでは、ストアが正常に行われない危険性がある。また例えば、ＳＤＲＡＭコントローラをチップに搭載している場合においては、予めＳＤＲＡＭをセルフリフレッシュモードへ遷移させずにＳＤＲＡＭコントローラのクロックを停止したのでは、ＳＤＲＡＭのデータが破壊されてしまう。
【０００２】
こうした問題を避けるために、クロックギア切り替えやパワーダウンモードへの遷移に際して所定の手順を実行するプログラムを、予め作成しておく必要がある。しかしその手順が完璧に実行されない場合には、予期せぬハングアップ等が発生する恐れがあった。
特に、複雑な転送プロトコルを持つオンチップバスや、バスブリッジ、チップ外部バス（ＳＤＲＡＭ、ＳＲＡＭ、ＲＯＭ、コンパニオンチップ等に接続するバス）等を持つプロセッサのクロック制御プログラムを作成する際には、種々の条件を考慮して制御する必要があるので、人為的なミスによるハングアップやデータ転送エラーの危険性を完全に排除することは容易でない。
【０００３】
以上を鑑みて、本発明は、クロックギア切り替え時やパワーダウンモード遷移時等におけるハングアップの危険性を取り除くハードウェア機構を備えた半導体装置を提供することを目的とする。
【課題を解決するための手段】
本発明による半導体装置は、クロック信号を生成するクロック生成部と、クロック制御リクエスト信号をアサートする第１のモジュールと、該クロック制御リクエスト信号のアサート状態に応答して、現在実行中の処理が終了するとその後の処理を停止してクロック制御アクノリッジ信号をアサートする１つ又は複数の第２のモジュールと、オンチップバスと、該オンチップバスに接続される複数のモジュールと、該複数のモジュールのうちバスマスターであるモジュール間でバス権を調停するバスアービタと、チップ内部周辺バスと、該チップ内部周辺バスと該オンチップバスとを接続するバスブリッジとを含み、該１つ又は複数の第２のモジュールからの該クロック制御アクノリッジ信号が全てアサートされると該クロック生成部は該第２のモジュールに供給する該クロック信号を選択的に変化させ、該バスアービタは、該１つ又は複数の第２のモジュールのうちの１つであり、該クロック制御リクエスト信号のアサート状態に応答して、現在実行中の転送動作が終了すると該バスマスターであるモジュールに対する全てのバス権を不許可として該クロック制御アクノリッジ信号をアサートし、該バスブリッジは、該１つ又は複数の第２のモジュールのうちの１つであり、該クロック制御リクエスト信号のアサート状態に応答して、現在実行中のデータ転送処理が終了するとその後のデータ転送処理を停止して該クロック制御アクノリッジ信号をアサートする。
【０００４】
以上のハードウェア制御によって、本発明においては、クロックギア切り替えやパワーダウンモード遷移等の処理を行う際に、クロック制御により動作に問題が生じる可能性があるモジュールを予め処理停止状態にし、誤動作の危険性が無い状態になってからクロック制御を実行することが可能となる。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【０００５】
図１は、本発明によるプロセッサの第１実施例の構成を示す図である。
【０００６】
図１のプロセッサ１０は、クロック制御部１１、ＣＰＵコア部１２、ＤＳＰコア部１３、モジュール１４、モジュール１５、オンチップバス（ＯＣＢ）と内蔵周辺バス（ＰＢ）のバスブリッジ１６、ＤＭＡコントローラ１７、ＳＤＲＡＭコントローラ１８、外部バスコントローラ１９、オンチップバスのバスアービタ２０、オンチップバス（ＯＣＢ）２１、モジュール２２乃至２４、内部周辺バス（ＰＢ）２５、プロセッサ１０の外部に設けられ外部バスコントローラ１９に接続されるＳＲＡＭ２６及び外部バスマスター・チップ２７、外部バス２８、プロセッサ１０の外部に設けられＳＤＲＡＭコントローラ１８に接続されるＳＤＲＡＭ２９を含む。ここで、ＣＰＵコア部１２、ＤＳＰコア部１３、モジュール１４、モジュール１５、ＤＭＡコントローラ１７、ＳＤＲＡＭコントローラ１８、外部バスコントローラ１９は、オンチップバス２１に接続されるオンチップバスモジュールであり、モジュール２２乃至２４は、内部周辺バス２５に接続される周辺バスモジュールである。またＳＲＡＭ２６及び外部バスマスター・チップ２７は、外部バス２８に接続される外部バスモジュールである。
【０００７】
クロック制御部１１は、クロック生成部３０と、クロック制御判定部３１を含む。またモジュール２２は、クロック制御レジスタ３２を含む。
【０００８】
以下に、本発明によるプロセッサ１０の動作を説明する。
【０００９】
プロセッサ１０により特定のアプリケーションを動作させるためのソフトウェアを実行中に、プロセッサ１０のクロック制御（ギア切り替えやパワーダウンモードへの遷移等）を行うとする。まずクロック制御を指示するために、内部周辺バス２５に接続されるモジュール２２のクロック制御レジスタ３２に、クロック制御指示データのストア（ライト）命令をプログラムから発行する。具体的には、このストア命令に係るライトデータは、ＣＰＵコア部１２から発行され、オンチップバス２１の転送仕様に従ってバスブリッジ１６へ転送される。更に、バスブリッジ１６から、モジュール２２へ当該ライトデータに関するライト要求が送出され、モジュール２２内のクロック制御レジスタ３２にライトデータが格納される。
【００１０】
上記ライト動作に係るシーケンスの実行中において、ＣＰＵコア部１２は、当該クロック制御指示データのストア命令を発行した後、パイプライン処理により順次後続する命令を実行する。
【００１１】
クロック制御レジスタ３２へ上記クロック制御指示データが格納されると、クロック制御レジスタ３２から、クロック制御部１１にクロック制御要求信号が発行される。このクロック制御要求信号は、クロック制御部１１のクロック制御判定部３１が受信する。クロック制御判定部３１は、クロック制御要求信号がアサートされたことを認識すると、クロック制御対象の各モジュールに対してクロック制御リクエスト信号ｒｅｑをアサートする。
【００１２】
クロック制御リクエスト信号ｒｅｑは、クロック制御完了通知信号ＤＮがアサートされるまでの期間、アサート状態に維持される。
【００１３】
クロック制御リクエスト信号ｒｅｑを受け取った各モジュールは、その時点で実行中の処理が終了した時点で、その処理を一旦停止させ、クロック制御アクノリッジ信号ａｃｋｘ（ｘ＝０、１、２、・・・、６）をアサートする。ここで、クロック制御リクエスト信号ｒｅｑを受け取り、クロック制御アクノリッジ信号をアサートするモジュールは、バスアービタ２０、ＣＰＵコア部１２、ＤＳＰコア部１３、ＤＭＡコントローラ１７、ＳＤＲＡＭコントローラ１８、外部バスコントローラ１９、及びバスブリッジ１６である。バスアービタ２０は、オンチップバス２１に接続されるモジュール間でバス権を調停し、選択されたモジュールにバス権を与えることでバスに対するアクセスを許可する。バスブリッジ１６は、オンチップバス２１と内部周辺バス２５との間のデータ転送を行う。
【００１４】
例えば、バスアービタ２０の場合、クロック制御リクエスト信号ｒｅｑを受け取った後は、実行中のデータ転送のトランザクションが終了した時点で、全てのバスマスター（この例の場合、ＣＰＵコア部１２、ＤＳＰコア部１３、ＤＭＡコントローラ１７、及び外部バスコントローラ１９の各モジュール）へのバスグラント信号ｇｎｔｘ（ｘ＝１、２、３、４）をネゲート状態にディアサートする。即ち、各マスターモジュールに対してバス権を否定することで、各マスターモジュールによるデータ転送を不許可にする。その後、バスアービタ２０は、クロック制御アクノリッジ信号ａｃｋ０をアサートする。
【００１５】
クロック制御アクノリッジ信号ａｃｋｘは、クロック制御リクエスト信号ｒｅｑがネゲートされるまでの間、アサート状態に維持される。
【００１６】
各クロック制御対象モジュールからのクロック制御アクノリッジ信号ａｃｋｘの全てがアサートされると、クロック制御判定部３１はこれを認識し、クロック生成部３０に対して、クロック制御イネーブル信号ＥＮをアサートする。この時、クロック制御対象となっている全てのモジュールは、動作を一時的に中断している。
【００１７】
クロック生成部３０は、クロック制御イネーブル信号ＥＮがアサートされたのを確認すると、プログラムから要求されたクロック制御動作（クロックギアの切替やパワーダウンモードへの遷移等）を実行する。この際、クロック制御動作の詳細は、クロック制御レジスタ３２に書き込まれたクロック制御指示データの内容によって指定される。クロック生成部３０は、各モジュールに対してクロック信号を供給しており、プログラムからの要求に従って、各モジュールに供給するクロック信号を選択的に制御して、モジュール毎に動作周波数を変更したりクロック信号の供給を停止する。
【００１８】
クロック生成部３０は更に、クロック制御の処理が完了した時点で、クロック制御完了通知信号ＤＮをアサートする。
【００１９】
クロック制御判定部３１は、クロック制御完了通知信号ＤＮがアサートされたことを認識すると、クロック制御リクエスト信号ｒｅｑをネゲートする。クロック制御リクエスト信号ｒｅｑがネゲートされたことに応答して、各クロック制御対象モジュールは、クロック制御アクノリッジ信号ａｃｋｘをネゲートする。クロック制御アクノリッジ信号ａｃｋｘがネゲートされると、クロック制御イネーブル信号ＥＮがネゲートされ、その後、クロック制御完了通知信号ＤＮもネゲートされる。
【００２０】
図２は、上記動作における各信号を示すタイミング図である。
【００２１】
図２（ａ）に示されるようにクロック制御リクエスト信号ｒｅｑがアサートされると、これに応答して、図２（ｂ）に示されるようにバスグラント信号ｇｎｔｘがネゲート状態にされる。更に、各モジュールで現在実行中の動作が終了するタイミングで、図２（ｃ）乃至（ｊ）に示されるように、各モジュールからのクロック制御アクノリッジ信号ａｃｋｘがＨＩＧＨ（アサート状態）になる。
【００２２】
全てのクロック制御アクノリッジ信号ａｃｋｘがＨＩＧＨになると、図２（ｋ）に示されるようにクロック制御イネーブル信号ＥＮがＨＩＧＨになり、クロックギア切り替えやクロック停止等のクロック制御動作が実行される。このクロック制御動作が完了すると、図２（ｌ）に示されるように、クロック制御完了通知信号ＤＮがアサートされる。
【００２３】
以上のハードウェア制御によって、本発明においては、クロックギア切り替えやパワーダウンモード遷移等の処理を行う際に、クロック制御により動作に問題が生じる可能性があるモジュールを予め処理停止状態にし、誤動作の危険性が無い状態になってからクロック制御を実行することが可能となる。
【００２４】
図３は、クロック制御判定部３１の構成例を示す図である。
【００２５】
図３のクロック制御判定部３１は、フリップフロップ４１、フリップフロップ４２−０乃至４２−６、クロック制御デコーダ回路４３、ＡＮＤ回路４４、及びリクエスト信号生成回路４５を含む。フリップフロップ４１は、クロック制御レジスタ３２から供給されるクロック制御要求信号をラッチする。ラッチされたクロック制御要求信号は、クロック制御デコーダ回路４３に供給されてデコードされる。クロック制御要求信号は複数のビットからなる信号であり、クロック制御を要求すると共に、クロック制御がクロックギア切り替えとクロック停止の何れであるのか、どのモジュールに対するクロック制御であるのか等に関して、具体的な制御の詳細を指定する。クロック制御デコーダ回路４３は、このクロック制御要求信号をデコードし、指定されたクロック制御動作を実行するための制御信号ＣＴＬを生成して、クロック生成部３０に供給する。また更に、クロック制御デコーダ回路４３は、クロック制御を示す信号ｃｌｋ＿ｃｔｒをリクエスト信号生成回路４５に供給する。リクエスト信号生成回路４５は、単純なステートマシンであり、入力信号に応じて、アイドル状態ＩＤＬＥとクロック制御状態ＣＬＫ＿ＣＴＲＬとの間を遷移する。クロック制御を示す信号ｃｌｋ＿ｃｔｒがアサートされると、リクエスト信号生成回路４５は、アイドル状態ＩＤＬＥからクロック制御状態ＣＬＫ＿ＣＴＲＬに遷移し、クロック制御リクエスト信号ｒｅｑをアサートする。またクロック制御完了通知信号ＤＮがアサートされると、クロック制御状態ＣＬＫ＿ＣＴＲＬからアイドル状態ＩＤＬＥに遷移して、クロック制御リクエスト信号ｒｅｑをネゲートする。リクエスト信号生成回路４５を、セットリセットフリップフロップ等の単純な順序回路によって実現することが可能であることは、当業者にとっては容易に理解出来るであろう。
【００２６】
またクロック制御判定部３１は、各モジュールから供給されるクロック制御アクノリッジ信号ａｃｋｘ（ｘ＝０、１、２、・・・、６）を、それぞれフリップフロップ４２−０乃至４２−６によりラッチする。ラッチされたクロック制御アクノリッジ信号ａｃｋｘ（ｘ＝０、１、２、・・・、６）は、ＡＮＤ回路４４に供給される。ＡＮＤ回路４４は、ＡＮＤ演算により、全てのクロック制御アクノリッジ信号がアサート状態になると、クロック制御イネーブル信号ＥＮをアサートする。
【００２７】
図４は、クロック制御対象であるバスブリッジ１６におけるクロック制御機構を示す図である。
【００２８】
図４のクロック制御機構は、入力信号に応じて状態が遷移する単純なステートマシンであり、取り得る状態にはクロック制御状態、書き込み状態ＷＲＩＴＥ、読み出し状態ＲＥＡＤ、及びアイドル状態ＩＤＬＥの４つがある。アイドル状態ＩＤＬＥにおいては、バスブリッジ１６は待機して動作指示を待っている。この状態でライト要求或いはリード要求が到来すると、それぞれ書き込み状態ＷＲＩＴＥ或いは読み出し状態ＲＥＡＤに遷移する。書き込み状態ＷＲＩＴＥでは、オンチップバス２１からのデータを内部周辺バス２５のモジュールに書き込む処理を実行し、読み出し状態ＲＥＡＤにおいては、内部周辺バス２５のモジュールからデータを読み出してオンチップバス２１に供給する処理を実行する。
【００２９】
書き込み状態ＷＲＩＴＥ、読み出し状態ＲＥＡＤ、及びアイドル状態ＩＤＬＥの何れかの状態において、クロック制御リクエスト信号ｒｅｑがアサートされると、クロック制御状態に遷移する。クロック制御状態に遷移すると、クロック切り替え或いはクロック停止等に対する準備として必要な動作を実行し、この動作が終了するとクロック制御アクノリッジ信号ａｃｋ（図１ではａｃｋ６）をアサートする。即ち、現在実行中の動作を完了させ、処理を停止し、クロック制御アクノリッジ信号ａｃｋ（図１ではａｃｋ６）をアサートする。その後クロック制御リクエスト信号ｒｅｑがネゲートされると、動作状態はアイドル状態ＩＤＬＥに遷移する。上記動作を実行するステートマシンを、セットリセットフリップフロップ等を組み合わせた順序回路によって実現可能であることは、当業者にとっては容易に理解出来るであろう。
【００３０】
図１に示されるクロック制御対象となるモジュールの各々には、図４に示されるのと同様のステートマシンが備えられており、クロック制御リクエスト信号ｒｅｑのアサートに応答して、クロック切り替え或いはクロック停止等に対する準備動作を実行し、この動作が終了するとクロック制御アクノリッジ信号ａｃｋをアサートするよう構成される。
【００３１】
図５は、本発明によるプロセッサの第２実施例の構成を示す図である。図５において、図１と同一の構成要素は同一の番号で参照される。
【００３２】
図５に示されるプロセッサ１０Ａに於いては、クロック制御部１１の代わりにクロック制御部１１Ａが設けられ、またＣＰＵコア部１２の代わりにＣＰＵコア部１２Ａが設けられる。更に、モジュール２２の代わりにモジュール２２Ａが設けられる。
【００３３】
この第２実施例に於いては、クロック制御レジスタ３２がＣＰＵコア部１２Ａに設けられており、ＣＰＵコア部１２Ａがクロック制御リクエスト信号ｒｅｑを生成して各ユニットに供給する点が、第１実施例の場合の構成及び動作と異なる。プログラム動作によってクロック制御レジスタ３２にクロック制御指示データが格納されると、ＣＰＵコア部１２Ａが、クロック制御リクエスト信号ｒｅｑをアサートする。これに応答して、各モジュールは現在実行中の動作を完了後に処理を停止し、それぞれのクロック制御アクノリッジ信号ａｃｋｘをＨＩＧＨ（アサート状態）にする。クロック制御部１１Ａは、ＣＰＵコア部１２Ａからクロック制御リクエスト信号ｒｅｑを受け取った後、全てのクロック制御アクノリッジ信号ａｃｋｘがＨＩＧＨになると、クロック制御イネーブル信号ＥＮをＨＩＧＨにする。これにより、クロックギア切り替えやクロック停止等のクロック制御動作が実行される。クロック制御動作が完了すると、クロック制御完了通知信号ＤＮがアサートされる。
【００３４】
以上説明したように、ＣＰＵコア部１２Ａがクロック制御リクエスト信号ｒｅｑをアサートする以外の動作は、基本的に、第１実施例の場合と同様である。
【００３５】
図６は、本発明によるプロセッサの第３実施例の構成を示す図である。図６において、図１と同一の構成要素は同一の番号で参照される。
【００３６】
図６に示されるプロセッサ１０Ｂに於いては、クロック制御部１１Ｂのクロック制御判定部３１Ｂがアサートするクロック制御リクエスト信号ｒｅｑは、バスアービタ２０にだけ供給される。第１実施例と異なり、ＣＰＵコア部１２Ｂ、ＤＳＰコア部１３Ｂ、バスブリッジ１６Ｂ、ＤＭＡコントローラ１７Ｂ、ＳＤＲＡＭコントローラ１８Ｂ、及び外部バスコントローラ１９Ｂには、クロック制御リクエスト信号ｒｅｑは供給されない。
【００３７】
バスアービタ２０は、クロック制御リクエスト信号ｒｅｑを受け取った後は、実行中のデータ転送のトランザクションが終了した時点で、全てのバスマスター（この例の場合、ＣＰＵコア部１２Ｂ、ＤＳＰコア部１３Ｂ、ＤＭＡコントローラ１７Ｂ、及び外部バスコントローラ１９Ｂの各モジュール）へのバスグラント信号ｇｎｔｘ（ｘ＝１、２、３、４）をネゲート状態にディアサートする。即ち、各マスターモジュールに対してバス権を否定することで、各マスターモジュールによるデータ転送を不許可にする。その後、バスアービタ２０は、クロック制御アクノリッジ信号ａｃｋ０をアサートする。
【００３８】
このようにクロック制御リクエスト信号ｒｅｑをバスアービタ２０に供給して、各バスマスターへのバスグラント信号ｇｎｔｘ（ｘ＝１、２、３、４）をネゲート状態にすれば、各バスマスターモジュールはバス権を取得できないことになり、バスを介した送受信処理がそれ以後実行されることはない。
【００３９】
上記の第３実施例の構成は、クロックギア切り替えやパワーダウンモード遷移等のクロック制御を実行する際に、クロック制御により問題が生じる可能性があるのは、オンチップバス２１を介した送受信動作だけである場合に有効である。このような場合には、クロック制御リクエスト信号ｒｅｑをバスアービタ２０だけ供給し、バスグラント信号の制御によってオンチップバス２１に接続されるバスマスターの動作を停止すれば、オンチップバス２１を介した送受信動作をクロック制御前に停止することが出来る。
【００４０】
図１と図６とを比較すれば分かるように、第３実施例のような構成にすれば、クロック制御リクエスト信号ｒｅｑによる制御対象のモジュール数を少なくして、回路規模を削減することが可能である。
【００４１】
図７は、本発明によるプロセッサの第４実施例の構成を示す図である。図７において、図６と同一の構成要素は同一の番号で参照される。
【００４２】
図７に示されるプロセッサ１０Ｃに於いては、クロック制御部１１Ｃのクロック制御判定部３１Ｃがアサートするクロック制御リクエスト信号ｒｅｑは、バスアービタ２０及びバスブリッジ１６にだけ供給される。第３実施例の場合と同様に、オンチップバス２１に接続されるモジュールに関しては、バスアービタ２０によるバスグラント信号制御でバス権を不許可にすれば、バスブリッジ１６を除いては動作に問題が生じない場合を想定している。従って、ＣＰＵコア部１２Ｂ、ＤＳＰコア部１３Ｂ、ＤＭＡコントローラ１７Ｂ、ＳＤＲＡＭコントローラ１８Ｂ、及び外部バスコントローラ１９Ｂには、クロック制御リクエスト信号ｒｅｑは供給されない。
【００４３】
バスブリッジ１６は、クロック制御リクエスト信号ｒｅｑを受け取った後は、実行中のデータ転送のトランザクションが終了した時点で、オンチップバス２１から内部周辺バス２５のモジュールへの書き込み、或いは内部周辺バス２５のモジュールからのオンチップバス２１への読み出しを停止する。その後、バスブリッジ１６は、クロック制御アクノリッジ信号ａｃｋ６をアサートする。
【００４４】
上記の第４実施例の構成は、クロックギア切り替えやパワーダウンモード遷移等のクロック制御を実行する際に、クロック制御により問題が生じる可能性があるのは、オンチップバス２１を介した送受信動作とバスブリッジ１６を介したデータ転送動作だけである場合に有効である。このような場合には、クロック制御リクエスト信号ｒｅｑをバスアービタ２０及びバスブリッジ１６にだけ供給し、バスグラント信号の制御によってオンチップバス２１に接続されるバスマスターの動作を停止すると共にバスブリッジ１６の動作を停止すれば、問題が生じる可能性がある全ての動作をクロック制御前に停止することが出来る。
【００４５】
図１と図７とを比較すれば分かるように、第４実施例のような構成にすれば、クロック制御リクエスト信号ｒｅｑによる制御対象のモジュール数を少なくして、回路規模を削減することが可能である。
【００４６】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【発明の効果】
以上のハードウェア制御によって、本発明においては、クロックギア切り替えやパワーダウンモード遷移等の処理を行う際に、クロック制御により動作に問題が生じる可能性があるモジュールを予め処理停止状態にし、誤動作の危険性が無い状態になってからクロック制御を実行することが可能となる。
結果として、クロックギアの切り替えやパワーダウンモード遷移等の処理を行う際に、制御対象であるモジュール毎の特有の仕様やそれによる制約を気にすることなく、容易にクロック制御プログラムの開発をすることが可能となる。
【図面の簡単な説明】
【図１】本発明によるプロセッサの第１実施例の構成を示す図である。
【図２】図１のプロセッサにおける各信号を示すタイミング図である。
【図３】クロック制御判定部の構成例を示す図である。
【図４】クロック制御対象であるバスブリッジにおけるクロック制御機構を示す図である。
【図５】本発明によるプロセッサの第２実施例の構成を示す図である。
【図６】本発明によるプロセッサの第３実施例の構成を示す図である。
【図７】本発明によるプロセッサの第４実施例の構成を示す図である。
【符号の説明】
１０ プロセッサ
１１ クロック制御部
１２ ＣＰＵコア部
１３ ＤＳＰコア部
１４ モジュール
１５ モジュール
１６ バスブリッジ
１７ ＤＭＡコントローラ
１８ ＳＤＲＡＭコントローラ
１９ 外部バスコントローラ
２０ バスアービタ
２１ オンチップバス
２２ モジュール
２３ モジュール
２４ モジュール
２５ 内部周辺バス
２６ ＳＲＡＭ
２７ 外部バスマスター・チップ
２８ 外部バス
２９ ＳＤＲＡＭ
３０ クロック生成部
３１ クロック制御判定部
３２ クロック制御レジスタ
Claims (6)
- クロック信号を生成するクロック生成部と、
クロック制御リクエスト信号をアサートする第１のモジュールと、
該クロック制御リクエスト信号のアサート状態に応答して、現在実行中の処理が終了するとその後の処理を停止してクロック制御アクノリッジ信号をアサートする１つ又は複数の第２のモジュールと、
オンチップバスと、
該オンチップバスに接続される複数のモジュールと、
該複数のモジュールのうちバスマスターであるモジュール間でバス権を調停するバスアービタと、
チップ内部周辺バスと、
該チップ内部周辺バスと該オンチップバスとを接続するバスブリッジと
を含み、該１つ又は複数の第２のモジュールからの該クロック制御アクノリッジ信号が全てアサートされると該クロック生成部は該第２のモジュールに供給する該クロック信号を選択的に変化させ、
該バスアービタは、該１つ又は複数の第２のモジュールのうちの１つであり、該クロック制御リクエスト信号のアサート状態に応答して、現在実行中の転送動作が終了すると該バスマスターであるモジュールに対する全てのバス権を不許可として該クロック制御アクノリッジ信号をアサートし、
該バスブリッジは、該１つ又は複数の第２のモジュールのうちの１つであり、該クロック制御リクエスト信号のアサート状態に応答して、現在実行中のデータ転送処理が終了するとその後のデータ転送処理を停止して該クロック制御アクノリッジ信号をアサートする
ことを特徴とする半導体装置。 - 該クロック生成部は、該第２のモジュールに供給する該クロック信号の動作周波数を変化させるか或いは該クロック信号の供給を停止することを特徴とする請求項１記載の半導体装置。
- 該第１のモジュールはＣＰＵコア回路であることを特徴とする請求項１記載の半導体装置。
- 該第１のモジュールは該１つ又は複数の第２のモジュールからの該クロック制御アクノリッジ信号が全てアサートされると該クロック生成部に対してクロック制御イネーブル信号をアサートし、該クロック生成部は該クロック制御イネーブル信号に応答して該クロック信号を選択的に変化させることを特徴とする請求項１記載の半導体装置。
- 該第２のモジュールは該バスアービタのみであることを特徴とする請求項１記載の半導体装置。
- 該第２のモジュールは該バスアービタ及び該バスブリッジのみであることを特徴とする請求項１記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001246654A JP4733877B2 (ja) | 2001-08-15 | 2001-08-15 | 半導体装置 |
| US10/079,903 US7093152B2 (en) | 2001-08-15 | 2002-02-22 | Semiconductor device with a hardware mechanism for proper clock control |
| DE60207161T DE60207161T2 (de) | 2001-08-15 | 2002-02-25 | Halbleiteranordnung mit Hardware-Anordnung zur Taktsteuerung |
| EP02251299A EP1286248B1 (en) | 2001-08-15 | 2002-02-25 | Semiconductor device with hardware mechanism for proper clock control |
| CN02107584A CN1402100A (zh) | 2001-08-15 | 2002-03-19 | 具有进行本征时钟控制的硬件机构的半导体器件 |
| CNB2005100666738A CN100347642C (zh) | 2001-08-15 | 2002-03-19 | 具有进行本征时钟控制的硬件机构的半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001246654A JP4733877B2 (ja) | 2001-08-15 | 2001-08-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003058271A JP2003058271A (ja) | 2003-02-28 |
| JP4733877B2 true JP4733877B2 (ja) | 2011-07-27 |
Family
ID=19076156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001246654A Expired - Fee Related JP4733877B2 (ja) | 2001-08-15 | 2001-08-15 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7093152B2 (ja) |
| EP (1) | EP1286248B1 (ja) |
| JP (1) | JP4733877B2 (ja) |
| CN (2) | CN1402100A (ja) |
| DE (1) | DE60207161T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9678562B2 (en) | 2013-12-06 | 2017-06-13 | Canon Kabushiki Kaisha | Information processing apparatus, data transfer apparatus, and control method for data transfer apparatus |
| US9720483B2 (en) | 2014-10-17 | 2017-08-01 | Canon Kabushiki Kaisha | Information processing apparatus, information processing method, and program |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6760772B2 (en) | 2000-12-15 | 2004-07-06 | Qualcomm, Inc. | Generating and implementing a communication protocol and interface for high data rate signal transfer |
| US8812706B1 (en) | 2001-09-06 | 2014-08-19 | Qualcomm Incorporated | Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system |
| US7076672B2 (en) | 2002-10-14 | 2006-07-11 | Intel Corporation | Method and apparatus for performance effective power throttling |
| US7013406B2 (en) | 2002-10-14 | 2006-03-14 | Intel Corporation | Method and apparatus to dynamically change an operating frequency and operating voltage of an electronic device |
| DE10303673A1 (de) * | 2003-01-24 | 2004-08-12 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Asynchrone Hüllschaltung für eine global asynchrone, lokal synchrone (GALS) Schaltung |
| ATE517500T1 (de) | 2003-06-02 | 2011-08-15 | Qualcomm Inc | Erzeugung und umsetzung eines signalprotokolls und schnittstelle für höhere datenraten |
| DE602004000260T2 (de) | 2003-07-22 | 2006-08-24 | Arena Pharmaceuticals, Inc., San Diego | Diaryl- und arylheteroarylharnstoffderivate als modulatoren des 5-ht2a-serotoninrezeptors, die sich zur prophylaxe und behandlung von damit im zusammenhang stehenden erkrankungen eignen |
| JP4136822B2 (ja) | 2003-07-31 | 2008-08-20 | 富士通株式会社 | 半導体集積回路装置、クロック制御方法及びデータ転送制御方法 |
| AU2004300958A1 (en) | 2003-08-13 | 2005-02-24 | Qualcomm, Incorporated | A signal interface for higher data rates |
| KR100951158B1 (ko) | 2003-09-10 | 2010-04-06 | 콸콤 인코포레이티드 | 고속 데이터 인터페이스 |
| US7640446B1 (en) | 2003-09-29 | 2009-12-29 | Marvell International Ltd. | System-on-chip power reduction through dynamic clock frequency |
| EP1680904A1 (en) | 2003-10-15 | 2006-07-19 | QUALCOMM Incorporated | High data rate interface |
| TWI401601B (zh) | 2003-10-29 | 2013-07-11 | Qualcomm Inc | 用於一行動顯示數位介面系統之方法及系統及電腦程式產品 |
| CN101729205A (zh) | 2003-11-12 | 2010-06-09 | 高通股份有限公司 | 具有改进链路控制的高数据速率接口 |
| RU2006122542A (ru) | 2003-11-25 | 2008-01-10 | Квэлкомм Инкорпорейтед (US) | Интерфейс с высокой скоростью передачи данных с улучшенной синхронизацией линии связи |
| CA2731269C (en) | 2003-12-08 | 2013-01-08 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| EP2309695A1 (en) | 2004-03-10 | 2011-04-13 | Qualcomm Incorporated | High data rate interface apparatus and method |
| WO2005091593A1 (en) | 2004-03-17 | 2005-09-29 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8645566B2 (en) | 2004-03-24 | 2014-02-04 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8650304B2 (en) | 2004-06-04 | 2014-02-11 | Qualcomm Incorporated | Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system |
| AU2005253592B2 (en) | 2004-06-04 | 2009-02-05 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US7664970B2 (en) | 2005-12-30 | 2010-02-16 | Intel Corporation | Method and apparatus for a zero voltage processor sleep state |
| US7966511B2 (en) | 2004-07-27 | 2011-06-21 | Intel Corporation | Power management coordination in multi-core processors |
| US7451333B2 (en) * | 2004-09-03 | 2008-11-11 | Intel Corporation | Coordinating idle state transitions in multi-core processors |
| US8723705B2 (en) | 2004-11-24 | 2014-05-13 | Qualcomm Incorporated | Low output skew double data rate serial encoder |
| US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
| US8539119B2 (en) | 2004-11-24 | 2013-09-17 | Qualcomm Incorporated | Methods and apparatus for exchanging messages having a digital data interface device message format |
| US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
| US8692838B2 (en) | 2004-11-24 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8699330B2 (en) | 2004-11-24 | 2014-04-15 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
| US7725759B2 (en) * | 2005-06-29 | 2010-05-25 | Sigmatel, Inc. | System and method of managing clock speed in an electronic device |
| US8692839B2 (en) | 2005-11-23 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8730069B2 (en) | 2005-11-23 | 2014-05-20 | Qualcomm Incorporated | Double data rate serial encoder |
| TWI415845B (zh) | 2006-10-03 | 2013-11-21 | Arena Pharm Inc | 用於治療與５-ｈｔ2ａ血清素受體相關聯病症之作為５-ｈｔ2ａ血清素受體之調節劑的吡唑衍生物 |
| JP5393677B2 (ja) | 2007-08-15 | 2014-01-22 | アリーナ ファーマシューティカルズ， インコーポレイテッド | ５−ＨＴ２Ａセロトニン受容体に関連した障害の治療のための５−ＨＴ２Ａセロトニン受容体のモジュレーターとしてのイミダゾ［１，２−ａ］ピリジン誘導体 |
| JP2009122922A (ja) * | 2007-11-14 | 2009-06-04 | Panasonic Corp | データ処理装置 |
| US20110021538A1 (en) | 2008-04-02 | 2011-01-27 | Arena Pharmaceuticals, Inc. | Processes for the preparation of pyrazole derivatives useful as modulators of the 5-ht2a serotonin receptor |
| CA2741731A1 (en) | 2008-10-28 | 2010-06-03 | Arena Pharmaceuticals, Inc. | Compositions of a 5-ht2a serotonin receptor modulator useful for the treatment of disorders related thereto |
| US9126946B2 (en) | 2008-10-28 | 2015-09-08 | Arena Pharmaceuticals, Inc. | Processes useful for the preparation of 1-[3-(4-bromo-2-methyl-2H-pyrazol-3-yl)-4-methoxy-phenyl]-3-(2,4-difluoro-phenyl)urea and crystalline forms related thereto |
| JP2011223179A (ja) | 2010-04-07 | 2011-11-04 | Renesas Electronics Corp | クロック発生回路及びその制御方法 |
| JP5751819B2 (ja) | 2010-12-16 | 2015-07-22 | キヤノン株式会社 | データ処理装置、データ処理方法及びプログラム |
| WO2012157033A1 (ja) * | 2011-05-17 | 2012-11-22 | パナソニック株式会社 | ストリーム処理装置 |
| JP2013106166A (ja) * | 2011-11-14 | 2013-05-30 | Sony Corp | クロックゲーティング回路およびバスシステム |
| KR101975409B1 (ko) | 2012-07-26 | 2019-05-08 | 삼성전자주식회사 | 시스템 온 칩 및 그것의 온도 제어 방법 |
| CN103746691B (zh) * | 2014-01-23 | 2017-01-11 | 海信集团有限公司 | 一种时钟信号控制系统及方法 |
| CN104076863B (zh) * | 2014-07-01 | 2017-03-01 | 大唐微电子技术有限公司 | 一种时钟切换装置 |
| US10022355B2 (en) | 2015-06-12 | 2018-07-17 | Axovant Sciences Gmbh | Diaryl and arylheteroaryl urea derivatives as modulators of the 5-HT2A serotonin receptor useful for the prophylaxis and treatment of REM sleep behavior disorder |
| BR112018000728A2 (pt) | 2015-07-15 | 2018-09-04 | Axovant Sciences Gmbh | resumo método para a profilaxia e/ou tratamento de alucinações visuais em um sujeito com necessidade do mesmo |
| JP5981004B2 (ja) * | 2015-09-02 | 2016-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US11867744B2 (en) * | 2020-10-20 | 2024-01-09 | Nvidia Corporation | Techniques for isolating interfaces while testing semiconductor devices |
| JP2023009676A (ja) | 2021-07-07 | 2023-01-20 | キヤノン株式会社 | 演算処理装置およびその制御方法 |
| WO2025120727A1 (ja) * | 2023-12-05 | 2025-06-12 | 三菱電機株式会社 | 非同期回路の制御回路および非同期回路 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0528116A (ja) * | 1991-07-22 | 1993-02-05 | Sharp Corp | マルチプロセツサシステム |
| US5452401A (en) | 1992-03-31 | 1995-09-19 | Seiko Epson Corporation | Selective power-down for high performance CPU/system |
| JPH0683616A (ja) | 1992-09-02 | 1994-03-25 | Mitsubishi Denki Enjiniriangu Kk | 半導体集積回路 |
| US5376928A (en) * | 1992-09-18 | 1994-12-27 | Thomson Consumer Electronics, Inc. | Exchanging data and clock lines on multiple format data buses |
| US5600839A (en) | 1993-10-01 | 1997-02-04 | Advanced Micro Devices, Inc. | System and method for controlling assertion of a peripheral bus clock signal through a slave device |
| EP0644475B1 (en) | 1993-09-22 | 2004-07-21 | Advanced Micro Devices, Inc. | Apparatus and method for controlling a peripheral bus clock signal |
| US6163848A (en) | 1993-09-22 | 2000-12-19 | Advanced Micro Devices, Inc. | System and method for re-starting a peripheral bus clock signal and requesting mastership of a peripheral bus |
| US5471625A (en) | 1993-09-27 | 1995-11-28 | Motorola, Inc. | Method and apparatus for entering a low-power mode and controlling an external bus of a data processing system during low-power mode |
| ATE231254T1 (de) | 1994-04-28 | 2003-02-15 | Advanced Micro Devices Inc | System zur steuerung eines peripheriebustaktsignals |
| US5517650A (en) | 1994-12-19 | 1996-05-14 | International Business Machines Corporation | Bridge for a power managed computer system with multiple buses and system arbitration |
| JPH0997128A (ja) * | 1995-09-26 | 1997-04-08 | Internatl Business Mach Corp <Ibm> | 情報処理システム |
| JPH09212479A (ja) * | 1996-02-07 | 1997-08-15 | Hitachi Ltd | シングルチップマイクロコンピュータ |
| JP2822986B2 (ja) * | 1996-06-28 | 1998-11-11 | 日本電気株式会社 | Ｄｍａ内蔵シングルチップマイクロコンピュータ |
| JP2000020462A (ja) * | 1998-06-30 | 2000-01-21 | Toshiba Corp | コンピュータシステムに適用するバスシステム |
| US6088806A (en) * | 1998-10-20 | 2000-07-11 | Seiko Epson Corporation | Apparatus and method with improved power-down mode |
| US6754826B1 (en) * | 1999-03-31 | 2004-06-22 | International Business Machines Corporation | Data processing system and method including a network access connector for limiting access to the network |
| US6678281B1 (en) * | 2000-03-08 | 2004-01-13 | Lucent Technologies Inc. | Hardware configuration, support node and method for implementing general packet radio services over GSM |
| US6748546B1 (en) * | 2000-09-26 | 2004-06-08 | Sun Microsystems, Inc. | Method and apparatus for reducing power consumption |
| US6735653B2 (en) * | 2001-02-16 | 2004-05-11 | Koninklijke Philips Electronics N.V. | Bus bandwidth consumption profiler |
-
2001
- 2001-08-15 JP JP2001246654A patent/JP4733877B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-22 US US10/079,903 patent/US7093152B2/en not_active Expired - Lifetime
- 2002-02-25 DE DE60207161T patent/DE60207161T2/de not_active Expired - Lifetime
- 2002-02-25 EP EP02251299A patent/EP1286248B1/en not_active Expired - Lifetime
- 2002-03-19 CN CN02107584A patent/CN1402100A/zh active Pending
- 2002-03-19 CN CNB2005100666738A patent/CN100347642C/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9678562B2 (en) | 2013-12-06 | 2017-06-13 | Canon Kabushiki Kaisha | Information processing apparatus, data transfer apparatus, and control method for data transfer apparatus |
| US9720483B2 (en) | 2014-10-17 | 2017-08-01 | Canon Kabushiki Kaisha | Information processing apparatus, information processing method, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030037274A1 (en) | 2003-02-20 |
| CN100347642C (zh) | 2007-11-07 |
| CN1402100A (zh) | 2003-03-12 |
| DE60207161D1 (de) | 2005-12-15 |
| DE60207161T2 (de) | 2006-06-14 |
| CN1670668A (zh) | 2005-09-21 |
| US7093152B2 (en) | 2006-08-15 |
| EP1286248A3 (en) | 2003-08-27 |
| JP2003058271A (ja) | 2003-02-28 |
| EP1286248A2 (en) | 2003-02-26 |
| EP1286248B1 (en) | 2005-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4733877B2 (ja) | 半導体装置 | |
| US11487684B2 (en) | Power management in a seamlessly integrated microcontroller chip | |
| KR101442791B1 (ko) | 통신 포트에 대한 가변 클록 게이팅 히스테리시스를 채용하는 장치 및 방법들 | |
| CN1312601C (zh) | 数据处理系统、及其操作和节电方法 | |
| US8531893B2 (en) | Semiconductor device and data processor | |
| JPH07152450A (ja) | コンピュータシステム、ならびに周辺バスクロック信号を制御するためのシステムおよび方法 | |
| JPH07302132A (ja) | コンピュータシステム | |
| JP3665030B2 (ja) | バス制御方法及び情報処理装置 | |
| US20050028018A1 (en) | Semiconductor integrated circuit device, clock sync control method, and data transfer control method | |
| JP2002149419A (ja) | 割り込みをクリアするロジック・ユニット及び集積回路 | |
| JP2009122922A (ja) | データ処理装置 | |
| JP5528939B2 (ja) | マイクロコンピュータ | |
| US20070234098A1 (en) | Self-timed clock-controlled wait states | |
| JP2001014259A (ja) | データ処理装置 | |
| JP2004246808A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4733877 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |