Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4736259B2 - インバータ装置 - Google Patents
[go: Go Back, main page]

JP4736259B2 - インバータ装置 - Google Patents

インバータ装置 Download PDF

Info

Publication number
JP4736259B2
JP4736259B2 JP2001207858A JP2001207858A JP4736259B2 JP 4736259 B2 JP4736259 B2 JP 4736259B2 JP 2001207858 A JP2001207858 A JP 2001207858A JP 2001207858 A JP2001207858 A JP 2001207858A JP 4736259 B2 JP4736259 B2 JP 4736259B2
Authority
JP
Japan
Prior art keywords
time
control unit
inverter device
dead time
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001207858A
Other languages
English (en)
Other versions
JP2003033048A (ja
Inventor
浩市 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2001207858A priority Critical patent/JP4736259B2/ja
Publication of JP2003033048A publication Critical patent/JP2003033048A/ja
Application granted granted Critical
Publication of JP4736259B2 publication Critical patent/JP4736259B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はインバータ装置に関し、特に、スイッチング素子を制御して各相の電力を互いに所定のデッドタイムをおいて出力させるものに関する。
【0002】
【従来の技術】
インバータ装置において、ブリッジ回路を構成する上下のアームの中間点から電力を出力する場合に、上下のアームに設けられたスイッチング素子が同時にオン状態になると、短絡によりブリッジ回路に大きな貫流電流が流れ、ノイズの発生や消費電力の増大などの障害を招く。このため通常、上下のアームに設けられたスイッチング素子がオン状態となるタイミングが重ならないように、両者のオン時間の間に、所定のデッドタイム、すなわち、上下のアームに設けられたスイッチング素子が共にオフとなる無通電時間を設けている。
【0003】
【発明が解決しようとする課題】
ところで近年、電気自動車に搭載される駆動用のバッテリの電力を降圧して車室内の給電端子に接続することにより、車室内で家庭用電化製品を利用できるようにしたいとの要請がある。しかし、駆動用のバッテリの大電流を制御することからインバータ回路の負担が大きく、また、デッドタイムは短絡の防止のほか、デッドタイムの調整によって出力波形を正弦波に近づけることにより消費電力の節約にも寄与しうるため極めて重要であるから、このデッドタイムを設定する回路のフェイルセーフ化が要請される。また、デッドタイムの長さはインバータ装置の温度の影響を受けやすいため、温度にかかわらず安定した長さのデッドタイムを設定する必要もある。
【0004】
そこで本発明の目的は、デッドタイムを設定する回路のフェイルセーフ化を実現でき、併せて温度にかかわらず安定した長さのデッドタイムを設定しうる手段を提供することにある。
【0005】
【課題を解決するための手段】
第1の本発明は、複数の第1アームおよび複数の第2アームをHブリッジ型に接続すると共に前記複数の第1アームおよび前記複数の第2アームのそれぞれにスイッチング素子を配置してなるブリッジ回路と、前記各スイッチング素子を制御して、前記第1アームと前記第2アームとの中間点に各相の電力を互いに所定のデッドタイムをおいて出力させる制御回路と、を備えたインバータ装置において、前記制御回路は、前記デッドタイムのうちの一部である第1の時間を制御する第1制御部と、前記デッドタイムのうち他の一部である第2の時間を制御する第2制御部と、前記第1制御部と前記第2制御部とのうちいずれか一方の制御部の故障を検出する故障検出部と、を備え、前記制御回路は、前記故障検出部が故障を検出した場合に、前記第1制御部と前記第2制御部とのうちの他方の制御部によって、前記第1の時間および前記第2の時間の両者を制御することを特徴とするインバータ装置である。
【0006】
第1の本発明では、第1制御部と第2制御部とにより冗長系が構成されるので、これらの一方が故障した場合にも他方により装置の運転を続行でき、フェイルセーフ化を実現できる。また、第1の時間と第2の時間のうち少なくとも一方を可変に制御することにより、温度上昇を考慮して安定した長さのデッドタイムを設定することが可能となる。そして、第1制御部と第2制御部とのうちいずれか一方の制御部が故障している場合に、制御回路は、第1制御部と第2制御部とのうちの他方の制御部によって、第1の時間および第2の時間の両者を制御するので、これにより運転を継続でき好適である。
【0007】
第2の本発明は、第1の本発明のインバータ装置であって、前記ブリッジ回路の動作条件を検出する検出手段を更に備え、前記第1制御部は、前記検出手段によって検出される前記動作条件に応じて前記第1の時間を制御することを特徴とするインバータ装置である。
【0008】
第2の本発明では、第1制御部がブリッジ回路の動作条件に応じて第1の時間を制御することとしたので、温度上昇を考慮した安定した長さのデッドタイムを設定できる。
【0009】
このブリッジ回路の動作条件は、第3の本発明のように動作条件を表す物理量の大きさとしてもよく、また第4の本発明のように当該物理量の単位時間当たりの変化量としてもよい。
【0010】
第5の本発明は、第2ないし第4のいずれかの本発明のインバータ装置であって、前記第1制御部は、前記動作条件を表す物理量が所定の加算基準値を上回った場合に、その時点で設定されている前記第1の時間に所定の単位加算時間を加算することを特徴とするインバータ装置である。
【0011】
第5の本発明では、第1制御部が、動作条件を表す物理量が所定の加算基準値を上回った場合に、その時点で設定されている第1の時間に所定の単位加算時間を加算することとしたので、第1ないし第4の本発明の効果を簡易な構成によって実現できると共に、この加算を繰り返すことで第1の時間を多段階的に設定できる。
【0012】
第6の本発明は、第2ないし第5のいずれかの本発明のインバータ装置であって、前記第1制御部は、前記動作条件を表す物理量が所定の減算基準値を下回った場合に、その時点で設定されている前記第1の時間から所定の単位減算時間を減算することを特徴とするインバータ装置である。
【0013】
第6の本発明では、第1制御部が、動作条件を表す物理量が所定の減算基準値を下回った場合に、その時点で設定されている第1の時間から所定の単位減算時間を減算することとしたので、第1ないし第4の本発明の効果を簡易な構成によって実現できると共に、この減算を繰り返すことで第1の時間を多段階的に設定できる。
【0014】
本発明における第1の時間は、第7の本発明のように、第1制御部が動作条件に応じて、複数種類定められた時間値のうちいずれかの時間値を選択することにより設定することとしてもよく、この構成によっても第2ないし第4の本発明と同様の効果を実現できる。
【0015】
本発明における動作条件は、第8の本発明のようにスイッチング素子の温度としたり、第9の本発明のように出力電流値としたり、第10の本発明のようにブリッジ回路への入力電圧を変更する変圧器の温度としたり、第11の本発明のようにブリッジ回路への入力電圧とすれば、インバータ装置の温度変化をこれらの変数により検出でき好適である。
【0018】
【発明の実施の形態】
本発明の実施形態について以下に説明する。図1において、実施形態のインバータ装置1は、電気自動車に搭載される駆動用のバッテリ2の電力を降圧して、車室内の給電端子3に接続することにより、車室内で家庭用電化製品を利用できるようにしたものである。ここにいう電気自動車としては、バッテリ(鉛蓄電池、Ni−MH電池や燃料電池を含む)の電力をもとに走行用のモータの駆動力を得るもののほか、モータのみならず内燃機関からの駆動力を利用できるようにしたハイブリッド車なども含まれ、いずれも本発明の適用範囲である。
【0019】
バッテリ2の出力は、インバータ4を介して変圧器5の一次側に接続されている。変圧器5の二次側は、整流用のダイオードブリッジ6およびその出力端間に並列接続された平滑コンデンサ7を介して、Hブリッジ出力回路8に接続されている。
【0020】
Hブリッジ出力回路8は、トランジスタT1,T2,T3,T4を含んで構成されており、一対の第1のアームおよび第2のアームにそれぞれ設けられたトランジスタT1,T3の中間点、およびトランジスタT2,T4の中間点には、コイル9を介して給電端子3がそれぞれ接続されている。
【0021】
トランジスタT1,T4がオンされているときには給電端子3,3間に順方向の電流が、またトランジスタT2,T3がオンされているときには給電端子3,3間に逆方向の電流が生じ、これを繰り返すことによって、家庭用電化製品の運転に適した電圧の交流電力の供給が行われる。
【0022】
図3に示されるとおり、トランジスタT1と同T3、およびトランジスタT2と同T4が、それぞれ同時にオンされることのないように、これらを駆動するA相信号およびB相信号は、互いにデッドタイムtaをおいてオンされる。このデッドタイムtaは、制御部10の出力、および第2デッドタイム設定部12の設定に基づいて制御される。
【0023】
制御部10は、CPUを中心としたワンチップマイクロプロセッサとして構成されており、処理プログラムを記憶したROMと、一時的にデータを記憶するRAMと、入出力ポートとを備えている。制御部10には、バッテリ2からの入力電圧Vnのほか、給電端子3の近傍に設けられた電流センサ13からのAC出力電流In、変圧器5の近傍に温度検出可能に設けられた温度センサ14からの変圧器温度Tn、およびトランジスタT1,T2,T3,T4の近傍にそれぞれ1個ずつ温度検出可能に設けられた温度センサ15からのトランジスタ温度TRnが、それぞれ入力される。制御部10のROMには、後述する第1デッドタイム設定処理に係る処理プログラムのほか、制御部10自体および第2デッドタイム設定部12の故障の有無を検出するための公知の故障診断プログラムが記憶されており、制御部10ではこれらのプログラムが所定時間ごとに実行される。
【0024】
第2デッドタイム設定部12は、制御部10のA相出力とB相出力のそれぞれに設けられたコンパレータ11を含んで構成されている。第2デッドタイム設定部12は、コンパレータ11の反転入力端子に接続された固定抵抗素子からなる抵抗R1および抵抗R2の抵抗値(R1<R2)に応じたデッドタイムtaを設定する。具体的には、コンパレータ11の非反転入力端子に入力される制御部10からの制御信号、例えばA相信号は、反転入力端子に接続されている抵抗R2の電気抵抗によって生じる閾値Vth(図3参照)値と比較され、その比較結果がトランジスタT1,T4への出力となる。A相出力とB相出力は、立ち上がり・立ち下がりの遅れ(なまり)を伴う台形波ないし略台形波として与えられる。なお、本実施形態では抵抗R1および抵抗R2に固定抵抗素子を使用するが、抵抗R2に可変抵抗素子を用いることにより、第2デッドタイム設定部12により設定されるデッドタイムtaを変更・調整することができる。なお、本実施形態における第2デッドタイムta2は、デッドタイムtaにおける第2デッドタイム設定部12の寄与分、すなわちta2=ta−ta1をいうものとする。
【0025】
以上のとおり構成された本実施形態の動作を説明する。図2は制御部10において行われる第1デッドタイムta1の設定処理を示す。まず、電流センサ13により検出されたAC出力電流Inを読み込み(S10)、このAC出力電流Inを所定の基準値k1と比較する(S20)。この基準値k1は、インバータ装置1が動作中であるかの判断のための基準値であり、十分低い値が設定される。
【0026】
動作中の場合には、次に出力電流In、入力電圧Vn、変圧器温度Tnおよびトランジスタ温度TRnを読み込み(S30)、所定時間tnの経過後に、これらの所定時間tn経過後の値である出力電流In+1、入力電圧Vn+1、変圧器温度Tn+1およびトランジスタ温度TRn+1を読み込む(S40)。
【0027】
次に、出力電流InおよびIn+1がいずれも出力電流基準値k2以上かが判断され(S50)、肯定の場合にはステップS100に移行する。
【0028】
否定の場合には、次に入力電圧VnおよびVn+1がいずれも入力電圧基準値k3以上かが判断され(S60)、肯定の場合にはステップS100に移行する。
【0029】
否定の場合には、次に変圧器5の所定時間tnあたりの変化量であるTn+1−Tnが変圧器温度変化基準値k4を上回るか、および変圧器温度Tn,Tn+1がいずれも変圧器温度基準値k5を上回るかが判断され(S70)、いずれかが肯定の場合にはステップS100に移行する。
【0030】
否定の場合には、次にトランジスタT1ないしT4の所定時間tnあたりの変化量TRn+1−TRnがトランジスタ温度変化基準値k6を上回るか、およびトランジスタT1ないしT4の温度であるトランジスタ温度TRn,TRn+1がいずれもトランジスタ温度基準値k7を上回るかが判断され(S80)、いずれかが肯定の場合にはステップS100に移行する。
【0031】
そして、ステップS50ないしS80のいずれかで肯定の場合には、インバータ装置1の温度が高い、あるいは高まる傾向にある場合であるとして、第1デッドタイムta1を、所定の微小単位時間Δta1だけ延長する(S100)。すなわち制御部10では、ta1=ta1+Δta1の演算が行われ、この加算結果により第1デッドタイムta1の値が更新される。但し、ここでは第1デッドタイムta1の値は、所定の最大許容第1デッドタイムTa1maxを超えないように設定される。
【0032】
他方、ステップS50ないしS80の全てで否定された場合には、インバータ装置1の温度が高くない場合であるとして、第1デッドタイムta1を、所定の微小単位時間Δtb1だけ短縮する(S90)。すなわち制御部10では、ta1=ta1−Δtb1の演算が行われ、この減算結果により第1デッドタイムta1の値が更新される。但し、ここでは第1デッドタイムta1の値は、所定の最小許容第1デッドタイムTa1minを下回らないように設定される。
【0033】
他方、別途の処理ルーチンにより、第2デッドタイム設定部12によって設定される第2デッドタイムta2が、電流センサ13の検出値に基づいて、ta2=ta−ta1の演算により算出され、この値が加算値k8として、制御部10のRAMに随時記憶される。
【0034】
そして、別途に実行される故障診断プログラム(例えば、出力電流Inと各相信号との比較により故障状態を検出するもの)の実行結果に基づいて、第2デッドタイム設定部12が故障状態かが判断され(S110)、故障状態のときには、加算値k8の直近過去の値が、最小許容デッドタイムTa1minに対して加算され(S120)、本ルーチンを終了する。(S120)。故障状態でないときにはステップS120がスキップされ、本ルーチンを終了する。
【0035】
以上のとおり、本実施形態では、デッドタイムtaのうちの一部である第1デッドタイムta1を第1制御部としての制御部10により設定し、他の一部である第2デッドタイムta2を第2制御部としての第2デッドタイム設定部12により設定することとした。このように本実施形態では、制御部10と第2デッドタイム設定部12とにより冗長系が構成されるので、制御部10が故障した場合にも第2デッドタイム設定部12の作用、とくに立ち上がり・立ち下がりの遅れを伴う台形波ないし略台形波として与えられるA相信号・B相信号と閾値Vthとの協働によってなされる第1デッドタイムta1に対する拡張作用により、最低限のデッドタイムtaが確保され、フェイルセーフ化を実現できる。
【0036】
また本実施形態では、第1制御部としての制御部10が、Hブリッジ出力回路8の動作条件に応じて第1デッドタイムta1を制御することとしたので、温度上昇を考慮した安定した長さのデッドタイムtaを設定することが可能となる。
【0037】
また本実施形態では、第1デッドタイムta1を可変するためのHブリッジ出力回路8の動作条件として、動作条件を表す物理量の大きさである出力電流In,In+1、入力電圧Vn,Vn+1、変圧器温度Tn,Tn+1、およびトランジスタ温度TRn,TRn+1、ならびに動作条件を表す物理量の単位時間当たりの変化量である変圧器5の所定時間tnあたりの変化量Tn+1−Tn、およびトランジスタT1ないしT4の所定時間tnあたりの変化量TRn+1−TRnを利用することとしたので、インバータ装置の温度変化をこれらの変数により検出でき好適であり、本発明による効果を簡易な構成で実現できる。
【0038】
また本実施形態では、第1制御部としての制御部10が、動作条件を表す物理量が加算基準値である基準値k2ないしk7のいずれかを上回った場合に、その時点で設定されている第1デッドタイムta1に単位加算時間としての微小単位時間Δta1を加算することとしたので(S100)、本発明の効果を簡易な構成によって実現できると共に、この加算を繰り返すことで第1デッドタイムta1を多段階的に設定できる。
【0039】
また本実施形態では、第1制御部としての制御部10が、動作条件を表す物理量が減算基準値でもある基準値k2ないしk7のいずれかを下回った場合に、その時点で設定されている第1デッドタイムta1から単位減算時間としての微小単位時間Δtb1を減算することとしたので、本発明の効果を簡易な構成によって実現できると共に、この減算を繰り返すことで第1デッドタイムta1を多段階的に設定できる。
【0040】
なお、本実施形態では、第1デッドタイムta1の現在値に、微小単位時間Δta1,Δtb1を加算・減算することにより、第1デッドタイムを順次可変する構成としたが、本発明における第1デッドタイムta1は、例えば制御部10が動作条件に応じて、複数種類定められた時間値のうちいずれかの時間値を選択することにより設定することとしてもよく、この構成によっても同様の効果を実現できる。
【0041】
また本実施形態では、制御部10が第2デッドタイム設定部12の故障を検出すると、第1制御部としての制御部10によってデッドタイムtaを制御するので、これにより運転を継続でき好適である。
【0042】
なお、上記実施形態ではCPUを備えた制御部10と、コンパレータ11を備えた第2デッドタイム設定部12とにより、第1デッドタイムta1と第2デッドタイムta2とを設定する構成としたが、このような構成に代えて、CPUを備え制御部10と同様の構成からなる第1制御部と第2制御部とを設け、これら第1制御部と第2制御部とを互いに同期させて運転すると共に、図4に示すように第1制御部の出力であるA1相およびB1相と、第2制御部の出力であるA2相およびB2相とが、互いにパルス幅を異にするようにし、A1相とA2相、B1相とB2相の出力をそれぞれOR処理して、第1実施形態と同様の構成のHブリッジ出力回路8に出力する構成としてもよい。
【0043】
このような構成とすれば、第1制御部と第2制御部とによって冗長系が構成されフェイルセーフ化を実現できる上、各相を個別に可変することも可能で設計上の自由度が高く、さらに、別途に設けられる故障検出部が第1制御部と第2制御部とのうちいずれか一方の制御部の故障を検出したことを条件に、第1制御部と第2制御部とのうちの他方の制御部によって、第1デッドタイムta1および第2デッドタイムta2の両者を制御する構成とすることにより、故障の際にも運転を継続できる。
【図面の簡単な説明】
【図1】 本発明の実施形態の概略を示すブロック図である。
【図2】 デッドタイム設定処理を示すフロー図である。
【図3】 各相の出力信号を示すタイミング図である。
【図4】 他の実施形態における各相の出力信号を示すタイミング図である。
【符号の説明】
1 インバータ装置、2 バッテリ、3 給電端子、4 インバータ、5 変圧器、6 ダイオードブリッジ、8 Hブリッジ出力回路、10 制御部、11 コンパレータ、12 第2デッドタイム設定部、13 電流センサ、14,15 温度センサ、R1,R2 抵抗、T1,T2,T3,T4 トランジスタ、ta デッドタイム、ta1 第1デッドタイム、ta2 第2デッドタイム。

Claims (11)

  1. 複数の第1アームおよび複数の第2アームをHブリッジ型に接続すると共に前記複数の第1アームおよび前記複数の第2アームのそれぞれにスイッチング素子を配置してなるブリッジ回路と、
    前記各スイッチング素子を制御して、前記第1アームと前記第2アームとの中間点に各相の電力を互いに所定のデッドタイムをおいて出力させる制御回路と、を備えたインバータ装置において、
    前記制御回路は、前記デッドタイムのうちの一部である第1の時間を制御する第1制御部と、前記デッドタイムのうち他の一部である第2の時間を制御する第2制御部と、前記第1制御部と前記第2制御部とのうちいずれか一方の制御部の故障を検出する故障検出部と、を備え、前記制御回路は、前記故障検出部が故障を検出した場合に、前記第1制御部と前記第2制御部とのうちの他方の制御部によって、前記第1の時間および前記第2の時間の両者を制御することを特徴とするインバータ装置。
  2. 請求項1に記載のインバータ装置であって、
    前記ブリッジ回路の動作条件を検出する検出手段を更に備え、
    前記第1制御部は、前記検出手段によって検出される前記動作条件に応じて前記第1の時間を制御することを特徴とするインバータ装置。
  3. 請求項2に記載のインバータ装置であって、
    前記第1制御部は、前記動作条件を表す物理量の大きさに応じて前記第1の時間を制御することを特徴とするインバータ装置。
  4. 請求項2に記載のインバータ装置であって、
    前記第1制御部は、前記動作条件を表す物理量の単位時間当たりの変化量に応じて前記第1の時間を制御することを特徴とするインバータ装置。
  5. 請求項2ないし4のいずれかに記載のインバータ装置であって、
    前記第1制御部は、前記動作条件を表す物理量が所定の加算基準値を上回った場合に、その時点で設定されている前記第1の時間に所定の単位加算時間を加算することを特徴とするインバータ装置。
  6. 請求項2ないし5のいずれかに記載のインバータ装置であって、
    前記第1制御部は、前記動作条件を表す物理量が所定の減算基準値を下回った場合に、その時点で設定されている前記第1の時間から所定の単位減算時間を減算することを特徴とするインバータ装置。
  7. 請求項2ないし4のいずれかに記載のインバータ装置であって、
    前記第1制御部は、前記動作条件に応じて、複数種類定められた時間値のうちいずれかの時間値を選択することにより前記第1の時間を設定することを特徴とするインバータ装置。
  8. 請求項2ないし7のいずれかに記載のインバータ装置であって、
    前記動作条件が前記スイッチング素子の温度であることを特徴とするインバータ装置。
  9. 請求項2ないし7のいずれかに記載のインバータ装置であって、
    前記動作条件が出力電流値であることを特徴とするインバータ装置。
  10. 請求項2ないし7のいずれかに記載のインバータ装置であって、
    前記動作条件が、前記ブリッジ回路への入力電圧を変更する変圧器の温度であることを特徴とするインバータ装置。
  11. 請求項2ないし7のいずれかに記載のインバータ装置であって、
    前記動作条件が、前記ブリッジ回路への入力電圧値であることを特徴とするインバータ装置。
JP2001207858A 2001-07-09 2001-07-09 インバータ装置 Expired - Fee Related JP4736259B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001207858A JP4736259B2 (ja) 2001-07-09 2001-07-09 インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001207858A JP4736259B2 (ja) 2001-07-09 2001-07-09 インバータ装置

Publications (2)

Publication Number Publication Date
JP2003033048A JP2003033048A (ja) 2003-01-31
JP4736259B2 true JP4736259B2 (ja) 2011-07-27

Family

ID=19043769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001207858A Expired - Fee Related JP4736259B2 (ja) 2001-07-09 2001-07-09 インバータ装置

Country Status (1)

Country Link
JP (1) JP4736259B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4155112B2 (ja) * 2003-06-02 2008-09-24 トヨタ自動車株式会社 冗長型制御装置を備えた自動車
JP4493991B2 (ja) * 2003-11-28 2010-06-30 日立オートモティブシステムズ株式会社 電力変換装置及びこれを用いる回転電機装置
JP4614820B2 (ja) * 2005-05-16 2011-01-19 日立オートモティブシステムズ株式会社 回転電機制御装置
JP4786298B2 (ja) * 2005-10-31 2011-10-05 株式会社豊田中央研究所 インバータ
JP4786305B2 (ja) * 2005-11-15 2011-10-05 株式会社豊田中央研究所 インバータ
JP4862527B2 (ja) * 2006-07-18 2012-01-25 三菱電機株式会社 半導体装置
JP5469228B1 (ja) 2012-10-22 2014-04-16 三菱電機株式会社 スイッチ素子駆動装置
JP6994643B2 (ja) * 2015-08-28 2022-01-14 パナソニックIpマネジメント株式会社 情報端末の制御方法及び情報端末
JP2016106519A (ja) * 2016-03-08 2016-06-16 株式会社村田製作所 圧電素子用駆動回路
CN107005152B (zh) * 2017-03-15 2019-08-23 香港应用科技研究院有限公司 用于逆变器中调谐死区时间的方法和装置
US10468974B2 (en) 2017-03-15 2019-11-05 Hong Kong Applied Science and Technology Research Institute Company Limited Method and apparatus of dead time tuning in an inverter
US10230311B2 (en) 2017-03-15 2019-03-12 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Method and apparatus of dead time tuning in an inverter
WO2020151020A1 (en) * 2019-01-23 2020-07-30 Hong Kong Applied Science and Technology Research Institute Company Limited Method and apparatus of dead time tuning in an inverter
EP4033649B1 (en) * 2021-01-25 2023-07-26 Mitsubishi Electric R&D Centre Europe B.V. On-line dead-time adjustment based on a temperature sensitive electrical parameter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62221881A (ja) * 1986-03-20 1987-09-29 Matsushita Seiko Co Ltd インバ−タ回路のデツドタイム発生回路
JP3596301B2 (ja) * 1998-09-04 2004-12-02 松下電器産業株式会社 オンディレイ時間監視回路
JP2000152658A (ja) * 1998-11-06 2000-05-30 Matsushita Electric Ind Co Ltd オンディレイ保護方法
JP2001069795A (ja) * 1999-08-31 2001-03-16 Keihin Corp エンジン発電機

Also Published As

Publication number Publication date
JP2003033048A (ja) 2003-01-31

Similar Documents

Publication Publication Date Title
JP4736259B2 (ja) インバータ装置
US11874339B2 (en) Insulation resistance determination apparatus
JP7108869B2 (ja) 車載充電装置、及び車載充電装置の制御方法
JP4079213B2 (ja) エンジン発電機
JP4926222B2 (ja) 車両用電力変換器の制御装置
US20100193266A1 (en) Power Supply Apparatus And Electric Vehicle
US10630226B2 (en) Motor drive controller and method for detecting abnormality in motor power supply line
JP4903191B2 (ja) 車両用電力変換装置
JP6323441B2 (ja) リチウムイオン電池残容量推定装置
JP2008228433A (ja) 車両用発電制御装置
KR20090029678A (ko) 차량용 배터리 충전 장치 및 차량용 발전기의 발전 동작 제어 장치
JP2017212805A (ja) 車両用電圧変換装置
CN209911518U (zh) 电池劣化判定装置
JP5569032B2 (ja) 車両用異常検出装置
JP2010141984A (ja) 車載充電装置
CN112350550A (zh) 开关驱动电路和开关驱动装置
JP2009195091A (ja) 電力装置およびこれを備える駆動装置,車両並びに電力装置の制御方法
JP2013041713A (ja) 点灯装置、前照灯点灯装置、前照灯装置、および車輌
JP6831052B2 (ja) 漏れ電流検出装置及び加熱装置
JP2008005660A (ja) 回生エネルギー消費回路を備える電源装置
JP6396236B2 (ja) 太陽光発電の電圧変換装置
EP2361819A2 (en) Relay welding detecting device
JP2015070659A (ja) 電源装置
JP2010187443A (ja) 電圧変換装置およびその制御方法並びに自動車
CN120986254A (zh) 电池的控制方法、控制装置、存储介质、控制器及车辆

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees