JP4737682B2 - High frequency signal generator - Google Patents
High frequency signal generator Download PDFInfo
- Publication number
- JP4737682B2 JP4737682B2 JP2006142207A JP2006142207A JP4737682B2 JP 4737682 B2 JP4737682 B2 JP 4737682B2 JP 2006142207 A JP2006142207 A JP 2006142207A JP 2006142207 A JP2006142207 A JP 2006142207A JP 4737682 B2 JP4737682 B2 JP 4737682B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- frequency signal
- voltage
- signal
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明は、MHzからGHzの領域にわたる高周波信号を発生する高周波信号発生装置に関する。 The present invention relates to a high-frequency signal generator that generates a high-frequency signal over a range from MHz to GHz.
高周波信号を発生する高周波信号源(すなわち高周波信号発生装置)として、従来からPLLを用いた周波数シンセサイザが知られている。
図6は、従来の周波数シンセサイザの構成図である。この図において、1は高周波発振器(例えば水晶発振回路)、2は位相比較器、3は低域フィルタ、4は増幅器、5は電圧制御発振器(voltage controlled oscillator、以下「VCO」)、6は分周比nの分周回路である。
また、位相比較器2、低域フィルタ3、増幅器4、およびVCO5で構成されるループをフェーズロックループ(phase lock loop、以下「PLL」)と呼ぶ。なお、PLLにおいて、分周回路6はなくてもよい。
Conventionally, a frequency synthesizer using a PLL is known as a high-frequency signal source (that is, a high-frequency signal generator) that generates a high-frequency signal.
FIG. 6 is a configuration diagram of a conventional frequency synthesizer. In this figure, 1 is a high-frequency oscillator (for example, a crystal oscillation circuit), 2 is a phase comparator, 3 is a low-pass filter, 4 is an amplifier, 5 is a voltage controlled oscillator (hereinafter referred to as “VCO”), and 6 is a minute. This is a frequency dividing circuit with a frequency ratio n.
A loop composed of the
VCO5は、基準信号Vrがない場合、固有の周波数(フリーランニング周波数)f0で発振し電圧V0を発生する。f0/nに極めて近い周波数frの基準信号を入力すると、位相比較器2は、VrとV0の位相差に比例した誤差信号Veを出力する。低域フィルタ3によりVeから不要な高周波分が取り除かれ、増幅器4により増幅された信号Vcが、VCO5の制御電圧となり、誤差信号が小さくなる方向にVCO5の発振周波数f0を変化させ、f0をn×frに一致させる。
f0がn×frに一致することを、「PLLがロックする」という。一度ロック状態になるとf0はn×frに追従する。従って、この図において、VCOの発振周波数f0は、f0=n×frとなる。
When there is no reference signal Vr, the
The fact that f 0 matches n × f r is called “PLL locks”. Once in the locked state f 0 is to follow the n × f r. Thus, in this figure, the oscillation frequency f 0 of the VCO becomes f 0 = n × f r.
従来の高周波信号源は、上述したVCO(電圧制御発振器)、PLL(フェーズロックループ)および分周回路を用いた信号源(以下、「シンセサイザ方式高周波信号源」と呼ぶ)が一般的であった。
かかるシンセサイザ方式高周波信号源は、特許文献1〜3、非特許文献1,2等に開示されている。
Conventional high-frequency signal sources are generally signal sources using the above-described VCO (voltage controlled oscillator), PLL (phase-locked loop), and frequency divider (hereinafter referred to as “synthesizer-type high-frequency signal source”). .
Such synthesizer type high frequency signal sources are disclosed in
シンセサイザ方式以外の高周波信号源としては、低い周波数からステップリカバリーダイオードの非線形特性を利用した周波数逓倍器と、逆により高い周波数からの分周方式も知られている。 As a high-frequency signal source other than the synthesizer method, a frequency multiplier using the nonlinear characteristic of the step recovery diode from a low frequency and a frequency dividing method from a higher frequency are known.
自由電子レーザー用加速器などの信号源やフェムト、アト秒パルス・レーザー用モードロック信号源、GPSなどの時間基準を提供する信号源では、原子時計に匹敵する10−11の周波数安定度と、ピコ秒以下の時間安定性が機器を安定に機能させるために要求される。 Signal sources such as accelerators for free electron lasers, femto, mode-locked signal sources for attosecond pulse lasers, and signal sources that provide time references such as GPS have a frequency stability of 10-11 comparable to atomic clocks, Sub-second time stability is required to make the device function stably.
このような高安定で低いSSBノイズ(single side band noise)を持った信号源は、現状では存在しない。例えばフェトム秒の時間精度(時間ジッタ)を保証するSSBノイズは、自由電子レーザー用加速器の信号源(約6GHz)では、信号のキャリアから1kHz離れたところで、−120dBc/Hz以下である必要がある。
これは発生するノイズの位相関係がコヒーレントで使用帯域幅が1kHzを想定した場合である。もしランダムなノイズ成分がある場合は、その成分の和が打ち消されるのでより高いSSBノイズで良い事になる。
さらに自由電子レーザー用の加速器では、数種類の同期した周波数を同時に発振する必要がある。同期した多周波数の同時出力で、以上に述べたような低SSBノイズ、高周波数安定度の信号源も、従来存在しなかった。
There is no signal source having such a high stability and low SSB noise (single side band noise) at present. For example, the SSB noise that guarantees the time accuracy (time jitter) of femtoseconds needs to be −120 dBc / Hz or less at 1 kHz away from the signal carrier in the signal source (about 6 GHz) of the accelerator for the free electron laser. .
This is a case where the phase relationship of generated noise is coherent and the use bandwidth is assumed to be 1 kHz. If there is a random noise component, the sum of the components is canceled out, so a higher SSB noise is sufficient.
Furthermore, accelerators for free electron lasers need to oscillate several synchronized frequencies simultaneously. There has been no signal source with low SSB noise and high frequency stability as described above with synchronized multi-frequency simultaneous output.
非特許文献1に開示されているアジレントテクノロジー社のE8241Aなどの高周波信号源は、現時点で知られている最高レベルのものであり、高安定でSSBノイズが極めて低いもの(信号純度が高いもの)としてGPS衛星などの時間基準やレーザーのモードロック用信号源として使われている。
しかし、この高周波信号源であっても、そのSSBノイズは、信号のキャリアから1kHz離れたところで、3〜10GHzの周波数領域で−98〜−106dBc/Hz前後であり、所望の−120dBc/Hz以下よりも約20dBc/Hz以上もSSBノイズが高い問題点があった。
言い換えれば、上述した従来のシンセサイザ方式の高周波信号源では、例えばフェトム秒の時間精度(時間ジッタ)を保証するような、高い信号安定度と低いSSBノイズレベルを達成することは、できなかった。
A high-frequency signal source such as Agilent's E8241A disclosed in
However, even with this high-frequency signal source, the SSB noise is around −98 to −106 dBc / Hz in the frequency region of 3 to 10 GHz at a distance of 1 kHz from the signal carrier, and is less than the desired −120 dBc / Hz. More than 20 dBc / Hz, SSB noise is high.
In other words, the above-described conventional synthesizer-type high-frequency signal source cannot achieve a high signal stability and a low SSB noise level that guarantees, for example, femtosecond time accuracy (time jitter).
また、シンセサイザ方式以外の、ステップリカバリーダイオードの非線形特性を利用した周波数逓倍器や、分周のみを使用した信号源は、信号の純度が本質的に低く、また周波数安定性も悪かった。従って、これらの方式の高周波信号源では、高い信号安定度と低いSSBノイズレベルを達成することは、到底できなかった。 Other than the synthesizer method, frequency multipliers that use the nonlinear characteristics of step recovery diodes and signal sources that use only frequency division have inherently low signal purity and poor frequency stability. Accordingly, it has been impossible to achieve high signal stability and low SSB noise level with these types of high-frequency signal sources.
本発明は、かかる問題点を解決するために創案されたものである。すなわち、本発明の目的は、数MHzから数GHzの周波数領域にわたる高周波信号を、従来達成できなかった非常に低いSSBノイズで安定して発生することができる高周波信号発生装置を提供することにある。 The present invention has been developed to solve such problems. That is, an object of the present invention is to provide a high-frequency signal generator capable of stably generating a high-frequency signal over a frequency range of several MHz to several GHz with very low SSB noise that could not be achieved conventionally. .
本発明によれば、所定の搬送波周波数f1の1/n(nは正の整数)にほぼ相当する第1発振周波数frの第1高周波信号を発振する高周波発振器と、
前記搬送波周波数f1にほぼ相当する第2発振周波数f0の第2高周波信号を発振する電圧制御発振器と、
前記電圧制御発振器の出力周波数fを1/nに分割する分周比nの分周回路と、
前記第1発振周波数frの第1高周波信号と第2高周波信号である出力周波数fの1/nの周波数の位相差に比例した誤差信号を出力する位相比較器と、
前記誤差信号に応じて制御電圧を出力しこれを電圧制御発振器に入力するVCO制御回路とを備え、
該VCO制御回路は、第1高周波信号のSSBノイズが第2高周波信号のSSBノイズより小さい周波数帯域で前記誤差信号に比例する制御電圧を出力し、
第1高周波信号のSSBノイズが第2高周波信号のSSBノイズより大きい周波数帯域で制御電圧を0にするようになっている、ことを特徴とする高周波信号発生装置が提供される。
According to the present invention, a high-frequency oscillator (n is a positive integer) 1 / n of the predetermined carrier frequency f 1 for oscillating a first frequency signal of the first oscillation frequency f r which corresponds approximately to,
A voltage controlled oscillator for oscillating a second high-frequency signal having a second oscillation frequency f 0 substantially corresponding to the carrier frequency f 1 ;
A frequency division circuit with a frequency division ratio n that divides the output frequency f of the voltage controlled oscillator into 1 / n;
A phase comparator for outputting an error signal proportional to the phase difference of the frequency of 1 / n of the first high-frequency signal and the output frequency f is a second high-frequency signal of the first oscillator frequency f r,
A VCO control circuit that outputs a control voltage according to the error signal and inputs the control voltage to a voltage controlled oscillator;
The VCO control circuit outputs a control voltage proportional to the error signal in a frequency band in which the SSB noise of the first high-frequency signal is smaller than the SSB noise of the second high-frequency signal,
There is provided a high frequency signal generator characterized in that the control voltage is set to 0 in a frequency band in which the SSB noise of the first high frequency signal is larger than the SSB noise of the second high frequency signal.
本発明の好ましい実施形態によれば、前記高周波発振器は、搬送波周波数f1から約10kHz未満においてSSBノイズが第2高周波信号より低い高安定タイムベースであり、
前記電圧制御発振器は、搬送波周波数f1から約10kHz以上においてSSBノイズが第1高周波信号より低い2856MHzの信号源であり、
前記VCO制御回路は、搬送波周波数f1から約10kHz未満において前記誤差信号に比例する制御電圧を出力し、搬送波周波数f1から約10kHz以上において制御電圧を0にする。
According to a preferred embodiment of the present invention, the high frequency oscillator is a highly stable time base in which the SSB noise is lower than the second high frequency signal at a carrier frequency f 1 of less than about 10 kHz,
The voltage controlled oscillator is a signal source of 2856 MHz in which the SSB noise is lower than the first high frequency signal at a carrier frequency f 1 or more from about 10 kHz.
The VCO control circuit outputs a control voltage proportional to the error signal when the carrier frequency f 1 is less than about 10 kHz, and sets the control voltage to 0 when the carrier frequency f 1 is about 10 kHz or more.
また、前記電圧制御発振器の出力周波数fから複数倍の高周波信号を形成する周波数逓倍器を備える。 In addition, a frequency multiplier is provided that forms a high-frequency signal of multiple times from the output frequency f of the voltage controlled oscillator.
また、前記電圧制御発振器の出力周波数fから複数分の1の高周波信号を形成するデジタル分周回路を備える。 Further, a digital frequency dividing circuit for forming a plurality of high frequency signals from the output frequency f of the voltage controlled oscillator is provided.
また、パルス性の高周波信号からサイン波を作り出すバンドパス・フィルタを備える。 In addition, a band-pass filter for generating a sine wave from a pulsed high-frequency signal is provided.
また、前記高周波発振器、電圧制御発振器、分周回路、位相比較器、およびVCO制御回路を駆動するための所定の第1直流電圧をこれより高い所定の第2直流電圧から形成する直流安定化電源と、
該直流安定化電源に前記第2直流電圧の電力を供給する電力備蓄器と、
商用交流電源から前記第2直流電圧の電力を前記電力備蓄器に供給する整流回路とを備える。
In addition, a stabilized DC power supply that forms a predetermined first DC voltage for driving the high-frequency oscillator, voltage controlled oscillator, frequency divider, phase comparator, and VCO control circuit from a predetermined second DC voltage higher than the predetermined first DC voltage. When,
A power storage unit for supplying power of the second DC voltage to the DC stabilized power supply;
A rectifier circuit that supplies power of the second DC voltage from a commercial AC power source to the power storage unit.
前記電力備蓄器は、バッテリーまたは高容量コンデンサである、ことが好ましい。 The power reserve is preferably a battery or a high capacity capacitor.
本発明の構成によれば、高周波発振器、電圧制御発振器、分周回路、位相比較器、およびVCO制御回路により、フェーズロックループ(PLL)を構成しているので、
第1高周波信号のSSBノイズが第2高周波信号より小さい周波数帯域では、VCO制御回路で誤差信号に比例する制御電圧を出力し、この制御電圧により、位相比較器の誤差信号が小さくなる方向に電圧制御発振器(VCO)の発振周波数f0を変化させ、f0をn×frに一致させることができる。
また、この周波数帯域では、電圧制御発振器(VCO)の出力周波数fのSSBノイズは、第1高周波信号のSSBノイズに一致し、第2高周波信号より小さいSSBノイズとなる。
According to the configuration of the present invention, a high frequency oscillator, a voltage controlled oscillator, a frequency divider, a phase comparator, and a VCO control circuit constitute a phase locked loop (PLL).
In a frequency band in which the SSB noise of the first high frequency signal is smaller than the second high frequency signal, the VCO control circuit outputs a control voltage proportional to the error signal, and this control voltage causes the error signal of the phase comparator to decrease. The oscillation frequency f 0 of the controlled oscillator (VCO) can be changed to make f 0 coincide with n × f r .
Further, in this frequency band, the SSB noise of the output frequency f of the voltage controlled oscillator (VCO) matches the SSB noise of the first high frequency signal, and becomes smaller than the second high frequency signal.
さらに、VCO制御回路は、第1高周波信号のSSBノイズが第2高周波信号より大きい周波数帯域で制御電圧を0にするので、この周波数帯域では、電圧制御発振器(VCO)は位相制御のロックが解除されてフリーランニング周波数f0となり、電圧制御発振器(VCO)の出力周波数fのSSBノイズは、第2高周波信号のSSBノイズに一致し、第1高周波信号より小さいSSBノイズとなる。 Furthermore, the VCO control circuit sets the control voltage to 0 in the frequency band where the SSB noise of the first high-frequency signal is larger than that of the second high-frequency signal. In this frequency band, the voltage-controlled oscillator (VCO) unlocks the phase control. Thus, the free running frequency f 0 is obtained, and the SSB noise of the output frequency f of the voltage controlled oscillator (VCO) coincides with the SSB noise of the second high-frequency signal and becomes smaller than the first high-frequency signal.
従って、本発明によれば、使用する広い周波数帯域において、電圧制御発振器(VCO)のロック/アンロックにより、第1高周波信号と第2高周波信号のSSBノイズの小さい方を選択するので、常により小さいノイズに維持することができる。
また、フェーズロックループ(PLL)により、非常に安定な信号源が提供できる。
Therefore, according to the present invention, in the wide frequency band to be used, the smaller one of the SSB noises of the first high-frequency signal and the second high-frequency signal is selected by locking / unlocking the voltage controlled oscillator (VCO). Small noise can be maintained.
In addition, a very stable signal source can be provided by a phase-locked loop (PLL).
さらに、本発明によれば、周波数逓倍器及び/又はデジタル分周回路を備えることにより、数MHzから数GHzの周波数領域にわたる高周波信号を、従来達成できなかった非常に低いSSBノイズで安定して発生することができる。 Furthermore, according to the present invention, by providing a frequency multiplier and / or a digital frequency divider, a high-frequency signal over a frequency range of several MHz to several GHz can be stably generated with very low SSB noise that could not be achieved conventionally. Can be generated.
従って、本発明により、現状よりさらに高い精度の時間基準やモードロックレーザーの高精度信号源の実現、現状より時間のふらつきが低いパルス幅がフェトム秒領域の極短パルスレーザーや自由電子レーザー用加速器・測定装置を実現できる。さらに、今よりも高精度のGPSの時間基準信号や、ひいては長基線干渉装置VLBIの測距精度の向上が望める。 Therefore, according to the present invention, it is possible to realize a time reference with higher accuracy than the current state and a high-accuracy signal source of a mode-locked laser, and an accelerator for an ultrashort pulse laser or a free electron laser having a pulse width whose time fluctuation is lower than that of the current state in a femtosecond region.・ A measuring device can be realized. In addition, it is possible to improve the accuracy of the GPS time reference signal, and thus the long-baseline interferometer VLBI.
以下、本発明の好ましい実施形態を図面を参照して説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
上述した高安定で低SSBノイズの信号源を実現するために、本発明では、ルビジウムなどを使った10MHz程度の信号源を使用した。この信号源は、発振キャリアから約100Hz程度までSSBノイズが低く、周波数が10−11〜10−13の安定度である。
また、本発明では、この信号源と、その出力にフェーズロックPLLのかかった源発振器を組み合わせた。この源発振器は、高周波(例えば2856MHz)キャリアから約1kHz以上でSSBノイズが非常に低いものである。
この両者の、キャリアに近い周波数のSSBノイズが低い高安定周波数源と、キャリアから離れた高い周波数のSSBノイズの低い信号源との組み合わせにより、キャリアから見て低い周波数から高い周波数までの全域で低いSSBノイズを実現した。
PLLの周波数応答は低ノイズになるように調整したのはもちろんである。
In order to realize the above-described highly stable and low SSB noise signal source, a signal source of about 10 MHz using rubidium or the like is used in the present invention. This signal source has low SSB noise from the oscillation carrier to about 100 Hz, and has a frequency of 10 −11 to 10 −13 .
In the present invention, this signal source is combined with a source oscillator having a phase-locked PLL applied to its output. This source oscillator has a very low SSB noise above about 1 kHz from a high frequency (eg 2856 MHz) carrier.
By combining a high-stable frequency source with low SSB noise at a frequency close to the carrier and a signal source with low SSB noise at a high frequency away from the carrier, the entire frequency range from low to high is seen from the carrier. Low SSB noise was realized.
Of course, the frequency response of the PLL is adjusted to be low noise.
以上に加えて、本発明では、源発振器のSSBノイズが1/nになるデジタルn分周回路と、低ノイズ電源を組み合わせて信号源を開発した。この低ノイズ電源は、10Vの基準に対して約100Hzにおいて−140dBV/√Hz以下のノイズフロアであった。 In addition to the above, in the present invention, a signal source has been developed by combining a digital n divider circuit in which the SSB noise of the source oscillator becomes 1 / n and a low noise power source. This low noise power source had a noise floor of −140 dBV / √Hz or less at about 100 Hz with respect to a 10 V reference.
低ノイズ電源は、商用の50Hzなどの電源から整流してシリーズレギュレータでDC安定化電源を作り、その出力をバッテリーや大容量コンデンサに接続した。さらにそのバッテリーなどの出力を高安定基準電源(3ppm/℃)を使ったシリーズレギュレータに加えることで、低ノイズ電源を実現した。 The low noise power source was rectified from a commercial power source such as 50 Hz to create a DC stabilized power source with a series regulator, and its output was connected to a battery or a large-capacity capacitor. Furthermore, by adding the output of the battery to a series regulator using a highly stable reference power supply (3 ppm / ° C), a low-noise power supply has been realized.
図1は、本発明の高周波信号発生装置の全体構成図である。この図は、自由電子レーザー用の多周波数信号源のブロックダイヤグラムを示している。
図1において、本発明の高周波信号発生装置10は、高周波発振器11、位相比較器12、VCO制御回路13、増幅器14、電圧制御発振器15、および分周回路16を備える。
FIG. 1 is an overall configuration diagram of a high-frequency signal generator according to the present invention. This figure shows a block diagram of a multi-frequency signal source for a free electron laser.
In FIG. 1, the high-
高周波発振器11は、所定の搬送波周波数f1の1/n(nは正の整数)にほぼ相当する第1発振周波数frの第1高周波信号aを発振する。この例では、所定の搬送波周波数f1は2856MHzであり、第1発振周波数frは約10MHzであり、nは例えば285又は286である。なお、位相比較できる周波数であれば、何でも良い。
この高周波発振器11は、発振キャリア(搬送波周波数f1)から約10kHz未満においてSSBノイズが電圧制御発振器15の第2高周波信号e(後述する)より低いルビジウム高安定タイムベース(安定度10−11以下)であるのがよい。
High-
This high-
位相比較器12は、第1発振周波数fr(約10MHz)の第1高周波信号aと、電圧制御発振器15の出力周波数fの1/nの第2高周波信号gとの位相差に比例した誤差信号Veを出力する。
The
VCO制御回路13は、位相比較器12から出力された誤差信号Veに応じて制御電圧を出力し、これを増幅器14で増幅した制御電圧Vcを電圧制御発振器15に入力する。
The
VCO制御回路13は、第1高周波信号aのSSBノイズが第2高周波信号bより小さい周波数帯域で誤差信号Veに比例する制御電圧を出力し、第1高周波信号aのSSBノイズが第2高周波信号eより大きい周波数帯域で制御電圧を0にする。
すなわち、この例では、VCO制御回路13は、搬送波周波数f1から約10kHz未満において誤差信号Veに比例する制御電圧を出力し、搬送波周波数f1から約10kHz以上において制御電圧を0にする。この結果、この周波数帯域では、電圧制御発振器(VCO)は位相制御のロックが解除されてフリーランニング周波数f0となる。
The
That is, in this example,
電圧制御発振器15は、搬送波周波数f1(この例では2856MHz)にほぼ相当する第2発振周波数f0(この例では2856MHz)の第2高周波信号eを発振する。
この電圧制御発振器15は、タイムベース(高周波発振器11)にフェーズロックPLLをかけた発振キャリア(搬送波周波数f1)から約10kHz以上においてSSBノイズが第1高周波信号aより低い2856MHzの信号源である。
The voltage controlled
This voltage-controlled
分周回路16は、電圧制御発振器15の出力周波数fを1/nに分割する分周比nの分周回路である。nは例えば上述した285又は286である。
The
図2は、各信号源の周波数特性図であり、横軸は搬送波周波数f1(この例では2856MHz)からの周波数(偏差)、縦軸はSSBノイズである。また図2(A)は、高周波発振器11(第1高周波信号a)と電圧制御発振器15(第2高周波信号e)のSSBノイズ、図2(B)は、本発明の高周波信号発生装置10の出力周波数fのSSBノイズを示している。
FIG. 2 is a frequency characteristic diagram of each signal source. The horizontal axis represents the frequency (deviation) from the carrier frequency f 1 (2856 MHz in this example), and the vertical axis represents SSB noise. 2A shows the SSB noise of the high-frequency oscillator 11 (first high-frequency signal a) and the voltage-controlled oscillator 15 (second high-frequency signal e), and FIG. 2B shows the high-
上述した本発明の構成によれば、高周波発振器11、電圧制御発振器15、分周回路16、位相比較器12、およびVCO制御回路13により、フェーズロックループ(PLL)を構成しているので、
第1高周波信号aのSSBノイズが第2高周波信号eより小さい周波数帯域では、VCO制御回路13で誤差信号Veに比例する制御電圧を出力し、この制御電圧により、位相比較器12の誤差信号Veが小さくなる方向に電圧制御発振器(VCO)の発振周波数f0を変化させ、f0をn×frに一致させることができる。
According to the configuration of the present invention described above, the high-
In a frequency band where the SSB noise of the first high-frequency signal a is smaller than the second high-frequency signal e, the
また、図2(B)に示すように、この周波数帯域(約10kHz未満)では、電圧制御発振器15(VCO)の出力周波数fのSSBノイズは、第1高周波信号aのSSBノイズに一致し、第2高周波信号eより小さいSSBノイズとなる。 As shown in FIG. 2B, in this frequency band (less than about 10 kHz), the SSB noise of the output frequency f of the voltage controlled oscillator 15 (VCO) matches the SSB noise of the first high-frequency signal a. The SSB noise is smaller than the second high-frequency signal e.
さらに、VCO制御回路13は、第1高周波信号aのSSBノイズが第2高周波信号eより大きい周波数帯域で制御電圧を0にするので、この周波数帯域(約10kHz以上)では、電圧制御発振器(VCO)はロックが解除されてフリーランニング周波数となり、出力周波数fのSSBノイズは、第2高周波信号eのSSBノイズに一致し、第1高周波信号aより小さいSSBノイズとなる。
Further, the
従って、本発明によれば、使用する広い周波数帯域で、電圧制御発振器(VCO)のロック/アンロックにより、第1高周波信号aと第2高周波信号eのSSBノイズの小さい方を選択するので、常により小さいノイズに維持することができる。
また、フェーズロックループ(PLL)により、非常に安定な信号源が提供できる。
Therefore, according to the present invention, since the voltage control oscillator (VCO) is locked / unlocked in a wide frequency band to be used, the one having the smaller SSB noise of the first high frequency signal a and the second high frequency signal e is selected. It can always be kept at a smaller noise.
In addition, a very stable signal source can be provided by a phase-locked loop (PLL).
図1において、本発明の高周波信号発生装置10は、さらに、周波数逓倍器18、デジタル分周回路19,20,21、バンドパス・フィルタ22を備える。
In FIG. 1, the high-
周波数逓倍器18は、電圧制御発振器15の出力周波数fから複数倍の高周波信号を形成する。この例では、出力周波数f(2856MHz)を2倍して、自由電子レーザー用に適した約6GHz(5712MHz)の高周波信号hを形成するようになっている。
The
デジタル分周回路19,20,21は、電圧制御発振器15の出力周波数fから複数分の1のパルス性の高周波信号を形成する。この例では、周波数逓倍器18の下流にデジタル分周回路19,20,21を直列に備え、5712MHzから順に1/2(2856MHz)、1/6(476MHz)、1/2(238MHz)を発生する。
The digital
バンドパス・フィルタ22は、パルス性の高周波信号h,i,j,kからサイン波を作り出すバンドパス・フィルタである。
The band-
図3は、本発明の高周波信号発生装置10による出力信号のノイズ特性図である。この図において、横軸は搬送波周波数からの周波数(偏差)、縦軸はSSBノイズである。
この図において、5712MHzは、図1の高周波信号hをバンドパス・フィルタ22でサイン波にしたものである。この図から自由電子レーザー用加速器の信号源(約6GHz)として、必要となる「信号のキャリアから1kHz離れたところで、−120dBc/Hz以下」を満たしていることがわかる。
FIG. 3 is a noise characteristic diagram of an output signal by the high-
In this figure, 5712 MHz is obtained by converting the high-frequency signal h in FIG. 1 into a sine wave by the
また、この実験データにおいて、理論どおり各周波数で分周比nの比で1/nにノイズフロアが下がっている。
すなわち、デジタルn分周回路(デジタル分周回路)では、源発振器のSSBノイズが1/nになるので、この図において、2856MHz、476MHz、238MHzの各SSBノイズは、5712MHzよりも必要となる全域において小さくなることが確認された。
Further, in this experimental data, the noise floor is lowered to 1 / n at the frequency division ratio n at each frequency as theoretically.
That is, in the digital n divider circuit (digital divider circuit), the SSB noise of the source oscillator becomes 1 / n. In this figure, the SSB noises of 2856 MHz, 476 MHz, and 238 MHz are all necessary areas beyond 5712 MHz. It was confirmed that it becomes smaller at.
図4は、本発明の高周波信号発生装置10で用いた低ノイズ電源の構成図である。
この図に示すように、この低ノイズ電源30は、直流安定化電源32、電力備蓄器34、および整流回路36を備える。
FIG. 4 is a configuration diagram of a low noise power source used in the high
As shown in this figure, the low
直流安定化電源32は、高安定基準電源(3ppm/℃)を使ったシリーズレギュレータからなり、図1の高周波発振器11、電圧制御発振器15、分周回路16、位相比較器12、VCO制御回路13、その他18〜22を駆動するための所定の第1直流電圧(例えばDC10V)をこれより高い所定の第2直流電圧(例えばDC12V)から形成する。
電力備蓄器34は、バッテリーまたは高容量コンデンサであり、直流安定化電源32に前記第2直流電圧の電力を供給する。
整流回路36は、初段のトランスと整流回路及びシリーズレギュレータからなり、商用交流電源(例えばAC100V,50Hz)から第2直流電圧の電力を電力備蓄器34に供給する。
The DC stabilized
The
The
図5は、本発明における低ノイズ電源30のノイズスペクトラムである。この図から、10V出力電圧を基準としたときに、−140dBV/√Hz以下のノイズフロアが実現されていることがわかる。
FIG. 5 is a noise spectrum of the low
上述したように、本発明によれば、非常に安定でSSBノイズの少ない信号源が提供できる。それにより、現状よりさらに高い精度の時間基準やモードロックレーザーの高精度信号源の実現、現状より時間のふらつきが低いパルス幅がフェトム秒領域の極短パルスレーザーや自由電子レーザー用加速器・測定装置を実現できる。さらに、今よりも高精度のGPSの時間基準信号や、ひいては長基線干渉装置VLBIの測距精度の向上が望める。 As described above, according to the present invention, it is possible to provide a signal source that is very stable and has low SSB noise. As a result, a time reference with higher accuracy than the current situation and a high-accuracy signal source for mode-locked lasers are realized. An accelerator / measurement device for ultrashort pulse lasers and free electron lasers with pulse widths that have less time fluctuation than the current situation in the femtosecond range. Can be realized. In addition, it is possible to improve the accuracy of the GPS time reference signal, and thus the long-baseline interferometer VLBI.
従って、本発明の高周波信号発生装置、すなわち信号源は、GPSなどの測地技術分野、電波時計の時間基準信号発生分野、短パルス、連続波放射光発生用の加速科学分野、短パルス・周波数安定化レーザー、光コムなどの高い時間基準が必要な分野に広く応用できる。 Therefore, the high-frequency signal generator of the present invention, that is, the signal source is a geodetic technical field such as GPS, a time reference signal generating field of a radio clock, a short pulse, an accelerated scientific field for generating continuous wave radiation, a short pulse / frequency stable. It can be widely applied to fields that require high time standards such as lasers and optical combs.
なお、本発明は上述した実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々変更できることは勿論である。 In addition, this invention is not limited to embodiment mentioned above, Of course, it can change variously in the range which does not deviate from the summary of this invention.
10 高周波信号発生装置、11 高周波発振器、
12 位相比較器、13 VCO制御回路、
14 増幅器、15 電圧制御発振器、
16 分周回路、18 周波数逓倍器、
19,20,21 デジタル分周回路、
22 バンドパス・フィルタ、
30 低ノイズ電源、32 直流安定化電源、
34 電力備蓄器、36 整流回路
10 high frequency signal generator, 11 high frequency oscillator,
12 phase comparator, 13 VCO control circuit,
14 amplifier, 15 voltage controlled oscillator,
16 frequency divider, 18 frequency multiplier,
19, 20, 21 Digital frequency divider,
22 Bandpass filter,
30 Low noise power supply, 32 DC stabilized power supply,
34 Power reserve, 36 Rectifier circuit
Claims (7)
前記搬送波周波数f1にほぼ相当する第2発振周波数f0の第2高周波信号を発振する電圧制御発振器と、
前記電圧制御発振器の出力周波数fを1/nに分割する分周比nの分周回路と、
前記第1発振周波数frの第1高周波信号と第2高周波信号である出力周波数fの1/nの周波数の位相差に比例した誤差信号を出力する位相比較器と、
前記誤差信号に応じて制御電圧を出力しこれを電圧制御発振器に入力するVCO制御回路とを備え、
該VCO制御回路は、第1高周波信号のSSBノイズが第2高周波信号のSSB
ノイズより小さい周波数帯域で前記誤差信号に比例する制御電圧を出力し、
第1高周波信号のSSBノイズが第2高周波信号のSSBノイズより大きい周波数帯域で制御電圧を0にするようになっている、ことを特徴とする高周波信号発生装置。 A high-frequency oscillator that oscillates a first high-frequency signal having a first oscillation frequency fr substantially corresponding to 1 / n (n is a positive integer) of a predetermined carrier frequency f1,
A voltage controlled oscillator for oscillating a second high frequency signal having a second oscillation frequency f0 substantially corresponding to the carrier frequency f1;
A frequency division circuit with a frequency division ratio n that divides the output frequency f of the voltage controlled oscillator into 1 / n;
A phase comparator that outputs an error signal proportional to the phase difference of 1 / n of the output frequency f that is the first high-frequency signal of the first oscillation frequency fr and the second high-frequency signal;
A VCO control circuit that outputs a control voltage according to the error signal and inputs the control voltage to a voltage controlled oscillator;
The VCO control circuit is configured such that the SSB noise of the first high-frequency signal causes the SSB noise of the second high-frequency signal.
Output a control voltage proportional to the error signal in a frequency band smaller than noise,
A high-frequency signal generator, wherein the control voltage is set to 0 in a frequency band in which the SSB noise of the first high-frequency signal is larger than the SSB noise of the second high-frequency signal.
前記電圧制御発振器は、搬送波周波数f1から約10kHz以上においてSSBノイズが第1高周波信号より低い2856MHzの信号源であり、
前記VCO制御回路は、搬送波周波数f1から約10kHz未満において前記誤差信号に比例する制御電圧を出力し、搬送波周波数f1から約10kHz以上において制御電圧を0にする、ことを特徴とする請求項1に記載の高周波信号発生装置。 The high-frequency oscillator is a highly stable time base in which SSB noise is lower than the second high-frequency signal at a carrier frequency f1 of less than about 10 kHz,
The voltage controlled oscillator is a signal source of 2856 MHz in which SSB noise is lower than the first high frequency signal at about 10 kHz or more from the carrier frequency f1.
2. The VCO control circuit outputs a control voltage proportional to the error signal when the carrier frequency is less than about 10 kHz from a carrier frequency f1, and sets the control voltage to 0 when the carrier frequency is about 10 kHz or more from the carrier frequency f1. The high-frequency signal generator described.
該直流安定化電源に前記第2直流電圧の電力を供給する電力備蓄器と、
商用交流電源から前記第2直流電圧の電力を前記電力備蓄器に供給する整流回路と、を備える、ことを特徴とする請求項1に記載の高周波信号発生装置。 A DC stabilized power source that forms a predetermined first DC voltage for driving the high-frequency oscillator, voltage controlled oscillator, frequency divider, phase comparator, and VCO control circuit from a predetermined second DC voltage higher than the predetermined first DC voltage;
A power storage unit for supplying power of the second DC voltage to the DC stabilized power supply;
The high-frequency signal generator according to claim 1, further comprising: a rectifier circuit that supplies electric power of the second DC voltage from a commercial AC power source to the power storage unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006142207A JP4737682B2 (en) | 2006-05-23 | 2006-05-23 | High frequency signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006142207A JP4737682B2 (en) | 2006-05-23 | 2006-05-23 | High frequency signal generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007318189A JP2007318189A (en) | 2007-12-06 |
| JP4737682B2 true JP4737682B2 (en) | 2011-08-03 |
Family
ID=38851700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006142207A Expired - Fee Related JP4737682B2 (en) | 2006-05-23 | 2006-05-23 | High frequency signal generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4737682B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6032431A (en) * | 1983-08-02 | 1985-02-19 | Fujitsu Ltd | Abnormality detection circuit of phase locked loop |
| JPH06132818A (en) * | 1992-10-19 | 1994-05-13 | Fujitsu Ltd | Phase lock circuit malfunction prevention circuit |
| JPH09214798A (en) * | 1996-02-08 | 1997-08-15 | Fujitsu Ltd | PLL circuit |
| JP2000092035A (en) * | 1998-09-16 | 2000-03-31 | Toshiba Corp | Synchronous circuit |
-
2006
- 2006-05-23 JP JP2006142207A patent/JP4737682B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007318189A (en) | 2007-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8760232B2 (en) | Atomic oscillator | |
| US8258877B2 (en) | Feed-back and feed-forward systems and methods to reduce oscillator phase-noise | |
| US6333942B1 (en) | Atomic frequency standard laser pulse oscillator | |
| US20090274255A1 (en) | Method and apparatus for stabilizing clock | |
| Bluestone et al. | An ultra-low phase-noise 20-GHz PLL utilizing an optoelectronic voltage-controlled oscillator | |
| JP2009117894A (en) | Injection-locked oscillator | |
| US6426679B1 (en) | Miniature, low power atomic frequency standard with improved rf frequency synthesizer | |
| US8253502B2 (en) | Spread spectrum clock generator and semiconductor device | |
| US10727849B2 (en) | Frequency synthesis device with high multiplication rank | |
| JP4737682B2 (en) | High frequency signal generator | |
| CN105915215A (en) | Frequency phase-locked loop PLL generation apparatus | |
| Wei et al. | Compact phase-lock loop for external cavity diode lasers | |
| Pilipenko | Simulation and parameters optimization of hybrid frequency synthesizers for wireless communication systems | |
| US7786815B2 (en) | Apparatus and method for generation of noise signal | |
| KR20170104443A (en) | Low power and integrable on-chip architecture for low frequency pll | |
| JPS6247212A (en) | Synthesizer device | |
| Zhu et al. | Design analysis of a 12.5 GHz PLL in 130 nm SiGe BiCMOS process | |
| CN110071418B (en) | A differential mode-locked laser phase-locked loop | |
| RU2378756C1 (en) | Quantum frequency standard | |
| Ishida | Lightwave frequency tracking with a tunable DBR laser | |
| Gelozhe et al. | Research of local dynamics of the Phase-locked loop | |
| Fukuoka et al. | Microwave-Band Oscillator Based on Thin-Film Bulk Acoustic Resonator with Wide Frequency Tunability for Atomic Clock Applications | |
| JPH06152406A (en) | Phase synchronizing rubidium atomic oscillator | |
| Kostak et al. | Discrete Time Analysis of Phase Detector Linear Range Extension in Sub-Sampling PLL | |
| Tighe | A sampled master oscillator for the PEP-II B factory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110422 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |