Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4741252B2 - COMPOSITE SHEET, LAMINATE, AND METHOD FOR PRODUCING COMPRESSED LAMINATE - Google Patents
[go: Go Back, main page]

JP4741252B2 - COMPOSITE SHEET, LAMINATE, AND METHOD FOR PRODUCING COMPRESSED LAMINATE - Google Patents

COMPOSITE SHEET, LAMINATE, AND METHOD FOR PRODUCING COMPRESSED LAMINATE Download PDF

Info

Publication number
JP4741252B2
JP4741252B2 JP2005021186A JP2005021186A JP4741252B2 JP 4741252 B2 JP4741252 B2 JP 4741252B2 JP 2005021186 A JP2005021186 A JP 2005021186A JP 2005021186 A JP2005021186 A JP 2005021186A JP 4741252 B2 JP4741252 B2 JP 4741252B2
Authority
JP
Japan
Prior art keywords
conductor pattern
laminate
pattern layer
dielectric layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005021186A
Other languages
Japanese (ja)
Other versions
JP2006210674A (en
Inventor
浩二 白数
啓吾 内山
錠志 後藤
裕之 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005021186A priority Critical patent/JP4741252B2/en
Publication of JP2006210674A publication Critical patent/JP2006210674A/en
Application granted granted Critical
Publication of JP4741252B2 publication Critical patent/JP4741252B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、導体パターン層及び誘電体層からなる複合シート、積層体、並びに導体パターン層及び誘電体層の積層体を加圧してなる圧着積層体の製造方法に関するものである。   The present invention relates to a composite sheet comprising a conductor pattern layer and a dielectric layer, a laminate, and a method for producing a pressure-bonded laminate obtained by pressing a laminate of the conductor pattern layer and the dielectric layer.

従来、誘電体層と内部電極層とが多数積層されて積層体を形成し、内部電極層が交互に積層体の異なる端面で外部電極に接続されてなる積層セラミックコンデンサは、以下のようにして製造されていた。   Conventionally, a multilayer ceramic capacitor in which a large number of dielectric layers and internal electrode layers are laminated to form a laminate, and the internal electrode layers are alternately connected to external electrodes at different end faces of the laminate is as follows. It was manufactured.

図6に示すように、支持体上に誘電体スラリーを塗布乾燥後に、内部電極となる導体ペーストを印刷した電極付きシート17を、所定の積層数になるまで順次積層する。   As shown in FIG. 6, after applying and drying the dielectric slurry on the support, the electrode-attached sheet 17 on which the conductive paste serving as the internal electrode is printed is sequentially laminated until the predetermined number of layers is reached.

このような製造方法によると、積層数が多くなればなるほど、内部電極の厚みによって内部電極の印刷部と内部電極の非印刷部との厚みの差に起因する段差、すなわちコンデンサの中央部と端部における段差が大きくなり、焼成後にデラミネーションなどの層間剥離が発生するという問題が生じていた。   According to such a manufacturing method, the greater the number of stacked layers, the step due to the difference in thickness between the printed portion of the internal electrode and the non-printed portion of the internal electrode depending on the thickness of the internal electrode, that is, the central portion and the end of the capacitor. The level | step difference in a part became large and the problem that delamination, such as delamination, generate | occur | produced after baking occurred.

かかる問題を解決する方法として、内部電極の印刷部と内部電極の非印刷部との厚みの差に起因する段差を防ぐ為に、図7に示すように、誘電体層上に印刷された導体パターン層のすき間にあたる部分に、誘電体と同じ組成の誘電体埋込インクをあらかじめ埋め込んで積層する方法が提案されている。この方法によると、加圧積層工程及び積層後のプレス工程において、内部電極の印刷の有無による段差を小さくすることが可能となるため、段差によって加圧時に内部電極の印刷部及び非印刷部に加わる圧力の差を小さくして層間剥離を効果的に防止している(例えば、特許文献1参照)。
特開平2−36514号公報 特開昭59−228711号公報
As a method for solving such a problem, a conductor printed on a dielectric layer as shown in FIG. 7 in order to prevent a step due to a difference in thickness between a printed portion of the internal electrode and a non-printed portion of the internal electrode. There has been proposed a method in which a dielectric embedded ink having the same composition as that of a dielectric is embedded in advance in a portion corresponding to a gap in the pattern layer and laminated. According to this method, it is possible to reduce the step due to the presence or absence of printing of the internal electrode in the pressurization laminating step and the pressing step after the lamination. The difference in applied pressure is reduced to effectively prevent delamination (see, for example, Patent Document 1).
JP-A-2-36514 JP 59-228711 A

しかしながら、このような製造方法では、誘電体層上に印刷された導体パターン層のすき間に誘電体埋込インクを埋め込む工程が別途必要となり、それに加えて埋め込みの際に高精度の位置合せが要求されることとなる。   However, such a manufacturing method requires an additional step of embedding the dielectric embedding ink in the gap between the conductor pattern layers printed on the dielectric layer, and in addition, a high-precision alignment is required at the time of embedding. Will be.

また、このような工程を無くすために、図8に示すように、まず支持体上に導体パターン層を印刷後、その上を覆うように誘電体を塗布する方法が提案されている(例えば、特許文献2参照)。   In order to eliminate such a process, as shown in FIG. 8, after a conductor pattern layer is first printed on a support, a method of applying a dielectric so as to cover it has been proposed (for example, Patent Document 2).

しかしながら、このような製造方法では、誘電体が乾燥するにつれて、内部電極の非印刷部の誘電体厚みが内部電極の印刷部の誘電体厚みよりも薄くなり、最終的に、表面に段差が生じてしまう。   However, in such a manufacturing method, as the dielectric is dried, the dielectric thickness of the non-printing portion of the internal electrode becomes thinner than the dielectric thickness of the printing portion of the internal electrode, and finally a step is generated on the surface. End up.

本発明の目的は、誘電体層上に印刷された導体パターン層の非形成領域(すき間部分)に誘電体埋込インクを埋め込むことなく、導体パターン層の厚みの差に起因する段差を抑制する複合シートを提供することにある。   An object of the present invention is to suppress a step due to a difference in thickness of a conductor pattern layer without embedding a dielectric embedded ink in a non-formation region (a gap portion) of the conductor pattern layer printed on the dielectric layer. It is to provide a composite sheet.

本発明の複合シートは、導体パターン層と誘電体層とを重ねて成る複合シートにおいて、前記導体パターン層の硬さおよび前記誘電体層の硬さの両方を、有機バインダ、分散剤および可塑剤の含有量の調整により、前記導体パターン層の表面硬さaと前記誘電体層の表面硬さbとが|a−b|≦98MPaの関係式を満たすようにすることを特徴とするものである。
The composite sheet of the present invention is a composite sheet in which a conductor pattern layer and a dielectric layer are overlapped, and both the hardness of the conductor pattern layer and the hardness of the dielectric layer are changed to an organic binder, a dispersant and a plasticizer The surface hardness a of the conductor pattern layer and the surface hardness b of the dielectric layer satisfy the relational expression of | a−b | ≦ 98 MPa by adjusting the content of is there.

さらに、前記導体パターン層の表面硬さa及び前記誘電体層の表面硬さbは、共に68.6MPa以上であることことを特徴とする。   Furthermore, the surface hardness a of the conductor pattern layer and the surface hardness b of the dielectric layer are both 68.6 MPa or more.

また本発明の積層体は、導体パターン層と誘電体層とを多数積層してなる積層体において、前記導体パターン層の硬さおよび前記誘電体層の硬さの両方を、有機バインダ、分散剤および可塑剤の含有量の調整により、前記導体パターン層の表面硬さaと前記誘電体層の表面硬さbとが|a−b|≦98MPaの関係式を満たすようにすることを特徴とするものである。
Further, the laminate of the present invention is a laminate comprising a large number of conductor pattern layers and dielectric layers, wherein both the hardness of the conductor pattern layer and the hardness of the dielectric layer are determined using an organic binder and a dispersant. And by adjusting the content of the plasticizer, the surface hardness a of the conductor pattern layer and the surface hardness b of the dielectric layer satisfy a relational expression of | a−b | ≦ 98 MPa. To do.

さらに、前記積層体の前記導体パターン層の表面硬さa及び前記誘電体層の表面硬さbは、共に68.6MPa以上であることを特徴とする。   Furthermore, the surface hardness a of the conductor pattern layer and the surface hardness b of the dielectric layer of the laminate are both 68.6 MPa or more.

また本発明の圧着積層体の製造方法は、請求項1に記載の複合シートを複数積層して、導体パターン層の非形成領域に対応する疎部及びそれ以外の領域に対応する密部からなる積層体を形成する工程と、前記積層体を積層方向に加圧し、前記導体パターン層及び前記誘電体層の一部を前記密部から前記疎部へ移動させることによって圧着積層体を形成する工程とを有してなる。   Moreover, the manufacturing method of the crimping | compression-bonded laminated body of this invention laminates | stacks the composite sheet of Claim 1, and consists of a sparse part corresponding to the non-formation area | region of a conductor pattern layer, and a dense part corresponding to the other area | region. A step of forming a laminated body, and a step of forming a pressure-bonded laminated body by pressing the laminated body in a laminating direction and moving a part of the conductor pattern layer and the dielectric layer from the dense portion to the sparse portion. It has.

また、前記複合シートは、支持体上に形成され、且つ、該支持体とともに積層された後に支持体のみを剥離する工程を繰り返して積層体を形成することを特徴とする。   In addition, the composite sheet is formed on a support, and after being laminated together with the support, a laminate is formed by repeating a process of peeling only the support.

さらに、前記複合シートは、支持体上に形成され、且つ、該支持体から剥離された状態で積層されることを特徴とする。   Furthermore, the composite sheet is formed on a support and is laminated in a state of being peeled from the support.

さらに本発明の圧着積層体の製造方法は、導体パターン層と誘電体層とを積層して、前記導体パターン層の非形成領域に対応する疎部及びそれ以外の領域に対応する密部からなる請求項4に記載の積層体を形成する工程と、前記積層体を積層方向に加圧し、前記導体パターン層及び前記誘電体層の一部を前記密部から前記疎部へ移動させることによって圧着積層体を形成する工程とを有してなる。   Furthermore, the method for manufacturing a pressure-bonded laminate according to the present invention includes a conductor pattern layer and a dielectric layer, and a sparse portion corresponding to a non-formation region of the conductor pattern layer and a dense portion corresponding to other regions. 5. The step of forming the laminate according to claim 4, and press-bonding the laminate in the laminating direction to move a part of the conductor pattern layer and the dielectric layer from the dense portion to the sparse portion. And a step of forming a laminated body.

本発明の複合シートによれば、導体パターン層と誘電体層とを重ねて成る複合シートにおいて、導体パターン層の硬さと誘電体層の硬さとを略等しく設定したことから、複合シートを加圧する際、導体パターン層の非形成領域に対応する段差に起因して加圧力に大小が存在しても、導体パターン層及び誘電体層が加圧力の大きい部位から小さい部位へ移動・変形し、上述の段差が緩和されることによって、複合シート全体を均一に加圧圧着することが可能となる。特に、導体パターン層の表面硬さaと誘電体層の表面硬さbとが|a−b|≦98MPaの関係式を満たす場合、導体パターン層及び誘電体層の上記移動・変形がより効果的に生じ、複合シート全体を均一に加圧圧着することが可能となる。   According to the composite sheet of the present invention, in the composite sheet formed by superimposing the conductor pattern layer and the dielectric layer, the hardness of the conductor pattern layer and the hardness of the dielectric layer are set to be approximately equal. At this time, even if the applied pressure is large or small due to the step corresponding to the non-formation region of the conductive pattern layer, the conductive pattern layer and the dielectric layer move / deform from a large applied pressure portion to a small applied portion, As a result, the entire composite sheet can be uniformly pressure-bonded. In particular, when the surface hardness a of the conductor pattern layer and the surface hardness b of the dielectric layer satisfy the relational expression | a−b | ≦ 98 MPa, the above movement / deformation of the conductor pattern layer and the dielectric layer is more effective. Therefore, the entire composite sheet can be uniformly pressure-bonded.

また、導体パターン層の表面硬さa及び誘電体層の表面硬さbは、共に68.6MPa以上であるように設定することにより、導体パターン層及び誘電体層の過度な移動・変形を抑制してシート形状の保持を可能とすることができる。   In addition, the surface hardness a of the conductor pattern layer and the surface hardness b of the dielectric layer are both set to be 68.6 MPa or more, thereby suppressing excessive movement and deformation of the conductor pattern layer and the dielectric layer. Thus, the sheet shape can be maintained.

また本発明の積層体によれば、導体パターン層と誘電体層とを多数積層してなる積層体において、導体パターン層の硬さと誘電体層の硬さとを略等しく設定したことから、積層体を加圧する際、導体パターン層の非形成領域に対応する段差に起因して加圧力に大小が存在しても、導体パターン層及び誘電体層が加圧力の大きい部位から小さい部位へ移動・変形し、上述の段差が緩和されることによって、積層体全体を均一に加圧圧着することが可能となる。特に、導体パターン層の表面硬さaと誘電体層の表面硬さbとが|a−b|≦98MPaの関係式を満たす場合、導体パターン層及び誘電体層の上記移動・変形がより効果的に生じ、積層体全体を均一に加圧圧着することが可能となる。   Further, according to the laminate of the present invention, in the laminate formed by laminating a large number of conductor pattern layers and dielectric layers, the hardness of the conductor pattern layer and the hardness of the dielectric layer are set substantially equal. When pressure is applied, the conductor pattern layer and the dielectric layer move / deform from a part with a large pressure to a small part even if the pressure is large or small due to a step corresponding to the non-formation area of the conductor pattern layer. And the above-mentioned level | step difference is relieve | moderated, and it becomes possible to apply pressure bonding to the whole laminated body uniformly. In particular, when the surface hardness a of the conductor pattern layer and the surface hardness b of the dielectric layer satisfy the relational expression | a−b | ≦ 98 MPa, the above movement / deformation of the conductor pattern layer and the dielectric layer is more effective. Therefore, the entire laminate can be uniformly pressure-bonded.

また、導体パターン層の表面硬さa及び誘電体層の表面硬さbは、共に68.6MPa以上であるように設定することにより、導体パターン層及び誘電体層の過度な移動・変形を抑制して積層体形状の保持を可能とすることができる。積層数が多くなればなるほど当該効果はより効果的である。   In addition, the surface hardness a of the conductor pattern layer and the surface hardness b of the dielectric layer are both set to be 68.6 MPa or more, thereby suppressing excessive movement and deformation of the conductor pattern layer and the dielectric layer. Thus, the laminate shape can be maintained. The effect is more effective as the number of layers increases.

さらに本発明の圧着積層体の製造方法は、導体パターン層と誘電体層とを重ねて複合シートを形成する工程と、複合シートを複数積層して、導体パターン層の非形成領域に対応する疎部及びそれ以外の領域に対応する密部からなる積層体を形成する工程と、積層体を積層方向に加圧し、導体パターン層及び誘電体層の一部を密部から疎部へ移動させることによって圧着積層体を形成する工程と、を有する圧着積層体の製造方法において、導体パターン層の硬さと誘電体層の硬さとを略等しく設定したことから、複合シート又は積層体を加圧する際、導体パターン層の非形成領域に対応する段差に起因して加圧力に大小が存在しても、導体パターン層及び誘電体層が加圧力の大きい密部から小さい疎部へ移動・変形し、導体パターン層の厚みによる段差が緩和されることによって、積層体全体の均一な加圧圧着が可能となり、焼成後を含めて層間剥離が発生することを効果的に抑制することができる。   Furthermore, the method for manufacturing a pressure-bonded laminate according to the present invention includes a step of forming a composite sheet by superimposing a conductor pattern layer and a dielectric layer, and laminating a plurality of composite sheets to correspond to a non-formation region of the conductor pattern layer. Forming a laminated body composed of dense portions corresponding to the portion and other regions, and pressing the laminated body in the laminating direction to move a part of the conductor pattern layer and the dielectric layer from the dense portion to the sparse portion. In the method of manufacturing a pressure-bonded laminate having a step of forming a pressure-bonded laminate, the hardness of the conductor pattern layer and the hardness of the dielectric layer are set to be approximately equal. Even if the applied pressure is large or small due to a step corresponding to the non-formation area of the conductive pattern layer, the conductive pattern layer and the dielectric layer move / deform from a dense portion where the applied pressure is large to a small sparse portion. For pattern layer thickness By step is alleviated that enables uniform applied pressure bonding of the laminate as a whole, delamination including after firing can be effectively prevented from occurring.

また、前記複合シートは、支持体上に形成され、且つ、該支持体とともに積層された後に支持体のみを剥離する工程を繰り返して積層体を形成することを特徴とする。   In addition, the composite sheet is formed on a support, and after being laminated together with the support, a laminate is formed by repeating a process of peeling only the support.

さらに、前記複合シートは、支持体上に形成され、且つ、該支持体から剥離された状態で積層されることを特徴とする。   Furthermore, the composite sheet is formed on a support and is laminated in a state of being peeled from the support.

また更に本発明の圧着積層体の製造方法によれば、導体パターン層と誘電体層とを積層して、導体パターン層の非形成領域に対応する疎部及びそれ以外の領域に対応する密部からなる積層体を形成する工程と、積層体を積層方向に加圧し、導体パターン層及び誘電体層の一部を密部から疎部へ移動させることによって圧着積層体を形成する工程と、を有する圧着積層体の製造方法において、導体パターン層の硬さと誘電体層の硬さとを略等しく設定したことから、積層体を加圧する際、導体パターン層の非形成領域に対応する段差に起因して加圧力に大小が存在しても、導体パターン層及び誘電体層が加圧力の大きい密部から小さい疎部へ移動・変形し、導体パターン層の厚みによる段差が緩和されることによって、積層体全体の均一な加圧圧着が可能となり、焼成後を含めて層間剥離が発生することを効果的に抑制することができる。   Furthermore, according to the method for manufacturing a pressure-bonded laminate of the present invention, the conductor pattern layer and the dielectric layer are laminated, and the sparse portion corresponding to the non-formation region of the conductor pattern layer and the dense portion corresponding to the other region. A step of forming a laminated body comprising: a step of pressurizing the laminated body in the laminating direction and forming a pressure-bonded laminated body by moving a part of the conductor pattern layer and the dielectric layer from the dense part to the sparse part. Since the hardness of the conductor pattern layer and the hardness of the dielectric layer are set to be approximately equal in the manufacturing method of the pressure-bonded laminate, the pressure is caused by a step corresponding to the non-formation region of the conductor pattern layer when the laminate is pressed. Even if the applied pressure is large or small, the conductive pattern layer and dielectric layer move and deform from the dense part where the applied pressure is large to the small sparse part, and the step due to the thickness of the conductive pattern layer is alleviated. Uniform pressure throughout the body Wear is possible, delamination including after firing can be effectively prevented from occurring.

以下、本発明を添付図面に基づいて詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

図3は、本発明の一実施形態に係る積層体を用いて形成された積層セラミックコンデンサ(積層電子部品)を表す断面図であり、積層セラミックコンデンサ1は、大略的に、絶縁層2と、内部電極(導体パターン層)3と、誘電体層4と、外部電極5とで構成されている。   FIG. 3 is a cross-sectional view showing a multilayer ceramic capacitor (multilayer electronic component) formed using the multilayer body according to one embodiment of the present invention. The multilayer ceramic capacitor 1 is roughly composed of an insulating layer 2, An internal electrode (conductor pattern layer) 3, a dielectric layer 4, and an external electrode 5 are included.

積層セラミックコンデンサ1は、内部電極3と所定の誘電率を有した誘電体層4とを交互に積層してなる圧着積層体1´の上下両主面に、誘電体層4と同一材料からなる絶縁層2を形成し、その両端部に内部電極3と電気的に接続される外部電極5を被着・形成した構造を有している。かかる積層セラミックコンデンサ1は、外部電極5を介して隣合う内部電極間3−3に所定の電圧を印加し、内部電極間3−3に配されている誘電体層4に所定の静電容量を形成することによってコンデンサとして機能する。   The multilayer ceramic capacitor 1 is made of the same material as that of the dielectric layer 4 on both upper and lower main surfaces of a pressure-bonded laminate 1 ′ obtained by alternately laminating internal electrodes 3 and dielectric layers 4 having a predetermined dielectric constant. The insulating layer 2 is formed, and an external electrode 5 electrically connected to the internal electrode 3 is attached and formed at both ends thereof. The multilayer ceramic capacitor 1 applies a predetermined voltage to the adjacent internal electrodes 3-3 through the external electrodes 5, and applies a predetermined capacitance to the dielectric layer 4 disposed between the internal electrodes 3-3. It functions as a capacitor by forming.

なお、誘電体層4や内部電極3の積層数は適宜設定すればよく、例えば30層〜600層に設定される。また、誘電体層4の材質や厚み、並びに内部電極3の対向面積などは、所望の静電容量に応じて適宜決定すればよい。   In addition, what is necessary is just to set suitably the lamination | stacking number of the dielectric material layer 4 and the internal electrode 3, for example, set to 30-600 layers. The material and thickness of the dielectric layer 4 and the facing area of the internal electrode 3 may be determined as appropriate according to the desired capacitance.

誘電体層4は、誘電体スラリーをドクターブレード法等で塗布し乾燥させることによって形成され、この誘電体スラリーは、誘電体材料、有機バインダ、有機溶剤、分散剤及び可塑剤などを混合してなる。   The dielectric layer 4 is formed by applying and drying a dielectric slurry by a doctor blade method or the like, and this dielectric slurry is made by mixing a dielectric material, an organic binder, an organic solvent, a dispersant, a plasticizer, and the like. Become.

誘電体材料は、一般的なセラミックコンデンサに用いられるものであれば特に限定されず、温度補償用材料や高誘電率系材料も用いられる。例えばチタン酸バリウム系、鉛含有ペロブスカイト材料であってもよい。   The dielectric material is not particularly limited as long as it is used for a general ceramic capacitor, and a temperature compensation material and a high dielectric constant material are also used. For example, a barium titanate-based lead-containing perovskite material may be used.

有機バインダは、特に限定されず、ポリビニルブチラール、エチルセルロース、アクリル系ポリマー、塩化ビニル系ポリマー、エステル系ポリマー、イミド系ポリマー、ウレタン系ポリマー等の通常の各種有機バインダから適宜選択すればよい。   The organic binder is not particularly limited, and may be appropriately selected from various ordinary organic binders such as polyvinyl butyral, ethyl cellulose, acrylic polymer, vinyl chloride polymer, ester polymer, imide polymer, and urethane polymer.

有機溶剤も特に限定されず、アセトン、メチルエチルケトン(MEK)、メチルイソブチルケトン(MIBK)、シクロヘキサノン等のケトン系溶剤、酢酸メチル、酢酸エチル、酢酸ブチル等のエステル系溶剤、メタノール、エタノール、イソプロパノール、α−テルピネオール等のアルコール系溶剤、ヘキサン、ベンゼン、トルエン、キシレン等の炭化水素系溶剤、グリコールジメチルエーテル、グリコールモノエチルエーテル、ジオキサン、テトラヒドロフラン等のエーテル系溶剤、酢酸、プロピオン酸、ヘキサン酸、イソノナン酸、オクチル酸等のカルボン酸系溶剤の各種溶剤から適宜選択すればよく、これらの溶剤は、2種類以上を混合して使用することもできる。   The organic solvent is not particularly limited, and ketone solvents such as acetone, methyl ethyl ketone (MEK), methyl isobutyl ketone (MIBK), cyclohexanone, ester solvents such as methyl acetate, ethyl acetate, butyl acetate, methanol, ethanol, isopropanol, α -Alcohol solvents such as terpineol, hydrocarbon solvents such as hexane, benzene, toluene, xylene, ether solvents such as glycol dimethyl ether, glycol monoethyl ether, dioxane, tetrahydrofuran, acetic acid, propionic acid, hexanoic acid, isononanoic acid, What is necessary is just to select suitably from the various solvents of carboxylic acid-type solvents, such as octylic acid, and these solvents can also be used in mixture of 2 or more types.

この誘電体層4の硬さは、誘電体スラリーにおける有機バインダ、分散剤及び可塑剤等の含有量を変えることで調整することができる。ここで、誘電体層4の硬さとは、加圧による外形変化の度合いを意味し、例えば、三角錐状をした圧子を極低荷重にて押込む押込み試験において、荷重及び押込み深さの関係を表した荷重変位曲線より得られる表面硬さを用いることができる。押込み試験に用いる測定装置としては、極低荷重にて圧子が押込まれることによってできる微小圧痕の深さを計測できるものであれば特に限定されないが(例えば超微小押し込み硬さ試験機、走査型プローブ顕微鏡など)、本実施形態では高変位分解能を有するエリオニクス社製のナノインデンテーションテスターを使用した。なお、誘電体層4の硬さは、乾燥した状態、即ち溶剤の残量が1%未満の状態で測定される。   The hardness of the dielectric layer 4 can be adjusted by changing the contents of the organic binder, dispersant, plasticizer, and the like in the dielectric slurry. Here, the hardness of the dielectric layer 4 means the degree of external change due to pressurization. For example, in the indentation test in which an indenter having a triangular pyramid shape is pushed at an extremely low load, the relationship between the load and the indentation depth. The surface hardness obtained from the load displacement curve representing can be used. The measuring device used for the indentation test is not particularly limited as long as it can measure the depth of the minute indentation that can be obtained by pushing the indenter at an extremely low load (for example, an ultra-small indentation hardness tester, a scanning device). In this embodiment, a nanoindentation tester manufactured by Elionix Co., Ltd. having high displacement resolution was used. The hardness of the dielectric layer 4 is measured in a dry state, that is, in a state where the remaining amount of the solvent is less than 1%.

誘電体層4の硬さbは、例えば68.6〜303.8MPaの範囲にすればよい。   The hardness b of the dielectric layer 4 may be in the range of 68.6 to 303.8 MPa, for example.

導体パターン層3は、この導電ペーストをスクリーン印刷や塗布法等で塗布し乾燥させることによって形成され、この導電ペーストは、導電材料、有機バインダ、有機溶剤、分散剤及び可塑剤などを混合してなる。   The conductive pattern layer 3 is formed by applying and drying this conductive paste by screen printing or a coating method, and this conductive paste is made by mixing a conductive material, an organic binder, an organic solvent, a dispersant, a plasticizer, and the like. Become.

導電材料は、上述の誘電体材料に適した電極材料を選択すればよく、ニッケル、銀、白金、パラジウム、金、銅等の各種導電性金属や合金からなる導電材、あるいは焼成後に上記の導電材となる各種酸化物、有機金属化合物等を用いればよい。例えば、Pb、Pt、Ag、Au等から選択された1種以上の貴金属またはその合金、またはNi、Cu等の卑金属から適宜選択すればよい。   As the conductive material, an electrode material suitable for the above-described dielectric material may be selected. Conductive materials made of various conductive metals and alloys such as nickel, silver, platinum, palladium, gold, copper, or the above-mentioned conductive materials after firing. Various oxides, organometallic compounds, and the like that are used as materials may be used. For example, what is necessary is just to select suitably from 1 or more types of noble metals selected from Pb, Pt, Ag, Au, etc., or its alloy, or base metals, such as Ni and Cu.

有機バインダは特に限定されず、ポリビニルブチラール、エチルセルロース、アクリル系ポリマー、塩化ビニル系ポリマー、エステル系ポリマー、イミド系ポリマー、ウレタン系ポリマー等の通常の各種有機バインダから適宜選択すればよいが、好ましくはポリビニルブチラールである。   The organic binder is not particularly limited, and may be appropriately selected from various ordinary organic binders such as polyvinyl butyral, ethyl cellulose, acrylic polymer, vinyl chloride polymer, ester polymer, imide polymer, and urethane polymer. Polyvinyl butyral.

有機溶剤もとくに限定されず、アセトン、メチルエチルケトン(MEK)、メチルイソブチルケトン(MIBK)、シクロヘキサノン等のケトン系溶剤、酢酸メチル、酢酸エチル、酢酸ブチル等のエステル系溶剤、メタノール、エタノール、イソプロパノール、α−テルピネオール等のアルコール系溶剤、ヘキサン、ベンゼン、トルエン、キシレン等の炭化水素系溶剤、グリコールジメチルエーテル、グリコールモノエチルエーテル、ジオキサン、テトラヒドロフラン等のエーテル系溶剤、酢酸、プロピオン酸、ヘキサン酸、イソノナン酸、オクチル酸等のカルボン酸系溶剤の各種溶剤から適宜選択すればよく、これらの溶剤は、2種類以上を混合して使用することもできる。   The organic solvent is not particularly limited, and ketone solvents such as acetone, methyl ethyl ketone (MEK), methyl isobutyl ketone (MIBK), cyclohexanone, ester solvents such as methyl acetate, ethyl acetate, butyl acetate, methanol, ethanol, isopropanol, α -Alcohol solvents such as terpineol, hydrocarbon solvents such as hexane, benzene, toluene, xylene, ether solvents such as glycol dimethyl ether, glycol monoethyl ether, dioxane, tetrahydrofuran, acetic acid, propionic acid, hexanoic acid, isononanoic acid, What is necessary is just to select suitably from the various solvents of carboxylic acid-type solvents, such as octylic acid, and these solvents can also be used in mixture of 2 or more types.

導体パターン層3の硬さは、誘電体層4と同様、導電ペーストにおける有機バインダ、分散剤及び可塑剤等の含有量を変えることで調整することができ、また、誘電体層4と同様の測定手法で表面硬さを測定すればよい。   The hardness of the conductor pattern layer 3 can be adjusted by changing the content of the organic binder, dispersant, plasticizer, etc. in the conductive paste, similar to the dielectric layer 4, and the same as the dielectric layer 4. What is necessary is just to measure surface hardness with a measuring method.

導体パターン層3の表面硬さaは、例えば68.6〜303.8MPaの範囲にすればよい。   What is necessary is just to make the surface hardness a of the conductor pattern layer 3 into the range of 68.6-303.8 MPa, for example.

ここで、導体パターン層3の硬さと誘電層4の硬さとは略等しくなるように設定されており、これによって、加圧する際、導体パターン層3の非形成領域に対応する段差に起因して加圧力に大小が存在しても、導体パターン層3及び誘電体層4が互いに他を拘束することなく加圧力の大きい部位から小さい部位へ移動・変形し、上述の段差が緩和されることによって、積層体1全体を均一に加圧圧着することが可能となる。   Here, the hardness of the conductor pattern layer 3 and the hardness of the dielectric layer 4 are set so as to be substantially equal to each other, and this causes a step corresponding to a non-formation region of the conductor pattern layer 3 when pressurizing. Even if there is a magnitude in the pressing force, the conductor pattern layer 3 and the dielectric layer 4 move / deform from a portion where the pressing force is large to a small portion without restraining each other, and the above-described step is alleviated. The entire laminate 1 can be uniformly pressure-bonded.

特に、導体パターン3の表面硬さa及び上述の誘電体層4の表面硬さbは、|a−b|≦98MPaの範囲に設定することが好ましく、導体パターン層3及び誘電体層4の上記移動・変形がより効果的に生じ、積層体1全体を均一に加圧圧着することが可能となる。   In particular, the surface hardness a of the conductor pattern 3 and the surface hardness b of the dielectric layer 4 are preferably set in a range of | a−b | ≦ 98 MPa. The above movement / deformation occurs more effectively, and the entire laminate 1 can be uniformly pressure-bonded.

外部電極5の材料は、特に限定されず、一般的に積層セラミックコンデンサに用いられるものを使用すればよい。   The material of the external electrode 5 is not particularly limited, and a material generally used for a multilayer ceramic capacitor may be used.

≪製造方法≫
以下、上述した積層セラミックコンデンサの製造方法について、図1乃至図3を用いて説明する。
≪Manufacturing method≫
Hereinafter, a method for manufacturing the above-described multilayer ceramic capacitor will be described with reference to FIGS.

ここで、図1は、本発明の一実施形態に係る積層体の製造方法を説明するための断面図であり、(a)は複合シートを形成する工程を表す図、(b)は複合シートを積層する工程を表す図、(c)は積層体を表す図である。図2は、本発明の一実施形態に係る積層体を加圧する工程を表す断面図である。図3は、本発明の一実施形態に係る積層体を用いて形成された積層セラミックコンデンサを表す断面図である。   Here, FIG. 1 is a cross-sectional view for explaining a method for producing a laminate according to an embodiment of the present invention, wherein (a) is a diagram showing a process of forming a composite sheet, and (b) is a composite sheet. The figure showing the process of laminating | stacking (c) is a figure showing a laminated body. FIG. 2 is a cross-sectional view illustrating a process of pressurizing the laminate according to the embodiment of the present invention. FIG. 3 is a cross-sectional view illustrating a multilayer ceramic capacitor formed using the multilayer body according to the embodiment of the present invention.

<工程1>
始めに、図1(a)に示すように、支持体6上に、上述の誘電体スラリーをドクターブレード法等で塗布し乾燥させることによって誘電体層4を形成し、誘電体層4上に上述の導電ペーストをスクリーン印刷や塗布法等で塗布し乾燥させて導体パターン層3を形成し、複合シート7とする。
<Step 1>
First, as shown in FIG. 1A, a dielectric layer 4 is formed on a support 6 by applying the above-mentioned dielectric slurry by a doctor blade method or the like and drying it. The above-mentioned conductive paste is applied by screen printing, a coating method, or the like and dried to form the conductive pattern layer 3 to obtain a composite sheet 7.

ここで、導体パターン層3の硬さと誘電体層4の硬さとが略等しくなるように、有機バインダ、分散剤及び可塑剤等の含有量が調整されている。   Here, the contents of the organic binder, the dispersant, the plasticizer, and the like are adjusted so that the hardness of the conductor pattern layer 3 and the hardness of the dielectric layer 4 are substantially equal.

なお、支持体6の材料としては、例えばポリエチレンテレフタレート、ポリエチレン−2,6−ナフタレート等のポリエステル類、ポリプロピレン等のポリオレフィン類、セルロース誘導体、ポリアミド、ポリカーボネート等のプラスチック等を挙げることができる。抗張力及び耐熱性に優れる点でポリエチレンテレフタレートが好ましい。   Examples of the material of the support 6 include polyesters such as polyethylene terephthalate and polyethylene-2,6-naphthalate, polyolefins such as polypropylene, plastics such as cellulose derivatives, polyamide, and polycarbonate. Polyethylene terephthalate is preferable in terms of excellent tensile strength and heat resistance.

<工程2>
次に、図1(b)に示すように、誘電体層4と同じ組成でできた絶縁層2上に、吸着板11を用いて複合シート7を支持体6とともに積層し、その後で支持体6のみを剥離する工程を複数回繰り返すことによって複合シート7を複数積層し、図1(c)に示すように、導体パターン層3の非形成領域に対応する疎部8及びそれ以外の領域に対応する密部9を有する積層体1を形成する。
<Process 2>
Next, as shown in FIG. 1B, a composite sheet 7 is laminated with a support 6 using an adsorption plate 11 on an insulating layer 2 made of the same composition as the dielectric layer 4, and then the support A plurality of composite sheets 7 are laminated by repeating the process of peeling only 6 a plurality of times, and as shown in FIG. 1 (c), the sparse part 8 corresponding to the non-formation region of the conductor pattern layer 3 and other regions The laminate 1 having the corresponding dense portion 9 is formed.

<工程3>
そして、図2に示すように、積層体1を積層方向に加圧し、導体パターン層3及び誘電体層4の一部を密部9から疎部8へ移動させることによって圧着積層体1´を形成する。
<Step 3>
Then, as shown in FIG. 2, the laminate 1 is pressed in the laminating direction, and a part of the conductor pattern layer 3 and the dielectric layer 4 is moved from the dense portion 9 to the sparse portion 8, so that the crimp laminate 1 ′ is formed. Form.

このように、積層体1(又は複合シート7)を加圧する際、導体パターン層3の非形成領域に対応する段差に起因して加圧力に大小が存在しても、導体パターン層3及び誘電体層4が加圧力の大きい密部9から小さい疎部8へ押し出されるように移動・変形し、導体パターン層3の厚みによる段差が緩和されることによって、積層体1全体の均一な加圧圧着が可能となる。また、このようにして形成された圧着積層体1´は、焼成後を含めて層間剥離の発生を効果的に抑制することができる。   In this way, when the laminate 1 (or the composite sheet 7) is pressed, even if the applied pressure is large or small due to a step corresponding to the non-formation region of the conductor pattern layer 3, the conductor pattern layer 3 and the dielectric The body layer 4 is moved and deformed so as to be pushed out from the dense portion 9 having a large applied pressure to the small sparse portion 8, and the step due to the thickness of the conductor pattern layer 3 is relaxed. Wearing is possible. In addition, the pressure-bonded laminate 1 ′ thus formed can effectively suppress the occurrence of delamination including after firing.

以上のようにして形成された圧着積層体1´は、個々のチップ型の積層セラミック素体に分離されて1340℃で焼成される。その後、内部電極両端部に電気的に接続して電気を取り出すための外部電極を形成することによって、図3に示すような積層セラミックコンデンサ1を得た。   The pressure-bonded laminate 1 ′ formed as described above is separated into individual chip-type multilayer ceramic bodies and fired at 1340 ° C. Then, the multilayer ceramic capacitor 1 as shown in FIG. 3 was obtained by forming the external electrode for taking out electricity by electrically connecting to both ends of the internal electrode.

まず、誘電体層4は、セラミックの誘電体粉末100重量部に対し、有機バインダとしてポリビニルブチラール(PVB)を9〜13重量部と、可塑剤としてフタル酸ジイソノニル(DINP)を1〜3重量部と、溶剤としてエタノールを120重量部と、を混合してなる誘電体スラリーを用意し、この誘電体スラリーを厚み3.0μmで成形乾燥して形成した。   First, dielectric layer 4 is composed of 9 to 13 parts by weight of polyvinyl butyral (PVB) as an organic binder and 1 to 3 parts by weight of diisononyl phthalate (DINP) as a plasticizer with respect to 100 parts by weight of ceramic dielectric powder. A dielectric slurry was prepared by mixing 120 parts by weight of ethanol as a solvent, and this dielectric slurry was formed and dried to a thickness of 3.0 μm.

次に、金属ニッケル粉末100重量部に対し、有機バインダとしてPVBを4.5〜7.5重量部、可塑剤としてDINPを0.5〜3重量部と、溶剤としてオクチル酸を90重量部と、を混合してなる導電ペーストを用意し、この導電ペーストを誘電体層4上に厚み1.7μmでスクリーン印刷法等により印刷乾燥して導体パターン層3とした。   Next, with respect to 100 parts by weight of the metallic nickel powder, 4.5 to 7.5 parts by weight of PVB as an organic binder, 0.5 to 3 parts by weight of DINP as a plasticizer, and 90 parts by weight of octylic acid as a solvent , And a conductive paste was printed and dried on the dielectric layer 4 with a thickness of 1.7 μm by a screen printing method or the like to obtain a conductor pattern layer 3.

これらの誘電体層4と内部電極3とを積層してなる複合シート7を、最外層となる絶縁層2上に順次3.92MPaの圧力で243層加圧積層した後、再び最外層の絶縁層2を積層して積層体1を形成した。そして、この積層体1全体を98MPaの圧力でプレスして圧着積層体1´を形成した。   The composite sheet 7 formed by laminating these dielectric layers 4 and the internal electrodes 3 is successively pressed and laminated at a pressure of 3.92 MPa on the insulating layer 2 which is the outermost layer, and then the outermost insulating layer is again formed. Layer 2 was laminated to form laminate 1. Then, the entire laminate 1 was pressed at a pressure of 98 MPa to form a press-bonded laminate 1 ′.

このようにして得られた圧着積層体1´について、段差の大きさと変形率を定量的に測定したものを表1に示す。

Figure 0004741252
Table 1 shows the results obtained by quantitatively measuring the size of the step and the deformation rate of the pressure-bonded laminate 1 ′ thus obtained.
Figure 0004741252

表1中において、「段差」とは、図4(a)に示すように、プレス後の圧着積層体1´において、最上層及び最下層に位置する導体パターン層3(又は誘電体層4)の密部9及び疎部8における段差L1及びL2の大きさを測定しそれらを加えた値を表すものであり、また、「変形率」とは、図4(a)及び(b)に示すように、平面形状150mmの圧着積層体1´の端部から20mm内側の部位における、圧着積層体1´の厚みT1に対する最上層に位置する内部電極の長手方向への変形量T2の割合(T1/T2×100)を表すものである。 In Table 1, “step” refers to the conductive pattern layer 3 (or dielectric layer 4) located in the uppermost layer and the lowermost layer in the press-bonded laminate 1 ′ after pressing, as shown in FIG. 4 represents a value obtained by measuring the magnitudes of the steps L1 and L2 in the dense portion 9 and the sparse portion 8 and adding them, and the “deformation rate” is shown in FIGS. 4 (a) and 4 (b). as, at the site of 20mm inward from the end of the crimp laminate 1 'of the planar shape 150 mm 2, the ratio of deformation amount T2 in the longitudinal direction of the internal electrode located on the outermost layer to the thickness T1 of the crimping laminate 1' ( T1 / T2 × 100).

これによれば、誘電体層4の硬さ及び導体パターン層3の硬さを68.6〜303.8MPaの範囲となるように調整すれば、積層後の積層セラミックコンデンサにおける段差が改善され、且つ、変形を抑制できることがわかる。特に、極低荷重の押込み試験により得られる導体パターン層3の表面硬さaと誘電体層4の表面硬さbとが|a−b|≦98MPa、好ましくは|a−b|≦29.4MPaとなるように調整すれば、より変形が抑えられ段差の少ない積層セラミックコンデンサが得られる。   According to this, if the hardness of the dielectric layer 4 and the hardness of the conductor pattern layer 3 are adjusted to be in the range of 68.6 to 303.8 MPa, the step in the laminated ceramic capacitor after lamination is improved. And it turns out that a deformation | transformation can be suppressed. In particular, the surface hardness a of the conductor pattern layer 3 and the surface hardness b of the dielectric layer 4 obtained by an indentation test with an extremely low load are | a−b | ≦ 98 MPa, preferably | a−b | ≦ 29. By adjusting the pressure to 4 MPa, a multilayer ceramic capacitor can be obtained in which deformation is suppressed and the level difference is small.

なお、表1中の誘電体層4及び導体パターン層3の極低荷重の押込み試験により得られる表面硬さが同じである実施例No.5の誘電体層4及び導体パターン層3はそれぞれ、セラミックの誘電体粉末100重量部に対し、ポリビニルブチラール(PVB)を11.5重量部と、可塑剤としてフタル酸ジイソノニル(DINP)を1.9重量部とを混合してなる誘電体スラリーを成形乾燥して誘電体層4と、金属ニッケル粉末100重量部に対し、PVBを6.5重量部、可塑剤としてのDINPを1.6重量部とを混合してなる導電ペーストを印刷乾燥した導体パターン層3である。   In addition, the surface hardness obtained by the indentation test of the very low load of the dielectric material layer 4 and the conductor pattern layer 3 in Table 1 is the same as Example No. The dielectric layer 4 and the conductive pattern layer 3 of 1 are respectively 11.5 parts by weight of polyvinyl butyral (PVB) and 1.1 parts of diisononyl phthalate (DINP) as a plasticizer with respect to 100 parts by weight of ceramic dielectric powder. A dielectric slurry formed by mixing 9 parts by weight is formed and dried to 6.5 parts by weight of PVB and 1.6 parts by weight of DINP as a plasticizer with respect to dielectric layer 4 and 100 parts by weight of metallic nickel powder. It is the conductor pattern layer 3 which printed and dried the electrically conductive paste formed by mixing a part.

そして、上述のようにして形成された圧着積層体1´は、個々のチップ型の積層セラミック素体に分離されて1340℃で焼成される。その後、内部電極両端部に電気的に接続して電気を取り出すための外部電極を形成することで積層セラミックコンデンサを得た。   The pressure-bonded laminate 1 ′ formed as described above is separated into individual chip-type multilayer ceramic bodies and fired at 1340 ° C. Then, the multilayer electrode capacitor was obtained by forming the external electrode for electrically connecting to both ends of the internal electrode and taking out electricity.

次に、以上のようにして形成された積層セラミックコンデンサ数十個について特性を調べた。なお、積層セラミックコンデンサとして上述の実施例No.5のものを用いた。   Next, the characteristics of several dozen ceramic capacitors formed as described above were examined. As the multilayer ceramic capacitor, the above-mentioned Example No. Five things were used.

その結果、本発明によれば、誘電体インクによる埋め込みを行わなくても、図7に示すような従来の製造方法である誘電体インクによる埋め込みを行った積層セラミックコンデンサと同様な電気的特性をもち、且つ、電極の厚みに起因する段差によって生じるデラミネーション等の構造欠陥は全く見られないことが分かった。   As a result, according to the present invention, the electrical characteristics similar to those of the multilayer ceramic capacitor embedded with the dielectric ink as shown in FIG. In addition, it was found that no structural defects such as delamination caused by steps due to the thickness of the electrode were observed.

なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。   In addition, this invention is not limited to the above-mentioned embodiment, A various change, improvement, etc. are possible in the range which does not deviate from the summary of this invention.

上述した実施形態においては、積層セラミックコンデンサを例にとって説明したが、その他の積層電子部品、すなわち配線基板、圧電部品、フィルタ、インダクタや抵抗体にも適用することができる。   In the above-described embodiments, the multilayer ceramic capacitor has been described as an example. However, the present invention can also be applied to other multilayer electronic components, that is, wiring boards, piezoelectric components, filters, inductors, and resistors.

また、上述の実施形態においては、複合シート7は支持体6とともに積層され、その後に支持体6のみを剥離するようにして積層体1を形成したが、これに代えて、図5に示すように、複合シート7を支持体6から剥離した状態で積層するようにしてもよい。   Moreover, in the above-mentioned embodiment, the composite sheet 7 was laminated | stacked with the support body 6, and after that, the laminated body 1 was formed so that only the support body 6 might be peeled, However, instead of this, as shown in FIG. In addition, the composite sheet 7 may be laminated in a state of being peeled from the support 6.

本発明の一実施形態に係る積層体の製造方法を説明するための断面図であり、(a)は複合シートを形成する工程を表す図、(b)は複合シートを積層する工程を表す図、(c)は積層体を表す図である。It is sectional drawing for demonstrating the manufacturing method of the laminated body which concerns on one Embodiment of this invention, (a) is a figure showing the process of forming a composite sheet, (b) is a figure showing the process of laminating | stacking a composite sheet. (C) is a figure showing a laminated body. 本発明の一実施形態に係る積層体を加圧する工程を表す断面図である。It is sectional drawing showing the process of pressing the laminated body which concerns on one Embodiment of this invention. 本発明の一実施形態に係る積層体を用いて形成された積層セラミックコンデンサを表す断面図である。It is sectional drawing showing the multilayer ceramic capacitor formed using the laminated body which concerns on one Embodiment of this invention. 本発明の一実施形態に係る圧着積層体を表す断面図であり、(a)はカット位置を示す図、(b)は段差及び変形率を表す図である。It is sectional drawing showing the crimping | bonding laminated body which concerns on one Embodiment of this invention, (a) is a figure which shows a cut position, (b) is a figure showing a level | step difference and a deformation rate. 本発明の他の実施形態に係る積層体の製造方法を説明するための断面図であり、(a)は複合シートを形成する工程を表す図、(b)は複合シートを支持体から剥離する工程を表す図、(c)は複合シートを積層して積層体を形成する工程を表す図である。It is sectional drawing for demonstrating the manufacturing method of the laminated body which concerns on other embodiment of this invention, (a) is a figure showing the process of forming a composite sheet, (b) peels a composite sheet from a support body. The figure showing a process, (c) is a figure showing the process of laminating | stacking a composite sheet and forming a laminated body. 従来の積層体の製造方法を説明するための断面図であり、(a)は電極付きシートを形成する工程を表す図、(b)は電極付きシートを積層して積層体を形成する工程を表す図である。It is sectional drawing for demonstrating the manufacturing method of the conventional laminated body, (a) is a figure showing the process of forming a sheet | seat with an electrode, (b) is the process of laminating | stacking a sheet | seat with an electrode and forming a laminated body. FIG. 従来の電極付きシートを表す断面図であり、特に、電極のすき間部に誘電体埋込インクを埋込んだものを示すものである。It is sectional drawing showing the conventional sheet | seat with an electrode, and shows what embedded the dielectric embedding ink in the clearance gap part of the electrode especially. 従来の電極付きシートを表す断面図であり、特に、乾燥により誘電体が凹むことを示すものである。It is sectional drawing showing the conventional sheet | seat with an electrode, and shows that a dielectric material dents by drying especially.

符号の説明Explanation of symbols

10・・・・・・・積層セラミックコンデンサ(電子部品)
1・・・・・・・・積層体
1´・・・・・・・圧着積層体
2・・・・・・・・絶縁層
3、13・・・・・内部電極(導体パターン層)
4、14・・・・・誘電体層
5・・・・・・・・外部電極
6、16・・・・・支持体
7・・・・・・・・複合シート
8・・・・・・・・疎部
9・・・・・・・・密部
11・・・・・・・吸着板
17・・・・・・・電極付きシート
18・・・・・・・誘電体埋込インク
10 ..... Multilayer ceramic capacitors (electronic parts)
DESCRIPTION OF SYMBOLS 1 ..... Laminated body 1 '..... Crimping laminated body 2 ...... Insulating layer 3, 13 ... Internal electrode (conductor pattern layer)
4, 14 ... Dielectric layer 5 ... External electrode 6, 16 ... Support 7 ... Composite sheet 8 ... ··· Sparse part 9 ······························································ 18

Claims (8)

導体パターン層と誘電体層とを重ねて成る複合シートにおいて、
前記導体パターン層の硬さおよび前記誘電体層の硬さの両方を、有機バインダ、分散剤および可塑剤の含有量の調整により、
前記導体パターン層の表面硬さaと前記誘電体層の表面硬さbとが|a−b|≦98MPaの関係式を満たすようにすることを特徴とする複合シート。
In the composite sheet composed of the conductor pattern layer and the dielectric layer,
Both hardness hardness and the dielectric layer of the conductor pattern layer, an organic binder, by adjusting the content of the dispersing agent and a plasticizer,
A composite sheet wherein the surface hardness a of the conductor pattern layer and the surface hardness b of the dielectric layer satisfy a relational expression of | a−b | ≦ 98 MPa .
前記導体パターン層の表面硬さa及び前記誘電体層の表面硬さbは、共に68.6MPa以上であることを特徴とする請求項1に記載の複合シート。 2. The composite sheet according to claim 1, wherein a surface hardness a of the conductor pattern layer and a surface hardness b of the dielectric layer are both 68.6 MPa or more. 導体パターン層と誘電体層とを多数積層してなる積層体において、
前記導体パターン層の硬さおよび前記誘電体層の硬さの両方を、有機バインダ、分散剤および可塑剤の含有量の調整により、
前記導体パターン層の表面硬さaと前記誘電体層の表面硬さbとが|a−b|≦98MPaの関係式を満たすようにすることを特徴とする積層体。
In a laminate formed by laminating a large number of conductor pattern layers and dielectric layers,
Both hardness hardness and the dielectric layer of the conductor pattern layer, an organic binder, by adjusting the content of the dispersing agent and a plasticizer,
A laminate having a surface hardness a of the conductor pattern layer and a surface hardness b of the dielectric layer satisfying a relational expression of | a−b | ≦ 98 MPa .
前記導体パターン層の表面硬さa及び前記誘電体層の表面硬さbは、共に68.6MPa以上であることを特徴とする請求項に記載の積層体。 The laminate according to claim 3 , wherein the surface hardness a of the conductor pattern layer and the surface hardness b of the dielectric layer are both 68.6 MPa or more. 請求項1に記載の複合シートを複数積層して、導体パターン層の非形成領域に対応する疎部及びそれ以外の領域に対応する密部からなる積層体を形成する工程と、
前記積層体を積層方向に加圧し、前記導体パターン層及び前記誘電体層の一部を前記密部から前記疎部へ移動させることによって圧着積層体を形成する工程と、を有する圧着積層体の製造方法。
A step of laminating a plurality of the composite sheets according to claim 1 to form a laminate comprising a sparse portion corresponding to a non-formation region of the conductor pattern layer and a dense portion corresponding to other regions;
Pressurizing the laminate in the laminating direction, and forming a crimp laminate by moving a part of the conductor pattern layer and the dielectric layer from the dense portion to the sparse portion. Production method.
前記複合シートは、支持体上に形成され、且つ、該支持体とともに積層された後に支持体のみを剥離する工程を繰り返して積層体を形成することを特徴とする請求項に記載の圧着積層体の製造方法。 6. The pressure-bonded laminate according to claim 5 , wherein the composite sheet is formed on a support, and after being laminated together with the support, a laminate is formed by repeating a process of peeling only the support. Body manufacturing method. 前記複合シートは、支持体上に形成され、且つ、該支持体から剥離された状態で積層されることを特徴とする請求項に記載の圧着積層体の製造方法。 The method for producing a pressure-bonded laminate according to claim 5 , wherein the composite sheet is formed on a support and laminated in a state of being peeled from the support. 導体パターン層と誘電体層とを積層して、前記導体パターン層の非形成領域に対応する疎部及びそれ以外の領域に対応する密部からなる請求項に記載の積層体を形成する工程
と、
前記積層体を積層方向に加圧し、前記導体パターン層及び前記誘電体層の一部を前記密部から前記疎部へ移動させることによって圧着積層体を形成する工程と、を有する圧着積層体の製造方法。
The process of forming the laminated body of Claim 3 which laminates | stacks a conductor pattern layer and a dielectric material layer, and consists of a sparse part corresponding to the non-formation area | region of the said conductor pattern layer, and a dense part corresponding to the other area | region. When,
Pressurizing the laminate in the laminating direction, and forming a crimp laminate by moving a part of the conductor pattern layer and the dielectric layer from the dense portion to the sparse portion. Production method.
JP2005021186A 2005-01-28 2005-01-28 COMPOSITE SHEET, LAMINATE, AND METHOD FOR PRODUCING COMPRESSED LAMINATE Expired - Fee Related JP4741252B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005021186A JP4741252B2 (en) 2005-01-28 2005-01-28 COMPOSITE SHEET, LAMINATE, AND METHOD FOR PRODUCING COMPRESSED LAMINATE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005021186A JP4741252B2 (en) 2005-01-28 2005-01-28 COMPOSITE SHEET, LAMINATE, AND METHOD FOR PRODUCING COMPRESSED LAMINATE

Publications (2)

Publication Number Publication Date
JP2006210674A JP2006210674A (en) 2006-08-10
JP4741252B2 true JP4741252B2 (en) 2011-08-03

Family

ID=36967168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005021186A Expired - Fee Related JP4741252B2 (en) 2005-01-28 2005-01-28 COMPOSITE SHEET, LAMINATE, AND METHOD FOR PRODUCING COMPRESSED LAMINATE

Country Status (1)

Country Link
JP (1) JP4741252B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7606330B2 (en) * 2020-11-25 2024-12-25 Tdk株式会社 Multilayer Electronic Components

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167537A (en) * 1994-12-14 1996-06-25 Murata Mfg Co Ltd Manufacture of layered ceramic electronic parts
JPH09139321A (en) * 1995-11-13 1997-05-27 Matsushita Electric Ind Co Ltd Ceramic green sheet and method for manufacturing ceramic electronic component using the same
JPH11144993A (en) * 1997-11-12 1999-05-28 Taiyo Yuden Co Ltd Manufacture of ceramics sheet
JP4508342B2 (en) * 2000-02-29 2010-07-21 京セラ株式会社 Multilayer electronic component and manufacturing method thereof
JP2002367859A (en) * 2001-06-12 2002-12-20 Taiyo Yuden Co Ltd Method for manufacturing multi-terminal lamination ceramic electronic component
JP4626742B2 (en) * 2004-03-05 2011-02-09 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component

Also Published As

Publication number Publication date
JP2006210674A (en) 2006-08-10

Similar Documents

Publication Publication Date Title
US7329976B2 (en) Laminated electronic component
CN102969154B (en) Ceramic electronic components and its manufacture method
TWI270092B (en) Stack capacitor and the manufacturing method thereof
US20140063684A1 (en) Conductive paste composition for external electrode, multilayered ceramic component including the same and manufacturing method thereof
JP2012253338A (en) Multilayer ceramic electronic component
JP2006332601A (en) Laminated electronic components
JP2017098524A (en) Multilayer ceramic electronic component and manufacturing method thereof
WO2013009712A2 (en) Sintering of high temperature conductive and resistive pastes onto temperature sensitive and atmospheric sensitive materials
JP2003068564A (en) Manufacturing method for laminated ceramic electronic component and laminated ceramic electronic component
CN103377823A (en) Multilayer ceramic electronic component and manufacturing method thereof
JP4688326B2 (en) Ceramic laminate and manufacturing method thereof
JP4359914B2 (en) Multilayer electronic component and manufacturing method thereof
JP2018113300A (en) Manufacturing method of multilayer electronic component
JP3944144B2 (en) Ceramic electronic component and method for manufacturing the same
JP4741252B2 (en) COMPOSITE SHEET, LAMINATE, AND METHOD FOR PRODUCING COMPRESSED LAMINATE
JP7312525B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2006128282A (en) Multilayer electronic component and manufacturing method thereof
JP4788752B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2003045740A (en) Laminated electronic components
JP2004179348A (en) Manufacturing method of ceramic laminate
JP4175284B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2003115416A (en) Conductive paste, method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component
JP2005101301A (en) Multilayer electronic component and manufacturing method thereof
JP3939281B2 (en) Electrode paste and method for manufacturing ceramic electronic component using the same
CN104620341B (en) Laminated ceramic capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110506

R150 Certificate of patent or registration of utility model

Ref document number: 4741252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees