Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4747569B2 - 固体電解コンデンサ内蔵基板の製造方法 - Google Patents
[go: Go Back, main page]

JP4747569B2 - 固体電解コンデンサ内蔵基板の製造方法 - Google Patents

固体電解コンデンサ内蔵基板の製造方法 Download PDF

Info

Publication number
JP4747569B2
JP4747569B2 JP2004352412A JP2004352412A JP4747569B2 JP 4747569 B2 JP4747569 B2 JP 4747569B2 JP 2004352412 A JP2004352412 A JP 2004352412A JP 2004352412 A JP2004352412 A JP 2004352412A JP 4747569 B2 JP4747569 B2 JP 4747569B2
Authority
JP
Japan
Prior art keywords
insulating layer
electrolytic capacitor
solid electrolytic
anode
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004352412A
Other languages
English (en)
Other versions
JP2006165152A (ja
Inventor
俊行 朝日
康博 菅谷
義之 山本
勝政 三木
雅昭 勝又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004352412A priority Critical patent/JP4747569B2/ja
Publication of JP2006165152A publication Critical patent/JP2006165152A/ja
Application granted granted Critical
Publication of JP4747569B2 publication Critical patent/JP4747569B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

電子機器のデジタル化に伴い電源の駆動周波数が上昇しているため、高周波領域までノイズを低減できる低等価直列インダクタンス(以下、低ESLとする)の固体電解コンデンサが求められている。
本発明は、この低ESLの固体電解コンデンサ及び、低ESLの固体電解コンデンサを内蔵した固体電解コンデンサ内蔵基板及びそれらの製造方法に関するものである。
従来、この種の固体電解コンデンサは、断面図17に示されるような構成をしていた。
図において、陽極箔1Aと陰極箔1Bとが水平方向に離間して配置され、貫通孔2A、貫通孔2Bに通された導電性ペースト3等により、陽極箔1Aと三端子コンデンサ陽極4A、陰極箔1Bと三端子コンデンサ陰極4Bとが電気的に接合されている。
このような構成により、固体電解コンデンサが構成されていた。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2003−158042号公報
しかしながら、このような従来の低ESLの固体電解コンデンサは、大容量に適さないことが問題となっていた。
すなわち、上記従来の構成においては、低ESLの実現のため陰極リード線の長さを短くすることを目的とし、陽極箔1Aと陰極箔1Bとを水平方向に離間して配置していた。そのため、三端子コンデンサ陽極4Aと三端子コンデンサ陰極4Bとを対向位置に存在させることができず、大容量化に適さない構造となっていた。
そこで本発明は、低ESLを保ったまま、コンデンサ陽極とコンデンサ陰極とを対向位置に配置する構造を実現し、低ESLのコンデンサの大容量化を目的とする。
そして、この目的を達成するために本発明は、配線パターンとなる金属箔の上に、未硬化の第2の絶縁層、固体電解コンデンサを順に積層し、次に、前記第2の絶縁層を硬化することで前記金属箔と、前記第2の絶縁層と、前記固体電解コンデンサとを一体化することで固体電解コンデンサ内蔵基板体を形成し、その後、この固体電解コンデンサ内蔵基板体に貫通孔を形成し、さらに、この貫通孔にスルーホール電極を形成して前記固体電解コンデンサ内の陽極あるいは陰極と電気接続し、その後、前記金属箔をパターニングして配線パターンを形成してなる固体電解コンデンサ内蔵基板の製造方法であって、前記固体電解コンデンサは、平面状の陽極と、この陽極上面に形成された誘電体被膜と、この誘電体被膜上面の一部に形成された第1の絶縁層と、この絶縁層外周の誘電体上面に形成された固体電解質層と、この固体電解質層上面に形成された陰極とを備え、前記第1の絶縁層部分には、この第1の絶縁層とその下側の前記誘電体被膜、前記陽極とを貫通する貫通孔を設け、前記絶縁層上面から前記陰極との間を隔てて、前記貫通孔の前記第1の絶縁層、前記誘電体被膜、前記陽極部分に達するスルーホール電極を設けたものである、固体電解コンデンサ内蔵基板の製造方法としたものである。
本発明の固体電解コンデンサは、中心に陽極を取り出すスルーホールを設けたため、高周波電流を相殺し、且つリード線の長さを実質上ゼロにすることができるため低ESLを保っており、その上で、コンデンサ陽極とコンデンサ陰極とを対向位置に設けることができるため、低ESLのコンデンサの大容量化を実現することができる。
(実施の形態1)
以下、本発明の実施の形態1における固体電解コンデンサについて図面を参照しながら説明する。
図1は本実施形態における固体電解コンデンサの断面図、図2は本実施形態における固体電解コンデンサの上面図である。
図1に示す平面状の陽極101には、少なくとも片面に多孔質部(図示せず)が形成されており、その表面に誘電体被膜102を形成する。そして、この誘電体被膜102の中央部に絶縁層103を形成し、この誘電体被膜102上の絶縁層103形成部を除いた部分に、固体電解質層104を形成する。次に固体電解質層104の表面に、陰極105を設けることで、固体電解コンデンサとして機能する。そして、この固体電解コンデンサの中心部には貫通孔109があり、この貫通孔109の内周面にはスルーホール電極106を陽極101と電気接続するように形成している。
ここで、陽極101が弁金属であれば、酸などのエッチングにより、容易に多孔質部(図示せず)を形成することができる。多孔質部(図示せず)を形成することで、固体電解コンデンサとして機能する面積を拡大し、容量の更なる拡大を図ることができる。あるいは、タンタル、ニオブ、チタンなどの粉末を陽極101の片面に多孔質の焼結膜として形成することもできる。また、陽極101として箔形状の材料を用いることで、固体電解コンデンサの薄型化を図ることができる。さらに、陽極101の片面に金、銀、銅、ニッケル、半田、スズ等をメッキ等の手段によって形成しておくことで、陽極101をスルーホール電極106や基板(図示せず)に実装しやすくなる。また、適度な厚みを持たせることで、取り扱い性・加工性を向上させることができる。
ここで、誘電体被膜102は、陽極101の表面を酸化することにより形成すると、薄く形成することができるため、容量の増加を図ることができる。
ここで、絶縁層103は、スルーホール電極106を、固体電解質層104及び陰極105から電気的に絶縁する機能を有する。この絶縁層103としては、樹脂または樹脂と補強材との混合物などを用いることができる。樹脂としては、フェノール樹脂、ポリイミド樹脂、エポキシ樹脂、シリコン樹脂等を用いることができ、補強材としては、シリカやアルミナ、水酸化アルミナの様なフィラ形状のものや、ガラスクロス、アラミド不織布といった構造体を用いることで強度の向上を図ることができる。また、絶縁層103の厚みを制御することで固体電解コンデンサの形状を安定・制御させることができ、厚みの精度よく固体電解コンデンサを形成することで、基板に対する内蔵の容易化を図ることができる。
なお、樹脂や補強材は、上記の種類に限定されない。
ここで、固体電解質層104は、誘電体被膜102の上に導電性高分子材料を用いて形成することができる。この固体電解質層104はポリピロール、ポリチオフェン、ポリアリニン等の機能性高分子層を化学重合や電解重合によって形成したり、硝酸マンガン溶液を含浸させて熱分解したりすることによって二酸化マンガン層を形成することができる。高い誘電率を持つので固体電解コンデンサとして有利である。
ここで、陰極105は、固体電解質層104の表面に、カーボン、銀ペーストまたは、金属箔などを用いて形成することができ、外部への電極取り出しを容易にしている。
ここで、スルーホール電極106は、陽極101を陰極105が形成されている面に図2のごとく電気的に引き出している。そうすることで、片面実装が可能となる上に、配線長を短くできることによる配線抵抗の低下を図ることができる。また、陽極101表面が酸化した場合にプリント基板(図示せず)への実装抵抗の上昇が懸念されるが、スルーホール電極106は陽極101の貫通孔109に形成されるため表面酸化の影響を受けず、このスルーホール電極106に低抵抗の金属を用いれば、低抵抗で陽極を実装することができる。さらに、このスルーホール電極106を固体電解コンデンサの中心部に形成しているため対称構造となっており、電圧変動などでコンデンサに流れる高周波電流が互いに打ち消し合い、実際に流れる電流量を減少させることができるため低ESLを実現できる。
なお、固体電解質層104は絶縁層103上に形成されていても、スルーホール電極106と絶縁されていればよい。
なお、陰極105は絶縁層103上に形成されていても、スルーホール電極106と絶縁されていればよい。
なお、スルーホール電極106はフィルドメッキされていてもよく、樹脂が充填されていてもよい。
(実施の形態2)
以下、本発明の実施の形態2における固体電解コンデンサについて図面を参照しながら説明する。
図3は本実施形態における固体電解コンデンサの断面図である。なお、実施の形態1の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。
図3において、実施の形態1と相違する点は、陽極101の片面ではなく、両面に誘電体被膜102、絶縁層103、固体電解質層104、陰極105をそれぞれ図3のごとく形成し、スルーホール電極106が2層の絶縁層103を貫通している点である。なお、スルーホール電極106は実施の形態1と同様に陽極101と電気的に接続されている。
この構成により、小さな体積で2倍の容量を得ることができる。
(実施の形態3)
以下、本発明の実施の形態3における固体電解コンデンサについて図面を参照しながら説明する。
図4は本実施形態における固体電解コンデンサの断面図、図6は本実施形態におけるアレイ状固体電解コンデンサの上面図である。なお、実施の形態1の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。
図4において、実施の形態1と相違する点は、切断面用絶縁層103Aを設けた点である。
例えば図6のようなアレイ状の固体電解コンデンサを切断して、一つずつの固体電解コンデンサにする場合、切断面の歪みにより固体電解質層104と陽極101とが接触してしまうことがある。
しかし、この構成により、切断面用絶縁層103A部で切断すれば、切断面に歪みが生じても切断面には固体電解質層104が存在しないため、固体電解質層104と陽極101との接触を防ぐことができる。
(実施の形態4)
以下、本発明の実施の形態4における固体電解コンデンサについて図面を参照しながら説明する。
図5は本実施形態における固体電解コンデンサの断面図である。なお、実施の形態1の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。
図5において、実施の形態1と相違する点は、陽極101の多孔質部(図示せず)が設けられていない面に、陽極101と電気的に接続しているメッキ層107を設けた点である。メッキ層107には、金、銀、銅、半田、ニッケル、スズから選ばれる一つ以上の材料から形成されることが望ましい。
この構成により、スルーホール電極106と陽極101との電気接続が容易となる。
なお、メッキ層107の材料は以上のものに限定しない。
(実施の形態5)
以下、本発明の実施の形態5における固体電解コンデンサについて図面を参照しながら説明する。
図7は本実施形態における固体電解コンデンサの断面図、図8は本実施形態における固体電解コンデンサの上面図である。なお、実施の形態4の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。
図7、図8において、実施の形態4と相違する点は、図8に示すように貫通孔109中心部に対して対称位置に複数の貫通孔109Aを設け、その内周に図7のごとく第2のスルーホール108と、第2のスルーホール用絶縁層103Bを設けた点である。ここで第2のスルーホール108は陰極105と電気接続されており、第2のスルーホール用絶縁層103Bは第2のスルーホール108と固体電解質層104、誘電体被膜102、陽極101とを絶縁する役目を果たしている。
この構成により、陽極101側からの陰極105の電気引き出しを可能としている。
(実施の形態6)
以下、本発明の実施の形態6における固体電解コンデンサについて図面を参照しながら説明する。
図9は本実施形態における固体電解コンデンサの断面図である。なお、実施の形態4の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。
図9において、実施の形態4と相違する点は、メッキ層107を覆う形で外部絶縁層103Cを形成し、絶縁層103から外部絶縁層103Cを貫通するようにスルーホール電極106が形成されている点である。
この構成により、物理的な強度が上がるため、コンデンサの取り扱いが向上するとともに、湿度や物理的な接触による影響を低減することができる。
(実施の形態7)
以下、本発明の実施の形態7における固体電解コンデンサ内蔵基板について図面を参照しながら説明する。
図11は本実施形態における固体電解コンデンサ内蔵基板の断面図である。なお、実施の形態6の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。
図11において、実施の形態6と相違する点は、絶縁層103とスルーホール電極106との間に第2の絶縁層110Aと、外部絶縁層103Cの代わりに第2の絶縁層110Bと、陰極105の上面に導電性材料112と、さらにその導電性材料112の上面や第2の絶縁層110Bの表面に配線パターン111を形成した点である。
ここで、第2の絶縁層110A、第2の絶縁層110Bとしては、一般に、プリント配線基板に用いられる樹脂およびその混合物を用いることができる。例えば、フェノール樹脂、ポリイミド樹脂、エポキシ樹脂、シリコン樹脂や、補強剤としてフィラや、ガラスクロス、アラミド不織布等を含む樹脂混合物を用いることができる。絶縁層103と同じ材料を用いた場合、熱膨張などが同じであり、信頼性が向上する。
ここで、配線パターン111は、電気伝導性を有する物質からなり、例えば、金属箔や導電性樹脂組成物、金属板を加工したリードフレームを用いることができる。金属箔やリードフレームを用いることにより、エッチング等により微細な配線パターンの形成も可能となる。また、金属箔においては、離型フィルムを用いた転写などによる配線パターンの作成も可能となる。特に銅箔は値段も安く、電気伝導性も高いため好ましい。また、離型フィルム上に配線パターンを形成することにより、電気抵抗の低い、厚みのある金属を使用できる。また、エッチングによる微細パターン化や打ち抜き加工などの簡易な製造法を使うことができる。また、これらの配線パターン111は表面にメッキ処理をすることにより、耐食性や電気伝導性を向上させることができる。また、配線パターン111の第2の絶縁層110Bとの接触面を粗化することで、第2の絶縁層110Bとの接着性を向上させることができる。配線パターン111は、表層側に半導体や電子部品を実装することも可能である。
固体電解コンデンサ200Aは、陰極105によって、導電性材料112を解し、配線パターン111に実装されている。導電性材料112としては、銀ペーストなどの導電性接着剤や、半田などを用いることができる。また、超音波接合による実装であってもよい。
スルーホール電極106は、第2の絶縁層110Aから第2の絶縁層110Bを貫通しており、陰極105が形成されている面、及びその対面に陽極101を電気的に引き出しており、実施の形態1と同様に低ESLを実現できる。また、スルーホール電極106は配線パターン111の一部と接続していてもよい。
このような構成により、本発明の固体電解コンデンサを第2の絶縁層110A、第2の絶縁層110B、及び配線パターン111を有する回路基板に内蔵している。
(実施の形態8)
以下、本発明の実施の形態8における固体電解コンデンサ内蔵基板について図面を参照しながら説明する。
図12は本実施形態における固体電解コンデンサ内蔵基板の断面図である。なお、実施の形態7の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。
図12において、実施の形態7と相違する点は、実施の形態7で用いた図11における第2の絶縁層110B部に、第3のスルーホール電極113を設けた点である。
このような構成により、配線パターン111の回路設計を容易に行うことができる。
なお、第3のスルーホール電極113は配線パターン111の一部と接続していてもよい。
なお、この第3のスルーホール電極113はスルーホール以外にインナービアを用いてもよい。
なお、固体電解コンデンサ200Aは導電性材料112として、ビアペーストによる接続でも配線パターン111に実装することができる。
(実施の形態9)
以下、本発明の実施の形態9における固体電解コンデンサ内蔵基板について図面を参照しながら説明する。
図13は本実施形態における固体電解コンデンサ内蔵基板の断面図である。なお、実施の形態8、及び実施の形態5の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。
図13において、実施の形態8と相違する点は、導電性材料(図12の112)を用いずに、陰極105と第2のスルーホール電極108とを電気接続させた点である。
このような構成により、導電性材料(図12の112)による実装を行わずに固体電解コンデンサ200Bと配線パターン111とを電気接続することが可能となる。
(実施の形態10)
以下、本発明の実施の形態10における固体電解コンデンサ内蔵基板について図面を参照しながら説明する。
図14は本実施形態における固体電解コンデンサ内蔵基板の断面図である。なお、実施の形態5の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。
図14において、実施の形態5と相違する点は、実施の形態5に記載の固体電解コンデンサ200Bに第2の絶縁層110及び配線パターン111を多層配線板状に形成し、第2の絶縁層110には第3のスルーホール電極113を設けた点である。
このような多層配線板状構造にすることにより、より複雑な回路を形成することができる。
なお、固体電解コンデンサ200Bは、第2の絶縁層110において、どの層にあってもよい。
(実施の形態11)
以下、本発明の実施の形態11における固体電解コンデンサ内蔵基板について図面を参照しながら説明する。
図15は本実施形態における固体電解コンデンサ内蔵基板の断面図である。なお、実施の形態5の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。
図15において、実施の形態5と相違する点は、実施の形態5に記載の固体電解コンデンサ200Bに第2の絶縁層110及び配線パターン111を多層配線板状に形成し、いくつかの配線パターン111に電気接続するインナービア114を形成した点である。
このような多層配線板状構造にすることにより、より複雑な回路を形成することができ、さらに、このインナービア114を用いることで、より複雑な回路を形成することができる。
なお、固体電解コンデンサは、第2の絶縁層110において、どの層にあってもよい。
(実施の形態12)
以下、実施の形態12記載の固体電解コンデンサの製造方法について図面を参照しながら説明する。
図10(a)〜(h)は本発明の実施の形態12記載の固体電解コンデンサの製造方法を示す断面工程図である。なお、実施の形態1の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。
(a)まず、陽極101表面に多孔質部(図示せず)を形成する。形成方法としては酸などによるエッチングを用いてもよいし、また、溶剤中に陽極101を浸漬し、電界をかけてもよい。
(b)次に、陽極101の一表面に誘電体被膜102を酸化処理などによって形成する。弁金属の場合においては、この酸化による誘電体被膜102の形成は(a)の工程によって自然にできる。
(c)さらに、誘電体被膜102の中央部に絶縁層103を形成する。絶縁層103は、樹脂の塗布やディスペンス、印刷、シートの積層、露光、現像によるパターニングなどによって形成できる。なお、この貫通孔109は陽極101側から形成しても絶縁層103側から形成してもかまわないが、陽極101側からであると、その形成によって絶縁層103の端が貫通孔109にかぶさるということが無いため、スルーホール電極106と陽極101との電気的接合性が良いというメリットがある。一方、貫通孔109を絶縁層103側からの形成であると、上面から位置を確認して作業を行いやすいというメリットを持つ。
(d)そして、絶縁層103形成部を除く誘電体被膜102の上面に固体電解質層104を形成する。固体電解質層104は重合法を用いて形成することができ、多孔質状態となった誘電体被膜102の表面に対して化学重合法を用いて、機能性高分子の核付けを行った後、電解重合法によって導電性高分子であるポリチオフェンの層を形成することができる。この方法によれば多孔質部の深部まで固体電解質層104を形成することができるために固体電解コンデンサの容量を大きくすることができる。
(e)その後、固体電解質層104の上に陰極105を、例えばカーボンペースト、銀ペースト、ニッケルペーストなどの印刷や、金属の蒸着または、金属箔の積層などにより形成することができる。
(f)そして、陰極105、絶縁層103、誘電体被膜102、陽極101を貫通する貫通孔109を形成する。貫通孔109の形成は、ドリル加工や、レーザ加工、パンチ加工といった方法を用いることができる。
(g)さらに、貫通孔109にスルーホール電極106を形成する。形成方法として、無電解メッキ後、電解メッキを行えば、抵抗値を低くすることができる。また、貫通孔109の内壁はデスミア処理などをすることによって接続信頼性が向上する。本実施の形態においては、陰極105を電解メッキの給電部としても利用している。
(h)その後、スルーホール電極106と陰極105とを分離する。方法としてはレジスト形成−露光−現像−エッチングといった配線パターン形成の工程を利用することができる。
この製造方法により、実施の形態12に記載の固体電解コンデンサを製造することができる。
(実施の形態13)
以下、実施の形態13記載の固体電解コンデンサ内蔵基板の製造方法について図面を参照しながら説明する。
図16(a)〜(e)は本発明の実施の形態13記載の固体電解コンデンサ内蔵基板の製造方法を示す断面工程図である。なお、実施の形態9の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。なお、実施の形態12で示した工程については、その説明を省略する。
(a)まず、金属箔の配線パターン111Aの上面に未硬化の第2の絶縁層110C、さらにその上面に固体電解コンデンサ200B、さらにその上面に未硬化の第2の絶縁層110D、さらにその上に金属箔の配線パターン111Bを位置あわせして積層する。
(b)次に、加熱あるいは加圧により、第2の絶縁層110C、第2の絶縁層110Dを硬化させ、一体に成型する。加圧方法としては、ラミネータやプレス機を用いることができる。
(c)そして、配線パターン111A、配線パターン111B間を貫通する貫通孔109、109Aを図16(c)のごとく形成する。なお、この貫通孔109は配線パターン111A側から形成しても配線パターン111B側から形成してもかまわないが、配線パターン111A側からであると、その形成によって絶縁層103の端が貫通孔109にかぶさるということが無いため、スルーホール電極106と陽極101との電気的接合性が良いというメリットがある。一方、貫通孔109を配線パターン111B側からの形成であると、上面から位置を確認して作業を行いやすいというメリットを持つ。
(d)さらに、貫通孔109にスルーホール電極106、貫通孔109Aに第2のスルーホール電極108を形成する。本実施の形態においては、配線パターン111A、配線パターン111Bを電解メッキの給電部としても利用している。
(e)配線パターン111A、配線パターン111Bをパターニングする。方法としては、レジスト形成−露光−現像−エッチングの工程を利用することができる。
この製造方法により、実施の形態13に記載の固体電解コンデンサを製造することができる。
本発明の固体電解コンデンサは、低ESLと大容量の両立を可能にするという効果を有し、ノイズ対策を有する回路または、回路基板として有用である。特に、高周波ノイズを発生するスイッチング電源周辺部、高速動作するLSIなどに用いることができ、インターポーザ基板としても応用できる。
本発明の実施の形態1における固体電解コンデンサの断面図 本発明の実施の形態1における固体電解コンデンサの上面図 本発明の実施の形態2における固体電解コンデンサの断面図 本発明の実施の形態3における固体電解コンデンサの断面図 本発明の実施の形態4における固体電解コンデンサの断面図 本発明の実施の形態3及び実施の形態4における固体電解コンデンサの上面図 本発明の実施の形態5における固体電解コンデンサの断面図 本発明の実施の形態5における固体電解コンデンサの上面図 本発明の実施の形態6における固体電解コンデンサの断面図 (a)〜(h)は本発明の実施の形態12における固体電解コンデンサの製造方法を示す断面工程 本発明の実施の形態7における固体電解コンデンサの断面図 本発明の実施の形態8における固体電解コンデンサの断面図 本発明の実施の形態9における固体電解コンデンサの断面図 本発明の実施の形態10における固体電解コンデンサの断面図 本発明の実施の形態11における固体電解コンデンサの断面図 (a)〜(e)本発明の実施の形態13における固体電解コンデンサの製造方法を示す断面工程 従来の固体電解コンデンサの断面図
101 陽極
102 誘電体被膜
103 絶縁層
103A 切断面用絶縁層
103B 第2のスルーホール用絶縁層
103C 外部絶縁層
104 固体電解質層
105 陰極
106 スルーホール電極
107 メッキ層
108 第2のスルーホール
109 貫通孔
109A 貫通孔
110 第2の絶縁層
110A 第2の絶縁層
110B 第2の絶縁層
110C 第2の絶縁層
110D 第2の絶縁層
111 配線パターン
111A 配線パターン
111B 配線パターン
112 導電性材料
113 第3のスルーホール電極
114 インナービア
200A 固体電解コンデンサ
200B 固体電解コンデンサ

Claims (3)

  1. 配線パターンとなる金属箔の上に、未硬化の第2の絶縁層、固体電解コンデンサを順に積層し、次に、前記第2の絶縁層を硬化することで前記金属箔と、前記第2の絶縁層と、前記固体電解コンデンサとを一体化することで固体電解コンデンサ内蔵基板体を形成し、その後、この固体電解コンデンサ内蔵基板体に貫通孔を形成し、さらに、この貫通孔にスルーホール電極を形成して前記固体電解コンデンサ内の陽極あるいは陰極と電気接続し、その後、前記金属箔をパターニングして配線パターンを形成してなる固体電解コンデンサ内蔵基板の製造方法であって、
    前記固体電解コンデンサは、平面状の陽極と、この陽極上面に形成された誘電体被膜と、この誘電体被膜上面の一部に形成された第1の絶縁層と、この絶縁層外周の誘電体上面に形成された固体電解質層と、この固体電解質層上面に形成された陰極とを備え、前記第1の絶縁層部分には、この第1の絶縁層とその下側の前記誘電体被膜、前記陽極とを貫通する貫通孔を設け、前記絶縁層上面から前記陰極との間を隔てて、前記貫通孔の前記第1の絶縁層、前記誘電体被膜、前記陽極部分に達するスルーホール電極を設けたものである、固体電解コンデンサ内蔵基板の製造方法。
  2. 配線パターンとなる金属箔の上に、未硬化の第2の絶縁層、固体電解コンデンサを順に積層し、次に、前記第2の絶縁層を硬化することで前記金属箔と、前記第2の絶縁層と、前記固体電解コンデンサとを一体化することで固体電解コンデンサ内蔵基板体を形成し、その後、この固体電解コンデンサ内蔵基板体に貫通孔を形成し、さらに、この貫通孔にスルーホール電極を形成して前記固体電解コンデンサ内の陽極あるいは陰極と電気接続し、その後、前記金属箔をパターニングして配線パターンを形成してなる固体電解コンデンサ内蔵基板の製造方法であって、
    前記固体電解コンデンサは、平面状の陽極と、この陽極上面に形成された誘電体被膜と、この誘電体被膜上面の一部に形成された第1の絶縁層と、この絶縁層外周の誘電体上面に形成された固体電解質層と、この固体電解質層上面に形成された陰極とを備え、前記第1の絶縁層部分には、この第1の絶縁層とその下側の前記誘電体被膜、前記陽極とを貫通する貫通孔を設け、前記絶縁層上面から前記陰極との間を隔てて、前記貫通孔の前記第1の絶縁層、前記誘電体被膜、前記陽極部分に達するスルーホール電極を設け、さらに前記絶縁層が前記誘電体被膜上面の略中心部に形成されたものである、固体電解コンデンサ内蔵基板の製造方法。
  3. 配線パターンとなる金属箔の上に、未硬化の第2の絶縁層、固体電解コンデンサを順に積層し、次に、前記第2の絶縁層を硬化することで前記金属箔と、前記第2の絶縁層と、前記固体電解コンデンサとを一体化することで固体電解コンデンサ内蔵基板体を形成し、その後、この固体電解コンデンサ内蔵基板体に貫通孔を形成し、さらに、この貫通孔にスルーホール電極を形成して前記固体電解コンデンサ内の陽極あるいは陰極と電気接続し、その後、前記金属箔をパターニングして配線パターンを形成してなる固体電解コンデンサ内蔵基板の製造方法であって、
    前記固体電解コンデンサは、平面状の陽極と、この陽極上面に形成された誘電体被膜と、この誘電体被膜上面の一部に形成された第1の絶縁層と、この絶縁層外周の誘電体上面に形成された固体電解質層と、この固体電解質層上面に形成された陰極とを備え、前記第1の絶縁層部分には、この第1の絶縁層とその下側の前記誘電体被膜、前記陽極とを貫通する貫通孔を設け、前記絶縁層上面から前記陰極との間を隔てて、前記貫通孔の前記第1の絶縁層、前記誘電体被膜、前記陽極部分に達するスルーホール電極を設け、さらに前記陰極と前記陽極とが略平行に設けられたものである、固体電解コンデンサ内蔵基板の製造方法。
JP2004352412A 2004-12-06 2004-12-06 固体電解コンデンサ内蔵基板の製造方法 Expired - Fee Related JP4747569B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004352412A JP4747569B2 (ja) 2004-12-06 2004-12-06 固体電解コンデンサ内蔵基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004352412A JP4747569B2 (ja) 2004-12-06 2004-12-06 固体電解コンデンサ内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006165152A JP2006165152A (ja) 2006-06-22
JP4747569B2 true JP4747569B2 (ja) 2011-08-17

Family

ID=36666834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004352412A Expired - Fee Related JP4747569B2 (ja) 2004-12-06 2004-12-06 固体電解コンデンサ内蔵基板の製造方法

Country Status (1)

Country Link
JP (1) JP4747569B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899775B2 (ja) * 2006-10-13 2012-03-21 パナソニック株式会社 固体電解コンデンサの製造方法と固体電解コンデンサ内蔵基板の製造方法
JP5003226B2 (ja) * 2007-03-20 2012-08-15 日本電気株式会社 電解コンデンサシート及び配線基板、並びに、それらの製造方法
JP4985136B2 (ja) * 2007-06-19 2012-07-25 パナソニック株式会社 固体電解コンデンサ、固体電解コンデンサ内蔵基板およびそれらの製造方法
JP7180561B2 (ja) * 2019-03-29 2022-11-30 株式会社村田製作所 コンデンサアレイ、及び、複合電子部品
WO2023276695A1 (ja) * 2021-06-29 2023-01-05 株式会社村田製作所 固体電解コンデンサ及び固体電解コンデンサの製造方法
WO2023054059A1 (ja) 2021-09-29 2023-04-06 株式会社村田製作所 コンデンサ素子、モジュール及び半導体複合装置
CN118043919A (zh) * 2021-09-29 2024-05-14 株式会社村田制作所 电容器元件、模块以及半导体复合装置
CN119768882A (zh) * 2023-02-28 2025-04-04 株式会社村田制作所 电容器阵列

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289470A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 固体電解コンデンサ及びその製造方法
JP2003124067A (ja) * 2001-10-19 2003-04-25 Matsushita Electric Ind Co Ltd 固体電解コンデンサ
JP2004221176A (ja) * 2003-01-10 2004-08-05 Matsushita Electric Ind Co Ltd 固体電解コンデンサ内蔵配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2006165152A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
CN100431074C (zh) 电容器和电容器内置电路基板及其制造方法
EP2313900B1 (en) Substrate with embedded patterned capacitance
JP2001307955A (ja) 固体電解コンデンサ
JP2001332445A (ja) コンデンサ
JP4935139B2 (ja) 多層プリント配線板
JP2005197586A (ja) キャパシタの製造方法、キャパシタ内蔵基板の製造方法、キャパシタ、およびキャパシタ内蔵基板
JP4747569B2 (ja) 固体電解コンデンサ内蔵基板の製造方法
JP4354227B2 (ja) 固体電解コンデンサ
US6775125B2 (en) Solid electrolytic capacitor and method of manufacturing the capacitor
JP4149891B2 (ja) コンデンサとコンデンサ内蔵回路基板、ならびにそれらの製造方法
JP2002299161A (ja) 複合電子部品
JP4899775B2 (ja) 固体電解コンデンサの製造方法と固体電解コンデンサ内蔵基板の製造方法
WO2015028716A1 (en) Method for manufacturing a flexible circuit board and a flexible circuit board
JP2002237431A (ja) 固体電解コンデンサ及びその製造方法
JP2002289470A (ja) 固体電解コンデンサ及びその製造方法
JP2007281111A (ja) 固体電解コンデンサおよび固体電解コンデンサ内蔵基板と、それらの製造方法
JP2002353073A (ja) 回路モジュール
JP4599653B2 (ja) シートコンデンサ
JP4337423B2 (ja) 回路モジュール
JP4831240B2 (ja) シートコンデンサの製造方法
JP5003226B2 (ja) 電解コンデンサシート及び配線基板、並びに、それらの製造方法
JP2003297702A (ja) 固体電解コンデンサ及びその製造方法
JP2002299160A (ja) 複合電子部品
JP2007073787A (ja) 固体電解コンデンサ内蔵回路基板とその製造方法
JP2008130870A (ja) 回路基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071121

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071212

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110502

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees