JP4763248B2 - 画像表示装置 - Google Patents

Description

本発明は、光検出手段を有する画像表示装置に関する。

以下に図２１を用いて従来の技術に関して説明する。
始めに従来例の構造について説明する。

図２１は、従来の光検出手段を有する液晶ディスプレイの構成図である。各画素は、液晶素子２０１、記憶容量２０２、画素スイッチ２０３から構成されており、記憶容量２０２の一端は定電圧線２０４に、他端は画素スイッチ２０３の一端に接続されている。また画素スイッチ２０３の他端は信号線２０６に接続され、ゲートはゲート線２０５に接続されている。

ここまでは通常の液晶ディスプレイの構成であるが、この従来例では更に、光検出用ＴＦＴ（Thin-Film-Transistor）２０７、光信号電荷容量２０８、走査スイッチ２０９からなる光検出素子２１１が設けられている。ここで、光検出用ＴＦＴ２０７のゲートは定電圧線２０４に接続され、光検出用ＴＦＴ２０７の一端は走査スイッチ２０９に接続されると共に光信号電荷容量２０８を介して定電圧線２０４に接続されている。走査スイッチ２０９の他端は、光信号出力線２１０に接続され、ゲートはゲート線２０５に接続されている。光信号出力線２１０の他端は、帰還容量２１３とリセットスイッチ２１４、差動増幅器２１２で構成された積分器に入力される。

次に、この従来例の動作について述べる。
信号線２０６を介して入力された信号電圧が、ゲート線２０５によって走査された画素内の記憶容量２０２に書込まれ、液晶素子２０１は信号電圧に応じた光学特性を示すことによって画像を表示する点に関しては、通常の液晶ディスプレイの動作と同様である。

ここで、この従来例ではゲート線２０５の走査によって、光信号電荷容量２０８が同時に走査され、光信号電荷容量２０８に蓄えられていた光信号電荷が光信号出力線２１０を介して積分器に入力される。積分器は、光信号電荷容量２０８に蓄えられていた信号電荷をバッファリングして電圧Ｖｏｕｔとして出力する。上記の動作によって従来例は、表示信号を画像表示するのみならず、ディスプレイ上に入射した光学画像を電気的信号として出力することが可能である（例えば、非特許文献１参照）。

２００３エス・アイ・ディー ダイジェスト・オブ・テクニカルペ−パーズ、ｐｐ.１４９４−１４９７（2003 SID Digest of Technical Papers, pp.1494-1497）

前述の従来技術においては、１画面分の光学画像を取り込むためには、ゲート線２０５を一通り走査する必要があった。しかしながらゲート線２０５は表示画面全面に配線されており、高速走査には適していない。このため、光学画像の取り込みには、基本的に１フレームの時間が必要であった。このとき、表示画面には常時画像が表示されているため、表示画像と取り込まれる光学画像との間には、必ずクロストークが生じてしまうという問題があった。これは特にタッチパネルのような点状の画像入力に対しては入力障害となってしまう。

本発明の代表的手段の一例を示せば次の通りである。即ち、本発明に係る画像表示装置は、表示信号によって制御される表示輝度変調手段を有する複数の画素と、前記複数の画素が配列された表示部と、前記表示部内に複数の光検出手段とを具備する画像表示装置であって、
前記光検出手段は、それぞれ入射光を信号電荷に変換する光センス手段と、前記信号電荷をリセットする信号電荷リセット手段と、前記信号電荷を検出して出力インピーダンスを変調する出力インピーダンス変調手段とを有し、
複数個の前記光検出手段の各出力インピーダンス変調手段はゲートに前記信号電荷が入力され、ドレインとソース端子間の出力インピーダンスを出力とするＴＦＴで構成され、
前記出力インピーダンス変調手段であるＴＦＴは、隣接する前記光検出手段間における一方のＴＦＴのソースと、他方のＴＦＴのドレイン端子とが互いに接続されていることを特徴とするものである。

本発明によれば、表示画像と光学入力とのクロストークをなくし、入力障害のない光学タッチパネルを有する画像表示装置を提供することができる。また、この光学タッチパネルを、ディスプレイと一体化することにより、低コストに画像表示装置を提供することができる。

以下、本発明に係る画像表示装置の好適ないくつかの実施例について添付図面を用いて詳細に説明する。

図１〜図１１を用いて、本発明に係る画像表示装置の第１の実施例について、その構成および動作を順次説明する。

図１は本発明に係る画像表示装置の第１の実施例を示す図であり、光学タッチパネルを有する携帯端末のディスプレイ部の構成図である。表示領域１には、画素２がマトリクス状に配置されている。画素２には水平方向にリセット線４Ａ及び点灯線４Ｂが、垂直方向には信号線５が接続されている。また、リセット線４Ａ及び点灯線４Ｂの一端には垂直走査回路（ＶＴＳＣＮ）６が、信号線５の一端には信号電圧入力回路（ＳＧＶＩＮ）７が設けられており、信号電圧入力回路７には表示信号入力線８が接続されている。

同時に、表示領域１には光検出素子３もまた、マトリクス状に設けられている。光検出素子３には、水平方向にＹ出力線１１が、垂直方向にＸ出力線１２が接続されており、Ｙ出力線１１の一端はＹ出力走査回路（ＳＣＮ＿ＹＯＵＴ）１３に、Ｘ出力線１２の一端はＸ出力走査回路（ＳＣＮ＿ＸＯＵＴ）１４に接続されている。なお、Ｙ出力走査回路１３及びＸ出力走査回路１４からはそれぞれ、Ｙ信号出力線１５及びＸ信号出力線１６が出力されている。またＹ出力線１１及びＸ出力線１２の他端は、高電圧電源端子１０に共通に接続されている。

次に、画素２の構成を説明する。
図２は、画素２の構成図である。信号線５には記憶容量２４の一端が接続されており、記憶容量２４の他端はｐ型多結晶駆動ＴＦＴ２１のゲートに接続されている。駆動ＴＦＴ２１のソースは電源線２５に接続され、駆動ＴＦＴ２１のドレインはｎ型多結晶駆動ＴＦＴである点灯スイッチ２２を介して、有機ＥＬ（Electro Luminescence）発光素子２０に接続されている。また有機ＥＬ発光素子２０の他端は、共通カソードＣＣに接続されている。更に、駆動ＴＦＴ２１のドレインとゲート間にはｎ型多結晶駆動ＴＦＴであるリセットスイッチ２３が設けられており、点灯スイッチ２２とリセットスイッチ２３のゲートは、それぞれ点灯線４Ｂとリセット線４Ａに接続されている。

次に、光検出素子３の構成を説明する。
図３は上記光検出素子３の構成図である。電源線２５にはｎ型多結晶Ｓｉ−ＴＦＴである検出素子リセットスイッチ３１が接続され、検出素子リセットスイッチ３１の他端はｐ型多結晶Ｓｉ−ＴＦＴであるＸ出力ＴＦＴ３３のゲート、ｐ型多結晶Ｓｉ−ＴＦＴであるＹ出力ＴＦＴ３２のゲート、及び多結晶Ｓｉ薄膜ダイオードである光検出ダイオード３０に接続されている。また光検出ダイオード３０の他端は、低電圧電源線２６に接続されている。検出素子リセットスイッチ３１のゲートには検出素子リセット線３４が接続されており、Ｙ出力ＴＦＴ３２の両端及びＸ出力ＴＦＴ３３の両端にはそれぞれ、Ｙ出力線１１及びＸ出力線１２が接続されている。

ここで、光検出素子３の物理的構造に関して図４および図５を用いて説明する。
図４は光検出素子３のレイアウト図であり、細い実線はアルミニウム（Ａｌ）配線、太い実線はゲート配線、破線は多結晶Ｓｉアイランド、丸はコンタクトホールを、それぞれ表している。従って、検出素子リセットスイッチ３１、Ｙ出力ＴＦＴ３２、Ｘ出力ＴＦＴ３３は、それぞれ太い実線と破線の交差領域として実現されていることが判る。なお、ここでＡｌ配線３５は、多結晶ＳｉアイランドとＴＦＴのゲート電極を接続するための構造である。

図５は、図４におけるＡＡ−ＢＢ間の断面構造図である。ディスプレイ部３７自体はガラス基板（ＧＬＳ）３６上に設けられており、上記ＡＡ−ＢＢ間には１個の多結晶Ｓｉアイランドが形成されている。この多結晶Ｓｉアイランドには、検出素子リセットスイッチ３１のゲート直下のノンドープ領域ｉを除いて、図示したようにそれぞれｐ型、ｎ型等の不純物がドーピングされており、これによって光検出ダイオード３０も作製されている。また検出素子リセットスイッチ３１のゲート端のチャネル領域にはｎ−領域が設けられている。このｎ−領域によって検出素子リセットスイッチ３１は、オフ電流低減のためのＬＤＤ（Lightly Doped Drain）構造を得ている。

次に本ディスプレイ部の動作に関して、図６〜図９を用いて説明する。
図６は、本ディスプレイ部の１フレーム（ＦＲＭ）の構成を示した図である。１フレーム期間は、図に示すように書込み期間ＷＲＴ、発光期間ＩＬＭ、検出期間ＳＮＳの３つの期間によって構成されている。図６において、時間ｔは右方向に進む。以下、各期間における動作について順に説明する。

図７は、書込み期間ＷＲＴの動作タイミングチャートであり、上はゲートがリセット線４Ａと点灯線４Ｂに接続されている各ＴＦＴがオン、下がオフを示している。なお信号線５の電圧Ｖ５に関しては、上が高電圧、下が低電圧である。この期間は各画素２への表示信号電圧の書込みを行う期間であり、図７にはＮ番目（Ｎｔｈ）、Ｎ＋１番目（（Ｎ＋１）ｔｈ）、Ｎ＋２番目（（Ｎ＋２）ｔｈ）の３行の書込みに関して示した。Ｎ番目の行への書込みに際しては、初めにリセット線４Ａ及び点灯線４Ｂがオンとなり、このときに信号線５に対して表示信号電圧が印加される。リセット線４Ａ及び点灯線４Ｂがオンになると、画素２において駆動ＴＦＴ２１はダイオード接続になると同時に、有機ＥＬ素子２２と直列に接続され、両者には貫通電流が流れる。

次いで点灯線４Ｂがオフになると、点灯スイッチ２２はオフとなり、駆動ＴＦＴ２１のゲート電圧は閾値電圧Ｖｔｈになった時点で安定する。この際に記憶容量２４の他端には表示信号電圧が印加されている。ここでリセット線４Ａがリセットスイッチ２３をオフすると、記憶容量２４には信号線５側に表示信号電圧が印加された際に、駆動ＴＦＴ２１のゲート側に駆動ＴＦＴ２１の閾値電圧Ｖｔｈが生じる状態が記憶される。以上が１行分の画素２への表示信号電圧の書込みであり、以下各行に関して上記の操作が繰り返される。

次に、図８は発光期間ＩＬＭにおける点灯線４Ｂと信号線５の動作タイミングチャートであり、図７と同様に上がオン、下がオフを示し、信号線５の電圧Ｖ５についても、上が高電圧、下が低電圧を示している。この期間は各画素２の発光期間であり、全ての点灯線４Ｂがオンになることによって、全画素の点灯スイッチ２２はオン状態である。

ここで信号線５の電圧Ｖ５として、図８に示すような三角波形が入力されると、各画素の駆動ＴＦＴ２１は、三角波の電圧が予め書込まれていた表示信号電圧よりも大きい期間にはオフであり、三角波の電圧が予め書込まれていた表示信号電圧よりも小さい期間にはオンとなる。即ち、書込まれていた表示信号電圧によって有機ＥＬ素子２０の発光期間を変調することができ、これにより表示信号電圧に対応した発光表示を、画素２を構成するＴＦＴの特性ばらつきに影響されることなく実現することができる。

次いで、図９は検出期間ＳＮＳの動作タイミングチャートであり、検出素子リセット線３４は、図７と同様に、上がオン、下がオフを示している。Ｖｓｎｓは検出電圧であり、ここでは光検出ダイオード３０の両端の電圧を表しており、上が高電圧、下が低電圧である。また、Ｙ出力走査回路１３及びＸ出力走査回路１４の動作も併記してあるが、これに関しては図１０を用いて後述する。

この期間は光検出の期間であり、図８に示した全ての点灯線４Ｂがオフになることによって、画素は点灯していない。ここで、まず検出素子リセット線３４が一定期間オンになり、検出素子リセットスイッチ３１がオンすることによって、光検出ダイオード３０の両端にはリセット電圧が印加される。この後、検出素子リセット線３４がオフになり検出素子リセットスイッチ３１がオフすると、光検出ダイオード３０の検出電圧Ｖｓｎｓは、光が入射していない場合（ＣＡ１）に示したように高電圧“Ｈ”のままであり、光が入射している場合（ＣＡ２）は低電圧“Ｌ”に低下する。

このとき、光検出ダイオード３０の電圧はそのままｐ型ＴＦＴであるＹ出力ＴＦＴ３２及びＸ出力ＴＦＴ３３のゲートに印加されるため、光が入射していないＣＡ１の場合はＹ出力ＴＦＴ３２及びＸ出力ＴＦＴ３３はオフ状態のままであり、光が入射しているＣＡ２の場合はＹ出力ＴＦＴ３２及びＸ出力ＴＦＴ３３はオン状態に変化する。

ここで、Ｙ出力ＴＦＴ３２及びＸ出力ＴＦＴ３３のドレイン・ソース経路は、それぞれＹ出力線１１及びＸ出力線１２によって直列接続されているため、図１に示したように直列に接続された光検出素子３の中に光が照射されていないもの、或いは照射輝度の低いものがあると、Ｙ出力線１１及びＸ出力線１２の出力自体が高インピーダンスになる。これをＸ及びＹ方向で検出することによって、光が照射されていない光検出素子３、或いは照射輝度の低い光検出素子３のアドレスを容易に知ることができる。

このアドレス検出構造に関して、次に図１０を用いて説明する。
図１０は、図１に示したＸ出力走査回路１４の構成図である。平行して入力したＸ出力線１２には、プリセット線４２によって制御されるプリセットスイッチ４１の一端が接続されており、プリセットスイッチ４１の他端は接地されている。また、Ｘ出力線１２の端部は、Ｘ出力線容量４３を介して接地されると共に、更にＸ走査スイッチ４５を介してＸ信号出力線１６に接続されている。なおここでＸ走査スイッチ４５のゲートは、Ｘ走査回路（ＳＣＮ＿Ｘ）４４によって順次走査される。

Ｘ出力走査回路１４は、図９に示したように動作する。検出素子リセット線３４がオフになった後、プリセット線４２によって制御されるプリセットスイッチ４１がオンし、Ｘ出力線容量４３をプリセット（ＰＳＴ）する。この後、Ｘ出力線１２の出力が低インピーダンスならば、Ｘ出力線１２の他端に設けられた電源によってＸ出力線容量４３は高電圧に戻るが、Ｘ出力線１２の出力が高インピーダンスならば、Ｘ出力線容量４３は低電圧にプリセットされたままである。このときのＸ出力線容量４３の値を、Ｘ走査回路４４の走査によって順次読み出せば、該当する行の上記光検出素子３の中に光が照射されていないもの、或いは照射輝度の低いものがあるか否かが判定できる。なおＹ出力走査回路１３の動作は、Ｘ出力走査回路１４と同様であるので、ここでは説明は省略する。

本実施例においては、以上のように１フレーム内で光検出素子３からの光検出を行うが、Ｘ走査回路４４及びＹ走査回路の走査は、単にＸ出力線容量４３及びＹ出力線容量を走査するだけであるから、ほぼ１水平期間ほどの短時間で完了することができる。この検出期間ＳＮＳは、例えば５０μ秒から１００μ秒程度の値である。また、この光検出期間内では、全ての画素の発光は停止しているため、表示画像から光検出へのクロストークが生じることはない。このように、本実施例ではごく短時間に光検出を行うことが可能であるため、光検出期間の発光を停止させてクロストークを回避することができる。

次に、本実施例の光学タッチパネルを有する携帯端末の全体の構成と動作に関して説明する。
図１１は、本実施例の光学タッチパネルを有する携帯端末の全体構成図である。
携帯端末５８内においては、ＣＰＵ（Central Processing Unit）５５、フレームメモリ（ＭＥＭ）５６、テンキー及び無線による入力インタフェース回路（Ｉ／Ｆ）５７がシステムバス６０によってグラフィックコントロール回路（ＧＲＰＣＴＬ）５３に接続されている。グラフィックコントロール回路５３の出力はタイミングコントロール回路（ＴＭＣＴＬ）５２に入力され、タイミングコントロール回路５２からは表示信号入力線８及び所定の制御信号線５１がディスプレイ部（ＤＩＳＰ）５０に接続されている。

ここで、ディスプレイ部５０の詳細に関しては、既に述べたとおりである。ディスプレイ部５０からは、Ｙ信号出力線１５及びＸ信号出力線１６が出力されており、これらは位置検出回路（ＰＯＳ）５４を介してグラフィックコントロール回路５３に入力している。

次に本実施例の動作について述べる。
入力インタフェース回路５７よりシステムバス６０を介して所定の命令がＣＰＵ５５に入力されると、この命令に応じてＣＰＵ５５はフレームメモリ５６を操作し、必要な命令及び表示データをグラフィックコントロール回路５３に転送する。グラフィックコントロール回路５３はここで所定の命令及び表示データをタイミングコントロール回路５２に入力し、タイミングコントロール回路５２は、これらの信号を所定の電圧振幅を有する信号に変換すると共に、ディスプレイ部５０であるガラス基板上に設けられた各回路に制御信号及び表示信号を転送する。ディスプレイ部５０は転送された表示信号を表示すると同時に、要求に応じて随時、光学タッチパネル出力をＹ信号出力線１５及びＸ信号出力線１６に出力する。

位置検出回路５４はこれらの出力から、指ないしスティック等によって入力されたタッチ入力アドレス情報を抽出し、得られたタッチ入力アドレス情報をグラフィックコントロール回路５３にリアルタイムで帰還する。これによってＣＰＵ５５はどのようなタッチ入力命令が入力されたかを判断し、必要に応じて表示信号を変更する。これには例えば、タッチされた部分の表示画像を変更することなども含まれる。

以上に述べた本実施例において、本発明の精神を逸脱しない範囲内において、種々の設計変更をなし得ることは勿論である。例えば、本実施例ではＴＦＴ基板としてはガラス基板を用いたが、これを石英基板や透明プラスチック基板等の他の透明絶縁基板に変更することも可能である。また、有機ＥＬ発光素子１３を上面発光（top emission）構造とすれば、不透明基板を用いることも可能である。

また、本実施例の説明においては、画素数やパネルサイズ等に関しては敢えて言及していない。これは本発明が、特にこれらのスペックないしフォーマットに制限されるものではないためである。また、表示画素数に対して、光検出素子の数を適宜減らすことによって、表示画素の開口を大きく取ることができることは明らかである。

なお、本実施例においては画素部に有機ＥＬ素子を用いたが、これに代えて液晶表示素子を用いることも可能である。この場合はバックライトを全面消灯すれば、表示画像のクロストークのない光検出が可能である。また、この場合必ずしも完全消灯でなくとも、クロストークが無視できる程度の輝度に低下させれば良い。なおこの場合は、光検出部分の発光輝度はできる限り均一発光であることが望ましいことは明らかである。

また、本実施例では検出素子リセットスイッチ３１をｎ型多結晶Ｓｉ−ＴＦＴとしたが、これをｐ型多結晶Ｓｉ−ＴＦＴとすれば検出素子リセット線３４の電圧を低減できることは明らかである。

以上の種々の変更等は、本実施例に限らず、以下の実施例においても、基本的に同様に適用が可能である。

図１２及び図１３を用いて、本発明に係る画像表示装置の第２の実施例について説明する。
第２の実施例である光学タッチパネルを有する携帯端末の基本的な構造及び動作は、既に述べた第１の実施例と同様であり、第１の実施例との差異は、光検出素子の構造及び動作であるため、これに関して以下説明する。

図１２は、光検出素子３Ｂの構成図である。電源線２５には多結晶Ｓｉ薄膜ダイオードである光検出ダイオード３０のカソードが接続され、光検出ダイオード３０のアノードには、ｎ型多結晶Ｓｉ−ＴＦＴであるＸ出力ＴＦＴ３３Ｂのゲート、ｎ型多結晶Ｓｉ−ＴＦＴであるＹ出力ＴＦＴ３２Ｂのゲート、及びｎ型多結晶Ｓｉ−ＴＦＴである検出素子リセットスイッチ３１Ｂの一端に接続されている。また検出素子リセットスイッチ３１Ｂの他端は、低電圧電源線２６に接続されている。検出素子リセットスイッチ３１Ｂのゲートには検出素子リセット線３４が接続されており、Ｙ出力ＴＦＴ３２Ｂの両端及びＸ出力ＴＦＴ３３Ｂの両端にはそれぞれ、Ｙ出力線１１及びＸ出力線１２が接続されている。

次に、光検出素子３Ｂの動作について述べる。
図１３は、検出期間ＳＮＳの動作タイミングチャートであり、検出素子リセット線３４は上がオン、下がオフを示している。なお、Ｖｓｎｓは検出電圧であり、ここでは光検出ダイオード３０のアノード側の電圧を表しており、上が高電圧、下が低電圧である。この期間は光検出の期間であり、第１の実施例と同様に、全ての点灯線４Ｂがオフになることによって、画素は点灯していない。

ここで、まず検出素子リセット線３４が一定期間オンになり検出素子リセットスイッチ３１Ｂがオンすることによって、光検出ダイオード３０のアノード電圧が低電圧にリセットされる。この後、検出素子リセット線３４がオフになり検出素子リセットスイッチ３１Ｂがオフすると、光検出ダイオード３０のアノード電圧Ｖｓｎｓは、光が入射していない場合（ＣＡ1）は低電圧“Ｌ”のままであり、光が入射している場合（ＣＡ２）は高電圧“Ｈ”に上昇する。

このとき、光検出ダイオード３０のアノード電圧Ｖｓｎｓは、そのままｎ型ＴＦＴであるＹ出力ＴＦＴ３２Ｂ及びＸ出力ＴＦＴ３３Ｂのゲートに印加される。したがって、光が入射していない場合はＹ出力ＴＦＴ３２Ｂ及びＸ出力ＴＦＴ３３Ｂはオフ状態のままであり、光が入射している場合はＹ出力ＴＦＴ３２Ｂ及びＸ出力ＴＦＴ３３Ｂはオン状態に変化する。ここで、Ｙ出力ＴＦＴ３２Ｂ及びＸ出力ＴＦＴ３３ＢはそれぞれＹ出力線１１及びＸ出力線１２によって直列接続されているため、直列に接続された光検出素子３の中に光が照射されていないもの、或いは照射輝度の低いものがあると、Ｙ出力線１１及びＸ出力線１２の出力自体が高インピーダンスになる。これをＸ及びＹ方向で検出することによって、光が照射されていない、或いは照射輝度の低い光検出素子３のアドレスを容易に知ることができることに関しては、第１の実施例と同様である。

図１４及び図１５を用いて、本発明に係る画像表示装置の第３の実施例について説明する。

第３の実施例である光学タッチパネルを有する携帯端末の基本的な構造及び動作は、既に述べた第２の実施例と同様であり、第２の実施例との差異は、光検出素子の構造及び動作であるため、これに関して以下説明する。

図１４は、光検出素子３Ｃの構成図である。電源線２５には多結晶Ｓｉ薄膜ダイオードである光検出ダイオード３０が接続され、光検出ダイオード３０のアノードにはｐ型多結晶Ｓｉ−ＴＦＴであるＸ出力ＴＦＴ３３Ｃのゲート、ｐ型多結晶Ｓｉ−ＴＦＴであるＹ出力ＴＦＴ３２Ｃのゲート、及びｎ型多結晶Ｓｉ−ＴＦＴである検出素子リセットスイッチ３１Ｃが接続されている。また、検出素子リセットスイッチ３１Ｃの他端は、低電圧電源線２６に接続されている。検出素子リセットスイッチ３１Ｃのゲートには検出素子リセット線３４が接続されており、Ｙ出力ＴＦＴ３２Ｃの両端及びＸ出力ＴＦＴ３３Ｃの両端にはそれぞれ、Ｙ出力線１１及びＸ出力線１２が接続されている。

次に、光検出素子３Ｃの動作について述べる。
図１５は、検出期間ＳＮＳ、発光期間ＩＬＭ、書込み期間ＷＲＴの動作タイミングチャートであり、点灯線４Ｂは上がオン、下がオフを示している。信号線５の電圧Ｖ５に関しては、上が高電圧、下が低電圧である。ここで、図１５を第１の実施例のタイミングチャートである図８と比較すると、検出期間ＳＮＳに信号線５の電圧Ｖ５が低電圧になっていることが判る。これによって、検出期間ＳＮＳには全画素が発光する。

本実施例においては、第２の実施例と比較して、Ｘ出力ＴＦＴ３３Ｃ及びＹ出力ＴＦＴ３２Ｃがｎ型からｐ型多結晶Ｓｉ−ＴＦＴに変更されている。これによって、本実施例の出力は、光が入射していない場合はＹ出力ＴＦＴ３２Ｃ及びＸ出力ＴＦＴ３３Ｃはオン状態のままであり、光が入射している場合はＹ出力ＴＦＴ３２Ｃ及びＸ出力ＴＦＴ３３Ｃはオフ状態に変化する。ここで、Ｙ出力ＴＦＴ３２Ｃ及びＸ出力ＴＦＴ３３ＣはそれぞれＹ出力線１１及びＸ出力線１２によって直列接続されているため、直列に接続された光検出素子３の中に光が照射されているもの、或いは照射輝度の高いものがあると、Ｙ出力線１１及びＸ出力線１２の出力自体が高インピーダンスになることになる。

本実施例においては、検出期間には全画素が発光するため、ディスプレイ上に何かが接触している場合には、その部分での反射が大きくなり、あたかもその部分の輝度が上がって見える。これにより本実施例においては、輝度の高い部分を検知することで、タッチパネル機能を実現することができる。このため本実施例は特に、周辺環境の輝度が低い場合でも、高感度のタッチパネル機能を得ることができる。

なお、第２の実施例のような外光遮断型の光検出と、本実施例のような接触部反射型の光検出を１枚のディスプレイ内に共存させ、任意に使い分けることが可能であることは明らかである。

図１６及び図１７を用いて、本発明に係る画像表示装置の第４の実施例について説明する。
第４の実施例である光学タッチパネルを有する携帯端末の基本的な構造及び動作は、既に述べた第１の実施例と同様であり、第１の実施例との差異は、光検出素子の構造及び動作であるため、これに関して以下説明する。

図１６は、光検出素子３Ｄの構成図である。電源線２６Ｄには多結晶Ｓｉ薄膜ダイオードである光検出ダイオード３０が接続され、光検出ダイオード３０の他端にはｐ型多結晶Ｓｉ−ＴＦＴであるＸ出力ＴＦＴ３３のゲート、ｐ型多結晶Ｓｉ−ＴＦＴであるＹ出力ＴＦＴ３２のゲートが接続されている。Ｙ出力ＴＦＴ３２の両端及びＸ出力ＴＦＴ３３の両端にはそれぞれ、Ｙ出力線１１及びＸ出力線１２が接続されている。

次に、光検出素子３Ｄの動作について述べる。
図１７は、検出期間ＳＮＳの動作タイミングチャートであり、電源線２６Ｄは上がオン（高電圧）、下がオフ（低電圧）を示している。なお、Ｖｓｎｓは検出電圧であり、ここでは光検出ダイオード３０のカソード側の電圧を表しており、上が高電圧、下が低電圧である。

この期間は光検出の期間であり、第１の実施例と同様に、全ての点灯線４Ｂがオフになることによって、画素は点灯していない。

ここで、まず電源線２６Ｄが一定期間オンになり光検出ダイオード３０が順方向にバイアスされることによって、光検出ダイオード３０のカソード電圧が高電圧にリセットされる。この後、電源線２６Ｄがオフになると、光検出ダイオード３０のカソード電圧Ｖｓｎｓは、光が入射していない場合（ＣＡ１）は高電圧“Ｈ”のままであり、光が入射している場合（ＣＡ２）は低電圧“Ｌ”に低下する。このとき、光検出ダイオード３０のカソード電圧Ｖｓｎｓはそのままｐ型ＴＦＴであるＹ出力ＴＦＴ３２及びＸ出力ＴＦＴ３３のゲートに印加される。したがって、光が入射していない場合はＹ出力ＴＦＴ３２及びＸ出力ＴＦＴ３３はオフ状態のままであり、光が入射している場合はＹ出力ＴＦＴ３２及びＸ出力ＴＦＴ３３はオン状態に変化する。ここで、Ｙ出力ＴＦＴ３２及びＸ出力ＴＦＴ３３は、それぞれＹ出力線１１及びＸ出力線１２によって直列接続されているため、直列に接続された上記光検出素子３の中に光が照射されていないもの、或いは照射輝度の低いものがあると、Ｙ出力線１１及びＸ出力線１２の出力自体が高インピーダンスになる。これをＸ及びＹ方向で検出することによって、光が照射されていないか、或いは照射輝度の低い光検出素子３のアドレスを容易に知ることができることに関しては、第１の実施例と同様である。

本実施例においては、電源線２６Ｄの電圧を可変とすることによって、光検出素子の構造を簡略化でき、表示画素領域の面積を大きく確保できるという長所がある。

図１８を用いて、本発明に係る画像表示装置の第５の実施例について説明する。
第５の実施例である光学タッチパネルを有する携帯端末の基本的な構造及び動作は、既に述べた第４の実施例と同様であり、第４の実施例との差異は、光検出素子の構成であるため、これに関して以下説明する。

図１８は、光検出素子３Ｅの構成図である。電源線２６Ｅにはｐ型の多結晶Ｓｉ−ＴＦＴをダイオード接続して構成した光検出ダイオード３０Ｅが接続され、光検出ダイオード３０Ｅの他端には、ｐ型多結晶Ｓｉ−ＴＦＴであるＸ出力ＴＦＴ３３のゲート、ｐ型多結晶Ｓｉ−ＴＦＴであるＹ出力ＴＦＴ３２のゲートが接続されている。Ｙ出力ＴＦＴ３２の両端及びＸ出力ＴＦＴ３３の両端にはそれぞれ、Ｙ出力線１１及びＸ出力線１２が接続されている。

本実施例においても、第４の実施例と同様の効果がある他に、全てＴＦＴ構成で作製できるという長所がある。また、ｐ型ＴＦＴをｎ型ＴＦＴに変更しても電圧関係を逆にすれば同様な構成が可能であり、表示画素の構成と適宜組み合わせることによって、全ｐＭＯＳプロセス、或いは全ｎＭＯＳプロセスの適用も可能であるという、コスト低減上の利点もある。

図１９及び図２０を用いて、本発明に係る画像表示装置の第６の実施例について説明する。
第６の実施例である光学タッチパネルを有する携帯端末の基本的な構造及び動作は、既に述べた第１の実施例と同様であり、第１の実施例との差異は、Ｘ出力走査回路１４Ｆ及びＹ出力走査回路１３Ｆの構成及びその動作であるため、これに関して説明する。

図１９は、検出期間ＳＮＳの動作タイミングチャートであり、検出素子リセット線３４は上がオン、下がオフを示している。なお、Ｖｓｎｓ検出電圧であり、ここでは光検出ダイオード３０の両端の電圧を表しており、上が高電圧、下が低電圧である。また、Ｙ出力走査回路１３Ｆ及びＸ出力走査回路１４Ｆの動作も併記してあるが、これに関しては、図２０を用いて後述する。

この期間は光検出の期間であり、全ての点灯線４Ｂがオフになることによって、画素は点灯していない。

ここで、まず検出素子リセット線３４が一定期間オンになり検出素子リセットスイッチ３１がオンすることによって、光検出ダイオード３０の両端にはリセット電圧が印加される。この後検出素子リセット線３４がオフになり検出素子リセットスイッチ３１がオフすると、光検出ダイオード３０の電圧Ｖｓｎｓは光が入射していない場合（ＣＡ１）は高電圧“Ｈ”のままであり、光が入射している場合（ＣＡ２）は低電圧“Ｌ”に低下する。

このとき、光検出ダイオード３０の電圧Ｖｓｎｓはそのままｐ型ＴＦＴであるＹ出力ＴＦＴ３２及びＸ出力ＴＦＴ３３のゲートに印加されるため、光が入射していない場合はＹ出力ＴＦＴ３２及びＸ出力ＴＦＴ３３はオフ状態のままであり、光が入射している場合はＹ出力ＴＦＴ３２及びＸ出力ＴＦＴ３３はオン状態に変化する。ここでＹ出力ＴＦＴ３２及びＸ出力ＴＦＴ３３は、それぞれＹ出力線１１及びＸ出力線１２によって直列接続されているため、直列に接続された光検出素子３の中に光が照射されていないもの、或いは照射輝度の低いものがあると、Ｙ出力線１１及びＸ出力線１２の出力自体が高インピーダンスになる。これをＸ及びＹ方向で検出することによって、光が照射されていないか、或いは照射輝度の低い光検出素子３のアドレスを容易に知ることができる。

次に、このアドレス検出回路構成に関して、図２０を用いて説明する。
図２０は、Ｘ出力走査回路（ＳＣＮ＿Ｘ）１４Ｆの構成図である。平行して入力したＸ出力線１２には、プリセット線４２によって制御されるプリセットスイッチ４１が設けられており、プリセットスイッチ４１の他端は接地されている。また、Ｘ出力線１２はサンプリングゲート線４７Ｆによって制御されるサンプリングスイッチ４６Ｆを介してＸ出力線容量４３に接続されており、更にＸ走査スイッチ４５を介してＸ信号出力線１６に接続されている。なお、ここでＸ走査スイッチ４５のゲートは、Ｘ走査回路４４によって順次走査される。

Ｘ出力走査回路１４Ｆは、図１９に示したように動作する。検出素子リセット線３４がオンの最中に、プリセット線４２によって制御されるプリセットスイッチ４１がオンし、Ｘ出力線１２をプリセット（ＰＳＴ）する。この後、Ｘ出力線１２の出力が低インピーダンスならば、Ｘ出力線１２の他端に設けられた電源端子１０に接続された不図示の電源によってＸ出力線容量４３は高電圧に戻るが、Ｘ出力線１２の出力が高インピーダンスならば、Ｘ出力線容量４３は低電圧にプリセットされたままである。

このときのＸ出力線容量４３の値を、サンプリングゲート線４７Ｆによって制御されるサンプリングスイッチ４６ＦによってＸ出力線容量４３の値をサンプリング（ＳＰＬ）して記憶させた後、Ｘ走査回路（ＳＣＮ＿Ｘ）４４の走査によって順次読み出せば、該当する行の上記光検出素子３の中に光が照射されていないもの、或いは照射輝度の低いものがあるか否かが判定できる。なお、Ｙ出力走査回路１３の動作は、Ｘ出力走査回路１４と同様であるので、ここでは説明は省略する。

本実施例においては、各Ｘ出力線１２及びＹ出力線１１を同時刻にサンプリングすることができるため、Ｘ走査回路４４及びＹ走査回路の走査時間差による影響を回避し、より高精度な光検出が可能となるという長所がある。

本発明に係る画像表示装置の第１の実施例を示す携帯端末のディスプレイ部の構成図。 第１の実施例における画素の構成図。 第１の実施例における光検出素子の構成図。 第１の実施例における光検出素子のレイアウト図。 図４に示したＡＡ−ＢＢ線に沿った部分の断面構造図。 第１の実施例における１フレームの構成図。 第１の実施例における書込み期間の動作タイミングチャート図。 第１の実施例における発光期間の動作タイミングチャート図。 第１の実施例における検出期間の動作タイミングチャート図。 第１の実施例におけるＸ出力走査回路の構成図。 第１の実施例における携帯端末の全体構成図。 第２の実施例における光検出素子の構成図。 第２の実施例における検出期間の動作タイミングチャート図。 第３の実施例における光検出素子の構成図。 第３の実施例における発光期間、検出期間、書込み期間の動作タイミングチャート図。 第４の実施例における光検出素子の構成図。 第４の実施例における検出期間の動作タイミングチャート図。 第５の実施例における光検出素子の構成図。 第６の実施例における検出期間の動作タイミングチャート図。 第６の実施例におけるX出力走査回路の構成図。 従来の光検出手段を有する液晶ディスプレイの構成図。

符号の説明

１…表示領域、２…画素、３，３Ａ〜３Ｅ…光検出素子、４Ａ…リセット線、４Ｂ…点灯線、５…信号線、６…垂直走査回路（ＶＴＳＣＮ）、７…信号電圧入力回路（ＳＧＶＩＮ）、８…表示信号入力線、１０…高電圧電源端子、１１…Ｙ出力線、１２…Ｘ出力線、１３…Ｙ出力走査回路（ＳＣＮ＿ＹＯＵＴ）、１４，１４Ｆ…Ｘ出力走査回路（ＳＣＮ＿ＸＯＵＴ）、１５…Ｙ信号出力線、１６…Ｘ信号出力線、２０…有機ＥＬ発光素子、２１…駆動ＴＦＴ、２２…点灯スイッチ、２３…リセットスイッチ、２４…記憶容量、２５，２６，２６Ｄ，２６Ｅ…電源線、３０…光検出ダイオード、３１，３１Ｂ，３１Ｃ…検出素子リセットスイッチ、３２…Ｙ出力ＴＦＴ、３３…Ｘ出力ＴＦＴ、３４…検出素子リセット線、３６…ガラス基板（ＧＬＳ）、３７…ディスプレイ部、４１…プリセットスイッチ、４３…Ｘ出力線容量、４４…Ｘ走査回路（ＳＣＮ＿Ｘ）、４５…Ｘ走査スイッチ、４６Ｆ…サンプリングスイッチ、４７…Ｆサンプリングゲート線、５０…ディスプレイ部（ＤＩＳＰ）、５１…制御信号線、５２…タイミングコントロール回路（ＴＭＣＴＬ）、５３…グラフィックコントロール回路（ＧＲＰＣＴＬ）、５４…位置検出回路（ＰＯＳ）、５５…ＣＰＵ、５６…フレームメモリ（ＭＥＭ）、５７…入力インタフェース回路（Ｉ／Ｆ）、５８…携帯端末、６０…システムバス、ＣＣ…共通カソード、ＳＮＳ…検出期間、ＩＬＭ…発光期間、Ｖ５…信号線５の電圧、Ｖｓｎｓ…検出電圧、ＷＲＴ…書込み期間。

Claims (16)

1. 表示信号によって制御される表示輝度変調手段を有する複数の画素と、
   前記複数の画素が配列された表示部と、
   前記表示部内に複数の光検出手段とを具備する画像表示装置であって、
   前記光検出手段は、それぞれ入射光を信号電荷に変換する光センス手段と、前記信号電荷をリセットする信号電荷リセット手段と、前記信号電荷を検出して出力インピーダンスを変調する出力インピーダンス変調手段とを有し、
   複数個の前記光検出手段の各出力インピーダンス変調手段はゲートに前記信号電荷が入力され、ドレインとソース端子間の出力インピーダンスを出力とするＴＦＴで構成され、前記出力インピーダンス変調手段であるＴＦＴは、隣接する前記光検出手段間における一方のＴＦＴのソースと、他方のＴＦＴのドレイン端子とが互いに接続されていることを特徴とする画像表示装置。
2. 請求項１に記載の画像表示装置において、
   前記光センス手段は、ＴＦＴで構成されることを特徴とする画像表示装置。
3. 請求項１に記載の画像表示装置において、
   前記光センス手段は、ダイオードで構成されることを特徴とする画像表示装置。
4. 請求項１に記載の画像表示装置において、
   前記信号電荷リセット手段は、ＴＦＴで構成されることを特徴とする画像表示装置。
5. 請求項４に記載の画像表示装置において、
   前記光センス手段と前記信号電荷リセット手段は、同一のＴＦＴを兼用して構成されることを特徴とする画像表示装置。
6. 請求項１に記載の画像表示装置において、
   前記出力インピーダンス変調手段は、ｎチャネルＴＦＴで構成されることを特徴とする画像表示装置。
7. 請求項１に記載の画像表示装置において、
   前記出力インピーダンス変調手段は、ｐチャネルＴＦＴで構成されることを特徴とする画像表示装置。
8. 請求項１に記載の画像表示装置において、
   複数個の前記出力インピーダンス変調手段が直列に接続された一端は、直流電圧源に接続され、他端は走査回路を介して表示部位置検出回路に接続されることを特徴とする画像表示装置。
9. 請求項１に記載の画像表示装置において、
   前記出力インピーダンス変調手段が、行及び列方向に配列されたＴＦＴが全て直列に接続されることを特徴とする画像表示装置。
10. 請求項１に記載の画像表示装置において、
    前記複数の画素の各々は、液晶素子を用いてバックライトの発光を変調することを特徴とする画像表示装置。
11. 請求項１に記載の画像表示装置において、
    前記複数の画素の各々は、有機ＥＬ素子を用いて発光することを特徴とする画像表示装置。
12. 請求項１１に記載の画像表示装置において、
    前記画像表示装置は、１フレーム期間内に、前記各画素への表示信号の書込みと、画素の発光表示と、光検出を連続的に行うことを特徴とする画像表示装置。
13. 請求項１１に記載の画像表示装置において、
    前記有機ＥＬ素子の電源は、前記信号電荷リセット手段に共通に用いられることを特徴とする画像表示装置。
14. 請求項１０に記載の画像表示装置において、
    前記光検出手段が駆動される際には、前記各光検出手段における表示輝度が均一であることを特徴とする画像表示装置。
15. 入力されたデータを保持する記憶手段と、
    前記データを基に表示信号を生成する表示信号データ生成手段と、
    前記表示信号によって制御される表示輝度変調手段を有する複数の画素と、
    前記複数の画素が配列された表示部と、
    前記表示部内に複数の光検出手段とを具備する画像表示装置であって、
    前記複数の光検出手段のそれぞれは、
    入射光を信号電荷に変換する光センス手段と、
    前記信号電荷をリセットする信号電荷リセット手段と、
    前記信号電荷を検出して出力インピーダンスを変調する出力インピーダンス変調手段とを有し、
    前記複数の光検出手段の各出力インピーダンス変調手段はゲートに前記信号電荷が入力され、ドレインとソース端子間の出力インピーダンスを出力とするＴＦＴで構成され、前記出力インピーダンス変調手段であるＴＦＴは、隣接する前記光検出手段間における一方のＴＦＴのソースと、他方のＴＦＴのドレイン端子とが互いに接続されていることを特徴とする画像表示装置。
16. 請求項１５に記載の画像表示装置において、
    前記光検出手段の出力結果に基づいて表示部内の前記入射光位置を検出し、前記入射光位置の入力情報を基に前記表示信号を変更することを特徴とする画像表示装置。

Images